JP2001352748A - Gate drive circuit for semiconductor switching element - Google Patents
Gate drive circuit for semiconductor switching elementInfo
- Publication number
- JP2001352748A JP2001352748A JP2000167415A JP2000167415A JP2001352748A JP 2001352748 A JP2001352748 A JP 2001352748A JP 2000167415 A JP2000167415 A JP 2000167415A JP 2000167415 A JP2000167415 A JP 2000167415A JP 2001352748 A JP2001352748 A JP 2001352748A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switching element
- gate
- semiconductor switching
- turn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ＩＧＢＴやＭＯＳ
ＦＥＴなどのような絶縁ゲート型半導体スイッチング素
子のためのゲート駆動回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an IGBT or MOS
The present invention relates to a gate drive circuit for an insulated gate semiconductor switching device such as an FET.
【０００２】[0002]
【発明が解決しようとする課題】図５には、交流電動機
を可変速駆動するためのインバータ装置の基本的な回路
構成例が示されている。この図５において、インバータ
主回路１は、例えばＩＧＢＴよりなる合計６個の半導体
スイッチング素子２ａ〜２ｆを三相ブリッジ接続して構
成されるものであり、平滑コンデンサ３を通じて与えら
れる直流電源４の出力をスイッチングすることにより可
変電圧・可変周波数の交流出力を発生して交流電動機５
に供給する。これら半導体スイッチング素子２ａ〜２ｆ
は、ゲート制御回路６からのゲート制御信号により所定
モードでオンオフ制御されるようになっており、また、
各半導体スイッチング素子２ａ〜２ｆには、それぞれと
並列に環流ダイオード７ａ〜７ｆが接続される。FIG. 5 shows an example of a basic circuit configuration of an inverter device for driving an AC motor at a variable speed. In FIG. 5, an inverter main circuit 1 is configured by connecting a total of six semiconductor switching elements 2a to 2f, for example, IGBTs in a three-phase bridge, and outputs an output of a DC power supply 4 supplied through a smoothing capacitor 3. To generate an AC output of a variable voltage and a variable frequency to switch the AC motor 5
To supply. These semiconductor switching elements 2a to 2f
Are turned on / off in a predetermined mode by a gate control signal from the gate control circuit 6, and
Reflux diodes 7a to 7f are connected in parallel with the semiconductor switching elements 2a to 2f, respectively.
【０００３】このような回路構成において、例えば図５
中に矢印Ａで示す方向に電流が流れている状態（半導体
スイッチング素子２ａ、２ｄがオンされた状態）から、
矢印Ｂで示す方向に電流を流す状態に切り換えるため
に、半導体スイッチング素子２ａ、２ｄをオフ状態に切
り換えると共に、半導体スイッチング素子２ｂ、２ｅを
オン状態に切換えるときには、半導体スイッチング素子
２ｂ、２ｅ及び環流ダイオード７ａ、７ｄに急激に電流
が流れる現象が発生する。ところが、このように急激に
流れる電流は、電流サージ及びノイズの発生やスイッチ
ング損失の増大の原因になり、また、場合によっては半
導体スイッチング素子或いは環流ダイオードの破壊や劣
化の原因になる。In such a circuit configuration, for example, FIG.
From the state where the current flows in the direction indicated by the arrow A (the state where the semiconductor switching elements 2a and 2d are turned on),
When switching the semiconductor switching elements 2a and 2d to the off state in order to switch to the state in which current flows in the direction indicated by the arrow B, and when switching the semiconductor switching elements 2b and 2e to the on state, the semiconductor switching elements 2b and 2e and the freewheeling diode are used. A phenomenon in which a current suddenly flows through 7a and 7d occurs. However, such a suddenly flowing current causes current surge and noise, increases switching loss, and in some cases, causes destruction or deterioration of the semiconductor switching element or free-wheeling diode.
【０００４】一方、例えば特開平１０−２３７４３号公
報には、ＩＧＢＴ素子のスイッチング時における電圧サ
ージの抑制及びスイッチング損失の低減を図ることを目
的として、ＩＧＢＴ素子にゲート電圧を与えるための駆
動用電圧源を複数個（例えば２個）設けると共に、ＩＧ
ＢＴ素子のターンオフ時において、それら駆動用電圧源
を切換える切り換え手段を設ける構成とした半導体素子
の駆動回路が開示されている。但し、この半導体素子の
駆動回路は、半導体素子のターンオフ時にのみ機能する
構成のものであるため、図５のような回路構成で発生す
る前述した問題点に対処することはできない。On the other hand, for example, Japanese Unexamined Patent Publication No. Hei 10-23743 discloses a drive voltage for applying a gate voltage to an IGBT element for the purpose of suppressing voltage surge and reducing switching loss during switching of the IGBT element. In addition to providing a plurality of (for example, two) sources,
A driving circuit for a semiconductor device having a configuration in which switching means for switching between these driving voltage sources is provided when the BT device is turned off is disclosed. However, since the driving circuit of the semiconductor element functions only when the semiconductor element is turned off, it cannot solve the above-described problem that occurs in the circuit configuration shown in FIG.
【０００５】本発明は上記事情に鑑みてなされたもので
あり、その目的は、絶縁ゲート型半導体スイッチング素
子のターンオン時における電流サージ及びノイズの発生
を抑制しつつ、スイッチング損失を低減できると共に、
その素子寿命を延ばすことが可能になる半導体スイッチ
ング素子のゲート駆動回路を提供することにある。The present invention has been made in view of the above circumstances, and an object of the present invention is to suppress the occurrence of current surge and noise at the time of turning on an insulated gate semiconductor switching element, to reduce switching loss,
It is an object of the present invention to provide a gate drive circuit of a semiconductor switching element which can extend the life of the element.
【０００６】[0006]
【課題を解決するための手段】上記目的を達成するため
に請求項１に記載した手段を採用できる。この手段によ
れば、ゲート制御手段（２３）が、ゲート制御タイミン
グ信号に基づいてターンオン用スイッチング素子（１
８）及びターンオフ用スイッチング素子（２０）を選択
的にオンさせるようになり、ターンオン用スイッチング
素子（１８）がオンされたときには、直流電圧源（１
２）の第１の出力端子（１２ａ）と絶縁ゲート型半導体
スイッチング素子（１１）のゲート電極との間がターン
オン用ゲート抵抗（１９）を介して接続された状態とな
り、当該半導体スイッチング素子（１１）がゲート電極
にオン電圧を受けてターンオンされる。また、ターンオ
フ用スイッチング素子（２０）がオンされたときには、
直流電圧源（１２）の第２の出力端子（１２ｂ）と絶縁
ゲート型半導体スイッチング素子（１１）のゲート電極
との間がターンオフ用ゲート抵抗（２１）を介して接続
された状態となり、当該半導体スイッチング素子（１
１）がゲート電極にオフ電圧を受けてターンオフされ
る。To achieve the above object, the means described in claim 1 can be adopted. According to this means, the gate control means (23) controls the turn-on switching element (1) based on the gate control timing signal.
8) and the turn-off switching element (20) are selectively turned on. When the turn-on switching element (18) is turned on, the DC voltage source (1) is turned on.
2) The first output terminal (12a) and the gate electrode of the insulated gate semiconductor switching element (11) are connected via a turn-on gate resistor (19), and the semiconductor switching element (11) is turned on. ) Is turned on by receiving an ON voltage at the gate electrode. When the turn-off switching element (20) is turned on,
A state is established in which the second output terminal (12b) of the DC voltage source (12) and the gate electrode of the insulated gate semiconductor switching element (11) are connected via a turn-off gate resistor (21). Switching element (1
1) is turned off by receiving an off-voltage at the gate electrode.
【０００７】この場合、ゲート制御手段（２３）は、特
に、ターンオン用スイッチング素子（１８）をオンさせ
るときには、電圧検出手段（２２）が検出した絶縁ゲー
ト型半導体スイッチング素子（１１）のゲート電圧のレ
ベルに応じて前記直流電圧源（１２）の第１の出力端子
（１２ａ）から出力されるオン電圧のレベルを変更する
制御を行うようになる。従って、例えば、絶縁ゲート型
半導体スイッチング素子（１１）をターンオンさせる過
程で所定期間だけゲート電圧レベルを低い状態に切換え
るという制御が可能になり、このような制御が行われた
場合には、上記半導体スイッチング素子（１１）のゲー
ト容量に流れる充電電流が制限される。この結果、上記
期間においては、半導体スイッチング素子（１１）のゲ
ート電圧の上昇が抑えられるため、その半導体スイッチ
ング素子（１１）に流れる負荷電流のｄｉ／ｄｔ（つま
り、立上がり速度）が緩やかになる。これにより、絶縁
ゲート型半導体スイッチング素子（１１）のターンオン
時において負荷電流が急激に流れることがなくなるか
ら、電流サージ及びノイズの発生を抑制しつつ、そのス
イッチング損失を低減できると共に、当該半導体スイッ
チング素子（１１）の寿命を延ばす上で有益となる。In this case, when the turn-on switching element (18) is turned on, the gate control means (23) particularly controls the gate voltage of the insulated gate type semiconductor switching element (11) detected by the voltage detection means (22). Control for changing the level of the on-voltage output from the first output terminal (12a) of the DC voltage source (12) according to the level is performed. Therefore, for example, in the process of turning on the insulated gate type semiconductor switching element (11), it is possible to control the gate voltage level to be switched to a low state for a predetermined period. The charging current flowing through the gate capacitance of the switching element (11) is limited. As a result, in the above-mentioned period, since the rise of the gate voltage of the semiconductor switching element (11) is suppressed, the di / dt (that is, the rising speed) of the load current flowing through the semiconductor switching element (11) becomes slow. As a result, the load current does not suddenly flow when the insulated gate semiconductor switching element (11) is turned on, so that the switching loss can be reduced while suppressing the occurrence of current surge and noise, and the semiconductor switching element can be reduced. This is useful in extending the life of (11).
【０００８】請求項２記載の手段によれば、ゲート制御
手段（２３）は、ターンオン用スイッチング素子（１
８）をオンさせたときに、電圧検出手段（２２）により
検出される絶縁ゲート型半導体スイッチング素子（１
１）のゲート電圧のレベルが第１の設定値及び第２の設
定値の間にある期間だけ、その半導体スイッチング素子
（１１）のゲート電極に供給されるオン電圧のレベルを
一時的に低下させる制御を行うようになる。このため、
上記期間において、絶縁ゲート型半導体スイッチング素
子（１１）のゲート電圧の上昇が抑えられるようにな
る。また、その半導体スイッチング素子（１１）をター
ンオンさせるときにゲート電圧レベルを低い状態に切換
える制御を、予め設定された期間だけ確実に行い得るよ
うになる。According to the second aspect of the present invention, the gate control means (23) includes the turn-on switching element (1).
8) When the insulated gate semiconductor switching element (1) is detected by the voltage detecting means (22) when it is turned on.
The level of the ON voltage supplied to the gate electrode of the semiconductor switching element (11) is temporarily reduced only during the period in which the level of the gate voltage of 1) is between the first set value and the second set value. Control will be performed. For this reason,
During the above period, an increase in the gate voltage of the insulated gate semiconductor switching element (11) can be suppressed. Further, when the semiconductor switching element (11) is turned on, the control for switching the gate voltage level to a low state can be reliably performed for a preset period.
【０００９】請求項３及び４記載の各手段によれば、絶
縁ゲート型半導体スイッチング素子（１１）のゲート電
圧が第２の設定値に達したか否かの検出を、その半導体
スイッチング素子（１１）のターンオン過程においてゲ
ート電圧若しくはゲート電圧変化率がミラー効果により
一時的に低下した時点でのゲート電圧を検出することに
より容易に行うことができる。According to the third and fourth aspects, the detection as to whether or not the gate voltage of the insulated gate type semiconductor switching element (11) has reached the second set value is made by the semiconductor switching element (11). This can be easily performed by detecting the gate voltage at the point in time when the gate voltage or the rate of change of the gate voltage temporarily drops due to the Miller effect in the turn-on process of ()).
【００１０】請求項５記載の手段によれば、ゲート制御
手段（２３）は、ターンオン用スイッチング素子（１
８）をオンさせたときに、電圧検出手段（２２）により
検出される絶縁ゲート型半導体スイッチング素子（１
１）のゲート電圧のレベルが第１の設定値に達した時点
から所定の時間だけ、その半導体スイッチング素子（１
１）のゲート電極に供給されるオン電圧のレベルを一時
的に低下させる制御を行うようになる。このため、絶縁
ゲート型半導体スイッチング素子（１１）をターンオン
させるときにゲート電圧レベルを低い状態に切換える制
御を、予め設定された期間だけ確実に行い得るようにな
る。According to a fifth aspect of the present invention, the gate control means (23) includes the turn-on switching element (1).
8) When the insulated gate semiconductor switching element (1) is detected by the voltage detecting means (22) when it is turned on.
The semiconductor switching element (1) for a predetermined time from the time when the level of the gate voltage of (1) reaches the first set value.
The control of (1) for temporarily lowering the level of the on-voltage supplied to the gate electrode is performed. Therefore, control for switching the gate voltage level to a low state when the insulated gate semiconductor switching element (11) is turned on can be reliably performed for a preset period.
【００１１】請求項６記載の手段によれば、ゲート制御
手段（２３）は、ターンオン用スイッチング素子（１
８）をオンさせた場合において、絶縁ゲート型半導体ス
イッチング素子（１１）のゲート電極に供給されるオン
電圧のレベルを一時的に低下させる制御を、その半導体
スイッチング素子（１１）に流れる負荷電流がピーク値
に達した後に終了する構成となっているから、サージの
発生を効果的に抑制できるようになる。According to the means described in claim 6, the gate control means (23) is provided with a turn-on switching element (1).
When 8) is turned on, the control for temporarily lowering the level of the on-voltage supplied to the gate electrode of the insulated gate semiconductor switching element (11) is performed by controlling the load current flowing through the semiconductor switching element (11). Since the operation is terminated after reaching the peak value, the occurrence of surge can be effectively suppressed.
【００１２】請求項７記載の手段によれば、絶縁ゲート
型半導体スイッチング素子（１１）のゲート電極に供給
するオン電圧のレベルを一時的に低下させる制御が、そ
の半導体スイッチング素子（１１）のゲート電圧がゲー
トしきい値電圧に上昇したとき、つまり半導体スイッチ
ング素子（１１）に負荷電流が流れ始めたときに始めて
行われるから、その負荷電流が流れ始める時点を正確に
捉えることができる。このため、絶縁ゲート型半導体ス
イッチング素子（１１）のターンオン時において負荷電
流が急激に流れる事態を確実に防止することが可能にな
る。According to the seventh aspect, the control for temporarily lowering the level of the ON voltage supplied to the gate electrode of the insulated gate semiconductor switching element (11) is performed by controlling the gate of the semiconductor switching element (11). This is performed only when the voltage rises to the gate threshold voltage, that is, when the load current starts flowing through the semiconductor switching element (11). Therefore, the time when the load current starts flowing can be accurately grasped. For this reason, it is possible to reliably prevent a situation in which the load current suddenly flows when the insulated gate semiconductor switching element (11) is turned on.
【００１３】請求項８記載の手段によれば、ゲート制御
手段（２５）が、ゲート制御タイミング信号に基づいて
ターンオン用スイッチング素子（１８）及びターンオフ
用スイッチング素子（２０）を選択的にオンさせるよう
になり、ターンオン用スイッチング素子（１８）がオン
されたときには、直流電圧源（１２）の第１の出力端子
（１２ａ）と絶縁ゲート型半導体スイッチング素子（１
１）のゲート電極との間がターンオン用ゲート抵抗（１
９）を介して接続された状態となり、当該半導体スイッ
チング素子（１１）がゲート電極にオン電圧を受けてタ
ーンオンされる。また、ターンオフ用スイッチング素子
（２０）がオンされたときには、直流電圧源（１２）の
第２の出力端子（１２ｂ）と絶縁ゲート型半導体スイッ
チング素子（１１）のゲート電極との間がターンオフ用
ゲート抵抗（２１）を介して接続された状態となり、当
該半導体スイッチング素子（１１）がゲート電極にオフ
電圧を受けてターンオフされる。According to the invention, the gate control means (25) selectively turns on the turn-on switching element (18) and the turn-off switching element (20) based on the gate control timing signal. When the turn-on switching element (18) is turned on, the first output terminal (12a) of the DC voltage source (12) and the insulated gate semiconductor switching element (1)
A turn-on gate resistor (1) is connected to the gate electrode of (1).
9), and the semiconductor switching element (11) is turned on by receiving an ON voltage at the gate electrode. When the turn-off switching element (20) is turned on, a turn-off gate is provided between the second output terminal (12b) of the DC voltage source (12) and the gate electrode of the insulated gate semiconductor switching element (11). The semiconductor switching element (11) is turned off by receiving an off-voltage at the gate electrode, by being connected via the resistor (21).
【００１４】この場合、ゲート制御手段（２５）は、特
に、ターンオン用スイッチング素子（１８）をオンさせ
るときには、そのオン時点から所定時間が経過した後に
前記直流電圧源（１２）の第１の出力端子（１２ａ）か
ら出力されるオン電圧のレベルを所定期間だけ変更する
制御を行うようになる。従って、例えば、絶縁ゲート型
半導体スイッチング素子（１１）をターンオンさせると
きに所定期間だけそのゲート電圧レベルを低い状態に切
換えるという制御が可能になり、このような制御が行わ
れた場合には、上記半導体スイッチング素子（１１）の
ゲート容量に流れる充電電流が制限される。この結果、
上記期間においては、半導体スイッチング素子（１１）
のゲート電圧の上昇が抑えられるため、これに流れる負
荷電流のｄｉ／ｄｔ（つまり、立上がり速度）が緩やか
になる。これにより、絶縁ゲート型半導体スイッチング
素子（１１）のターンオン時において負荷電流が急激に
流れることがなくなるから、電流サージ及びノイズの発
生を抑制しつつ、そのスイッチング損失を低減できると
共に、当該半導体スイッチング素子（１１）の寿命を延
ばす上で有益となる。また、オン電圧のレベル変更制御
を時間制御のみで行う構成であるから、全体の回路構成
を簡単化できる。In this case, especially when turning on the turn-on switching element (18), the gate control means (25) outputs the first output of the DC voltage source (12) after a lapse of a predetermined time from the turning-on time. Control for changing the level of the on-voltage output from the terminal (12a) for a predetermined period is performed. Therefore, for example, when the insulated gate semiconductor switching element (11) is turned on, it is possible to perform control such that the gate voltage level is switched to a low state for a predetermined period, and when such control is performed, the above-described control is performed. The charging current flowing through the gate capacitance of the semiconductor switching element (11) is limited. As a result,
In the above period, the semiconductor switching element (11)
Is suppressed, the di / dt (that is, the rising speed) of the load current flowing through the gate voltage becomes slow. As a result, the load current does not suddenly flow when the insulated gate semiconductor switching element (11) is turned on, so that the switching loss can be reduced while suppressing the occurrence of current surge and noise, and the semiconductor switching element can be reduced. This is useful in extending the life of (11). In addition, since the ON voltage level change control is performed only by time control, the entire circuit configuration can be simplified.
【００１５】請求項９記載の手段によれば、ゲート制御
手段（２５）は、ターンオン用スイッチング素子（１
８）をオンさせたときに、そのオン時点から所定時間が
経過した後の所定期間だけ、絶縁ゲート型半導体スイッ
チング素子（１１）のゲート電極に供給されるオン電圧
のレベルを一時的に低下させる制御を行うようになる。
このため、上記期間において、半導体スイッチング素子
（１１）のゲート電圧の上昇が抑えられるようになる。According to the ninth aspect, the gate control means (25) includes the turn-on switching element (1).
8) When the transistor is turned on, the level of the on-voltage supplied to the gate electrode of the insulated gate semiconductor switching element (11) is temporarily reduced for a predetermined period after a predetermined time has elapsed from the time when the transistor is turned on. Control will be performed.
For this reason, in the above-mentioned period, an increase in the gate voltage of the semiconductor switching element (11) can be suppressed.
【００１６】請求項１０及び１１記載の各手段によれ
ば、電圧切換用スイッチング素子（１６、１７）を制御
することによって、第１の出力端子（１２ａ）から出力
されるオン電圧のレベルを容易に変更できるようにな
る。According to each of the means, the level of the on-voltage output from the first output terminal (12a) can be easily controlled by controlling the voltage switching switching elements (16, 17). Can be changed to
【００１７】[0017]
【発明の実施の形態】（第１の実施の形態）以下、本発
明の第１実施例について図１ないし図３を参照しながら
説明する。全体の電気的構成を示す図１において、ＩＧ
ＢＴ１１は、ゲート電極に印加するゲート電圧によって
コレクタ・エミッタ間の導通状態が制御される絶縁ゲー
ト型半導体スイッチング素子であり、図ではゲート・コ
レクタ間容量Ｃgc及びゲート・エミッタ間容量Ｃgeを等
価回路的に示している。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS First Embodiment A first embodiment of the present invention will be described below with reference to FIGS. In FIG. 1 showing the entire electrical configuration, IG
The BT11 is an insulated gate semiconductor switching element in which the conduction state between the collector and the emitter is controlled by the gate voltage applied to the gate electrode. In the figure, the gate-collector capacitance Cgc and the gate-emitter capacitance Cge are equivalent circuits. Is shown in
【００１８】直流電圧源１２は、ＩＧＢＴ１１をターン
オンさせるための正極性のオン電圧及びターンオフさせ
るための負極性のオフ電圧を発生するためのもので、オ
ン電圧出力用の第１の出力端子１２ａと、オフ電圧出力
用の第２の出力端子１２ｂとを有する。この場合、直流
電圧源１２は、第１の出力端子１２ａから出力するオン
電圧のレベルを２段階に変更可能に構成されたもので、
例えば図２に示すような回路構成とされている。The DC voltage source 12 is for generating a positive ON voltage for turning on the IGBT 11 and a negative OFF voltage for turning off the IGBT 11, and has a first output terminal 12a for outputting an ON voltage. , And a second output terminal 12b for outputting an off-voltage. In this case, the DC voltage source 12 is configured so that the level of the on-voltage output from the first output terminal 12a can be changed in two stages.
For example, the circuit configuration is as shown in FIG.
【００１９】即ち、図２において、直流電圧源１２は、
３個の電圧源１３、１４及び１５と、一方のみが選択的
にオンされる電圧切換用スイッチング素子１６及び１７
とを備えており、少なくとも電圧源１３及び１４は、そ
の出力電圧レベルが互いに異なった状態とされている。
そして、それら電圧源１３及び１４は、各正極側端子が
電圧切換用スイッチング素子１６及び１７を個別に介し
て第１の出力端子１２ａに接続され、各負極側端子がグ
ランド端子に接続される。また、電圧源１５は、負極側
端子が第２の出力端子１２ｂに接続され、正極側端子が
グランド端子に接続される。尚、上記各スイッチング素
子１３及び１５は、半導体スイッチング素子（ＦＥＴ、
バイポーラトランジスタなど）により構成されるもので
ある。That is, in FIG. 2, the DC voltage source 12
Three voltage sources 13, 14 and 15, and voltage switching switching elements 16 and 17 in which only one is selectively turned on
, And at least the voltage sources 13 and 14 have different output voltage levels from each other.
The voltage sources 13 and 14 have their respective positive terminals connected to the first output terminal 12a via the voltage switching switching elements 16 and 17 individually, and their negative terminals connected to the ground terminal. In the voltage source 15, the negative terminal is connected to the second output terminal 12b, and the positive terminal is connected to the ground terminal. Each of the switching elements 13 and 15 is a semiconductor switching element (FET,
A bipolar transistor).
【００２０】このように構成された直流電圧源１２にあ
っては、例えば、各電圧源１３、１４、１５の端子間電
圧をそれぞれＶ13、Ｖ14、Ｖ15（Ｖ13＞Ｖ14）とした場
合、第１の出力端子１２ａからは、電圧切換用スイッチ
ング素子１６及び１７のオン状態に応じて正極性のオン
電圧＋Ｖ13及び＋Ｖ14の何れか一方が出力され、第２の
出力端子１２ｂからは、負極性のオフ電圧−Ｖ15が出力
されることになる。In the DC voltage source 12 configured as described above, for example, when the voltages between the terminals of the voltage sources 13, 14, and 15 are respectively V13, V14, and V15 (V13> V14), the first Output terminal 12a outputs one of the positive ON voltages + V13 and + V14 in accordance with the ON state of the voltage switching switching elements 16 and 17, and outputs the negative OFF voltage from the second output terminal 12b. The voltage -V15 is output.
【００２１】図１に翻って、直流電圧源１２の第１の出
力端子１２ａとＩＧＢＴ１１のゲート電極との間には、
ターンオン用スイッチング素子１８、ターンオン用ゲー
ト抵抗１９が直列に接続され、直流電圧源１２の第２の
出力端子１２ｂとＩＧＢＴ１１のゲート電極との間に
は、ターンオフ用スイッチング素子２０、ターンオフ用
ゲート抵抗２１が直列に接続される。尚、上記各スイッ
チング素子１８及び２０も、半導体スイッチング素子
（ＦＥＴ、バイポーラトランジスタなど）により構成さ
れるものである。また、ターンオン用ゲート抵抗１９及
びターンオフ用ゲート抵抗２１は、これらを１つの抵抗
で兼用することも可能である。Referring back to FIG. 1, between the first output terminal 12a of the DC voltage source 12 and the gate electrode of the IGBT 11,
A turn-on switching element 18 and a turn-on gate resistor 19 are connected in series, and a turn-off switching element 20 and a turn-off gate resistor 21 are provided between the second output terminal 12 b of the DC voltage source 12 and the gate electrode of the IGBT 11. Are connected in series. Each of the switching elements 18 and 20 is also constituted by a semiconductor switching element (FET, bipolar transistor, etc.). Further, the turn-on gate resistor 19 and the turn-off gate resistor 21 can be shared by one resistor.
【００２２】ゲート電圧検出回路２２（本発明でいう電
圧検出手段に相当）は、ＩＧＢＴ１１のゲート電圧を検
出するために設けられており、その検出電圧を制御回路
２３（本発明でいうゲート制御手段に相当）に与える構
成となっている。ゲート信号発生回路２４は、ＩＧＢＴ
１１のオンオフ状態を制御するためのゲート制御タイミ
ング信号を予め決められたモードで発生するものであ
り、そのゲート制御タイミング信号を制御回路２３に与
える構成となっている。The gate voltage detecting circuit 22 (corresponding to the voltage detecting means in the present invention) is provided for detecting the gate voltage of the IGBT 11, and uses the detected voltage in the control circuit 23 (the gate controlling means in the present invention). ). The gate signal generation circuit 24 is an IGBT
A gate control timing signal for controlling the on / off state of the switch 11 is generated in a predetermined mode, and the gate control timing signal is supplied to the control circuit 23.
【００２３】制御回路２３は、ゲート信号発生回路２４
からのゲートタイミング信号に基づいて前記ターンオン
用スイッチング素子１８及びターンオフ用スイッチング
素子２０を選択的にオンさせると共に、特にターンオン
用スイッチング素子１８をオンさせるときには、前記ゲ
ート電圧検出回路２２の検出電圧レベルに基づいて前記
直流電圧源１２内の電圧切換用スイッチング素子１６及
び１７の何れか一方を選択的にオンさせることにより、
直流電圧源１２の第１の出力端子１２ａから出力される
オン電圧のレベルを変更する制御を行う構成となってい
る。The control circuit 23 includes a gate signal generation circuit 24
When the turn-on switching element 18 and the turn-off switching element 20 are selectively turned on on the basis of the gate timing signal from the switch, and particularly when the turn-on switching element 18 is turned on, the detection voltage level of the gate voltage detection circuit 22 By selectively turning on one of the voltage switching switching elements 16 and 17 in the DC voltage source 12 based on the
The control for changing the level of the on-voltage output from the first output terminal 12a of the DC voltage source 12 is performed.
【００２４】以下においては、上記制御回路２３による
制御内容の具体例並びその制御に関連した作用につい
て、図３の特性曲線も参照しながら説明する。尚、この
図３は、ＩＧＢＴ１１のゲート電圧Ｖge、コレクタ・エ
ミッタ間電圧Ｖce、コレクタ電流Ｉｃ（負荷電流）の変
化特性を概略的に示すものである。In the following, a specific example of the contents of control by the control circuit 23 and an operation related to the control will be described with reference to a characteristic curve of FIG. FIG. 3 schematically shows the change characteristics of the gate voltage Vge, the collector-emitter voltage Vce, and the collector current Ic (load current) of the IGBT 11.
【００２５】制御回路２３は、ゲート信号発生回路２４
からのゲート制御タイミング信号がＩＧＢＴ１１のオン
を指令するものであった場合には、ターンオン用スイッ
チング素子１８をオンさせる。このとき、直流電圧源１
２内の電圧切換用スイッチング素子１６は予めオンされ
ている。このため、直流電圧源１２の第１の出力端子１
２ａから、電圧源１３の端子電圧に対応したオン電圧
（＝＋Ｖ13）が出力されるようになり、そのオン電圧
が、ＩＧＢＴ１１のゲート電極に対しターンオン用ゲー
ト抵抗１９を介して印加開始される（図３のタイミング
ｔ１）。このようなオン電圧の印加に応じてゲート電圧
ＶgeがＩＧＢＴ１１のゲートしきい値電圧Ｖth以上にな
ると（タイミングｔ２）、コレクタ電流Ｉｃが流れ始め
ると共に、コレクタエミッタ電圧Ｖceが低下し始めるよ
うになる。The control circuit 23 includes a gate signal generation circuit 24
Is turned on, the turn-on switching element 18 is turned on. At this time, the DC voltage source 1
The switching element 16 for voltage switching in 2 is previously turned on. Therefore, the first output terminal 1 of the DC voltage source 12
An ON voltage (= + V13) corresponding to the terminal voltage of the voltage source 13 is output from 2a, and the ON voltage is started to be applied to the gate electrode of the IGBT 11 via the turn-on gate resistor 19 ( Timing t1 in FIG. 3). When the gate voltage Vge becomes equal to or higher than the gate threshold voltage Vth of the IGBT 11 in response to the application of the ON voltage (timing t2), the collector current Ic starts to flow and the collector-emitter voltage Vce starts to decrease.
【００２６】この後、制御回路２３は、ゲート電圧Ｖge
が予め設定された第１の設定値Ｖs1に達した時点（タイ
ミングｔ３）をゲート電圧検出回路２２による検出電圧
に基づいて判断し、直流電圧源１２内の電圧切換用スイ
ッチング素子１６をオフすると共に、電圧切換用スイッ
チング素子１７をオンさせる。これにより、直流電圧源
１２の第１の出力端子１２ａから、電圧源１４の端子電
圧に対応したオン電圧（＝＋Ｖ14＜＋Ｖ13）が出力され
るようになり、ＩＧＢＴ１１のゲート電極に印加される
オン電圧のレベルが低下された状態に切換えられる。Thereafter, the control circuit 23 controls the gate voltage Vge
Is determined based on the voltage detected by the gate voltage detection circuit 22 at a timing (timing t3) when the voltage reaches the first set value Vs1 set in advance, the voltage switching switching element 16 in the DC voltage source 12 is turned off, and Then, the voltage switching device 17 is turned on. As a result, an ON voltage (= + V14 <+ V13) corresponding to the terminal voltage of the voltage source 14 is output from the first output terminal 12a of the DC voltage source 12, and the ON voltage applied to the gate electrode of the IGBT 11 The state is switched to the state where the voltage level is lowered.
【００２７】このようなオン電圧の切換後において、制
御回路２３は、ゲート電圧Ｖgeが予め設定された第２の
設定値Ｖs2に達した時点（タイミングｔ４）をゲート電
圧検出回路２２による検出電圧に基づいて判断する。こ
の場合、上記第２の設定値Ｖs2は、絶対的な値として設
定することもできるが、ＩＧＢＴ１１をターンオンさせ
るときにそのゲート電圧Ｖgeの変化率がミラー効果によ
り一時的に低下した状態をゲート電圧検出回路２２によ
る検出電圧に基づいて検出し、このような検出状態とな
ったときにゲート電圧Ｖgeが第２の設定値Ｖs2に達した
ものと判断する構成とすることもできる。After the switching of the ON voltage, the control circuit 23 sets the time when the gate voltage Vge reaches the second preset value Vs2 (timing t4) to the detection voltage of the gate voltage detection circuit 22. Judge based on. In this case, the second set value Vs2 can be set as an absolute value. However, when the IGBT 11 is turned on, the state where the rate of change of the gate voltage Vge is temporarily reduced by the Miller effect is changed to the gate voltage. It is also possible to adopt a configuration in which detection is performed based on the detection voltage by the detection circuit 22, and when such a detection state is established, it is determined that the gate voltage Vge has reached the second set value Vs2.
【００２８】そして、制御回路２３は、ゲート電圧Ｖge
が第２の設定値Ｖs2に達したと判断したときには、直流
電圧源１２内の電圧切換用スイッチング素子１６をオン
した状態に復帰させ、その第１の出力端子１２ａから、
電圧源１３の端子電圧に対応したオン電圧（＝Ｖ13）が
出力されるように切換える。これにより、ＩＧＢＴ１１
のゲート電極に印加されるオン電圧のレベルが低下され
た状態から元の状態に復帰されるものであり、最終的に
ＩＧＢＴ１１が完全にターンオンされた状態（コレクタ
・エミッタ間電圧Ｖceが実質的に零の状態）とされる。The control circuit 23 controls the gate voltage Vge
Is determined to have reached the second set value Vs2, the voltage switching switching element 16 in the DC voltage source 12 is returned to the ON state, and the first output terminal 12a is
Switching is performed such that an ON voltage (= V13) corresponding to the terminal voltage of the voltage source 13 is output. Thereby, the IGBT 11
From the state where the level of the on-voltage applied to the gate electrode is lowered to the original state, and finally the state where the IGBT 11 is completely turned on (the collector-emitter voltage Vce is substantially reduced). (Zero state).
【００２９】この後に、制御回路２３にあっては、ゲー
ト信号発生回路２４からＩＧＢＴ１１のオフを指令する
ゲート制御タイミング信号が入力された場合に、ターン
オン用スイッチング素子１８に代えてターンオフ用スイ
ッチング素子２０をオンさせる。このため、直流電圧源
１２の第２の出力端子１２ａから、負極性のオフ電圧
（＝−Ｖ15）が出力されるようになり、そのオフ電圧
が、ＩＧＢＴ１１のゲート電極に対しターンオフ用ゲー
ト抵抗２１を介して印加開始される（図３のタイミング
ｔ５）。このようなオフ電圧の印加に応じて、ＩＧＢＴ
１１が最終的にターンオフされるようになる。Thereafter, in the control circuit 23, when a gate control timing signal for instructing the IGBT 11 to be turned off is input from the gate signal generation circuit 24, the turn-off switching element 20 is used instead of the turn-on switching element 18. Turn on. As a result, the negative output voltage (= −V15) is output from the second output terminal 12a of the DC voltage source 12, and the off voltage is applied to the gate electrode 21 of the IGBT 11 by the turn-off gate resistor 21. Is started (timing t5 in FIG. 3). In response to such an off-voltage application, the IGBT
11 will eventually be turned off.
【００３０】要するに、上記した本実施例の構成によれ
ば以下に述べるような効果を奏するものである。即ち、
ＩＧＢＴ１１をターンオンする際に、所定期間だけその
ゲート電圧レベルを低い状態に切換えるという制御が行
われるから、そのＩＧＢＴ１１のゲート・エミッタ間容
量Ｃgeに流れる充電電流が制限される。この結果、上記
のようにゲート電圧レベルが切換えられた期間において
は、ＩＧＢＴ１１のゲート電圧Ｖgeの上昇が抑えられる
ため、そのＩＧＢＴ１１に流れるコレクタ電流Ｉｃ（負
荷電流）のｄｉ／ｄｔ（つまり、立上がり速度）が緩や
かになる。これにより、ＩＧＢＴ１１のターンオン時に
おいてコレクタ電流Ｉｃが急激に流れることがなくなる
から、電流サージ及びノイズの発生を抑制しつつ、その
スイッチング損失を低減できると共に、ＩＧＢＴ１１の
破壊や劣化を防止できて、その寿命を延ばす上で有益と
なる。尚、ＩＧＢＴ１１に付随して環流ダイオードが設
けられる場合には、その環流ダイオードの破壊や劣化も
防止できることになる。In short, according to the configuration of the present embodiment described above, the following effects can be obtained. That is,
When the IGBT 11 is turned on, control is performed such that the gate voltage level is switched to a low state for a predetermined period, so that the charging current flowing through the gate-emitter capacitance Cge of the IGBT 11 is limited. As a result, during the period in which the gate voltage level is switched as described above, the rise of the gate voltage Vge of the IGBT 11 is suppressed, so that the collector current Ic (load current) flowing through the IGBT 11 is di / dt (that is, the rising speed). ) Becomes loose. As a result, the collector current Ic does not suddenly flow when the IGBT 11 is turned on, so that the switching loss can be reduced while the occurrence of current surge and noise can be suppressed, and the destruction and deterioration of the IGBT 11 can be prevented. It is useful for extending the life. If a freewheeling diode is provided in association with the IGBT 11, the freewheeling diode can be prevented from being broken or deteriorated.
【００３１】また、上記のようにＩＧＢＴ１１をターン
オンさせるときに、そのゲート電圧Ｖgeのレベルを低い
状態に切換える制御を、ゲート電圧検出回路２２の検出
電圧と予め設定された第１の設定値Ｖs1及び第２の設定
値Ｖs2に基づいて行う構成となっているから、当該制御
を所定期間だけ確実に行い得るようになる。この場合、
第２の設定値ＶS2は、例えばＩＧＢＴ１１のターンオン
過程においてゲート電圧Ｖgeの変化率がミラー効果によ
り一時的に低下した時点でのゲート電圧Ｖgeに設定され
ているから、ゲート電圧Ｖgeが第２の設定値Ｖs2に達し
たか否かの検出を容易に行うことができる。When the IGBT 11 is turned on as described above, the control for switching the level of the gate voltage Vge to a low state is performed by controlling the detection voltage of the gate voltage detection circuit 22 and the first set value Vs1 and the preset first set value Vs1. Since the control is performed based on the second set value Vs2, the control can be reliably performed for a predetermined period. in this case,
Since the second set value VS2 is set to the gate voltage Vge at the time when the rate of change of the gate voltage Vge temporarily decreases due to the Miller effect during the turn-on process of the IGBT 11, for example, the gate voltage Vge is set to the second set value. It is possible to easily detect whether or not the value has reached the value Vs2.
【００３２】ＩＧＢＴ１１のゲートに印加するオン電圧
を発生するための直流電圧源１２は、オン電圧発生用の
複数個の電圧源１３、１４と、これら電圧源１３、１４
を選択的に有効化することにより第１の出力端子１２ａ
から出力されるオン電圧のレベルを切換える電圧切換用
スイッチング素子１６、１７とを備えた構成とされてい
るから、当該電圧切換用スイッチング素子１６、１７を
制御することによって、当該オン電圧のレベルを容易に
変更できるようになる。The DC voltage source 12 for generating the ON voltage applied to the gate of the IGBT 11 includes a plurality of voltage sources 13 and 14 for generating the ON voltage, and these voltage sources 13 and 14
Are selectively enabled to output the first output terminal 12a.
Is provided with the voltage switching switching elements 16 and 17 for switching the level of the on-voltage output from the controller. By controlling the voltage switching switching elements 16 and 17, the level of the on-voltage can be reduced. It can be easily changed.
【００３３】（第２の実施の形態）図４には本発明の第
２実施例が示されており、以下これについて前記第１実
施例と異なる部分のみ説明する。即ち、この第２実施例
では、第１実施例におけるゲート電圧検出回路２２（図
１参照）を省略すると共に、同実施例における制御回路
２３に代えて制御回路２５（本発明でいうゲート制御手
段に相当）を設ける構成としたものである。この制御回
路２５は、ゲート信号発生回路２４からのゲートタイミ
ング信号に基づいて前記ターンオン用スイッチング素子
１８及びターンオフ用スイッチング素子２０を選択的に
オンさせると共に、特にターンオン用スイッチング素子
１８をオンさせたときには、そのオン時点から所定時間
が経過した後に直流電圧源１２の第１の出力端子１２ａ
から出力されるオン電圧のレベルを所定期間だけ低下さ
せる制御を行う構成となっている。(Second Embodiment) FIG. 4 shows a second embodiment of the present invention, and only the portions different from the first embodiment will be described below. That is, in the second embodiment, the gate voltage detection circuit 22 (see FIG. 1) in the first embodiment is omitted, and a control circuit 25 (gate control means according to the present invention) is used instead of the control circuit 23 in the same embodiment. ) Is provided. The control circuit 25 selectively turns on the turn-on switching element 18 and the turn-off switching element 20 based on the gate timing signal from the gate signal generation circuit 24, and particularly when the turn-on switching element 18 is turned on. A first output terminal 12a of the DC voltage source 12 after a lapse of a predetermined time from the ON time.
The control is performed such that the level of the on-voltage output from is reduced for a predetermined period.
【００３４】このようにオン電圧のレベルを所定期間だ
け低下させる制御は、直流電圧源１２内の電圧切換用ス
イッチング素子１６、１７（図２参照）のオン状態を時
系列的に切換えることにより行われるものである。具体
的には、ターンオン用スイッチング素子１８のオン時点
において既にオンされている電圧切換用スイッチング素
子１６によってオン電圧＋Ｖ13を出力し、その後に所定
時間が経過した時点で電圧切換用スイッチング素子１６
に代えて電圧切換用スイッチング素子１７をオンしてオ
ン電圧＋Ｖ14を出力し、さらに、その後に所定時間が経
過したときに電圧切換用スイッチング素子１６をオンし
た状態に復帰させてオン電圧＋Ｖ13を出力した状態とす
るものである。The control for reducing the level of the ON voltage for a predetermined period as described above is performed by switching the ON state of the voltage switching switching elements 16 and 17 (see FIG. 2) in the DC voltage source 12 in time series. It is something to be done. Specifically, the ON voltage + V13 is output by the voltage switching switching element 16 already turned on at the time when the turn-on switching element 18 is turned on, and after a lapse of a predetermined time, the voltage switching switching element 16 is turned on.
Instead, the switching element 17 for voltage switching is turned on to output the on-voltage + V14, and when a predetermined time has elapsed thereafter, the switching element 16 for voltage switching is returned to the on state to output the on-voltage + V13. It is in the state where it was done.
【００３５】このように構成した第２実施例によっても
第１実施例と同様の効果を奏し得るものであり、特に、
この第２実施例によれば、オン電圧のレベル変更制御を
時間制御のみで行う構成であるから、ゲート電圧検出回
路２２が不要になるなど、全体の回路構成の簡単化を実
現できるようになる。According to the second embodiment constructed as described above, the same effects as those of the first embodiment can be obtained.
According to the second embodiment, since the ON voltage level change control is performed only by time control, the simplification of the entire circuit configuration can be realized, for example, the gate voltage detection circuit 22 becomes unnecessary. .
【００３６】（その他の実施の形態）その他、本発明は
上記した各実施例に限定されるものではなく、次のよう
な変形または拡張が可能である。第１実施例では、制御
回路２３は、直流電圧源１２の第１の出力端子１２ａか
ら出力されるオン電圧のレベルを一時的に低下させる制
御を、ゲート電圧検出回路２２が検出するゲート電圧Ｖ
geが第１の設定値Ｖs1と第２の設定値Ｖs2との間にある
期間において行う構成となっているが、ゲート電圧検出
回路２２が検出するゲート電圧Ｖgeが第１の設定値Ｖs1
に達した時点から所定の時間だけ上記オン電圧のレベル
を一時的に低下させる制御を行う構成とすることもでき
る。この構成によれば、ＩＧＢＴ１１をターンオンさせ
るときにゲート電圧レベルを低い状態に切換える制御
を、予め設定された期間だけ確実に行い得るようにな
る。(Other Embodiments) In addition, the present invention is not limited to the above embodiments, and the following modifications or expansions are possible. In the first embodiment, the control circuit 23 controls the control to temporarily lower the level of the on-voltage output from the first output terminal 12a of the DC voltage source 12 by the gate voltage V
Although ge is performed during a period between the first set value Vs1 and the second set value Vs2, the gate voltage Vge detected by the gate voltage detection circuit 22 is changed to the first set value Vs1.
, The control for temporarily lowering the level of the on-voltage for a predetermined period of time from the time point when the power supply voltage has reached may be employed. According to this configuration, when the IGBT 11 is turned on, control for switching the gate voltage level to a low state can be reliably performed for a preset period.
【００３７】また、第１及び第２の各実施例において、
直流電圧源１２の第１の出力端子１２ａから出力される
オン電圧のレベルを一時的に低下させる制御を、ＩＧＢ
Ｔ１１に流れる負荷電流（コレクタ電流Ｉｃ）がピーク
値に達した後に終了する構成としても良く、この構成に
よれば、サージの発生を効果的に抑制できるようにな
る。In each of the first and second embodiments,
The control for temporarily lowering the level of the on-voltage output from the first output terminal 12a of the DC voltage
The configuration may be such that the load current (collector current Ic) flowing through T11 ends after reaching the peak value, and according to this configuration, the occurrence of surge can be effectively suppressed.
【００３８】第１実施例において、第１の設定値Ｖs1
を、ＩＧＢＴ１１のゲートしきい値電圧Ｖthと等しい値
に設定する構成としても良く、この構成によれば、ＩＧ
ＢＴ１１のゲート電極に供給するオン電圧のレベルを一
時的に低下させる制御が、そのＩＧＢＴ１１のゲートし
きい値電圧Ｖthに上昇したとき、つまりＩＧＢＴ１１に
負荷電流（コレクタ電流Ｉｃ）が流れ始めたときに始め
て行われるから、その負荷電流が流れ始める時点を正確
に捉えることができるようになる。この結果、ＩＧＢＴ
１１のターンオン時において負荷電流が急激に流れる事
態を確実に防止することが可能になる。In the first embodiment, the first set value Vs1
May be set to a value equal to the gate threshold voltage Vth of the IGBT 11.
The control for temporarily lowering the level of the ON voltage supplied to the gate electrode of the BT11 is performed when the gate threshold voltage Vth of the IGBT11 is increased, that is, when the load current (collector current Ic) starts flowing through the IGBT11. Since it is performed for the first time, it becomes possible to accurately grasp the time when the load current starts to flow. As a result, the IGBT
At the time of turn-on of 11, it is possible to reliably prevent the load current from flowing rapidly.
【００３９】第１実施例においては、ＩＧＢＴ１１のゲ
ート電圧Ｖgeの変化率がミラー効果により一時的に低下
する状態の検出を、ゲート電圧検出回路２２による検出
電圧に基づいて行う構成を一例として挙げたが、その検
出電圧（ＩＧＢＴ１１のゲート電圧）の微分値に基づい
て行う構成としても良い。In the first embodiment, as an example, the configuration in which the state in which the change rate of the gate voltage Vge of the IGBT 11 is temporarily reduced due to the Miller effect is detected based on the detection voltage of the gate voltage detection circuit 22 is described. However, a configuration may be adopted in which the detection is performed based on a differential value of the detection voltage (gate voltage of the IGBT 11).
【００４０】直流電圧源１２の構成は上記した実施例に
限られるものではなく、例えば、複数個の電圧源の直並
列状態を電圧切換用スイッチング素子により選択するこ
とによって、第１の出力端子１２ａから出力されるオン
電圧のレベルを切換える構成としても良い。また、直流
電圧源１２の第２の出力端子１２ｂから出力されるオフ
電圧はグランド電位レベルのものであっても良く、この
場合には直流電圧源１２内の電圧源１５を不要にでき
る。ＩＧＢＴ以外の絶縁ゲート型半導体スイッチング素
子（例えばＭＯＳＦＥＴ）の駆動回路にも適用できるこ
とは勿論である。The configuration of the DC voltage source 12 is not limited to the above-described embodiment. For example, by selecting a series-parallel state of a plurality of voltage sources by a voltage switching switching element, the first output terminal 12a A configuration may be employed in which the level of the on-voltage output from is switched. Further, the off-voltage output from the second output terminal 12b of the DC voltage source 12 may be at the ground potential level. In this case, the voltage source 15 in the DC voltage source 12 can be omitted. It is needless to say that the present invention can be applied to a drive circuit of an insulated gate semiconductor switching element (for example, a MOSFET) other than the IGBT.
【図１】本発明の第１実施例を示す電気的構成図FIG. 1 is an electrical configuration diagram showing a first embodiment of the present invention.
【図２】要部の回路図FIG. 2 is a circuit diagram of a main part.
【図３】作用説明用の特性曲線図FIG. 3 is a characteristic curve diagram for explaining operation.
【図４】本発明の第２実施例を示す図１相当図FIG. 4 is a view corresponding to FIG. 1 showing a second embodiment of the present invention.
【図５】従来構成を説明するためのインバータ装置の回
路構成図FIG. 5 is a circuit configuration diagram of an inverter device for explaining a conventional configuration.
１１はＩＧＢＴ（絶縁ゲート型半導体スイッチング素
子）、１２は直流電圧源、１２ａは第１の出力端子、１
２ｂは第２の出力端子、１３〜１５は電圧源、１６、１
７は電圧切換用スイッチング素子、１８はターンオン用
スイッチング素子、１９はターンオン用ゲート抵抗、２
０はターンオフ用スイッチング素子、２１はターンオフ
用ゲート抵抗、２２はゲート電圧検出回路（電圧検出手
段）、２３、２５は制御回路（ゲート制御手段）を示
す。11 is an IGBT (insulated gate type semiconductor switching element), 12 is a DC voltage source, 12a is a first output terminal, 1
2b is a second output terminal, 13 to 15 are voltage sources, 16, 1
7 is a switching element for voltage switching, 18 is a switching element for turn-on, 19 is a gate resistor for turn-on,
Reference numeral 0 denotes a switching element for turning off, 21 denotes a gate resistor for turning off, 22 denotes a gate voltage detecting circuit (voltage detecting means), and 23 and 25 denote control circuits (gate controlling means).
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5H740 BA12 BB05 BB08 BB10 BC01 BC02 JA01 KK01 LL01 MM01 5J055 AX12 AX26 AX32 AX55 AX56 AX64 BX16 CX07 CX08 CX10 DX09 DX22 DX52 EX23 EY01 EY17 EY21 FX05 FX31 GX01 GX02 GX06 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference)
Claims (11)
（１１）のためのゲート駆動回路において、 前記絶縁ゲート型半導体スイッチング素子（１１）をタ
ーンオンさせるときにオンされるターンオン用スイッチ
ング素子（１８）と、 前記絶縁ゲート型半導体スイッチング素子（１１）をタ
ーンオフさせるときにオンされるターンオフ用スイッチ
ング素子（２０）と、 前記絶縁ゲート型半導体スイッチング素子（１１）のゲ
ート電極にオン電圧を供給するための第１の出力端子
（１２ａ）及び当該ゲート電極にオフ電圧を供給するた
めの第２の出力端子（１２ｂ）を有し、少なくとも第１
の出力端子（１２ａ）から出力されるオン電圧のレベル
を変更可能に構成された直流電圧源（１２）と、 前記ターンオン用スイッチング素子（１８）がオンされ
た状態で前記直流電圧源（１２）の第１の出力端子（１
２ａ）と前記絶縁ゲート型半導体スイッチング素子（１
１）のゲート電極との間に接続された状態となるターン
オン用ゲート抵抗（１９）と、 前記ターンオフ用スイッチング素子（２０）がオンされ
た状態で前記直流電圧源（１２）の第２の出力端子（１
２ｂ）と前記絶縁ゲート型半導体スイッチング素子（１
１）のゲート電極との間に接続された状態となるターン
オフ用ゲート抵抗（２１）と、 前記絶縁ゲート型半導体スイッチング素子（１１）のゲ
ート電圧を検出する電圧検出手段（２２）と、 ゲート制御タイミング信号に基づいて前記ターンオン用
スイッチング素子（１８）及びターンオフ用スイッチン
グ素子（２０）を選択的にオンさせるように設けられ、
ターンオン用スイッチング素子（１８）をオンさせると
きには前記電圧検出手段（２２）の検出電圧レベルに応
じて前記直流電圧源（１２）の第１の出力端子（１２
ａ）から出力されるオン電圧のレベルを変更する制御を
行うゲート制御手段（２３）とを備えたことを特徴とす
る半導体スイッチング素子のゲート駆動回路。1. A gate drive circuit for an insulated gate semiconductor switching element (11), comprising: a turn-on switching element (18) that is turned on when the insulated gate semiconductor switching element (11) is turned on; A turn-off switching element (20) that is turned on when the insulated gate semiconductor switching element (11) is turned off, and a first for supplying an on-voltage to a gate electrode of the insulated gate semiconductor switching element (11). An output terminal (12a) and a second output terminal (12b) for supplying an off-voltage to the gate electrode;
A DC voltage source (12) configured to be able to change the level of an ON voltage output from an output terminal (12a) of the DC voltage source; and the DC voltage source (12) in a state where the turn-on switching element (18) is turned on. Of the first output terminal (1
2a) and the insulated gate semiconductor switching element (1
1) a turn-on gate resistor (19) connected to the gate electrode, and a second output of the DC voltage source (12) with the turn-off switching element (20) turned on. Terminal (1
2b) and the insulated gate semiconductor switching element (1
A gate resistor for turn-off (21) connected to the gate electrode of (1), voltage detecting means (22) for detecting a gate voltage of the insulated gate semiconductor switching element (11), and gate control. A turn-on switching element (18) and a turn-off switching element (20) are provided to selectively turn on based on a timing signal;
When the turn-on switching element (18) is turned on, the first output terminal (12) of the DC voltage source (12) depends on the detected voltage level of the voltage detecting means (22).
A gate drive circuit for a semiconductor switching element, comprising: a gate control means (23) for controlling a level of an on-voltage output from a).
のゲート駆動回路において、 前記ゲート制御手段（２３）は、前記ターンオン用スイ
ッチング素子（１８）をオンさせた状態では、前記電圧
検出手段（２２）が検出するゲート電圧が第１の設定値
とこれより高い値の第２の設定値との間にある期間に、
前記直流電圧源（１２）の第１の出力端子（１２ａ）か
ら出力されるオン電圧のレベルを一時的に低下させる制
御を行うことを特徴とする半導体スイッチング素子のゲ
ート駆動回路。2. The gate drive circuit for a semiconductor switching element according to claim 1, wherein said gate control means (23) is said voltage detection means (22) when said turn-on switching element (18) is turned on. During a period in which the gate voltage detected by the first set value is between the first set value and a second set value higher than the first set value,
A gate drive circuit for a semiconductor switching element, which performs control to temporarily lower the level of an on-voltage output from a first output terminal (12a) of the DC voltage source (12).
のゲート駆動回路において、 前記電圧検出手段（２２）は、前記絶縁ゲート型半導体
スイッチング素子（１１）のゲート電圧変化率がミラー
効果により一時的に低下する状態を検出可能に構成さ
れ、 前記第２の設定値は、前記電圧検出手段（２２）が前記
ゲート電圧変化率の一時的な低下を検出した時点でのゲ
ート電圧に設定されることを特徴とする半導体スイッチ
ング素子のゲート駆動回路。3. The gate drive circuit of a semiconductor switching element according to claim 2, wherein said voltage detection means (22) temporarily changes a gate voltage change rate of said insulated gate semiconductor switching element (11) by a Miller effect. The second set value is set to a gate voltage at the time when the voltage detecting means (22) detects a temporary decrease in the gate voltage change rate. A gate drive circuit for a semiconductor switching element.
のゲート駆動回路において、 前記電圧検出手段（２２）は、前記絶縁ゲート型半導体
スイッチング素子（１１）のゲート電圧変化率がミラー
効果により一時的に低下する状態を、そのゲート電圧の
微分値に基づいて検出することを特徴とする半導体スイ
ッチング素子のゲート駆動回路。4. The gate drive circuit for a semiconductor switching element according to claim 3, wherein said voltage detecting means (22) temporarily changes a gate voltage change rate of said insulated gate semiconductor switching element (11) by a Miller effect. A gate drive circuit for a semiconductor switching element, wherein a state of decrease is detected based on a differential value of the gate voltage.
のゲート駆動回路において、 前記ゲート制御手段（２３）は、前記ターンオン用スイ
ッチング素子（１８）をオンさせた状態では、前記電圧
検出手段（２２）が検出するゲート電圧が第１の設定値
に達した時点から所定の時間だけ前記直流電圧源（１
２）の第１の出力端子（１２ａ）から出力されるオン電
圧のレベルを一時的に低下させる制御を行うことを特徴
とする半導体スイッチング素子のゲート駆動回路。5. The gate drive circuit for a semiconductor switching element according to claim 1, wherein said gate control means (23) is said voltage detection means (22) when said turn-on switching element (18) is turned on. From the DC voltage source (1) for a predetermined time from when the gate voltage detected by the DC voltage reaches the first set value.
2) A gate drive circuit for a semiconductor switching element, which performs control to temporarily lower the level of the on-voltage output from the first output terminal (12a).
のゲート駆動回路において、 前記ゲート制御手段（２３）は、前記直流電圧源（１
２）の第１の出力端子（１２ａ）から出力されるオン電
圧のレベルを一時的に低下させる制御を、前記絶縁ゲー
ト型半導体スイッチング素子（１１）に流れる負荷電流
がピーク値に達した後に終了することを特徴とする半導
体スイッチング素子のゲート駆動回路。6. The gate drive circuit for a semiconductor switching element according to claim 5, wherein said gate control means (23) is configured to control said DC voltage source (1).
The control of 2) for temporarily lowering the level of the ON voltage output from the first output terminal (12a) is terminated after the load current flowing through the insulated gate semiconductor switching element (11) reaches a peak value. A gate drive circuit for a semiconductor switching element.
体スイッチング素子のゲート駆動回路において、 前記第１の設定値は、前記絶縁ゲート型半導体スイッチ
ング素子（１１）のゲートしきい値電圧と等しく設定さ
れることを特徴とする半導体スイッチング素子のゲート
駆動回路。7. The gate drive circuit for a semiconductor switching element according to claim 2, wherein said first set value is a gate threshold voltage of said insulated gate semiconductor switching element (11). A gate drive circuit for a semiconductor switching element, which is set to be equal.
（１１）のためのゲート駆動回路において、 前記絶縁ゲート型半導体スイッチング素子（１１）をタ
ーンオンさせるときにオンされるターンオン用スイッチ
ング素子（１８）と、 前記絶縁ゲート型半導体スイッチング素子（１１）をタ
ーンオフさせるときにオンされるターンオフ用スイッチ
ング素子（２０）と、 前記絶縁ゲート型半導体スイッチング素子（１１）のゲ
ート電極にオン電圧を供給するための第１の出力端子
（１２ａ）及び当該ゲート電極にオフ電圧を供給するた
めの第２の出力端子（１２ｂ）を有し、少なくとも第１
の出力端子（１２ａ）から出力されるオン電圧のレベル
を変更可能に構成された直流電圧源（１２）と、 前記ターンオン用スイッチング素子（１８）がオンされ
た状態で前記直流電圧源（１２）の第１の出力端子（１
２ａ）と前記絶縁ゲート型半導体スイッチング素子（１
１）のゲート電極との間に接続された状態となるターン
オン用ゲート抵抗（１９）と、 前記ターンオフ用スイッチング素子（２０）がオンされ
た状態で前記直流電圧源（１２）の第２の出力端子（１
２ｂ）と前記絶縁ゲート型半導体スイッチング素子（１
１）のゲート電極との間に接続された状態となるターン
オフ用ゲート抵抗（２１）と、 ゲート制御タイミング信号に基づいて前記ターンオン用
スイッチング素子（１８）及びターンオフ用スイッチン
グ素子（２０）を選択的にオンさせるように設けられ、
ターンオン用スイッチング素子（１８）をオンさせたと
きには、そのオン時点から所定時間が経過した後に前記
直流電圧源（１２）の第１の出力端子（１２ａ）から出
力されるオン電圧のレベルを所定期間だけ変更する制御
を行うゲート制御手段（２５）とを備えたことを特徴と
する半導体スイッチング素子のゲート駆動回路。8. A gate drive circuit for an insulated gate semiconductor switching element (11), comprising: a turn-on switching element (18) that is turned on when the insulated gate semiconductor switching element (11) is turned on; A turn-off switching element (20) that is turned on when the insulated gate semiconductor switching element (11) is turned off, and a first for supplying an on-voltage to a gate electrode of the insulated gate semiconductor switching element (11). An output terminal (12a) and a second output terminal (12b) for supplying an off-voltage to the gate electrode;
A DC voltage source (12) configured to be able to change the level of an ON voltage output from an output terminal (12a) of the DC voltage source; and the DC voltage source (12) in a state where the turn-on switching element (18) is turned on. Of the first output terminal (1
2a) and the insulated gate semiconductor switching element (1
1) a turn-on gate resistor (19) connected to the gate electrode, and a second output of the DC voltage source (12) with the turn-off switching element (20) turned on. Terminal (1
2b) and the insulated gate semiconductor switching element (1
A turn-off gate resistor (21) connected to the gate electrode of (1), and the turn-on switching element (18) and the turn-off switching element (20) based on a gate control timing signal; To be turned on,
When the turn-on switching element (18) is turned on, the level of the on-voltage output from the first output terminal (12a) of the DC voltage source (12) after a lapse of a predetermined time from the on-time is changed for a predetermined period. A gate drive circuit for a semiconductor switching element, comprising: a gate control means (25) for performing a control for changing only the threshold value.
のゲート駆動回路において、 前記ゲート制御手段（２５）は、前記ターンオン用スイ
ッチング素子（１８）をオンさせた状態では、そのオン
時点から所定時間が経過した後の所定期間に、前記直流
電圧源（１２）の第１の出力端子（１２ａ）から出力さ
れるオン電圧のレベルを一時的に低下させる制御を行う
ことを特徴とする半導体スイッチング素子のゲート駆動
回路。9. The gate drive circuit for a semiconductor switching element according to claim 8, wherein said gate control means (25) keeps said turn-on switching element (18) turned on for a predetermined time from the on time. And performing a control for temporarily lowering a level of an on-voltage output from a first output terminal (12a) of the DC voltage source (12) for a predetermined period after the lapse of time. Gate drive circuit.
と、 これらの電圧源（１３、１４）を選択的に有効化するこ
とにより前記第１の出力端子（１２ａ）から出力される
オン電圧のレベルを切換える電圧切換用スイッチング素
子（１６、１７）とを備えたものであることを特徴とす
る請求項１ないし９の何れかに記載の半導体スイッチン
グ素子のゲート駆動回路。10. The DC voltage source (12) includes a plurality of voltage sources (13, 14) for generating the ON voltage.
A voltage switching switching element (16, 17) for selectively enabling these voltage sources (13, 14) to switch the level of the on-voltage output from the first output terminal (12a); 10. The gate drive circuit for a semiconductor switching element according to claim 1, wherein the gate drive circuit comprises:
素子のゲート駆動回路において、 前記オン電圧発生用の複数個の電圧源（１３、１４）は
互いに出力電圧レベルが異なる状態とされ、 前記電圧切換用スイッチング素子（１６、１７）は、前
記複数個の電圧源（１３、１４）のうちの一つを前記第
１の出力端子（１２ａ）に接続することにより前記オン
電圧のレベルを切換えることを特徴とする半導体スイッ
チング素子のゲート駆動回路。11. The gate drive circuit for a semiconductor switching element according to claim 10, wherein the plurality of on-voltage generating voltage sources have different output voltage levels from each other, and A switching element (16, 17) switches the level of the on-voltage by connecting one of the plurality of voltage sources (13, 14) to the first output terminal (12a). A gate drive circuit for a semiconductor switching element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000167415A JP4432215B2 (en) | 2000-06-05 | 2000-06-05 | Semiconductor switching element gate drive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000167415A JP4432215B2 (en) | 2000-06-05 | 2000-06-05 | Semiconductor switching element gate drive circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001352748A true JP2001352748A (en) | 2001-12-21 |
| JP4432215B2 JP4432215B2 (en) | 2010-03-17 |
Family
ID=18670572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000167415A Expired - Fee Related JP4432215B2 (en) | 2000-06-05 | 2000-06-05 | Semiconductor switching element gate drive circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4432215B2 (en) |
Cited By (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002076880A (en) * | 2000-09-05 | 2002-03-15 | Denso Corp | Drive circuit |
| JP2004228768A (en) * | 2003-01-21 | 2004-08-12 | Toshiba Corp | Gate driving circuit |
| JP2004253582A (en) * | 2003-02-20 | 2004-09-09 | Hitachi Ltd | Method and apparatus for driving semiconductor device |
| JP2004266368A (en) * | 2003-02-20 | 2004-09-24 | Hitachi Ltd | Method and device for driving semiconductor apparatus |
| JP2005086917A (en) * | 2003-09-09 | 2005-03-31 | Mitsubishi Electric Corp | Semiconductor driving circuit |
| JP2005137033A (en) * | 2002-10-25 | 2005-05-26 | Marvell World Trade Ltd | Low loss dc/dc converter |
| JP2006229454A (en) * | 2005-02-16 | 2006-08-31 | Toshiba Corp | Gate drive circuit |
| JP2007089325A (en) * | 2005-09-22 | 2007-04-05 | Hitachi Ltd | Drive method and device of voltage-drive semiconductor switching element |
| GB2432732A (en) * | 2005-11-24 | 2007-05-30 | Bombardier Transp Gmbh | Operating a converter using voltage measurement |
| JP2008029059A (en) * | 2006-07-18 | 2008-02-07 | Mitsubishi Electric Corp | Drive circuit of semiconductor device |
| JP2008092663A (en) * | 2006-10-02 | 2008-04-17 | Hitachi Ltd | Gate driving circuit |
| JP2008306618A (en) * | 2007-06-11 | 2008-12-18 | Nissan Motor Co Ltd | Drive circuit for driving voltage driven element |
| WO2008155917A1 (en) * | 2007-06-19 | 2008-12-24 | Panasonic Corporation | Switching element driving circuit |
| JP2009071956A (en) * | 2007-09-12 | 2009-04-02 | Mitsubishi Electric Corp | Gate drive circuit |
| JP2009261112A (en) * | 2008-04-15 | 2009-11-05 | Nissan Motor Co Ltd | Power conversion device |
| KR100927013B1 (en) * | 2002-11-22 | 2009-11-16 | 엘지디스플레이 주식회사 | LCD and its driving method |
| JP2009273071A (en) * | 2008-05-12 | 2009-11-19 | Hitachi Ltd | Device and method of driving semiconductor device |
| US7679347B2 (en) | 2004-07-13 | 2010-03-16 | Marvell World Trade Ltd. | Closed-loop digital control system for a DC/DC converter |
| JP2010119184A (en) * | 2008-11-12 | 2010-05-27 | Toyota Motor Corp | Semiconductor driving device |
| JP2011030379A (en) * | 2009-07-28 | 2011-02-10 | Tdk-Lambda Corp | Switching power supply device |
| JP2011120418A (en) * | 2009-12-07 | 2011-06-16 | Denso Corp | Device for driving switching element |
| JP2012029519A (en) * | 2010-07-27 | 2012-02-09 | Denso Corp | Semiconductor switching element drive circuit |
| JP2012151592A (en) * | 2011-01-18 | 2012-08-09 | Denso Corp | Overcurrent protection device |
| JP2012169906A (en) * | 2011-02-15 | 2012-09-06 | Denso Corp | Semiconductor switching element driving circuit |
| CN102723854A (en) * | 2011-03-28 | 2012-10-10 | 株式会社电装 | Drive circuit for switching element |
| JP5056955B2 (en) * | 2010-07-30 | 2012-10-24 | トヨタ自動車株式会社 | Driving device for driving voltage-driven element |
| JP2013085397A (en) * | 2011-10-11 | 2013-05-09 | Hitachi Automotive Systems Ltd | Motor drive controller |
| US8773177B2 (en) | 2012-02-28 | 2014-07-08 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Drive circuit |
| JP2015061406A (en) * | 2013-09-19 | 2015-03-30 | 三菱電機株式会社 | Power module |
| US9490705B2 (en) | 2014-03-06 | 2016-11-08 | Mitsubishi Electric Corporation | Inverter device and air conditioner |
| WO2019130577A1 (en) * | 2017-12-28 | 2019-07-04 | 新電元工業株式会社 | Semiconductor switch control circuit and switching power supply device |
| JP2019186992A (en) * | 2018-04-03 | 2019-10-24 | トヨタ自動車株式会社 | Power conversion device |
| US10666250B2 (en) | 2018-01-23 | 2020-05-26 | Mitsubishi Electric Corporation | Drive device for semiconductor element |
| WO2023203710A1 (en) * | 2022-04-21 | 2023-10-26 | 三菱電機株式会社 | Driver device |
-
2000
- 2000-06-05 JP JP2000167415A patent/JP4432215B2/en not_active Expired - Fee Related
Cited By (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002076880A (en) * | 2000-09-05 | 2002-03-15 | Denso Corp | Drive circuit |
| US7161342B2 (en) | 2002-10-25 | 2007-01-09 | Marvell World Trade Ltd. | Low loss DC/DC converter |
| JP2005137033A (en) * | 2002-10-25 | 2005-05-26 | Marvell World Trade Ltd | Low loss dc/dc converter |
| US7271573B2 (en) | 2002-10-25 | 2007-09-18 | Marvell World Trade Ltd. | Low loss DC/DC converter including a multi-level controller that applies a monotonic sequence of voltage levels |
| JP2006314197A (en) * | 2002-10-25 | 2006-11-16 | Marvell World Trade Ltd | Low loss dc/dc converter |
| US7148673B2 (en) | 2002-10-25 | 2006-12-12 | Marvell World Trade Ltd. | Method and apparatus including low loss DC/DC converter |
| KR100927013B1 (en) * | 2002-11-22 | 2009-11-16 | 엘지디스플레이 주식회사 | LCD and its driving method |
| JP2004228768A (en) * | 2003-01-21 | 2004-08-12 | Toshiba Corp | Gate driving circuit |
| JP2004253582A (en) * | 2003-02-20 | 2004-09-09 | Hitachi Ltd | Method and apparatus for driving semiconductor device |
| JP2004266368A (en) * | 2003-02-20 | 2004-09-24 | Hitachi Ltd | Method and device for driving semiconductor apparatus |
| JP2005086917A (en) * | 2003-09-09 | 2005-03-31 | Mitsubishi Electric Corp | Semiconductor driving circuit |
| DE102004028742B4 (en) * | 2003-09-09 | 2007-06-21 | Mitsubishi Denki K.K. | Driver circuit for semiconductor device |
| US7075355B2 (en) | 2003-09-09 | 2006-07-11 | Mitsubishi Denki Kabushiki Kaisha | Drive circuit for semiconductor device |
| US8183846B2 (en) | 2004-07-13 | 2012-05-22 | Marvell World Trade Ltd. | Method and apparatus for controlling a DC/DC converter |
| US7679347B2 (en) | 2004-07-13 | 2010-03-16 | Marvell World Trade Ltd. | Closed-loop digital control system for a DC/DC converter |
| JP2006229454A (en) * | 2005-02-16 | 2006-08-31 | Toshiba Corp | Gate drive circuit |
| JP4619812B2 (en) * | 2005-02-16 | 2011-01-26 | 株式会社東芝 | Gate drive circuit |
| JP2007089325A (en) * | 2005-09-22 | 2007-04-05 | Hitachi Ltd | Drive method and device of voltage-drive semiconductor switching element |
| GB2432732A (en) * | 2005-11-24 | 2007-05-30 | Bombardier Transp Gmbh | Operating a converter using voltage measurement |
| JP2008029059A (en) * | 2006-07-18 | 2008-02-07 | Mitsubishi Electric Corp | Drive circuit of semiconductor device |
| JP2008092663A (en) * | 2006-10-02 | 2008-04-17 | Hitachi Ltd | Gate driving circuit |
| JP2008306618A (en) * | 2007-06-11 | 2008-12-18 | Nissan Motor Co Ltd | Drive circuit for driving voltage driven element |
| WO2008155917A1 (en) * | 2007-06-19 | 2008-12-24 | Panasonic Corporation | Switching element driving circuit |
| US7821306B2 (en) | 2007-06-19 | 2010-10-26 | Panasonic Corporation | Switching device drive circuit |
| JP2009071956A (en) * | 2007-09-12 | 2009-04-02 | Mitsubishi Electric Corp | Gate drive circuit |
| JP2009261112A (en) * | 2008-04-15 | 2009-11-05 | Nissan Motor Co Ltd | Power conversion device |
| JP2009273071A (en) * | 2008-05-12 | 2009-11-19 | Hitachi Ltd | Device and method of driving semiconductor device |
| JP2010119184A (en) * | 2008-11-12 | 2010-05-27 | Toyota Motor Corp | Semiconductor driving device |
| JP2011030379A (en) * | 2009-07-28 | 2011-02-10 | Tdk-Lambda Corp | Switching power supply device |
| JP2011120418A (en) * | 2009-12-07 | 2011-06-16 | Denso Corp | Device for driving switching element |
| JP2012029519A (en) * | 2010-07-27 | 2012-02-09 | Denso Corp | Semiconductor switching element drive circuit |
| JP5056955B2 (en) * | 2010-07-30 | 2012-10-24 | トヨタ自動車株式会社 | Driving device for driving voltage-driven element |
| US8410825B2 (en) | 2010-07-30 | 2013-04-02 | Toyota Jidosha Kabushiki Kaisha | Drive unit for driving voltage-driven element |
| JP2012151592A (en) * | 2011-01-18 | 2012-08-09 | Denso Corp | Overcurrent protection device |
| JP2012169906A (en) * | 2011-02-15 | 2012-09-06 | Denso Corp | Semiconductor switching element driving circuit |
| US9130463B2 (en) | 2011-03-28 | 2015-09-08 | Denso Corporation | Drive circuit for switching element |
| CN102723854A (en) * | 2011-03-28 | 2012-10-10 | 株式会社电装 | Drive circuit for switching element |
| JP2012217321A (en) * | 2011-03-28 | 2012-11-08 | Denso Corp | Driver circuit of switching element |
| CN102723854B (en) * | 2011-03-28 | 2016-10-19 | 株式会社电装 | Drive circuit for switch element |
| JP2013085397A (en) * | 2011-10-11 | 2013-05-09 | Hitachi Automotive Systems Ltd | Motor drive controller |
| US8773177B2 (en) | 2012-02-28 | 2014-07-08 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Drive circuit |
| JP2015061406A (en) * | 2013-09-19 | 2015-03-30 | 三菱電機株式会社 | Power module |
| US9490705B2 (en) | 2014-03-06 | 2016-11-08 | Mitsubishi Electric Corporation | Inverter device and air conditioner |
| WO2019130577A1 (en) * | 2017-12-28 | 2019-07-04 | 新電元工業株式会社 | Semiconductor switch control circuit and switching power supply device |
| JPWO2019130577A1 (en) * | 2017-12-28 | 2020-11-19 | 新電元工業株式会社 | Semiconductor switch control circuit and switching power supply |
| US11381150B2 (en) | 2017-12-28 | 2022-07-05 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor switch control circuit and switching power source device |
| US10666250B2 (en) | 2018-01-23 | 2020-05-26 | Mitsubishi Electric Corporation | Drive device for semiconductor element |
| JP2019186992A (en) * | 2018-04-03 | 2019-10-24 | トヨタ自動車株式会社 | Power conversion device |
| WO2023203710A1 (en) * | 2022-04-21 | 2023-10-26 | 三菱電機株式会社 | Driver device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4432215B2 (en) | 2010-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4432215B2 (en) | Semiconductor switching element gate drive circuit | |
| JP3614519B2 (en) | Method and apparatus for driving insulated gate semiconductor device | |
| JP3339311B2 (en) | Driver circuit for self-extinguishing semiconductor device | |
| EP0817381B1 (en) | Semiconductor device drive circuit | |
| JP3141613B2 (en) | Method and circuit for driving voltage-driven element | |
| JP4935266B2 (en) | Voltage-driven semiconductor element driving method and gate driving circuit | |
| JP4915158B2 (en) | Driving device for switching element for electric power | |
| JP4770304B2 (en) | Semiconductor device gate drive circuit | |
| JP3447949B2 (en) | Gate drive circuit and power converter for insulated gate semiconductor device | |
| WO2012153836A1 (en) | Switching circuit and semiconductor module | |
| JP6582764B2 (en) | Semiconductor device driving apparatus | |
| JPH0947015A (en) | Drive circuit for self-extinguishing semiconductor element | |
| JP4161737B2 (en) | Method and apparatus for driving semiconductor device | |
| JP5619673B2 (en) | Switching circuit and semiconductor module | |
| JP4120329B2 (en) | Voltage-driven semiconductor device gate drive device | |
| JP2008086068A (en) | Gate drive circuit of voltage-driven element | |
| CN111869068B (en) | Switching device and control method for switching device | |
| JP4321491B2 (en) | Voltage-driven semiconductor device driving apparatus | |
| JP2007037255A (en) | Driving method of voltage driven semiconductor switching element | |
| JP3568848B2 (en) | Gate circuit of insulated gate semiconductor device | |
| JPH08172769A (en) | Inverter device | |
| JP5298557B2 (en) | Voltage-driven semiconductor device gate drive device | |
| KR100807541B1 (en) | Gate drive circuit for a power semiconductor switch | |
| KR20000006533A (en) | Inverter apparatus | |
| JP2005328668A (en) | Drive circuit of self arc-extinguishing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060720 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090723 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090728 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090925 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091201 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091214 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140108 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |