JP2001351507A - Field electron emission device and its manufacturing method - Google Patents
Field electron emission device and its manufacturing methodInfo
- Publication number
- JP2001351507A JP2001351507A JP2001109747A JP2001109747A JP2001351507A JP 2001351507 A JP2001351507 A JP 2001351507A JP 2001109747 A JP2001109747 A JP 2001109747A JP 2001109747 A JP2001109747 A JP 2001109747A JP 2001351507 A JP2001351507 A JP 2001351507A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- cathode electrode
- layer
- anode
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は冷陰極より電界放出
された電子を制御し得る電界電子放出装置に関するもの
であって、さらに詳しくは、入力信号電圧とアノード電
流が線形な関係を有し、電力増幅器やリニア増幅器ある
いはスイッチング回路などに利用され得る電界電子放出
装置及びその製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a field electron emission device capable of controlling electrons field-emitted from a cold cathode, and more particularly, to a linear relationship between an input signal voltage and an anode current. The present invention relates to a field electron emission device that can be used for a power amplifier, a linear amplifier, a switching circuit, and the like, and a method for manufacturing the same.
【０００２】[0002]
【従来の技術】従来の電界電子放出装置には、伊藤順司
が応用物理、第５９巻、第２号、ｐｐ．１６４〜１６９
（１９９０）に報告したものなどがある。図３３は従来
の電界電子放出装置の概略平面図である。2. Description of the Related Art A conventional field electron emitting device is disclosed in Junji Ito, Applied Physics, Vol. 164-169
(1990). FIG. 33 is a schematic plan view of a conventional field electron emission device.
【０００３】これは平面型三極管素子と呼ばれ、石英基
板１０１の表面に楔型のエミッター電極（カソード電
極）１０２と、柱を有するゲート電極１０３と、アノー
ド電極１０４を順に横に並べて形成した構造である。こ
れら三つの電極は厚さ１μｍのタングステン薄膜をフォ
トエッチング技術で加工し形成したものである。エミッ
ター電極１０２は１０μｍピッチで１７０個並べられて
いる。エミッター電極１０２とゲート電極１０３との距
離は１５μｍ、ゲート電極１０３とアノード電極１０４
との距離は１０μｍである。This is called a planar triode element, and has a structure in which a wedge-shaped emitter electrode (cathode electrode) 102, a gate electrode 103 having a pillar, and an anode electrode 104 are formed on a surface of a quartz substrate 101 in order. It is. These three electrodes are formed by processing a tungsten thin film having a thickness of 1 μm by a photoetching technique. 170 emitter electrodes 102 are arranged at a pitch of 10 μm. The distance between the emitter electrode 102 and the gate electrode 103 is 15 μm, and the gate electrode 103 and the anode electrode 104
Is 10 μm.
【０００４】この平面型三極管素子の電気特性を５×１
０−６Ｐａの真空度で測定したところ、エミッター放出
電流はフォウラー・ノルデハイム（Ｆ・Ｎ）トンネル電
流であり、ゲート電圧が２２０Ｖ、アノード電圧が３１
８Ｖのとき、約１．２μＡのアノード電流が得られる。
これはエミッター電極１個につき約７ｎＡのアノード電
流となる。相互コンダクタンスは約０．１μＳである。The electrical characteristics of this flat type triode element are 5 × 1
0 -6 was measured at a vacuum degree of Pa, emitter emission current is Fowler-Norudehaimu (F-N) tunneling current, the gate voltage is 220V, the anode voltage 31
At 8 V, an anode current of about 1.2 μA is obtained.
This results in an anode current of about 7 nA per emitter electrode. The transconductance is about 0.1 μS.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら従来の平
面型三極管素子は以下に述べるようないくつかの問題点
があった。すなわち、エミッター電極１０２より放出さ
れた電子はアノード電極１０４に向かって進行するが、
その途中において正電位に印加されたゲート電極１０３
が存在するため、放出された電子の一部はこれに流入す
る。このゲート電流はアノード電流と同等以上に大きい
ため、ゲート入力抵抗は非常に小さくなる。すなわち、
アノード電極１０４に流入する電子の収率（アノード電
流／全放出電流）が低下し、電力効率や相互コンダクタ
ンスが低いといった電気特性の低下を招き、従来技術で
は収率が６０％程度であった。ゲート入力抵抗が小さな
三極管素子でアノード電流を制御する場合には、ゲート
電極１０３に入力信号を導入するための前段回路に大き
な電流や電力の扱えるものが必要となる。このような制
約から従来の三極管素子は電流増幅器や電力スイッチン
グ装置としての利用が困難であった。However, the conventional flat-type triode has several problems as described below. That is, although the electrons emitted from the emitter electrode 102 travel toward the anode electrode 104,
The gate electrode 103 applied to a positive potential on the way
, Some of the emitted electrons flow into this. Since this gate current is at least as large as the anode current, the gate input resistance becomes very small. That is,
The yield of electrons flowing into the anode electrode 104 (anode current / total emission current) is reduced, resulting in a reduction in electric characteristics such as low power efficiency and low transconductance. In the related art, the yield was about 60%. When the anode current is controlled by a triode element having a small gate input resistance, a pre-stage circuit for introducing an input signal to the gate electrode 103 needs to be capable of handling a large current or power. Due to such restrictions, it has been difficult to use the conventional triode element as a current amplifier or a power switching device.
【０００６】また、エミッター放出電流はＦ・Ｎトンネ
ル電流であり、ゲート電圧に対して指数関数的に増減す
る。このためゲート入力信号に対しアノード出力電流は
指数関数的に変化する。このような非線形な入出力関係
を有する三極管素子はリニア増幅器などへの応用には適
さないという問題点があった。The emitter emission current is an FN tunneling current, which increases and decreases exponentially with respect to the gate voltage. Therefore, the anode output current changes exponentially with respect to the gate input signal. There has been a problem that a triode element having such a nonlinear input / output relationship is not suitable for application to a linear amplifier or the like.
【０００７】さらに、三極管素子の相互コンダクタンス
を大きくして性能を高めるためには、ゲート電極１０３
の構造を工夫してエミッター電極１０２の放出面積を大
きくする必要があるが、放出面積を大きくするとゲート
電極１０３へ流入する電子も増大するため、従来技術に
おいては性能の高い電力増幅器が得られにくいといった
問題点があった。Further, in order to increase the transconductance of the triode element and improve the performance, the gate electrode 103 is required.
It is necessary to increase the emission area of the emitter electrode 102 by devising the structure described above, but if the emission area is increased, the number of electrons flowing into the gate electrode 103 also increases, so that it is difficult to obtain a high-performance power amplifier in the prior art. There was a problem.
【０００８】また、カソード電極１０２とゲート電極１
０３は同一のフォトエッチング工程で形成される。これ
らの電極間距離はレジスト露光時の解像度で決定され、
実用化レベルでは０．８μｍが限界である。しかも微細
になるほどばらつきが大きい。電界電子放出装置の電子
放出の閾値電圧やその均一性はカソード電極１０２とゲ
ート電極１０３の距離に大きく依存する。したがって従
来の平面型三極管素子は閾値電圧の低減化が難しく、低
減できても均一性が悪いという問題点があった。The cathode electrode 102 and the gate electrode 1
03 is formed by the same photo etching process. The distance between these electrodes is determined by the resolution at the time of resist exposure,
At a practical level, 0.8 μm is the limit. Moreover, the smaller the finer, the greater the variation. The threshold voltage of electron emission of the field electron emission device and its uniformity greatly depend on the distance between the cathode electrode 102 and the gate electrode 103. Therefore, the conventional planar triode element has a problem that it is difficult to reduce the threshold voltage, and even if it can be reduced, the uniformity is poor.
【０００９】さらに、電界電子放出装置の閾値電圧はカ
ソード電極１０２の先端曲率半径にも大きく依存する。
すなわち先端曲率半径が小さいほど閾値電圧は低くな
り、実用的な閾値電圧を得るためには先端曲率半径は１
０００オングストローム以下であることが望ましい。し
かし従来技術においてはフォトレジストのだれによって
２０００オングストロームが限界であり、実用的な先端
曲率半径の製造は困難であった。Further, the threshold voltage of the field electron emission device greatly depends on the radius of curvature of the tip of the cathode electrode 102.
In other words, the smaller the tip radius of curvature is, the lower the threshold voltage is. To obtain a practical threshold voltage, the tip radius of curvature is 1
Desirably, it is less than 000 Å. However, in the prior art, 2000 Å was the limit due to the photoresist, and it was difficult to produce a practical tip radius of curvature.
【００１０】そこで本発明は、このような従来技術の問
題点を克服するためのもので、その目的とするところ
は、大きなゲート入力抵抗と、線形な入出力関係を有
し、しかも相互コンダクタンスが大きい高性能な電界電
子放出装置及びその製造方法を提供するところにある。The present invention is directed to overcoming such problems of the prior art, and aims at having a large gate input resistance, a linear input / output relationship, and a mutual conductance. An object of the present invention is to provide a large and high-performance field emission device and a method for manufacturing the same.
【００１１】[0011]
【課題を解決するための手段】本発明による電界電子放
出装置は、導電性平面基板の表面に設けられ前記平面基
板の概ね垂直な錘軸を有する錘形状のカソード電極と、
前記平面基板の表面に設けられ前記カソード電極の周囲
で開口された第一絶縁層と、前記第一絶縁層の表面に設
けられ前記カソード電極の周囲で開口されたゲート電極
と、前記平面基板に真空層を介して配置された対向基板
の表面に設けられたアノード電極と、前記ゲート電極と
前記アノード電極の中間に設けられたコントロール電極
とを少なくも具備することを特徴とする。According to the present invention, there is provided a field electron emission device comprising: a weight-shaped cathode electrode provided on a surface of a conductive flat substrate and having a weight axis substantially perpendicular to the flat substrate;
A first insulating layer provided on the surface of the flat substrate and opened around the cathode electrode; a gate electrode provided on the surface of the first insulating layer and opened around the cathode electrode; It is characterized by comprising at least an anode electrode provided on the surface of a counter substrate arranged via a vacuum layer, and a control electrode provided between the gate electrode and the anode electrode.
【００１２】また本発明による電界電子放出装置は、絶
縁性平面基板の表面に設けられた絶縁層上に形成され、
該絶縁層よりオーバーハングした複数の放出突起を有す
るカソード電極、該絶縁性平面基板の表面に形成され、
放出電子を収集せしめるアノード電極、該カソード電極
と該アノード電極の間に設けられた複数の柱状のゲート
電極を含んで構成され、該放出突起は隣接するゲート電
極の中間に位置し、該ゲート電極の形状はカソード電極
側に該放出突起に対応した突起状となっていることを特
徴とする。Further, a field electron emission device according to the present invention is formed on an insulating layer provided on a surface of an insulating flat substrate,
A cathode electrode having a plurality of emission protrusions overhanging from the insulating layer, formed on the surface of the insulating planar substrate;
An anode electrode for collecting emitted electrons, a plurality of columnar gate electrodes provided between the cathode electrode and the anode electrode, wherein the emission protrusion is located in the middle of an adjacent gate electrode; Is characterized in that it has a projection shape corresponding to the emission projection on the cathode electrode side.
【００１３】さらに本発明による電界電子放出装置の製
造方法は、平面基板の表面に概ね平行に突出する放出突
起を有するカソード電極を具備する電界電子放出装置の
製造方法において、前記平面基板の表面にエッチングマ
スク層、前記エッチングマスク層の表面にカソード電極
層、前記カソード電極層の表面にエッチング保護層を積
層して形成する工程と、前記エッチングマスク層を加工
し放出突起形状を有するエッチングマスクを形成する工
程と、前記エッチングマスクの平面形状に前記カソード
電極層を加工し放出突起を具備するカソード電極を形成
する工程とを少なくも含むことを特徴とする。Further, according to a method of manufacturing a field electron emission device according to the present invention, there is provided a method of manufacturing a field electron emission device having a cathode electrode having emission projections projecting substantially parallel to a surface of a flat substrate. An etching mask layer, a step of laminating a cathode electrode layer on the surface of the etching mask layer and an etching protection layer on the surface of the cathode electrode layer, and processing the etching mask layer to form an etching mask having an emission protrusion shape. And forming a cathode electrode having emission projections by processing the cathode electrode layer into a planar shape of the etching mask.
【００１４】また本発明の電界電子放出装置の製造方法
は、平面基板の表面にエッチングマスク層を形成する工
程と、前記エッチングマスク層の表面にカソード電極層
を形成する工程と、前記カソード電極層の表面にレジス
ト層を形成する工程と、前記カソード電極層を前記レジ
スト層の平面形状に加工する工程と、前記エッチングマ
スク層を過剰エッチング法にて加工しエッチングマスク
を形成する工程と、前記カソード電極層を前記エッチン
グマスクの形状に加工しカソード電極を形成する工程
と、前記カソード電極の周囲下部の前記エッチングマス
クを除去し前記カソード電極を庇形状に形成する工程
と、方向性粒子堆積法にてゲート電極層を形成する工程
と、前記ゲート電極層を加工しゲート電極を形成する工
程とを少なくも含むことを特徴とする。Further, in the method of manufacturing a field electron emission device according to the present invention, a step of forming an etching mask layer on a surface of a flat substrate; a step of forming a cathode electrode layer on a surface of the etching mask layer; Forming a resist layer on the surface of the substrate, processing the cathode electrode layer into a planar shape of the resist layer, processing the etching mask layer by an excessive etching method to form an etching mask, Processing the electrode layer into the shape of the etching mask to form a cathode electrode, removing the etching mask around the cathode electrode and forming the cathode electrode in an eaves shape, and a directional particle deposition method. Forming at least a gate electrode layer and forming the gate electrode by processing the gate electrode layer. The features.
【００１５】[0015]
【発明の実施の形態】本発明を実施形態に基づき説明す
る。図１は新規な四極電界電子放出装置の部分斜視図で
ある。本装置は石英よりなる平面基板１の表面に、厚さ
１０００オングストロームのモリブデン（Ｍｏ）薄膜よ
りなるゲート電極５とコントロール電極６を有し、ゲー
ト電極５とコントロール電極６にそれぞれ隣接して厚さ
５０００オングストロームの二酸化シリコン薄膜よりな
る島状絶縁層２を有する。ゲート電極５に隣接した島状
絶縁層２の表面にはオーバーハングした放出突起４をも
つ厚さ２０００オングストロームのカソード電極３を有
し、コントロール電極６に隣接した島状絶縁層２の表面
には厚さ２０００オングストロームのアノード電極７を
有する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described based on embodiments. FIG. 1 is a partial perspective view of a novel quadrupole field electron emission device. This device has a gate electrode 5 and a control electrode 6 made of a 1000 Å thick molybdenum (Mo) thin film on the surface of a flat substrate 1 made of quartz, and has a thickness adjacent to the gate electrode 5 and the control electrode 6, respectively. It has an island-shaped insulating layer 2 made of a 5000 angstrom silicon dioxide thin film. On the surface of the island-shaped insulating layer 2 adjacent to the gate electrode 5, there is provided a cathode electrode 3 having a thickness of 2000 Å having overhanging emission projections 4, and on the surface of the island-shaped insulating layer 2 adjacent to the control electrode 6. It has an anode electrode 7 having a thickness of 2000 angstroms.
【００１６】カソード電極３は膜厚が１０００オングス
トロームのタングステン（Ｗ）薄膜よりなる第一カソー
ド電極３ａと膜厚が１０００オングストロームのモリブ
デン（Ｍｏ）薄膜よりなる第二カソード電極３ｂが積層
された構造である。アノード電極７はカソード電極３と
同様の薄膜よりなる第一アノード電極７ａと第二アノー
ド電極７ｂが積層された構造である。四個の電極、すな
わちカソード電極３、ゲート電極５、コントロール電極
６およびアノード電極７は平面基板１の表面にこの順序
で配置されている。The cathode electrode 3 has a structure in which a first cathode electrode 3a made of a tungsten (W) thin film having a thickness of 1000 angstroms and a second cathode electrode 3b made of a molybdenum (Mo) thin film having a thickness of 1000 angstroms are laminated. is there. The anode electrode 7 has a structure in which a first anode electrode 7a and a second anode electrode 7b made of the same thin film as the cathode electrode 3 are laminated. The four electrodes, namely, the cathode electrode 3, the gate electrode 5, the control electrode 6, and the anode electrode 7 are arranged on the surface of the flat substrate 1 in this order.
【００１７】カソード電極３は５μｍピッチで一列に配
置された放出突起４を有する。放出突起４は平面基板１
の表面に平行にゲート電極５の方向に突出した構造で、
その先端近傍には島状絶縁層２が存在しない。放出突起
４の平面方向の先端曲率半径は約４００オングストロー
ムである。The cathode electrode 3 has emission projections 4 arranged in a line at a pitch of 5 μm. The emission projection 4 is a flat substrate 1
With a structure protruding in the direction of the gate electrode 5 in parallel with the surface of
The island-shaped insulating layer 2 does not exist near the tip. The radius of curvature of the tip of the ejection projection 4 in the plane direction is about 400 angstroms.
【００１８】ゲート電極５はカソード電極３に自己整合
的に形成されており、放出突起４の垂直下部において放
出突起４に概ね同形状の欠落部分を有する。ゲート電極
５と放出突起４の距離（Ｌｇｋ）は島状絶縁層２とゲー
ト電極５の膜厚で決まり、それは島状絶縁層２の膜厚か
らゲート電極５の膜厚を引いた値（Ｌｇｋ＝４０００オ
ングストローム）である。最近の薄膜の製造方法によれ
ば膜厚の制御性は非常に良好であり、したがって本装置
のＬｇｋは制御性、再現性、均一性に優れているという
特長を有するものである。The gate electrode 5 is formed in a self-aligned manner with the cathode electrode 3, and has a cut-out portion having substantially the same shape as that of the emission projection 4 at a vertically lower portion of the emission projection 4. The distance (L gk ) between the gate electrode 5 and the emission protrusion 4 is determined by the film thickness of the island-shaped insulating layer 2 and the gate electrode 5, and is obtained by subtracting the film thickness of the gate electrode 5 from the film thickness of the island-shaped insulating layer 2 ( L gk = 4000 angstroms). According to the recent thin film manufacturing method, the controllability of the film thickness is very good, and therefore, the Lgk of the present apparatus is characterized by having excellent controllability, reproducibility and uniformity.
【００１９】放出突起４の先端近傍におけるゲート電極
５の幅は約２μｍ、ゲート電極５とコントロール電極６
の距離（スペース）は４μｍ、コントロール電極６の幅
は８μｍ、コントロール電極６とアノード電極７の距離
（スペース）は約１０μｍ、アノード電極７の幅は１０
０μｍである。ゲート電極５の幅が小さいほどゲート電
流は少なく電力効率がよい。またアノード電極７は幅が
大きく面積が大きいほど電子の収率がよい。コントロー
ル電極６の幅は大きいほど相互コンダクタンスが大きく
なりアノード電極の制御性が良好となるが、コントロー
ル電極６に流入する電子量（コントロール電流）も多く
なるためこれらの兼ね合いで決定される。コントロール
電極６の幅はゲート電極５の幅より大きく、アノード電
極７の幅より小さい範囲であることが望ましい。増幅率
（μ＝ＣＣＧ／ＣＡＧ：ＣＣＧはゲート電極５・コント
ロール電極６間容量、ＣＡＧはゲート電極５・アノード
電極７間容量）を大きくするにはコントロール電極６の
幅を狭くし、コントロール電極６とアノード電極７のス
ペースを大きくすればよい。The width of the gate electrode 5 near the tip of the emission projection 4 is about 2 μm, and the gate electrode 5 and the control electrode 6
Is 4 μm, the width of the control electrode 6 is 8 μm, the distance (space) between the control electrode 6 and the anode electrode 7 is about 10 μm, and the width of the anode electrode 7 is 10 μm.
0 μm. The smaller the width of the gate electrode 5, the smaller the gate current and the higher the power efficiency. In addition, the anode electrode 7 has a greater electron yield as the width is larger and the area is larger. The larger the width of the control electrode 6, the greater the mutual conductance and the better the controllability of the anode electrode. However, the amount of electrons (control current) flowing into the control electrode 6 also increases, so that it is determined in consideration of these factors. The width of the control electrode 6 is preferably larger than the width of the gate electrode 5 and smaller than the width of the anode electrode 7. To increase the amplification factor (μ = C CG / C AG : C CG is the capacitance between the gate electrode 5 and the control electrode 6, CAG is the capacitance between the gate electrode 5 and the anode electrode 7), the width of the control electrode 6 is reduced, The space between the control electrode 6 and the anode electrode 7 may be increased.
【００２０】図２は本実施形態の図１に示す４極電界電
子放出装置の製造方法を説明するためのもので、主要な
製造工程が終了した後の概略縦断面図である。図２
（Ａ）は平面基板１の表面に絶縁層８、カソード電極層
９、エッチング保護層１０を順次積層して形成し、さら
に、フォトレジスト１１を形成した後の断面図である。
平面基板１は絶縁性の石英基板である。絶縁層８、カソ
ード電極層９およびエッチング保護層１０はスパッタ法
で連続的に堆積したもので、それぞれ、５０００オング
ストロームの二酸化シリコン薄膜、１０００オングスト
ロームのＷ薄膜および２０００オングストロームの二酸
化シリコン薄膜である。フォトレジスト１１はカソード
電極３およびアノード電極７の形状にパターン化してあ
る。FIG. 2 is a view for explaining a method of manufacturing the quadrupole field emission device shown in FIG. 1 of the present embodiment, and is a schematic longitudinal sectional view after the main manufacturing steps are completed. FIG.
1A is a cross-sectional view after an insulating layer 8, a cathode electrode layer 9, and an etching protection layer 10 are sequentially laminated on a surface of a flat substrate 1, and further a photoresist 11 is formed.
The plane substrate 1 is an insulating quartz substrate. The insulating layer 8, the cathode electrode layer 9, and the etching protection layer 10 are successively deposited by a sputtering method, and are a 5,000 angstrom silicon dioxide thin film, a 1,000 angstrom W thin film, and a 2,000 angstrom silicon dioxide thin film, respectively. Photoresist 11 is patterned in the shape of cathode electrode 3 and anode electrode 7.
【００２１】図２（Ｂ）はエッチング保護層１０を過剰
エッチング法によって加工しエッチングマスク１２を形
成した後の断面図である。過剰エッチング法はＨＦ系エ
ッチング液などを用いたエッチング保護層１０を選択的
にエッチングする手段により、フォトレジスト１１の形
状で規定される領域よりもさらに多くエッチング保護層
１０をエッチング除去することである。フォトレジスト
１１の放出突起４に対応する部分の曲率半径よりも大き
くフォトレジスト１１の外周より内側へエッチング保護
層１０を過剰エッチングすることにより、曲率半径の小
さな放出突起４の形状を有するエッチングマスク１２を
得ることができる。本実施形態ではフォトレジスト１１
の曲率半径が３０００オングストロームであるため、５
０００オングストロームの過剰エッチングを行い３００
オングストロームの曲率半径を有するエッチングマスク
１２を得た。FIG. 2B is a cross-sectional view after the etching protection layer 10 is processed by an over-etching method to form an etching mask 12. The over-etching method is to etch away the etching protection layer 10 more than the area defined by the shape of the photoresist 11 by means for selectively etching the etching protection layer 10 using an HF-based etchant or the like. . Excessive etching of the etching protection layer 10 larger than the radius of curvature of the portion of the photoresist 11 corresponding to the emission protrusion 4 to the inside of the outer periphery of the photoresist 11 results in the etching mask 12 having the shape of the emission protrusion 4 having a small radius of curvature. Can be obtained. In this embodiment, the photoresist 11
Has a radius of curvature of 3000 angstroms.
2,000 angstrom overetching and 300
An etching mask 12 having a radius of curvature of Å was obtained.
【００２２】図２（Ｃ）はカソード電極層９をエッチン
グ加工し第一カソード電極３ａと第一アノード電極７ａ
を形成した後の断面図である。フォトレジスト１１を除
去した後、鋭い放出突起形状を有するエッチングマスク
１２を利用してカソード電極層９の加工を行った。カソ
ード電極層９の加工にはドライエッチング法を利用し、
ガス流量比ＣＦ４ ／Ｏ２ ＝６０／２００、ＲＦパワ
ー７００Ｗにて５分間行った。このときカソード電極層
９は過剰エッチングされ、先端の曲率半径が３００オン
グストロームの鋭い放出突起形状を有する第一カソード
電極３ａが得られた。FIG. 2C shows that the cathode electrode layer 9 is etched to form a first cathode electrode 3a and a first anode electrode 7a.
FIG. 3 is a cross-sectional view after forming a. After removing the photoresist 11, the cathode electrode layer 9 was processed using an etching mask 12 having a sharp emission protrusion shape. The processing of the cathode electrode layer 9 uses a dry etching method,
The gas flow ratio CF 4 / O 2 = 60/200, and the RF power was 700 W for 5 minutes. At this time, the cathode electrode layer 9 was excessively etched, and the first cathode electrode 3a having a sharp emission protrusion shape having a radius of curvature of 300 Å at the tip was obtained.
【００２３】図２（Ｄ）は絶縁層８を部分的にエッチン
グ除去し島状絶縁層２を形成して、放出突起４を露出さ
せた後の断面図である。第一カソード電極３ａと第一ア
ノード電極７ａをエッチング用のマスクとして利用し、
ＨＦ系エッチング液によって不要な部分の絶縁層８を除
去し島状絶縁層２を形成した。このとき放出突起４は島
状絶縁層２よりオーバーハングして露出した。また、エ
ッチングマスク１２は除去され、平面基板１は石英であ
ってほとんどエッチングされなかった。FIG. 2D is a cross-sectional view after the insulating layer 8 has been partially etched away to form the island-shaped insulating layer 2 and the emission projections 4 have been exposed. Using the first cathode electrode 3a and the first anode electrode 7a as a mask for etching,
Unnecessary portions of the insulating layer 8 were removed with an HF-based etchant to form the island-shaped insulating layer 2. At this time, the emission protrusion 4 was overhanged and exposed from the island-shaped insulating layer 2. Further, the etching mask 12 was removed, and the flat substrate 1 was made of quartz and hardly etched.
【００２４】図２（Ｅ）は方向性粒子堆積法でゲート電
極層１３を形成した後の断面図である。方向性粒子堆積
法としてスパッタ法を利用し、厚さ１０００オングスト
ロームのＭｏ薄膜を堆積しゲート電極層１３を形成し
た。方向性粒子堆積法は粒子源より平面基板１の表面に
概ね垂直に粒子を飛ばし堆積させる方法である。この方
法を用いると、放出突起４のようなオーバーハングした
部分が陰となり、第一カソード電極３ａの上に堆積した
Ｍｏ薄膜１３１や第一アノード電極７ａの表面に堆積し
たＭｏ薄膜１３２と平面基板１の表面に堆積したゲート
電極層１３は電気的に分断され、また、放出突起４と同
形状の欠落部分が放出突起４の垂直下部に自己整合的
（一方の電極の位置がずれても他方の電極の位置がそれ
に対応して修正された位置に形成される。）に形成され
るのである。このような方向性粒子堆積法として、蒸着
法、スパッタ法、ＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌ
ｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）プラズマ堆積法、ク
ラスターイオンビーム法などが適用できる。FIG. 2E is a sectional view after the gate electrode layer 13 is formed by the directional particle deposition method. A gate electrode layer 13 was formed by depositing a Mo thin film having a thickness of 1000 Å by using a sputtering method as a directional particle deposition method. The directional particle deposition method is a method in which particles are ejected from a particle source substantially perpendicularly to the surface of the flat substrate 1 and deposited. When this method is used, the overhung portion such as the emission protrusion 4 becomes a shadow, and the Mo thin film 131 deposited on the first cathode electrode 3a or the Mo thin film 132 deposited on the surface of the first anode electrode 7a and the flat substrate The gate electrode layer 13 deposited on the surface of the projection 1 is electrically separated, and a missing portion having the same shape as the emission projection 4 is self-aligned with the vertically lower portion of the emission projection 4 (even if the position of one electrode is shifted, Are formed at correspondingly corrected positions.). Examples of such a directional particle deposition method include a vapor deposition method, a sputtering method, and an ECR (Electron Cycle).
The plasma deposition method and the cluster ion beam method can be applied.
【００２５】図２（Ｆ）はゲート電極層１３及びＭｏ薄
膜１３１、１３２をエッチング加工し第二カソード電極
３ｂ、ゲート電極５、コントロール電極６および第二ア
ノード電極７ｂを形成した後の断面図である。フォトエ
ッチング技術を利用し、放出突起４とゲート電極５の欠
落部分をレジストで覆った後、ドライエッチングでＭｏ
薄膜をエッチング加工した。FIG. 2F is a cross-sectional view after etching the gate electrode layer 13 and the Mo thin films 131 and 132 to form the second cathode electrode 3b, the gate electrode 5, the control electrode 6, and the second anode electrode 7b. is there. Using a photo-etching technique, after covering the missing portions of the emission projections 4 and the gate electrode 5 with a resist, dry etching is performed to obtain Mo.
The thin film was etched.
【００２６】完成した多極電界電子放出装置のカソード
電極３の放出突起４の先端曲率半径は４００オングスト
ロームであった。これは第二カソード電極３ｂの積層に
よって、第一カソード電極３ａのものより丸みを帯びた
ことによる。しかし、この丸みによって、放出突起４の
電界集中を受ける面積が広がり、放出量が大きく安定し
た電子放出を得ることが可能となった。なお、第一カソ
ード電極３ａと第二カソード電極３ｂの材料が異なる場
合などは、おもに放出突起４の部分の第一カソード電極
３ａもしくは第二カソード電極３ｂのどちらかをエッチ
ング除去すると、放出突起４が薄くなり膜厚方向の先端
曲率半径が小さくなって、より低閾値な多極電界電子放
出装置が実現できた。The radius of curvature of the tip of the emission projection 4 of the cathode electrode 3 of the completed multipolar field electron emission device was 400 Å. This is because the lamination of the second cathode electrode 3b is more rounded than that of the first cathode electrode 3a. However, due to the roundness, the area of the emission protrusion 4 receiving the electric field concentration is widened, and it is possible to obtain a stable and stable electron emission with a large emission amount. In the case where the material of the first cathode electrode 3a and the material of the second cathode electrode 3b are different, if either the first cathode electrode 3a or the second cathode electrode 3b of the emission projection 4 is mainly removed by etching, the emission projection 4 And the radius of curvature of the tip in the film thickness direction was reduced, so that a multi-electrode field emission device with a lower threshold value could be realized.
【００２７】カソード電極とゲート電極の距離を均一性
よく短くし、しかも放出突起の先端曲率半径を小さくす
れば閾値電圧を低減化できる。以下その製造方法を三極
電界電子放出装置を例にして説明する。The threshold voltage can be reduced by shortening the distance between the cathode electrode and the gate electrode with good uniformity and reducing the radius of curvature of the tip of the emission projection. Hereinafter, the manufacturing method will be described using a triode field emission device as an example.
【００２８】図３はその製造方法により製造された三極
電界電子放出装置の概略斜視図である。本装置は平面基
板１と、その表面に形成されたシリコン酸化膜よりなる
島状絶縁層２０２と、その表面にオーバーハングして形
成された放出突起４を具備するカソード電極２０３と、
放出突起４に自己整合して形成されたゲート電極２０５
と、平面基板１の表面に設けられたアノード電極７とが
主な構成要素である。また、島状絶縁層２０２の周囲、
特に、ゲート電極２０５付近の平面基板１には斜面２１
３が設けられている。この斜面２１３は放出突起４より
放出された電子がゲート電極５に流入する割合を低下さ
せ電界電子放出装置の電力効率を向上させる利点があ
る。FIG. 3 is a schematic perspective view of a triode field emission device manufactured by the manufacturing method. The device includes a planar substrate 1, an island-shaped insulating layer 202 made of a silicon oxide film formed on the surface thereof, and a cathode electrode 203 having emission projections 4 formed overhanging the surface thereof.
Gate electrode 205 formed in self-alignment with emission projection 4
And an anode electrode 7 provided on the surface of the flat substrate 1 are main components. In addition, around the island-shaped insulating layer 202,
In particular, the slope 21 is formed on the flat substrate 1 near the gate electrode 205.
3 are provided. The slope 213 has the advantage of reducing the ratio of electrons emitted from the emission projections 4 to the gate electrode 5 and improving the power efficiency of the field emission device.
【００２９】この電界電子放出装置は５μｍピッチで形
成された放出突起４を並列に１００個有し、放出突起４
の先端曲率半径は４００オングストロームである。カソ
ード電極２０３とゲート電極２０５の距離（ＬＧＫ）は
４０００オングストローム、放出突起４の先端でのゲー
ト電極２０５の幅は２μｍ、カソード電極２０３とアノ
ード電極７の距離（ＬＡＫ）は約１０μｍである。平面
基板１は＃７０５９ガラス基板（コーニング社製）、島
状絶縁層２０２は膜厚が５０００オングストロームのシ
リコン酸化膜、第一カソード電極２０３ａは膜厚が１０
００オングストロームのモリブデン（Ｍｏ）薄膜、第二
カソード電極２０３ｂ、ゲート電極２０５およびアノー
ド電極７は膜厚が２０００オングストロームのタンタル
（Ｔａ）薄膜よりなる。また斜面２１３の角度は約１０
度である。This field electron emission device has 100 emission projections 4 formed at a pitch of 5 μm in parallel.
Has a radius of curvature of 400 angstroms. The distance (L GK ) between the cathode electrode 203 and the gate electrode 205 is 4000 Å, the width of the gate electrode 205 at the tip of the emission projection 4 is 2 μm, and the distance (L AK ) between the cathode electrode 203 and the anode electrode 7 is about 10 μm. . The flat substrate 1 is a # 7059 glass substrate (manufactured by Corning Incorporated), the island-shaped insulating layer 202 is a silicon oxide film having a thickness of 5000 angstroms, and the first cathode electrode 203a has a thickness of 10.
The 00 angstrom molybdenum (Mo) thin film, the second cathode electrode 203b, the gate electrode 205, and the anode electrode 7 are made of a 2000 angstrom tantalum (Ta) thin film. The angle of the slope 213 is about 10
Degrees.
【００３０】図４（Ａ）乃至（Ｆ）は図３に示す電界電
子放出装置の製造方法に従う主要な製造工程の終了時に
おける平面基板１の概略縦断面図である。また、図５
（Ａ）乃至（Ｃ）はそれぞれ図４（Ｂ）、（Ｄ）および
（Ｅ）に対応した平面基板１の概略平面図である。以下
に、本実施形態の電界電子放出装置の製造方法を説明す
る。FIGS. 4A to 4F are schematic longitudinal sectional views of the planar substrate 1 at the end of the main manufacturing steps according to the method for manufacturing the field emission device shown in FIG. FIG.
4A to 4C are schematic plan views of the planar substrate 1 corresponding to FIGS. 4B, 4D, and 4E, respectively. Hereinafter, a method for manufacturing the field electron emission device of the present embodiment will be described.
【００３１】まず、平面基板１の表面にエッチングマス
ク層としての絶縁層８とカソード電極層９を積層して形
成し、その後、レジスト層１１を形成する（図４
（Ａ））。平面基板１は絶縁性の＃７０５９ガラス基板
である。絶縁層８は常圧ＣＶＤ法によって形成した膜厚
が５０００オングストロームの二酸化シリコン薄膜で、
カソード電極層９はスパッタ法で堆積した膜厚が１００
０オングストロームのＭｏ薄膜である。レジスト層１１
は概ねカソード電極２０３の形状にフォトエッチング法
によって形成した。First, an insulating layer 8 as an etching mask layer and a cathode electrode layer 9 are formed on the surface of the flat substrate 1 by lamination, and then a resist layer 11 is formed (FIG. 4).
(A)). The plane substrate 1 is an insulating # 7059 glass substrate. The insulating layer 8 is a silicon dioxide thin film having a thickness of 5000 Å formed by a normal pressure CVD method.
The cathode electrode layer 9 has a thickness of 100 deposited by sputtering.
It is a 0 Å Mo thin film. Resist layer 11
Was formed approximately by the shape of the cathode electrode 203 by photoetching.
【００３２】つぎに、カソード電極層９をレジスト層１
１の形状に加工し、仮カソード電極９１を形成する。
（図４（Ｂ）および図５（Ａ））。カソード電極層９の
Ｍｏ薄膜はＣＦ４ ガスを用いたドライエッチング法に
よってエッチング加工した。レジスト先端１１ａはその
先端曲率半径が約７０００オングストロームであり、仮
カソード電極９１のそれも同様である。Next, the cathode electrode layer 9 is formed on the resist layer 1
1 to form a temporary cathode electrode 91.
(FIG. 4 (B) and FIG. 5 (A)). The Mo thin film of the cathode electrode layer 9 was etched by a dry etching method using CF 4 gas. The resist tip 11a has a tip curvature radius of about 7,000 angstroms, and the same applies to the temporary cathode electrode 91.
【００３３】つぎに、絶縁層８を過剰エッチング法によ
って加工しエッチングマスク８１を形成する（図４
（Ｃ））。過剰エッチング法とは等方的エッチング手段
を用いて仮カソード電極９１の形状で規定される領域の
内部深くまで絶縁層８をエッチング除去する方法であ
る。等方的エッチング手段によれば、仮カソード電極９
１の外周から内部方向にエッチングが等速度で進行する
ため、凸形状の部分においてはその形状が鋭くなる。従
って、過剰エッチング法は凸形状の部分において先端曲
率半径が小さくできるという特徴がある。ここでは等方
的エッチング手段としてＨＦ系エッチング液を用い、絶
縁層８の二酸化シリコン薄膜の過剰エッチングを行っ
た。仮カソード電極９１の外周より約１．５μｍ内側ま
で過剰エッチングしたところ、逆テーパ形状のエッチン
グマスク８１が形成され、その突起部分の先端曲率半径
は約３００オングストロームであった。仮カソード電極
９１の先端曲率半径が７０００オングストロームである
のと比較すると約２０倍のシャープ化が達成できた。こ
の工程において平面基板１の表面もエッチングされ、エ
ッチングマスク８１の周辺に斜面２１３が形成された。
絶縁層８のエッチング速度は平面基板１に比べ約５倍大
きく、このため、放出突起４の下部に形成された斜面２
１３の勾配は約１０度であった。Next, the insulating layer 8 is processed by an excessive etching method to form an etching mask 81 (FIG. 4).
(C)). The over-etching method is a method in which the insulating layer 8 is etched and removed to the deep inside of the region defined by the shape of the temporary cathode electrode 91 using isotropic etching means. According to the isotropic etching means, the provisional cathode electrode 9
Since the etching proceeds at a constant speed from the outer periphery of 1 to the inside, the shape becomes sharp at the convex portion. Therefore, the over-etching method is characterized in that the radius of curvature of the tip can be reduced in the convex portion. Here, the HF-based etchant was used as an isotropic etching means, and the silicon dioxide thin film of the insulating layer 8 was over-etched. When overetching was performed about 1.5 μm inward from the outer periphery of the temporary cathode electrode 91, an etching mask 81 having a reverse tapered shape was formed, and the tip of the protrusion had a radius of curvature of about 300 Å. As compared with the case where the radius of curvature of the tip of the provisional cathode electrode 91 is 7000 angstroms, sharpening of about 20 times was achieved. In this step, the surface of the flat substrate 1 was also etched, and a slope 213 was formed around the etching mask 81.
The etching rate of the insulating layer 8 is about five times higher than that of the flat substrate 1, and therefore, the slope 2
The slope of 13 was about 10 degrees.
【００３４】つぎに、仮カソード電極９１をエッチング
マスク８１の形状にエッチング加工し、第一カソード電
極２０３ａを形成する（図４（Ｄ）および図５
（Ｂ））。仮カソード電極９１の表面を保護のためのレ
ジスト層１１で覆ったまま、裏面よりそれをドライエッ
チングすると、エッチングマスク８１と同等の平面形状
を有する第一カソード電極２０３ａが形成された。第一
カソード電極２０３ａの放出突起４の先端曲率半径は約
３００オングストロームであった。Next, the temporary cathode electrode 91 is etched into the shape of the etching mask 81 to form the first cathode electrode 203a (FIG. 4D and FIG. 5).
(B)). When the temporary cathode electrode 91 was dry-etched from the rear surface while the front surface was covered with the resist layer 11 for protection, the first cathode electrode 203a having the same planar shape as the etching mask 81 was formed. The radius of curvature of the tip of the emission projection 4 of the first cathode electrode 203a was about 300 angstroms.
【００３５】つぎに、エッチングマスク８１の側面をエ
ッチング除去して島状絶縁層２０２を形成し、レジスト
層１１を除去する（図４（Ｅ）および図５（Ｃ））。エ
ッチングマスク８１の側面を０．７μｍほど除去して第
一カソード電極２０３ａを庇形状に形成し、放出突起４
をオーバーハング状に露出させた。Next, the side surfaces of the etching mask 81 are removed by etching to form an island-shaped insulating layer 202, and the resist layer 11 is removed (FIGS. 4E and 5C). The first cathode electrode 203a is formed in an eave shape by removing the side surface of the etching mask 81 by about 0.7 μm.
Was exposed overhanging.
【００３６】最後に、方向性粒子堆積法によってＴａ薄
膜の電極層をさらに形成した後、それをエッチング加工
して第二カソード電極２０３ｂ、ゲート電極２０５およ
びアノード電極７を形成する（図４（Ｆ））。方向性粒
子堆積法にスパッタ法を利用し厚さ２０００オングスト
ロームのＴａ薄膜よりなるゲート電極２０５を形成し
た。方向性粒子堆積法を用いると放出突起４のようなオ
ーバーハングした部分が陰となり、第一カソード電極２
０３ａの表面に堆積した第二カソード電極２０３ｂと平
面基板１の表面い堆積したゲート電極２０５の層は電気
的に分断され、また、放出突起４と同形状の欠落部分が
放出突起４の垂直下部に自己整合的に形成される。この
ような方向性粒子堆積法としてスパッタ法、蒸着法、Ｅ
ＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓ
ｏｎａｎｃｅ）プラズマ堆積法、クラスタイオンビーム
法などが適用できる。Finally, after a Ta thin film electrode layer is further formed by the directional particle deposition method, it is etched to form the second cathode electrode 203b, the gate electrode 205, and the anode electrode 7 (FIG. 4F )). A gate electrode 205 made of a 2000-Å-thick Ta thin film was formed by using a directional particle deposition method by a sputtering method. When the directional particle deposition method is used, the overhanging portion such as the emission projection 4 becomes negative, and the first cathode electrode 2
The layer of the second cathode electrode 203b deposited on the surface of the substrate 03a and the layer of the gate electrode 205 deposited on the surface of the planar substrate 1 are electrically separated. Is formed in a self-aligned manner. Sputtering, vapor deposition, E
CR (Electron Cyclotron Res)
Once, a plasma deposition method, a cluster ion beam method, or the like can be applied.
【００３７】Ｔａ薄膜の電極層はドライエッチング法で
加工し、ゲート電極２０５およびアノード電極７を形成
した。このとき欠落部分が侵食されないようにフォトレ
ジストで覆うことが重要である。カソード電極２０３は
第一カソード電極２０３ａと第二カソード電極２０３ｂ
の積層構造であって、その先端曲率半径は約４００オン
グストロームであった。なお、第一カソード電極２０３
ａと第二カソード電極２０３ｂの材料が異なる場合など
は、放出突起４の部分でどちらかの電極を除去し、残り
を電子放出の電極として利用してもよい。このように放
出突起４を薄くすると膜厚方向の先端曲率半径が小さく
なり、より低閾値化が達成できる。The Ta thin film electrode layer was processed by dry etching to form the gate electrode 205 and the anode electrode 7. At this time, it is important to cover the missing portion with a photoresist so as not to be eroded. The cathode electrode 203 includes a first cathode electrode 203a and a second cathode electrode 203b.
And the tip has a radius of curvature of about 400 angstroms. The first cathode electrode 203
For example, when the material of the second cathode electrode 203b is different from the material of the second cathode electrode 203b, one of the electrodes may be removed at the emission protrusion 4 and the other may be used as an electron emission electrode. When the emission projection 4 is made thinner in this manner, the radius of curvature of the tip in the film thickness direction becomes smaller, and a lower threshold can be achieved.
【００３８】このように製造された電界電子放出装置の
電気特性を高真空中で測定した。カソード電極２０５を
接地してアノードカソード電圧Ｖａｋ＝２００Ｖと一定
としたとき、ゲートカソード電圧Ｖｇｋ＝６０Ｖでカソ
ード電流Ｉｋ ＝４×１０− ８Ａ、１００Ｖで６×１０
−５Ａが得られた。また、カソード電極２０３とゲート
電極２０５の間の寄生容量は１０ｆＦ程度であった。The electrical characteristics of the field emission device manufactured as described above were measured in a high vacuum. When the anode cathode voltage V ak = 200V constant grounding the cathode electrode 205, the cathode current I k = 4 × 10 in the gate cathode voltage V gk = 60V - 8 A, 6 × 10 at 100V
-5 A was obtained. The parasitic capacitance between the cathode electrode 203 and the gate electrode 205 was about 10 fF.
【００３９】本実施形態ではカソード電極２０３などの
電極材料にＭｏ薄膜とＴａ薄膜を利用したが、本発明は
これに限るものでなく、この他にタングステン、シリコ
ン、クロム、アルミニウムなどの金属やこれらを成分に
含む合金などが利用できる。また、平面基板１としてシ
リコン基板などの導電性基板の表面に絶縁体を設けた絶
縁性基板や、アルミナ基板など熱伝導性の良好なセラミ
ック基板などを利用してもよい。さらに、絶縁層８もし
くはエッチングマクス８１は二酸化シリコン薄膜に限る
ものでなく、窒化シリコン薄膜やアルミナ薄膜なども利
用できる。In this embodiment, the Mo thin film and the Ta thin film are used for the electrode material such as the cathode electrode 203. However, the present invention is not limited to this. In addition, metals such as tungsten, silicon, chromium, aluminum, etc. An alloy containing as an ingredient can be used. Further, as the planar substrate 1, an insulating substrate having an insulator provided on the surface of a conductive substrate such as a silicon substrate, or a ceramic substrate having good thermal conductivity such as an alumina substrate may be used. Further, the insulating layer 8 or the etching mask 81 is not limited to the silicon dioxide thin film, but may be a silicon nitride thin film or an alumina thin film.
【００４０】電子放出の閾値電圧を低減するために放出
突起４にバリウム、トリウム、セシウムなどの仕事関数
の小さな材料をコーティングしてもよく、またこのよう
な材料でカソード電極２０３を形成してもよい。The emission protrusion 4 may be coated with a material having a small work function, such as barium, thorium, cesium, etc., in order to reduce the threshold voltage of electron emission, or the cathode electrode 203 may be formed of such a material. Good.
【００４１】電子放出の雑音を低減するために、放出突
起４の数を充分に多く設け、これらを同時に駆動して一
斉に電子放出を行うことでＳ／Ｎ比を大きくすることが
できる。なお、電子放出は放出突起４の先端の一点のみ
でなく、先端の脇に作製された複数の補助突起から発生
しても同じ効果である。また、セルフバイアス抵抗や非
線形抵抗をカソード電極に直列接続すると、過電流を防
止したり、雑音を低減できる。In order to reduce the noise of electron emission, the number of emission projections 4 is provided in a sufficiently large number, and these are simultaneously driven to emit electrons at the same time, thereby increasing the S / N ratio. Note that the same effect can be obtained even when the electron emission is generated not only from one point of the tip of the emission projection 4 but also from a plurality of auxiliary projections formed beside the tip. When a self-bias resistor or a non-linear resistor is connected in series to the cathode electrode, overcurrent can be prevented and noise can be reduced.
【００４２】また、アノード電極７の表面に蛍光体を形
成して発光型ディスプレイを構成することや、銅薄膜な
どＸ線を発生する材料を形成して、電子線でこれを励起
することにより微細Ｘ線源を構成することができる。上
記製造方法は当然のことながら図１に示す四極電界電子
放出装置においても同様に利用できるものである。Further, a phosphor can be formed on the surface of the anode electrode 7 to form a light emitting display, or a material such as a copper thin film that generates X-rays can be formed and excited by an electron beam. An X-ray source can be configured. Of course, the above manufacturing method can be similarly applied to the quadrupole field electron emission device shown in FIG.
【００４３】以上説明したように本発明の電界電子装置
の製造方法は下記に列記するような格別なる効果を奏す
る。 （１）カソード電極層もしくはカソード電極層の表面に
形成したエッチングマスク層を過剰エッチングしカソー
ド電極を製造する方法に比べ、先端曲率半径のより小さ
な放出突起が製造できる。これは平面基板１の表面に形
成したエッチングマスクのエッチング特性が非常に等方
的で、しかも湿式エッチング法などのエッチング速度の
大きなエッチング手段を利用できるためである。Ｍｏな
どは湿式エッチングが難しいため、そのものの過剰エッ
チング法による放出突起４の形成は困難である。 （２）Ｌｇｋは島状絶縁層とゲート電極の膜厚によって
概ね決定される。膜厚の制御性はＬＳＩ技術の発展によ
って優れており、均一性がよく電子放出の閾値電圧の低
い電界電子放出装置が実現される。従来の技術ではＬ
ｇｋは０．８μｍが限界であったが、本発明により０．
１μｍ以下のものが作製できる。 （３）過剰エッチング法によって放出突起４の先端曲率
半径を小さくし低閾値化が達成できた。従来技術では先
端曲率半径は２０００オングストローム程度が限界であ
ったが、本発明により４００オングストローム以下が可
能となった。 （４）過剰エッチング法は放出突起４のような凸部は曲
率半径のより小さな鋭い凸部となり、反対に凹部はより
なめらかな凹部になるという特長がある。このような性
質を利用してカソード電極の凸部と凹部を使い分け、不
慮の電子放出や電極間の短絡を防止できる。 （５）カソード電極に対してゲート電極を自己整合的に
形成することができ、電極間の寄生容量が小さくなり高
速動作が可能となる。特に比抵抗の小さな第一カソード
電極を設けて配線抵抗を小さくし、配線遅延のより小さ
な高速デバイスの製造に適している。As described above, the method of manufacturing the electric field electronic device of the present invention has the following special effects. (1) An emission projection having a smaller radius of curvature at the tip can be manufactured as compared with a method of manufacturing a cathode electrode by excessively etching a cathode electrode layer or an etching mask layer formed on the surface of the cathode electrode layer. This is because the etching characteristics of the etching mask formed on the surface of the planar substrate 1 are very isotropic, and an etching means with a high etching rate such as a wet etching method can be used. Since Mo or the like is difficult to wet-etch Mo, it is difficult to form the emission projections 4 by the over-etching method itself. (2) L gk is generally determined by the thickness of the island-shaped insulating layer and the gate electrode. The controllability of the film thickness is excellent due to the development of LSI technology, and a field electron emission device with good uniformity and low electron emission threshold voltage is realized. In the conventional technology, L
Although the limit of the gk was 0.8 μm, the gk was set to 0.1 μm according to the present invention.
Those having a size of 1 μm or less can be manufactured. (3) The radius of curvature of the tip of the emission projection 4 was reduced by the over-etching method, and a lower threshold was achieved. In the prior art, the radius of curvature of the tip was limited to about 2000 angstroms, but the present invention has made it possible to reduce the radius of curvature to 400 angstroms or less. (4) The over-etching method has a feature that a convex portion such as the emission protrusion 4 becomes a sharp convex portion having a smaller radius of curvature, and conversely, a concave portion becomes a smoother concave portion. Utilizing such properties, the convex portion and the concave portion of the cathode electrode can be selectively used to prevent accidental electron emission and short circuit between the electrodes. (5) The gate electrode can be formed in a self-aligned manner with respect to the cathode electrode, the parasitic capacitance between the electrodes is reduced, and high-speed operation is possible. In particular, a first cathode electrode having a small specific resistance is provided to reduce the wiring resistance, which is suitable for manufacturing a high-speed device with a smaller wiring delay.
【００４４】図６（Ａ）は上記の新規な四極電界電子放
出装置を利用した平面型四極真空管の概略平面図、同図
（Ｂ）はそのＡ−Ａ線に沿った概略断面図である。FIG. 6A is a schematic plan view of a flat-type quadrupole vacuum tube using the above-described novel quadrupole field electron emission device, and FIG. 6B is a schematic sectional view taken along the line AA.
【００４５】平面型四極真空管は前述した四極電界電子
放出装置を有する平面基板１と対向基板１４を概ね平行
に配置し、その周辺に狭持体１７を設け、平面基板１、
対向基板１４および狭持体１７で囲まれた真空層２３の
内部に四極電界電子放出装置を封入した構造である。対
向基板１４は石英基板よりなり、真空層２３に面した表
面に帯電防止のための導電性薄膜１５をもち、また真空
層２３を真空排気して封止した封止口１６をもつ。封止
口１６はＣｒ／Ａｕ薄膜が形成された開口内部にＡｕ・
Ｓｎ合金を溶かして穴埋めしたものである。The flat-type four-electrode vacuum tube has a flat substrate 1 having the above-described four-electrode field emission device and an opposing substrate 14 arranged substantially parallel to each other.
This is a structure in which a quadrupole field electron emission device is sealed in a vacuum layer 23 surrounded by a counter substrate 14 and a holding member 17. The opposing substrate 14 is made of a quartz substrate, has a conductive thin film 15 for preventing electrification on the surface facing the vacuum layer 23, and has a sealing port 16 in which the vacuum layer 23 is evacuated and sealed. The sealing port 16 is provided with Au · in the inside of the opening where the Cr / Au thin film is formed.
The hole is filled by melting the Sn alloy.
【００４６】ゲッタ材料１８は対向基板１４の表面に予
め形成されたＡｌ・Ｂａ合金薄膜よりなり、真空層２３
の完成後にレーザで加熱され真空層２３の壁面に蒸着さ
れてゲッタ効果が蘇生されている。狭持体１７は低溶融
ガラス粉末に直径１００μｍのグラスファイバを混合し
て焼成したもので、それぞれの基板と気密性よく接着さ
れ、真空層２３のギャップを１００μｍに維持してい
る。The getter material 18 is made of an Al.Ba alloy thin film formed in advance on the surface of
After completion of the process, the getter effect is revived by being heated by a laser and deposited on the wall surface of the vacuum layer 23. The holding body 17 is made by mixing a glass fiber having a diameter of 100 μm with a low-melting glass powder and firing it. The holding body 17 is air-tightly bonded to each substrate, and the gap of the vacuum layer 23 is maintained at 100 μm.
【００４７】四極電界電子放出装置の各電極の外部取り
出し端子、すなわち、カソード端子１９、ゲート端子２
０、コントロール端子２１およびアノード端子２２は狭
持体１７と平面基板１の間より金属薄膜によって真空層
２３の外部に導出されている。この平面型四極真空管の
大きさは横７ｍｍ、縦４ｍｍ、厚さ２．２ｍｍであっ
て、従来の熱電子放出型の真空管に比べて体積で１／１
０００以下と非常に小さい。真空層２３の真空度は１×
１０−７Ｔｏｒｒ以下である。External extraction terminals of each electrode of the quadrupole field emission device, ie, the cathode terminal 19 and the gate terminal 2
0, the control terminal 21 and the anode terminal 22 are led out of the vacuum layer 23 by a thin metal film from between the holding body 17 and the flat substrate 1. This flat quadrupole vacuum tube has a size of 7 mm in width, 4 mm in length, and 2.2 mm in thickness, and is 1/1 in volume as compared with a conventional thermionic emission type vacuum tube.
000 or less. The degree of vacuum of the vacuum layer 23 is 1 ×
10 −7 Torr or less.
【００４８】なお、アノード電極７は平面基板１の表面
に形成されているが、本発明はこれに限るものでなく、
例えば対向基板の表面に形成されていてもよい。また、
このときコントロール電極６は放出突起４とアノード電
極７の中間に位置するように真空層２３の内部に配置さ
れていてもよい。Although the anode electrode 7 is formed on the surface of the flat substrate 1, the present invention is not limited to this.
For example, it may be formed on the surface of the counter substrate. Also,
At this time, the control electrode 6 may be arranged inside the vacuum layer 23 so as to be located between the emission projection 4 and the anode electrode 7.
【００４９】上記四極電界電子放出装置の電気放出特性
を図７〜図９に示す。図７は四極電界電子放出装置をも
ちいたカソード電極接地型の電圧増幅器の電気接続図で
ある。前述した四極真空管を図７の中央に示すシンボル
マーク３０で表現することとする。これはカソード電極
３、ゲート電極５、コントロール電極６およびアノード
電極７を真空層２３の内部に封入したことを意味する。FIGS. 7 to 9 show the electric emission characteristics of the above-described quadrupole field electron emission device. FIG. 7 is an electrical connection diagram of a grounded cathode electrode type voltage amplifier using a quadrupole field emission device. The above-described quadrupole vacuum tube is represented by a symbol mark 30 shown in the center of FIG. This means that the cathode electrode 3, the gate electrode 5, the control electrode 6, and the anode electrode 7 are sealed inside the vacuum layer 23.
【００５０】四極電界電子放出装置を利用した電圧増幅
器の駆動方法はつぎの通りである。すなわち、カソード
電極３を接地して、ゲート電極５に正電位のゲート電圧
２６（ＶＧＫ）を印加し、アノード電極７に負荷抵抗２
８（ＲＬ ）を通して正電位のアノード電圧２７（Ｖ
ＡＫ）を印加し、コントロール電極６にコントロールバ
イアス電圧２５（ＶＣＫ）とこれに直列接続された入力
信号電圧２４（Ｖｉｎ）を印加すると、アノード電極７
と負荷抵抗２８の接続部分より入力信号電圧２４に比例
した出力信号電圧２９（Ｖｏｕｔ ）が得られる。The driving method of the voltage amplifier using the quadrupole field emission device is as follows. That is, the cathode electrode 3 is grounded, a positive potential gate voltage 26 (V GK ) is applied to the gate electrode 5, and the load resistance 2 is applied to the anode electrode 7.
8 (R L ) through a positive anode voltage 27 (V
AK ), and a control bias voltage 25 (V CK ) to the control electrode 6 and an input signal voltage 24 (V in ) connected in series thereto are applied to the anode electrode 7.
An output signal voltage 29 (V out ) proportional to the input signal voltage 24 is obtained from the connection between the input signal voltage 24 and the load resistor 28.
【００５１】図８は前述の四極電界電子放出装置の電子
放出特性を示すグラフである。これは図７の電気接続図
において入力信号電圧２４とコントロールバイアス電圧
２５を０Ｖ、アノード電極２７をＶＡＫ＝４００Ｖとし
て四極電界電子放出装置のゲート電圧２６に対するゲー
ト電流３２（ＩＧ ）およびアノード電流３１（ＩＡ）
の依存性を測定した結果である。ゲート電圧２６に対し
てゲート電流３２およびアノード電流３１は指数関数的
に増加し、放出電流がＦ・Ｎトンネル電流であることを
示している。アノード電流３１はゲート電流３２に対し
て約２桁小さい。ゲート電圧２６でアノード電流３１を
制御する従来の駆動方法では、ＩＧ＞ＩＡ であるため
に電力変換効率が悪く、また伝達特性も指数関数になる
ためにリニア増幅器などには利用しにくい。そこで、ア
ノード電流３１をコントロール電極６に印加する電圧で
制御するに至った。FIG. 8 is a graph showing the electron emission characteristics of the aforementioned quadrupole field electron emission device. This is because the input signal voltage 24 and the control bias voltage 25 are set to 0 V, the anode electrode 27 is set to V AK = 400 V in the electric connection diagram of FIG. 7, and the gate current 32 ( IG ) and the anode current with respect to the gate voltage 26 of the quadrupole field emission device are 31 (I A)
It is a result of measuring the dependence of. The gate current 32 and the anode current 31 increase exponentially with respect to the gate voltage 26, indicating that the emission current is the FN tunnel current. The anode current 31 is about two orders of magnitude smaller than the gate current 32. In the conventional driving method in the gate voltage 26 to control the anode current 31, I G> I A poor power conversion efficiency for a and transfer characteristics hardly utilized in such linear amplifier to become exponential. Therefore, the anode current 31 is controlled by the voltage applied to the control electrode 6.
【００５２】図９は前述の四極電界電子放出装置の入出
力静特性を示すグラフである。これは図７の電気接続図
においてゲート電圧２６をＶＧＫ＝１４０Ｖ、入力信号
電圧２４を０Ｖ、アノード電極２７をＶＡＫ＝４００Ｖ
として四極電界電子放出装置のコントロールバイアス電
圧２５に対するコントロール電流３３（ＩＣ ）とアノ
ード電流３４の依存性を測定した結果である。ＶＣＫ＜
０Ｖの範囲でアノード電流３４は指数関数的（非線形）
に変化するものの、ＶＣＫ＞０Ｖの範囲ではアノード電
流３４は直線的（線形）に変化する。すなわち、ＶＣＫ
＞０Ｖの範囲でコントロール電極６に印加する電圧にア
ノード電流３４は比例するため、リニア増幅器として利
用できる。このときコントロール電流３３はアノード電
流３４に比べ１％以下であって、入出力の電力変換効率
が良好な電界効果型の電圧増幅器となる。FIG. 9 is a graph showing the input / output static characteristics of the above-described quadrupole field emission device. This means that the gate voltage 26 is V GK = 140 V, the input signal voltage 24 is 0 V, and the anode electrode 27 is V AK = 400 V in the electrical connection diagram of FIG.
4 shows the results of measuring the dependence of the control current 33 (I C ) and the anode current 34 on the control bias voltage 25 of the quadrupole field emission device. V CK <
In the range of 0 V, the anode current 34 is exponential (non-linear)
However, in the range of V CK > 0 V, the anode current 34 changes linearly. That is, V CK
Since the anode current 34 is proportional to the voltage applied to the control electrode 6 in the range of> 0 V, it can be used as a linear amplifier. At this time, the control current 33 is 1% or less of the anode current 34, and the field-effect voltage amplifier has a good input / output power conversion efficiency.
【００５３】このようなコントロール電極６の電界効果
によるアノード電流３４の制御機構は従来の熱電子放出
型真空管のグリッド電極のそれに類似している。すなわ
ち、コントロール電極６の電位によってコントロール電
極６とカソード電極３の中間に形成される電界（電位勾
配）によりアノード電流３４が制御される機構である。
コントロール電極６に負の電圧が印加され放出突起４の
近傍に負の電界が形成されると、アノード電極７に向か
う放出電子に斥力が印加され、アノード電極７に到達で
きる電子量は制限される。The control mechanism of the anode current 34 by the electric field effect of the control electrode 6 is similar to that of the grid electrode of the conventional thermionic emission type vacuum tube. That is, a mechanism in which the anode current 34 is controlled by an electric field (potential gradient) formed between the control electrode 6 and the cathode electrode 3 by the potential of the control electrode 6.
When a negative voltage is applied to the control electrode 6 and a negative electric field is formed in the vicinity of the emission protrusion 4, a repulsive force is applied to the emitted electrons toward the anode electrode 7, and the amount of electrons that can reach the anode electrode 7 is limited. .
【００５４】カソード電極から飛び出した電子は、初速
度を持っているためアノード電極方向へとんでいくが、
途中に負電位のコントロール電極が存在すると、この負
電位の電位勾配によって減速され、一部の電子はカソー
ド電極方向に戻る。こうして電子がカソード電極とコン
トロール電極との間に滞在し電子雲（空間電荷制限領
域）を形成する。アノード電極へ流れることができる電
子は統計的にコントロール電位よりエネルギーの高いも
のに限られる。このような空間電荷制限領域における電
子の伝導は、雑音電流が非常に小さくなることが知られ
ている。空間電荷のゆらぎは、カソード電極からの放出
電流のゆらぎ（雑音電流）に比べて小さく、特にエネル
ギーの小さな電子のゆらぎはほとんど無視でき、エネル
ギーの大きな電子の一部のみがアノード電流の雑音の原
因となるのみであるからである。従来の三極電界電子放
出装置は、上記の空間電荷制限領域を有せず、カソード
電極から放出された電子はほとんどアノード電極に到達
する（放射制限領域での電子の伝導）ので放出電流の雑
音がそのままアノード電流の雑音となってあらわれる。Electrons that have jumped out of the cathode electrode travel toward the anode electrode because they have an initial velocity.
If a control electrode having a negative potential exists on the way, the control electrode is decelerated by the potential gradient of the negative potential, and some of the electrons return toward the cathode electrode. Thus, the electrons stay between the cathode electrode and the control electrode to form an electron cloud (space charge limited region). Electrons that can flow to the anode electrode are statistically limited to those having higher energy than the control potential. It is known that the conduction of electrons in such a space charge limited region causes a very small noise current. The fluctuation of the space charge is smaller than the fluctuation of the emission current from the cathode electrode (noise current). In particular, the fluctuation of the electrons with low energy can be almost ignored, and only a part of the electrons with high energy causes the noise of the anode current. This is because only The conventional triode field emission device does not have the space charge limiting region described above, and most of the electrons emitted from the cathode electrode reach the anode electrode (electron conduction in the emission limiting region), so that the noise of the emission current is low. Appear as noise of the anode current as it is.
【００５５】一方、コントロール電極６に正の電圧を印
加していくと、放出電子への斥力は弱まりアノード電流
３４が増加する。ところで、正電位のゲート電極５は従
来の五極真空管の空間電荷グリッド電極と同様の役割を
果たし、カソード電極３の付近に空間電荷が滞留するの
を防止している。なお、本発明においてはアノード電極
７の二次電子の影響を防止するために後記のとおりアノ
ード電極７とコントロール電極６との中間に抑制電極を
追加して形成してもよい。On the other hand, when a positive voltage is applied to the control electrode 6, the repulsive force on the emitted electrons weakens and the anode current 34 increases. Incidentally, the positive potential gate electrode 5 plays a role similar to the space charge grid electrode of the conventional pentode vacuum tube, and prevents the space charge from staying near the cathode electrode 3. In the present invention, a suppression electrode may be additionally formed between the anode electrode 7 and the control electrode 6, as described later, in order to prevent the influence of secondary electrons on the anode electrode 7.
【００５６】コントロールバイアス電圧２５の設定によ
り線形領域と非線形領域の使い分けができる。線形領域
の動作は電圧増幅器などのリニア増幅機能として都合が
よく、非線形領域の動作はスイッチング機能などに都合
がよい。またゲート電圧２６を小さくすると、直線領域
と非線形領域の境界を与えるコントロールバイアス電圧
２５が低電圧側にシフトするため、ゲート電圧２６を任
意に設定することでコントロールバイアス電圧２５の設
定電圧を自由に選択できるなどの特長がある。しかし、
前述の四極電界電子放出装置においては、図８に示すよ
うに、ゲート電流がアノード電流より著しく多く、ゲー
ト電極に流れる無効電流の存在は非効率的である。By setting the control bias voltage 25, a linear region and a non-linear region can be selectively used. The operation in the linear region is convenient for a linear amplification function such as a voltage amplifier, and the operation in the non-linear region is convenient for a switching function. When the gate voltage 26 is reduced, the control bias voltage 25 that gives a boundary between the linear region and the non-linear region shifts to the lower voltage side. Therefore, the setting voltage of the control bias voltage 25 can be freely set by arbitrarily setting the gate voltage 26. There are features such as selection. But,
In the above-described quadrupole field emission device, as shown in FIG. 8, the gate current is significantly larger than the anode current, and the existence of the reactive current flowing through the gate electrode is inefficient.
【００５７】図１０は本実施形態の多極電界電子放出装
置のアノード静特性を示すグラフである。図７の電気接
続図におけるゲート電圧２６をＶＧＫ＝１４０Ｖとし、
入力信号２４を０Ｖとして、コントロールバイアス電圧
２５をＶＣＫ＝２０、４０、６０、８０Ｖと変化させた
ときのＶＡＫ−ＩＡＫ静特性を測定した結果である。図
１０よりわかるように本実施形態の多極電界電子放出装
置は、ＶＡＫ＞１５０Ｖの範囲でＩＡＫはほぼ一定にな
り、またＩＡＫはＶＧＫに比例して増加するという、従
来の熱電子放出型の五極真空管に類似したアノード静特
性を有する。この特性はアノード抵抗が非常に大きく、
しかも入出力が比例関係にあるため、リニア増幅器など
への応用に最適なものである。FIG. 10 is a graph showing the anode static characteristics of the multipole field emission device of this embodiment. The gate voltage 26 in the electrical connection diagram of FIG. 7 is set to V GK = 140V,
It is a result of measuring the V AK -I AK static characteristics when the control bias voltage 25 is changed to V CK = 20, 40, 60, and 80 V when the input signal 24 is set to 0V. Multipole field emission device of the present embodiment as seen from FIG. 10, that I AK in the range of V AK> 150 V becomes approximately constant and I AK is increased in proportion to V GK, conventional thermal It has an anode static characteristic similar to an electron emission type pentode vacuum tube. This characteristic has a very large anode resistance,
Moreover, since the input and output are in a proportional relationship, it is optimal for application to a linear amplifier or the like.
【００５８】図７における負荷抵抗２８をＲＬ ＝５Ｇ
Ωとすると、図１０のアノード電極静特性のグラフに負
荷直線３６が引ける。このような回路によって増幅器と
しての基本機能を確認した。すなわち、コントロールバ
イアス電圧２５をＶＡＫ＝４０Ｖとし、２０Ｖの正弦波
（ｖｉｎ＝２０ｓｉｎ（ωｔ）Ｖ）を入力信号２４とし
て印加したところ、出力信号２９として５０Ｖの正弦波
（ｖｏｕｔ ＝−５０ｓｉｎ（ωｔ）Ｖ）が得られ、電
圧増幅率が２．５倍という増幅機能を確認した。周波数
ωを大きくしていき、増幅器としての周波数特性を測定
したところ、カットオフ周波数ωｃ は１００ＭＨｚ以
上であった。The load resistance 28 in FIG. 7 is set to R L = 5G.
When Ω is set, a load straight line 36 can be drawn on the graph of the anode electrode static characteristic in FIG. With such a circuit, the basic function as an amplifier was confirmed. That is, when the control bias voltage 25 is set to V AK = 40 V and a sine wave of 20 V (v in = 20 sin (ωt) V) is applied as the input signal 24, a sine wave of 50 V (v out = −50 sin) is output as the output signal 29. (Ωt) V) was obtained, and the amplification function with a voltage amplification factor of 2.5 was confirmed. Continue increasing the frequency omega, was measured the frequency characteristics of the amplifier, the cutoff frequency omega c was at least 100 MHz.
【００５９】図１１はコントロール電圧２５（ＶＣＫ）
に対するゲート電極ＩＧ 、アノード電流ＩＡ および
コントロール電流ＩＣ の関係を示す。ゲート電流ＩＧ
はほぼ一定である。コントロール電流ＩＣ はＶＣＫ
＜ＶＧＫのときＩＣ ＜０である。負電流の原因として
真空中のイオン電流と基板の表面リーク電流が考えられ
るが、電流が安定であることからゲート電極との間の表
面リーク電流であろう。アノード電流ＩＡ はコントロ
ール電圧ＶＣＫに対して単調増加する。特にコントロー
ル電圧が大きいとき、アノード電流はこれにほぼ比例し
て増加する。すなわち伝達特性に線形領域が認められ
た。なお、ＶＣＫに対して放射電流はほぼ一定であり放
射電流がゲート電圧で定まり他の電極電位に影響されな
いことがわかった。FIG. 11 shows a control voltage 25 (VCK).
Shown with respect to the gate electrode I G, the relationship between the anode current I A and the control current I C. Gate current IG
Is almost constant. The control current I C is V CK
When <V GK , I C <0. The cause of the negative current may be an ion current in vacuum and a surface leakage current of the substrate. However, since the current is stable, it may be a surface leakage current between the substrate and the gate electrode. The anode current I A increases monotonically with respect to the control voltage V CK. In particular, when the control voltage is large, the anode current increases almost in proportion thereto. That is, a linear region was observed in the transfer characteristics. The emission current was almost constant with respect to VCK , and it was found that the emission current was determined by the gate voltage and was not affected by other electrode potentials.
【００６０】図１２はコントロール電圧ＶＣＫをパラメ
ータとしたアノード特性である。アノード電流ＩＡ は
アノード電圧ＶＡＫとコントロール電圧ＶＣＫの双方に
依存して増加し、次式に従う。FIG. 12 shows the anode characteristics using the control voltage VCK as a parameter. The anode current I A is increased depending on both the anode voltage V AK and the control voltage V CK, according to the following equation.
【００６１】ＩＡ ＝Ｋ（ＶＣＫ＋ａＶＡＫ）ｎ ここでＫ、ａおよびｎは定数である。この特性は空間電
荷制限領域における熱電子放射型三極真空管の特性と同
様である。増幅率μ（＝１／ａ）および相互コンダクタ
ンスｇｍ （＝ｄＩＡ ／ｄＩＣＫ）を同図より見積も
るとＶＡＫ＝３００Ｖ、ＶＣＫ＝１５０Ｖのときそれぞ
れ１および２．６Ｅ−１０Ｓである。またｎ値は約１．
３であった。ＶＣＫ＞ＶＧＫのときアノード電流の一部
がコントロール電流に流入する傾向がある。I A = K (V CK + aV AK ) n where K, a and n are constants. This characteristic is similar to the characteristic of the thermionic emission type triode vacuum tube in the space charge limited region. Amplification factor μ is (= 1 / a) and the mutual conductance g m (= dI A / dI CK) and is estimated from the diagram V AK = 300 V, respectively 1 and 2.6E-10S when V CK = 150V. The n value is about 1.
It was 3. When V CK > V GK , a part of the anode current tends to flow into the control current.
【００６２】図１２の特性においてはｇｍ およびμが
非常に小さい。実用的には１ｍＳ以上および１００以上
がそれぞれ要求される。それぞれについて改善方法はい
くつかあるが、特にｇｍ については放射電流を増やす
ことが効果的である。In the characteristics shown in FIG. 12, g m and μ are very small. Practically, 1 mS or more and 100 or more are required. There are several improvements method for each, it is particularly effective to increase the emission current for g m.
【００６３】なお、電圧増幅率、相互コンダクタンスお
よび周波数特性をより高めるためにはカソード電極３の
放出突起４の数を増やし放出電流を大きくするか、もし
くはゲート電極３の構造を工夫し無効なゲート電極を減
らしてアノード電流を増加させることが必要である。本
実施形態では放出突起４は６個であるが、これを例えば
１万倍にして放出電流を１万倍とすると、電圧増幅率、
相互コンダクタンスは約１万倍になり、周波数特性は約
１００倍に改善できた。無効なゲート電流を減らすため
には、ゲート電極５の幅をより小さくした構造や、放出
突起４の突出方向に開き角をもった斜面にゲート電極５
を形成した構造として、放出電子がゲート電極５に衝突
する確率を小さくすればよい。In order to further increase the voltage amplification factor, the transconductance and the frequency characteristics, the number of emission projections 4 of the cathode electrode 3 is increased to increase the emission current, or the structure of the gate electrode 3 is devised to invalidate the gate. It is necessary to increase the anode current by reducing the number of electrodes. In the present embodiment, the number of the emission protrusions 4 is six.
The transconductance was increased about 10,000 times, and the frequency characteristic was improved about 100 times. In order to reduce the ineffective gate current, a structure in which the width of the gate electrode 5 is made smaller or a gate electrode 5 having an opening angle in the projection direction of the emission projection 4 is formed.
May be reduced to reduce the probability that emitted electrons collide with the gate electrode 5.
【００６４】本実施形態では電気接続法としてカソード
電極３を接地したが、本発明はこれに限るものではな
く、例えばゲート電極５を接地した電気接続法であって
もかまわない。図１３は本実施形態の多極電界電子放出
装置をゲート電極接地型の電圧増幅器に利用した電気接
続図である。ゲート電極５を接地して、カソード電極３
に負電圧のカソード電圧３７を印加したものである。こ
の電気接続法によれば、図７に示したものと違い、放出
電流の値によって直線領域と非線形領域の境界が変動し
ないため使いやすい増幅器である。In the present embodiment, the cathode electrode 3 is grounded as an electrical connection method, but the present invention is not limited to this, and for example, an electrical connection method in which the gate electrode 5 is grounded may be used. FIG. 13 is an electrical connection diagram in which the multi-electrode field emission device of this embodiment is used in a grounded gate electrode type voltage amplifier. The gate electrode 5 is grounded and the cathode electrode 3
Is applied with a cathode voltage 37 of a negative voltage. According to this electrical connection method, unlike the one shown in FIG. 7, the amplifier is easy to use because the boundary between the linear region and the non-linear region does not change depending on the value of the emission current.
【００６５】放射電流が大きい場合、雑音の少ない放出
電流を得るため、図１４に示すようにカソード電極とア
ノード電極間にセルフバイアス抵抗ＲＳＢを入れる駆動
方法が考えられる。図１５はこのアノード特性である。
放出電流の安定化のため２ＭΩのセルフバイアス抵抗Ｒ
ＳＢをカソード電極に直列に挿入した。ＶＫＧ＝−２７
０Ｖのとき放射電流は約１０μＡであった。このグラフ
よりｇｍ ＝１０ｎＳ、μ＝１．５が得られた。When the emission current is large, a driving method in which a self-bias resistor RSB is inserted between the cathode electrode and the anode electrode as shown in FIG. FIG. 15 shows this anode characteristic.
2MΩ self-bias resistor R for stabilizing emission current
SB was inserted in series with the cathode electrode. V KG = -27
At 0 V, the emission current was about 10 μA. From this graph, g m = 10 nS and μ = 1.5 were obtained.
【００６６】表１に特性をまとめた。四極デバイスのう
ちＡは図１２に対応し、Ｂは図１５に対応するものであ
る。Table 1 summarizes the characteristics. In the quadrupole device, A corresponds to FIG. 12, and B corresponds to FIG.
【００６７】[0067]
【表１】 [Table 1]
【００６８】図１６は上記四極電界電子放出装置にスク
リーン電極Ｓを加えた五極電界電子放出装置の回路図で
あり、図１７はそのアノード特性を示す図である。カソ
ード電極の突起数は１００００個、ＶＫＧ＝−１４０
Ｖ、カソード電極電流Ｉｋ ＝２０ｍＡ、ＶＳＧ＝１０
０Ｖ、ＲＬ ＝１ＫΩの条件にて測定したものである。
図１７においてＲＬ ＝８０ＫΩの負荷を挿入すれば
（破線で示す。）、増幅率は４倍である。このときの動
作点はＶｉ ＝−４０Ｖとなる。この五極を有する装置
は、アノード電圧が変動してもスクリーン電極の存在に
よりコントロール電極近傍の電界が変動しないため、ア
ノード電流は不変となる特性を有する。すなわちアノー
ド抵抗γａ γａ＝ΔＶＡ ／ΔＩＡ が増大する。FIG. 16 is a circuit diagram of a pentapole field emission device in which a screen electrode S is added to the above quadrupole field emission device, and FIG. 17 is a diagram showing its anode characteristics. The number of projections of the cathode electrode is 10,000, and V KG = −140
V, cathode electrode current I k = 20 mA, V SG = 10
The measurement was performed under the conditions of 0 V and R L = 1 KΩ.
In FIG. 17, when a load of R L = 80 KΩ is inserted (shown by a broken line), the amplification factor is four times. The operating point in this case is V i = -40V. The device having the five poles has a characteristic that the anode current does not change because the electric field near the control electrode does not change due to the presence of the screen electrode even when the anode voltage changes. That anode resistance γa γa = ΔV A / ΔI A increases.
【００６９】次の実施形態では平面型の六極電界電子放
出装置の構造と製造方法について述べる。図１８
（Ａ）、（Ｂ）および（Ｃ）はそれぞれ平面型の六極電
界電子放出装置の概略平面図、Ｂ−Ｂ線に沿った概略縦
断面図およびＣ−Ｃ線に沿った概略縦断面図である。本
装置は四極電界電子放出装置のコントロール電極６とア
ノード電極７の中間にスクリーン電極５０とサプレッサ
電極５３を設けた構造である。また、コントロール電極
６およびスクリーン電極５０はそれぞれの電極上に形成
された柱状コントロール電極６４および柱状スクリーン
電極６５をそれぞれ具備する。それらの柱状電極はカソ
ード電極３の表面で規定される平面を串刺しするように
形成されており、その高さは少なくも島状絶縁層２の膜
厚より大きい。In the next embodiment, a structure and a manufacturing method of a flat type hexapole field emission device will be described. FIG.
(A), (B) and (C) are a schematic plan view, a schematic longitudinal sectional view along line BB, and a schematic longitudinal sectional view along line CC, respectively, of a planar type hexapole field emission device. It is. This device has a structure in which a screen electrode 50 and a suppressor electrode 53 are provided between the control electrode 6 and the anode electrode 7 of the quadrupole field emission device. The control electrode 6 and the screen electrode 50 have a columnar control electrode 64 and a columnar screen electrode 65, respectively, formed on the respective electrodes. These columnar electrodes are formed so as to skew a plane defined by the surface of the cathode electrode 3, and the height thereof is at least larger than the thickness of the island-shaped insulating layer 2.
【００７０】柱状コントロール電極６４は直径３μｍ、
高さ５μｍの円柱形状で、放出突起４から約１０μｍ離
れた位置において二つの放出突起４の中間に配置される
ように１０μｍピッチで設けられている。柱状スクリー
ン電極６５は幅５μｍ、厚さ３μｍ、高さ５μｍの平板
形状で、個々の柱状コントロール電極６４にそれぞれ１
０μｍの距離をおいて一つずつ設けられている。サプレ
ッサ電極５３は５μｍの幅でアノード電極７とスクリー
ン電極５０の中間に設けられ、スクリーン電極５０との
距離は約２０μｍ、アノード電極７との距離は約５０μ
ｍである。The columnar control electrode 64 has a diameter of 3 μm,
It has a columnar shape with a height of 5 μm, and is provided at a pitch of 10 μm so as to be arranged between the two emission projections 4 at a position about 10 μm away from the emission projections 4. The columnar screen electrode 65 is a flat plate having a width of 5 μm, a thickness of 3 μm, and a height of 5 μm.
They are provided one by one at a distance of 0 μm. The suppressor electrode 53 has a width of 5 μm and is provided between the anode electrode 7 and the screen electrode 50. The distance between the suppressor electrode 53 and the screen electrode 50 is about 20 μm, and the distance between the anode electrode 7 and the screen electrode 50 is about 50 μm.
m.
【００７１】カソード電極３は５μｍピッチで形成され
た８個の放出突起４を有する。島状絶縁層２の厚さは５
０００オングストロームである。ゲート電極５はカソー
ド電極３に自己整合的に形成されており、放出突起４と
のきょりは３０００オングストロームであり、その先端
近傍における幅は約２μｍである。また、コントロール
電極６との距離は４μｍである。The cathode electrode 3 has eight emission projections 4 formed at a pitch of 5 μm. The thickness of the island-shaped insulating layer 2 is 5
000 angstroms. The gate electrode 5 is formed on the cathode electrode 3 in a self-aligned manner. The distance between the gate electrode 5 and the emission projection 4 is 3000 angstroms, and the width near the tip is about 2 μm. The distance from the control electrode 6 is 4 μm.
【００７２】ゲート電極５の電界によってカソード電極
３より放出された電子はコントロール電極６の電界によ
って制御され、アノード電極７に到達できる電子量が制
限される。スクリーン電極５０は一定電位に保持され、
アノード電極７の電界によるコントロール電極６の電界
のゆらぎを防止する。サプレッサ電極５３はアノード電
極７より発生する二次電子がコントロール電極６の方向
へ戻るのを防止する。図１９は本実施形態の六極電界電
子放出装置の製造方法を説明するためのもので、主要な
製造工程が終了した後の概略縦断面図である。以下に製
造方法を説明する。Electrons emitted from the cathode electrode 3 by the electric field of the gate electrode 5 are controlled by the electric field of the control electrode 6, and the amount of electrons that can reach the anode electrode 7 is limited. The screen electrode 50 is maintained at a constant potential,
The fluctuation of the electric field of the control electrode 6 due to the electric field of the anode electrode 7 is prevented. The suppressor electrode 53 prevents secondary electrons generated from the anode electrode 7 from returning to the control electrode 6. FIG. 19 is a schematic longitudinal sectional view illustrating a method of manufacturing the hexapole field electron emission device according to the present embodiment after a main manufacturing process is completed. The manufacturing method will be described below.
【００７３】まず、平面基板１の表面に絶縁層８、カソ
ード電極層９を順次積層して形成し、さらに、フォトレ
ジスト１１を形成する（図１９（Ａ））。平面基板１は
アルミナ基板よりなる。アルミナ基板のようなセラミッ
ク基板は絶縁性で、しかも熱伝導率が大きいため、大電
力を扱う電界電子放出装置用の基板として優れている。
このほかに半絶縁性ＧａＡｓ基板、ダイアモンド基板の
ような結晶性基板を用いてもよい。絶縁層８は膜厚５０
００オングストロームの二酸化シリコン薄膜、カソード
電極層９は膜厚１０００オングストロームのタンタル
（Ｔａ）薄膜よりなる。フォトレジスト１１はカソード
電極３の形成のために用いる。First, an insulating layer 8 and a cathode electrode layer 9 are sequentially formed on the surface of the flat substrate 1 and a photoresist 11 is formed (FIG. 19A). The plane substrate 1 is made of an alumina substrate. Since a ceramic substrate such as an alumina substrate is insulative and has a high thermal conductivity, it is excellent as a substrate for a field electron emission device that handles large power.
In addition, a crystalline substrate such as a semi-insulating GaAs substrate or a diamond substrate may be used. The insulating layer 8 has a thickness of 50
The 00 angstrom silicon dioxide thin film and the cathode electrode layer 9 are a 1000 angstrom thick tantalum (Ta) thin film. The photoresist 11 is used for forming the cathode electrode 3.
【００７４】つぎに、カソード電極層９を過剰エッチン
グ法で加工し、第一カソード電極３ａを形成する（図１
９（Ｂ））。過剰エッチング法としてドライエッチング
法を利用した。ＣＦ４ ／Ｏ２ ガス＝１２０／１０
０、ＲＦパワー７００Ｗにて２５分間のエッチング法を
行ったところ、カソード電極層９は１μｍほど過剰エッ
チングされ、先端曲率半径が３００オングストロームの
放出突起４が形成された。Next, the cathode electrode layer 9 is processed by the over-etching method to form the first cathode electrode 3a.
9 (B)). A dry etching method was used as an over-etching method. CF 4 / O 2 gas = 120/10
0, when the etching method was performed at an RF power of 700 W for 25 minutes, the cathode electrode layer 9 was excessively etched by about 1 μm, and the emission projections 4 having a radius of curvature of 300 Å at the tip were formed.
【００７５】つぎに、絶縁層８を部分的にエッチング除
去して島状絶縁層２を形成し、またフォトレジスト１１
を除去する（図１９（Ｃ））。島状絶縁層２の形成方法
は前記の実施形態で述べた方法と同様である。Next, the insulating layer 8 is partially etched away to form the island-shaped insulating layer 2.
Is removed (FIG. 19C). The method of forming the island-shaped insulating layer 2 is the same as the method described in the above embodiment.
【００７６】つぎに、柱形成層５６を形成する（図１７
（Ｄ））。柱形成層５６は塗布法によって形成した膜厚
５μｍの感光性ポリイミド樹脂よりなる。感光性ポリイ
ミド樹脂は、例えば、ネガタイプのＰＩ−４１０（宇部
興産（株）製造）などが利用できる。なお、柱形成層５
６の材料としてこのような有機材料のほかに無機材料も
利用できることは明白である。Next, a column forming layer 56 is formed (FIG. 17).
(D)). The pillar forming layer 56 is made of a photosensitive polyimide resin having a thickness of 5 μm formed by a coating method. As the photosensitive polyimide resin, for example, negative type PI-410 (manufactured by Ube Industries, Ltd.) can be used. The column forming layer 5
It is clear that an inorganic material can be used as the material 6 in addition to such an organic material.
【００７７】つぎに、柱形成層５６をフォトエッチング
加工し、コントロール電極柱６４とスクリーン電極柱６
５を形成する（図１９（Ｅ））。柱形成層５６が感光性
材料のときはフォトエッチング法で加工でき、これ以外
の有機材料や無機材料のときはＲＩＥ（Ｒｅａｃｔｉｖ
ｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法などの異方性エッチン
グ法が適する。Next, the column forming layer 56 is subjected to photo-etching to form the control electrode columns 64 and the screen electrode columns 6.
5 is formed (FIG. 19E). When the pillar forming layer 56 is a photosensitive material, it can be processed by a photoetching method. When the pillar forming layer 56 is made of any other organic material or inorganic material, RIE (Reactive) is used.
An anisotropic etching method such as e Ion Etching method is suitable.
【００７８】つぎに、方向性粒子堆積法でゲート電極層
１３３を形成する（図１９（Ｆ））。方向性粒子堆積法
としてスパッタ法を利用し、膜厚が２０００オングスト
ロームのＴａ薄膜よりなるゲート電極層１３３を形成し
た。ゲート電極層１３３はコントロール電極柱６４とス
クリーン電極柱６５を被覆するようにそれらの側面部分
にも堆積した。Next, a gate electrode layer 133 is formed by a directional particle deposition method (FIG. 19F). A gate electrode layer 133 made of a Ta thin film having a thickness of 2000 Å was formed by using a sputtering method as a directional particle deposition method. The gate electrode layer 133 was also deposited on the side surfaces of the control electrode columns 64 and the screen electrode columns 65 so as to cover them.
【００７９】最後に、ゲート電極層１３３をエッチング
加工し第二カソード電極３ｂ、ゲート電極５、コントロ
ール電極６、柱状コントロール電極６４、スクリーン電
極５０、柱状スクリーン電極６５、サプレッサ電極５３
およびアノード電極７を形成する（図１９（Ｇ））。な
おコントロール電極柱６４とスクリーン電極柱６５が有
機材料の場合には、これらを除去してしまうと高真空状
態が維持できる。Finally, the gate electrode layer 133 is etched to form a second cathode electrode 3b, a gate electrode 5, a control electrode 6, a columnar control electrode 64, a screen electrode 50, a columnar screen electrode 65, and a suppressor electrode 53.
Then, an anode electrode 7 is formed (FIG. 19G). When the control electrode columns 64 and the screen electrode columns 65 are made of an organic material, a high vacuum state can be maintained if these are removed.
【００８０】これらの除去方法を説明する。まず、平面
基板１の表面にレジストを塗布する。このとき、柱状コ
ントロール電極６４と柱状スクリーン電極６５の先端部
においてレジストの膜厚が他より薄くなる。つぎに、ド
ライエッチング法によってレジストを灰化していくと柱
状電極の先端部のゲート電極層１３３が現れる。このゲ
ート電極層１３３もエッチング除去すると、その開口部
よりそれぞれの電極柱の先端部が現れる。最後に、これ
らの電極柱を溶剤などで除去する。このようにして製造
された柱状電極はその内部に脱ガス源となる有機材料が
なく空洞であるため、加熱排気などによって高真空状態
が生成、維持できる。The method for removing these will be described. First, a resist is applied to the surface of the flat substrate 1. At this time, the thickness of the resist at the tip portions of the columnar control electrode 64 and the columnar screen electrode 65 becomes smaller than the others. Next, when the resist is ashed by dry etching, the gate electrode layer 133 at the tip of the columnar electrode appears. When the gate electrode layer 133 is also removed by etching, the tip of each electrode pillar appears from the opening. Finally, these electrode columns are removed with a solvent or the like. Since the columnar electrode manufactured in this manner is hollow without an organic material serving as a degassing source therein, a high vacuum state can be generated and maintained by heating and exhausting.
【００８１】図２０は本実施形態の六極電界電子放出装
置を利用した六極真空管の概略斜視図である。これは六
極電界電子放出装置をメタル缶で真空パッケージしたも
のである。すなわち、六極電界電子放出装置の形成され
た平面基板１１１をハーメチックシール１６０に固定
し、それぞれの電極とハーメチック端子１６１をワイヤ
１６２で接続し、真空中でハーメチックシール１６０と
キャップ１６３を封着して真空層１６４を形成したもの
である。高真空の維持のためにキャップ１６３の内部壁
面などにゲッタ材料１６５を形成し蘇生してある。FIG. 20 is a schematic perspective view of a hexapole vacuum tube using the hexapole field electron emission device of this embodiment. This is a hexapole field electron emission device vacuum-packaged in a metal can. That is, the flat substrate 111 on which the hexapole field electron emission device is formed is fixed to the hermetic seal 160, the respective electrodes and the hermetic terminals 161 are connected by wires 162, and the hermetic seal 160 and the cap 163 are sealed in a vacuum. Thus, a vacuum layer 164 is formed. A getter material 165 is formed on the inner wall surface of the cap 163 and the like to maintain a high vacuum, and the cap 163 is revived.
【００８２】図２１は上記の六極電界電子放出装置を用
いたカソード電極接地型の電圧増幅器の電気接続図であ
る。図１８に示した六極真空管を図２１の中央に示すシ
ンボルマーク６６で表現する。これはカソード電極３、
ゲート電極５、コントロール電極６、スクリーン電極５
０、サプレッサ電極５３およびアノード電極７を真空層
１６４の内部に封入したことを意味する。カソード電極
３とサプレッサ電極５３を接地し、ゲート電極５に正電
位のゲート電圧２６を印加し、コントロール電極６にコ
ントロールバイアス電圧２５とこれに直列接続された入
力信号電圧２４を印加し、アノード電極７に負荷抵抗２
８を介してアノード電圧２７を印加する。スクリーン電
極５０には任意の正電位を印加できるが、電源数、配線
数の簡略化のためにゲート電極５と同電位（ＶＧＫ）と
した。カソード電極５とサプレッサ電極５３、およびゲ
ート電極５とスクリーン電極５０の接続は平面基板１の
表面もしくは真空層１６４の内部で行うことも可能であ
る。以上の電気接続法により六極でありながらすでに記
述した四極真空管と端子数および電源数は同数となる。FIG. 21 is an electrical connection diagram of a grounded cathode electrode type voltage amplifier using the above-described hexapole field emission device. The hexapole vacuum tube shown in FIG. 18 is represented by a symbol mark 66 shown in the center of FIG. This is the cathode electrode 3,
Gate electrode 5, control electrode 6, screen electrode 5
0, meaning that the suppressor electrode 53 and the anode electrode 7 are sealed inside the vacuum layer 164. The cathode electrode 3 and the suppressor electrode 53 are grounded, a positive potential gate voltage 26 is applied to the gate electrode 5, a control bias voltage 25 and an input signal voltage 24 connected in series thereto are applied to the control electrode 6, and the anode electrode Load resistance 2 on 7
An anode voltage 27 is applied via 8. Although an arbitrary positive potential can be applied to the screen electrode 50, the same potential (V GK ) as the gate electrode 5 is used for simplifying the number of power supplies and the number of wirings. The connection between the cathode electrode 5 and the suppressor electrode 53 and the connection between the gate electrode 5 and the screen electrode 50 can be made on the surface of the flat substrate 1 or inside the vacuum layer 164. With the above-described electrical connection method, the number of terminals and the number of power supplies are the same as those of the already described four-electrode vacuum tube, although the number is six.
【００８３】つぎに六極電界電子放出装置の駆動方法に
ついて述べる。まずゲート電極５に一定のゲート電圧２
６を印加すると、カソード電極３より一定量の電子が放
出される。この放出電子量はゲート電圧２６を変えない
限り常に一定である。この状態でアノード電圧２７を一
定として、コントロール電極６に直流バイアスされた入
力信号電圧２４を印加すると、アノード電流がこれに比
例して制御され、負荷抵抗２８で増幅された出力信号電
圧２９が得られる。コントロール電極６の電子に対する
電界効果はすでに開示の実施形態で記述したものと同様
の効果である。スクリーン電極５０はアノード電極７の
電圧変動によるコントロール電極６の近傍の電界変動を
防止し、アノード抵抗と周波数特性を向上させる役割を
持つ。サプレッサ電極５３はアノード電極７より発生す
る二次電子がコントロール電極５０の方向に流れるのを
防止する。Next, a driving method of the hexapole field emission device will be described. First, a constant gate voltage 2 is applied to the gate electrode 5.
When 6 is applied, a certain amount of electrons are emitted from the cathode electrode 3. The amount of emitted electrons is always constant unless the gate voltage 26 is changed. In this state, when the input voltage 24 that is DC-biased is applied to the control electrode 6 while keeping the anode voltage 27 constant, the anode current is controlled in proportion to this and the output signal voltage 29 amplified by the load resistor 28 is obtained. Can be The electric field effect on the electrons of the control electrode 6 is the same as that described in the embodiment of the disclosure. The screen electrode 50 has a role of preventing an electric field change near the control electrode 6 due to a voltage change of the anode electrode 7 and improving an anode resistance and a frequency characteristic. The suppressor electrode 53 prevents secondary electrons generated from the anode electrode 7 from flowing toward the control electrode 50.
【００８４】ＶＡＫ＝３００Ｖ、ＶＧＫ＝１６０Ｖ、Ｖ
ＧＫ＝６０Ｖ、ＲＬ ＝１ＧΩにて六極電界電子放出装
置を駆動したところ、電圧増幅率μ＝８が得られた。こ
のとき相互コンダクタンスｇｍ ＝２×１０−９Ｓであ
った。また、周波数特性は前記の実施形態に記述した四
極電界電子放出装置に比べ約２倍の改善がみられた。こ
れはスクリーン電極５０によるアノード電界の遮蔽効果
によるものと考えられる。V AK = 300 V, V GK = 160 V, V
When the hexapole field emission device was driven at GK = 60 V and R L = 1 GΩ, a voltage amplification factor μ = 8 was obtained. At this time, the transconductance g m was 2 × 10 −9 S. Further, the frequency characteristic was improved about twice as compared with the quadrupole field emission device described in the above embodiment. This is considered to be due to the shielding effect of the anode electric field by the screen electrode 50.
【００８５】図２２は六極電界電子放出装置の他の電気
接続図を示すものであり、図２３はそのアノード特性を
示す図である。カソード電極の突起数は１００００個、
ＶＫ Ｇ＝−１４０Ｖ、カソード電極電流ＩＫ ＝２０ｍ
Ａ、ＶＳＧ＝１００Ｖ、ＲＬ＝１ＫΩの条件で測定した
ものである。図２３を図１７と比較すれば明らかなよう
にサプレッサ電極の存在によりアノード抵抗がさらに増
加し、ＶＡＧが小さい領域でも飽和特性を示す。γａ
＝８ＭΩとなる。FIG. 22 shows another electrical connection diagram of the hexapole field emission device, and FIG. 23 shows the anode characteristics thereof. The number of projections on the cathode electrode is 10,000,
V K G = -140V, the cathode current I K = 20 m
A, measured under the conditions of V SG = 100 V and R L = 1 KΩ. As is apparent from a comparison of FIG. 23 with FIG. 17, the presence of the suppressor electrode further increases the anode resistance, and shows a saturation characteristic even in a region where VAG is small. γ a
= 8MΩ.
【００８６】本発明は上記のような平面型装置に適用さ
れるだけでなく、縦型装置にも適用されうる。本実施形
態ではこの一例として、シリコン単結晶基板の表面に形
成された縦型の四極電界電子放出装置について説明す
る。The present invention can be applied not only to the above-mentioned flat type device but also to a vertical type device. In this embodiment, as an example, a vertical quadrupole field emission device formed on the surface of a silicon single crystal substrate will be described.
【００８７】図２４は本実施形態の縦型の四極電界電子
放出装置の概略的な部分縦断面図である。この装置は
（１００）面を有するｎ型シリコン単結晶基板よりなる
導電性の平面基板４０と、平面基板４０の表面に設けら
れ、その表面に垂直な方向に突出した錘形状を有するカ
ソード電極４１と、平面基板４０の表面に設けられ、カ
ソード電極４１の周囲で開口した第一絶縁層４２と、第
一絶縁層４２の表面に設けられ、カソード電極４１の周
囲で開口したゲート電極４３と、ゲート電極４３の表面
に設けられ、カソード電極４１の周囲で開口した第二絶
縁層４４と、第二絶縁層４４の表面に設けられ、カソー
ド電極４１の周囲で開口したコントロール電極４５と、
コントロール電極４５に真空層４８を介して配置された
アノード電極４７を有する対向基板４６が主な構成要素
である。FIG. 24 is a schematic partial longitudinal sectional view of the vertical quadrupole field electron emission device of this embodiment. This device includes a conductive flat substrate 40 made of an n-type silicon single crystal substrate having a (100) plane, and a cathode electrode 41 provided on the surface of the flat substrate 40 and having a weight shape protruding in a direction perpendicular to the surface. A first insulating layer 42 provided on the surface of the flat substrate 40 and opened around the cathode electrode 41; a gate electrode 43 provided on the surface of the first insulating layer 42 and opened around the cathode electrode 41; A second insulating layer 44 provided on the surface of the gate electrode 43 and opened around the cathode electrode 41; a control electrode 45 provided on the surface of the second insulating layer 44 and opened around the cathode electrode 41;
The main component is a counter substrate 46 having an anode electrode 47 disposed on a control electrode 45 via a vacuum layer 48.
【００８８】カソード電極４１は平面基板４０の表面を
異方性エッチング法で加工して製造されたもので、概ね
円錐形状を有する。また、その錘軸は平面基板４０に垂
直であって、その高さは約１．２μｍ、断面頂角は約９
０度である。なお、本発明においてはこれ以外の製造方
法によって形成されたカソード電極を用いてもよく、例
えばスピント型のものであってもよい。The cathode electrode 41 is manufactured by processing the surface of the flat substrate 40 by an anisotropic etching method, and has a substantially conical shape. The weight axis is perpendicular to the plane substrate 40, the height is about 1.2 μm, and the vertical angle of the section is about 9 μm.
0 degrees. In the present invention, a cathode electrode formed by another manufacturing method may be used. For example, a Spindt-type cathode electrode may be used.
【００８９】第一絶縁層４２および第二絶縁層４４は二
酸化シリコン薄膜よりなり、膜厚はそれぞれ６０００オ
ングストロームおよび３μｍである。両絶縁層の開口径
はほぼ同じで約３μｍである。ゲート電極４３およびコ
ントロール電極４５はＭｏ薄膜よりなり、膜厚はそれぞ
れ２０００オングストロームおよび３０００オングスト
ロームである。両電極の開口径はほぼ同じで約１．２μ
ｍである。平面基板４０と対向基板４６はこれらの周辺
に形成された狭持体で接着され、その中間に真空層４８
を形成する。真空層４８の厚さは約５０μｍである。ア
ノード電極４７はアルミニウム薄膜や透明導電膜が用い
られる。The first insulating layer 42 and the second insulating layer 44 are made of a silicon dioxide thin film, and have a thickness of 6000 Å and 3 μm, respectively. The opening diameters of both insulating layers are approximately the same and are about 3 μm. The gate electrode 43 and the control electrode 45 are made of a Mo thin film, and have a thickness of 2000 Å and 3000 Å, respectively. The opening diameter of both electrodes is almost the same and about 1.2μ
m. The flat substrate 40 and the counter substrate 46 are adhered to each other by a holding member formed around them, and a vacuum layer 48 is provided between them.
To form The thickness of the vacuum layer 48 is about 50 μm. For the anode electrode 47, an aluminum thin film or a transparent conductive film is used.
【００９０】この四極電界電子放出装置の動作機構を説
明する。カソード電極４１に対してゲート電極４３に正
の電位を印加すると、カソード電極４１の突起先端より
電子が電界放出する。この放出電子はゲート電極４３と
コントロール電極４５の開口を通過してアノード電極４
７に到達できる。しかし、アノード電極４７に到達でき
る電子量（アノード電流）はコントロール電極４５の電
圧によって制御される。コントロール電極４５の電界効
果によるアノード電流の制御は実施形態１で述べた機構
と同様である。The operation mechanism of this quadrupole field electron emission device will be described. When a positive potential is applied to the gate electrode 43 with respect to the cathode electrode 41, electrons are field-emitted from the tip of the projection of the cathode electrode 41. The emitted electrons pass through the openings of the gate electrode 43 and the control electrode 45 and pass through the anode electrode 4.
7 can be reached. However, the amount of electrons (anode current) that can reach the anode electrode 47 is controlled by the voltage of the control electrode 45. The control of the anode current by the electric field effect of the control electrode 45 is the same as the mechanism described in the first embodiment.
【００９１】従って、コントロール電極４５の電圧とア
ノード電流が比例関係にある直線領域が存在する。すな
わち、コントロール電極４５の電圧が負に大きいときは
コントロール電極４５よりカソード電極４１の方向に負
の電位勾配が形成され、放出電子はゲート電極４３の方
向に跳ね返される。このようなときはアノード電流は小
さい。一方、コントロール電極４５の電圧が大きいとき
は正の電位勾配が形成され、多くの電子がこれを通過可
能で大きなアノード電流が得られる。Therefore, there is a linear region where the voltage of the control electrode 45 and the anode current are in a proportional relationship. That is, when the voltage of the control electrode 45 is negatively large, a negative potential gradient is formed in the direction from the control electrode 45 toward the cathode electrode 41, and the emitted electrons are rebounded toward the gate electrode 43. In such a case, the anode current is small. On the other hand, when the voltage of the control electrode 45 is large, a positive potential gradient is formed, so that many electrons can pass through the gradient and a large anode current is obtained.
【００９２】１万個のカソード電極４１が形成された本
実施形態の四極電界電子放出装置の電気特性を測定し
た。カソード電極接地型回路において、ゲート電圧が１
２０Ｖのとき３ｍＡの放出電流が得られ、コントロール
電極４５の電圧に対するアノード電流の変化、すなわち
相互コンダクタンスはｇｍ ＝２０μＳであった。ゲー
ト電極４３に流れる無効電流は１％以下であって、良好
な特性が得られた。The electric characteristics of the quadrupole field electron emission device of this embodiment in which 10,000 cathode electrodes 41 were formed were measured. In a grounded cathode electrode circuit, when the gate voltage is 1
At 20 V, an emission current of 3 mA was obtained, and the change in the anode current with respect to the voltage of the control electrode 45, that is, the transconductance was g m = 20 μS. The reactive current flowing through the gate electrode 43 was 1% or less, and good characteristics were obtained.
【００９３】なお本実施形態の四極電界電子放出装置に
スクリーン電極、サプレッサ電極などを形成すれば、さ
らに電気特性を向上できるのは明白である。また、本実
施形態においてはアノード電極４７を対向基板４６に形
成したが、平面基板４０の表面に形成してもよい。この
ときコントロール電極４５はアノード電極４７とゲート
電極４３の中間に配置されるよう工夫する。例えば、真
空層４８の内部に空中設置してもよい。また、電極間の
重なり容量を減少させ、周波数特性と耐圧の改善を図る
にはカソード電極４１の下部の配線を薄膜化し、これの
余分な領域を除去して重なり部分を排除することが適切
である。この場合、絶縁性の平面基板４０を使用する。It is obvious that the electric characteristics can be further improved by forming a screen electrode, a suppressor electrode and the like in the quadrupole field electron emission device of this embodiment. In the present embodiment, the anode electrode 47 is formed on the counter substrate 46, but may be formed on the surface of the flat substrate 40. At this time, the control electrode 45 is designed so as to be arranged between the anode electrode 47 and the gate electrode 43. For example, it may be installed in the air inside the vacuum layer 48. Further, in order to reduce the overlapping capacitance between the electrodes and to improve the frequency characteristics and the withstand voltage, it is appropriate to reduce the thickness of the wiring below the cathode electrode 41 and remove the excess area to eliminate the overlapping portion. is there. In this case, an insulating flat substrate 40 is used.
【００９４】本実施形態の四極電界電子放出装置のよう
にカソード電極４１からの電子の放出方向に対してゲー
ト電極４３が垂直に形成され、またはゲート電極４３の
開口が放出電子の流路を包囲するように形成された多極
電界電子放出装置はゲート電極４３に流入する無効電流
が小さく電力効率がよい。なぜなら、放出電子がゲート
電極４３を通過するとき、わずかにゲート電極４３の膜
厚程度の距離を横切るだけであり、しかも開口の中央付
近を通過していくために放出電子がゲート電極４３に衝
突する確率が小さくなるからである。横型の多極電界電
子放出装置にこのような構造を適用すれば非常に効果的
である。As in the quadrupole field electron emission device of this embodiment, the gate electrode 43 is formed perpendicular to the direction in which electrons are emitted from the cathode electrode 41, or the opening of the gate electrode 43 surrounds the flow path of the emitted electrons. The multi-electrode field emission device formed so that the reactive current flowing into the gate electrode 43 is small and the power efficiency is good. This is because when the emitted electrons pass through the gate electrode 43, they only cross the distance of the thickness of the gate electrode 43 slightly, and the emitted electrons collide with the gate electrode 43 because they pass near the center of the opening. This is because the probability of performing the operation becomes smaller. It is very effective if such a structure is applied to a horizontal multipole field emission device.
【００９５】模型の多極管素子の相互コンダクタンスを
大きくして性能を高めるためには、例えば、図１に示す
四極電界電子放出装置におけるゲート電極５の構造を工
夫してカソード電極３の放出面積を大きくする必要があ
るが、放出面積を大きくするとゲート電極５へ流入する
電子も増大するため、性能の高い電力増幅器が得られに
くいといった問題点がある。In order to improve the performance by increasing the mutual conductance of the model multipole element, for example, the structure of the gate electrode 5 in the quadrupole field emission device shown in FIG. However, if the emission area is increased, the number of electrons flowing into the gate electrode 5 also increases, so that it is difficult to obtain a high-performance power amplifier.
【００９６】図２５は、ゲート電極５１の構造をリング
状とした多極電界電子放出装置の部分拡大斜視図であ
る。カソード電極３は図１に示される構造と同じであ
る。ゲート電極５１の一部を、カソード電極３の放出突
起４に対応する位置に開口部５２を設け、放出突起４か
ら放出された電子を開口部５２を通過させることによっ
て、ゲート電流、コントロール電流が小さくなり、無効
電流を軽減し、入力抵抗を大きくすることができる。FIG. 25 is a partially enlarged perspective view of a multipolar field electron emission device in which the structure of the gate electrode 51 is ring-shaped. The cathode electrode 3 has the same structure as that shown in FIG. An opening 52 is provided in a part of the gate electrode 51 at a position corresponding to the emission protrusion 4 of the cathode electrode 3, and electrons emitted from the emission protrusion 4 pass through the opening 52, so that a gate current and a control current are reduced. As a result, the reactive current can be reduced, and the input resistance can be increased.
【００９７】開口部５２は図２５に示される形状に限ら
れず、放出突起４に対して周囲に同電位の開口状の電極
が形成され、その開口状の電極内を放出突起から放出さ
れる電子が通過できる構造であればよい。従って、開口
部５２は円状のもの、角状のものであってもよい。又開
口部５２は、放出突起４のすべてに対応して形成されて
いなくとも、例えば放出突起４に対応して１つおきに形
成されていても、電子放出装置としては機能できる。The opening 52 is not limited to the shape shown in FIG. 25. An opening electrode having the same potential is formed around the emission projection 4 and electrons emitted from the emission projection in the opening electrode. Any structure can be used as long as it can pass through. Therefore, the opening 52 may be circular or angular. Further, even if the openings 52 are not formed so as to correspond to all the emission protrusions 4, for example, even if they are formed every other one corresponding to the emission protrusions 4, they can function as an electron emission device.
【００９８】ゲート電極５１に開口部を設けることによ
り、図８に示すような、ＩＧ ≧Ｉ Ａ の電力変換効率
の悪さは著しく改善され、かつコントロール電極の存在
によって線形の入出力静特性を有する電界電子放出装置
を提供することができる。６１はコントロール電極であ
り、７はアノード電極である。図２５においては、コン
トロール電極６１の構造はゲート電極５１と同様に放出
電流を通過させるための第２の開口部６２が設けられて
いるが、コントロール電極６１は必ずしもこのような構
造にする必要はなく、図１に示される平板状の電極であ
ってもさしつかえない。By providing an opening in the gate electrode 51,
As shown in FIG.G ≧ I A Power conversion efficiency
Is significantly improved and the presence of control electrodes
Field emission device having linear input / output static characteristics
Can be provided. 61 is a control electrode
Reference numeral 7 denotes an anode electrode. In FIG.
The structure of the troll electrode 61 is the same as that of the gate electrode 51.
A second opening 62 for passing a current is provided.
However, the control electrode 61 is not necessarily
It is not necessary to make the
I don't mind.
【００９９】図２５に示すようなゲート電極の構造を有
する四極電界電子放出装置は、図１に示す構造のもつ線
形な入出力関係を有するとともに、ゲート電流が著しく
減少し（ゲート電流はアノード電流の１／１０以下）、
ゲート無効電流が著しく減少させることが可能である。The quadrupole field emission device having the gate electrode structure as shown in FIG. 25 has the linear input / output relationship of the structure shown in FIG. 1 and the gate current is significantly reduced (the gate current is reduced to the anode current). 1/10 or less),
Gate reactive current can be significantly reduced.
【０１００】図２６は、コントロール電極６１につき、
柱状コントロール電極６３を設けた斜視図である。図に
おいて柱状コントロール電極６３は隣接する開口部５２
間の中間に設けられている。その形状は円柱、角柱を問
わない。FIG. 26 shows that the control electrode 61
FIG. 4 is a perspective view in which a columnar control electrode 63 is provided. In the figure, the columnar control electrode 63 is adjacent to the opening 52.
It is provided in the middle between them. The shape may be a cylinder or a prism.
【０１０１】本発明の多極電界電子放出装置において
は、多極性の数は任意であり、もちろん例えば六極電界
電子放出装置であってもよい。図１８（Ａ）、（Ｂ）、
（Ｃ）に示される六極電界電子放出装置のゲート電極２
０を図２５に示されるゲート電極５１とおき換えた構造
のものが考えられる。In the multipole field emission device of the present invention, the number of multipolarity is arbitrary, and for example, a hexapole field emission device may be used. 18 (A), (B),
Gate electrode 2 of hexapole field emission device shown in (C)
A structure in which 0 is replaced with the gate electrode 51 shown in FIG.
【０１０２】それは図１８におけるゲート電極５を、図
２５に示すゲート電極５１の構造のものにおき替えた装
置となる。この場合、放出突起４より放出された電子
は、コントロール電極６の電界によって制御され、アノ
ード電極７に到達できる電子量は制限される。スクリー
ン電極５０は一定電位に保持され、アノード電極７の電
界によるコントロール電極６の電界のゆらぎを防止す
る。サプレッサ電極５３はアノード電極７より発生する
二次電子がコントロール電極６の方向へ戻るのを防止す
る。This is an apparatus in which the gate electrode 5 in FIG. 18 is replaced with a gate electrode 51 shown in FIG. In this case, the electrons emitted from the emission projections 4 are controlled by the electric field of the control electrode 6, and the amount of electrons that can reach the anode electrode 7 is limited. The screen electrode 50 is kept at a constant potential to prevent the electric field of the control electrode 6 from fluctuating due to the electric field of the anode electrode 7. The suppressor electrode 53 prevents secondary electrons generated from the anode electrode 7 from returning to the control electrode 6.
【０１０３】しかし上記の立体化したゲート電極の構造
は、薄膜製造技術上ギャップコントロールが難しいなど
の製造上の問題があり、又カソード電極とゲート電極間
の電界分布が均一ではなく、Ｉａ／Ｉｇ特性にも限界が
ある。さらにその製造工程は４つのフォトマスク工程が
必要となり、複雑な製造技術を要する。そこで、カソー
ド電極とゲート電極間の三次元的電界分布を対象、均一
にした構造のゲート電極を提供し、かつその製造いおい
ても自己整合的（一方の電極の位置がずれても他方の電
極の位置がそれに対応して修正された位置に形成され
る）な製造ができる構造が望ましい。However, the structure of the three-dimensional gate electrode has problems in manufacturing such as difficulty in gap control due to thin film manufacturing technology, and the electric field distribution between the cathode electrode and the gate electrode is not uniform and Ia / Ig There are limits to the characteristics. Furthermore, the manufacturing process requires four photomask processes, and requires a complicated manufacturing technique. In view of the above, a three-dimensional electric field distribution between a cathode electrode and a gate electrode is provided, and a gate electrode having a uniform structure is provided. Electrodes are formed at correspondingly modified locations).
【０１０４】以下に開示するものは、その技術的課題を
解決した多極電界電子放出装置及びその製造方法であっ
て、極めて安定した電極を形成しＩａ ／Ｉｇ 特性が
著しく改善されたものである。それは、絶縁性平面基板
の表面に設けられた絶縁層上に形成され、該絶縁層より
オーバーハングした複数の放出突起を有するカソード電
極、該絶縁性平面基板の表面に形成された放出電子を収
集せしめるアノード電極、該カソード電極と該アノード
電極の間に設けられた複数の柱状のゲート電極を含んで
構成され、該放出突起は隣接するゲート電極の中間に位
置し、該ゲート電極の形状はカソード電極側に該放出突
起に対応した突起状となっていることを特徴とする多極
電界電子放出装置である。The following discloses a multi-electrode field emission device and a method of manufacturing the same which have solved the technical problems thereof, wherein an extremely stable electrode is formed and the I a / Ig characteristics are remarkably improved. It is. It is formed on an insulating layer provided on the surface of the insulating flat substrate, and has a cathode electrode having a plurality of emission projections overhanging from the insulating layer, and collects emitted electrons formed on the surface of the insulating flat substrate. An anode electrode, a plurality of pillar-shaped gate electrodes provided between the cathode electrode and the anode electrode, the emission protrusion is located in the middle of an adjacent gate electrode, and the shape of the gate electrode is a cathode. A multipole field electron emission device characterized in that the electrode has a projection shape corresponding to the emission projection.
【０１０５】そしてこの多極電界電子放出装置は、絶縁
性平面基板の表面に絶縁層、電極層を順次形成し、ゲー
ト電極の平面パターンを残してレジストを塗布した後、
電極層及び絶縁層を該平面パターンから浸入したエッチ
ング液によって該平面パターンを超えて過剰エッチング
することにより放出突起を形成し、その後柱状のゲート
電極を該平面パターンの位置に形成し、該レジストを除
去することにより製造される。In this multi-electrode field emission device, an insulating layer and an electrode layer are sequentially formed on the surface of an insulating flat substrate, and a resist is applied while leaving a plane pattern of a gate electrode.
An emission protrusion is formed by over-etching the electrode layer and the insulating layer beyond the plane pattern with an etchant penetrating from the plane pattern to form emission projections. Thereafter, a columnar gate electrode is formed at the position of the plane pattern, and the resist is formed. Manufactured by removal.
【０１０６】図２７（ａ）は新規な多極電界電子装置の
平面図であり、同図（ｂ）はそのａ−ａ線、同図（ｃ）
はそのｂ−ｂ線のそれぞれの縦断面図、同図（ｄ）は部
分斜視図である。本装置は石英よりなる平面基板１の表
面に、カソード電極３０３とゲート電極３０５とアノー
ド電極３０７を有する。カソード電極３０３はＳｉＯ ２
の島状絶縁層３０２の表面にオーバーハングした放出
突起４をもつ薄膜（例えば厚さ約２０００ ）で形成さ
れる。カソード電極３０３は複数の薄膜を積層したもの
（例えばタングステン薄膜にモリブデン薄膜を積層した
もの）であってもよい。放出突起４は平面基板１の表面
に平行にゲート電極３０５の方向に突出した構造で、そ
の先端近傍には島状絶縁層３０２が存在しない。放出突
起４の平面方向の先端曲率半径は４００オングストロー
ム以下である。FIG. 27A shows a novel multipole electric field electronic device.
FIG. 3B is a plan view, and FIG.
Is a longitudinal sectional view of each of the bb lines, and FIG.
FIG. This device is a table of a flat substrate 1 made of quartz.
The cathode electrode 303, the gate electrode 305, and the anode
The gate electrode 307 is provided. The cathode electrode 303 is made of SiO 2
Overhanging on the surface of the island-like insulating layer 302
It is formed of a thin film having projections 4 (for example, a thickness of about 2000).
It is. The cathode electrode 303 is obtained by laminating a plurality of thin films
(For example, a molybdenum thin film laminated on a tungsten thin film
). The emission protrusion 4 is located on the surface of the flat substrate 1.
In the direction of the gate electrode 305 parallel to the
Do not have the island-shaped insulating layer 302 near the tip. Discharge
The radius of curvature of the tip in the plane direction of Ki 4 is 400 angstroms.
Less than
【０１０７】ゲート電極３０５はカソード電極３０３に
自己整合的に形成されており、五角柱の形状のうちカソ
ード電極３０３の方向の一角θが例えば６０°〜９０°
の角度を有する。放出突起４は隣接するゲート電極３０
５の中間の位置に等距離に形成されている。従って、放
出突起４近傍の電界分布は左右対称となる。ゲート電極
３０５の五角柱の高さＧをカソード電極３０３より高く
形成すると、放出突起４近傍の電界分布は左右対称であ
るとともに上下方向においてもほぼ均一になる。従っ
て、カソード電極３０３とゲート電極３０５との間の電
界によって放出突起４から放出された電子は隣接するゲ
ート電極３０５間の間を通過しアノード電極３０７に効
率的に到達し、ゲート電流に流れ込む無効電流を著しく
軽減することができる。すなわちＩａ／Ｉｇ特性（電力
変換効率）が著しく改善される。The gate electrode 305 is formed in a self-aligned manner with the cathode electrode 303, and one angle θ of the direction of the cathode electrode 303 in the shape of a pentagonal prism is, for example, 60 ° to 90 °.
Angle. The emission projections 4 are adjacent
5 are formed equidistantly at an intermediate position. Therefore, the electric field distribution in the vicinity of the emission protrusion 4 is bilaterally symmetric. When the height G of the pentagonal column of the gate electrode 305 is higher than the height of the cathode electrode 303, the electric field distribution in the vicinity of the emission protrusion 4 is bilaterally symmetric and substantially uniform in the vertical direction. Therefore, the electrons emitted from the emission projections 4 by the electric field between the cathode electrode 303 and the gate electrode 305 pass between the adjacent gate electrodes 305, efficiently reach the anode electrode 307, and flow into the gate current. The current can be significantly reduced. That is, the Ia / Ig characteristics (power conversion efficiency) are significantly improved.
【０１０８】ゲート電極３０５の構造は五角柱に限られ
るものではなく、放出突起４の近傍の電界分布を対称に
形成させ、放出電子が効率的にアノード電極３０７に放
出される柱状のものであればよい（例えば三角柱、後部
が曲率を有する柱等）。The structure of the gate electrode 305 is not limited to a pentagonal prism, but may be a columnar shape in which the electric field distribution near the emission projections 4 is formed symmetrically and emitted electrons are efficiently emitted to the anode electrode 307. (Eg, a triangular prism, a column having a curved rear portion, etc.).
【０１０９】本実施形態は平面型三極電界電子放出装置
を開示したが、本発明は四極、五極の多極電界電子放出
装置においても実施できる。Although the present embodiment has disclosed a planar triode field emission device, the present invention can also be implemented in a quadrupole or pentapole multipole field emission device.
【０１１０】図２７において７１はゲート電極配線であ
る。各部の寸法を例示すると、ゲート電極３０５間の距
離Ａ３μｍ、ゲート電極３０５の五角柱の辺Ｂ５μｍ、
辺Ｃ７μｍ、ゲート電極３０５とカソード電極３０５間
のギャップＤ１．５μｍ、島状絶縁層３０２の厚さＥ
０．５μｍ、ゲート電極３０３の厚さＦ０．１μｍであ
る。In FIG. 27, reference numeral 71 denotes a gate electrode wiring. To illustrate the dimensions of each part, the distance A between the gate electrodes 305 is 3 μm, the side B of the pentagonal prism of the gate electrode 305 is 5 μm,
Side C7 μm, gap D between gate electrode 305 and cathode electrode 305 1.5 μm, thickness E of island-shaped insulating layer 302
The thickness is 0.5 μm, and the thickness F of the gate electrode 303 is 0.1 μm.
【０１１１】次に、上記発明装置の製造方法の概略を説
明する。図２８、図２９、図３０はその製造工程の説明
図である。まず、図２８（ａ）の縦断面図に示すように
石英ガラス等の基板１の表面に熱ＣＶＤ等の方法でＳｉ
Ｏ２ 膜３１１を、さらにその上にスパッタリング等の
方法でタングステン膜３１２を形成する。その膜の材料
はタングステンに限らず例えばタンタルなどであっても
よい。その後、図２８（ｂ）の平面図に示すように、ゲ
ート電極の柱状の形状（平面図）をした、レジスト穴３
１３を残してレジスト膜３１４を形成する。図２８
（ｃ）は、図２８（ｂ）のｂ−ｂ線の縦断面図であり、
符号は図２８（ａ）、図２８（ｂ）と同じである。これ
をＣＦ４ ガス等でエッチングすると、レジスト穴３１
３に露出しているタングステン膜３１５がエッチングさ
れ、図２８（ｃ）は図２９（ａ）の縦断面図に示すよう
にＳｉＯ２ 膜３１６が露出する。Next, an outline of a method of manufacturing the above-described apparatus of the present invention will be described. 28, 29, and 30 are explanatory views of the manufacturing process. First, as shown in a vertical sectional view of FIG. 28A, a surface of a substrate 1 such as quartz glass is coated with Si by a method such as thermal CVD.
An O 2 film 311 is formed thereon, and a tungsten film 312 is further formed thereon by a method such as sputtering. The material of the film is not limited to tungsten, and may be, for example, tantalum. Thereafter, as shown in the plan view of FIG. 28B, a resist hole 3 having a columnar shape (plan view) of the gate electrode is formed.
A resist film 314 is formed leaving 13. FIG.
(C) is a longitudinal sectional view taken along line bb of FIG.
The reference numerals are the same as those in FIGS. 28 (a) and 28 (b). When this is etched with CF 4 gas or the like, a resist hole 31 is formed.
The tungsten film 315 exposed at 3 is etched, and the SiO 2 film 316 is exposed as shown in FIG.
【０１１２】その後ＨＦ系のエッチャントでエッチング
すると、図２９（ａ）のＳｉＯ２膜３１６がエッチング
され、それを過剰エッチングすると図２９（ｂ）のよう
にＳｉＯ２ 膜３１１の縦断面は略逆テーパ状になる。
次にＣＨ４ 系エッチャントでタングステン膜３１２を
エッチングすると図２９（ｃ）平面図、及びそのｃ−ｃ
線の縦断面図である図２９（ｄ）に示すように、タング
ステン膜３１２のエッチングは破線３１７、３１８まで
進み、カソードの放出突起３１９が形成される。この放
出突起３１９は逆テーパ状のＳｉＯ２ 膜上に形成され
ている。[0112] If you then etched with an etchant of HF system, a SiO2 film 316 is etched in FIG. 29 (a), a longitudinal section of the SiO 2 film 311 as shown in FIG. 29 (b) Excessive etching it is substantially inversely tapered become.
Next, when the tungsten film 312 is etched with a CH 4 -based etchant, a plan view of FIG.
As shown in FIG. 29D, which is a vertical sectional view of the line, the etching of the tungsten film 312 proceeds to broken lines 317 and 318, and the emission protrusion 319 of the cathode is formed. The emission projection 319 is formed on a reverse tapered SiO 2 film.
【０１１３】本発明の方法は、レジスト穴３１３から進
入したエッチング剤がレジスト穴３１３の形状にそって
タングステン膜を隣接するレジスト穴３１３の双方から
過剰エッチングするので形成されたカソード電極の放出
突起３１９の先端はシャープになるとともに、その先端
の位置は隣接するレジスト穴３１３と等距離になる。従
って、製造工程において、レジスト穴３１３の設定位置
に誤差が生じても形成された放出突起３１９は常に隣接
するレジスト穴３１３の中間に位置することが可能とな
り、放出突起３１９とゲート電極で形成される電界分布
が常に左右対称となる。すなわちカソード電極とゲート
電極を自己整合的に形成することが可能である。According to the method of the present invention, since the etching agent entering from the resist hole 313 over-etches the tungsten film from both the adjacent resist holes 313 along the shape of the resist hole 313, the emission protrusion 319 of the cathode electrode formed is formed. Is sharp, and the position of the tip is equidistant from the adjacent resist hole 313. Therefore, in the manufacturing process, even if an error occurs in the set position of the resist hole 313, the formed emission protrusion 319 can always be located in the middle of the adjacent resist hole 313, and is formed by the emission protrusion 319 and the gate electrode. The electric field distribution is always bilaterally symmetric. That is, the cathode electrode and the gate electrode can be formed in a self-aligned manner.
【０１１４】その後、モリブデン等のゲート電極を形成
する材料を蒸着又はスパッタリングによって膜形成する
と、断面図の図３０（ａ）に示すようにモリブデン膜３
２１、３２２が形成され、モリブデン膜３２１は平面形
状がレジスト穴３１３の形状をもったゲート電極とな
る。蒸着又はスパッタリングの製造条件によりモリブデ
ン膜３２１はタングステン膜３１２の高さより形成する
ことが可能である。次にレジスト膜３１４をリフトオフ
すれば図３０（ａ）は図３０（ｂ）のようになり、図２
７（ｃ）に示すようなカソード電極とゲート電極が形成
される。Thereafter, when a material for forming a gate electrode such as molybdenum is formed by vapor deposition or sputtering, the molybdenum film 3 is formed as shown in FIG.
21 and 322 are formed, and the molybdenum film 321 becomes a gate electrode having a planar shape of a resist hole 313. The molybdenum film 321 can be formed at a height higher than that of the tungsten film 312 depending on manufacturing conditions for vapor deposition or sputtering. Next, if the resist film 314 is lifted off, FIG. 30A becomes as shown in FIG.
A cathode electrode and a gate electrode as shown in FIG. 7 (c) are formed.
【０１１５】本発明において、アノード電極の形成は、
図２９（ｃ）の工程において過剰エッチングにより形成
された破線３１７をエッヂとするタングステン膜３２０
をアノード電極として用いてもよい。又、アノード電極
は別途形成してもよいが、その場合、タングステン膜３
２０は多極電界電子装置のコントロール電極として利用
してもよいし、不要ならば除去してもよい。In the present invention, the anode electrode is formed by
A tungsten film 320 with a dashed line 317 formed by over-etching in the step of FIG.
May be used as the anode electrode. In addition, the anode electrode may be formed separately.
Reference numeral 20 may be used as a control electrode of a multi-pole electric field electronic device, or may be removed if unnecessary.
【０１１６】なお、図２７のゲート電極配線７１はあら
かじめフォトマスクによってパターン化しておく。従っ
て、本製造方法は、ゲート電極配線のパターン化のフォ
トマスク工程と、図２８（ｂ）のレジスト膜形成のフォ
トマスク工程の二つのフォトマスク工程によって製造す
ることが可能である。The gate electrode wiring 71 shown in FIG. 27 is patterned in advance using a photomask. Therefore, the present manufacturing method can be manufactured by two photomask processes, that is, a photomask process for patterning the gate electrode wiring and a photomask process for forming the resist film in FIG.
【０１１７】本発明の装置及び製造方法はカソード電極
の厚さを大きくしたものにも適用できる。従来の多極電
界電子放出装置のカソード電極の厚さは約０．１μｍで
あるが、放出突起形状を有したままこれを厚くした（例
えば１μｍ）場合（ウエッジ型）は、放出電流が多く大
電力用に適する。本発明の製造方法においては、タング
ステン膜３１２が厚い場合であっても、カソード電極の
放出突起はシャープに形成されるので同様に製造するこ
とができる。The device and the manufacturing method of the present invention can be applied to a device having a thick cathode electrode. Although the thickness of the cathode electrode of the conventional multipolar field emission device is about 0.1 μm, if the thickness is increased (for example, 1 μm) while maintaining the emission projection shape (wedge type), the emission current is large and large. Suitable for electric power. In the manufacturing method of the present invention, even when the tungsten film 312 is thick, the emission projections of the cathode electrode are formed sharply, so that the same manufacturing can be performed.
【０１１８】又、ゲート電極配線７１の位置は任意に形
成できるので、これをカソード電極側に近づけて形成す
ればカソード電極とゲート電極間の電界が高まり、電界
効率の良い装置を提供することができる。Further, since the position of the gate electrode wiring 71 can be arbitrarily formed, if the gate electrode wiring 71 is formed close to the cathode electrode side, the electric field between the cathode electrode and the gate electrode is increased, so that a device having high electric field efficiency can be provided. it can.
【０１１９】上記製造方法の図３０（ａ）の工程におい
て、モリブデン膜３２１を蒸着又はスパッタリング等で
形成する際、図３１に示すようなモリブデン膜３２１と
モリブデン膜３２２との間にモリブデンのブリッジ３２
３ができることがある。これはゲート電極の形成に不都
合であるので、かようなブリッジ３２３を形成せしめな
い製造方法を採用するとよい。When the molybdenum film 321 is formed by vapor deposition or sputtering in the step of FIG. 30A of the above-mentioned manufacturing method, the molybdenum bridge 321 between the molybdenum films 321 and 322 as shown in FIG.
3 can be done. Since this is inconvenient for forming the gate electrode, it is preferable to adopt a manufacturing method that does not allow the bridge 323 to be formed.
【０１２０】以下、その製造方法を例示する。図３２
（ａ）は図２８（ｃ）と同じ工程を示す工程を部分拡大
したものであるが、あらかじめ基板１上にゲート電極配
線を形成する際、レジスト穴の形状に対応した配線パタ
ーン３２５（材質は問わないが例えばアルミニウム）を
形成しておく。Hereinafter, the manufacturing method will be exemplified. FIG.
FIG. 28A is a partially enlarged view showing the same step as FIG. 28C. However, when a gate electrode wiring is formed on the substrate 1 in advance, a wiring pattern 325 corresponding to the shape of the resist hole (the material is It does not matter, for example, aluminum) is formed.
【０１２１】この状態において、ＳｉＯ２ 膜３１１を
過剰エッチングすると、同図（ｂ）に示すように配線パ
ターン３２５が露出するので、同図（ｃ）に示すように
その配線パターン３２５の上に蒸着又はスパッタリング
によってアルミニウム膜層３２６を薄く形成する。３２
７はレジスト３１４の上に形成されたアルミニウム膜層
である。In this state, if the SiO 2 film 311 is over-etched, the wiring pattern 325 is exposed as shown in FIG. 4B, and thus the SiO 2 film 311 is deposited on the wiring pattern 325 as shown in FIG. Alternatively, the aluminum film layer 326 is formed thin by sputtering. 32
Reference numeral 7 denotes an aluminum film layer formed on the resist 314.
【０１２２】次にタングステン膜３１２を過剰エッチン
グした後（同図（ｄ））、レジスト穴３２８の周辺のレ
ジスト膜３１４をＯ２ プラズマ等によって除去し（同
図（ｅ））、次にゲート電極の素材となるゲート電極金
属３２９（アルミニウム又はモリブデンのいずれであっ
てもよい。）を蒸着又はスパッタリングによって形成し
（同図（ｆ））、その後レジストオフすればよい。（同
図（ｇ））。この製造工程によって、ゲート電極を形成
する際、レジスト１４の周辺が除去されているので上記
のようなブリッジが形成されにくい。Next, after excessively etching the tungsten film 312 (FIG. 4D), the resist film 314 around the resist hole 328 is removed by O 2 plasma or the like (FIG. 4E), and then the gate electrode is formed. A gate electrode metal 329 (either aluminum or molybdenum) may be formed by vapor deposition or sputtering (FIG. 1F), and then the resist may be turned off. (Figure (g)). In this manufacturing process, when the gate electrode is formed, the periphery of the resist 14 is removed, so that the above-described bridge is not easily formed.
【０１２３】[0123]
【発明の効果】本発明は上記の構成を有するので、以下
の顕著な効果を有する。 （１）コントロール電極の電圧とアノード電流は線形関
係にあるため、入出力の伝達特性が線形である。しかも
陽極抵抗が非常に大きい。従って、従来技術では困難で
あった線形増幅器にも利用できる。 （２）ゲートに流れる無効電流が著しく軽減し、消費電
流の観点から効率的な線形増幅作用を有する電界電子放
出装置である。 （３）コントロール電極の入力抵抗が非常に大きいた
め、電界効果型の増幅器、スイッチングデバイスに利用
できる。 （４）従来の熱電子放出型真空管と比較して、扱える電
流、電圧、電力が同等以上であって、かつ、非常に小型
である。 （５）相互コンダクタンス、伝達特性の線形度合をゲー
ト電圧によって制御できるため、同一の装置によって特
性パラメータが異なる回路を簡単に構成できる。 （６）周波数特性の優れたもの、電力効率の優れたも
の、扱える電力の大小など、用途に応じた装置の構成に
対して自由度が大きい。Since the present invention has the above-mentioned structure, it has the following remarkable effects. (1) Since the voltage of the control electrode and the anode current are in a linear relationship, the input / output transfer characteristics are linear. Moreover, the anode resistance is very large. Therefore, the present invention can be used for a linear amplifier, which has been difficult in the related art. (2) The field electron emission device has a linear amplifying function in which the reactive current flowing through the gate is remarkably reduced and the current consumption is reduced. (3) Since the input resistance of the control electrode is very large, it can be used for a field effect amplifier and a switching device. (4) Compared to a conventional thermionic emission type vacuum tube, the current, voltage and power that can be handled are equal to or more than that and are very small. (5) Since the mutual conductance and the degree of linearity of the transfer characteristic can be controlled by the gate voltage, a circuit having different characteristic parameters can be easily constituted by the same device. (6) There is a large degree of freedom in the configuration of the device according to the application, such as a device with excellent frequency characteristics, a device with excellent power efficiency, and a large or small amount of power that can be handled.
【図１】新規な四極電界電子放出装置の部分斜視図。FIG. 1 is a partial perspective view of a novel quadrupole field electron emission device.
【図２】図１に示す四極電界電子放出装置の製造方法の
製造方法の工程図。FIG. 2 is a process chart of a manufacturing method of the manufacturing method of the quadrupole field emission device shown in FIG.
【図３】本発明の実施形態を示す新規な四極電界電子放
出装置の部分拡大斜視図。FIG. 3 is a partially enlarged perspective view of a novel quadrupole field emission device showing an embodiment of the present invention.
【図４】図３に示す四極電界電子放出装置の製造方法の
工程図（縦断面図）。FIG. 4 is a process diagram (longitudinal sectional view) of a method for manufacturing the quadrupole field electron emission device shown in FIG. 3;
【図５】図４に示す工程図の平面図。FIG. 5 is a plan view of the process diagram shown in FIG. 4;
【図６】図１に示す四極電界電子放出装置を用いた平面
型四極真空管の概略平面図及びそのＡ−Ａ線に沿った概
略縦断面図。FIG. 6 is a schematic plan view of a plane type quadrupole vacuum tube using the quadrupole field electron emission device shown in FIG. 1 and a schematic longitudinal sectional view thereof along line AA.
【図７】四極電界電子放出装置を用いたカソード電極接
地型の電気接続図。FIG. 7 is an electrical connection diagram of a grounded cathode electrode using a quadrupole field emission device.
【図８】図７の電子放出特性を示すグラフ。8 is a graph showing the electron emission characteristics of FIG.
【図９】図７の入出力静特性を示すグラフ。FIG. 9 is a graph showing input / output static characteristics of FIG. 7;
【図１０】図７のアノード静特性を示すグラフ。FIG. 10 is a graph showing the anode static characteristics of FIG. 7;
【図１１】四極電界電子放出装置のコントロール電圧に
対するゲート電流、アノード電流、コントロール電流の
関係を示す図。FIG. 11 is a diagram showing a relationship between a gate current, an anode current, and a control current with respect to a control voltage of the quadrupole field electron emission device.
【図１２】四極電界電子放出装置のアノード特性図。FIG. 12 is an anode characteristic diagram of a quadrupole field electron emission device.
【図１３】四極電界電子放出装置の他の電気接続図。FIG. 13 is another electrical connection diagram of the quadrupole field electron emission device.
【図１４】四極電界電子放出装置の他の電気接続図。FIG. 14 is another electrical connection diagram of the quadrupole field electron emission device.
【図１５】図１４の電気接続図の場合のアノード特性。FIG. 15 shows anode characteristics in the case of the electrical connection diagram of FIG.
【図１６】五極電界電子放出装置の電気接続図。FIG. 16 is an electrical connection diagram of a pentapole field electron emission device.
【図１７】図１６の電気接続図の場合のアノード特性。FIG. 17 shows anode characteristics in the case of the electrical connection diagram of FIG.
【図１８】（Ａ）は六極電界電子放出装置の概略平面
図、（Ｂ）、（Ｃ）はその概略縦断面図。18A is a schematic plan view of a hexapole field emission device, and FIGS. 18B and 18C are schematic longitudinal sectional views thereof.
【図１９】図１８に示す六極電界電子放出装置の製造工
程図。FIG. 19 is a manufacturing process diagram of the hexapole field emission device shown in FIG. 18;
【図２０】六極電界電子放出装置を利用した六極真空管
の概略斜視図。FIG. 20 is a schematic perspective view of a hexapole vacuum tube using a hexapole field emission device.
【図２１】六極電界電子放出装置の電気接続図。FIG. 21 is an electrical connection diagram of a hexapole field emission device.
【図２２】六極電界電子放出装置の他の電気接続図。FIG. 22 is another electrical connection diagram of the hexapole field electron emission device.
【図２３】図２２におけるアノード特性図。FIG. 23 is an anode characteristic diagram in FIG. 22.
【図２４】縦型の四極電界電子放出装置の概略縦断面
図。FIG. 24 is a schematic longitudinal sectional view of a vertical quadrupole field electron emission device.
【図２５】ゲート電極及びコントロール電極に開口部を
設けた四極電界電子放出装置の概略斜視図。FIG. 25 is a schematic perspective view of a quadrupole field electron emission device having openings in a gate electrode and a control electrode.
【図２６】図２５のコントロール電極を柱状電極とした
実施形態の概略斜視図。26 is a schematic perspective view of an embodiment in which the control electrode in FIG. 25 is a columnar electrode.
【図２７】（ａ）は本発明の他の実施形態を示す三極電
界電子放出装置の平面図。（ｂ）は（ａ）のａ−ａ線の
縦断面図。（ｃ）は（ａ）のｂ−ｂ線の縦断面図。
（ｄ）は、部分斜視図。FIG. 27 (a) is a plan view of a triode field emission device showing another embodiment of the present invention. (B) is a longitudinal sectional view taken along line aa of (a). (C) is a longitudinal sectional view taken along line bb of (a).
(D) is a partial perspective view.
【図２８】図２７の三極電界電子放出装置の製造方法を
説明する工程図。FIG. 28 is a process chart illustrating a method for manufacturing the triode field electron emission device of FIG. 27.
【図２９】図２７の三極電界電子放出装置の製造方法を
説明する工程図。FIG. 29 is a process chart illustrating a method for manufacturing the triode field electron emission device of FIG. 27.
【図３０】図２７の三極電界電子放出装置の製造方法を
説明する工程図。FIG. 30 is a process chart illustrating a method for manufacturing the triode field emission device of FIG. 27.
【図３１】図２９〜３０の製造方法においてブリッジが
形成する場合の説明図。FIG. 31 is an explanatory view of a case where a bridge is formed in the manufacturing method of FIGS. 29 to 30;
【図３２】図２９〜３０の製造方法においてブリッジを
形成させない場合の説明図。FIG. 32 is an explanatory view in the case where no bridge is formed in the manufacturing method of FIGS. 29 to 30;
【図３３】従来の三極電子電界放出装置の概略平面図。FIG. 33 is a schematic plan view of a conventional triode field emission device.
１ 平面基板 ２ 島状絶縁層 ３ カソード電極 ３ａ 第一カソード電極 ３ｂ 第二カソード電極 ４ 放出突起 ５ ゲート電極 ６ コントロール電極 ７ アノード電極 ７ａ 第一アノード電極 ７ｂ 第二アノード電極 DESCRIPTION OF SYMBOLS 1 Planar substrate 2 Island-shaped insulating layer 3 Cathode electrode 3a First cathode electrode 3b Second cathode electrode 4 Emission protrusion 5 Gate electrode 6 Control electrode 7 Anode electrode 7a First anode electrode 7b Second anode electrode
─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成１３年５月９日（２００１．５．９）[Submission date] May 9, 2001 (2001.5.9)
【手続補正１】[Procedure amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】特許請求の範囲[Correction target item name] Claims
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【特許請求の範囲】[Claims]
───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 特願平3−222088 (32)優先日 平成３年８月７日(1991．8．7) (33)優先権主張国 日本（ＪＰ） (31)優先権主張番号 特願平3−309757 (32)優先日 平成３年10月29日(1991．10．29) (33)優先権主張国 日本（ＪＰ） ──────────────────────────────────────────────────続 き Continued on the front page (31) Priority claim number Japanese Patent Application No. Hei 3-222088 (32) Priority date August 7, 1991 (8.7. 1991) (33) Priority claim country Japan (JP) (31) Priority claim number Japanese Patent Application No. 3-309757 (32) Priority date October 29, 1991 (1991.10.29) (33) Priority claim country Japan (JP)
Claims (4)
面基板の概ね垂直な錘軸を有する錘形状のカソード電極
と、前記平面基板の表面に設けられ前記カソード電極の
周囲で開口された第一絶縁層と、前記第一絶縁層の表面
に設けられ前記カソード電極の周囲で開口されたゲート
電極と、前記平面基板に真空層を介して配置された対向
基板の表面に設けられたアノード電極と、前記ゲート電
極と前記アノード電極の中間に設けられたコントロール
電極とを少なくも具備することを特徴とする電界電子放
出装置。1. A weight-shaped cathode electrode provided on the surface of a conductive flat substrate and having a weight axis substantially perpendicular to the flat substrate, and a cathode electrode provided on the surface of the flat substrate and opened around the cathode electrode. An insulating layer, a gate electrode provided on the surface of the first insulating layer and opened around the cathode electrode, and an anode electrode provided on the surface of a counter substrate disposed on the planar substrate via a vacuum layer And at least a control electrode provided between the gate electrode and the anode electrode.
層上に形成され、該絶縁層よりオーバーハングした複数
の放出突起を有するカソード電極、該絶縁性平面基板の
表面に形成され、放出電子を収集せしめるアノード電
極、該カソード電極と該アノード電極の間に設けられた
複数の柱状のゲート電極を含んで構成され、該放出突起
は隣接するゲート電極の中間に位置し、該ゲート電極の
形状はカソード電極側に該放出突起に対応した突起状と
なっていることを特徴とする電界電子放出装置。2. A cathode electrode formed on an insulating layer provided on a surface of an insulating flat substrate and having a plurality of emission projections overhanging from the insulating layer. An anode electrode for collecting electrons, a plurality of columnar gate electrodes provided between the cathode electrode and the anode electrode, the emission protrusion is located in the middle of an adjacent gate electrode, A field electron emission device having a shape corresponding to the emission projection on the cathode electrode side.
出突起を有するカソード電極を具備する電界電子放出装
置の製造方法において、前記平面基板の表面にエッチン
グマスク層、前記エッチングマスク層の表面にカソード
電極層、前記カソード電極層の表面にエッチング保護層
を積層して形成する工程と、前記エッチングマスク層を
加工し放出突起形状を有するエッチングマスクを形成す
る工程と、前記エッチングマスクの平面形状に前記カソ
ード電極層を加工し放出突起を具備するカソード電極を
形成する工程とを少なくも含むことを特徴とする電界電
子放出装置の製造方法。3. A method of manufacturing a field electron emission device having a cathode electrode having emission projections projecting substantially parallel to a surface of a flat substrate, wherein an etching mask layer is formed on the surface of the flat substrate, A step of forming a cathode electrode layer by laminating an etching protection layer on the surface of the cathode electrode layer; a step of processing the etching mask layer to form an etching mask having an emission projection shape; Processing the cathode electrode layer to form a cathode electrode having emission projections.
形成する工程と、前記エッチングマスク層の表面にカソ
ード電極層を形成する工程と、前記カソード電極層の表
面にレジスト層を形成する工程と、前記カソード電極層
を前記レジスト層の平面形状に加工する工程と、前記エ
ッチングマスク層を過剰エッチング法にて加工しエッチ
ングマスクを形成する工程と、前記カソード電極層を前
記エッチングマスクの形状に加工しカソード電極を形成
する工程と、前記カソード電極の周囲下部の前記エッチ
ングマスクを除去し前記カソード電極を庇形状に形成す
る工程と、方向性粒子堆積法にてゲート電極層を形成す
る工程と、前記ゲート電極層を加工しゲート電極を形成
する工程とを少なくも含むことを特徴とする電界電子放
出装置の製造方法。4. A step of forming an etching mask layer on a surface of a flat substrate, a step of forming a cathode electrode layer on a surface of the etching mask layer, and a step of forming a resist layer on a surface of the cathode electrode layer. Processing the cathode electrode layer into a planar shape of the resist layer, processing the etching mask layer by an excessive etching method to form an etching mask, and processing the cathode electrode layer into the shape of the etching mask. Forming a cathode electrode, removing the etching mask around the cathode electrode and forming the cathode electrode in an eaves shape, forming a gate electrode layer by a directional particle deposition method, A method for manufacturing a field electron emission device, comprising at least a step of processing a gate electrode layer to form a gate electrode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001109747A JP3468299B2 (en) | 1991-05-13 | 2001-04-09 | Electron emission device |
Applications Claiming Priority (11)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10750591 | 1991-05-13 | ||
| JP16463691 | 1991-07-04 | ||
| JP18620391 | 1991-07-25 | ||
| JP22208891 | 1991-08-07 | ||
| JP30975791 | 1991-10-29 | ||
| JP3-107505 | 1991-10-29 | ||
| JP3-222088 | 1991-10-29 | ||
| JP3-309757 | 1991-10-29 | ||
| JP3-164636 | 1991-10-29 | ||
| JP3-186203 | 1991-10-29 | ||
| JP2001109747A JP3468299B2 (en) | 1991-05-13 | 2001-04-09 | Electron emission device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8038092A Division JP3235172B2 (en) | 1991-05-13 | 1992-03-02 | Field electron emission device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001351507A true JP2001351507A (en) | 2001-12-21 |
| JP3468299B2 JP3468299B2 (en) | 2003-11-17 |
Family
ID=27552272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001109747A Expired - Fee Related JP3468299B2 (en) | 1991-05-13 | 2001-04-09 | Electron emission device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3468299B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015105260A1 (en) * | 2014-01-13 | 2015-07-16 | Vacuum Science & Instrument Co., Ltd | X-ray generator having anti-charging structure of triode electron emitting device |
-
2001
- 2001-04-09 JP JP2001109747A patent/JP3468299B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015105260A1 (en) * | 2014-01-13 | 2015-07-16 | Vacuum Science & Instrument Co., Ltd | X-ray generator having anti-charging structure of triode electron emitting device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3468299B2 (en) | 2003-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3235172B2 (en) | Field electron emission device | |
| US7504767B2 (en) | Electrode structures, display devices containing the same | |
| US6204597B1 (en) | Field emission device having dielectric focusing layers | |
| US5214346A (en) | Microelectronic vacuum field emission device | |
| JPH06223707A (en) | Silicon field emission device and its manufacture | |
| US5969467A (en) | Field emission cathode and cleaning method therefor | |
| JP3151837B2 (en) | Field electron emission device | |
| JP3407289B2 (en) | Electron emission device and driving method thereof | |
| JP3468299B2 (en) | Electron emission device | |
| JPH08339757A (en) | Method of designing and manufacturing optimal gate control for side face field emission device | |
| JP2002134000A (en) | Electron emitting device | |
| JP3084768B2 (en) | Field emission type cathode device | |
| JP2005317534A (en) | Electron emission display device | |
| US2256311A (en) | Electron beam tube | |
| JPH04341726A (en) | Manufacture of electric field electron emitting device | |
| JP3097523B2 (en) | Method for manufacturing field emission element | |
| KR100766894B1 (en) | Method for fabricating field emission display device | |
| JP2000173512A (en) | Field ion emission method display device and its drive method | |
| JP2000268703A (en) | Field emission device | |
| JP2002203469A (en) | Cold cathode electronic device | |
| KR100205056B1 (en) | Manufacturing method of volcano typed metal fea | |
| JP2000195448A (en) | Manufacture of electric field emission type cathode and flat surface type display device | |
| JP2003242877A (en) | Cold electron emission element and manufacturing method thereof | |
| US20090206722A1 (en) | Electron emission device, electron emission type backlight unit employing the electron emission device, and method of manufacturing the electron emission device | |
| JPH08111168A (en) | Field emission type electron emitting element and its manufacture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030806 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |