JP2001332981A - 通信装置および通信方法 - Google Patents
通信装置および通信方法Info
- Publication number
- JP2001332981A JP2001332981A JP2000150535A JP2000150535A JP2001332981A JP 2001332981 A JP2001332981 A JP 2001332981A JP 2000150535 A JP2000150535 A JP 2000150535A JP 2000150535 A JP2000150535 A JP 2000150535A JP 2001332981 A JP2001332981 A JP 2001332981A
- Authority
- JP
- Japan
- Prior art keywords
- information bit
- row
- bit sequence
- mapping
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2602—Signal structure
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
- H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2732—Convolutional interleaver; Interleavers using shift-registers or delay lines like, e.g. Ramsey type interleaver
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2735—Interleaver using powers of a primitive element, e.g. Galois field [GF] interleaver
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2767—Interleaver wherein the permutation pattern or a portion thereof is stored
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2771—Internal interleaver for turbo codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
置を得ること。 【解決手段】 通信装置内のターボ符号器1は、17
(横軸M:素数)×17(縦軸N:自然数)の入力バッ
ファ内に289ビットの情報ビット系列を格納し、素数
を用いて生成された特定の16ビットのランダム系列を
行単位に1ビットずつシフトすることで16種類のラン
ダム系列を生成し、16種類のランダム系列から生成し
た17(M)×17(N)のマッピングパターンにイン
タリーブ長(289ビット)の情報ビット系列をマッピ
ングし、マッピング後の情報ビット系列を列単位に読み
出すインタリーバ32,33を備える構成とする。
Description
復調方式を採用する通信装置に関するものであり、特
に、DMT(Discrete Multi Tone)変復調方式やOF
DM(Orthogonal Frequency Division Multiplex)変
復調方式等により、既存の通信回線を用いたデータ通信
を実現可能とする通信装置および通信方法に関するもの
である。ただし、本発明は、DMT変復調方式によりデ
ータ通信を行う通信装置に限らず、通常の通信回線を介
して、マルチキャリア変復調方式およびシングルキャリ
ア変復調方式により有線通信および無線通信を行うすべ
ての通信装置に適用可能である。
る。たとえば、SS(Spread Spectrum)方式を用いた
広帯域CDMA(W−CDMA:Code Division Multip
le Access)においては、畳込み符号の性能を大きく上
回る誤り訂正符号として、ターボ符号が提案されてい
る。このターボ符号は、情報ビット系列にインタリーブ
を施した系列を既知の符号化系列と並列に符号化するも
ので、シャノン限界に近い特性が得られると言われてお
り、現在最も注目されている誤り訂正符号の1つであ
る。上記W−CDMAにおいては、誤り訂正符号の性能
が、音声伝送やデータ伝送における伝送特性を大きく左
右するため、ターボ符号の適用により伝送特性を大幅に
向上させることができる。
信装置の送信系および受信系の動作を具体的に説明す
る。図14は、送信系において使用されるターボ符号器
の構成を示す図である。図14(a)において、101
は情報ビット系列を畳込み符号化して冗長ビットを出力
する第1の再帰的組織畳込み符号化器であり、102は
インタリーバであり、103はインタリーバ102によ
り入れ替え後の情報ビット系列を畳込み符号化して冗長
ビットを出力する第2の再帰的組織畳込み符号化器であ
る。図14(b)は、第1の再帰的組織畳込み符号化器
101および第2の再帰的組織畳込み符号化器103の
内部構成を示す図であり、2つの再帰的組織畳込み符号
化器は、それぞれ冗長ビットのみを出力する符号化器で
ある。また、上記ターボ符号器で用いられるインタリー
バ102では、情報ビット系列をランダムに入れ替える
処理を行う。
は、同時に、情報ビット系列:x1と、第1の再帰的組
織畳込み符号化器101の処理により情報ビット系列:
x1を符号化した冗長ビット系列:x2と、第2の再帰的
組織畳込み符号化器103の処理によりインタリーブ処
理後の情報ビット系列を符号化した冗長ビット系列:x
3と、を出力する。
ボ復号器の構成を示す図である。図15において、11
1は受信信号:y1と受信信号:y2とから対数尤度比を
算出する第1の復号器であり、112および116は加
算器であり、113および114はインタリーバであ
り、115は受信信号:y1と受信信号:y3とから対数
尤度比を算出する第2の復号器であり、117はデイン
タリーバであり、118は第2の復号器115の出力を
判定して元の情報ビット系列の推定値を出力する判定器
である。なお、受信信号:y1,y2,y3は、それぞれ
情報ビット系列:x1,冗長ビット系列:x2,x3に伝
送路のノイズやフェージングの影響を与えた信号であ
る。
は、まず、第1の復号器111が、受信信号:y1kと受
信信号:y2kから推定される推定情報ビット:x1k´の
対数尤度比:L(x1k´)を算出する(kは時刻を表
す)。ここでは、情報ビット:x 1kが0である確率に対
する情報ビット:x1kが1である確率を求めることとな
る。なお、図示のLe(x1k)は外部情報を表し、La
(x1k)は1つ前の外部情報である事前情報を表す。
である対数尤度比から、第2の復号器115に対する外
部情報を算出する。なお、1回目の復号においては、事
前情報が求められていないため、La(x1k)=0であ
る。
では、受信信号:y1kと外部情報:Le(x1k)を、受
信信号:y3の時刻にあわせるために、信号の並べ替え
を行う。その後、第2の復号器115では、第1の復号
器111と同様に、受信信号:y1と受信信号:y3、お
よび先に算出しておいた外部情報:Le(x1k)に基づ
いて、対数尤度比:L(x1k´)を算出する。そして、
加算器116では、外部情報:Le(x1k)を算出す
る。このとき、デインタリーバ117にて並べ替えられ
た外部情報は、事前情報:La(x1k)として前記第1
の復号器111にフィードバックされる。
を、所定の回数にわたって繰り返し実行することで、よ
り精度の高い対数尤度比を算出し、そして、判定器11
8が、この対数尤度比に基づいて判定を行い、もとの情
報ビット系列を推定する。具体的にいうと、たとえば、
対数尤度比が“L(x1k´)>0”であれば、推定情報
ビット:x1k´を1と判定し、“L(x1k´)≦0”で
あれば、推定情報ビット:x1k´を0と判定する。
上記ターボ符号器で用いられるインタリーバ102の処
理を示す図である。ここで、インタリーバ102により
情報ビット系列をランダムに入れ替える処理について説
明する。
タリーバとして、一般的に、複素インタリーバ(以降、
PILと呼ぶ)が用いられている。このPILは、以下
の3つの特徴をもつ。 N(縦軸:自然数)×M(横軸:自然数)バッファに
おける行と列の入れ替えを行う。 行内のビット入れ替えにおいて、素数を用いた擬似ラ
ンダムパターンを使用する。 行の入れ替えによりクリティカルパターンを回避す
る。
の動作について説明する。たとえば、インタリーブ長:
Lturbo=512bit,N=10,M=P=53(L
turbo/N≦P+1),原始根:g0=2とした場合、マ
ッピングパターン:c(i)は、下記の(1)式のよう
に作成される。 c(i)=(g0×c(i−1))modP …(1) ただし、i=1,2,…,(P−2)とし、c(0)=
1とする。
は、{1,2,4,8,16,32,11,22,4
4,35,17,34,15,30,7,14,28,
3,6,12,24,48,43,33,13,26,
52,51,49,45,37,21,42,31,
9,18,36,19,38,23,46,39,2
5,50,47,41,29,5,10,20,40,
27}となる。
パターンC(i)を、飛ばし読みパターン:pPIP(j)毎
に飛ばし読みすることでビットの入れ替えを行い、j行
のマッピングパターン:Cj(i)を生成する。まず、
ここでは、{pPIP(j)}を得るために、{qj(j=0
〜N−1)}を以下の式(2),(3),(4)の条件
で決定する。 q0=1 …(2) g.c.d{qj,P−1}=1 (ただし、g.c.dは最大公約数) …(3) qj>6,qj>qj-1 (ただし、j=1〜N−1) …(4)
1,13,17,19,23,29,31,37}とな
り、{pPIP(j)}は、{37,31,29,23,1
9,17,13,11,7,1}(ただし、PIP=N
−1〜0)となる。
PIP(j)に基づいてマッピングパターンC(i)をそれぞ
れ飛ばし読みした結果、すなわち、各飛ばし読みパター
ンを用いて各行を並べ替えた結果、を示す図である。
ピングパターンに、インタリーブ長:Lturbo=512
bitのデータをマッピングした場合のデータ配列を示
す図である。ここでは、1行目にデータ{0〜52}
を、2行目にデータ{53〜105}を、3行目にデー
タ{106〜158}を、4行目にデータ{159〜2
11}を、5行目にデータ{212〜264}を、6行
目にデータ{265〜317}を、7行目にデータ{3
18〜370}を、8行目にデータ{371〜423}
を、9行目にデータ{424〜476}を、10行目に
データ{477〜529}を、それぞれマッピングす
る。
ーンを示す図である。ここでは、所定の規則にしたがっ
て、図18のデータ配列に示すような行間の入れ替えを
行い、最終的な並べ替えパターンを生成する(ここで
は、各行の順番を逆にしている)。そして、PILで
は、生成した並べ替えパターンを、列単位、すなわち、
縦に読み出す。
用いることで、広範囲なインタリーブ長(たとえば、L
turbo=257〜8192bit)において、良好な重
み分布となる符号語を生成するターボ符号を、提供する
ことが可能となる。
符号器およびターボ復号器を用いた場合のBER(ビッ
トエラーレート)特性を示す図である。図示のとおり、
SNRが高くなるにしたがってBER特性が向上する。
たとえば、図19のようにBERを用いてターボ符号の
性能を判断する場合、ターボ符号後の「最小ハミング重
み:wmin」が、高SNRのBERに対して影響を与え
る。具体的にいうと、最小ハミング重みが小さいと、エ
ラーフロア領域(BERの下落が緩やかになる領域)の
BERが高くなることが一般的に知られている。
図14に示す系列(x1,x2,x3)のとりうる各パタ
ーンの、‘1’の個数の最小値のことをいう。したがっ
て、たとえば、 x1=…00100100000… x2=…00010100000… x3=…00010101000… という符号語が、‘1’の個数の最小値を示すパターン
の場合、このターボ符号器の最小ハミング重みは、w
min=7となる。ただし、x1は、エンコーダの入力デー
タ系列を表し、x2、x3はエンコーダからの出力データ
系列を表す。
誤り訂正符号として、ターボ符号を適用することによ
り、変調方式の多値化に応じて信号点間距離が近くなる
ような場合においても、音声伝送やデータ伝送における
伝送特性を大幅に向上させることが可能となり、既知の
畳込み符号よりも優れた特性を得ていた。
の入力情報系列に対して(複数本の情報ビット系列があ
る場合にはそのすべての系列に対して)ターボ符号化を
実施し、さらに、受信側にて、符号化されたすべての信
号をターボ復号し、その後、軟判定を行っている。具体
的にいうと、たとえば、16QAMであれば4ビットの
すべてのデータ(0000〜1111:4ビットコンス
タレーション)に対して、256QAMであれば8ビッ
トのすべてのデータに対して、判定を行うことになる。
ターボ符号を採用する従来の通信装置においては、たと
えば、図14(b)に示す従来のターボ符号器で用いら
れているエンコーダ(再帰的組織畳込み符号化器に相
当)およびインタリーバに改善の余地があり、このよう
な従来のエンコーダおよびインタリーバを用いたターボ
符号化が、シャノン限界に近い最適な伝送特性、すなわ
ち、最適なBER特性を得ているとはいえない、という
問題があった。
の情報ビット系列に特化したものであり、2系統の情報
ビット系列には対応していない、という問題があった。
って、マルチキャリア変復調方式およびシングルキャリ
ア変復調方式を用いたすべての通信に適用可能とし、さ
らに、従来技術と比較してBER特性の大幅な向上を実
現可能な通信装置、および通信方法を得ることを目的と
する。
目的を達成するために、本発明にかかる通信装置にあっ
ては、2系統の情報ビット系列を畳込み符号化して第1
の冗長データを出力する第1の再帰的組織畳込み符号化
器と、インタリーブ処理後の前記情報ビット系列を畳込
み符号化して第2の冗長データを出力する第2の再帰的
組織畳込み符号化器と、を備えるターボ符号器を採用
し、さらに、前記ターボ符号器は、「M(横軸:素数)
=2m+1」×「N(縦軸:自然数)=2m+1」の入力
バッファ内に前記情報ビット系列を格納し(mは整
数)、前記素数を用いて生成された特定の(M−1)ビ
ットのランダム系列を行単位に1ビットずつシフトする
ことで、(M−1)種類のランダム系列を生成し、さら
に、すべてのランダム系列における各行のMビット目に
最小値をマッピングし、かつN行目のマッピングパター
ンを1行目と同一とすることで、M×Nのマッピングパ
ターンを生成し、前記M×Nのマッピングパターンに、
インタリーブ長の情報ビット系列をマッピングし、前記
マッピング後の情報ビット系列を列単位に読み出し、前
記第2の再帰的組織畳込み符号化器に対して出力するイ
ンタリーバ、を備えることを特徴とする。
記インタリーバは、前記2系統の情報ビット系列を入力
バッファに格納する場合、それらの信号点間距離が0と
ならないように、少なくともいずれか一方の行を入れ替
えることを特徴とする。
記インタリーバは、前記(M−1)種類のランダム系列
として、(M−1)×(N−1)のバッファ内でラテン
スクエアパターンを形成することを特徴とする。
記インタリーバは、「N(縦軸:自然数)≧2m+1」
を満たすように、Nを決定することを特徴とする。
記インタリーバは、前記素数(M−1)種類のランダム
系列におけるすべての行の先頭に、最大値をマッピング
し、かつN行目のマッピングパターンを1行目と同一と
することで、M×Nのマッピングパターンを生成するこ
とを特徴とする。
ターボ符号器内で2系統の情報ビット系列の並べ替えを
行い、たとえば、「M(横軸:素数)=2m+1」×
「N(縦軸:自然数)=2m+1」の入力バッファ内に
前記情報ビット系列を格納するビット系列格納ステップ
と、前記素数を用いて生成された特定の(M−1)ビッ
トのランダム系列を行単位に1ビットずつシフトするこ
とで、(M−1)種類のランダム系列を生成し、さら
に、すべてのランダム系列における各行のMビット目に
最小値をマッピングし、かつN行目のマッピングパター
ンを1行目と同一とすることで、M×Nのマッピングパ
ターンを生成するマッピングパターン生成ステップと、
前記M×Nのマッピングパターンに、インタリーブ長の
情報ビット系列をマッピングするマッピングステップ
と、前記マッピング後の情報ビット系列を列単位に読み
出すビット系列読み出しステップと、を含むことを特徴
とする。
記ビット系列格納ステップにあっては、前記2系統の情
報ビット系列を入力バッファに格納する場合、それらの
信号点間距離が0とならないように、少なくともいずれ
か一方の行を入れ替えることを特徴とする。
記マッピングパターン生成ステップにあっては、前記
(M−1)種類のランダム系列として、(M−1)×
(N−1)のバッファ内でラテンスクエアパターンを形
成することを特徴とする。
さらに、「N(縦軸:自然数)≧2 m+1」を満たすよ
うに、Nを決定することを特徴とする。
記マッピングパターン生成ステップにあっては、前記素
数(M−1)種類のランダム系列におけるすべての行の
先頭に、最大値をマッピングし、かつN行目のマッピン
グパターンを1行目と同一とすることで、M×Nのマッ
ピングパターンを生成することを特徴とする。
の実施の形態を図面に基づいて詳細に説明する。なお、
この実施の形態によりこの発明が限定されるものではな
い。
信装置で使用される符号器(ターボ符号器)、および復
号器(ターボ復号器と硬判定器とR/S(リードソロモ
ン符号)デコーダの組み合わせ)の構成を示す図であ
り、詳細には、図1(a)が本実施の形態における符号
器の構成を示す図であり、図1(b)が本実施の形態に
おける復号器の構成を示す図である。
は、上記符号器および復号器の両方の構成を備えること
とし、高精度なデータ誤り訂正能力をもつことにより、
データ通信および音声通信において優れた伝送特性を得
る。なお、本実施の形態においては、説明の便宜上、上
記両方の構成を備えることとしたが、たとえば、2つの
うちの符号器だけを備える送信機を想定することとして
もよいし、一方、復号器だけを備える受信機を想定する
こととしてもよい。
誤り訂正符号としてターボ符号を採用することによりシ
ャノン限界に近い性能を得ることが可能なターボ符号器
であり、たとえば、ターボ符号器1では、2ビットの情
報ビットの入力に対して、2ビットの情報ビットと2ビ
ットの冗長ビットとを出力する。さらに、ここでは、受
信側において各情報ビットに対する訂正能力が均一にな
るように、各冗長ビットを生成する。
は受信信号:Lcy(後述の受信信号:y2,y1,ya
に相当)から対数尤度比を算出する第1の復号器であ
り、12および16は加算器であり、13および14は
インタリーバであり、15は受信信号:Lcy(後述の
受信信号:y2,y1,ybに相当)から対数尤度比を算
出する第2の復号器であり、17はデインタリーバであ
り、18は第1の復号器11の出力を判定して元の情報
ビット系列の推定値を出力する第1の判定器であり、1
9はリードソロモン符号を復号してより精度の高い情報
ビット系列を出力する第1のR/Sデコーダであり、2
0は第2の復号器15の出力を判定して元の情報ビット
系列の推定値を出力する第2の判定器であり、21はリ
ードソロモン符号を復号してさらに精度の高い情報ビッ
ト系列を出力する第2のR/Sデコーダであり、22は
Lcy(後述の受信信号:y3,y4…に相当)を硬判定
して元の情報ビット系列の推定値を出力する第3の判定
器である。
説明する前に、本発明にかかる通信装置の基本動作を図
面に基づいて簡単に説明する。たとえば、DMT(Disc
reteMulti Tone)変復調方式を用いて、データ通信を行
う有線系ディジタル通信方式としては、既設の電話回線
を使用して数メガビット/秒の高速ディジタル通信を行
うADSL(Asymmetric Digital Subscriber Line)通
信方式、およびHDSL(high-bit-rate Digital Subs
criber Line)通信方式等のxDSL通信方式がある。
なお、この方式は、ANSIのT1.413等において
標準化されている。以降、本実施の形態の説明について
は、たとえば、上記ADSLに適応可能な通信装置を用
いることとする。
の構成を示す図である。図2において、送信系では、送
信データをマルチプレックス/シンクコントロール(図
示のMUX/SYNC CONTROLに相当)41にて多重化し、多重
化された送信データに対してサイクリックリダンダンシ
ィチェック(CRC:Cyclic redundancy checkに相
当)42、43にて誤り検出用コードを付加し、さら
に、フォワードエラーコレクション(SCRAM&FECに相
当)44、45にてFEC用コードの付加およびスクラ
ンブル処理を行う。
ール41から、トーンオーダリング49に至るまでには
2つの経路があり、一つはインタリーバ(INTERLEAVE)
46が含まれるインタリーブドデータバッファ(Interl
eaved Data Buffer)経路であり、もう一方はインタリ
ーブを含まないファーストデータバッファ(Fast Data
Buffer)経路であり、ここでは、インタリーブ処理を行
うインタリーブドデータバッファ経路の方の遅延が大き
くなる。
(RATE-CONVERTORに相当)47、48にてレートコンバ
ート処理を行い、トーンオーダリング(TONE ORDERRING
に相当)49にてトーンオーダリング処理を行う。そし
て、トーンオーダリング処理後の送信データに基づい
て、コンスタレーションエンコーダ/ゲインスケーリン
グ(CONSTELLATION AND GAIN SCALLNGに相当)50にて
コンスタレーションデータを作成し、逆高速フーリエ変
換部(IFFT:Inverse Fast Fourier transformに相当)
51にて逆高速フーリエ変換を行う。
ッファ(INPUT PARALLEL/SERIAL BUFFERに相当)52に
てフーリエ変換後のパラレルデータをシリアルデータに
変換し、アナログプロセッシング/ディジタル−アナロ
グコンバータ(ANALOG PROCESSING AND DACに相当)5
3にてディジタル波形をアナログ波形に変換し、フィル
タリング処理を実行後、送信データを電話回線上に送信
する。
の構成を示す図である。図3において、受信系では、受
信データ(前述の送信データ)に対し、アナログプロセ
ッシング/アナログ−ディジタルコンバータ(図示のAN
ALOG PROCESSING AND ADCに相当)141にてフィルタ
リング処理を実行後、アナログ波形をディジタル波形に
変換し、タイムドメインイコライザ(TEQに相当)14
2にて時間領域の適応等化処理を行う。
タについては、インプットシリアル/パラレルバッファ
(INPUT SERIAL / PARALLEL BUFFERに相当)143にて
シリアルデータからパラレルデータに変換され、そのパ
ラレルデータに対して高速フーリエ変換部(FFT:Fast
Fourier transformに相当)144にて高速フーリエ変
換を行い、その後、周波数ドメインイコライザ(FEQに
相当)145にて周波数領域の適応等化処理を行う。
されたデータについては、コンスタレーションデコーダ
/ゲインスケーリング(CONSTELLATION DECODER AND GA
IN SCALLNGに相当)146およびトーンオーダリング
(TONE ORDERINGに相当)147にて行われる復号処理
(最尤復号法)およびトーンオーダリング処理により、
シリアルデータに変換される。その後、レートコンバー
タ(RATE-CONVERTORに相当)148,149によるレー
トコンバート処理、デインタリーブ(DEINTERLEAVEに相
当)150によるデインタリーブ処理、フォワードエラ
ーコレクション(DESCRAM&FECに相当)151,152
によるFEC処理およびデスクランブル処理、およびサ
イクリックリダンダンシィチェック(cyclic redundanc
y checkに相当)153,154による巡回冗長検査等
の処理が行われ、最終的にマルチプレックス/シンクコ
ントロール(MUX/SYNC CONTROLに相当)155から受信デ
ータが再生される。
信系と送信系においてそれぞれ2つの経路を備え、この
2つの経路を使い分けることにより、またはこの2つの
経路を同時に動作させることにより、低伝送遅延および
高レートのデータ通信を実現可能としている。
おいては、図1(a)に示す符号器が、上記送信系にお
けるコンスタレーションエンコーダ/ゲインスケーリン
グ50に位置付けられ、図1(b)に示す復号器が、上
記受信系におけるコンスタレーションデコーダ/ゲイン
スケーリング146に位置付けられる。
系)および復号器(受信系)の動作を図面にしたがって
詳細に説明する。まず、図1(a)に示す符号器の動作
について説明する。なお、本実施の形態では、多値直交
振幅変調(QAM:Quadrature Amplitude Modulatio
n)として、たとえば、16QAM方式を採用する。ま
た、本実施の形態の符号器においては、すべての入力デ
ータ(4ビット)に対してターボ符号化を実行する従来
技術と異なり、図1(a)に示すように、下位2ビット
の入力データに対してのみターボ符号化を実施し、他の
上位ビットについては入力データをそのままの状態で出
力する。
てのみターボ符号化を実行する理由を説明する。図4
は、各種ディジタル変調の信号点配置を示す図であり、
詳細には、図4(a)が4相PSK(Phase Shift Keyi
ng)方式の信号点配置であり、(b)が16QAM方式
の信号点配置であり、(c)が64QAM方式の信号点
配置である。
配置において、受信信号点がaまたはbの位置である場
合、通常、受信側では、軟判定により情報ビット系列
(送信データ)として最も確からしいデータを推定す
る。すなわち、受信信号点との距離が最も近い信号点を
送信データとして判定することになる。しかしながら、
このとき、たとえば、図4の受信信号点aおよびbに着
目すると、いずれの場合(図4(a)(b)(c)に相
当)においても、受信信号点に最も近い4点の下位2ビ
ットが、(0,0)(0,1)(1,0)(1,1)で
あることがわかる。そこで、本実施の形態においては、
特性が劣化する可能性のある4つの信号点(すなわち、
信号点間距離が最も近い4点)の下位2ビットに対し
て、優れた誤り訂正能力をもつターボ符号化を実施し、
受信側で軟判定を行う。一方、特性が劣化する可能性の
低いその他の上位ビットについては、そのままの状態で
出力し、受信側で硬判定を行う構成とした。
値化に伴って劣化する可能性のある特性を向上させるこ
とができ、さらに、送信信号の下位2ビットに対しての
みターボ符号化を実施するため、すべてのビットをター
ボ符号化の対象とする従来技術と比較して、演算量を大
幅に削減することができる。
ータ:u1,u2に対してターボ符号化を実施する、図1
(a)に示すターボ符号器1の動作について説明する。
たとえば、図5は、ターボ符号器1の構成を示す図であ
り、詳細には、図5(a)がターボ符号器1のブロック
構成を示す図であり、図5(b)が再帰的組織畳込み符
号器の回路構成の一例を示す図である。なお、ここで
は、再帰的組織畳込み符号器として図5(b)の構成を
用いることとしたが、これに限らず、たとえば、従来と
同一の再帰的組織畳込み符号器や、その他の既知の再帰
的組織畳込み符号器を用いることとしてもよい。
列に相当する送信データ:u1,u2を畳込み符号化して
冗長データ:uaを出力する第1の再帰的組織畳込み符
号化器であり、32および33はインタリーバであり、
34はインタリーブ処理後のデータ:u1t,u2tを畳込
み符号化して冗長データ:ubを出力する第2の再帰的
組織畳込み符号化器である。ターボ符号器1では、同時
に、送信データ:u1,u2と、第1の再帰的組織畳込み
符号化器31の処理により送信データ:u1,u2を符号
化した冗長データ:uaと、第2の再帰的組織畳込み符
号化器34の処理によりインタリーブ処理後のデータ:
u1t,u2tを符号化した(他のデータとは時刻の異な
る)冗長データ:ubと、を出力する。
符号化器において、61,62,63,64は遅延器で
あり、65,66,67,68,69は加算器である。
この再帰的組織畳込み符号化器においては、1段目の加
算器65が、入力される送信データ:u2(またはデー
タ:u1t)とフィードバックされた冗長データ:u
a(または冗長データ:ub)とを加算出力し、2段目の
加算器66が、入力される送信データ:u1(またはデ
ータ:u2t)と遅延器61の出力とを加算出力し、3段
目の加算器67が、入力される送信データ:u1(また
はデータ:u2t)と送信データ:u2(またはデータ:
u1t)と遅延器62の出力とを加算出力し、4段目の加
算器68が、入力される送信データ:u1(またはデー
タ:u2t)と送信データ:u2(またはデータ:u1t)
と遅延器63の出力とフィードバックされた冗長デー
タ:ua(または冗長データ:ub)とを加算出力し、最
終段の加算器69が、入力される送信データ:u2(ま
たはデータ:u1t)と遅延器64の出力とを加算し、最
終的に冗長データ:ua(冗長データ:ub)を出力す
る。
データ:ua,ubを用いた受信側での送信データ:u1
とu2の推定精度が、均一になるように、各冗長ビット
における重みに偏りが発生しないようにしている。すな
わち、送信データ:u1とu2の推定精度を均一化するた
めに、たとえば、送信データ:u2を、第1の再帰的組
織畳込み符号化器31における加算器65,67,6
8,69(図5(b)参照)に入力し、インタリーブ実
施後のデータ:u2tを、第2の再帰的組織畳込み符号化
器34における加算器66〜68に入力し、一方、送信
データ:u1を、第1の再帰的組織畳込み符号化器31
における加算器66〜68に入力し、インタリーブ実施
後のデータ:u1tを、第2の再帰的組織畳込み符号化器
34における加算器65,67,68,69に入力する
ことで、送信データ:u1の系列と送信データ:u2の系
列との間で、出力までに通る遅延器の数を同一にしてい
る。
いた場合には、インタリーブの効果として、バースト的
なデータの誤りに対して誤り訂正能力を向上させること
が可能となり、さらに、送信データ:u1の系列の入力
と送信データ:u2の系列の入力とを、第1の再帰的組
織畳込み符号化器31と第2の再帰的組織畳込み符号化
器34との間で入れ替えることにより、受信側における
送信データ:u1とu2の推定精度の均一化が可能とな
る。
込み符号化器と同一の符号を構成する再帰的組織畳込み
符号化器の一例を示す図である。したがって、図5
(b)に示す再帰的組織畳込み符号化器を、図6の回路
構成に置き換えた場合においても、上記と同様の効果が
得られる。
いて、71,72,73,74は遅延器であり、75,
76,77,78は加算器である。この再帰的組織畳込
み符号化器は、1段目の加算器75が、入力される送信
データ:u1(またはデータ:u2t)と遅延器71の出
力とを加算出力し、2段目の加算器76が、入力される
送信データ:u1(またはデータ:u2t)と送信デー
タ:u2(またはデータ:u1t)と遅延器72の出力と
を加算出力し、3段目の加算器77が、入力される送信
データ:u1(またはデータ:u2t)と遅延器73の出
力とフィードバックされた遅延器74の出力とを加算出
力し、最終段の加算器78が、入力される送信データ:
u2(またはデータ:u1t)と遅延器74の出力とを加
算し、最終的に冗長データ:ua(冗長データ:ub)を
出力する。
ついて説明する。なお、本実施の形態では、多値直交振
幅変調(QAM)として、たとえば、16QAM方式を
採用する場合について説明する。また、本実施の形態の
復号器においては、受信データの下位2ビットに対して
ターボ復号を実施し、軟判定により元の送信データを推
定し、他の上位ビットについては、受信データを第3の
判定器22で硬判定することにより、元の送信データを
推定する。ただし、受信信号Lcy:y4,y3,y2,
y1,ya,ybは、それぞれ前記送信側の出力:u4,u
3,u2,u1,u a,ubに伝送路のノイズやフェージン
グの影響を与えた信号である。
ybを受け取ったターボ復号器では、第1の復号器11
が、受信信号Lcy:y2,y1,yaを抽出し、これら
の受信信号から推定される情報ビット(元の送信デー
タ:u1k,u2kに相当):u1k´,u2k´の対数尤度
比:L(u1k´),L(u2k´)を算出する(kは時刻
を表す)。すなわち、ここでは、u2kが0である確率に
対するu2kが1である確率と、u1kが0である確率に対
するu1kが1である確率と、を求めることとなる。な
お、以降の説明では、u1k,u2kのことを単にukと呼
び、u1k´,u2k´のことを単にuk´と呼ぶ。
(uk)は外部情報を表し、La(uk)は1つ前の外部
情報である事前情報を表す。また、対数尤度比を算出す
る復号器としては、たとえば、既知の最大事後確率復号
器(MAPアルゴリズム:MaximumA-Posteriori)が用
いられることとが多いが、たとえば、既知のビタビ復号
器を用いることとしてもよい。
ある対数尤度比から、第2の復号器15に対する外部情
報:Le(uk)を算出する。ただし、1回目の復号に
おいては、事前情報が求められていないため、La(u
k)=0である。
は、受信信号Lcyと外部情報:Le(uk)に対して
信号の並べ替えを行う。そして、第2の復号器15で
は、第1の復号器11と同様に、受信信号Lcy、およ
び先に算出しておいた事前情報:La(uk)に基づい
て、対数尤度比:L(uk´)を算出する。
様に、外部情報:Le(uk)を算出する。このとき、
デインタリーバ17にて並べ替えられた外部情報は、事
前情報:La(uk)として、前記第1の復号器11に
フィードバックされる。
を、所定の回数(イテレーション回数)にわたって繰り
返し実行することにより、より精度の高い対数尤度比を
算出し、そして、第1の判定器18および第2の判定器
20が、この対数尤度比に基づいて信号の判定を行い、
もとの送信データを推定する。具体的にいうと、たとえ
ば、対数尤度比が“L(uk´)>0”であれば、推定
情報ビット:uk´を1と判定し、“L(uk´)≦0”
であれば、推定情報ビット:uk´を0と判定する。な
お、同時に受信する受信信号Lcy:y3,y4…につい
ては、第3の判定器22を用いて硬判定される。
第2のR/Sデコーダ21では、所定の方法でリードソ
ロモン符号を用いたエラーのチェックを行い、推定精度
がある特定の基準を超えたと判断された段階で上記繰り
返し処理を終了させる。そして、リードソロモン符号を
用いて、各判定器にて前記推定されたもとの送信データ
の誤り訂正を行い、より推定精度の高い送信データを出
力する。
第2のR/Sデコーダ21によるもとの送信データの推
定方法を具体例にしたがって説明する。ここでは、具体
例として、3つの方法をあげる。第1の方法としては、
たとえば、第1の判定器18または第2の判定器20に
てもとの送信データが推定される毎に、対応する第1の
R/Sデコーダ19、または第2のR/Sデコーダ21
が、交互にエラーのチェックを行い、いずれか一方のR
/Sデコーダが「エラーがない」と判断した段階でター
ボ符号器による上記繰り返し処理を終了させ、そして、
リードソロモン符号を用いて前記推定されたもとの送信
データの誤り訂正を行い、より推定精度の高い送信デー
タを出力する。
18または第2の判定器20にてもとの送信データが推
定される毎に、対応する第1のR/Sデコーダ19、ま
たは第2のR/Sデコーダ21が、交互にエラーのチェ
ックを行い、両方のR/Sデコーダが「エラーがない」
と判断した段階でターボ符号器による上記繰り返し処理
を終了させ、そして、リードソロモン符号を用いて前記
推定されたもとの送信データの誤り訂正を行い、より推
定精度の高い送信データを出力する。
び第2の方法にて誤って「エラーがない」と判断され、
繰り返し処理が実施されなかった場合に誤訂正をしてし
まうという問題を改善し、たとえば、予め決めておいた
所定回数分の繰り返し処理を実施し、ある程度、ビット
誤り率を低減しておいてから、リードソロモン符号を用
いて前記推定されたもとの送信データの誤り訂正を行
い、より推定精度の高い送信データを出力する。
いた場合には、変調方式の多値化に伴ってコンスタレー
ションが増大する場合においても、特性劣化の可能性が
ある受信信号の下位2ビットに対する軟判定処理とリー
ドソロモン符号による誤り訂正とを実施するターボ復号
器と、受信信号におけるその他のビットに対して硬判定
を行う判定器と、を備えることで、計算量の多い軟判定
処理の削減と、良好な伝送特性と、を実現することが可
能となる。
2のR/Sデコーダ21を用いて送信データを推定する
ことにより、イテレーション回数を低減することがで
き、計算量の多い軟判定処理およびその処理時間をさら
に削減することが可能となる。なお、ランダム誤りとバ
ースト誤りが混在するような伝送路においては、シンボ
ル単位での誤り訂正を行うR−S符号(リードソロモ
ン)や他の既知の誤り訂正符号等との併用により優れた
伝送特性が得られることが一般的に知られている。
信データを復号した場合のBER(ビットエラーレー
ト)特性と、従来のターボ符号器を用いて送信データを
復号した場合のBER特性と、を比較する。図7は、両
者のBER特性を示す図である。たとえば、BERを用
いてターボ符号の性能を判断する場合、ターボ符号後の
「最小ハミング重み:wmin」が、高SNRのBERに
対して影響を与える。すなわち、最小ハミング重みが小
さいと、エラーフロア領域(BERの下落が緩やかにな
る領域)のBERが高くなることが一般的に知られてい
る。このように、高Eb/No領域、すなわち、エラーフ
ロア領域では、最小ハミング重み:wminが、最もBE
R特性に影響を与える。そこで、ここでは、各符号器の
性能比較の指標として、ターボ符号語の最小ハミング重
みを採用した。
採用した場合における、本発明のターボ符号器の最小ハ
ミング重みと従来のターボ符号器における最小ハミング
重みとを示す図である。この最小ハミング重みは、入力
される情報ビット系列のハミング重みが‘2’および
‘3’であるものを全パターンにわたってターボ符号化
し、その後、その符号化された系列のハミング重みを求
め、その中の最小値を示したものである。
ら、最小ハミング重みが大きく、エラーフロア領域のB
ER特性が低い、図1に示すターボ符号器の性能の方
が、従来技術より明らかに優れているといえる。
帰的組織畳込み符号化器(エンコーダ)に、たとえば、
図5(b)および図6に示すような、送信データのいず
れか一方の系列を最終段の加算器に入力する形を採用す
ることで、送信データの影響を冗長データに対してより
強く反映させることができるようになる。すなわち、受
信側における復調特性を、従来技術と比較して大幅に向
上させることができる。
符号器と図1に示すターボ符号器との両方で、同一のイ
ンタリーバを用いることを前提とし、再帰的組織畳込み
符号化器の違いにより、受信側における復調特性を向上
させた。以降の説明では、本実施の形態にかかるインタ
リーバを用いることで、さらに、受信側における復調特
性を大幅に向上させ、シャノン限界に近い最適な伝送特
性、すなわち、最適なBER特性を得る。
2,および図13は、図5(a)に示すターボ符号器で
用いられるインタリーバ32,33の処理を示す図であ
る。具体的にいうと、図9は、図5(a)におけるイン
タリーバ32内のu1入力バッファの配列を示す図であ
り、図10は、インタリーバ33内のu2入力バッファ
の配列を示す図であり、図11は、行単位の並べ替えパ
ターンを示す図であり、図12は、並び替えパターンに
入力データ系列:u1をマッピングした場合のデータ配
列を示す図であり、図13は、並び替えパターンに入力
データ系列:u2をマッピングした場合のデータ配列を
示す図である。
行うインタリーバ32,33を用いて、情報ビット系列
をランダムに入れ替える処理について説明する。なお、
インタリーバ以外の構成については、前述と同様である
ため、同一の符号を付してその説明を省略する。
つの処理を行う。 17(M:横軸)×17(N:縦軸)の入力バッファ
(289ビット分)内に情報ビット系列を格納する(図
9、図10参照)。 素数を用いて生成された特定の16ビットのランダム
系列を、行単位に、1列ずつ順に(左)シフトし、16
種類のランダム系列を生成する。そして、すべてのラン
ダム系列の17ビット目に0をマッピングし、17行目
のマッピングパターンを1行目と同一とし、17(M)
×17(N)のマッピングパターンを生成する(図11
参照)。 上記のように生成された17(M)×17(N)のマ
ッピングパターンに、インタリーブ長の情報ビット系列
をマッピングする(図12、図13参照)。 マッピングされた情報ビット系列を列単位に読み出
し、各再帰的組織畳込み符号化器に対して出力する。
る。まず、横軸のビット数をM=17かつ縦軸のビット
数をN=17とした理由、すなわち、マッピングパター
ンを17ビットとした理由、について説明する。たとえ
ば、再帰的組織畳込み符号化器においては、遅延器(一
般的にはメモリと呼ばれる)の数によって、ある特定の
間隔で自己終結パターンが発生する。具体的に言うと、
情報ビット系列が2系統の場合には、最大2m−1間隔
で自己終結パターン(出力が無限に0となる入力パター
ン)が発生する。なお、mはメモリ数を表す。
器を用いた場合には、たとえば、情報ビット系列:u1
を{1(1ビット目),0,0,0,0,0,0,0,
0,0,0,0,0,0,0,1(16ビット目),…
(以降0と仮定する)}、情報ビット系列:u2をオー
ル0、とすると、自己終結パターンが発生し、17ビッ
ト目以降、無限に0が出力され、受信機側における復調
特性が劣化する。
再帰的組織畳込み符号化器31および第2の再帰的組織
畳込み符号化器34のいずれか一方で必ず自己終結パタ
ーンを回避できるように、ビットの並べ替えを行う。
ーンを回避するためには、入力バッファの横軸がM≧2
m+1で、かつ行(M)と列(N)がともにランダムパ
ターンである必要があり、さらに、計算式(1)を用い
たランダムパターンを生成するためには、Mが素数であ
る必要があるため、本実施の形態においては、入力バッ
ファの横軸Mを、すなわち、マッピングパターンのビッ
ト数を、「M≧2m+1かつ素数」を満たす値とする。
また、通常、インタリーバでは、ランダムパターンを用
いて並べ替え後の情報ビット系列を、列単位に読み出す
という観点から、縦軸においても自己終結パターンを回
避する必要があるため、縦軸を「N≧2 m+1(素数で
なくてもよい)」とした。したがって、図5(b)に示
すような、遅延器が4個の再帰的組織畳込み符号化器を
用いた場合には、M≧17の素数,N≧17(本実施の
形態ではM=17,N=17)となる。
いては、上記のように決定された17(M)×17
(N)の入力バッファ(289ビット分)内に情報ビッ
ト系列を格納する。このとき、本実施の形態のターボ符
号器には、2系統の情報ビット系列が入力されるので、
2系統の情報ビット系列の信号点間距離が0とならない
ように、たとえば、図9および図10に示すように、少
なくともいずれか一方の行を入れ替える。具体的な入れ
替え方法としては、たとえば、情報ビット系列:u1と
情報ビット系列:u2との距離が1行〜16行となる場
合のすべての信号間距離を求め、そして、この中から、
最適な伝送特性が得られるようなu1およびu2間の距
離を決定し、少なくともいずれか一方の行を入れ替え
る。
は、素数を用いて生成された特定の16ビットのランダ
ム系列を生成する。具体的にいうと、たとえば、インタ
リーブ長:Lturbo=289ビット,N=17,M=P
=17,原始根:g0=3とし、ランダムパターン(ラ
ンダム系列):Cを、前述した式(1)を用いて作成す
る。その結果、ランダムパターンCは,{1,3,9,
10,13,5,15,11,16,14,8,7,
4,12,2,6,}となる。
ターンを行単位に1ビットずつ順に(左)シフトし、1
6種類のランダム系列を生成する。具体的にいうと、ラ
テンスクエアパターン(16×16)を形成すること
で、すべての行と列がランダム系列となる。そして、1
6種類のランダム系列の17ビット目に0をマッピング
することで、17(M)×16のマッピングパターンを
生成し、さらに、17行目のマッピングパターンを1行
目と同一とすることで、17(M)×17(N)のマッ
ピングパターンを生成する。これにより、擬似ランダム
パターンを生成するために計算式を複雑化した従来技術
と比較して、インタリーバを簡単な構成で実現できる。
は、上記のように生成した17(M)×17(N)のマ
ッピングパターンに、インタリーブ長(本実施の形態で
は289ビット)の情報ビット系列をマッピングする。
すなわち、図12および図13に示すように、17
(M)×17(N)のマッピングパターンを用いて、行
単位に、入力バッファ内の情報ビット系列の入れ替えを
行う。
は、図12および図13のようにマッピングされた情報
ビット系列を、列単位に読み出し、各再帰的組織畳込み
符号化器に対して出力する。
「M≧2m+1かつ素数」×「N≧2m+1」の入力バッ
ファ内に情報ビット系列を格納し、素数を用いて生成さ
れた特定の(M−1)ビットのランダム系列を行単位に
1ビットずつシフトすることで(M−1)種類のランダ
ム系列を生成し、この(M−1)種類のランダム系列か
ら生成したM×Nのマッピングパターンに情報ビット系
列をマッピングするインタリーバを備え、さらに、第1
の再帰的組織畳込み符号化器31および第2の再帰的組
織畳込み符号化器34のいずれか一方で自己終結パター
ンを回避できるようにしたため、誤り訂正能力を大幅に
向上させることが可能となる。これにより、受信側にお
ける復調特性をさらに大幅に向上させることができるた
め、シャノン限界に近い最適な伝送特性、すなわち、最
適なBER特性を得ることができる。
(M)×17(N)のマッピングパターンにマッピング
された情報ビット系列を列単位に読み出す構成とした
が、これに限らず、Nは「N≧2m+1」であるため、
たとえば、N=18,19,20,…のように自然数で
増やすこととしてもよい。これにより、インタリーブ長
のフレキシビリティを向上させることが可能となる。ま
た、上記のようにインタリーブ長のフレキシビリティを
向上させることはできないが、たとえば、「M≧2m+
1かつ素数」を満足する範囲でMを変更する(たとえ
ば、19,23,29…)こととしてもよい。
うに、マッピングパターンの17ビット目をオール0
(各行に対応する情報ビット系列の先頭ビット)にする
ことで終端処理を行っているが、これに限らず、逆に、
マッピングパターンの1ビット目を17(各行に対応す
る情報ビット系列の最終ビット)とし、2ビット目以降
で16×16のラテンスクエアパターンを形成すること
としてもよい。これにより、インタリーブ前は、最終ビ
ットとして読み出された情報ビット系列の289ビット
目を、インタリーブ実施後は、先頭の行で読み出すこと
ができるため、畳み込み後のパリティを確実に増やすこ
とが可能となる。
ば、「M≧2m+1かつ素数」×「N≧2m+1」の入力
バッファ内に情報ビット系列を格納し、素数を用いて生
成された特定の(M−1)ビットのランダム系列を行単
位に1ビットずつシフトすることで(M−1)種類のラ
ンダム系列を生成し、この(M−1)種類のランダム系
列から生成したM×Nのマッピングパターンに情報ビッ
ト系列をマッピングするインタリーバを備え、さらに、
第1の再帰的組織畳込み符号化器31および第2の再帰
的組織畳込み符号化器34のいずれか一方で自己終結パ
ターンを回避できるようにしたため、誤り訂正能力を大
幅に向上させることが可能となる。これにより、受信側
における復調特性をさらに大幅に向上させることができ
るため、シャノン限界に近い最適な伝送特性、すなわ
ち、最適なBER特性を実現可能な通信装置を得ること
ができる、という効果を奏する。
系列の距離が1行〜(N−1)行となる場合のすべての
信号間距離を求めことで、この中から、最適な伝送特性
を選択可能な通信装置を得ることができる、という効果
を奏する。
ンを生成するために計算式を複雑化した従来技術と比較
して、インタリーバを簡単な構成で実現可能な通信装置
を得ることができる、という効果を奏する。
レキシビリティを向上させることが可能な通信装置を得
ることができる、という効果を奏する。
最終ビットとして読み出される情報ビット系列の(M×
N)ビット目を、インタリーブ実施後は、先頭の行で読
み出すことができるため、畳み込み後のパリティを確実
に増やすことが可能な通信装置を得ることができる、と
いう効果を奏する。
素数」×「N≧2m+1」の入力バッファ内に情報ビッ
ト系列を格納し、素数を用いて生成された特定の(M−
1)ビットのランダム系列を行単位に1ビットずつシフ
トすることで(M−1)種類のランダム系列を生成し、
この(M−1)種類のランダム系列から生成したM×N
のマッピングパターンに情報ビット系列をマッピングす
るインタリーバを備え、さらに、第1の再帰的組織畳込
み符号化器31および第2の再帰的組織畳込み符号化器
34のいずれか一方で自己終結パターンを回避できるよ
うにしたため、誤り訂正能力を大幅に向上させることが
可能となる。これにより、受信側における復調特性をさ
らに大幅に向上させることができるため、シャノン限界
に近い最適な伝送特性、すなわち、最適なBER特性、
を実現することができる、という効果を奏する。
系列の距離が1行〜(N−1)行となる場合のすべての
信号間距離を求めことで、この中から、最適な伝送特性
を選択することができる、という効果を奏する。
ンを生成するために計算式を複雑化した従来技術と比較
して、インタリーバを簡単な構成で実現できる、という
効果を奏する。
レキシビリティを向上させることができる、という効果
を奏する。
最終ビットとして読み出される情報ビット系列の(M×
N)ビット目を、インタリーブ実施後は、先頭の行で読
み出すことができるため、畳み込み後のパリティを確実
に増やすことができる、という効果を奏する。
および復号器の構成を示す図である。
す図である。
す図である。
ある。
一の符号を構成する再帰的組織畳込み符号化器の一例を
示す図である。
復号した場合のBER特性、および従来のターボ符号器
を用いて送信データを復号した場合のBER特性を示す
図である
合における、本発明のターボ符号器の最小ハミング重み
と従来のターボ符号器における最小ハミング重みとを示
す図である。
示す図である。
を示す図である。
る。
をマッピングした場合のデータ配列を示す図である。
をマッピングした場合のデータ配列を示す図である。
号器の構成を示す図である。
号器の構成を示す図である。
ーバの処理を示す図である。
ーバの処理を示す図である。
ーバの処理を示す図である。
用いた場合のビットエラーレート特性を示す図である。
65,66,67,68,69,75,76,77,7
8 加算器、13,14,32,33 インタリーバ、
15 第2の復号器、17 デインタリーバ、18 第
1の判定器、19 第1のR/Sデコーダ、20 第2
の判定器、21 第2のR/Sデコーダ、22 第3の
判定器、31 第1の再帰的組織畳込み符号化器、34
第2の再帰的組織畳込み符号化器、41 マルチプレ
ックス/シンクコントロール、42,43 サイクリッ
クリダンダンシィチェック(CRC)、44,45 フ
ォワードエラーコレクション(FEC)、46 インタ
リーブ、47,48 レートコンバータ、49 トーン
オーダリング、50 コンスタレーションエンコーダ/
ゲインスケーリング、51 逆高速フーリエ変換部(I
FFT)、52 インプットパラレル/シリアルバッフ
ァ、53 アナログプロセッシング/ディジタル−アナ
ログコンバータ、61,62、63,64,71,7
2,73,74遅延器、141 アナログプロセッシン
グ/アナログ−ディジタルコンバータ、142 タイム
ドメインイコライザ(TEC)、143 インプットシ
リアル/パラレルバッファ、144 高速フーリエ変換
部(FFT)、145 周波数ドメインイコライザ(F
EC)、146 コンスタレーションエンコーダ/ゲイ
ンスケーリング、147 トーンオーダリング、14
8,149 レートコンバータ、150 デインタリー
バ、151,152 フォワードエラーコレクション、
153,154 サイクリックリダンダンシィチェック
(CRC)、155マルチプレックス/シンクコントロ
ール。
Claims (10)
- 【請求項1】 2系統の情報ビット系列を畳込み符号化
して第1の冗長データを出力する第1の再帰的組織畳込
み符号化器と、インタリーブ処理後の前記情報ビット系
列を畳込み符号化して第2の冗長データを出力する第2
の再帰的組織畳込み符号化器と、を備えるターボ符号器
を採用する通信装置において、 前記ターボ符号器は、 「M(横軸:素数)=2m+1」×「N(縦軸:自然
数)=2m+1」の入力バッファ内に前記情報ビット系
列を格納し(mは整数)、 前記素数を用いて生成された特定の(M−1)ビットの
ランダム系列を行単位に1ビットずつシフトすること
で、(M−1)種類のランダム系列を生成し、さらに、
すべてのランダム系列における各行のMビット目に最小
値をマッピングし、かつN行目のマッピングパターンを
1行目と同一とすることで、M×Nのマッピングパター
ンを生成し、 前記M×Nのマッピングパターンに、インタリーブ長の
情報ビット系列をマッピングし、 前記マッピング後の情報ビット系列を列単位に読み出
し、前記第2の再帰的組織畳込み符号化器に対して出力
するインタリーバ、 を備えることを特徴とする通信装置。 - 【請求項2】 前記インタリーバは、 前記2系統の情報ビット系列を入力バッファに格納する
場合、それらの信号点間距離が0とならないように、少
なくともいずれか一方の行を入れ替えることを特徴とす
る請求項1に記載の通信装置。 - 【請求項3】 前記インタリーバは、 前記(M−1)種類のランダム系列として、(M−1)
×(N−1)のバッファ内でラテンスクエアパターンを
形成することを特徴とする請求項1または2に記載の通
信装置。 - 【請求項4】 前記インタリーバは、 さらに、「N(縦軸:自然数)≧2m+1」を満たすよ
うに、Nを決定することを特徴とする請求項1、2また
は3に記載の通信装置。 - 【請求項5】 前記インタリーバは、 前記素数(M−1)種類のランダム系列におけるすべて
の行の先頭に、最大値をマッピングし、かつN行目のマ
ッピングパターンを1行目と同一とすることで、M×N
のマッピングパターンを生成することを特徴とする請求
項1〜4のいずれか1つに記載の通信装置。 - 【請求項6】 ターボ符号器内で2系統の情報ビット系
列の並べ替えを行う通信方法にあっては、 「M(横軸:素数)=2m+1」×「N(縦軸:自然
数)=2m+1」の入力バッファ内に前記情報ビット系
列を格納するビット系列格納ステップと、 前記素数を用いて生成された特定の(M−1)ビットの
ランダム系列を行単位に1ビットずつシフトすること
で、(M−1)種類のランダム系列を生成し、さらに、
すべてのランダム系列における各行のMビット目に最小
値をマッピングし、かつN行目のマッピングパターンを
1行目と同一とすることで、M×Nのマッピングパター
ンを生成するマッピングパターン生成ステップと、 前記M×Nのマッピングパターンに、インタリーブ長の
情報ビット系列をマッピングするマッピングステップ
と、 前記マッピング後の情報ビット系列を列単位に読み出す
ビット系列読み出しステップと、 を含むことを特徴とする通信方法。 - 【請求項7】 前記ビット系列格納ステップにあって
は、 前記2系統の情報ビット系列を入力バッファに格納する
場合、それらの信号点間距離が0とならないように、少
なくともいずれか一方の行を入れ替えることを特徴とす
る請求項6に記載の通信方法。 - 【請求項8】 前記マッピングパターン生成ステップに
あっては、 前記(M−1)種類のランダム系列として、(M−1)
×(N−1)のバッファ内でラテンスクエアパターンを
形成することを特徴とする請求項6または7に記載の通
信方法。 - 【請求項9】 さらに、「N(縦軸:自然数)≧2m+
1」を満たすように、Nを決定することを特徴とする請
求項6、7または8に記載の通信方法。 - 【請求項10】 前記マッピングパターン生成ステップ
にあっては、 前記素数(M−1)種類のランダム系列におけるすべて
の行の先頭に、最大値をマッピングし、かつN行目のマ
ッピングパターンを1行目と同一とすることで、M×N
のマッピングパターンを生成することを特徴とする請求
項6〜9のいずれか1つに記載の通信方法。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000150535A JP4409048B2 (ja) | 2000-05-22 | 2000-05-22 | 通信装置および通信方法 |
PCT/JP2001/003952 WO2001091307A1 (fr) | 2000-05-22 | 2001-05-11 | Appareil et procede de communication |
US10/030,814 US20020108083A1 (en) | 2000-05-22 | 2001-05-11 | Communication apparatus and communication method |
EP07014100A EP1841076A1 (en) | 2000-05-22 | 2001-05-11 | Method of and device for communication |
CN01802087.9A CN1227818C (zh) | 2000-05-22 | 2001-05-11 | 通信装置以及通信方法 |
EP01930077A EP1292037A4 (en) | 2000-05-22 | 2001-05-11 | COMMUNICATION APPARATUS AND METHOD |
TW090111695A TW516288B (en) | 2000-05-22 | 2001-05-16 | Communication device and communication method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000150535A JP4409048B2 (ja) | 2000-05-22 | 2000-05-22 | 通信装置および通信方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001332981A true JP2001332981A (ja) | 2001-11-30 |
JP4409048B2 JP4409048B2 (ja) | 2010-02-03 |
Family
ID=18656235
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000150535A Expired - Fee Related JP4409048B2 (ja) | 2000-05-22 | 2000-05-22 | 通信装置および通信方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20020108083A1 (ja) |
EP (2) | EP1841076A1 (ja) |
JP (1) | JP4409048B2 (ja) |
CN (1) | CN1227818C (ja) |
TW (1) | TW516288B (ja) |
WO (1) | WO2001091307A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006070438A1 (ja) * | 2004-12-27 | 2006-07-06 | Mitsubishi Denki Kabushiki Kaisha | 受信装置 |
JP2008160169A (ja) * | 2006-11-29 | 2008-07-10 | Mitsubishi Electric Corp | 通信装置、ターボ符号器および通信方法 |
JP2016076910A (ja) * | 2014-10-09 | 2016-05-12 | 三菱電機株式会社 | インタリーバ生成方法及びインタリーバ生成装置 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2373690A (en) | 2001-03-23 | 2002-09-25 | Mitel Corp | Encoding of DMT communications |
JP4077355B2 (ja) * | 2003-04-16 | 2008-04-16 | 三菱電機株式会社 | 通信装置および通信方法 |
DE60312325T2 (de) * | 2003-08-29 | 2007-11-08 | Mitsubishi Electric Information Technology Centre Europe B.V. | Verfahren zum Senden von Daten in einem Telekommunikationssystem mit wenigstens einem Sender und wenigstens einem Empfänger mit wenigstens einer Empfangsantenne |
JP3877215B2 (ja) * | 2003-10-10 | 2007-02-07 | 株式会社インテリジェント・コスモス研究機構 | 送信装置、通信システムおよび通信方法 |
US7835264B2 (en) * | 2004-12-29 | 2010-11-16 | Mitsubishi Denki Kabushiki Kaisha | Interleaver, deinterleaver, communication device, and method for interleaving and deinterleaving |
US10374752B2 (en) * | 2017-08-31 | 2019-08-06 | Inphi Corporation | Methods and systems for data transmission |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5299208A (en) * | 1991-11-14 | 1994-03-29 | International Business Machines Corporation | Enhanced decoding of interleaved error correcting codes |
JP3623966B2 (ja) * | 1995-02-01 | 2005-02-23 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | データの誤り保護送信方法、誤り保護受信方法及びデータ伝送システム |
WO1999012265A1 (fr) * | 1997-09-02 | 1999-03-11 | Sony Corporation | Codeur/decodeur turbo et procede de codage/decodage turbo |
JP3347335B2 (ja) * | 1997-11-10 | 2002-11-20 | 株式会社エヌ・ティ・ティ・ドコモ | インタリービング方法、インタリービング装置、及びインタリーブパターン作成プログラムを記録した記録媒体 |
CA2298919C (en) * | 1999-02-19 | 2006-04-18 | Ntt Mobile Communications Network Inc. | Interleaving and turbo encoding using prime number permutations |
CA2268853C (en) * | 1999-04-13 | 2011-08-02 | Wen Tong | Rate matching and channel interleaving for a communications system |
-
2000
- 2000-05-22 JP JP2000150535A patent/JP4409048B2/ja not_active Expired - Fee Related
-
2001
- 2001-05-11 US US10/030,814 patent/US20020108083A1/en not_active Abandoned
- 2001-05-11 WO PCT/JP2001/003952 patent/WO2001091307A1/ja not_active Application Discontinuation
- 2001-05-11 CN CN01802087.9A patent/CN1227818C/zh not_active Expired - Fee Related
- 2001-05-11 EP EP07014100A patent/EP1841076A1/en not_active Withdrawn
- 2001-05-11 EP EP01930077A patent/EP1292037A4/en not_active Withdrawn
- 2001-05-16 TW TW090111695A patent/TW516288B/zh not_active IP Right Cessation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006070438A1 (ja) * | 2004-12-27 | 2006-07-06 | Mitsubishi Denki Kabushiki Kaisha | 受信装置 |
JP2008160169A (ja) * | 2006-11-29 | 2008-07-10 | Mitsubishi Electric Corp | 通信装置、ターボ符号器および通信方法 |
JP2016076910A (ja) * | 2014-10-09 | 2016-05-12 | 三菱電機株式会社 | インタリーバ生成方法及びインタリーバ生成装置 |
Also Published As
Publication number | Publication date |
---|---|
EP1292037A4 (en) | 2005-08-17 |
JP4409048B2 (ja) | 2010-02-03 |
CN1227818C (zh) | 2005-11-16 |
TW516288B (en) | 2003-01-01 |
EP1292037A1 (en) | 2003-03-12 |
US20020108083A1 (en) | 2002-08-08 |
WO2001091307A1 (fr) | 2001-11-29 |
CN1386328A (zh) | 2002-12-18 |
EP1841076A1 (en) | 2007-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4364405B2 (ja) | 通信装置および通信方法 | |
KR100484462B1 (ko) | 통신 장치 및 통신 방법 | |
JP3662766B2 (ja) | 反復デマッピング | |
JP2008295057A5 (ja) | ||
US6507621B2 (en) | Communication device and communication method | |
JP4409048B2 (ja) | 通信装置および通信方法 | |
JP2002044047A (ja) | 通信装置および通信方法 | |
JP2001285077A (ja) | 通信装置および通信方法 | |
JP4342674B2 (ja) | 通信装置 | |
JP2001086007A (ja) | 通信装置および通信方法 | |
JP4814388B2 (ja) | インタリーブ装置 | |
JP2002271211A (ja) | 復号装置 | |
JP2002158633A (ja) | 通信装置および通信方法 | |
Cai et al. | Enhancement of ADSL design through concatenated coding |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070409 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090811 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091009 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091110 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091111 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131120 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |