JP2001331539A - Wiring structure check system for printed board - Google Patents
Wiring structure check system for printed boardInfo
- Publication number
- JP2001331539A JP2001331539A JP2000150151A JP2000150151A JP2001331539A JP 2001331539 A JP2001331539 A JP 2001331539A JP 2000150151 A JP2000150151 A JP 2000150151A JP 2000150151 A JP2000150151 A JP 2000150151A JP 2001331539 A JP2001331539 A JP 2001331539A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wiring structure
- plane opening
- gap
- slot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、プリント基板の配
線構造チェックシステムに関し、特に、電源系のグラウ
ンドプレーン内に存在するギャップ（スロットまたはス
リット）の適切な寸法を算出する方法を備えたプリント
基板の配線構造チェックシステムに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring structure check system for a printed circuit board, and more particularly to a printed circuit board having a method for calculating an appropriate dimension of a gap (slot or slit) existing in a ground plane of a power supply system. Related to a wiring structure check system.
【０００２】[0002]
【従来の技術】近年の電子機器に使用されているプリン
ト基板には、複数の電源系が搭載されており、かつ、該
電源系に属する電源プレーンが、ギャップ（スロットや
スリット）で分割されている構造を有している。2. Description of the Related Art A plurality of power supply systems are mounted on a printed circuit board used in recent electronic equipment, and power supply planes belonging to the power supply system are divided by gaps (slots and slits). It has a structure that is
【０００３】また、電源系のグラウンドプレーンも、ア
ナログ／デジタルグラウンドの分離やビアの連続配置等
により、配線設計時点では予期していなかった箇所に上
記のギャップが形成されている場合がある。[0003] In the power supply system ground plane, the gap may be formed at a location unexpected at the time of wiring design due to separation of analog / digital grounds and continuous arrangement of vias.
【０００４】このようなギャップ上に信号配線が存在す
ると、信号配線に対向するプレーンが欠落し、電磁波の
放射が強くなることが知られている。これは、信号配線
の電流のリターンパスが遠くなることに起因している。
そこで、不要な電磁波放射ノイズを抑制するための一つ
の対処法として、信号配線に対向してプレーン（電源ま
たはグラウンド）を配置すると効果があることが知られ
ており、その実施に際しては、プレーンのギャップ間を
導体で接続することが必要となる。[0004] It is known that if a signal wiring exists on such a gap, a plane facing the signal wiring is lost, and the radiation of electromagnetic waves is increased. This is because the return path of the current of the signal wiring is far.
Therefore, as one measure for suppressing unnecessary electromagnetic wave radiation noise, it is known that arranging a plane (power supply or ground) facing the signal wiring is effective. It is necessary to connect the gaps with conductors.
【０００５】[0005]
【発明が解決しようとする課題】しかし、上記従来の、
信号配線に対向して設置したプレーンのギャップ間を導
体で接続する対処法の場合、実際にはプレーン間を導体
で接続することは困難乃至は実現不可能な場合が多いと
いった問題点があった。SUMMARY OF THE INVENTION
In the case of the method of connecting the gaps between the planes installed facing the signal wiring with a conductor, there is a problem that it is often difficult or impossible to connect the planes with a conductor in practice. .
【０００６】また、ギャップの寸法が小さければ、電磁
波放射は小さくなるが、ギャップの寸法がどれくらいな
らば不要な電磁波放射ノイズの影響を無視できるかは、
簡単には分からないといった問題点があった。Further, if the size of the gap is small, the radiation of the electromagnetic wave is small, but if the size of the gap is small, the influence of unnecessary electromagnetic radiation noise can be ignored.
There was a problem that it was not easily understood.
【０００７】さらに、近年の小型化高密度化されたプリ
ント基板においては、人が目視によってギャップの存在
を見つけることには多くの時間と労力を要し、また見落
とす可能性も高いといった問題点があった。[0007] Furthermore, in recent years, printed circuit boards having a smaller size and a higher density have a problem that it takes a lot of time and effort for a person to visually find the existence of a gap, and there is a high possibility that the gap is overlooked. there were.
【０００８】そこで、本発明の課題は、従来の設計工程
を変える必要がなく、さらに、設計コストを上げること
なく、簡単な計算式を用いて、対象とする電源系グラウ
ンドプレーンにギャップを横切る信号配線が存在するか
否かを検証する方法の提供、及び、ギャップを横切る信
号配線が存在する場合には、ギャップの寸法はどれだけ
であればよいかを簡単に確認できる方法を提供すること
にあった。Therefore, an object of the present invention is to eliminate the need for changing the conventional design process, and furthermore, without increasing the design cost, by using a simple calculation formula and by using a simple calculation formula, the signal crossing the gap in the target power supply system ground plane. To provide a method for verifying whether or not wiring exists, and to provide a method for easily confirming the size of the gap when signal wiring crosses the gap. there were.
【０００９】本発明は、以上のような従来の、プリント
基板の設計時点における問題点に鑑みてなされたもので
あり、対象とする電源系グラウンドプレーンにギャップ
を横切る信号配線が存在するか否かを検証すると共に、
該ギャップの適切な寸法を算出することができるプリン
ト基板の配線構造チェックシステムを提供することを目
的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above-described problems at the time of designing a printed circuit board, and it is intended to determine whether or not a signal wiring crossing a gap exists in a target power supply system ground plane. While verifying
An object of the present invention is to provide a printed circuit board wiring structure check system capable of calculating an appropriate dimension of the gap.
【００１０】[0010]
【課題を解決するための手段】上記課題を解決するため
に本発明では、プリント基板上に仮設計された配線構造
をチェックするためのプリント基板の配線構造チェック
システムであって、前記配線構造の直下にプレーン開口
部が存在するか否かを検証する第１のプレーン開口部検
証手段と、前記第１のプレーン開口部検証手段により、
前記配線構造の直下にプレーン開口部が存在する場合
に、該プレーン開口部の寸法を測定する第１の測定手段
と、 前記プレーン開口部がスロットとスリットのいず
れであるかを判定する第１のギャップ形状判定手段と、
前記第１のギャップ形状判定手段により、前記プレーン
開口部がスロットと判定された場合に、前記配線構造の
回路仕様及び回路特性として与えられる変数を含む所定
の関係式を用いて、電源系グラウンドプレーン内のギャ
ップ（即ち、プレーン開口部）の適正寸法を算出すると
共に、該適正寸法を含む指示を表示出力する適正ギャッ
プ寸法指示手段と、前記第１のギャップ形状判定手段に
より、前記プレーン開口部がスリットと判定された場合
に、適正な処置の指示を表示出力する適正処置指示手段
と、前記第１のプレーン開口部検証手段により、前記配
線構造の直下にプレーン開口部が存在しない場合に、前
記配線構造の近傍にプレーン開口部が存在するか否かを
さらに検証する第２のプレーン開口部検証手段と、前記
第２のプレーン開口部検証手段により、前記配線構造の
近傍にプレーン開口部が存在する場合に、該プレーン開
口部の寸法を測定する第２の測定手段と、前記プレーン
開口部がスロットとスリットのいずれであるかを判定す
る第２のギャップ形状判定手段と、前記第２のギャップ
形状判定手段により前記プレーン開口部がスリットであ
ると判定され、かつ前記配線中の信号線から前記プレー
ン開口部までの距離が、所定の算式を含む条件式を満た
すか否かを判定する判定手段と、前記判定手段により、
前記距離が前記条件式を満たさない場合に、前記適正処
置指示手段を起動する適正処置起動手段とを有すること
を特徴とするプリント基板の配線構造チェックシステム
が提供される。According to the present invention, there is provided a printed circuit board wiring structure checking system for checking a wiring structure provisionally designed on a printed circuit board. A first plane opening verifying means for verifying whether or not a plane opening exists immediately below; and the first plane opening verifying means,
A first measuring means for measuring a dimension of the plane opening when a plane opening exists immediately below the wiring structure; and a first measuring means for judging whether the plane opening is a slot or a slit. Gap shape determining means,
When the first gap shape determining means determines that the plane opening is a slot, the power system ground plane is determined using a predetermined relational expression including variables given as circuit specifications and circuit characteristics of the wiring structure. The appropriate gap dimension instructing means for calculating the appropriate dimension of the gap (that is, the plane opening) in the inside, and displaying and outputting an instruction including the appropriate dimension, and the first gap shape determining means allow the plane opening to be determined. The proper treatment instruction means for displaying and outputting a proper treatment instruction when determined to be a slit, and the first plane opening verification means, when there is no plane opening immediately below the wiring structure, Second plane opening verification means for further verifying whether or not a plane opening exists near the wiring structure; When a plane opening is present in the vicinity of the wiring structure, a second measuring means for measuring the size of the plane opening, and whether the plane opening is a slot or a slit by the unit verification means. A second gap shape determining means for determining, and the plane gap is determined to be a slit by the second gap shape determining means, and a distance from the signal line in the wiring to the plane opening is a predetermined distance. Determining means for determining whether or not a conditional expression including the following formula is satisfied; and
When the distance does not satisfy the conditional expression, there is provided a proper treatment activating means for activating the proper treatment instructing means.
【００１１】即ち、本発明では、電源系グラウンドプレ
ーン上に存在するギャップ（即ち、スロットまたはスリ
ット）の適切なギャップ寸法と、該ギャップと（該ギャ
ップを横切る）信号配線間の適切な間隔とを所定の算式
で算出してギャップの寸法の正当性を確認すると共に、
該確認結果に基づく、上記適切な間隔を含む適切な指示
を表示出力することにより、配線設計の支援を可能とし
ている。That is, in the present invention, an appropriate gap size of a gap (ie, a slot or a slit) existing on the power supply system ground plane and an appropriate interval between the gap and the signal wiring (crossing the gap) are determined. Calculate with a predetermined formula and confirm the validity of the gap dimensions,
By displaying and outputting an appropriate instruction including the above-mentioned appropriate interval based on the confirmation result, it is possible to support the wiring design.
【００１２】また、対象とする電源系グラウンド上の配
線構造の直下及び近傍における信号配線の存在をそれぞ
れ検証し、かかる信号配線が有る場合には、ギャップと
該信号配線の配置間隔が妥当かどうかを確認し、その結
果を表示することにより、プリント基板における配線設
計の支援を可能としている。In addition, the presence of signal wirings immediately below and in the vicinity of the wiring structure on the power supply system ground to be processed is verified. If such signal wirings are present, it is determined whether the gap and the arrangement interval of the signal wirings are appropriate. By confirming the results and displaying the results, it is possible to support wiring design on a printed circuit board.
【００１３】より具体的には、電源系グラウンドプレー
ン上のギャップ寸法、及び信号線とギャップとの間隔
を、後述する所定の算式で算出して、対象とする電源系
グラウンドプレーンにギャップが有るか否かを検証し、
該ギャップが有る場合は、ギャップ寸法がどれくらいで
あればよいかを結果出力として表示し、また、対象とす
る電源系グラウンドプレーンの配線構造の直下及び近傍
に信号配線（以下、「信号線」とも呼称する）が有るか
否かをそれぞれ検証し、該信号配線が有る場合には、上
記ギャップと上記信号配線との間隔が妥当かどうかを判
断して該判断結果により指示を表示することにより、従
来の設計工程を変えることなく、さらに、追加的な設計
コストを必要とせず、設計者に、対象とする電源系グラ
ウンドプレーン上のギャップ寸法がどれくらいであれば
よいか、或いは、ギャップと信号配線間隔がどれくらい
であればよいかを、設計者に簡単に確認せしめることを
可能にしている。More specifically, the gap size on the power supply system ground plane and the distance between the signal line and the gap are calculated by a predetermined formula described later to determine whether the target power supply system ground plane has a gap. Verify whether or not
If there is a gap, the size of the gap is displayed as a result output, and signal wiring (hereinafter, also referred to as “signal line”) is provided immediately below and in the vicinity of the wiring structure of the target power supply ground plane. Each of the signal wirings is determined, and if the signal wiring is present, it is determined whether the gap between the gap and the signal wiring is appropriate and an instruction is displayed based on the determination result. Without changing the conventional design process and without additional design cost, the designer can ask the designer how much the gap size on the target power supply ground plane, or the gap and signal wiring. This allows the designer to easily check the interval.
【００１４】[0014]
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は、本発明の実施の形態に係
るプリント基板の配線構造チェックシステムのチェック
対象となる配線基板上の配線を示す配線図である。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a wiring diagram showing wiring on a wiring board to be checked by a printed circuit board wiring structure check system according to an embodiment of the present invention.
【００１５】図１（ａ）は、スロットを有する配線基板
を示し、図１（ｂ）は、スリットを有する配線基板を示
す。図１（ａ）に示す配線基板は、電源系グラウンドプ
レーン１と、前記電源系グラウンドプレーン１上に設置
されたドライバ１１と、レシーバ１２と、ドライバ１１
とレシーバ１２とを結ぶ信号線１３と、該信号線が横切
るスロット１４を備える。FIG. 1A shows a wiring board having a slot, and FIG. 1B shows a wiring board having a slit. 1A includes a power supply system ground plane 1, a driver 11 installed on the power supply system ground plane 1, a receiver 12, and a driver 11.
A signal line 13 connecting the signal line and the receiver 12, and a slot 14 crossed by the signal line.
【００１６】また、図１（ｂ）に示す配線基板は、電源
系グラウンドプレーン２と、前記電源系グラウンドプレ
ーン２上に設置されたドライバ２１と、レシーバ２２
と、ドライバ２１とレシーバ２２とを結ぶ信号線２３
と、該信号線が横切るスリット２４を備える。The wiring board shown in FIG. 1B includes a power supply ground plane 2, a driver 21 installed on the power supply ground plane 2, and a receiver 22.
And a signal line 23 connecting the driver 21 and the receiver 22
And a slit 24 crossed by the signal line.
【００１７】なお、図１で、符号（ＧＰＷ）で示す長さ
は、スロット１４における（信号線１３と垂直方向の）
ギャップ幅（即ち、スロット幅）を示し、符号（ＧＰＷ
１）で示す長さは、スリット２４における（信号線２３
と垂直方向の）ギャップ幅（即ち、スリット長）を示
し、符号（ＧＰＷ２）で示す長さは、スリット２４にお
ける（信号線２３と垂直方向の）信号線２３までのギャ
ップ幅を示し、符号（ＧＰＬ）で示す長さは、スロット
１４におけるスロット１４の（信号線１３と水平方向
の）ギャップ長及びスリット２４におけるスリット２４
の（信号線２３と水平方向の）ギャップ長を示し、符号
（Ｗｓ）で示す長さは、スリット２４における信号線２
３の線幅を示す。In FIG. 1, the length indicated by the symbol (GPW) is the length of the slot 14 (in the direction perpendicular to the signal line 13).
The gap width (ie, slot width) is indicated by a code (GPW
The length indicated by 1) is the length of the signal line 23
And a gap width (that is, a slit length) in the vertical direction, and a length indicated by a code (GPW2) indicates a gap width of the slit 24 up to the signal line 23 (in a direction perpendicular to the signal line 23). GPL), the gap length of the slot 14 (in the horizontal direction with the signal line 13) in the slot 14 and the slit 24 in the slit 24
(In the horizontal direction with respect to the signal line 23), and the length indicated by the symbol (Ws) is the signal line 2 in the slit 24.
3 shows the line width.
【００１８】図２は、本発明の実施の形態に係るプリン
ト基板の配線構造チェックシステムのチェック対象とな
る配線基板上の配線構造を示す配線構造図である。図２
（ａ）は、マイクロストリップラインと呼ばれる配線構
造を示し、図２（ｂ）は、シングルストリップラインと
呼ばれる配線構造を示し、図２（ｃ）は、ダブルストリ
ップラインと呼ばれる配線構造を示す。FIG. 2 is a wiring structure diagram showing a wiring structure on a wiring board to be checked by the printed circuit board wiring structure check system according to the embodiment of the present invention. FIG.
2A shows a wiring structure called a microstrip line, FIG. 2B shows a wiring structure called a single strip line, and FIG. 2C shows a wiring structure called a double strip line.
【００１９】図２（ａ）に示す配線構造は、電源ベタ層
３１（プレーン層）と、電源ベタ層３１上の配線３２を
備え、図２（ｂ）に示す配線構造は、電源ベタ層４１
と、電源ベタ層４１間の配線４２を備え、図２（ｃ）に
示す配線構造は、電源ベタ層５１と、電源ベタ層５１間
の２系統の配線５２を備える。The wiring structure shown in FIG. 2A includes a power supply solid layer 31 (plane layer) and a wiring 32 on the power supply solid layer 31. The wiring structure shown in FIG.
The wiring structure shown in FIG. 2C includes a power supply solid layer 51 and two lines of wiring 52 between the power supply solid layers 51.
【００２０】なお、図２で、符号（ｗ）で示す長さは、
配線幅を示し、符号（ｔ）で示す長さは、配線厚を示
し、符号（ｈ）で示す長さは、マイクロストリップライ
ン構造における配線とプレーン層間の距離（μｍ）を示
し、符号（ｂ）で示す長さは、シングルストリップライ
ン構造におけるプレーン層間の距離（μｍ）を示し、符
号（ａ）で示す長さは、ダブルストリップライン構造に
おける配線と該配線に距離が最も近いプレーン層間の距
離（μｍ）を示し、符号（ｄ）で示す長さは、ダブルス
トリップライン構造における２系統の配線の配線間距離
（μｍ）を示し、符号（εｒ）は、シングルストリップ
ライン構造における電源ベタ層４１間及びダブルストリ
ップライン構造における電源ベタ層５１間の比誘電率を
示し、符号（εｒｅｆｆ）は、マイクロストリップライ
ン構造における電源ベタ層３１と配線３２間の実効比誘
電率を示す。In FIG. 2, the length indicated by the symbol (w) is
The length indicated by the symbol (t) indicates the wire thickness, the length indicated by the symbol (h) indicates the distance (μm) between the wire and the plane layer in the microstrip line structure, and the symbol (b) The length indicated by) indicates the distance (μm) between the plane layers in the single strip line structure, and the length indicated by the symbol (a) indicates the distance between the wiring in the double strip line structure and the plane layer closest to the wiring. (Μm), the length indicated by the symbol (d) indicates the distance (μm) between two lines in the double strip line structure, and the symbol (εr) indicates the power supply solid layer 41 in the single strip line structure. The relative permittivity between the power supply solid layers 51 in the double strip line structure and the power supply solid layers 51 in the double strip line structure is shown. 31 and illustrating the effective dielectric constant between the wirings 32.
【００２１】以下、本発明に係るプリント基板の配線構
造チェックシステムの機能を説明する。但し、本発明に
係るプリント基板の配線構造チェックシステムの構成に
ついては、通常のコンピュータシステムとなるので、図
示は省略する。The function of the printed circuit board wiring structure check system according to the present invention will be described below. However, the configuration of the printed circuit board wiring structure check system according to the present invention is an ordinary computer system, and is not shown.
【００２２】本発明に係るプリント基板の配線構造チェ
ックシステムでは、チェック対象とする電源系グラウン
ドプレーン（例えば、上記電源系グラウンドプレーン
１，２）上に存在する上記各ギャップの適切なギャップ
寸法と、該ギャップと上記各信号配線問の適切な間隔と
を、後述する所定の算式で算出して、上記グラウンド上
のギャップを横切る信号配線の存在を検証し、かかる信
号配線が有る場合には、ギャップの寸法を確認すると共
に、その結果を表示することにより、配線設計の支援を
行うことができる。In the system for checking the wiring structure of a printed circuit board according to the present invention, an appropriate gap size of each of the gaps existing on a power supply ground plane to be checked (for example, the power supply ground planes 1 and 2) The gap and an appropriate interval between the signal wirings are calculated by a predetermined formula described later, and the existence of the signal wiring crossing the gap on the ground is verified. By confirming the dimensions and displaying the results, it is possible to support wiring design.
【００２３】また、上記電源系グラウンドプレーン上の
ギャップ近傍における信号配線の存在を検証し、かかる
信号配線が存在する場合には、上記ギャップと上記信号
配線の配置間隔が妥当かどうかを確認し、その結果をシ
ステムに付属の表示装置（図示は省略）により表示出力
することにより、配線設計の支援を可能としている。Also, the existence of signal wiring near the gap on the power supply system ground plane is verified, and if such a signal wiring is present, it is checked whether the gap between the gap and the signal wiring is appropriate. By displaying the result on a display device (not shown) attached to the system, it is possible to support wiring design.
【００２４】より具体的には、上記電源系グラウンドプ
レーン上のギャップ寸法、及び上記信号配線と上記ギャ
ップ間隔とを後述する所定の算式で算出して、上記電源
系グラウンドプレーンにギャップが存在するか否かを検
証し、該ギャップが存在する場合には、該ギャップ寸法
がどれくらいであればよいかを上記表示装置に結果出力
し、また、対象とする電源系グラウンドプレーンのギャ
ップ近傍に信号配線が有るか否かを検証し、上記電源系
グラウンドプレーンに上記信号配線が存在する場合に
は、上記ギャップと上記信号配線との間隔が妥当かどう
かを判断して該判断結果により適切な指示を上記表示装
置に表示する。More specifically, the gap size on the power supply system ground plane and the signal wiring and the gap interval are calculated by a predetermined formula described later to determine whether a gap exists in the power supply system ground plane. It verifies whether or not the gap exists, and outputs the size of the gap to the display device as a result. It is verified whether or not there is, and if the signal wiring exists in the power supply system ground plane, it is determined whether the gap between the gap and the signal wiring is appropriate and an appropriate instruction is given based on the determination result. Display on the display device.
【００２５】図３〜５は、本発明の実施の形態に係るプ
リント基板の配線設計支援方法の配線構造チェックシス
テムの動作を示すフローチャートである。以下、図１乃
至４を参照しつつ、図３〜５に示すフローチャートを使
用して、本実施の形態に係るシステムの動作を説明す
る。FIGS. 3 to 5 are flowcharts showing the operation of the wiring structure check system of the method for supporting the wiring design of a printed circuit board according to the embodiment of the present invention. Hereinafter, the operation of the system according to the present embodiment will be described with reference to FIGS. 1 to 4 and the flowcharts shown in FIGS.
【００２６】但し、図３から図５に示すフローチャート
及び下記の説明中で使用する式については、纏めて後述
する。まず、ステップＳ１では、チェックに必要な初期
条件（１）式を設定する。However, the flowcharts shown in FIGS. 3 to 5 and the expressions used in the following description will be described later. First, in step S1, an initial condition (1) required for the check is set.
【００２７】ステップＳ２では、基板情報を格納する基
板データベース（図示は省略）から全ての配線名を抽出
する。ステップＳ３では、一つの配線名上に存在する全
ての部品を抽出し、それらをドライバのリストとレシー
バのリストに分類する。In step S2, all wiring names are extracted from a board database (not shown) storing board information. In step S3, all the components existing on one wiring name are extracted and classified into a driver list and a receiver list.
【００２８】ステップＳ４では、上記ドライバのリス
ト、及びレシーバのリストから、ドライバとレシーバの
組み合わせリストを作成する。ステップＳ５では、上記
作成したドライバとレシーバの組み合わせリストから、
一組を取り出し、該組に関するドライバの回路情報を抽
出する。In step S4, a combination list of the driver and the receiver is created from the list of the drivers and the list of the receivers. In step S5, from the created combination list of the driver and the receiver,
One set is extracted, and circuit information of the driver related to the set is extracted.
【００２９】ステップＳ６では、以下、上記ドライバと
レシーバ間の上記信号線を流れる電流のパルス幅（Ｓｅ
ｃ）を符号τで示し、該パルスの立ち上がり時間（Ｓｅ
ｃ）を符号τｒで示し、上記信号線を流れる電流の最大
適用周波数（ＭＨｚ）を符号ｆｘで示し、上記信号線を
流れる電流の最大適用周波数ｆｘにおける電圧レベルを
Ｌｅｖｅｌfxで示す時、条件式として１／πτｒ＜ｆｘ
を判定し、該条件式が満たされていれば、ステップＳ８
にて、後述する（２）式によりＬｅｖｅｌfxを算出し、
該条件式が満たされていなければ、ステップＳ７に移
る。In step S6, hereinafter, the pulse width (Se) of the current flowing through the signal line between the driver and the receiver is set.
c) is denoted by the symbol τ, and the rise time (Se
c) is denoted by τr, the maximum applied frequency (MHz) of the current flowing through the signal line is denoted by fx, and the voltage level at the maximum applied frequency fx of the current flowing through the signal line is denoted by Level fx. As 1 / πτr <fx
Is determined, and if the conditional expression is satisfied, step S8
Calculates the Level fx according to the equation (2) described below,
If the conditional expression is not satisfied, the process moves to step S7.
【００３０】ステップＳ７では、条件式として１／πτ
ｒ≧ｆｘかつ１／πτ＜ｆｘを判定し、該条件式が満た
されていれば、ステップＳ９にて、後述する（３）式に
よりＬｅｖｅｌfxを算出し、該条件式が満たされていな
ければ、ステップＳ１０にて、後述する（４）式により
Ｌｅｖｅｌfxを算出し、ステップＳ１１に移る。In step S7, 1 / πτ is used as a conditional expression.
It is determined that r ≧ fx and 1 / πτ <fx, and if the conditional expression is satisfied, in step S9, Level fx is calculated by the expression (3) described later, and if the conditional expression is not satisfied, Then, in step S10, Level fx is calculated by the expression (4) described later, and the process proceeds to step S11.
【００３１】ステップＳ１１では、上記ドライバとレシ
ーバ間の上記信号線を流れる電流の基準レベル、即ち、
最大適用電圧レベル（ｄＢμＶ）を符号Ｘで示す時、条
件式としてＬｅｖｅｌfx≧基準レベルＸを判定し、該条
件式が満たされていなければ、上記のステップＳ５に戻
り、該条件式が満たされていれば、ステップＳ１２に移
る。In step S11, a reference level of a current flowing through the signal line between the driver and the receiver, that is, a reference level,
When the maximum applicable voltage level (dBμV) is indicated by a symbol X, it is determined that Level fx ≧ reference level X as a conditional expression. If the conditional expression is not satisfied, the process returns to step S5, and the conditional expression is satisfied. If so, the process proceeds to step S12.
【００３２】ステップＳ１２では、下記の一連のステッ
プにより、上記ドライバとレシーバ間の配線構成を順次
に一つずつに、ドライバ端からレシーバ端に向かって調
査するための準備をする。In step S12, a preparation is made for checking the wiring configuration between the driver and the receiver one by one sequentially from the driver end to the receiver end by the following series of steps.
【００３３】ステップＳ１３では、配線構成（セグメン
ト）リストの中から、配線構成（セグメント）を順番に
一つずつ取り出す（ここでは、セグメントＡが取り出さ
れたものとする）。In step S13, the wiring configurations (segments) are sequentially extracted one by one from the wiring configuration (segment) list (in this case, it is assumed that the segment A has been extracted).
【００３４】ステップＳ１４では、セグメントＡの配線
構成を調査し、リターンパスプレーンを特定する（以
下、図４に示すフローチャートの説明に移る）。ステッ
プＳ１５では、セグメントＡ直下にスロットまたはスリ
ットと思われる開口部が存在するか否かを調査する。In step S14, the wiring configuration of the segment A is checked, and a return path plane is specified (hereinafter, the description will move to the flowchart shown in FIG. 4). In step S15, it is checked whether or not an opening that seems to be a slot or a slit exists immediately below the segment A.
【００３５】ステップＳ１６では、上記調査結果とし
て、上記プレーン開口部が存在しない場合は、ステップ
Ｓ３０に移り、上記プレーン開口部が存在する場合は、
ステップＳ１７に移る。In step S16, as a result of the examination, if the plane opening does not exist, the process proceeds to step S30. If the plane opening exists, the process proceeds to step S30.
Move to step S17.
【００３６】ステップＳ１７では、下記の一連のステッ
プで、上記プレーン開口部がスロットなのかスリットな
のかを調べ、同時に、その大きさ（信号線と垂直方向の
ギャップ幅（ＧＰＷ）と、信号線と水平方向のギャップ
幅（長さ：ＧＰＬ））を測定するための準備をする。In step S17, in a series of steps described below, it is checked whether the plane opening is a slot or a slit, and at the same time, its size (gap width (GPW) in the direction perpendicular to the signal line, signal line Prepare to measure the gap width (length: GPL) in the horizontal direction.
【００３７】ステップＳ１８では、上記開口部がスロッ
トであるか否かを検証し、開口部でなければ、ステップ
Ｓ２５に移り、開口部であれば、ステップＳ１９に移
る。ステップＳ１９では、後述の（１３）式を用いて
（（１３）式中に限定して）符号（ａ）で示す最大許容
スロット幅を算出し、後述の（１４）式を用いて（（１
４）式中に限定して）符号（ｂ）で示す最大許容スロッ
ト長を算出し、後述の（１５）式を用いて（（１５）式
中に限定して）符号（ｃ）で示す最大許容スロット長を
算出する。In step S18, it is verified whether or not the opening is a slot. If the opening is not an opening, the process proceeds to step S25. If the opening is an opening, the process proceeds to step S19. In step S19, the maximum allowable slot width indicated by the reference numeral (a) is calculated using the expression (13) described below (limited to the expression (13)), and ((1)
The maximum allowable slot length indicated by the code (b) is calculated (limited to the expression 4), and the maximum allowable slot length indicated by the code (c) is limited using the expression (15) described later (limited to the expression (15)). Calculate the allowable slot length.
【００３８】ステップＳ２０では、上記の信号線と垂直
方向のギャップ幅（ＧＰＷ）が（７）式で示す条件式を
満たすか否かを判定し、該条件式を満たす時は、前述の
ステップＳ１３に戻り、該条件式を満たさない時は、ス
テップＳ２１に移る。In step S20, it is determined whether the gap width (GPW) in the vertical direction with respect to the signal line satisfies the conditional expression represented by the expression (7). When the conditional expression is not satisfied, the process proceeds to step S21.
【００３９】ステップＳ２１では、上記の信号線と垂直
方向のギャップ幅（ＧＰＷ）が（１０）式で示す条件式
を満たすか否かを判定し、該条件式を満たす時は、ステ
ップＳ２４に移り、該条件式を満たさない時は、ステッ
プＳ２２に移る。In step S21, it is determined whether the gap width (GPW) in the vertical direction with respect to the signal line satisfies the conditional expression represented by the expression (10). If the conditional expression is satisfied, the process proceeds to step S24. If the conditional expression is not satisfied, the process proceeds to step S22.
【００４０】ステップＳ２２では、上記の信号線と垂直
方向のギャップ幅（ＧＰＷ）が（９）式で示す条件式を
満たすか否かを判定し、該条件式を満たす時は、ステッ
プＳ２３に移り、該条件式を満たさない時は、前述のス
テップＳ１３に戻る。In step S22, it is determined whether or not the gap width (GPW) in the vertical direction with the signal line satisfies the conditional expression (9). If the conditional expression is satisfied, the process proceeds to step S23. If the conditional expression is not satisfied, the process returns to step S13.
【００４１】ステップＳ２３では、ステップＳ１９の各
算出結果を、下記の対策指示（１）に含まれる符号ａ，
ｂで示す箇所に埋め込んだ後、該対策指示（１）を表示
出力情報に含めた後、ステップＳ２６に移る。In step S23, each calculation result in step S19 is represented by a code a,
After embedding in the location indicated by b, the countermeasure instruction (1) is included in the display output information, and the process proceeds to step S26.
【００４２】対策指示（１）：「スロット幅をａｍｍ未
満にしなさい、それができなければ、スロット長をｂｍ
ｍ未満にしなさい」 ステップＳ２４では、ステップＳ１９の各算出結果を、
下記の対策指示（２）に含まれる符号ａ，ｂ，ｃで示す
箇所に埋め込んだ後、該対策指示（２）を表示出力情報
に含めた後、ステップＳ２６に移る。Countermeasure instruction (1): “Make the slot width less than amm. If it cannot be done, set the slot length to bm.
m ”. In step S24, each calculation result in step S19 is
After embedding in the portions indicated by reference signs a, b, and c included in the following countermeasure instruction (2), the countermeasure instruction (2) is included in the display output information, and the process proceeds to step S26.
【００４３】対策指示（２）：「スロット幅をａｍｍ未
満にしなさい、それができなければ、スロット幅をｃｍ
ｍ未満、かつスロット長をｂｍｍ未満にしなさい」 ステップＳ２５では、下記の対策指示（３）を表示出力
情報に含めた後、ステップＳ２６に移る。Countermeasure instruction (2): “Make the slot width less than amm.
Make the length less than m and the slot length less than bmm. ”In step S25, the following countermeasure instruction (3) is included in the display output information, and then the process proceeds to step S26.
【００４４】対策指示（３）：「スリットをプレーンに
変更しなさい、それができなければ、ガード配線を追加
しなさい」 （以下、図５に示すフローチャートの説明に移る）。Countermeasure instruction (3): "Change the slit to a plane, if that is not possible, add a guard wiring" (to move to the description of the flowchart shown in FIG. 5).
【００４５】ステップＳ２６では、次のセグメントをチ
ェックする。ステップＳ２７では、全てのセグメントを
チェックしたならば、次のドライバとレシーバの組み合
わせリストをチェックする。In step S26, the next segment is checked. In step S27, when all the segments have been checked, the next combination list of the driver and the receiver is checked.
【００４６】ステップＳ２８では、全てのドライバとレ
シーバの組み合わせリストをチェックしたならば、次の
配線名もチェックする。ステップＳ２９では、全ての配
線名をチェックしたならば、上記全ての対策指示、即
ち、対策指示（１）〜（３）を表示出力して処理を終了
する。In step S28, if the combination list of all drivers and receivers has been checked, the next wiring name is also checked. In step S29, if all the wiring names have been checked, all the above-mentioned countermeasure instructions, that is, the countermeasure instructions (1) to (3) are displayed and output, and the process ends.
【００４７】ステップＳ３０では、セグメントＡ近傍に
スロットまたはスリットと思われるプレーン開口部が存
在するか否かを調査する。ステップＳ３１では、上記調
査により、プレーン開口部が存在しない場合は、前述の
ステップＳ１３に戻り、プレーン開口部が存在する場合
は、ステップＳ３２に移る。In step S30, it is checked whether or not there is a plane opening which seems to be a slot or a slit near the segment A. In step S31, as a result of the above-described inspection, if there is no plane opening, the process returns to step S13. If there is a plane opening, the process proceeds to step S32.
【００４８】ステップＳ３２では、上記プレーン開口部
がスロットなのかスリットなのかを調べ、同時に、上記
プレーン開口部がスリットの場合は、信号線の開口部の
底部までの距離、即ち、（ギャップ幅（ＧＰＷ２）−
ギャップ幅（ＧＰＷ１））を測定する。In step S32, it is checked whether the plane opening is a slot or a slit. At the same time, if the plane opening is a slit, the distance to the bottom of the signal line opening, that is, (gap width ( GPW2)-
The gap width (GPW1) is measured.
【００４９】ステップＳ３３では、上記開口部がスリッ
トでないならば、前述のステップＳ１３に戻り、上記開
口部がスリットならば、ステップＳ３４に移る。ステッ
プＳ３４では、上記ステップＳ３２で測定した距離が後
述の（１１）式を満たすか否かを判定し、該条件式を満
たさない時は、前述のステップＳ１３に戻り、該条件式
を満たす時は、ステップＳ３５にて、前述のステップＳ
２５と同じく対策指示（３）を表示出力情報に含めた
後、前述のステップＳ１３に戻る。In step S33, if the opening is not a slit, the process returns to step S13. If the opening is a slit, the process proceeds to step S34. In step S34, it is determined whether or not the distance measured in step S32 satisfies Expression (11) described below. If the distance does not satisfy the conditional expression, the process returns to step S13. In step S35, the aforementioned step S
After including the countermeasure instruction (3) in the display output information as in the case of 25, the process returns to step S13 described above.
【００５０】図６は、本発明の実施の形態に係るプリン
ト基板の配線構造チェックシステムのチェック対象とな
る配線基板上の配線の１例を示す配線図と該配線基板上
の配線構造の１例を示す配線構造図である。FIG. 6 is a wiring diagram showing an example of wiring on a wiring board to be checked by the printed wiring board structure checking system according to the embodiment of the present invention, and an example of a wiring structure on the wiring board. FIG.
【００５１】図６（ａ）は、配線基板上の配線の１例を
示し、図６（ｂ）は、該配線基板上の配線構造の１例を
示す。図６（ａ）に示す配線基板上の配線（基板配線）
は、電源系グラウンドプレーン６と、電源系グラウンド
プレーン６上のドライバ６１及びレシーバ６２と、ドラ
イバ６１とレシーバ６２とを結ぶ信号線６３と、電源系
グラウンドプレーン６に開けられたスリット６４を備え
る。FIG. 6A shows an example of a wiring on a wiring board, and FIG. 6B shows an example of a wiring structure on the wiring board. Wiring on the wiring board shown in FIG. 6A (board wiring)
Includes a power supply system ground plane 6, a driver 61 and a receiver 62 on the power supply system ground plane 6, a signal line 63 connecting the driver 61 and the receiver 62, and a slit 64 formed in the power supply system ground plane 6.
【００５２】上記基板配線の仕様は、下記のとおりとす
る。即ち、信号配線名をＥ１とし、配線全長を１００．
０［ｍｍ］とし、配線幅（Ｗｓ）を０．１［ｍｍ］と
し、ドライバ（Ｄ）をＩＣ１００，１ｐｉｎとし、レシ
ーバ（Ｒ）をＩＣ２００，１ｐｉｎとし、動作周波数を
５０．０［ＭＨｚ］とし、パルス幅（τ）を１０．０
［ｎｓ］とし、立ち上がり時間（τｒ）を１．０［ｎ
ｓ］とし、振幅（Ａ）を３．３［Ｖ］とし、スリット長
（ＧＰＬ）を１０．０［ｍｍ］とし、スリット幅（ＧＰ
Ｗ１）を９０．０［ｍｍ］とし、配線位置（ＧＰＷ２）
を５０．０［ｍｍ］とする。The specifications of the substrate wiring are as follows. That is, the signal wiring name is E1, and the total wiring length is 100.
0 [mm], the wiring width (Ws) is 0.1 [mm], the driver (D) is IC 100, 1 pin, the receiver (R) is IC 200, 1 pin, and the operating frequency is 50.0 [MHz]. , The pulse width (τ) is 10.0
[Ns] and the rise time (τr) is 1.0 [n]
s], the amplitude (A) is set to 3.3 [V], the slit length (GPL) is set to 10.0 [mm], and the slit width (GP) is set.
W1) is set to 90.0 [mm], and the wiring position (GPW2)
Is set to 50.0 [mm].
【００５３】図６（ｂ）は、配線基板上の配線の１例を
示し、図６（ｂ）は、上記配線基板上の配線構造の１例
を示す。図６（ｂ）に示す配線基板上の配線構造は、電
源系グラウンドプレーンである電源ベタ層７１と、該電
源ベタ層上の配線７２を備える。FIG. 6B shows an example of the wiring on the wiring board, and FIG. 6B shows an example of the wiring structure on the wiring board. The wiring structure on the wiring board shown in FIG. 6B includes a power supply solid layer 71 which is a power supply system ground plane, and a wiring 72 on the power supply solid layer.
【００５４】上記配線構造の仕様は、下記のとおりとす
る。即ち、配線構造の型はマイクロストリップとし、配
線幅（Ｗ）を０．１［ｍｍ］＝１００［μｍ］とし、配
線厚（ｔ）を０．０４［ｍｍ］＝４０［μｍ］とし、配
線高（ｈ）を０．２０［ｍｍ］＝２００［μｍ］とし、
実効比誘電率（εｒｅｆｆ）を４．３とする。The specifications of the above wiring structure are as follows. That is, the type of the wiring structure is a microstrip, the wiring width (W) is 0.1 [mm] = 100 [μm], the wiring thickness (t) is 0.04 [mm] = 40 [μm], and the wiring is The height (h) is set to 0.20 [mm] = 200 [μm],
The effective relative dielectric constant (εref) is set to 4.3.
【００５５】図７〜９は、本発明の実施の形態に係るプ
リント基板の配線構造チェックシステムを、図６に示す
基板配線と配線構造を対象として実行した結果を実行経
路で示したフローチャートである。FIGS. 7 to 9 are flowcharts showing the results of executing the printed circuit board wiring structure check system according to the embodiment of the present invention on the board wiring and the wiring structure shown in FIG. 6 using execution paths. .
【００５６】図７〜９に示すフローチャートにおいて、
太い実線で示す経路は、上記実行時において実際に実行
された処理の経路を示し、破線で示す経路は、上記実行
時において実行されなかった処理の経路を示す。In the flowcharts shown in FIGS.
The path indicated by a thick solid line indicates the path of the processing actually executed at the time of the execution, and the path indicated by the broken line indicates the path of the processing not executed at the time of the execution.
【００５７】ここでは、ステップＳ１〜Ｓ６，Ｓ８，Ｓ
１１〜Ｓ１８，Ｓ２５〜Ｓ２９の経路で示す間の処理が
実行され、他の処理は実行されなかったことを示してい
る。以下、上記実行時の処理を、トレースして説明す
る。Here, steps S1 to S6, S8, S
This indicates that the processes shown by the routes of S11 to S18 and S25 to S29 are executed, and other processes are not executed. Hereinafter, the processing at the time of execution will be described by tracing.
【００５８】但し、ここでは、最大適用周波数ｆｘ［Ｍ
Ｈｚ］＝１０００、最大適用電圧レベルＸ＝８０［ｄＢ
μＶ］と設定する。また、図６に示す基板配線は、基板
に比べて、存在するギャップが不適切に大きい例である
から、上記実行により、それに対する指示が出されるこ
とになる。However, here, the maximum applicable frequency fx [M
Hz] = 1000, maximum applied voltage level X = 80 [dB]
μV]. Further, the substrate wiring shown in FIG. 6 is an example in which the existing gap is inappropriately large as compared with the substrate, and therefore, the above-mentioned execution gives an instruction for the gap.
【００５９】まずステップＳ１では、初期条件として、
最大適用周波数ｆｘ（ＭＨｚ）＝１０００と、基準レベ
ル、即ち、最大適用電圧レベルＸ＝８０．０［ｄＢμ
Ｖ］を設定する。First, in step S1, as initial conditions,
The maximum applied frequency fx (MHz) = 1000 and the reference level, that is, the maximum applied voltage level X = 80.0 [dBμ]
V] is set.
【００６０】ステップＳ２では、図６に示す基板配線の
配線名Ｅｌを抽出する。ステップＳ３，Ｓ４では、ドラ
イバのリスト“ＩＣ１００”と、レシーバのリスト“Ｉ
Ｃ２００”から、組み合わせリスト（ＩＣ１００，１Ｃ
２００）を作成する。In step S2, the wiring name El of the substrate wiring shown in FIG. 6 is extracted. In steps S3 and S4, the driver list “IC100” and the receiver list “I
C200 ", the combination list (IC100, 1C
200).
【００６１】ステップＳ５，Ｓ６，Ｓ８では、上記ドラ
イバの回路情報からτ，τｒ，Ａを抽出し、（２）式を
用いて、Ｌｅｖｅｌfx＝９０．５［ｄＢμＶ］を算出す
る。ステップＳ１１では、上記のＬｅｖｅｌfx＝９０．
５［ｄＢμＶ］と上記の基準レベル、即ち、最大適用電
圧レベルＸ＝８０．０［ｄＢμＶ］とを比較する。In steps S5, S6, and S8, τ, τr, and A are extracted from the circuit information of the driver, and Level fx = 90.5 [dB μV] is calculated using equation (2). In step S11, the above Level fx = 90.
5 [dBμV] is compared with the above-mentioned reference level, that is, the maximum applied voltage level X = 80.0 [dBμV].
【００６２】ステップＳ１２〜Ｓ１４では、上記の配線
名Ｅｌなる基板配線の配線構成を調査した結果、一つの
セグメントの存在を確認してリターンパスプレーンを特
定する。In steps S12 to S14, as a result of examining the wiring configuration of the board wiring having the wiring name El, the existence of one segment is confirmed and the return path plane is specified.
【００６３】ステップＳ１５，１６では、上記リターン
パスプレーンを調査した結果、上記セグメント直下にプ
レーン開口部が存在することを確認する。ステップＳ１
７，１８では、上記開口部を調査した結果、幅＝９０．
０［ｍｍ］、長さ＝１０．０［ｍｍ］のスリットである
ことを確認する。In steps S15 and S16, as a result of examining the return path plane, it is confirmed that a plane opening exists immediately below the segment. Step S1
7 and 18, as a result of investigating the opening, the width = 90.
It is confirmed that the slit has a length of 0 [mm] and a length of 10.0 [mm].
【００６４】ステップＳ２５では、上記の配線名Ｅｌな
る基板配線に対して、前述の対策指示（３）を表示する
準備をする。ステップＳ２９では、他の配線名が存在し
ないことを確認した後、上記の対策指示（３）を画面に
表示してチェックを終了する。In step S25, a preparation is made to display the above-mentioned countermeasure instruction (3) for the board wiring having the wiring name El. In step S29, after confirming that there is no other wiring name, the above-mentioned countermeasure instruction (3) is displayed on the screen, and the check ends.
【００６５】なお、上記の実行例では、信号配線がギャ
ップを横切らないようにギャップ寸法を変更することに
より、ギャップを横切っている場合に比べて電磁波放射
強度を約３０ｄＢ抑えることができた。In the above embodiment, by changing the gap size so that the signal wiring does not cross the gap, the electromagnetic radiation intensity can be suppressed by about 30 dB as compared with the case where the signal wiring crosses the gap.
【００６６】上記の結果からも理解できるように、本発
明に係るプリント基板の配線構造チェックシステムを使
用することにより、プリント基板配線に生じる不要な電
磁波放射ノイズを大幅に抑えることができる。As can be understood from the above results, by using the printed circuit board wiring structure checking system according to the present invention, unnecessary electromagnetic wave radiation noise generated in printed circuit board wiring can be greatly suppressed.
【００６７】（数式に係る説明）以下では、上記フロー
チャート中の処理の説明で参照した数式を説明する。ま
ず、（記述の符号を除いて）該数式中で参照する符号の
意味を説明する。(Explanation Regarding Numerical Expressions) In the following, the mathematical expressions referred to in the description of the processing in the flowchart will be described. First, the meaning of the reference numerals in the mathematical formulas (except for the reference numerals) will be described.
【００６８】以下、符号Ｄは、信号線を流れるパルス電
流のデューティー比、符号Ｆは、所与の周波数［ＭＨ
ｚ］、符号λfxは、信号線を流れるパルス電流の周波数
がｆｘの時の波長、符号Ｉｄは、ドライバＩＣのグラウ
ンドから最も近いビアまでの距離［ｍｍ］、符号Ｉｒ
は、レシーバＩＣのグラウンドから最も近いビアまでの
距離［ｍｍ］、符号Ｉｖは、ビア間の距離［ｍｍ］、符
号ｄは、信号線とガードグラウンドとの間隔［ｍｍ］、
符号Ｗｓは、信号線の幅、符号ａは、最大許容スロット
幅または最大許容スロット幅１、符号ｂは、最大許容ス
ロット長、符号ｃは、最大許容スロット幅２とする。Hereinafter, the symbol D is the duty ratio of the pulse current flowing through the signal line, and the symbol F is the given frequency [MH
z], the symbol λ fx is the wavelength when the frequency of the pulse current flowing through the signal line is fx, the symbol Id is the distance [mm] from the ground of the driver IC to the nearest via, and the symbol Ir
Is the distance [mm] from the ground of the receiver IC to the nearest via, the symbol Iv is the distance between the vias [mm], the symbol d is the distance [mm] between the signal line and the guard ground,
The code Ws is the width of the signal line, the code a is the maximum allowable slot width or the maximum allowable slot width 1, the code b is the maximum allowable slot length, and the code c is the maximum allowable slot width 2.
【００６９】但し、上記符号ＧＰＷ１，ＧＰＷ２の意味
は、図１の説明に示すとおりとし、上記符号ａ，ｂ，ｄ
の意味は、図２（ｃ）に示す符号ａ，ｂ，ｄの意味とは
異なるものとする。However, the meanings of the symbols GPW1 and GPW2 are as shown in the description of FIG. 1, and the symbols a, b, d
Is different from the meanings of the reference numerals a, b, and d shown in FIG.
【００７０】次に、上記フローチャート中の処理の説明
で参照した数式を説明する。まず、ステップＳ１に係る
数式として、下記の（１）式がある。Next, the mathematical expressions referred to in the description of the processing in the above flowchart will be described. First, there is the following equation (1) as an equation relating to step S1.
【００７１】[0071]
【数１】 ｆｘ＝Ｆ ……………………………………………………………………（１） 次に、図３に示すフローチャートのステップＳ６，Ｓ８
に係る条件式として、下記の（２）式がある。Fx = F fx = F (1) Next, steps S6 and S8 in the flowchart shown in FIG.
There is the following expression (2) as a conditional expression related to.
【００７２】[0072]
【数２】 ＩＦ １／πτｒ＜ｆｘ ＴＨＥＮ Ｌｅｖｅｌfx＝２０ｌｏｇ10（２ＡＤ／１０-6 ）−２０ｌｏｇ10（（１／π τｒ）／（１／πτ））−４０ｌｏｇ10（ｆｘ／（１／πτｒ）） ……（２） また、図３に示すフローチャートのステップＳ７，Ｓ９
に係る条件式として、下記の（３）式がある。[Number 2] IF 1 / πτr <fx THEN Level fx = 20log 10 (2AD / 10 -6) -20log 10 ((1 / π τr) / (1 / πτ)) - 40log 10 (fx / (1 / πτr )) (2) Steps S7 and S9 in the flowchart shown in FIG.
There is the following expression (3) as a conditional expression relating to.
【００７３】[0073]
【数３】 ＩＦ １／πτｒ≧ｆｘ ＡＮＤ １／πτ＜ｆｘ ＴＨＥＮ Ｌｅｖｅｌfx＝２０ｌｏｇ10（２ＡＤ／１０-6 ）−２０ｌｏｇ10（ｆｘ／（ １／πτｒ）） …………………………………………………………………（３） さらに、図３に示すフローチャートのステップＳ７，Ｓ
１０に係る条件式として、下記の（４）式がある。Equation 3] IF 1 / πτr ≧ fx AND 1 / πτ <fx THEN Level fx = 20log 10 (2AD / 10 -6) -20log 10 (fx / (1 / πτr)) ........................... ... (3) Further, steps S7 and S7 in the flowchart shown in FIG.
The conditional expression (10) includes the following expression (4).
【００７４】[0074]
【数４】 ＩＦ １／πτ≧ｆｘ ＴＨＥＮ Ｌｅｖｅｌfx＝２０ｌｏｇ10（２ＡＤ／１０-6 ） ……………………（４） 次に、図３に示すフローチャートのステップＳ１１及び
ステップＳ１１以降に係る条件式として、下記の
（５），（６）式がある。## EQU4 ## IF 1 / πτ ≧ fx THEN Level fx = 20 log 10 (2AD / 10 −6 ) (4) Next, after steps S11 and S11 in the flowchart shown in FIG. Such conditional expressions include the following expressions (5) and (6).
【００７５】[0075]
【数５】 Ｌｅｖｅｌfx≧Ｘ …………………………………………………………（５）[ Expression 5] Level fx ≧ X …………………………………………… (5)
【００７６】[0076]
【数６】 ＩＦ Ｌｅｖｅｌfx ≧ Ｘ ＴＨＥＮ λfx＝ｆｘ／（３×１０8 ） ……………………………………………（６） 以下、ステップＳ１８の検証により、スロットとスリッ
トで処理が分かれる。## EQU6 ## IF Level fx ≧ X THEN λ fx = fx / (3 × 10 8 ) (6) Hereinafter, the slot is verified by the verification in step S18. And the processing is divided by the slit.
【００７７】（１） ギャップがスロットの場合、ま
た、図４に示すフローチャートのステップＳ２０に係る
条件式として、下記の（７）式がある。(1) When the gap is a slot, the following expression (7) is a conditional expression relating to step S20 of the flowchart shown in FIG.
【００７８】[0078]
【数７】 ＩＦ （ＧＰＷ／Ｗｓ）＜２ ＴＨＥＮ 「ＧＰＬはどんな値でもＯＫ」 ……………………………………………（７） 図４に示すフローチャートのステップＳ２１，Ｓ２２に
係る条件式として、下記の（８）〜（１０）式がある。IF (GPW / Ws) <2 THEN “GPL is OK at any value” (7) Step S21 in the flowchart shown in FIG. As conditional expressions related to S22, there are the following expressions (8) to (10).
【００７９】[0079]
【数８】 ＩＦ ２≦（ＧＰＷｓ）≦５ ＡＮＤ ＧＰＬ＜（λfx／８） ＴＨＥＮ 「ＧＰＬはどんな値でもＯＫ」 ……………………………………………（８）## EQU8 ## IF 2 ≦ (GPWs) ≦ 5 AND GPL <(λ fx / 8) THEN “GPL is OK at Any Value” ……………………… (8)
【００８０】[0080]
【数９】 ＩＦ ２≦（ＧＰＷｓ）≦５ ＡＮＤ ＧＰＬ≧（λfx／８） ＴＨＥＮ 「ＧＰＬはＮＧ（Ｎｏｔ Ｇｏｏｄ）」 …………………………………（９）## EQU9 ## IF 2 ≦ (GPWs) ≦ 5 AND GPL ≧ (λ fx / 8) THEN “GPL is NG (Not Good)” ………………………… (9)
【００８１】[0081]
【数１０】 ＩＦ ５＜（ＧＰＷ／Ｗｓ） ＴＨＥＮ 「ＧＰＬはどんな値でもＮＧ」 …………………………………………（１０） （２） ギャップがスリットの場合、次に、図５に示す
フローチャートのステップＳ３４に係る条件式として下
記の（１１），（１２）式がある。IF 5 <(GPW / Ws) THEN “GPL is NG at any value” (10) (2) When the gap is a slit, There are following conditional expressions (11) and (12) as conditional expressions relating to step S34 in the flowchart shown in FIG.
【００８２】[0082]
【数１１】 ＩＦ ＧＰＷ１≧ＧＰＷ２＋２Ｗｓ ＴＨＥＮ 「ＮＧ」 …………（１１）[Expression 11] IF GPW1 ≧ GPW2 + 2Ws THEN “NG” (11)
【００８３】[0083]
【数１２】 ＩＦ ＧＰＷ１＜ＧＰＷ２＋２Ｗｓ ＴＨＥＮ 「ＯＫ」 …………（１２） なお、図４に示すフローチャートのステップＳ１９に係
る数式として、下記の（１３）〜（１５）式がある。IF GPW1 <GPW2 + 2Ws THEN “OK” (12) The following equations (13) to (15) are equations related to step S19 in the flowchart shown in FIG.
【００８４】[0084]
【数１３】 最大許容スロット幅（ａ）または最大許容スロット幅１（ａ）＝２Ｗｓ …… ……………………………………………………………………………………（１３）## EQU13 ## Maximum allowable slot width (a) or maximum allowable slot width 1 (a) = 2Ws... .................................................. ............ (13)
【００８５】[0085]
【数１４】 最大許容スロット長（ｂ）＝（λｆｘ／８） …………………………（１４）## EQU14 ## Maximum allowable slot length (b) = (λfx / 8) (14)
【００８６】[0086]
【数１５】 最大許容スロット幅２（ｃ）＝５Ｗｓ …………………………………（１５） なお、多層基板の配線構造は、殆どの場合、図２に示す
マイクロストリップ構造と、ストリップ構造に分類でき
る。(15) Maximum allowable slot width 2 (c) = 5 Ws (15) In most cases, the wiring structure of the multilayer substrate has a microstrip structure shown in FIG. And a strip structure.
【００８７】上記マイクロストリップ構造（図２（ａ）
に示す）の実効比誘電率εｒｅｆｆは、下記の（１６）
式から計算する。The above microstrip structure (FIG. 2A)
The effective relative permittivity εref of the following (16)
Calculate from the formula.
【００８８】[0088]
【数１６】 εｒｅｆｆ＝（εｒ＋１）／２＋（εｒ−１）（２√（１＋（１０ｈ／ｗ）） …………………………………………………………………………………（１６） 但し、上記の符号ｈ，Ｗの意味は、前述した図２の説明
に示すとおりである。[Equation 16] εrefff = (εr + 1) / 2 + (εr−1) (2√ (1+ (10h / w)) ………………………………………………… ... (16) However, the meanings of the symbols h and W are as shown in the above-described description of FIG.
【００８９】なお、図３〜５のフローチャートで示した
処理を実行するプログラムなど、本発明の実施の形態に
係るプリント基板の配線構造チェックシステムに上記の
処理を行わせるためのプログラムは、ＣＤ−ＲＯＭや磁
気テープなどのコンピュータ読み取り可能な記録媒体に
格納して配付してもよい。そして、少なくともマイクロ
コンピュータ，パーソナルコンピュータ，汎用コンピュ
ータを範疇に含むコンピュータが、上記の記録媒体から
上記プログラムを読み出して、実行するものとしてもよ
い。A program for causing the printed circuit board wiring structure checking system according to the embodiment of the present invention to perform the above processing, such as a program for executing the processing shown in the flowcharts of FIGS. The program may be stored and distributed on a computer-readable recording medium such as a ROM or a magnetic tape. A computer including at least a microcomputer, a personal computer, and a general-purpose computer may read the program from the recording medium and execute the program.
【００９０】[0090]
【発明の効果】以上に説明したとおり、本発明では、従
来の設計工程を変えることなく、対象とする電源系グラ
ウンドプレーン上のギャップについて、その寸法がどれ
くらいであればよいかを示す指示情報、及び、該ギャッ
プと信号配線間隔がどれくらいであればよいかを確認し
た結果の指示情報を、自動的に表示出力することができ
る。As described above, according to the present invention, without changing the conventional design process, the indication information indicating the size of the gap on the target power supply system ground plane, In addition, it is possible to automatically display and output instruction information as a result of checking how much the gap and the signal wiring interval should be.
【図１】本発明の実施の形態に係るプリント基板の配線
構造チェックシステムのチェック対象となる配線基板上
の配線を示す配線図である。FIG. 1 is a wiring diagram showing wiring on a wiring board to be checked by a printed circuit board wiring structure check system according to an embodiment of the present invention.
【図２】本発明の実施の形態に係るプリント基板の配線
構造チェックシステムのチェック対象となる配線基板上
の配線構造を示す配線構造図である。FIG. 2 is a wiring structure diagram showing a wiring structure on a wiring board to be checked by a printed wiring board structure checking system according to an embodiment of the present invention;
【図３】本発明の実施の形態に係るプリント基板の配線
設計支援方法の配線構造チェックシステムの動作を示す
フローチャート（１／３）である。FIG. 3 is a flowchart (1/3) showing the operation of the wiring structure check system of the printed circuit board wiring design support method according to the embodiment of the present invention;
【図４】本発明の実施の形態に係るプリント基板の配線
設計支援方法の配線構造チェックシステムの動作を示す
フローチャート（２／３）である。FIG. 4 is a flowchart (2/3) showing the operation of the wiring structure check system of the printed circuit board wiring design support method according to the embodiment of the present invention.
【図５】本発明の実施の形態に係るプリント基板の配線
設計支援方法の配線構造チェックシステムの動作を示す
フローチャート（３／３）である。FIG. 5 is a flowchart (3/3) showing the operation of the wiring structure check system of the printed circuit board wiring design support method according to the embodiment of the present invention.
【図６】本発明の実施の形態に係るプリント基板の配線
構造チェックシステムのチェック対象となる配線基板上
の配線の１例を示す配線図と該配線基板上の配線構造の
１例を示す配線構造図である。FIG. 6 is a wiring diagram illustrating an example of wiring on a wiring board to be checked by the printed circuit board wiring structure check system according to the embodiment of the present invention, and a wiring illustrating an example of a wiring structure on the wiring board. FIG.
【図７】本発明の実施の形態に係るプリント基板の配線
構造チェックシステムを、図６に示す基板配線と配線構
造を対象として実行した結果を実行経路で示したフロー
チャート（１／３）である。7 is a flowchart (1/3) showing, as an execution path, a result of executing the printed circuit board wiring structure check system according to the embodiment of the present invention on the board wiring and the wiring structure shown in FIG. 6; .
【図８】本発明の実施の形態に係るプリント基板の配線
構造チェックシステムを、図６に示す基板配線と配線構
造を対象として実行した結果を実行経路で示したフロー
チャート（２／３）である。8 is a flowchart (2/3) showing, as an execution path, a result of executing the printed circuit board wiring structure check system according to the embodiment of the present invention on the board wiring and the wiring structure shown in FIG. 6; .
【図９】本発明の実施の形態に係るプリント基板の配線
構造チェックシステムを、図６に示す基板配線と配線構
造を対象として実行した結果を実行経路で示したフロー
チャート（３／３）である。9 is a flowchart (3/3) showing, as an execution path, a result of executing the printed circuit board wiring structure check system according to the embodiment of the present invention on the board wiring and the wiring structure shown in FIG. 6; .
１，２……電源系グラウンドプレーン、１１，２１……
ドライバ、１２，２２……レシーバ、１４……スロッ
ト、２４……スリット、３１，４１，５１……電源ベタ
層、３２，４２，５２……配線1, 2,..., Power supply system ground plane, 11, 21,.
Driver, 12, 22 ... Receiver, 14 ... Slot, 24 ... Slit, 31, 41, 51 ... Power supply solid layer, 32, 42, 52 ... Wiring
Claims (5)
をチェックするためのプリント基板の配線構造チェック
システムであって、 前記配線構造の直下にプレーン開口部が存在するか否か
を検証する第１のプレーン開口部検証手段と、 前記第１のプレーン開口部検証手段により、前記配線構
造の直下にプレーン開口部が存在する場合に、該プレー
ン開口部の寸法を測定する第１の測定手段と、前記プレ
ーン開口部がスロットとスリットのいずれであるかを判
定する第１のギャップ形状判定手段と、 前記第１のギャップ形状判定手段により、前記プレーン
開口部がスロットと判定された場合に、前記配線構造の
回路仕様及び回路特性として与えられる変数を含む所定
の関係式を用いて、電源系グラウンドプレーン内のギャ
ップ（即ち、プレーン開口部）の適正寸法を算出すると
共に、該適正寸法を含む指示を表示出力する適正ギャッ
プ寸法指示手段と、 前記第１のギャップ形状判定手段により、前記プレーン
開口部がスリットと判定された場合に、適正な処置の指
示を表示出力する適正処置指示手段と、 前記第１のプレーン開口部検証手段により、前記配線構
造の直下にプレーン開口部が存在しない場合に、前記配
線構造の近傍にプレーン開口部が存在するか否かをさら
に検証する第２のプレーン開口部検証手段と、 前記第２のプレーン開口部検証手段により、前記配線構
造の近傍にプレーン開口部が存在する場合に、該プレー
ン開口部の寸法を測定する第２の測定手段と、 前記プレーン開口部がスロットとスリットのいずれであ
るかを判定する第２のギャップ形状判定手段と、 前記第２のギャップ形状判定手段により前記プレーン開
口部がスリットであると判定され、かつ前記配線中の信
号線から前記プレーン開口部までの距離が、所定の算式
を含む条件式を満たすか否かを判定する判定手段と、 前記判定手段により、前記距離が前記条件式を満たさな
い場合に、前記適正処置指示手段を起動する適正処置起
動手段と、 を有することを特徴とするプリント基板の配線構造チェ
ックシステム。1. A printed circuit board wiring structure check system for checking a wiring structure provisionally designed on a printed circuit board, the system comprising: a first part for verifying whether a plane opening exists immediately below the wiring structure; A first plane opening verification means, and a first measurement means for measuring a dimension of the plane opening when the first plane opening verification means has a plane opening immediately below the wiring structure. A first gap shape determining unit that determines whether the plane opening is a slot or a slit; and the first gap shape determining unit determines that the plane opening is a slot. Using a predetermined relational expression including variables given as circuit specifications and circuit characteristics of the wiring structure, a gap (that is, a plane An appropriate gap dimension instructing means for calculating an appropriate dimension of the opening) and displaying and outputting an instruction including the appropriate dimension; and a case where the plane opening is determined to be a slit by the first gap shape determining means. A proper treatment instructing means for displaying and outputting a proper treatment instruction; and a first plane opening verifying means, wherein a plane opening is provided in the vicinity of the wiring structure when no plane opening exists immediately below the wiring structure. Second plane opening verification means for further verifying whether or not a part exists; and when the plane opening exists near the wiring structure, the second plane opening verification means determines whether the plane opening exists. Second measuring means for measuring the size of the portion; second gap shape determining means for determining whether the plane opening is a slot or a slit; The second gap shape determining means determines that the plane opening is a slit, and whether a distance from a signal line in the wiring to the plane opening satisfies a conditional expression including a predetermined formula. And a proper treatment starting means for starting the proper treatment instructing means when the distance does not satisfy the conditional expression, the wiring structure of the printed circuit board. Check system.
して与えられる変数には、前記配線中の所定の信号線に
流されるパルス電流のデジタルパルスの立ち上がり時
間、前記パルス電流のパルス幅、前記パルス電流の振
幅、前記信号線の線幅、前記プレーン開口部のスロット
幅とスロット長、若しくはスリット幅とスリット長、前
記パルス電流の最大適用周波数が含まれることを特徴と
する請求項１記載のプリント基板の配線構造チェックシ
ステム。2. Variables given as circuit specifications and circuit characteristics of the wiring structure include a rising time of a digital pulse of a pulse current flowing through a predetermined signal line in the wiring, a pulse width of the pulse current, and a pulse width of the pulse current. 2. The print according to claim 1, further comprising a current amplitude, a line width of the signal line, a slot width and a slot length of the plane opening, or a slit width and a slit length, and a maximum applicable frequency of the pulse current. A wiring structure check system for boards.
バとレシーバの組み合わせを順次に抽出すると共に、前
記組み合わせの一つに対応するドライバの回路情報を抽
出した後、該回路情報を前記変数として使用する手段を
有することを特徴とする請求項１記載のプリント基板の
配線構造チェックシステム。3. After sequentially extracting a combination of a driver and a receiver from a group of components existing on the wiring, and extracting circuit information of a driver corresponding to one of the combinations, the circuit information is used as the variable. The printed circuit board wiring structure check system according to claim 1, further comprising means for using.
間、前記パルス幅を変数に含む所定の条件式の判定結果
に応じて、前記配線に流されるパルス電流の電圧レベル
を計算する手段と、該電圧レベルを前記変数の範疇にさ
らに加える手段とを有することを特徴とする請求項１記
載のプリント基板の配線構造チェックシステム。4. A means for calculating a voltage level of a pulse current flowing through the wiring according to a result of determination of a predetermined conditional expression including the maximum applicable frequency, the rise time, and the pulse width as variables. 2. A printed circuit board wiring structure checking system according to claim 1, further comprising means for adding a level to the category of the variable.
り、前記プレーン開口部がスロットと判定された場合
に、該スロットの前記信号線と垂直方向のスロット幅に
応じて、前記適正ギャップ寸法指示手段による前記適正
寸法を含む指示の内容を替えることを特徴とする請求項
１記載のプリント基板の配線構造チェックシステム。5. When the first gap shape determination unit determines that the plane opening is a slot, the appropriate gap size designation unit is set according to a slot width of the slot in a direction perpendicular to the signal line. 2. The printed circuit board wiring structure check system according to claim 1, wherein the content of the instruction including the appropriate dimension is changed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000150151A JP2001331539A (en) | 2000-05-22 | 2000-05-22 | Wiring structure check system for printed board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000150151A JP2001331539A (en) | 2000-05-22 | 2000-05-22 | Wiring structure check system for printed board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001331539A true JP2001331539A (en) | 2001-11-30 |
Family
ID=18655907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000150151A Pending JP2001331539A (en) | 2000-05-22 | 2000-05-22 | Wiring structure check system for printed board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001331539A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1376414A2 (en) * | 2002-06-28 | 2004-01-02 | Sony Corporation | Method and apparatus for verifying circuit board design |
| WO2005076164A1 (en) * | 2004-02-05 | 2005-08-18 | Matsushita Electric Industrial Co., Ltd. | Printed circuit board return route check method and printed circuit board pattern design cad device |
| US8204722B2 (en) | 2009-07-22 | 2012-06-19 | Fujitsu Limited | Simulation apparatus, simulation method, and simulation program |
| US8446152B2 (en) | 2009-07-22 | 2013-05-21 | Fujitsu Limited | Printed circuit board test assisting apparatus, printed circuit board test assisting method, and computer-readable information recording medium |
-
2000
- 2000-05-22 JP JP2000150151A patent/JP2001331539A/en active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1376414A2 (en) * | 2002-06-28 | 2004-01-02 | Sony Corporation | Method and apparatus for verifying circuit board design |
| EP1376414A3 (en) * | 2002-06-28 | 2005-09-07 | Sony Corporation | Method and apparatus for verifying circuit board design |
| US7043704B2 (en) | 2002-06-28 | 2006-05-09 | Sony Corporation | Methods and apparatus for verifying circuit board design |
| WO2005076164A1 (en) * | 2004-02-05 | 2005-08-18 | Matsushita Electric Industrial Co., Ltd. | Printed circuit board return route check method and printed circuit board pattern design cad device |
| JP2005223120A (en) * | 2004-02-05 | 2005-08-18 | Matsushita Electric Ind Co Ltd | Method of checking return path of printed board, and cad device for designing pattern of the printed board |
| US7409665B2 (en) | 2004-02-05 | 2008-08-05 | Matsushita Electric Industrial Co., Ltd. | Method for checking return path of printed and CAD apparatus for designing patterns of printed board |
| JP4651284B2 (en) * | 2004-02-05 | 2011-03-16 | パナソニック株式会社 | Printed circuit board return path check method and printed circuit board pattern design CAD apparatus |
| US8204722B2 (en) | 2009-07-22 | 2012-06-19 | Fujitsu Limited | Simulation apparatus, simulation method, and simulation program |
| US8446152B2 (en) | 2009-07-22 | 2013-05-21 | Fujitsu Limited | Printed circuit board test assisting apparatus, printed circuit board test assisting method, and computer-readable information recording medium |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9075949B2 (en) | Supporting design of electronic equipment | |
| US6598208B2 (en) | Design and assisting system and method using electromagnetic position | |
| JP2002056043A (en) | System for checking wiring structure of printed wiring board | |
| JP5407632B2 (en) | Printed circuit board test support apparatus, printed circuit board test support method, and printed circuit board test support program | |
| US20120192140A1 (en) | Support apparatus and information processing method thereof | |
| US20100011326A1 (en) | Printed circuit board design support program, recording medium, and printed circuit board design support method | |
| JP2001331539A (en) | Wiring structure check system for printed board | |
| US9342649B2 (en) | Rule check system, method, and non-transitory computer readable medium storing presentation program | |
| US10750616B2 (en) | Controlled-impedance printed-circuit board (PCB) design with stack-up re-mapping | |
| JP4633666B2 (en) | Board design support apparatus and board design support program | |
| KR20120069591A (en) | Design support apparatus, design support method and storage medium | |
| US7752591B2 (en) | Board layout check apparatus and board layout check method for guard wiring | |
| JP5264388B2 (en) | Program and printed circuit board design support method | |
| US7043704B2 (en) | Methods and apparatus for verifying circuit board design | |
| JP2002015023A (en) | Wiring structure check system for print-circuit board | |
| CN1696939A (en) | System and method for validating wire-laying interval on PCB | |
| JP2011008664A (en) | Method and system for determining emc | |
| JP3775999B2 (en) | Noise visualization system and display method thereof | |
| JP2007328465A (en) | System and method for checking wiring structure of printed board | |
| JP2001357094A (en) | Wiring structure check system for printed circuit board | |
| US20030231145A1 (en) | Display apparatus for displaying property of electronic appliance | |
| US20140084957A1 (en) | Wiring check device and wiring check system | |
| JP2002032428A (en) | Wiring structure check system for printed board | |
| JP3885830B2 (en) | Printed circuit board design support apparatus, design support method, and recording medium recording program used in design support apparatus | |
| JP2002064279A (en) | Method for verifying and designing multilayered circuit board, device for inspecting the same and designing multilayered circuit board and recording medium |