JP2001331475A - ベクトル命令処理装置およびベクトル命令処理方法 - Google Patents
ベクトル命令処理装置およびベクトル命令処理方法Info
- Publication number
- JP2001331475A JP2001331475A JP2000151813A JP2000151813A JP2001331475A JP 2001331475 A JP2001331475 A JP 2001331475A JP 2000151813 A JP2000151813 A JP 2000151813A JP 2000151813 A JP2000151813 A JP 2000151813A JP 2001331475 A JP2001331475 A JP 2001331475A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- vector
- vector instruction
- processing
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Executing Machine-Instructions (AREA)
- Complex Calculations (AREA)
- Devices For Executing Special Programs (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 ベクトル命令処理装置およびベクトル命令処
理方法においては、下記の問題があった。第一の問題点
は、キャッシュのフラッシュ処理がベクトル命令のスト
ア処理自体のスループットよりも遅いため、ベクトル命
令の速度が抑えられていた。第二の問題点は、通信キャ
ッシュは一つのキャッシュラインに複数バイトのデータ
が登録されるため、フラッシュの対象となっていないデ
ータに対してもフラッシュしていた。 【解決手段】データを格納する主記憶手段と、実効対象
命令がベクトル命令であるか否かを判別する命令判別手
段と、該命令手段によりベクトル命令であることの判別
時、該ベクトル命令の処理データのため主記憶手段にお
けるアドレスを生成するアドレス生成手段と、該処理デ
ータの格納レジスタと、キャッシュフラッシュを行うこ
となく該レジスタとアドレス生成手段により生成された
アドレスとの間でのデータ授受を実行する命令実行手段
とを具備する。
理方法においては、下記の問題があった。第一の問題点
は、キャッシュのフラッシュ処理がベクトル命令のスト
ア処理自体のスループットよりも遅いため、ベクトル命
令の速度が抑えられていた。第二の問題点は、通信キャ
ッシュは一つのキャッシュラインに複数バイトのデータ
が登録されるため、フラッシュの対象となっていないデ
ータに対してもフラッシュしていた。 【解決手段】データを格納する主記憶手段と、実効対象
命令がベクトル命令であるか否かを判別する命令判別手
段と、該命令手段によりベクトル命令であることの判別
時、該ベクトル命令の処理データのため主記憶手段にお
けるアドレスを生成するアドレス生成手段と、該処理デ
ータの格納レジスタと、キャッシュフラッシュを行うこ
となく該レジスタとアドレス生成手段により生成された
アドレスとの間でのデータ授受を実行する命令実行手段
とを具備する。
Description
【０００１】
【発明の属する技術分野】本発明は、ベクトル命令処理
装置およびベクトル命令処理方法に関する。
装置およびベクトル命令処理方法に関する。
【０００２】
【従来の技術】従来のベクトル命令処理装置およびベク
トル命令処理方法において、ベクトル命令は一度に大量
のデータを転送するため、キャッシュにアクセスせずに
直接主記憶部にアクセスする。しかしながら、通常、何
らかの演算を実行する際にはスカラ演算とベクトル演算
とが混在し、スカラ演算においてはキャッシュデータを
使用して演算を実行する。そこで、スカラ演算とベクト
ル演算とで共通のデータを扱う場合を考慮してキャッシ
ュと主記憶部とのコンシステンシ（一貫性）を保つた
め、全てのストアデータをキャッシュと主記憶部とに同
時に書き込んでいる。
トル命令処理方法において、ベクトル命令は一度に大量
のデータを転送するため、キャッシュにアクセスせずに
直接主記憶部にアクセスする。しかしながら、通常、何
らかの演算を実行する際にはスカラ演算とベクトル演算
とが混在し、スカラ演算においてはキャッシュデータを
使用して演算を実行する。そこで、スカラ演算とベクト
ル演算とで共通のデータを扱う場合を考慮してキャッシ
ュと主記憶部とのコンシステンシ（一貫性）を保つた
め、全てのストアデータをキャッシュと主記憶部とに同
時に書き込んでいる。
【０００３】
【発明が解決しようとする課題】上述した従来のベクト
ル命令処理装置およびベクトル命令処理方法において
は、上記コンシステンシを保つために以下の二つの問題
があった。第一の問題点は、キャッシュのフラッシュ処
理がベクトル命令のストア処理自体のスループットより
も遅いため、このキャッシュフラッシュ処理がネックに
なってベクトル命令の速度が抑えられていたことであ
る。第二の問題点は、通常、キャッシュは一つのキャッ
シュラインに複数バイトのデータが登録されるため、フ
ラッシュの対象となっていないデータに対してもフラッ
シュしていたことである。すなわち、フラッシュはキャ
ッシュライン単位で行われるため、キャッシュラインの
中のある１バイトだけがフラッシュ対象だとしても他の
全てのデータもフラッシュされてしまうことになる。
ル命令処理装置およびベクトル命令処理方法において
は、上記コンシステンシを保つために以下の二つの問題
があった。第一の問題点は、キャッシュのフラッシュ処
理がベクトル命令のストア処理自体のスループットより
も遅いため、このキャッシュフラッシュ処理がネックに
なってベクトル命令の速度が抑えられていたことであ
る。第二の問題点は、通常、キャッシュは一つのキャッ
シュラインに複数バイトのデータが登録されるため、フ
ラッシュの対象となっていないデータに対してもフラッ
シュしていたことである。すなわち、フラッシュはキャ
ッシュライン単位で行われるため、キャッシュラインの
中のある１バイトだけがフラッシュ対象だとしても他の
全てのデータもフラッシュされてしまうことになる。
【０００４】第一の問題点を解決するための技術とし
て、特開平５−２０１９０号公報や特開平９−２５１４
２４号公報には、ハードウェア的にフラッシュ処理を高
速化する方法が開示されている。しかし、この方法では
第二の問題点が依然として残っていた。
て、特開平５−２０１９０号公報や特開平９−２５１４
２４号公報には、ハードウェア的にフラッシュ処理を高
速化する方法が開示されている。しかし、この方法では
第二の問題点が依然として残っていた。
【０００５】本発明は、上記課題にかんがみてなされた
もので、第一の問題点および第二の問題点を共に解決す
るためのベクトル命令処理装置およびベクトル命令処理
方法を提供する。
もので、第一の問題点および第二の問題点を共に解決す
るためのベクトル命令処理装置およびベクトル命令処理
方法を提供する。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、請求項１にかかる発明は、データを格納する主記憶
手段と、実行対象命令がベクトル命令であるか否かを判
別する命令判別手段と、この命令判別手段によってベク
トル命令であることが判別されたときに、当該ベクトル
命令の処理データのために上記主記憶手段におけるアド
レスを生成するアドレス生成手段と、当該処理データを
格納するレジスタと、キャッシュフラッシュを行うこと
なくこのレジスタと上記アドレス生成手段によって生成
されたアドレスとの間でのデータ授受を実行する命令実
行手段とを具備する構成としてある。
め、請求項１にかかる発明は、データを格納する主記憶
手段と、実行対象命令がベクトル命令であるか否かを判
別する命令判別手段と、この命令判別手段によってベク
トル命令であることが判別されたときに、当該ベクトル
命令の処理データのために上記主記憶手段におけるアド
レスを生成するアドレス生成手段と、当該処理データを
格納するレジスタと、キャッシュフラッシュを行うこと
なくこのレジスタと上記アドレス生成手段によって生成
されたアドレスとの間でのデータ授受を実行する命令実
行手段とを具備する構成としてある。
【０００７】すなわち、キャッシュや主記憶部に格納さ
れるデータとレジスタとの間のデータの授受を行って種
々の命令に対する処理を実行するあたり、本発明ではベ
クトル命令に対する処理を行う場合にキャッシュフラッ
シュを実行しないように構成される。このため本発明に
おいて、主記憶手段にはデータが格納され、命令判別手
段によって実行対象の命令がベクトル命令であるか否か
判別される。
れるデータとレジスタとの間のデータの授受を行って種
々の命令に対する処理を実行するあたり、本発明ではベ
クトル命令に対する処理を行う場合にキャッシュフラッ
シュを実行しないように構成される。このため本発明に
おいて、主記憶手段にはデータが格納され、命令判別手
段によって実行対象の命令がベクトル命令であるか否か
判別される。
【０００８】また、処理データはレジスタに格納される
ようになっており、アドレス生成手段は命令判別手段に
よってベクトル命令であることが判別されたときに当該
命令の処理データのために上記主記憶手段におけるアド
レスを生成する。そして、命令実行手段はキャッシュフ
ラッシュを行うことなくこのレジスタと上記アドレス生
成手段によって生成されたアドレスとの間でのデータ授
受を実行する。従って、ベクトル命令実行時のスループ
ットを向上させることができる。
ようになっており、アドレス生成手段は命令判別手段に
よってベクトル命令であることが判別されたときに当該
命令の処理データのために上記主記憶手段におけるアド
レスを生成する。そして、命令実行手段はキャッシュフ
ラッシュを行うことなくこのレジスタと上記アドレス生
成手段によって生成されたアドレスとの間でのデータ授
受を実行する。従って、ベクトル命令実行時のスループ
ットを向上させることができる。
【０００９】また、請求項２にかかる発明は、上記請求
項１に記載のベクトル命令処理装置において、上記命令
判別手段は、上記ベクトル命令であることを示すコード
によってベクトル命令であるか否かを判別する構成とし
てある。すなわち、本発明においては、上述の従来例で
行っていたようなキャッシュフラッシュ処理を省くた
め、ベクトル命令であることを示すコードを新設する。
従って、当該コードに応じて本発明にかかるベクトル処
理を行うよう構成することによって、簡単に一連のプロ
グラムの処理において本発明にかかる処理を開始するこ
とができる。
項１に記載のベクトル命令処理装置において、上記命令
判別手段は、上記ベクトル命令であることを示すコード
によってベクトル命令であるか否かを判別する構成とし
てある。すなわち、本発明においては、上述の従来例で
行っていたようなキャッシュフラッシュ処理を省くた
め、ベクトル命令であることを示すコードを新設する。
従って、当該コードに応じて本発明にかかるベクトル処
理を行うよう構成することによって、簡単に一連のプロ
グラムの処理において本発明にかかる処理を開始するこ
とができる。
【００１０】より具体的には、命令セットレベルでキャ
ッシュフラッシュを行わないベクトルストアおよびベク
トルスキャッタを、また、データキャッシュにデータを
登録しないスカラロード命令およびスカラストア命令を
新たに用意することでキャッシュの一貫性について考慮
する必要をなくすことが可能であり、スループットを向
上して処理を高速化することができる。さらに、新たな
命令を新設することによって、必要であれば従来のよう
にキャッシュフラッシュを伴う処理方式を実行すること
もできる。
ッシュフラッシュを行わないベクトルストアおよびベク
トルスキャッタを、また、データキャッシュにデータを
登録しないスカラロード命令およびスカラストア命令を
新たに用意することでキャッシュの一貫性について考慮
する必要をなくすことが可能であり、スループットを向
上して処理を高速化することができる。さらに、新たな
命令を新設することによって、必要であれば従来のよう
にキャッシュフラッシュを伴う処理方式を実行すること
もできる。
【００１１】さらに、このように本発明による処理をコ
ードによって判別しつつ実行するにしても、高級言語レ
ベルでこのようなコードを発生させるようにするには種
々の構成が考えられる。そのための構成の一例として請
求項３にかかる発明は、上記請求項１または請求項２の
いずれかに記載のベクトル命令処理装置において、高級
言語によって上記実行対象命令で扱う変数がベクトル処
理用の変数である旨を宣言可能である構成としてある。
すなわち、このような構成によると、本発明のようなベ
クトル命令処理を行わせるために変数型を指定するのみ
で良く、プログラマーは非常に簡単にキャッシュフラッ
シュを行わない処理を実行させることができる。
ードによって判別しつつ実行するにしても、高級言語レ
ベルでこのようなコードを発生させるようにするには種
々の構成が考えられる。そのための構成の一例として請
求項３にかかる発明は、上記請求項１または請求項２の
いずれかに記載のベクトル命令処理装置において、高級
言語によって上記実行対象命令で扱う変数がベクトル処
理用の変数である旨を宣言可能である構成としてある。
すなわち、このような構成によると、本発明のようなベ
クトル命令処理を行わせるために変数型を指定するのみ
で良く、プログラマーは非常に簡単にキャッシュフラッ
シュを行わない処理を実行させることができる。
【００１２】さらに、請求項４にかかる発明は、上記請
求項２または請求項３のいずれかに記載のベクトル命令
処理装置において、実行対象命令がベクトル命令であり
上記宣言がなされた変数を扱う場合のコンパイルによっ
て上記ベクトル命令であることを示すコードを得る構成
としてある。すなわち、プログラマーが簡単にキャッシ
ュフラッシュを行わない処理を選択可能な環境を提供し
つつ、本ベクトル処理を行う命令セットを生成すること
ができる。
求項２または請求項３のいずれかに記載のベクトル命令
処理装置において、実行対象命令がベクトル命令であり
上記宣言がなされた変数を扱う場合のコンパイルによっ
て上記ベクトル命令であることを示すコードを得る構成
としてある。すなわち、プログラマーが簡単にキャッシ
ュフラッシュを行わない処理を選択可能な環境を提供し
つつ、本ベクトル処理を行う命令セットを生成すること
ができる。
【００１３】さらに、請求項５にかかる発明は、上記請
求項１〜請求項４に記載のベクトル命令処理装置におい
て、上記命令実行手段は、上記アドレス生成手段が生成
したアドレスをキャッシュフラッシュ用に転送しないこ
とによってキャッシュフラッシュを行わないようにする
構成としてある。
求項１〜請求項４に記載のベクトル命令処理装置におい
て、上記命令実行手段は、上記アドレス生成手段が生成
したアドレスをキャッシュフラッシュ用に転送しないこ
とによってキャッシュフラッシュを行わないようにする
構成としてある。
【００１４】すなわち、通常のスカラ命令処理等におい
ては、生成されたアドレスをキャッシュフラッシュ用に
転送するようになっており、転送アドレスの検索がヒッ
トした場合に有効ビットを無効にすることでキャッシュ
のフラッシュを実行する。そこで、本発明においてはこ
のようなアドレスのキャッシュフラッシュ用の転送を行
わないことによってキャッシュフラッシュ自体を行わな
いようにしている。従って、従来からあるハードウェア
に対して本発明にかかる構成を加えるのみでキャッシュ
フラッシュを行わないベクトル処理を実行することがで
きる。
ては、生成されたアドレスをキャッシュフラッシュ用に
転送するようになっており、転送アドレスの検索がヒッ
トした場合に有効ビットを無効にすることでキャッシュ
のフラッシュを実行する。そこで、本発明においてはこ
のようなアドレスのキャッシュフラッシュ用の転送を行
わないことによってキャッシュフラッシュ自体を行わな
いようにしている。従って、従来からあるハードウェア
に対して本発明にかかる構成を加えるのみでキャッシュ
フラッシュを行わないベクトル処理を実行することがで
きる。
【００１５】さらに、請求項６にかかる発明は、主記憶
部とレジスタとの間でのデータ授受をベクトル命令によ
って処理するベクトル命令処理方法であって、実行対象
命令がベクトル命令であるか否かを判別し、実行対象命
令がベクトル命令であると判別されたときに上記主記憶
部に処理データ用アドレスを確保し、キャッシュフラッ
シュを行うことなく上記レジスタとこのアドレスとの間
でのデータ授受を実行する構成としてある。すなわち、
必ずしも実体のある装置に限らず、その方法としても有
効であることに相違はない。
部とレジスタとの間でのデータ授受をベクトル命令によ
って処理するベクトル命令処理方法であって、実行対象
命令がベクトル命令であるか否かを判別し、実行対象命
令がベクトル命令であると判別されたときに上記主記憶
部に処理データ用アドレスを確保し、キャッシュフラッ
シュを行うことなく上記レジスタとこのアドレスとの間
でのデータ授受を実行する構成としてある。すなわち、
必ずしも実体のある装置に限らず、その方法としても有
効であることに相違はない。
【００１６】
【発明の実施の形態】以下、図面にもとづいて本発明の
実施形態を説明する。図１は、本発明の一実施形態にか
かるベクトル命令処理装置を概略ブロック図により示し
ている。同図においては、主にスカラ命令の処理に関連
するスカラユニット１２０と、主にベクトル命令の処理
に関連するベクトルユニット１３０とを示している。ま
た、主記憶部１１０には実行対象命令の処理データや命
令等が格納されるようになっている。
実施形態を説明する。図１は、本発明の一実施形態にか
かるベクトル命令処理装置を概略ブロック図により示し
ている。同図においては、主にスカラ命令の処理に関連
するスカラユニット１２０と、主にベクトル命令の処理
に関連するベクトルユニット１３０とを示している。ま
た、主記憶部１１０には実行対象命令の処理データや命
令等が格納されるようになっている。
【００１７】スカラユニット１２０は、命令キャッシュ
１００と命令フェッチ部１０１と命令デコード部１０２
とスカラレジスタ１０３とデータキャッシュ部１０４と
フラッシュアドレス検索部１０５とを備えている。命令
キャッシュ１００は命令をキャッシュしておくためのバ
ッファである。命令フェッチ部１０１は実行対象命令を
命令キャッシュ１００もしくは主記憶部１１０から読み
出すようになっており、命令デコード部１０２はこの命
令フェッチ部１０１が読み出した実行対象命令のデコー
ドを行う。さらに、デコードされた命令はそのコードに
よってベクトル命令であるか否かが判別されるようにな
っており、ベクトル命令であると判別された場合にはこ
の命令がベクトルユニット１３０へ送られる。
１００と命令フェッチ部１０１と命令デコード部１０２
とスカラレジスタ１０３とデータキャッシュ部１０４と
フラッシュアドレス検索部１０５とを備えている。命令
キャッシュ１００は命令をキャッシュしておくためのバ
ッファである。命令フェッチ部１０１は実行対象命令を
命令キャッシュ１００もしくは主記憶部１１０から読み
出すようになっており、命令デコード部１０２はこの命
令フェッチ部１０１が読み出した実行対象命令のデコー
ドを行う。さらに、デコードされた命令はそのコードに
よってベクトル命令であるか否かが判別されるようにな
っており、ベクトル命令であると判別された場合にはこ
の命令がベクトルユニット１３０へ送られる。
【００１８】一方、デコードした命令が、スカラロード
命令、もしくはスカラストア命令であった場合は、デー
タキャッシュ部１０４に送られる。データキャッシュ部
１０４はスカラレジスタに対するキャッシュである。フ
ラッシュアドレス検索部１０５は入力されるキャッシュ
フラッシュアドレスに対してキャッシュのヒット、ミス
ヒットの判定を行う。ここで、検索がヒットした場合は
データキャッシュ部１０４からデータがスカラレジスタ
１０３へ転送され、ミスヒットの場合は主記憶部１１０
からデータがスカラレジスタ１０３へ転送される。スカ
ラレジスタ１０３はベクトル演算以外のスカラ演算を実
行するのに用いられるレジスタであり、スカラ命令実行
時のデータ授受に使用される。
命令、もしくはスカラストア命令であった場合は、デー
タキャッシュ部１０４に送られる。データキャッシュ部
１０４はスカラレジスタに対するキャッシュである。フ
ラッシュアドレス検索部１０５は入力されるキャッシュ
フラッシュアドレスに対してキャッシュのヒット、ミス
ヒットの判定を行う。ここで、検索がヒットした場合は
データキャッシュ部１０４からデータがスカラレジスタ
１０３へ転送され、ミスヒットの場合は主記憶部１１０
からデータがスカラレジスタ１０３へ転送される。スカ
ラレジスタ１０３はベクトル演算以外のスカラ演算を実
行するのに用いられるレジスタであり、スカラ命令実行
時のデータ授受に使用される。
【００１９】ベクトルユニット１３０は、アドレス生成
部１０６とベクトルロード／ストア制御部１０７とベク
トルレジスタ１０８とベクトル演算器１０９とを備えて
いる。アドレス生成部１０６は、上記命令デコード部１
０２から出力される命令に応じて処理データの主記憶部
１１０におけるアドレスを生成する。ベクトルレジスタ
１０８はベクトル演算を実行するのに用いられるレジス
タであり、一つのレジスタ当たり複数個の要素を格納で
きるようになっている。ベクトルロード／ストア制御部
１０７は、アドレス生成部１０６が生成した主記憶のア
ドレスに対してベクトルレジスタ１０８と主記憶部１１
０との間のベクトルロード、およびベクトルストアの実
行を制御する。
部１０６とベクトルロード／ストア制御部１０７とベク
トルレジスタ１０８とベクトル演算器１０９とを備えて
いる。アドレス生成部１０６は、上記命令デコード部１
０２から出力される命令に応じて処理データの主記憶部
１１０におけるアドレスを生成する。ベクトルレジスタ
１０８はベクトル演算を実行するのに用いられるレジス
タであり、一つのレジスタ当たり複数個の要素を格納で
きるようになっている。ベクトルロード／ストア制御部
１０７は、アドレス生成部１０６が生成した主記憶のア
ドレスに対してベクトルレジスタ１０８と主記憶部１１
０との間のベクトルロード、およびベクトルストアの実
行を制御する。
【００２０】このように、本実施形態においては、主記
憶部１１０が上記主記憶手段を構成し、命令デコード部
１０２が上記命令判別手段を構成し、アドレス生成部１
０６が上記アドレス生成手段を構成し、ベクトルレジス
タ１０８が上記レジスタを構成し、ベクトルロード／ス
トア制御部１０７が上記命令実行手段を構成する。
憶部１１０が上記主記憶手段を構成し、命令デコード部
１０２が上記命令判別手段を構成し、アドレス生成部１
０６が上記アドレス生成手段を構成し、ベクトルレジス
タ１０８が上記レジスタを構成し、ベクトルロード／ス
トア制御部１０７が上記命令実行手段を構成する。
【００２１】次に、このような構成における処理を具体
的なＦＯＲＴＲＡＮプログラムを例示しつつ説明する。
図２は本発明によるベクトル処理を実行するためのＦＯ
ＲＴＲＡＮプログラムの一例である。同図において、２
００行と２０１行とでは変数の型宣言を行っている。Ｄ
ＩＭＥＮＳＩＯＮ文である２００行では配列Ｂ（Ｉ），
Ｃ（Ｉ），ＩＡ（Ｉ）の型を宣言しており、これらは通
常の配列として宣言されている。一方、本実施形態にお
いて本発明によるベクトル処理を行うためには、変数を
ベクトル型として宣言すればよく、そのための宣言文が
２０１行目のＶＤＩＭＥＮＳＩＯＮ文である。
的なＦＯＲＴＲＡＮプログラムを例示しつつ説明する。
図２は本発明によるベクトル処理を実行するためのＦＯ
ＲＴＲＡＮプログラムの一例である。同図において、２
００行と２０１行とでは変数の型宣言を行っている。Ｄ
ＩＭＥＮＳＩＯＮ文である２００行では配列Ｂ（Ｉ），
Ｃ（Ｉ），ＩＡ（Ｉ）の型を宣言しており、これらは通
常の配列として宣言されている。一方、本実施形態にお
いて本発明によるベクトル処理を行うためには、変数を
ベクトル型として宣言すればよく、そのための宣言文が
２０１行目のＶＤＩＭＥＮＳＩＯＮ文である。
【００２２】このＶＤＩＭＥＮＳＩＯＮ文２０１は本発
明で新設される配列宣言文であり、この文で配列宣言さ
れた配列をアクセスするとき、アクセスを行う命令がス
カラ命令かベクトル命令かによって異なる命令セットに
なるようコンパイルされる。すなわち、命令がスカラの
ロード命令、およびストア命令の場合はコンパイラがデ
ータキャッシュにデータを登録しないスカラロード命令
（ＬＤＳＮ）およびびスカラストア命令（ＳＴＳＮ）を
出力する。一方、ベクトルレジスタに対するストア命令
の場合はコンパイラがキャッシュのフラッシュ処理を行
わないベクトルストア命令（ＶＳＴＮ）を出力する。
明で新設される配列宣言文であり、この文で配列宣言さ
れた配列をアクセスするとき、アクセスを行う命令がス
カラ命令かベクトル命令かによって異なる命令セットに
なるようコンパイルされる。すなわち、命令がスカラの
ロード命令、およびストア命令の場合はコンパイラがデ
ータキャッシュにデータを登録しないスカラロード命令
（ＬＤＳＮ）およびびスカラストア命令（ＳＴＳＮ）を
出力する。一方、ベクトルレジスタに対するストア命令
の場合はコンパイラがキャッシュのフラッシュ処理を行
わないベクトルストア命令（ＶＳＴＮ）を出力する。
【００２３】ベクトルストア命令やベクトルロード命令
は、一度に大量のデータを転送するために、データキャ
ッシュ部１０４にアクセスせずに直接主記憶部１１０を
アクセスする。一方、ベクトル命令ではない通常のスカ
ラストア命令については、データキャッシュ部１０４が
ストアスルーのキャッシュとして構成されている場合、
キャッシュの一貫性を考慮する必要がない。しかし、ベ
クトルストア命令が主記憶部１１０の内容を直接書き換
えるとき、データキャッシュ部１０４の内容と主記憶部
１１０の内容に矛盾が生じる可能性があり、このときキ
ャッシュの一貫性について考慮する必要がある。
は、一度に大量のデータを転送するために、データキャ
ッシュ部１０４にアクセスせずに直接主記憶部１１０を
アクセスする。一方、ベクトル命令ではない通常のスカ
ラストア命令については、データキャッシュ部１０４が
ストアスルーのキャッシュとして構成されている場合、
キャッシュの一貫性を考慮する必要がない。しかし、ベ
クトルストア命令が主記憶部１１０の内容を直接書き換
えるとき、データキャッシュ部１０４の内容と主記憶部
１１０の内容に矛盾が生じる可能性があり、このときキ
ャッシュの一貫性について考慮する必要がある。
【００２４】そこで、キャッシュデータに矛盾を生じさ
せないために、ベクトルストア命令（ＶＳＴ）、または
ベクトルスキャッタ命令（ＶＳＣＮ）が実行されたとき
は、主記憶部１１０にストアするアドレスがデータキャ
ッシュ部１０４に存在するか否かを検索する。そして、
データキャッシュ部１０４に該当アドレスが存在したと
きは、そのアドレスのキャッシュラインを無効にする処
理を行う。本発明で新設されるＶＳＴＮ命令およびＶＳ
ＣＮ命令は、このキャッシュを無効にする処理を省略し
たベクトルストア命令およびベクトルスキャッタ命令で
ある。また、ＬＤＳＮ命令、およびＳＴＳＮ命令は、キ
ャッシュを介さないスカラロード命令、およびスカラス
トア命令である。
せないために、ベクトルストア命令（ＶＳＴ）、または
ベクトルスキャッタ命令（ＶＳＣＮ）が実行されたとき
は、主記憶部１１０にストアするアドレスがデータキャ
ッシュ部１０４に存在するか否かを検索する。そして、
データキャッシュ部１０４に該当アドレスが存在したと
きは、そのアドレスのキャッシュラインを無効にする処
理を行う。本発明で新設されるＶＳＴＮ命令およびＶＳ
ＣＮ命令は、このキャッシュを無効にする処理を省略し
たベクトルストア命令およびベクトルスキャッタ命令で
ある。また、ＬＤＳＮ命令、およびＳＴＳＮ命令は、キ
ャッシュを介さないスカラロード命令、およびスカラス
トア命令である。
【００２５】図２の２０２に示すループでは、配列Ｂ
（Ｉ），Ｃ（Ｉ），ＩＡ（Ｉ）を初期化しており、２０
３に示すループが実際の演算である。２０２に示すルー
プでは「Ｉ」がループの繰り返しを示す変数であり、
「Ｉ」が「１〜３」までループする。また、配列Ｂ
（Ｉ）には変数「Ｉ」が代入され、配列Ｃ（Ｉ）には
「Ｉ＋３」が代入され、配列ＩＡ（Ｉ）には「Ｉ＊Ｉ＊
１００」が代入される。従って、このループを経て各配
列値は図３（ａ）に示す値になる。
（Ｉ），Ｃ（Ｉ），ＩＡ（Ｉ）を初期化しており、２０
３に示すループが実際の演算である。２０２に示すルー
プでは「Ｉ」がループの繰り返しを示す変数であり、
「Ｉ」が「１〜３」までループする。また、配列Ｂ
（Ｉ）には変数「Ｉ」が代入され、配列Ｃ（Ｉ）には
「Ｉ＋３」が代入され、配列ＩＡ（Ｉ）には「Ｉ＊Ｉ＊
１００」が代入される。従って、このループを経て各配
列値は図３（ａ）に示す値になる。
【００２６】２０３に示すループでは配列Ｂ（Ｉ）の要
素と配列Ｃ（Ｉ）の要素とを加え、配列ＩＡ（Ｉ）に格
納されている値を添え字としつつ上記ＶＤＩＭＥＮＳＩ
ＯＮ文で宣言した配列Ａ（Ｉ）に代入する。さらに、本
例では２０３に示すループを抜けたあとに変数ＥにＡ
（１００）の値とＡ（４００）の値を加算したものを代
入する。図４はこのようなＦＯＲＴＲＡＮプログラムを
コンパイルすることにより出力されるアセンブラコード
の一部であり、図５は当該プログラムによって主記憶部
１１０に格納される値とベクトルレジスタ１０８に格納
される値を示している。
素と配列Ｃ（Ｉ）の要素とを加え、配列ＩＡ（Ｉ）に格
納されている値を添え字としつつ上記ＶＤＩＭＥＮＳＩ
ＯＮ文で宣言した配列Ａ（Ｉ）に代入する。さらに、本
例では２０３に示すループを抜けたあとに変数ＥにＡ
（１００）の値とＡ（４００）の値を加算したものを代
入する。図４はこのようなＦＯＲＴＲＡＮプログラムを
コンパイルすることにより出力されるアセンブラコード
の一部であり、図５は当該プログラムによって主記憶部
１１０に格納される値とベクトルレジスタ１０８に格納
される値を示している。
【００２７】ここで、ＶＬＤ命令はベクトルロード命令
であり、第３オペランドで指定されるアドレスを主記憶
上の開始位置とし、第２オペランドで指定されるた値を
距離として、第１オペランドに指定されたベクトルレジ
スタ１０８の各要素に格納する。ＶＦＡＤ命令は、第２
オペランドと第３オペランドのベクトルレジスタの各要
素を加算し、第１オペランドのベクトルレジスタに格納
する。ＶＳＣＮ命令は、第２オペランドで指定されるベ
クトルレジスタの各要素を、第１オペランドで指定され
るベクトルレジスタの各要素を実行アドレスとするメモ
リロケーションに、順に格納する。
であり、第３オペランドで指定されるアドレスを主記憶
上の開始位置とし、第２オペランドで指定されるた値を
距離として、第１オペランドに指定されたベクトルレジ
スタ１０８の各要素に格納する。ＶＦＡＤ命令は、第２
オペランドと第３オペランドのベクトルレジスタの各要
素を加算し、第１オペランドのベクトルレジスタに格納
する。ＶＳＣＮ命令は、第２オペランドで指定されるベ
クトルレジスタの各要素を、第１オペランドで指定され
るベクトルレジスタの各要素を実行アドレスとするメモ
リロケーションに、順に格納する。
【００２８】ＬＤＳＮ命令は、第２オペランドのメモリ
位置のデータを第１オペランドのスカラレジスタに格納
する。この命令は、常に直接主記憶部１１０からデータ
をロードし、ロードされたデータはデータキャッシュへ
登録されない。ＡＤＤ命令は、第２オペランドと第３オ
ペランドのスカラレジスタの値を加算し、第１オペラン
ドのスカラレジスタに格納する。プログラムを実行する
と、各命令が図１において命令キャッシュ１００若しく
は主記憶部１１０から読み出され、読み出されたた命令
は命令デコード部１０２に送られる。
位置のデータを第１オペランドのスカラレジスタに格納
する。この命令は、常に直接主記憶部１１０からデータ
をロードし、ロードされたデータはデータキャッシュへ
登録されない。ＡＤＤ命令は、第２オペランドと第３オ
ペランドのスカラレジスタの値を加算し、第１オペラン
ドのスカラレジスタに格納する。プログラムを実行する
と、各命令が図１において命令キャッシュ１００若しく
は主記憶部１１０から読み出され、読み出されたた命令
は命令デコード部１０２に送られる。
【００２９】命令デコード部１０２にて命令をデコード
した結果がベクトル命令と判明したら、命令はベクトル
ユニット１３０内に送られる。すなわち、図４のＶＬＤ
命令はベクトルユニット１３０に送られる。ＶＬＤ命令
は上述のように、主記憶上の所定の位置のデータをベク
トルレジスタ１０８に格納するようになっており、第一
のＶＬＤ命令では、図５に示す主記憶部１１０の位置Ｓ
５０から順に値を抽出し、ベクトルレジスタ１０８のＶ
０に格納させる。第二のＶＬＤ命令では位置Ｓ５１以降
の値が順にベクトルレジスタ１０８のＶ１に格納され、
第三のＶＬＤ命令では位置Ｓ５２以降の値が順にベクト
ルレジスタ１０８のＶ２に格納される（ステップＡ
１）。すなわち、図３（ａ）に示す各値がベクトルレジ
スタ１０８に格納される。
した結果がベクトル命令と判明したら、命令はベクトル
ユニット１３０内に送られる。すなわち、図４のＶＬＤ
命令はベクトルユニット１３０に送られる。ＶＬＤ命令
は上述のように、主記憶上の所定の位置のデータをベク
トルレジスタ１０８に格納するようになっており、第一
のＶＬＤ命令では、図５に示す主記憶部１１０の位置Ｓ
５０から順に値を抽出し、ベクトルレジスタ１０８のＶ
０に格納させる。第二のＶＬＤ命令では位置Ｓ５１以降
の値が順にベクトルレジスタ１０８のＶ１に格納され、
第三のＶＬＤ命令では位置Ｓ５２以降の値が順にベクト
ルレジスタ１０８のＶ２に格納される（ステップＡ
１）。すなわち、図３（ａ）に示す各値がベクトルレジ
スタ１０８に格納される。
【００３０】続いて、図４のＶＦＡＤ命令により、Ｖ０
とＶ１の加算が実行され、Ｖ３に格納される（ステップ
Ａ２）。次に、図２の２０３に示すループ中の左辺Ａ
（ＩＡ（Ｉ））への代入に相当する処理として図４のＶ
ＳＣＮ命令が実行される。ここでの配列のアクセスが図
２の配列Ａに対するものであるため、キャッシュをアク
セスしないベクトルスキャッタ命令であるＶＳＣＮ命令
２０２が実行されることとなる。この命令が図１のベク
トルユニット１３０のアドレス生成部１０６に来たと
き、従来からある命令のようにフラッシュアドレスを転
送せず、ベクトルレジスタ１０８と主記憶部１１０の転
送のみを行う（ステップＡ３）。すなわち、図３（ｂ）
に示すように各和の結果が主記憶部１１０の配列Ａの添
え字に対応したアドレスに格納される。
とＶ１の加算が実行され、Ｖ３に格納される（ステップ
Ａ２）。次に、図２の２０３に示すループ中の左辺Ａ
（ＩＡ（Ｉ））への代入に相当する処理として図４のＶ
ＳＣＮ命令が実行される。ここでの配列のアクセスが図
２の配列Ａに対するものであるため、キャッシュをアク
セスしないベクトルスキャッタ命令であるＶＳＣＮ命令
２０２が実行されることとなる。この命令が図１のベク
トルユニット１３０のアドレス生成部１０６に来たと
き、従来からある命令のようにフラッシュアドレスを転
送せず、ベクトルレジスタ１０８と主記憶部１１０の転
送のみを行う（ステップＡ３）。すなわち、図３（ｂ）
に示すように各和の結果が主記憶部１１０の配列Ａの添
え字に対応したアドレスに格納される。
【００３１】このようにして図２の２０３に示すループ
を実行したことになり、最後に、２０４行に示す和を計
算する。図４の３０３がこの和算に対応する命令であ
る。ここでの配列のアクセスは図２の配列Ａに対するも
のであるため、キャッシュをアクセスしないＬＤＳＮ命
令がコンパイラによって出力されている。従って、ＬＤ
ＳＮ命令がアドレス生成部１０６に出力されると、キャ
ッシュをアクセスせずに直接主記憶部１１０からロード
を行い、スカラレジスタにデータを格納する。このとき
キャッシュにはデータを登録しないため、今後同じアド
レスのデータに対して再びベクトルストア命令、または
ベクトルスキャッタ命令が実行された場合でもキャッシ
ュの一貫性について考慮する必要はない。この結果を使
い、ＡＤＤ命令によってスカラレジスタ同士の加算が行
われ、変数Ｅに所定の加算結果が代入される。
を実行したことになり、最後に、２０４行に示す和を計
算する。図４の３０３がこの和算に対応する命令であ
る。ここでの配列のアクセスは図２の配列Ａに対するも
のであるため、キャッシュをアクセスしないＬＤＳＮ命
令がコンパイラによって出力されている。従って、ＬＤ
ＳＮ命令がアドレス生成部１０６に出力されると、キャ
ッシュをアクセスせずに直接主記憶部１１０からロード
を行い、スカラレジスタにデータを格納する。このとき
キャッシュにはデータを登録しないため、今後同じアド
レスのデータに対して再びベクトルストア命令、または
ベクトルスキャッタ命令が実行された場合でもキャッシ
ュの一貫性について考慮する必要はない。この結果を使
い、ＡＤＤ命令によってスカラレジスタ同士の加算が行
われ、変数Ｅに所定の加算結果が代入される。
【００３２】このように、本発明では、主記憶部とレジ
スタとの間でのデータ授受をベクトル命令によって処理
するベクトル命令処理方法において、実行対象命令がベ
クトル命令であるか否かを判別し、実行対象命令がベク
トル命令であると判別されたときに上記主記憶部に処理
データ用アドレスを確保し、キャッシュフラッシュを行
うことなく上記レジスタとこのアドレスとの間でのデー
タ授受を実行する。従って、キャッシュフラッシュによ
ってベクトル命令の速度が抑えられることなく、また、
不必要なフラッシュを行うことなくベクトル命令に対す
る処理を実行することができる。
スタとの間でのデータ授受をベクトル命令によって処理
するベクトル命令処理方法において、実行対象命令がベ
クトル命令であるか否かを判別し、実行対象命令がベク
トル命令であると判別されたときに上記主記憶部に処理
データ用アドレスを確保し、キャッシュフラッシュを行
うことなく上記レジスタとこのアドレスとの間でのデー
タ授受を実行する。従って、キャッシュフラッシュによ
ってベクトル命令の速度が抑えられることなく、また、
不必要なフラッシュを行うことなくベクトル命令に対す
る処理を実行することができる。
【００３３】
【発明の効果】以上説明したように本発明によれば、キ
ャッシュフラッシュを行うことなく命令を実行するの
で、ベクトル命令実行時のスループットを向上させるこ
とができる。また、請求項２にかかる発明によれば、一
連のプログラムの処理において簡単に本発明にかかる処
理を開始することができる。さらに、請求項３にかかる
発明によれば、プログラマーは非常に簡単にキャッシュ
フラッシュを行わない処理を実行させることができる。
ャッシュフラッシュを行うことなく命令を実行するの
で、ベクトル命令実行時のスループットを向上させるこ
とができる。また、請求項２にかかる発明によれば、一
連のプログラムの処理において簡単に本発明にかかる処
理を開始することができる。さらに、請求項３にかかる
発明によれば、プログラマーは非常に簡単にキャッシュ
フラッシュを行わない処理を実行させることができる。
【００３４】さらに、請求項４にかかる発明によれば、
プログラマーが簡単にキャッシュフラッシュを行わない
処理を選択可能な環境を提供しつつ、本ベクトル処理を
行う命令セットを生成することができる。さらに、請求
項５にかかる発明によれば、従来からあるハードウェア
に対して本発明にかかる構成を加えるのみでキャッシュ
フラッシュを行わないベクトル処理を実行することがで
きる。さらに、請求項６にかかる発明によれば、キャッ
シュフラッシュを行うことなく命令を実行するので、ベ
クトル命令実行時のスループットを向上させることがで
きる。
プログラマーが簡単にキャッシュフラッシュを行わない
処理を選択可能な環境を提供しつつ、本ベクトル処理を
行う命令セットを生成することができる。さらに、請求
項５にかかる発明によれば、従来からあるハードウェア
に対して本発明にかかる構成を加えるのみでキャッシュ
フラッシュを行わないベクトル処理を実行することがで
きる。さらに、請求項６にかかる発明によれば、キャッ
シュフラッシュを行うことなく命令を実行するので、ベ
クトル命令実行時のスループットを向上させることがで
きる。
【図１】本発明の一実施形態にかかるベクトル命令処理
装置の概略ブロック図である。
装置の概略ブロック図である。
【図２】本発明によるベクトル処理を実行するためのＦ
ＯＲＴＲＡＮプログラムの一例である。
ＯＲＴＲＡＮプログラムの一例である。
【図３】配列変数の値を示す図である。
【図４】ＦＯＲＴＲＡＮプログラムをコンパイルするこ
とにより出力されるアセンブラコードの一部である。
とにより出力されるアセンブラコードの一部である。
【図５】主記憶部に格納される値とベクトルレジスタに
格納される値を示す図である。
格納される値を示す図である。
１００ 命令キャッシュ １０１ 命令フェッチ部 １０２ 命令デコード部 １０３ スカラレジスタ １０４ データキャッシュ部 １０５ フラッシュアドレス検索部 １０６ アドレス生成部 １０７ ベクトルロード／ストア制御部 １０８ ベクトルレジスタ １０９ ベクトル演算器 １１０ 主記憶部 １２０ スカラユニット １３０ ベクトルユニット
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０６Ｆ 12/08 Ｇ０６Ｆ 12/08 ３１０Ａ 9/30 ３４０Ａ ３１０ 9/44 ３２２Ｇ
Claims (6)
- 【請求項１】 データを格納する主記憶手段と、 実行対象命令がベクトル命令であるか否かを判別する命
令判別手段と、 この命令判別手段によってベクトル命令であることが判
別されたときに、当該ベクトル命令の処理データのため
に上記主記憶手段におけるアドレスを生成するアドレス
生成手段と、 当該処理データを格納するレジスタと、 キャッシュフラッシュを行うことなく、このレジスタと
上記アドレス生成手段によって生成されたアドレスとの
間でデータ授受を実行する命令実行手段とを具備するこ
とを特徴とするベクトル命令処理装置。 - 【請求項２】 上記請求項１に記載のベクトル命令処理
装置において、 上記命令判別手段は、上記ベクトル命令であることを示
すコードによってベクトル命令であるか否かを判別する
ことを特徴とするベクトル命令処理装置。 - 【請求項３】 上記請求項１または請求項２のいずれか
に記載のベクトル命令処理装置において、 高級言語によって上記実行対象命令で扱う変数がベクト
ル処理用の変数である旨を宣言可能であることを特徴と
するベクトル命令処理装置。 - 【請求項４】 上記請求項２または請求項３のいずれか
に記載のベクトル命令処理装置において、 実行対象命令がベクトル命令であり上記宣言がなされた
変数を扱う場合のコンパイルによって上記ベクトル命令
であることを示すコードを得ることを特徴とするベクト
ル命令処理装置。 - 【請求項５】 上記請求項１〜請求項４に記載のベクト
ル命令処理装置において、 上記命令実行手段は、上記アドレス生成手段が生成した
アドレスをキャッシュフラッシュ用に転送しないことに
よってキャッシュフラッシュを行わないようにすること
を特徴とするベクトル命令処理装置。 - 【請求項６】 主記憶部とレジスタとの間でのデータ授
受をベクトル命令によって処理するベクトル命令処理方
法であって、 実行対象命令がベクトル命令であるか否かを判別し、実
行対象命令がベクトル命令であると判別されたときに上
記主記憶部に処理データ用アドレスを確保し、キャッシ
ュフラッシュを行うことなく上記レジスタとこのアドレ
スとの間でのデータ授受を実行することを特徴とするベ
クトル命令処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000151813A JP2001331475A (ja) | 2000-05-23 | 2000-05-23 | ベクトル命令処理装置およびベクトル命令処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000151813A JP2001331475A (ja) | 2000-05-23 | 2000-05-23 | ベクトル命令処理装置およびベクトル命令処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001331475A true JP2001331475A (ja) | 2001-11-30 |
Family
ID=18657309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000151813A Pending JP2001331475A (ja) | 2000-05-23 | 2000-05-23 | ベクトル命令処理装置およびベクトル命令処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001331475A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005149290A (ja) * | 2003-11-18 | 2005-06-09 | Seiko Epson Corp | 情報処理装置およびキャッシュメモリ制御方法 |
| JP2010086496A (ja) * | 2008-10-03 | 2010-04-15 | Nec Corp | キャッシュメモリを備えるベクトル計算機システム、及びその動作方法 |
| JP2010257481A (ja) * | 2010-07-02 | 2010-11-11 | Toshiba Corp | データ記憶システムおよびキャッシュデータの一貫性保証方法 |
| US8108605B2 (en) | 2009-04-13 | 2012-01-31 | Kabushiki Kaisha Toshiba | Data storage system and cache data—consistency assurance method |
-
2000
- 2000-05-23 JP JP2000151813A patent/JP2001331475A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005149290A (ja) * | 2003-11-18 | 2005-06-09 | Seiko Epson Corp | 情報処理装置およびキャッシュメモリ制御方法 |
| JP2010086496A (ja) * | 2008-10-03 | 2010-04-15 | Nec Corp | キャッシュメモリを備えるベクトル計算機システム、及びその動作方法 |
| US8108605B2 (en) | 2009-04-13 | 2012-01-31 | Kabushiki Kaisha Toshiba | Data storage system and cache data—consistency assurance method |
| JP2010257481A (ja) * | 2010-07-02 | 2010-11-11 | Toshiba Corp | データ記憶システムおよびキャッシュデータの一貫性保証方法 |
| JP4724253B2 (ja) * | 2010-07-02 | 2011-07-13 | 株式会社東芝 | データ記憶システムおよびキャッシュデータの一貫性保証方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9824016B2 (en) | Device and processing method | |
| US7424578B2 (en) | Computer system, compiler apparatus, and operating system | |
| US5377336A (en) | Improved method to prefetch load instruction data | |
| US7571432B2 (en) | Compiler apparatus for optimizing high-level language programs using directives | |
| JP3499252B2 (ja) | コンパイル装置及びデータ処理装置 | |
| US5421022A (en) | Apparatus and method for speculatively executing instructions in a computer system | |
| US5802585A (en) | Batched checking of shared memory accesses | |
| KR100230105B1 (ko) | 간략화된 명령 세트 프로세서의 성능 개선 방법 및 그 프로세서 시스템 | |
| US5761729A (en) | Validation checking of shared memory accesses | |
| US5428807A (en) | Method and apparatus for propagating exception conditions of a computer system | |
| US5617553A (en) | Computer system which switches bus protocols and controls the writing of a dirty page bit of an address translation buffer | |
| US5420990A (en) | Mechanism for enforcing the correct order of instruction execution | |
| JP2000250808A (ja) | 構造データをプリフェッチするための処理装置を動作させる方法 | |
| US7243195B2 (en) | Software managed cache optimization system and method for multi-processing systems | |
| IE990754A1 (en) | An apparatus for software initiated prefetch and method therefor | |
| KR20160033768A (ko) | 캐시 점유도 결정 및 명령어 스케줄링을 위한 방법 및 장치 | |
| JP3681647B2 (ja) | キャッシュメモリシステム装置 | |
| US20040117606A1 (en) | Method and apparatus for dynamically conditioning statically produced load speculation and prefetches using runtime information | |
| JP3435267B2 (ja) | マイクロプロセッサ及びそのロードアドレス予想方法 | |
| US6260191B1 (en) | User controlled relaxation of optimization constraints related to volatile memory references | |
| Ibrahim et al. | Slipstream execution mode for cmp-based multiprocessors | |
| Jiang et al. | Architecture support for improving bulk memory copying and initialization performance | |
| JP3304444B2 (ja) | ベクトル処理装置 | |
| KR20040045467A (ko) | 자바 하드웨어 가속기에 대한 추론적 실행 | |
| JP2001331475A (ja) | ベクトル命令処理装置およびベクトル命令処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050329 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050527 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051206 |