JP2001330832A - Liquid crystal display device - Google Patents
Liquid crystal display deviceInfo
- Publication number
- JP2001330832A JP2001330832A JP2000151882A JP2000151882A JP2001330832A JP 2001330832 A JP2001330832 A JP 2001330832A JP 2000151882 A JP2000151882 A JP 2000151882A JP 2000151882 A JP2000151882 A JP 2000151882A JP 2001330832 A JP2001330832 A JP 2001330832A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- overlapping
- display device
- crystal display
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、液晶表示装置に関
し、特に、ディスクリネーションが開口部に出ることを
防ぎ、さらには表示領域の開口率を向上させることに好
適なものに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device and, more particularly, to a liquid crystal display device which is suitable for preventing disclination from coming out of an opening and further improving the aperture ratio of a display area.
【０００２】[0002]
【従来の技術】一般に、薄膜トランジスタ(Thin Film T
ransistor：以下適宜ＴＦＴと略称する）駆動によるア
クティブマトリクス駆動方式の液晶表示装置において
は、互いに対向する一対の基板間に液晶が挟持され、一
対の基板のうち一方は縦横に夫々配列された多数の走査
線及びデータ線並びにこれらの各交点に対応して多数の
画素電極及びＴＦＴが設けられたＴＦＴアレイ基板とさ
れている。さらに、一対の基板のうち他方の基板上には
対向電極が設けられるとともに、ＴＦＴアレイ基板に
は、データ線に印加する電圧を制御しＴＦＴを介して画
素電極の電圧を制御するデータ線駆動回路が設けられて
いる。2. Description of the Related Art Generally, a thin film transistor (Thin Film T) is used.
In an active matrix driving type liquid crystal display device driven by a ransistor (hereinafter abbreviated as TFT), a liquid crystal is sandwiched between a pair of substrates facing each other, and one of the pair of substrates is arranged in a number of rows and columns. The TFT array substrate is provided with a large number of pixel electrodes and TFTs corresponding to the scanning lines and data lines and their respective intersections. Further, a counter electrode is provided on the other substrate of the pair of substrates, and a data line driving circuit for controlling the voltage applied to the data lines and controlling the voltage of the pixel electrodes via the TFTs on the TFT array substrate. Is provided.
【０００３】例えば、図８及び図９に示すように、ＴＦ
Ｔアレイ基板１０７は、ガラス基板１００上に、互いに
交差して設けられた複数の走査線１０４（輪郭を実線で
示す）及び複数のデータ線１０３（輪郭を２点鎖線で示
す）と、走査線１０４とデータ線１０３との交差に対応
して平坦化膜１１３上にマトリクス状に配置された画素
電極１０１及び該画素電極１０１に接続された画素用の
ＴＦＴ１０２とを備えている。なお、図８中の符号１０
６は容量線、１０９および１１０はコンタクトホール、
１１１はドレイン電極、１１２は画素コンタクトホール
を示している。また、図９中の符号１１４は層間絶縁
膜、１１５は下地膜を示している。For example, as shown in FIG. 8 and FIG.
The T array substrate 107 includes a plurality of scanning lines 104 (contours are indicated by solid lines) and a plurality of data lines 103 (contours are indicated by two-dot chain lines) provided on the glass substrate 100 so as to intersect each other. The pixel electrode 101 includes a pixel electrode 101 arranged in a matrix on the flattening film 113 corresponding to the intersection of the data line 104 and the data line 103, and a pixel TFT 102 connected to the pixel electrode 101. Note that reference numeral 10 in FIG.
6 is a capacitance line, 109 and 110 are contact holes,
111 indicates a drain electrode, and 112 indicates a pixel contact hole. In FIG. 9, reference numeral 114 denotes an interlayer insulating film, and 115 denotes a base film.
【０００４】また、対向基板又はＴＦＴアレイ基板１０
７の少なくとも一方には、表面が一定のラビング方向に
向けてラビング処理された配向膜（図示略）が液晶に接
する面上に設けられている。この配向膜によって、液晶
分子Ｌは、図９に示すように、ラビング方向Ｙに対して
角度θなるプレチルト角をもって配向する。A counter substrate or a TFT array substrate 10
An alignment film (not shown) whose surface is rubbed in a certain rubbing direction is provided on at least one of the surfaces 7 in contact with the liquid crystal. With this alignment film, the liquid crystal molecules L are aligned with a pretilt angle of an angle θ with respect to the rubbing direction Y, as shown in FIG.
【０００５】従来、データ線駆動回路により、画素電極
１０１にはＴＦＴ１０２を介してフィールドごとに反転
した電圧が印加されるが、画面全体で同極性であるとフ
リッカとなる。そのため、例えば隣接する画素で電圧を
逆極性とする画素反転駆動方式を用いている。しかし、
隣接する画素に逆極性の電圧を印加すると、画素電極１
０１間の境界領域には電位差が生じて液晶分子Ｌが電界
の方向に沿って並び、液晶の配向が乱れたディスクリネ
ーションＤと呼ばれる表示に使えない領域が生じる。そ
のため、当該境界領域に対応する部分には、ディスクリ
ネーション部を隠すために遮光層（いわゆるブラックマ
トリクス）を設置している。Conventionally, an inverted voltage is applied to the pixel electrode 101 for each field via the TFT 102 by the data line driving circuit. However, flicker occurs when the entire screen has the same polarity. For this reason, for example, a pixel inversion driving method in which the voltage is reversed in adjacent pixels is used. But,
When a voltage of opposite polarity is applied to an adjacent pixel, the pixel electrode 1
A potential difference is generated in the boundary region between the liquid crystal molecules 01 and the liquid crystal molecules L are arranged along the direction of the electric field, and a region called a disclination D in which the alignment of the liquid crystal is disturbed is generated. Therefore, a light-shielding layer (a so-called black matrix) is provided in a portion corresponding to the boundary area in order to hide the disclination portion.
【０００６】遮光層としては、近年、下部電極とされる
半導体層との間で絶縁膜を介して蓄積容量を形成するた
めに設けた金属配線の容量線１０６を、図８に示すよう
に、データ線１０３及び走査線１０４に沿って形成する
とともに、ソースコンタクトホール１０９に接続される
データ線１０３の一部の幅を拡げて幅広部１０３ａを形
成し、これらの容量線１０６及び幅広部１０３ａを、遮
光パターンとして設けて、ブラックマトリクスとして機
能させる手段が提案されている。As a light-shielding layer, in recent years, a capacitance line 106 of a metal wiring provided for forming a storage capacitor between a semiconductor layer serving as a lower electrode via an insulating film, as shown in FIG. Formed along the data line 103 and the scanning line 104, a part of the data line 103 connected to the source contact hole 109 is enlarged to form a wide part 103a, and these capacitance lines 106 and the wide part 103a are formed. Means for providing a light-shielding pattern and functioning as a black matrix have been proposed.
【０００７】なお、これらの幅広部１０３ａ及び容量線
１０６等のブラックマトリクスは、露光工程における画
素電極１０１とのアライメントずれを考慮して画素電極
１の周縁部分と一定の幅で重なり合うように形成されて
いる。なお、図９を含め後述する図２、６、７の平面図
において、画素電極と幅広部及び容量線との重なり部
は、ハッチングで示す。The black matrix such as the wide portion 103a and the capacitance line 106 is formed so as to overlap the peripheral portion of the pixel electrode 1 with a certain width in consideration of the misalignment with the pixel electrode 101 in the exposure process. ing. Note that in the plan views of FIGS. 2, 6, and 7, which will be described later, including FIG. 9, the overlapping portion between the pixel electrode, the wide portion, and the capacitor line is indicated by hatching.
【０００８】[0008]
【発明が解決しようとする課題】しかしながら、上記液
晶表示装置に関する技術では、以下の課題が残されてい
る。すなわち、ディスクリネーションの出方は、図９に
示すように、プレチルト角に影響され、ラビング方向
Ｙ、すなわち明視方向によって決まるため、ディスクリ
ネーションＤが画素電極１０１間の境界領域において非
対称に生じてしまう。したがって、従来のように、画素
電極の周縁部分に一様にブラックマトリクスを重ねてい
る場合、開口部にディスクリネーションが部分的に出て
しまったり（特に、中間調（グレー表示）の場合）、必
要以上に遮光してしまい開口率を低下させてしまう等、
表示品位を劣化させてしまうおそれがあった。However, the technology relating to the liquid crystal display device has the following problems. That is, as shown in FIG. 9, the appearance of disclination is affected by the pretilt angle and is determined by the rubbing direction Y, that is, the clear viewing direction, so that the disclination D is asymmetric in the boundary region between the pixel electrodes 101. Will happen. Therefore, when the black matrix is uniformly overlapped on the peripheral portion of the pixel electrode as in the related art, the disclination partially appears in the opening (particularly, in the case of halftone (gray display)). , The light is blocked more than necessary, and the aperture ratio is reduced.
There is a risk that display quality will be degraded.
【０００９】本発明は、前述の課題に鑑みてなされたも
ので、ディスクリネーションが開口部に出ることを防ぐ
とともに表示領域の開口率を向上させることができる液
晶表示装置を提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and has as its object to provide a liquid crystal display device which can prevent disclinations from coming out of an opening and can improve the aperture ratio of a display area. And
【００１０】[0010]
【課題を解決するための手段】本発明は、前記課題を解
決するために以下の構成を採用した。すなわち、本発明
の液晶表示装置は、互いに対向する一対の基板間に液晶
が挟持されてなり、該一対の基板のうち一方の基板上
に、互いに交差して設けられた複数の走査線及び複数の
データ線と、前記走査線と前記データ線との交差に対応
してマトリクス状に配置された画素電極及び該画素電極
に接続されたスイッチング素子とを備えると共に、隣接
する前記画素電極間の境界領域に対向して前記一対の基
板の少なくとも一方に設置される遮光層と、前記一対の
基板の少なくとも一方の前記液晶に接する面上に設けら
れ表面が一定のラビング方向に向けてラビング処理され
た配向膜とを備えた液晶表示装置であって、前記遮光層
は、前記画素電極と重なり合う重なり部を有し、該重な
り部は、前記画素電極の周縁部分のうち前記ラビング方
向の逆方向側の周縁部分と重なる領域がラビング方向の
順方向側の周縁部分と重なる領域よりも広く形成されて
いることを特徴とする。The present invention has the following features to attain the object mentioned above. That is, in the liquid crystal display device of the present invention, the liquid crystal is sandwiched between a pair of substrates facing each other, and a plurality of scanning lines and a plurality of And a switching element connected to the pixel electrode and a pixel electrode arranged in a matrix corresponding to the intersection of the scanning line and the data line, and a boundary between the adjacent pixel electrodes. A light-shielding layer provided on at least one of the pair of substrates facing a region, and a surface provided on at least one surface of the pair of substrates that is in contact with the liquid crystal, the surfaces of which are rubbed in a constant rubbing direction; A liquid crystal display device having an alignment film, wherein the light-shielding layer has an overlapping portion overlapping the pixel electrode, and the overlapping portion is formed in a peripheral portion of the pixel electrode in the rubbing direction. Peripheral portion which overlaps the region of the reverse side, characterized in that it is wider than the region overlapping with the forward side peripheral edge of the rubbing direction.
【００１１】この液晶表示装置では、遮光層が画素電極
にオーバーラップしている重なり部において、画素電極
の周縁部分のうちラビング方向の逆方向側の周縁部分と
重なる領域（ディスクリネーションが大きい領域）がラ
ビング方向の順方向側の周縁部分と重なる領域（ディス
クリネーションが小さい領域）よりも広く形成されてい
るので、ラビング方向で決まるディスクリネーションの
大きさに応じて適切な大きさの遮光層が配置されて、開
口部からディスクリネーションが出ることを防ぐことが
できるとともに、ディスクリネーションが小さい部分に
おいて必要以上に遮光しないことにより開口率を向上さ
せることができる。In this liquid crystal display device, in the overlapping portion where the light-shielding layer overlaps the pixel electrode, of the peripheral portion of the pixel electrode, the region overlapping with the peripheral portion on the side opposite to the rubbing direction (the region where disclination is large). ) Is formed to be wider than the area (area where the disclination is small) overlapping the peripheral portion on the forward side in the rubbing direction, so that the light shielding of an appropriate size according to the size of the disclination determined by the rubbing direction. The layers are arranged so that the disclination can be prevented from coming out of the opening, and the aperture ratio can be improved by preventing unnecessary light shielding in the portion where the disclination is small.
【００１２】また、本発明の液晶表示装置では、前記重
なり部において、前記画素電極の角部のうち前記ラビン
グ方向の逆方向側の角部と重なる領域が他の角部と重な
る領域よりも大きいことが好ましい。この液晶表示装置
では、重なり部において、画素電極の角部のうちラビン
グ方向の逆方向側の角部と重なる領域（ディスクリネー
ションが最も大きい領域）が他の角部と重なる領域より
も大きいので、ディスクリネーションが顕著に生じる部
分の重なり部を局所的に大きくすることにより、ディス
クリネーションが開口部に出ることをより効果的に防ぐ
ことができる。また、ディスクリネーションがあまりに
生じない領域の重なり部を相対的に小さくでき、開口部
が増えて開口率を向上させ、ＬＣＤを明るくしたり、逆
にバックライトの省電力化を図ることができる。Further, in the liquid crystal display device according to the present invention, in the overlapping portion, of the corners of the pixel electrode, a region overlapping with a corner on a side opposite to the rubbing direction is larger than a region overlapping with another corner. Is preferred. In this liquid crystal display device, in the overlapping portion, of the corners of the pixel electrode, the region overlapping the corner on the side opposite to the rubbing direction (the region having the largest disclination) is larger than the region overlapping the other corners. By locally increasing the overlapping portion of the portion where the disclination occurs remarkably, it is possible to more effectively prevent the disclination from coming out of the opening. In addition, the overlapping portion of a region where disclination does not occur too much can be made relatively small, the number of openings increases, the aperture ratio can be improved, the LCD can be made brighter, and power consumption of the backlight can be reduced. .
【００１３】また、本発明の液晶表示装置では、前記遮
光層が、前記データ線の一部の幅を拡げた幅広部と、前
記スイッチング素子に接続された第１の容量電極に絶縁
膜を介して対向する蓄積容量用の第２の容量電極とで構
成されることが好ましい。この液晶表示装置では、遮光
層が、データ線の幅広部と、蓄積容量用の第２の容量電
極とで構成されるので、別個にブラックマトリクスとな
る遮光層を設ける必要が無く、構造の簡略化及び製造工
程の削減を図ることができる。Further, in the liquid crystal display device according to the present invention, the light-shielding layer may include a wide portion in which the width of a part of the data line is increased, and a first capacitance electrode connected to the switching element via an insulating film. And a second capacitor electrode for a storage capacitor facing the second capacitor electrode. In this liquid crystal display device, since the light-shielding layer is constituted by the wide portion of the data line and the second capacitance electrode for the storage capacitor, there is no need to separately provide a light-shielding layer serving as a black matrix. And the number of manufacturing steps can be reduced.
【００１４】[0014]
【発明の実施の形態】以下、本発明に係る第１実施形態
を、図１から図５を参照しながら説明する。図１は、本
実施形態の液晶表示装置の画像表示領域を構成する複数
の画素における各種素子、配線等の等価回路である。図
２はデータ線、走査線、画素電極等が形成されたＴＦＴ
アレイ基板（アクティブマトリクス基板）における隣接
する複数の画素群の平面図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a first embodiment according to the present invention will be described with reference to FIGS. FIG. 1 is an equivalent circuit of various elements, wiring, and the like in a plurality of pixels forming an image display area of the liquid crystal display device of the present embodiment. FIG. 2 shows a TFT on which data lines, scanning lines, pixel electrodes, etc. are formed.
FIG. 3 is a plan view of a plurality of adjacent pixel groups on an array substrate (active matrix substrate).
【００１５】［液晶装置要部の構成］本実施形態の液晶
表示装置におけるＴＦＴアレイ基板（アクティブマトリ
クス基板）７は、ＴＦＴ駆動によるアクティブマトリク
ス駆動方式の液晶表示装置に用いられるものである。こ
のＴＦＴアレイ基板７において、図１に示すように、画
像表示領域を構成するマトリクス状に形成された複数の
画素は、画素電極１と当該画素電極１を制御するための
デュアルゲート構造のＴＦＴ（スイッチング素子）２と
からなり、画像信号を供給するデータ線３が当該ＴＦＴ
２のソース領域に電気的に接続されている。データ線３
に書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に
線順次に供給しても構わないし、相隣接する複数のデー
タ線３同士に対して、グループ毎に供給するようにして
も良い。また、ＴＦＴ２のゲート電極に走査線４が電気
的に接続されており、所定のタイミングで走査線４に対
してパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この
順に線順次で印加するように構成されている。画素電極
１は、ＴＦＴ２のドレイン領域に電気的に接続されてお
り、スイッチング素子であるＴＦＴ２を一定期間だけそ
のスイッチを閉じることにより、データ線３から供給さ
れる画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミング
で書き込む。なお、ＴＦＴ２は、２つのＴＦＴ２ａ、２
ｂが互いのソース領域およびドレイン領域を共通にして
直列に接続されたデュアルゲート構造を有するものであ
る。[Structure of Main Part of Liquid Crystal Device] The TFT array substrate (active matrix substrate) 7 in the liquid crystal display device of the present embodiment is used for a liquid crystal display device of an active matrix driving system by TFT driving. In this TFT array substrate 7, as shown in FIG. 1, a plurality of pixels formed in a matrix forming an image display area are composed of a pixel electrode 1 and a TFT (Dual gate structure TFT) for controlling the pixel electrode 1. And a data line 3 for supplying an image signal to the TFT.
2 source regions. Data line 3
, Sn to be written may be supplied line-sequentially in this order, or may be supplied to a plurality of adjacent data lines 3 for each group. The scanning lines 4 are electrically connected to the gate electrodes of the TFTs 2, and the scanning signals G1, G2,..., Gm are applied to the scanning lines 4 in a pulsed manner in this order at a predetermined timing. It is configured as follows. The pixel electrode 1 is electrically connected to the drain region of the TFT 2. By closing the switch of the TFT 2 serving as a switching element for a predetermined period, the image signals S 1, S 2,. Is written at a predetermined timing. Note that the TFT 2 includes two TFTs 2a, 2
b has a dual gate structure in which the source region and the drain region are shared and connected in series.
【００１６】画素電極１を介して液晶に書き込まれた所
定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板
（後述する）に形成された対向電極との間で一定期間保
持される。液晶は、印加される電圧レベルにより分子集
合の配向や秩序が変化することにより、光が変調し、階
調表示を可能にする。ここで、画素電極１と対向電極と
の間に形成される液晶容量と並列に蓄積容量５を付加す
る。こうすると画素電極１の電圧は、蓄積容量５により
ソース電圧が印加された時間よりも３桁も長い時間だけ
保持される。これにより、保持特性はさらに改善され、
コントラスト比の高い液晶装置が実現できる。なお、本
実施の形態では、蓄積容量５を形成する方法として、半
導体層との間で容量を形成するための配線である容量線
（第２の容量電極）６を設けている。The image signals S1, S2,..., Sn of a predetermined level written in the liquid crystal via the pixel electrode 1 are held for a certain period between the electrodes and a counter electrode formed on a counter substrate (described later). The liquid crystal modulates light by changing the orientation and order of the molecular assembly according to the applied voltage level, thereby enabling gray scale display. Here, a storage capacitor 5 is added in parallel with a liquid crystal capacitor formed between the pixel electrode 1 and the counter electrode. In this case, the voltage of the pixel electrode 1 is held by the storage capacitor 5 for a time that is three orders of magnitude longer than the time during which the source voltage is applied. This further improves the retention characteristics,
A liquid crystal device having a high contrast ratio can be realized. Note that, in the present embodiment, as a method for forming the storage capacitor 5, a capacitor line (second capacitor electrode) 6, which is a wiring for forming a capacitor with the semiconductor layer, is provided.
【００１７】図２に示すように、ＴＦＴアレイ基板７上
には、インジウム錫酸化物（IndiumTin Oxide, 以下、
ＩＴＯと略記する）等の透明導電膜からなる複数の画素
電極１（輪郭を破線で示す）がマトリクス状に配置され
ており、画素電極１の紙面縦方向に延びる辺に沿ってデ
ータ線３（輪郭を２点鎖線で示す）が設けられ、紙面横
方向に延びる辺に沿って走査線４および容量線６（とも
に輪郭を実線で示す）が設けられている。As shown in FIG. 2, an indium tin oxide (hereinafter, referred to as “indium tin oxide”)
A plurality of pixel electrodes 1 (contours are indicated by broken lines) made of a transparent conductive film such as ITO are arranged in a matrix, and data lines 3 (along the sides extending in the vertical direction of the paper of the pixel electrodes 1). A contour is shown by a two-dot chain line), and a scanning line 4 and a capacitor line 6 (both are shown by a solid line) are provided along a side extending in the lateral direction of the paper.
【００１８】本実施の形態において、走査線４は、複数
のデータ線３に交差する主走査線４ａと、該主走査線４
ａから分岐して延びた分岐走査線４ｂとを備え、ポリシ
リコン膜からなる半導体層（第１の容量電極）８（輪郭
を１点鎖線で示す）には、分岐走査線４ｂおよび主走査
線４ａに交差するＬ字状部８ａが形成されている。すな
わち、このＬ字状部８ａは、主走査線４ａおよび分岐走
査線４ｂと交差して、２つのチャネル領域を形成してい
る。In this embodiment, the scanning line 4 includes a main scanning line 4a intersecting a plurality of data lines 3 and a main scanning line 4a.
a semiconductor layer (first capacitance electrode) 8 (the outline is indicated by a dashed line) formed of a polysilicon film, and a branch scanning line 4b and a main scanning line. An L-shaped portion 8a intersecting with 4a is formed. That is, the L-shaped portion 8a intersects the main scanning line 4a and the branch scanning line 4b to form two channel regions.
【００１９】半導体層８のＬ字状部８ａの両端にコンタ
クトホール９，１０が形成され、一方のコンタクトホー
ル９はデータ線３と半導体層８のソース領域とを電気的
に接続するソースコンタクトホールとなり、他方のコン
タクトホール１０はドレイン電極１１（輪郭を２点鎖線
で示す）と半導体層８のドレイン領域とを電気的に接続
するドレインコンタクトホールとなっている。すなわ
ち、ソースコンタクトホール９とドレインコンタクトホ
ール１０とは、走査線４を挟んで互いに反対側に配設さ
れている。また、ドレイン電極１１上のドレインコンタ
クトホール１０が設けられた側と反対側の端部には、ド
レイン電極１１と画素電極１とを電気的に接続するため
の画素コンタクトホール１２が形成されている。Contact holes 9 and 10 are formed at both ends of the L-shaped portion 8a of the semiconductor layer 8, and one contact hole 9 is a source contact hole for electrically connecting the data line 3 and the source region of the semiconductor layer 8. The other contact hole 10 is a drain contact hole for electrically connecting the drain electrode 11 (the outline is indicated by a two-dot chain line) and the drain region of the semiconductor layer 8. That is, the source contact hole 9 and the drain contact hole 10 are provided on opposite sides of the scanning line 4. Further, a pixel contact hole 12 for electrically connecting the drain electrode 11 and the pixel electrode 1 is formed at an end of the drain electrode 11 opposite to the side where the drain contact hole 10 is provided. .
【００２０】本実施の形態におけるＴＦＴ２は、半導体
層８のＬ字状部８ａで主走査線４ａおよび分岐走査線４
ｂに交差しており、半導体層８と走査線４が２回交差し
ていることになるため、１つの半導体層上に２つのゲー
トを有するＴＦＴ、いわゆるデュアルゲート型ＴＦＴを
構成する。また、容量線６は走査線４に沿って紙面横方
向に並ぶ画素を貫くように延びるとともに、分岐した一
部６ａがデータ線３に沿って紙面縦方向に延びている。
そこで、ともにデータ線３に沿った半導体層８と容量線
６とによって蓄積容量５が形成されている。なお、本実
施形態では、分岐走査線４ｂの半分を、データ線３の幅
を拡げた幅広部３ａで覆うことにより、この部分のチャ
ネル領域に光が入ることを抑制している。The TFT 2 according to the present embodiment includes a main scanning line 4 a and a branch scanning line 4 at the L-shaped portion 8 a of the semiconductor layer 8.
b, so that the semiconductor layer 8 and the scanning line 4 cross twice, so that a TFT having two gates on one semiconductor layer, that is, a so-called dual-gate TFT is formed. The capacitance line 6 extends along the scanning line 4 so as to penetrate the pixels arranged in the horizontal direction on the paper, and a branched part 6a extends along the data line 3 in the vertical direction on the paper.
Therefore, the storage capacitor 5 is formed by the semiconductor layer 8 and the capacitor line 6 both along the data line 3. In the present embodiment, half of the branch scanning line 4b is covered with the wide portion 3a in which the width of the data line 3 is increased, thereby suppressing light from entering the channel region of this portion.
【００２１】次に、ＴＦＴアレイ基板７の断面構造につ
いて説明すると、図３に示すように、ＴＦＴアレイ基板
７はガラス基板４１を支持基板として内面上に下地絶縁
膜４２を介してＴＦＴ２が形成されている。該ＴＦＴ２
は、走査線４、当該走査線４からの電界によりチャネル
が形成される半導体層８のチャネル領域５０、走査線４
と半導体層８とを絶縁する絶縁薄膜であるゲート絶縁膜
４４、データ線３、半導体層８のソース領域４９及びド
レイン領域５１を備えている。Next, the sectional structure of the TFT array substrate 7 will be described. As shown in FIG. 3, the TFT array substrate 7 has a glass substrate 41 as a supporting substrate and a TFT 2 formed on an inner surface thereof via a base insulating film 42. ing. The TFT2
Is a scanning line 4, a channel region 50 of the semiconductor layer 8 where a channel is formed by an electric field from the scanning line 4,
A gate insulating film 44, which is an insulating thin film that insulates the semiconductor layer 8 from the semiconductor layer 8, a data line 3, a source region 49 and a drain region 51 of the semiconductor layer 8 are provided.
【００２２】また、走査線４及びゲート絶縁膜４４上を
含むガラス基板４１上には、ソース領域４９へ通じるソ
ースコンタクトホール９及びドレイン領域５１へ通じる
ドレインコンタクトホール１０がそれぞれ形成された第
１層間絶縁層５２が形成されている。つまり、データ線
３は、第１層間絶縁層５２を貫通するソースコンタクト
ホール９を介してソース領域４９に電気的に接続されて
いる。さらに、データ線３及び第１層間絶縁層５１上に
は、ドレイン領域５１へ通じるドレインコンタクトホー
ル１０が形成された第２層間絶縁層５３が形成されてい
る。つまり、ドレイン領域５１は、第１層間絶縁層５２
及び第２層間絶縁層５３を貫通するドレインコンタクト
ホール１０を介してドレイン電極１１及び画素電極１に
電気的に接続されている。また、第２層間絶縁層５３及
び画素電極１上には、ラビング処理により一定のラビン
グ方向Ｙに配向処理が施された配向膜５４が設けられて
いる。この配向膜５４は、ポリイミド系の高分子樹脂か
らなる水平配向膜である。On the glass substrate 41 including the scanning lines 4 and the gate insulating film 44, a first contact layer 9 having a source contact hole 9 leading to a source region 49 and a drain contact hole 10 leading to a drain region 51 are formed. An insulating layer 52 is formed. That is, the data line 3 is electrically connected to the source region 49 via the source contact hole 9 penetrating the first interlayer insulating layer 52. Further, on the data line 3 and the first interlayer insulating layer 51, a second interlayer insulating layer 53 in which the drain contact hole 10 leading to the drain region 51 is formed. That is, the drain region 51 includes the first interlayer insulating layer 52.
In addition, it is electrically connected to the drain electrode 11 and the pixel electrode 1 via a drain contact hole 10 penetrating through the second interlayer insulating layer 53. On the second interlayer insulating layer 53 and the pixel electrode 1, there is provided an alignment film 54 that has been subjected to an alignment process in a certain rubbing direction Y by a rubbing process. The alignment film 54 is a horizontal alignment film made of a polyimide-based polymer resin.
【００２３】なお、上記幅広部（遮光層）３ａ及び容量
線（遮光層）６は、各画素の表示領域以外の領域を遮光
するいわゆるブラックマトリクスとして機能する。すな
わち、幅広部３ａ及び容量線６は、ディスクリネーショ
ン部を隠す機能に加え、対向基板１５の側からの入射光
がＴＦＴ２の半導体層８におけるチャネル領域５０、ソ
ース領域４９及びドレイン領域５１等に侵入することを
防止すると共に、コントラスト比の向上、カラーフィル
タ色材の混色防止等の機能を有している。The wide portion (light-shielding layer) 3a and the capacitor line (light-shielding layer) 6 function as a so-called black matrix that shields the area other than the display area of each pixel. That is, in addition to the function of hiding the disclination portion, the wide portion 3 a and the capacitance line 6 allow incident light from the side of the counter substrate 15 to reach the channel region 50, the source region 49, and the drain region 51 in the semiconductor layer 8 of the TFT 2. It has functions of preventing intrusion, improving the contrast ratio, preventing color mixing of color filter color materials, and the like.
【００２４】本実施形態では、幅広部３ａ及び容量線６
と画素電極１との重なり部（図２中のハッチング部分）
が、画素電極１の周縁部分のうちラビング方向Ｙの逆方
向側の周縁部分（ディスクリネーションが大きい領域）
と重なる領域がラビング方向Ｙの順方向側の周縁部分
（ディスクリネーションが小さい領域）よりも広く形成
されている。すなわち、重なり部ａより重なり部ｂの幅
が広いとともに、重なり部ｄより重なり部ｃの幅が広く
設定され、重なり部が左右及び上下で非対称になってい
る。なお、これらの重なり部ａ，ｂ，ｃ，ｄの幅は、そ
の部分で生じるディスクリネーションの範囲に応じて決
定される。In this embodiment, the wide portion 3a and the capacitance line 6
Of pixel and pixel electrode 1 (hatched portion in FIG. 2)
Is a peripheral portion of the peripheral portion of the pixel electrode 1 on the side opposite to the rubbing direction Y (region where disclination is large).
Is formed wider than the peripheral portion on the forward side in the rubbing direction Y (region where disclination is small). That is, the width of the overlapping portion b is set wider than the overlapping portion a, and the width of the overlapping portion c is set wider than the overlapping portion d, so that the overlapping portion is asymmetrical in the left and right and up and down directions. Note that the widths of these overlapping portions a, b, c, and d are determined according to the range of disclination that occurs at those portions.
【００２５】［液晶装置の全体構成］次に、本実施形態
のＴＦＴアレイ基板７を用いた液晶装置４０の全体構成
について図４および図５を用いて説明する。[Overall Configuration of Liquid Crystal Device] Next, the overall configuration of a liquid crystal device 40 using the TFT array substrate 7 of the present embodiment will be described with reference to FIGS.
【００２６】図４および図５において、ＴＦＴアレイ基
板７の上には、シール材２８がその縁に沿って設けられ
ており、その内側に並行して額縁としての遮光膜２９が
設けられている。シール材２８の外側の領域には、デー
タ線駆動回路３０および外部回路接続端子３１がＴＦＴ
アレイ基板７の一辺に沿って設けられており、走査線駆
動回路３２がこの一辺に隣接する２辺に沿って設けられ
ている。走査線４に供給される走査信号遅延が問題にな
らないのならば、走査線駆動回路３２は片側だけでも良
いことは言うまでもない。また、データ線駆動回路３０
を画像表示領域の辺に沿って両側に配列してもよい。例
えば、奇数列のデータ線３は画像表示領域の一方の辺に
沿って配設されたデータ線駆動回路から画像信号を供給
し、偶数列のデータ線３は前記画像表示領域の反対側の
辺に沿って配設されたデータ線駆動回路から画像信号を
供給するようにしてもよい。このようにデータ線３を櫛
歯状に駆動するようにすれば、データ線駆動回路の占有
面積を拡張することができるため、複雑な回路を構成す
ることが可能となる。さらに、ＴＦＴアレイ基板７の残
る一辺には、画像表示領域の両側に設けられた走査線駆
動回路３２間をつなぐための複数の配線３３が設けられ
ている。また、内側に対向電極が形成された対向基板１
５のコーナー部の少なくとも１箇所には、ＴＦＴアレイ
基板７と対向基板１５との間で電気的導通をとるための
導通材３４が設けられている。そして、シール材２８と
ほぼ同じ輪郭を持つ対向基板１５が当該シール材２８に
よりＴＦＴアレイ基板７に固着されている。4 and 5, on the TFT array substrate 7, a sealing material 28 is provided along the edge thereof, and a light-shielding film 29 as a frame is provided in parallel with the inside of the sealing material 28. . A data line driving circuit 30 and an external circuit connection terminal 31 are provided in a region outside the sealing material 28 by a TFT.
The scanning line drive circuit 32 is provided along one side of the array substrate 7 and along two sides adjacent to the one side. If the delay of the scanning signal supplied to the scanning line 4 does not matter, it goes without saying that the scanning line driving circuit 32 may be provided on only one side. Also, the data line driving circuit 30
May be arranged on both sides along the side of the image display area. For example, the odd-numbered data lines 3 supply an image signal from a data line driving circuit disposed along one side of the image display area, and the even-numbered data lines 3 are provided on the opposite side of the image display area. The image signal may be supplied from a data line driving circuit disposed along the line. When the data lines 3 are driven in a comb-tooth shape in this manner, the area occupied by the data line driving circuit can be expanded, so that a complicated circuit can be formed. Further, on the remaining one side of the TFT array substrate 7, a plurality of wirings 33 for connecting between the scanning line driving circuits 32 provided on both sides of the image display area are provided. Also, a counter substrate 1 having a counter electrode formed inside.
In at least one of the corners of No. 5, a conductive material 34 for providing electrical continuity between the TFT array substrate 7 and the counter substrate 15 is provided. The opposite substrate 15 having substantially the same contour as the seal member 28 is fixed to the TFT array substrate 7 by the seal member 28.
【００２７】本実施形態では、幅広部３ａ及び容量線６
と画素電極１との重なり部において、画素電極１の周縁
部分のうちラビング方向Ｙの逆方向側の周縁部分と重な
る領域がラビング方向Ｙの順方向側と重なる領域よりも
広く形成されているので、ラビング方向で決まるディス
クリネーションの大きさに応じて適切な大きさのブラッ
クマトリクス（重なり部）が配置されて、開口部からデ
ィスクリネーションが出ることを防ぐことができるとと
もに、ディスクリネーションが小さい部分において必要
以上に遮光しないことにより開口率を向上させることが
できる。In this embodiment, the wide portion 3a and the capacitance line 6
In the overlapping portion between the pixel electrode 1 and the peripheral portion of the pixel electrode 1, the region overlapping with the peripheral portion on the side opposite to the rubbing direction Y is formed wider than the region overlapping with the forward direction side of the rubbing direction Y. In accordance with the size of the disclination determined by the rubbing direction, a black matrix (overlapping portion) of an appropriate size is arranged, so that the disclination can be prevented from coming out from the opening and the disclination can be prevented. The aperture ratio can be improved by preventing unnecessary light shielding in a small portion.
【００２８】なお、上記実施形態では、遮光層としてデ
ータ線３の一部である幅広部３ａ及び容量線６を用いた
が、これらとは別に遮光層を設けても構わない。例え
ば、対向基板１５の内側にブラックマトリクスを形成し
てもよい。但し、本実施形態のようにデータ線３の幅広
部３ａ及び容量線６をブラックマトリクスとしても機能
させれば、別個にブラックマトリクスとなる遮光層を対
向基板１５等に設ける必要が無く、構造の簡略化及び製
造工程の削減を図ることができる。In the above embodiment, the wide portion 3a and the capacitor line 6, which are a part of the data line 3, are used as the light shielding layer. However, a light shielding layer may be provided separately from these. For example, a black matrix may be formed inside the counter substrate 15. However, if the wide portion 3a of the data line 3 and the capacitor line 6 also function as a black matrix as in the present embodiment, there is no need to separately provide a light shielding layer serving as a black matrix on the counter substrate 15 or the like. Simplification and reduction in the number of manufacturing steps can be achieved.
【００２９】次に、本発明の第２実施形態を、図６を参
照して説明する。Next, a second embodiment of the present invention will be described with reference to FIG.
【００３０】第２実施形態と第１実施形態との異なる点
は、第１実施形態では、画素電極１０１が単純な矩形状
に形成されているのに対し、第２実施形態では、画素電
極２０１の角部のうち、図６中の左下に位置する角部が
切り欠かれているため、重なり部のうち、ラビング方向
Ｙの逆方向側の角部２０１ａに重なる領域が他のすべて
の角部２０１ｂ、２０１ｃ、２０１ｄにおける重なり領
域より広くなっているとともに、角部２０１ｂの部分が
隣接する他の画素電極２０１から離間している点であ
る。なお、画素電極２０１の形状変更に併せて、ドレイ
ンコンタクトホール１０及び画素コンタクトホール１２
の位置も変更している。The difference between the second embodiment and the first embodiment is that the pixel electrode 101 is formed in a simple rectangular shape in the first embodiment, whereas the pixel electrode 201 is formed in the second embodiment. Since the corner located at the lower left in FIG. 6 is cut out, the area overlapping the corner 201a on the opposite side of the rubbing direction Y is all the other corners. The point is that the corners 201b are wider than the overlapping regions 201b, 201c, and 201d, and the corners 201b are separated from other adjacent pixel electrodes 201. In addition, the drain contact hole 10 and the pixel contact hole 12
The position has also changed.
【００３１】すなわち、本実施形態では、ディスクリネ
ーションが最も大きい領域の角部２０１ａと重なる領域
が他の角部２０１ｂ、２０１ｃ、２０１ｄと重なる領域
よりも広いので、ディスクリネーションが開口部に出る
ことをより効果的に防ぐことができるとともに、隣接す
る画素電極２０１間の間隔を一部において大きくするこ
とができ、パターン残りによる欠陥等を減らすことがで
きる。That is, in this embodiment, the area overlapping the corner 201a of the area having the largest disclination is wider than the area overlapping the other corners 201b, 201c, 201d, so that the disclination comes out of the opening. This can be prevented more effectively, and the interval between the adjacent pixel electrodes 201 can be partially increased, so that defects and the like due to remaining patterns can be reduced.
【００３２】次に、本発明の第３実施形態を、図７を参
照して説明する。Next, a third embodiment of the present invention will be described with reference to FIG.
【００３３】第３実施形態と第１実施形態との異なる点
は、第１実施形態では、容量線６のうち走査線４に沿っ
た部分が一定の幅であるのに対し、第２実施形態では、
容量線３０６のうち走査線４に沿った部分の幅がラビン
グ方向Ｙの逆方向側から順方向側に向けて（画素電極１
の角部１ａから角部１ｂに向けて）漸次狭く形成され、
画素電極１の角部のうちラビング方向Ｙの逆方向側の角
部１ａに重なる領域が他の角部１ｂ、１ｃ、１ｄに重な
る領域よりも大きい点である。The difference between the third embodiment and the first embodiment is that in the first embodiment, the portion of the capacitance line 6 along the scanning line 4 has a constant width, whereas the second embodiment has a constant width. Then
The width of a portion of the capacitor line 306 along the scanning line 4 is changed from the reverse side of the rubbing direction Y to the forward side (the pixel electrode 1).
From the corner 1a toward the corner 1b).
The point that a region overlapping the corner 1a on the side opposite to the rubbing direction Y among the corners of the pixel electrode 1 is larger than the region overlapping the other corners 1b, 1c, and 1d.
【００３４】すなわち、本実施形態では、第２実施形態
と同様に、ディスクリネーションが最も大きい領域の角
部１ａと重なる領域が他の角部１ｂ、１ｃ、１ｄと重な
る領域よりも広いので、ディスクリネーションが開口部
に出ることをより効果的に防ぐことができる。また、角
部１ｂと重なる領域が第１実施形態に比べて小さくして
遮光を必要最低限に抑えているため、開口部が拡がって
開口率を向上させることができ、ＬＣＤを明るくした
り、逆にバックライトの省電力化を図ることができる。That is, in this embodiment, as in the second embodiment, the area overlapping the corner 1a of the area having the largest disclination is wider than the area overlapping the other corners 1b, 1c, and 1d. It is possible to more effectively prevent the disclination from coming out of the opening. Further, since the area overlapping with the corner 1b is smaller than that of the first embodiment and the light shielding is minimized, the aperture can be widened and the aperture ratio can be improved, and the LCD can be brightened, Conversely, power saving of the backlight can be achieved.
【００３５】[0035]
【発明の効果】以上、詳細に説明したように、本発明の
液晶表示装置によれば、遮光層の重なり部において、画
素電極の周縁部分のうちラビング方向の逆方向側の周縁
部分と重なる領域がラビング方向の順方向側の周縁領域
と重なる領域よりも広く形成されているので、ラビング
方向で決まるディスクリネーションの大きさに応じて適
切な大きさの遮光層が配置され、開口部からディスクリ
ネーションが出ることを防いで表示劣化を防ぐことがで
きるとともに、ディスクリネーションが小さい部分にお
いて必要以上に遮光しないことにより開口率を向上さ
せ、表示品質を向上させることができる。As described above in detail, according to the liquid crystal display device of the present invention, in the overlapping portion of the light-shielding layer, the region of the peripheral portion of the pixel electrode overlapping the peripheral portion on the side opposite to the rubbing direction. Is formed wider than the area overlapping with the peripheral area on the forward side in the rubbing direction. The display degradation can be prevented by preventing the occurrence of ligation, and the aperture ratio can be improved and the display quality can be improved by preventing unnecessarily light shielding in a portion where the disclination is small.
【００３６】[0036]
【図１】 本発明に係る第１実施形態における液晶表示
装置の等価回路図である。FIG. 1 is an equivalent circuit diagram of a liquid crystal display device according to a first embodiment of the present invention.
【図２】 本発明に係る第１実施形態における液晶表示
装置の画素構成を示す要部の拡大平面図である。FIG. 2 is an enlarged plan view of a main part showing a pixel configuration of the liquid crystal display device according to the first embodiment of the present invention.
【図３】 図２のＡ−Ａ線矢視断面図である。FIG. 3 is a sectional view taken along line AA of FIG. 2;
【図４】 本発明に係る第１実施形態における液晶表示
装置の全体構成を示す平面図である。FIG. 4 is a plan view showing the entire configuration of the liquid crystal display device according to the first embodiment of the present invention.
【図５】 図４のＨ−Ｈ線矢視断面図である。FIG. 5 is a sectional view taken along line HH of FIG. 4;
【図６】 本発明に係る第２実施形態における液晶表示
装置の画素構成を示す要部の拡大平面図である。FIG. 6 is an enlarged plan view of a main part showing a pixel configuration of a liquid crystal display device according to a second embodiment of the present invention.
【図７】 本発明に係る第３実施形態における液晶表示
装置の画素構成を示す要部の拡大平面図である。FIG. 7 is an enlarged plan view of a main part showing a pixel configuration of a liquid crystal display device according to a third embodiment of the present invention.
【図８】 本発明に係る従来例における液晶表示装置の
画素構成を示す要部の拡大平面図である。FIG. 8 is an enlarged plan view of a main part showing a pixel configuration of a liquid crystal display device in a conventional example according to the present invention.
【図９】 本発明に係る従来例における液晶表示装置の
ラビング方向に対する液晶分子の配向を示す概略的な要
部の断面図である。FIG. 9 is a schematic cross-sectional view of a main part showing the orientation of liquid crystal molecules with respect to a rubbing direction of a liquid crystal display device in a conventional example according to the present invention.
１、２０１ 画素電極 ２ ＴＦＴ（スイッチング素子） ３ データ線 ３ａ 幅広部（遮光層） ４ 走査線 ６、３０６ 容量線（第２の容量電極、遮光層） ７ ＴＦＴアレイ基板（アクティブマトリクス基板） ８ 半導体層（第１の容量電極） １５ 対向基板 ４０ 液晶表示装置 ５４ 配向膜 Ｙ ラビング方向 DESCRIPTION OF SYMBOLS 1, 201 Pixel electrode 2 TFT (switching element) 3 Data line 3a Wide part (light shielding layer) 4 Scanning line 6, 306 Capacity line (second capacitance electrode, light shielding layer) 7 TFT array substrate (active matrix substrate) 8 Semiconductor Layer (first capacitance electrode) 15 Counter substrate 40 Liquid crystal display 54 Alignment film Y Rubbing direction
───────────────────────────────────────────────────── フロントページの続き (72)発明者 林 正美 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 2H090 HB08Y HC06 HC08 HC15 HC17 HC18 HD14 KA05 LA04 MA04 MA07 MB02 2H092 JA25 JA29 JA38 JA42 JA44 JA46 JB13 JB23 JB32 JB33 JB38 JB42 JB51 JB57 JB63 JB69 KA04 KA07 KB23 NA04 NA25 NA27 PA02 QA07 5F110 AA30 BB01 CC02 DD02 DD11 EE28 NN02 NN44 NN72 NN73 NN80 ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Masami Hayashi 2-3-2 Marunouchi, Chiyoda-ku, Tokyo F-term (reference) 2H090 HB08Y HC06 HC08 HC15 HC17 HC18 HD14 KA05 LA04 MA04 MA07 MB02 2H092 JA25 JA29 JA38 JA42 JA44 JA46 JB13 JB23 JB32 JB33 JB38 JB42 JB51 JB57 JB63 JB69 KA04 KA07 KB23 NA04 NA25 NA27 PA02 QA07 5F110 AA30 BB01 CC02 DD02 DD11 EE28 NN02 NN44 NN72 NN73 NN80
Claims (3)
持されてなり、該一対の基板のうち一方の基板上に、互
いに交差して設けられた複数の走査線及び複数のデータ
線と、前記走査線と前記データ線との交差に対応してマ
トリクス状に配置された画素電極及び該画素電極に接続
されたスイッチング素子とを備えると共に、隣接する前
記画素電極間の境界領域に対向して前記一対の基板の少
なくとも一方に設置される遮光層と、前記一対の基板の
少なくとも一方の前記液晶に接する面上に設けられ表面
が一定のラビング方向に向けてラビング処理された配向
膜とを備えた液晶表示装置であって、 前記遮光層は、前記画素電極と重なり合う重なり部を有
し、 該重なり部は、前記画素電極の周縁部分のうち前記ラビ
ング方向の逆方向側の周縁部分と重なる領域がラビング
方向の順方向側の周縁部分と重なる領域よりも広く形成
されていることを特徴とする液晶表示装置。A liquid crystal is sandwiched between a pair of substrates facing each other, and a plurality of scanning lines and a plurality of data lines provided on one of the pair of substrates so as to intersect with each other; It comprises a pixel electrode and a switching element connected to the pixel electrode arranged in a matrix corresponding to the intersection of the scanning line and the data line, and faces a boundary region between the adjacent pixel electrodes. A light-shielding layer provided on at least one of the pair of substrates, and an alignment film provided on at least one surface of the pair of substrates in contact with the liquid crystal and having a surface rubbed in a constant rubbing direction. In the liquid crystal display device, the light shielding layer has an overlapping portion overlapping with the pixel electrode, and the overlapping portion is a peripheral portion of a peripheral portion of the pixel electrode on a side opposite to the rubbing direction. The liquid crystal display device which the overlapping region, characterized in that it is wider than the region overlapping with the forward side peripheral edge of the rubbing direction.
うち前記ラビング方向の逆方向側の角部と重なる領域が
他の角部と重なる領域よりも大きいことを特徴とする請
求項１記載の液晶表示装置。2. The overlapping portion according to claim 1, wherein a region of the corner of the pixel electrode overlapping a corner on a side opposite to the rubbing direction is larger than a region overlapping another corner. The liquid crystal display device as described in the above.
を拡げた幅広部と、前記スイッチング素子に接続された
第１の容量電極に絶縁膜を介して対向する蓄積容量用の
第２の容量電極とで構成されることを特徴とする請求項
１又は２記載の液晶表示装置。3. The light-shielding layer includes a wide portion in which the width of a part of the data line is increased, and a first portion for a storage capacitor opposed to a first capacitor electrode connected to the switching element via an insulating film. 3. The liquid crystal display device according to claim 1, comprising two capacitor electrodes.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000151882A JP3864036B2 (en) | 2000-05-23 | 2000-05-23 | Liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000151882A JP3864036B2 (en) | 2000-05-23 | 2000-05-23 | Liquid crystal display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001330832A true JP2001330832A (en) | 2001-11-30 |
| JP3864036B2 JP3864036B2 (en) | 2006-12-27 |
Family
ID=18657371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000151882A Expired - Fee Related JP3864036B2 (en) | 2000-05-23 | 2000-05-23 | Liquid crystal display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3864036B2 (en) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004170908A (en) * | 2002-10-31 | 2004-06-17 | Seiko Epson Corp | Electro-optical device and electronic equipment |
| JP2005249863A (en) * | 2004-03-01 | 2005-09-15 | Toshiba Matsushita Display Technology Co Ltd | Liquid crystal display panel |
| US6953949B2 (en) | 2002-05-21 | 2005-10-11 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| KR100620922B1 (en) * | 2001-08-28 | 2006-09-13 | 가부시키가이샤 히타치세이사쿠쇼 | Liquid crystal display device |
| JP2009048064A (en) * | 2007-08-22 | 2009-03-05 | Seiko Epson Corp | Electrooptical device and electronic equipment |
| JP2010072661A (en) * | 2002-10-31 | 2010-04-02 | Seiko Epson Corp | Electro-optical device and electronic apparatus |
| US7738995B2 (en) | 2002-02-12 | 2010-06-15 | United Parcel Service Of America, Inc. | Systems and methods for use in electronic processing of foreign origin and export shipments and/or passengers and baggage at security check points |
| KR20150013406A (en) * | 2014-12-19 | 2015-02-05 | 삼성디스플레이 주식회사 | Liquid crystal display device |
| US8976331B2 (en) | 2006-11-03 | 2015-03-10 | Samsung Display Co., Ltd. | Liquid crystal display device and method of repairing bad pixels therein |
| KR20150042178A (en) * | 2015-04-02 | 2015-04-20 | 삼성디스플레이 주식회사 | Liquid crystal display device |
-
2000
- 2000-05-23 JP JP2000151882A patent/JP3864036B2/en not_active Expired - Fee Related
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100620922B1 (en) * | 2001-08-28 | 2006-09-13 | 가부시키가이샤 히타치세이사쿠쇼 | Liquid crystal display device |
| US7738995B2 (en) | 2002-02-12 | 2010-06-15 | United Parcel Service Of America, Inc. | Systems and methods for use in electronic processing of foreign origin and export shipments and/or passengers and baggage at security check points |
| US6953949B2 (en) | 2002-05-21 | 2005-10-11 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| JP4506133B2 (en) * | 2002-10-31 | 2010-07-21 | セイコーエプソン株式会社 | Electro-optical device and electronic apparatus |
| JP2010072661A (en) * | 2002-10-31 | 2010-04-02 | Seiko Epson Corp | Electro-optical device and electronic apparatus |
| JP2004170908A (en) * | 2002-10-31 | 2004-06-17 | Seiko Epson Corp | Electro-optical device and electronic equipment |
| JP2005249863A (en) * | 2004-03-01 | 2005-09-15 | Toshiba Matsushita Display Technology Co Ltd | Liquid crystal display panel |
| US9164344B2 (en) | 2006-11-03 | 2015-10-20 | Samsung Display Co., Ltd. | Liquid crystal display device and method of repairing bad pixels therein |
| US8976331B2 (en) | 2006-11-03 | 2015-03-10 | Samsung Display Co., Ltd. | Liquid crystal display device and method of repairing bad pixels therein |
| US9268187B2 (en) | 2006-11-03 | 2016-02-23 | Samsung Display Co., Ltd. | Liquid crystal display device and method of repairing bad pixels therein |
| JP2009048064A (en) * | 2007-08-22 | 2009-03-05 | Seiko Epson Corp | Electrooptical device and electronic equipment |
| KR20150013406A (en) * | 2014-12-19 | 2015-02-05 | 삼성디스플레이 주식회사 | Liquid crystal display device |
| KR101595828B1 (en) * | 2014-12-19 | 2016-03-08 | 삼성디스플레이 주식회사 | Liquid crystal display device |
| KR20150042178A (en) * | 2015-04-02 | 2015-04-20 | 삼성디스플레이 주식회사 | Liquid crystal display device |
| KR101715836B1 (en) * | 2015-04-02 | 2017-03-14 | 삼성디스플레이 주식회사 | Liquid crystal display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3864036B2 (en) | 2006-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100255069B1 (en) | Liquid crystal display apparatus having pixels of different orientation of liquid crystal | |
| KR100211008B1 (en) | Lcd panel | |
| US6633360B2 (en) | Active matrix type liquid crystal display apparatus | |
| US6788356B2 (en) | Thin film transistor substrate for a liquid crystal display and a method for repairing the substrate | |
| EP0595363B1 (en) | Transmission type active matrix liquid crystal device | |
| TWI381231B (en) | Liquid crystal display device | |
| CN101868756B (en) | Active matrix substrate and liquid crystal display device | |
| US6326641B1 (en) | Liquid crystal display device having a high aperture ratio | |
| KR19980070767A (en) | LCD Display | |
| JP3205155B2 (en) | Liquid crystal display | |
| KR100327928B1 (en) | Liquid crystal display device | |
| JPH08328036A (en) | Liquid crystal display device | |
| JPH06281959A (en) | Active matrix liquid crystal display device | |
| JP3864036B2 (en) | Liquid crystal display | |
| US7173681B2 (en) | Two pixel electrodes interposing the signal line extending into without extending beyond the recess on the protection film caused by the contact hole | |
| KR20070080143A (en) | A liquid crystal display device | |
| JP3332038B2 (en) | Liquid crystal display | |
| JP3405432B2 (en) | Liquid crystal display | |
| US20050088582A1 (en) | Liquid crystal display | |
| KR20020054913A (en) | Liquid crystal display device and method for manufacturing the same | |
| JP2003287762A (en) | Liquid crystal display device and its driving method | |
| JP3935305B2 (en) | Substrate for liquid crystal device and liquid crystal device | |
| JPH1090718A (en) | Liquid crystal display device | |
| KR100232545B1 (en) | A liquid crystal display device | |
| KR101030687B1 (en) | Tft substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050719 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050802 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050929 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20051031 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20051031 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060620 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060821 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060919 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061002 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091006 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131006 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |