JP2001324519A - Current measuring circuit and current quantity of electricity measuring circuit - Google Patents
Current measuring circuit and current quantity of electricity measuring circuitInfo
- Publication number
- JP2001324519A JP2001324519A JP2000143976A JP2000143976A JP2001324519A JP 2001324519 A JP2001324519 A JP 2001324519A JP 2000143976 A JP2000143976 A JP 2000143976A JP 2000143976 A JP2000143976 A JP 2000143976A JP 2001324519 A JP2001324519 A JP 2001324519A
- Authority
- JP
- Japan
- Prior art keywords
- current
- resistor
- circuit
- voltage drop
- measuring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Tests Of Electric Status Of Batteries (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、ノートパソコ
ン、携帯電話機等の使用電流（電池電流）測定に用いて
好適な電流測定回路および使用電流量測定回路に関する
ものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a current measuring circuit and a current measuring circuit suitable for use in measuring the use current (battery current) of a notebook personal computer, a portable telephone or the like.
【０００２】[0002]
【従来の技術】図４は、従来のこの種の電流測定回路の
構成例を示すブロック図であり、この図において、符号
３００は電池、３０１はノートパソコン等の負荷、３０
２は負荷３０１に直列に挿入された抵抗、３０３は抵抗
３０２の両端電圧を一定時間が経過する毎にサンプリン
グし、ディジタルデータに変換して出力するＡ／Ｄ（ア
ナログ／ディジタル）変換器である。そして、Ａ／Ｄ変
換器３０３の出力として負荷３０１に流れる電流が得ら
れる。2. Description of the Related Art FIG. 4 is a block diagram showing an example of the configuration of a conventional current measuring circuit of this type. In this figure, reference numeral 300 denotes a battery, 301 denotes a load such as a notebook personal computer, and 30 denotes a load.
Reference numeral 2 denotes a resistor inserted in series with the load 301, and reference numeral 303 denotes an A / D (analog / digital) converter that samples the voltage across the resistor 302 every time a predetermined time elapses, converts the voltage into digital data, and outputs the digital data. . Then, a current flowing through the load 301 is obtained as an output of the A / D converter 303.
【０００３】[0003]
【発明が解決しようとする課題】ところで、上述した電
流測定回路は、一定時間毎に抵抗３０２の両端電圧をサ
ンプルしている為、負荷電流の値が急激に変化する場合
に測定誤差が大きくなるという問題があった。また、抵
抗３０２の値を大きく出来ない為に該電流値の変動の幅
が大きい場合において微小電流を測定できないという問
題もあった。他方、ノートパソコンや携帯電話機は電池
によって動作するようになっており、電池の残電気量を
正確に検出することは極めて重要である。しかしなが
ら、従来の電池電圧測定による残電気量測定は、正確さ
において問題があった。The above-described current measuring circuit samples the voltage between both ends of the resistor 302 at fixed time intervals, so that the measurement error increases when the value of the load current changes rapidly. There was a problem. In addition, since the value of the resistor 302 cannot be increased, there is also a problem that a small current cannot be measured when the range of the variation of the current value is large. On the other hand, notebook computers and mobile phones are operated by batteries, and it is extremely important to accurately detect the amount of remaining power in the batteries. However, the measurement of the remaining amount of electricity by the conventional battery voltage measurement has a problem in accuracy.
【０００４】この発明は、このような事情を考慮してな
されたもので、その目的は測定すべき電流値が急激に変
化した場合の測定誤差を減少させることができると共
に、該電流値の変動幅が大きい場合においても微小な電
流値まで測定することができる電流測定回路を提供する
ことにある。また、この発明の他の目的は、電池等の使
用電流量を正確に測定することができ、これにより、電
池やバッテリ等の残電気量を正確に検出することができ
る使用電流量測定回路を提供することにある。The present invention has been made in view of such circumstances, and has as its object to reduce a measurement error when a current value to be measured changes abruptly and to change the current value. An object of the present invention is to provide a current measuring circuit capable of measuring a small current value even when the width is large. Another object of the present invention is to provide a circuit for measuring the amount of used current that can accurately measure the amount of used current of a battery or the like, and thereby can accurately detect the amount of remaining electricity of a battery or a battery. To provide.
【０００５】[0005]
【課題を解決するための手段】この発明は、かかる課題
を解決するものであり、請求項１に記載の発明は、被測
定回路にシリーズに挿入された第１の抵抗と、前記第１
の抵抗より値が大きい第２の抵抗と、前記第２の抵抗
に、前記第１の抵抗の電圧降下と同一の電圧降下が生じ
るように電流を流す制御回路と、前記第２の抵抗に流れ
る電流に比例する電流を発生させるカレント・ミラー回
路と、前記カレント・ミラー回路によって発生された電
流を周波数に変換する電流／周波数変換回路とを具備し
てなる電流測定回路である。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and the invention according to claim 1 is based on a first resistor inserted in a series in a circuit to be measured and the first resistor.
A second resistor having a value larger than that of the first resistor, a control circuit for flowing a current through the second resistor so that the same voltage drop as the voltage drop of the first resistor occurs, and a second resistor flowing through the second resistor. A current measurement circuit comprising: a current mirror circuit for generating a current proportional to the current; and a current / frequency conversion circuit for converting a current generated by the current mirror circuit into a frequency.
【０００６】また、請求項２に記載の発明は、請求項１
に記載の電流測定回路において、前記制御回路は、前記
第２の抵抗にシリーズに挿入されたトランジスタと、前
記第１、第２の抵抗の電圧降下が等しくなるように前記
トランジスタに流れる電流を制御する演算増幅器とから
なることを特徴とする。[0006] The invention described in claim 2 is the invention according to claim 1.
3. The current measurement circuit according to claim 2, wherein the control circuit controls a current flowing through the transistor so that a voltage drop of the transistor inserted into the series in the second resistor is equal to a voltage drop of the first and second resistors. And an operational amplifier.
【０００７】また、請求項３に記載の発明は、請求項１
または請求項２に記載の電流測定回路において、前記電
流／周波数変換回路は、前記カレント・ミラー回路によ
って発生した電流によって充電されるコンデンサと、前
記コンデンサの端子電圧が一定値を越えた時パルス信号
を発生すると共に前記コンデンサを放電する回路とから
なることを特徴とする。[0007] The invention according to claim 3 provides the invention according to claim 1.
3. The current measurement circuit according to claim 2, wherein the current / frequency conversion circuit includes a capacitor charged by a current generated by the current mirror circuit, and a pulse signal when a terminal voltage of the capacitor exceeds a predetermined value. And a circuit for discharging the capacitor.
【０００８】また、請求項４に記載の発明は、蓄電池、
電池等の電源部品の使用電流量を測定する使用電流量測
定回路において、前記電源部品の出力電流が流れる回路
にシリーズに挿入された第１の抵抗と、前記第１の抵抗
より値が大きい第２の抵抗と、 前記第２の抵抗に、前
記第１の抵抗の電圧降下と同一の電圧降下が生じるよう
に電流を流す制御回路と、前記第２の抵抗に流れる電流
に比例する電流を発生させるカレント・ミラー回路と、
前記カレント・ミラー回路によって発生された電流を周
波数に変換する電流／周波数変換回路と、前記電流／周
波数変換回路の出力をカウントするカウント手段と、前
記カウント手段の出力を累算する累算手段とを具備して
なる使用電流量測定回路である。According to a fourth aspect of the present invention, a storage battery,
In a working current amount measuring circuit for measuring a working current amount of a power supply component such as a battery, a first resistor inserted in a series in a circuit through which an output current of the power supply component flows, and a second resistor having a value larger than the first resistor. And a control circuit for flowing a current through the second resistor so that the same voltage drop as the voltage drop of the first resistor occurs, and a current proportional to a current flowing through the second resistor is generated. A current mirror circuit to
A current / frequency conversion circuit for converting a current generated by the current mirror circuit into a frequency, a counting means for counting the output of the current / frequency conversion circuit, and an accumulating means for accumulating the output of the counting means. Is a circuit for measuring the amount of current used.
【０００９】また、請求項５に記載の発明は、蓄電池、
電池等の電源部品の放電電流および充電電流を測定する
充放電電流測定回路において、前記電源部品の充放電電
流が流れる経路にシリーズに挿入された第１の抵抗と、
前記第１の抵抗より値が大きい第２、第３の抵抗と、前
記第２の抵抗に、前記第１の抵抗の充電時の電圧降下と
同一の電圧降下が生じるように電流を流す第１の制御回
路と、前記第３の抵抗に、前記第１の抵抗の放電時の電
圧降下と同一の電圧降下が生じるように電流を流す第２
の制御回路と、前記第２の抵抗に流れる電流に比例する
電流を発生させる第１のカレント・ミラー回路と、前記
第３の抵抗に流れる電流に比例する電流を発生させる第
２のカレント・ミラー回路と、前記第１、第２のカレン
ト・ミラー回路によって各々発生された電流を周波数に
変換する第１、第２の電流／周波数変換回路とを具備し
てなる充放電電流測定回路である。[0009] The invention according to claim 5 provides a storage battery,
In a charge / discharge current measurement circuit for measuring a discharge current and a charge current of a power supply component such as a battery, a first resistor inserted in a series in a path where the charge / discharge current of the power supply component flows;
A first and a second resistor having a larger value than the first resistor, and a first resistor for causing a current to flow through the second resistor so that the same voltage drop as the voltage drop at the time of charging the first resistor occurs. And a second circuit for flowing a current through the third resistor so that the same voltage drop as the voltage drop at the time of discharging the first resistor occurs.
Control circuit, a first current mirror circuit for generating a current proportional to the current flowing through the second resistor, and a second current mirror for generating a current proportional to the current flowing to the third resistor A charge / discharge current measurement circuit comprising a circuit and first and second current / frequency conversion circuits for converting currents respectively generated by the first and second current mirror circuits into frequencies.
【００１０】[0010]
【発明の実施の形態】以下、図面を参照してこの発明の
実施の形態について説明する。図１はこの発明の第１の
実施形態による電流測定回路の構成を示すブロック図で
ある。この図において、符号１０１は電池であり、１０
２はノートパソコン等の負荷である。１０３は微小抵抗
（この実施形態では１Ω）であり、負荷１０２に直列に
接続されている。１０４は微小抵抗１０３にくらべ十分
に大きな値の抵抗（この実施形態では１０００Ω）であ
る。１０５、１０７はカレント・ミラー回路を構成する
ＦＥＴ（電界効果トランジスタ）であり、ＦＥＴ１０５
のソースと接地間に上述した抵抗１０４が挿入され、ま
た、ＦＥＴ１０７のソースと接地間にコンデンサ１０８
が挿入されている。１０６はＯＰアンプであり、抵抗１
０４の一端の電圧と抵抗１０３の一端の電圧の差が
「０」となるように、ＦＥＴ１０５のゲート電圧を制御
する。１１０はコンデンサ１０８の電荷を放電させるＦ
ＥＴである。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing the configuration of the current measuring circuit according to the first embodiment of the present invention. In this figure, reference numeral 101 denotes a battery, and 10
Reference numeral 2 denotes a load of a notebook computer or the like. Reference numeral 103 denotes a minute resistance (1Ω in this embodiment), which is connected to the load 102 in series. Reference numeral 104 denotes a resistor having a sufficiently large value (1000 Ω in this embodiment) as compared with the minute resistor 103. Reference numerals 105 and 107 denote FETs (field effect transistors) constituting a current mirror circuit.
The resistor 104 is inserted between the source of the FET 107 and the ground, and a capacitor 108 is connected between the source of the FET 107 and the ground.
Is inserted. Reference numeral 106 denotes an OP amplifier,
The gate voltage of the FET 105 is controlled so that the difference between the voltage at one end of the resistor 04 and the voltage at one end of the resistor 103 becomes “0”. 110 is an F for discharging the charge of the capacitor 108
ET.
【００１１】１０９はコンパレータであり、その反転入
力端へ印加されているスレショルド電圧Ｖｒｅｆとコン
デンサ１０８の一端の電圧Ｖ１とを比較し、Ｖ１＞Ｖｒ
ｅｆの場合に“Ｈ（ハイ）”レベルの信号を、Ｖ１≦Ｖ
ｒｅｆの場合に“Ｌ（ロー）”レベル（接地レベル）の
信号を出力する。１１１はディレイ（遅延）素子、１１
２はインバータ、１１３はアンドゲートであり、これら
によって、コンパレータ１０９の立ち上がりエッジを検
出する立ち上がりエッジ検出回路１１５が構成されてい
る。そして、この立ち上がりエッジ検出回路１１５は、
コンパレータ１０９の立ち上がりにおいて、ディレイ素
子１１１のディレイ時間を時間幅とするパルス信号を出
力する。A comparator 109 compares a threshold voltage Vref applied to its inverting input terminal with a voltage V1 at one end of the capacitor 108, and V1> Vr
In the case of ef, the signal of “H (high)” level is expressed as V1 ≦ V
In the case of ref, a signal of "L (low)" level (ground level) is output. 111 is a delay element, 11
Reference numeral 2 denotes an inverter, and 113 denotes an AND gate. These constitute a rising edge detection circuit 115 for detecting a rising edge of the comparator 109. The rising edge detection circuit 115
At the rise of the comparator 109, a pulse signal having a time width equal to the delay time of the delay element 111 is output.
【００１２】１１４は立ち上がりエッジ検出回路１１５
の出力パルスをアップカウントする１６ビットのカウン
タであり、その出力が端子１１６を介して測定装置（図
示略）へ入力される。測定装置は一定時間が経過する毎
にカウンタ１１４の出力を読み込み、次いで、カウンタ
１１４のリセット端子Ｒへリセット信号を入力してリセ
ットを行う。なお、この測定装置としては、例えば負荷
１０２がノートパソコンの場合、負荷１０２に内蔵され
るＣＰＵ（中央処理装置）が用いられる。Reference numeral 114 denotes a rising edge detection circuit 115
Is a 16-bit counter for up-counting the output pulse, and its output is input to a measuring device (not shown) via a terminal 116. The measuring device reads the output of the counter 114 every time a predetermined time elapses, and then performs a reset by inputting a reset signal to the reset terminal R of the counter 114. When the load 102 is a notebook computer, for example, a CPU (central processing unit) built in the load 102 is used as the measuring device.
【００１３】次に、上述した回路の動作を説明する。Ｏ
Ｐアンプ１０６は抵抗１０４の一端と抵抗１０３の一端
の電圧が等しくなるようにＦＥＴ１０５のゲート電圧を
制御する。この結果、抵抗１０４には抵抗１０３に流れ
る電流（すなわち、負荷電流）の１／１０００の電流が
流れる。また、ＦＥＴ１０５，１０７がカレント・ミラ
ー回路を構成していることから、ＦＥＴ１０７にはＦＥ
Ｔ１０５の電流に比例する電流が流れる。そして、この
電流によってコンデンサ１０８が充電される。コンデン
サ１０８が充電され、コンデンサ１０８の一端の電圧Ｖ
１が徐々に上昇し、スレショルド電圧Ｖｒｅｆを越える
と、コンパレータ１０９の出力が“Ｈ”レベルとなり、
このコンパレータ１０９の立ち上がりにおいてエッジ検
出回路１１５からパルス信号が出力される。このパルス
信号はＦＥＴ１１０のゲートへ印加され、これにより、
ＦＥＴ１１０がオンとなり、コンデンサ１０８の電荷が
放電される。また、カウンタ１１４がこのパルス信号を
アップカウントする。以後、再びコンデンサ１０８がＦ
ＥＴ１０７を介して流れる電流によって充電され、上記
の動作が繰り返される。Next, the operation of the above-described circuit will be described. O
The P amplifier 106 controls the gate voltage of the FET 105 so that the voltage at one end of the resistor 104 is equal to the voltage at one end of the resistor 103. As a result, a current of 1/1000 of the current flowing through the resistor 103 (that is, the load current) flows through the resistor 104. Since the FETs 105 and 107 constitute a current mirror circuit, the FE is
A current proportional to the current of T105 flows. Then, the capacitor 108 is charged by this current. The capacitor 108 is charged, and the voltage V at one end of the capacitor 108 is
1 gradually rises and exceeds the threshold voltage Vref, the output of the comparator 109 becomes “H” level,
At the rise of the comparator 109, a pulse signal is output from the edge detection circuit 115. This pulse signal is applied to the gate of the FET 110,
The FET 110 is turned on, and the electric charge of the capacitor 108 is discharged. The counter 114 counts up the pulse signal. Thereafter, the capacitor 108 again becomes F
The battery is charged by the current flowing through the ET 107, and the above operation is repeated.
【００１４】このように、コンデンサ１０８は負荷１０
２に流れる電流の１／１０００の電流に比例する電流に
よって充電される。この結果、エッジ検出回路１１５の
出力パルスの間隔は負荷電流に反比例した値となり、言
い換えれば、エッジ検出回路１１５の出力パルス信号の
周波数が負荷電流に比例した値となる。そして、一定時
間が経過する毎に測定装置に読み込まれるカウンタ１１
４のカウント値は、負荷電流に比例したデータとなる。
また、一定時間が経過する毎に測定装置に読み込まれる
カウント値を累算すれば、電池１０１の使用電流量を測
定することができる。なお、上述した説明から明らかな
ように、図１におけるＦＥＴ１０７、コンデンサ１０
８、コンパレータ１０９、ＦＥＴ１１０、エッジ検出回
路１１５によって、電流を周波数に変換するＩ／Ｆ変換
回路１１７が構成されている。Thus, the capacitor 108 is connected to the load 10
2 is charged by a current that is proportional to 1/1000 of the current flowing through 2. As a result, the interval between the output pulses of the edge detection circuit 115 has a value inversely proportional to the load current. In other words, the frequency of the output pulse signal of the edge detection circuit 115 has a value proportional to the load current. Then, the counter 11 is read into the measuring device every time a predetermined time elapses.
The count value of 4 is data proportional to the load current.
Further, by accumulating the count value read into the measuring device every time a predetermined time elapses, the amount of current used by the battery 101 can be measured. Note that, as is clear from the above description, the FET 107 and the capacitor 10 in FIG.
8, an I / F conversion circuit 117 for converting a current into a frequency is constituted by the comparator 109, the FET 110, and the edge detection circuit 115.
【００１５】また、図１における負荷１０２がノートパ
ソコンの場合、図１の回路は電池１０１の残電気量を測
定する回路として使用することができる。すなわち、ノ
ートパソコン１０２は、電池１０１を交換した時点で内
部のＲＡＭ（ランダムアクセスメモリ）の特定エリアを
クリアし、以後、一定時間が経過する毎にカウンタ１１
４のカウント値を読み込み、該特定エリア内に累算し、
次いでカウンタ１１４をリセットする。この処理によ
り、ＲＡＭの特定エリアのデータは、電池１０１の使用
電流量を示すことになる。この値が一定値に達した時点
で、ノートパソコン１０２のＣＰＵ（中央処理装置）は
ディスプレイに電池充電の指示マークを表示する。そし
て、電池が充電されると、ＣＰＵがＲＡＭの特定エリア
をクリアし、以後、上記と同様の処理を繰り返す。When the load 102 shown in FIG. 1 is a notebook computer, the circuit shown in FIG. 1 can be used as a circuit for measuring the remaining amount of the battery 101. That is, the notebook personal computer 102 clears a specific area of the internal RAM (random access memory) when the battery 101 is replaced, and thereafter, every time a predetermined time elapses, the counter 11
Read the count value of 4, accumulate in the specific area,
Next, the counter 114 is reset. With this processing, the data in the specific area of the RAM indicates the amount of current used by the battery 101. When this value reaches a certain value, the CPU (Central Processing Unit) of the notebook personal computer 102 displays a battery charging instruction mark on the display. When the battery is charged, the CPU clears a specific area of the RAM, and thereafter, repeats the same processing as described above.
【００１６】次に、この発明の第２の実施形態について
説明する。図２はこの発明の第２の実施形態による充放
電電流測定回路２０１の構成を示すブロック図である。
この図において、２０３はノートパソコン等の負荷であ
り、内部にＣＰＵ２０４が設けられている。２０２は負
荷２０３へ直流電流を供給する充電式電池、２０５は電
池２０２を充電する充電器である。そして、負荷２０３
および充電器２０５と電池２０２との間に充放電電流測
定回路２０１が配置されている。Next, a second embodiment of the present invention will be described. FIG. 2 is a block diagram showing a configuration of a charge / discharge current measuring circuit 201 according to a second embodiment of the present invention.
In this figure, reference numeral 203 denotes a load of a notebook personal computer or the like, in which a CPU 204 is provided. Reference numeral 202 denotes a rechargeable battery that supplies a DC current to the load 203, and reference numeral 205 denotes a charger that charges the battery 202. And the load 203
A charge / discharge current measuring circuit 201 is arranged between the charger 205 and the battery 202.
【００１７】次に、充放電電流測定回路２０１におい
て、抵抗２０６、抵抗２０７ａ、ＯＰアンプ２０８ａ,
ＦＥＴ２０９ａ、カレント・ミラー回路２１０ａ、Ｉ／
Ｆ変換回路２１１ａが充電電流測定回路２２０ａを構成
し、また、抵抗２０６、抵抗２０７ｂ、ＯＰアンプ２０
８ｂ,ＦＥＴ２０９ｂ、カレント・ミラー回路２１０
ｂ、Ｉ／Ｆ変換回路２１１ｂが放電電流測定回路２２０
ｂを構成している。ここで、抵抗２０６が充電電流測定
回路と放電電流測定回路に共用されている。Next, in the charge / discharge current measuring circuit 201, the resistor 206, the resistor 207a, the OP amplifier 208a,
FET 209a, current mirror circuit 210a, I /
The F conversion circuit 211a forms a charging current measurement circuit 220a, and includes a resistor 206, a resistor 207b, and an OP amplifier 20.
8b, FET 209b, current mirror circuit 210
b, the I / F conversion circuit 211b is a discharge current measurement circuit 220
b. Here, the resistor 206 is shared by the charge current measurement circuit and the discharge current measurement circuit.
【００１８】充電電流測定回路２２０ａにおいて、抵抗
２０６は例えば１Ωの微少抵抗であり、抵抗２０７ａは
１０００Ωの抵抗である。ＯＰアンプ２０８ａは、抵抗
２０６と抵抗２０７ａの電圧降下が同一となるようにＦ
ＥＴ２０３のゲート電圧を制御する。カレント・ミラー
回路２１０ａとＩ／Ｆ変換回路２１１ａの詳細を図３に
示す。ＦＥＴ２０９ａと図３に示すＦＥＴ２３１がカレ
ント・ミラー回路を構成し、図３のＦＥＴ２３２、２３
３がカレント・ミラー回路を構成し、ＦＥＴ２３４、２
３５が同様にカレント・ミラー回路を構成している。こ
れにより、ＦＥＴ２３５にはＦＥＴ２０９ａの電流に比
例する電流が流れる。すなわち、ＦＥＴ２３５には、抵
抗２０６に流れる電流に比例する電流が流れる。そし
て、このＦＥＴ２３５の電流によってＩ／Ｆ変換回路２
１１のコンデンサ２３７が充電される。Ｉ／Ｆ変換回路
２１１の構成は前述した図１のＩ／Ｆ変換回路１１７と
同一であり、コンデンサ２３７と、このコンデンサ２３
７の充電電流を制御する上記ＦＥＴ２３５と、コンデン
サ放電用のＦＥＴ２３８と、コンパレータ２３９と、立
ち上がりエッジ検出回路２４１とから構成されている。In the charging current measuring circuit 220a, the resistor 206 is a minute resistor of, for example, 1Ω, and the resistor 207a is a resistor of 1,000Ω. The OP amplifier 208a operates so that the voltage drop between the resistor 206 and the resistor 207a becomes the same.
The gate voltage of the ET 203 is controlled. FIG. 3 shows details of the current mirror circuit 210a and the I / F conversion circuit 211a. The FET 209a and the FET 231 shown in FIG. 3 constitute a current mirror circuit, and the FETs 232 and 23 shown in FIG.
3 constitutes a current mirror circuit, and FETs 234, 2
35 similarly constitutes a current mirror circuit. As a result, a current proportional to the current of the FET 209a flows through the FET 235. That is, a current proportional to the current flowing through the resistor 206 flows through the FET 235. Then, the I / F conversion circuit 2
Eleven capacitors 237 are charged. The configuration of the I / F conversion circuit 211 is the same as that of the I / F conversion circuit 117 of FIG.
7 comprises the FET 235 for controlling the charging current, the FET 238 for discharging the capacitor, the comparator 239, and the rising edge detection circuit 241.
【００１９】また、放電電流測定回路２２０ｂの構成は
上述した充電電流測定回路２２０ａと同様であり、カレ
ント・ミラー回路２１０ｂおよびＩ／Ｆ変換回路２１１
ｂの構成は図３に示される通りである。図２のカウンタ
２１２はＩ／Ｆ変換回路２１１ａ、２１１ｂの出力パル
ス信号をカウントするカウンタである。ＡＬＵ２１３は
カウンタ２１２の出力に係数を乗算して電流値とする演
算回路である。メモリ２１４はＡＬＵ２１３の出力を一
時記憶する。インターフェイス２１５はＣＰＵ２０４と
カウンタ２１２、ＡＬＵ２１３、メモリ２１４との間の
データ授受を仲介する。The configuration of the discharge current measuring circuit 220b is the same as that of the above-described charging current measuring circuit 220a, and includes a current mirror circuit 210b and an I / F conversion circuit 211.
The configuration of b is as shown in FIG. 2 is a counter that counts output pulse signals of the I / F conversion circuits 211a and 211b. The ALU 213 is an arithmetic circuit that multiplies the output of the counter 212 by a coefficient to obtain a current value. The memory 214 temporarily stores the output of the ALU 213. The interface 215 mediates data exchange between the CPU 204 and the counter 212, the ALU 213, and the memory 214.
【００２０】以上の構成において、電池２０２を充電す
る場合は、充電器２０５から電池２０２、抵抗２０６を
経て充電器２０５へ戻る電流が流れる。これにより、抵
抗２０６に図に示す矢印Ｙ１方向の電流が流れ、この電
流の１／１０００倍の電流がＦＥＴ２０９ａに流れる。
このＦＥＴ２０９ａの電流はカレント・ミラー回路２１
０ａを介してＩ／Ｆ変換回路２１１ａへ伝達される。こ
れにより、Ｉ／Ｆ変換回路２１１ａから抵抗２０６を流
れる電流に比例する周波数のパルス信号が出力され、カ
ウンタ２１２がこのパルス信号をアップカウントする。In the above configuration, when charging the battery 202, a current returns from the charger 205 to the charger 205 via the battery 202 and the resistor 206. As a result, a current in the direction of arrow Y1 shown in the figure flows through the resistor 206, and a current that is 1/1000 times the current flows through the FET 209a.
The current of the FET 209a is supplied to the current mirror circuit 21.
0a is transmitted to the I / F conversion circuit 211a. As a result, a pulse signal having a frequency proportional to the current flowing through the resistor 206 is output from the I / F conversion circuit 211a, and the counter 212 counts up the pulse signal.
【００２１】充電の開始から一定時間Ｈが経過すると、
ＣＰＵ２０４がインターフェイス２１５を介してＡＬＵ
２１３へ指示を与える。ＡＬＵ２１３はこの指示を受
け、カウンタ２１２の出力を読み込み、読み込んだデー
タに所定の係数を乗算して出力する。出力されたデータ
はメモリ２１４に書き込まれる。次に、ＣＰＵ２０４
は、カウンタ２１２のリセット指令を出力し、次いで、
メモリ２１４のデータを負荷２０３の内部のメモリに読
み込む。When a predetermined time H has elapsed from the start of charging,
The CPU 204 controls the ALU via the interface 215.
213 is given an instruction. The ALU 213 receives this instruction, reads the output of the counter 212, multiplies the read data by a predetermined coefficient, and outputs the result. The output data is written to the memory 214. Next, the CPU 204
Outputs a reset command for the counter 212, and then
The data in the memory 214 is read into the memory inside the load 203.
【００２２】以後、再びカウンタ２１２によってＩ／Ｆ
変換回路２１１ａの出力パルス信号のアップカウントが
行われ、一定時間Ｈが経過すると、上記と同様に、カウ
ンタ２１２の出力がＡＬＵ２１３に読み込まれ、係数が
乗算されてメモリ２１４に書き込まれる。ＣＰＵ２０４
はカウンタをリセットすると共に、メモリ２１４に書き
込まれたデータを読み込み、負荷２０３の内部のメモリ
に累算する。Thereafter, the counter 212 again uses the I / F
The output pulse signal of the conversion circuit 211a is counted up, and when a predetermined time H elapses, the output of the counter 212 is read into the ALU 213, multiplied by a coefficient, and written into the memory 214 as described above. CPU 204
Resets the counter, reads the data written in the memory 214, and accumulates the data in the memory inside the load 203.
【００２３】以後、同様の過程が繰り返される。ここ
で、負荷２０３内のメモリの累算値は電池２０２の充電
電流の合計電流量を示している。そして、同メモリのデ
ータが予め設定されている一定値を越えると、ＣＰＵ２
０４が電池２０２の充電が完了したと判断し、充電器２
０５へ充電終了を指示する。なお、上述した充電時にお
いては、ＦＥＴ２０９ｂがカットオフとなり、Ｉ／Ｆ変
換回路２１１ｂからパルス信号が出力されることはな
い。Thereafter, the same process is repeated. Here, the accumulated value of the memory in the load 203 indicates the total amount of the charging current of the battery 202. If the data in the memory exceeds a predetermined value, the CPU 2
04 judges that the charging of the battery 202 has been completed,
Instruct 05 to end charging. At the time of the above-described charging, the FET 209b is cut off, and no pulse signal is output from the I / F conversion circuit 211b.
【００２４】次に、電池２０２によって負荷２０３を駆
動する場合は、電池２０２から負荷２０３、抵抗２０６
を経て電池２０２へ戻る電流が流れる。これにより、抵
抗２０６に矢印Ｙ２方向の電流が流れ、この電流の１／
１０００倍の電流がＦＥＴ２０９ｂに流れる。このＦＥ
Ｔ２０９ｂの電流はカレント・ミラー回路２１０ｂを介
してＩ／Ｆ変換回路２１１ｂへ伝達される。これによ
り、Ｉ／Ｆ変換回路２１１ｂから抵抗２０６を流れる電
流に比例する周波数のパルス信号が出力され、カウンタ
２１２がこのパルス信号をアップカウントする。Next, when the load 203 is driven by the battery 202, the load 203, the resistor 206
Then, a current returns to the battery 202 via the. As a result, a current in the direction of arrow Y2 flows through the resistor 206, and 1 /
A 1000-fold current flows through the FET 209b. This FE
The current of T209b is transmitted to the I / F conversion circuit 211b via the current mirror circuit 210b. As a result, a pulse signal having a frequency proportional to the current flowing through the resistor 206 is output from the I / F conversion circuit 211b, and the counter 212 counts up the pulse signal.
【００２５】カウンタ２１２のカウント値はＡＬＵ２１
３によって係数が乗算され、メモリ２１４に書き込まれ
る。ＣＰＵ２０４は、一定時間が経過する毎にメモリ２
１４内のデータを読み込み、負荷２０３内部のメモリの
データ（電池２０２の現在の電気量を表すデータ）から
読み込んだデータを減算する。そして、該メモリ内のデ
ータが一定値以下になった場合は、充電器２０５を駆動
し、電池２０２の充電を行う。The count value of the counter 212 is ALU 21
The coefficient is multiplied by 3 and written to the memory 214. The CPU 204 stores in the memory 2 every time a predetermined time elapses.
14 is read, and the read data is subtracted from the data in the memory inside the load 203 (data representing the current amount of electricity of the battery 202). Then, when the data in the memory becomes equal to or less than a certain value, the charger 205 is driven to charge the battery 202.
【００２６】なお、図１に示す実施形態において、コン
デンサ１０８とＦＥＴ１０７をプログラマブルとするこ
とで、種々の大きさの電流に対応することが可能とな
り、ダイナミックレンジを大きくすることができる。ま
た、図２の実施形態において、カレント・ミラー回路２
１０ａ、２１０ｂは、原理上なくてもよいが、Ｉ／Ｆ変
換回路２１１ａ、２１１ｂの設計上適切な電流値となる
ように電流変換している。また、同実施形態は、抵抗２
０６、２０７ａ、２０７ｂを外付け抵抗とし、他の構成
要素はＬＳＩに組み込まれる。抵抗をＦＥＴによって作
成することも可能であるが、外付け抵抗の方が安価にで
きる利点がある。また、図１、図２の実施形態におい
て、温度センサを設け、該温度センサの出力に基づいて
測定電流値を温度補償するようにしてもよい。In the embodiment shown in FIG. 1, by making the capacitor 108 and the FET 107 programmable, it is possible to cope with various currents, and the dynamic range can be increased. Also, in the embodiment of FIG.
The currents 10a and 210b do not need to be in principle, but perform current conversion so as to have appropriate current values according to the design of the I / F conversion circuits 211a and 211b. Further, the same embodiment has a resistor 2
06, 207a, and 207b are external resistors, and other components are incorporated in the LSI. Although it is possible to create the resistor by using an FET, there is an advantage that an external resistor can be inexpensive. 1 and 2, a temperature sensor may be provided, and the measured current value may be temperature-compensated based on the output of the temperature sensor.
【００２７】[0027]
【発明の効果】以上説明したように、この発明によれ
ば、被測定回路にシリーズに挿入された第１の抵抗と、
前記第１の抵抗より値が大きい第２の抵抗と、前記第２
の抵抗に、前記第１の抵抗の電圧降下と同一の電圧降下
が生じるように電流を流す制御回路と、前記第２の抵抗
に流れる電流に比例する電流を発生させるカレント・ミ
ラー回路と、前記カレント・ミラー回路によって発生さ
れた電流を周波数に変換する電流／周波数変換回路とを
設けたので、電流を連続測定することができ、測定すべ
き電流値が急激に変化した場合における測定誤差を減少
させることができる効果がある。また、この発明によれ
ば、測定電流の変動幅が大きい場合においても微小な電
流値まで測定することができる利点が得られる。As described above, according to the present invention, the first resistor inserted in the circuit under test into the series,
A second resistor having a larger value than the first resistor;
A control circuit that causes a current to flow through the resistor so that the same voltage drop as the voltage drop of the first resistor occurs; a current mirror circuit that generates a current proportional to the current flowing through the second resistor; A current / frequency conversion circuit that converts the current generated by the current mirror circuit into a frequency is provided, so that the current can be measured continuously, reducing measurement errors when the current value to be measured changes rapidly. There is an effect that can be made. Further, according to the present invention, there is obtained an advantage that a small current value can be measured even when the fluctuation range of the measurement current is large.
【００２８】また、請求項４に記載の発明によれば、電
流／周波数変換回路の出力をカウントするカウント手段
と、前記カウント手段の出力を累算する累算手段とをも
うけたので、電池等の使用電流量を正確に測定すること
ができ、これにより、電池やバッテリ等の残電気量を正
確に検出することができる効果が得られる。また、請求
項５に記載の発明によれば、充電電流の検出および放電
電流の検出を共に行うことができる利点が得られる。According to the fourth aspect of the present invention, a counting means for counting the output of the current / frequency conversion circuit and an accumulating means for accumulating the output of the counting means are provided. Can be accurately measured, thereby obtaining an effect that the amount of remaining electricity of a battery, a battery, or the like can be accurately detected. According to the fifth aspect of the present invention, there is obtained an advantage that both the detection of the charging current and the detection of the discharging current can be performed.
【図１】 本発明の第１の実施の形態による電流測定回
路の構成を示すブロック図である。FIG. 1 is a block diagram showing a configuration of a current measuring circuit according to a first embodiment of the present invention.
【図２】 本発明の第２の実施形態による充放電電流測
定回路の構成を示すブロック図である。FIG. 2 is a block diagram illustrating a configuration of a charge / discharge current measurement circuit according to a second embodiment of the present invention.
【図３】 図２におけるカレント・ミラー回路およびＩ
／Ｆ変換回路の詳細構成を示すブロック図である。FIG. 3 shows a current mirror circuit and I in FIG.
FIG. 3 is a block diagram illustrating a detailed configuration of a / F conversion circuit.
【図４】 従来の電流測定回路の構成を示すブロック図
である。FIG. 4 is a block diagram showing a configuration of a conventional current measuring circuit.
１０１ 電池 １０２ 負荷 １０３、１０４ 抵抗 １０５、１０７、１１０ ＦＥＴ（電界効果トランジ
スタ） １０６ ＯＰアンプ １０８ コンデンサ １０９ コンパレータ １１１ ディレイ（遅延）素子 １１２ インバータ １１３ アンドゲート １１４ パルスカウンタ １１５ エッジ検出回路 １１６ 出力端子 １１７ Ｉ／Ｆ（電流／周波数）変換回路 ２０１ 充放電電流測定回路 ２０２ 充電式電池 ２０３ 負荷 ２０４ ＣＰＵ ２０５ 充電器 ２０６、２０７ａ、２０７ｂ 抵抗 ２０８ａ、２０８ｂ ＯＰアンプ ２０９ａ、２０９ｂ ＦＥＴ ２１０ａ、２１０ｂ カレント・ミラー回路 ２１１ａ、２１１ｂ Ｉ／Ｆ変換回路 ２１２ カウンタ ２１３ ＡＬＵ ２１４ メモリ ２１５ インターフェイス ２２０ａ 充電電流測定回路 ２２０ｂ 放電電流測定回路 ２３１、２３２、２３３、２３４、２３５、２３８
ＦＥＴ ２３７ コンデンサ ２３９ コンパレータ ２４１ 立ち上がりエッヂ検出回路 ２４２ ディレイ素子 ２４３ インバータ ２４４ アンドゲート101 Battery 102 Load 103, 104 Resistance 105, 107, 110 FET (Field Effect Transistor) 106 OP Amp 108 Capacitor 109 Comparator 111 Delay (Delay) Element 112 Inverter 113 AND Gate 114 Pulse Counter 115 Edge Detection Circuit 116 Output Terminal 117 I / F (current / frequency) conversion circuit 201 charge / discharge current measurement circuit 202 rechargeable battery 203 load 204 CPU 205 charger 206, 207a, 207b resistor 208a, 208b OP amplifier 209a, 209b FET 210a, 210b Current mirror circuit 211a, 211b I / F conversion circuit 212 Counter 213 ALU 214 Memory 215 Interface 220a Charge current measurement circuit 220b Discharge current measurement circuit 2 1,232,233,234,235,238
FET 237 Capacitor 239 Comparator 241 Rising edge detection circuit 242 Delay element 243 Inverter 244 AND gate
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2G016 CB12 CB21 CB22 CB31 CC01 CC04 CC05 CC07 CC11 CC14 CC16 CC21 CC23 CC27 CC28 CD06 CD10 CD14 CF06 2G035 AA03 AA17 AA22 AB03 AC02 AD03 AD10 AD16 AD20 AD23 AD26 AD27 AD28 AD29 AD53 AD61 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 2G016 CB12 CB21 CB22 CB31 CC01 CC04 CC05 CC07 CC11 CC14 CC16 CC21 CC23 CC27 CC28 CD06 CD10 CD14 CF06 2G035 AA03 AA17 AA22 AB03 AC02 AD03 AD10 AD16 AD20 AD23 AD26 AD27 AD28 AD29 AD53 AD61
Claims (5)
の抵抗と、 前記第１の抵抗より値が大きい第２の抵抗と、 前記第２の抵抗に、前記第１の抵抗の電圧降下と同一の
電圧降下が生じるように電流を流す制御回路と、 前記第２の抵抗に流れる電流に比例する電流を発生させ
るカレント・ミラー回路と、 前記カレント・ミラー回路によって発生された電流を周
波数に変換する電流／周波数変換回路と、 を具備してなる電流測定回路。1. A first circuit inserted into a circuit under test in a series
A second resistor having a larger value than the first resistor; and a control circuit for flowing a current through the second resistor so that the same voltage drop as the voltage drop of the first resistor occurs. A current measurement circuit comprising: a current mirror circuit that generates a current proportional to a current flowing through the second resistor; and a current / frequency conversion circuit that converts a current generated by the current mirror circuit into a frequency. circuit.
ーズに挿入されたトランジスタと、前記第１、第２の抵
抗の電圧降下が等しくなるように前記トランジスタに流
れる電流を制御する演算増幅器とからなることを特徴と
する請求項１に記載の電流測定回路。2. The control circuit according to claim 1, wherein the control circuit controls a current flowing through the transistor so that a voltage drop of the transistor inserted in series with the second resistor is equal to a voltage drop of the first and second resistors. The current measuring circuit according to claim 1, comprising:
ント・ミラー回路によって発生した電流によって充電さ
れるコンデンサと、前記コンデンサの端子電圧が一定値
を越えた時パルス信号を発生すると共に前記コンデンサ
を放電する回路とからなることを特徴とする請求項１ま
たは請求項２に記載の電流測定回路。3. The current / frequency conversion circuit includes: a capacitor charged by a current generated by the current mirror circuit; a pulse signal when a terminal voltage of the capacitor exceeds a predetermined value; 3. The current measuring circuit according to claim 1, further comprising a discharging circuit.
を測定する使用電流量測定回路において、 前記電源部品の出力電流が流れる回路にシリーズに挿入
された第１の抵抗と、 前記第１の抵抗より値が大きい第２の抵抗と、 前記第２の抵抗に、前記第１の抵抗の電圧降下と同一の
電圧降下が生じるように電流を流す制御回路と、 前記第２の抵抗に流れる電流に比例する電流を発生させ
るカレント・ミラー回路と、 前記カレント・ミラー回路によって発生された電流を周
波数に変換する電流／周波数変換回路と、 前記電流／周波数変換回路の出力をカウントするカウン
ト手段と、 前記カウント手段の出力を累算する累算手段と、 を具備してなる使用電流量測定回路。4. A use current measuring circuit for measuring a use current amount of a power supply component such as a storage battery or a battery, wherein: a first resistor inserted in a series in a circuit through which an output current of the power supply component flows; A second resistor having a value larger than that of the first resistor, a control circuit for flowing a current through the second resistor so that the same voltage drop as the voltage drop of the first resistor occurs, and a second resistor flowing through the second resistor A current mirror circuit for generating a current proportional to the current; a current / frequency conversion circuit for converting the current generated by the current mirror circuit into a frequency; and a count means for counting an output of the current / frequency conversion circuit. And an accumulating means for accumulating the output of the counting means.
よび充電電流を測定する充放電電流測定回路において、 前記電源部品の充放電電流が流れる経路にシリーズに挿
入された第１の抵抗と、 前記第１の抵抗より値が大きい第２、第３の抵抗と、 前記第２の抵抗に、前記第１の抵抗の充電時の電圧降下
と同一の電圧降下が生じるように電流を流す第１の制御
回路と、 前記第３の抵抗に、前記第１の抵抗の放電時の電圧降下
と同一の電圧降下が生じるように電流を流す第２の制御
回路と、 前記第２の抵抗に流れる電流に比例する電流を発生させ
る第１のカレント・ミラー回路と、 前記第３の抵抗に流れる電流に比例する電流を発生させ
る第２のカレント・ミラー回路と、 前記第１、第２のカレント・ミラー回路によって各々発
生された電流を周波数に変換する第１、第２の電流／周
波数変換回路と、 を具備してなる充放電電流測定回路。5. A charge / discharge current measuring circuit for measuring a discharge current and a charge current of a power supply component such as a storage battery or a battery, wherein: a first resistor inserted in a series in a path through which the charge / discharge current of the power supply component flows; A second resistor, a third resistor having a larger value than the first resistor, and a first resistor for causing a current to flow through the second resistor so that the same voltage drop as the voltage drop at the time of charging the first resistor occurs. A second control circuit that causes a current to flow through the third resistor so as to cause the same voltage drop as the voltage drop at the time of discharging the first resistor; and a current that flows through the second resistor. A first current mirror circuit for generating a current proportional to the current; a second current mirror circuit for generating a current proportional to the current flowing through the third resistor; and the first and second current mirrors The current generated by each of the circuits First, formed by including a second current / frequency converter, the charging and discharging current measuring circuit for converting the frequency.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000143976A JP4374729B2 (en) | 2000-05-16 | 2000-05-16 | Current measurement circuit, current consumption measurement circuit, and charge / discharge current measurement circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000143976A JP4374729B2 (en) | 2000-05-16 | 2000-05-16 | Current measurement circuit, current consumption measurement circuit, and charge / discharge current measurement circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001324519A true JP2001324519A (en) | 2001-11-22 |
| JP4374729B2 JP4374729B2 (en) | 2009-12-02 |
Family
ID=18650714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000143976A Expired - Fee Related JP4374729B2 (en) | 2000-05-16 | 2000-05-16 | Current measurement circuit, current consumption measurement circuit, and charge / discharge current measurement circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4374729B2 (en) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005091127A1 (en) * | 2004-03-23 | 2005-09-29 | Rohm Co., Ltd | Signal processor |
| JP2006517666A (en) * | 2003-02-12 | 2006-07-27 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Current monitoring system using two-way current sensor |
| WO2007069102A2 (en) | 2005-12-15 | 2007-06-21 | Koninklijke Philips Electronics N.V. | Current measurement circuit and method |
| JP2008256700A (en) * | 2007-04-06 | 2008-10-23 | Commiss Energ Atom | Electronic sensor with optimised counting capacity |
| KR101283800B1 (en) | 2006-08-10 | 2013-07-08 | 엘지전자 주식회사 | Apparatus and Method of Measuring Charges in a Battery on the basis of the Voltage and Portable Electric Instrument with the Same |
| CN103336169A (en) * | 2013-06-22 | 2013-10-02 | 青岛歌尔声学科技有限公司 | Direct current voltmeter and method for measuring voltage by using same |
| KR101330562B1 (en) | 2005-09-07 | 2013-11-18 | 티알더블유 리미티드 | Current measurement circuit and method of diagnosing faults in same |
| JP2015012377A (en) * | 2013-06-27 | 2015-01-19 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
| JP2016075520A (en) * | 2014-10-03 | 2016-05-12 | 富士電機株式会社 | Current measuring device |
| KR20160125955A (en) * | 2014-02-13 | 2016-11-01 | 로베르트 보쉬 게엠베하 | Method and device for measuring a battery cell current |
| CN112350672A (en) * | 2020-11-19 | 2021-02-09 | 垣矽技术(青岛)有限公司 | IF chip with digital compensation function and digital compensation method thereof |
| CN114089024A (en) * | 2022-01-20 | 2022-02-25 | 成都齐碳科技有限公司 | Current measuring circuit, measuring method and nanopore sequencing device |
| WO2024089685A1 (en) * | 2022-10-27 | 2024-05-02 | Irp Nexus Group Ltd | A capacitor charging circuit |
-
2000
- 2000-05-16 JP JP2000143976A patent/JP4374729B2/en not_active Expired - Fee Related
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006517666A (en) * | 2003-02-12 | 2006-07-27 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Current monitoring system using two-way current sensor |
| JP4810631B2 (en) * | 2003-02-12 | 2011-11-09 | エスティー‐エリクソン、ソシエテ、アノニム | Current monitoring system using two-way current sensor |
| WO2005091127A1 (en) * | 2004-03-23 | 2005-09-29 | Rohm Co., Ltd | Signal processor |
| US7692631B2 (en) | 2004-03-23 | 2010-04-06 | Rohm Co., Ltd. | Signal processing system for a pointing input device |
| KR101330562B1 (en) | 2005-09-07 | 2013-11-18 | 티알더블유 리미티드 | Current measurement circuit and method of diagnosing faults in same |
| WO2007069102A2 (en) | 2005-12-15 | 2007-06-21 | Koninklijke Philips Electronics N.V. | Current measurement circuit and method |
| WO2007069102A3 (en) * | 2005-12-15 | 2007-09-13 | Koninkl Philips Electronics Nv | Current measurement circuit and method |
| KR101283800B1 (en) | 2006-08-10 | 2013-07-08 | 엘지전자 주식회사 | Apparatus and Method of Measuring Charges in a Battery on the basis of the Voltage and Portable Electric Instrument with the Same |
| JP2008256700A (en) * | 2007-04-06 | 2008-10-23 | Commiss Energ Atom | Electronic sensor with optimised counting capacity |
| CN103336169A (en) * | 2013-06-22 | 2013-10-02 | 青岛歌尔声学科技有限公司 | Direct current voltmeter and method for measuring voltage by using same |
| JP2015012377A (en) * | 2013-06-27 | 2015-01-19 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
| US9543947B2 (en) | 2013-06-27 | 2017-01-10 | Renesas Electronics Corporation | Semiconductor device |
| US10082919B2 (en) | 2013-06-27 | 2018-09-25 | Renesas Electronics Corporation | Semiconductor device |
| KR20160125955A (en) * | 2014-02-13 | 2016-11-01 | 로베르트 보쉬 게엠베하 | Method and device for measuring a battery cell current |
| KR102419237B1 (en) | 2014-02-13 | 2022-07-11 | 로베르트 보쉬 게엠베하 | Method and device for measuring a battery cell current |
| JP2016075520A (en) * | 2014-10-03 | 2016-05-12 | 富士電機株式会社 | Current measuring device |
| CN112350672A (en) * | 2020-11-19 | 2021-02-09 | 垣矽技术(青岛)有限公司 | IF chip with digital compensation function and digital compensation method thereof |
| CN112350672B (en) * | 2020-11-19 | 2023-01-24 | 垣矽技术(青岛)有限公司 | IF chip with digital compensation function and digital compensation method thereof |
| CN114089024A (en) * | 2022-01-20 | 2022-02-25 | 成都齐碳科技有限公司 | Current measuring circuit, measuring method and nanopore sequencing device |
| US11768231B1 (en) | 2022-01-20 | 2023-09-26 | Qitan Technology Ltd., Chengdu | Current measurement circuit, current measurement method and nanopore sequencing device |
| WO2024089685A1 (en) * | 2022-10-27 | 2024-05-02 | Irp Nexus Group Ltd | A capacitor charging circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4374729B2 (en) | 2009-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6054861A (en) | Apparatus for monitoring power of battery to supply electric power to load | |
| JP3080655B2 (en) | Microcontroller with analog pre-circuit for intelligent battery management | |
| JP2001324519A (en) | Current measuring circuit and current quantity of electricity measuring circuit | |
| TWI354803B (en) | Battery module and method for determining a chargi | |
| EP0346970A1 (en) | Circuit for measuring capacity of battery | |
| KR100763117B1 (en) | Voltage-frequency converter and method of changing reference voltage therein | |
| US20100127670A1 (en) | Battery charging system having high charge rate | |
| KR100781792B1 (en) | The intergrated circuit to measure the remaining capacity | |
| JP3769821B2 (en) | High-precision relative digital voltage measurement method and apparatus | |
| JP2000146710A (en) | Low-voltage/low-power temperature sensor | |
| US6437575B1 (en) | Low-voltage detecting circuit | |
| JPH06242159A (en) | Electrostatic capacity measuring device | |
| JP2008064700A (en) | Internal resistance measuring device for electric double layer capacitor | |
| JP3313839B2 (en) | Time measurement device after power off | |
| JP3543579B2 (en) | Method and apparatus for detecting charge / discharge current of secondary battery | |
| CN112986691A (en) | Sensing circuit and method for calculating capacitance value by using sensing circuit with inverter | |
| JP3204091B2 (en) | Charge / discharge current measuring device | |
| JPH1172544A (en) | Method and device for monitoring remaining capacity of secondary cell | |
| JP2018200306A (en) | Battery residual amount detection circuit, electronic apparatus using the same, and detection method of battery residual amount | |
| US6963194B2 (en) | Analog signal measuring device and method | |
| JP3481323B2 (en) | Current detection circuit and current monitoring device | |
| JPS641838B2 (en) | ||
| JPH0566250A (en) | Electricity meter | |
| JP2003032117A (en) | Integral type analog to digital converter | |
| JP3119386B2 (en) | measuring device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070426 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090529 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090803 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090818 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090831 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120918 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130918 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |