JP2001320132A - 半導体レーザ素子アレイ及びその製造方法 - Google Patents
半導体レーザ素子アレイ及びその製造方法Info
- Publication number
- JP2001320132A JP2001320132A JP2001048694A JP2001048694A JP2001320132A JP 2001320132 A JP2001320132 A JP 2001320132A JP 2001048694 A JP2001048694 A JP 2001048694A JP 2001048694 A JP2001048694 A JP 2001048694A JP 2001320132 A JP2001320132 A JP 2001320132A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- forming
- cladding layer
- cladding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
性層同士の高さのばらつきを抑制すると共に、安定な自
励発振特性を得て高出力動作及び高温動作を確実に実現
できるようにする。 【解決手段】 n型のGaAsからなる基板11上に
は、分離溝3により互いに分離された赤外半導体レーザ
素子1A及び赤色半導体レーザ素子2Aがモノリシック
に形成されている。赤色半導体レーザ素子2Aには、バ
ッファ層12上に、赤外半導体レーザ素子1Aと間隔を
おいて順次形成され、基板11上の各半導体層の結晶性
を向上させると共に第1活性層14と第2活性層との基
板面からの高さが一致するように膜厚が調整されたn型
のGaAsからなる高さ調整用バッファ層20を有して
いる。また、各電流ブロック層17、27は各活性層1
4、24のバンドギャップよりも大きくなるような組成
を有している。
Description
され互いに発振波長が異なる2つの半導体レーザ素子か
らなるモノリシック構造を持つ2波長型の半導体レーザ
素子アレイ及びその製造方法に関する。
登場により光ディスクの記録密度の高密度化が進展し、
現在、8.5GB(ギガバイト)という大容量の光ディ
スクが実現されるに至っている。一般的なDVD用再生
装置は、DVDだけでなく、コンパクトディスク(C
D)の再生が必要とされ、さらには近年急速に普及し始
めた追記型CD(CD−R)の再生及び記録が必要とさ
れる場合もある。DVDを再生する再生光には、650
nm帯の赤色レーザ光が用いられ、CD又はCD−Rを
再生する再生光には、780nm帯の赤外レーザ光が用
いられている。従って、現状のDVD用再生装置には、
赤色レーザ光を生成する赤色半導体レーザチップと赤外
レーザ光を生成する赤外半導体レーザチップとの2つの
半導体レーザチップが搭載されている。
い、DVD用再生装置の小型化及び薄型化を進展させる
必要があり、これを実現するためには、光ピックアップ
の小型化及び薄型化が必要不可欠となる。光ピックアッ
プ部の小型化及び薄型化の手法として、光学系装置の簡
素化が挙げられる。その一つの方法として、赤色半導体
レーザチップと赤外半導体レーザチップの集積化が考え
られる。前述したように、現状のDVD用再生装置は、
赤色半導体レーザチップ用及び赤外半導体レーザチップ
用の2つの光学系部品から構成されており、赤色と赤外
との2つの半導体レーザチップを集積化することにより
2つの光学系部品を共有することが可能となるので、光
ピックアップ部の小型及び薄型化が実現される。
ーザチップの集積化として、一の基板上に集積されたモ
ノリシック型の半導体レーザ素子アレイが、特開平第1
1−186651号(第1の従来例)、及び第60回秋
季応用物理学術講演会3a−ZC−10(第2の従来
例)に報告されている。
導体レーザ素子アレイは、活性層に電流を効率良く注入
するための電流ブロック(狭窄)層として、赤色用レー
ザチップ及び赤外用レーザチップの双方に、各活性層の
エネルギーギャップ(バンドギャップ)と同等かそれよ
りも小さいエネルギーギャップを持つGaAsを用いて
いる。これにより、各活性層から出射するレーザ光を吸
収することにより生成光を効果的にストライプ状の領域
に閉じ込める複素屈折率導波構造を採用している。
た半導体レーザ素子は、生成光がGaAsからなる電流
ブロック層で吸収されてしまうため、光ディスク装置に
必要な自励発振特性や高温高出力特性を得ることは極め
て困難である。
子アレイは、電流ブロック層を設けない、いわゆる利得
導波型構造を有しているため、電流ブロック層による光
吸収が生じない。ところが、この利得導波型構造の半導
体レーザ素子は、生成光を有効に閉じ込める屈折率導波
構造を持たないため、光ディスク装置に必要な低ノイズ
化を図るには、例えば発振スペクトルを多モード化する
ことにより、発振スペクトル同士の干渉を抑える手段が
必要となる。
としても、各スペクトルの半値幅が小さいため、出射光
と該出射光の半導体レーザ素子への戻り光とが互いに干
渉を起こし易く、光ディスク装置に望まれる相対雑音強
度(RIN)を−130dB/Hz以下にまで低減する
ことができない。そのため、第2の従来例に係る利得導
波型構造を持つ半導体レーザ素子アレイの場合は、1/
4λ板等を用いてRINの低減を図る手段が必要とな
り、光ピックアップ部を構成する部品点数を削減するこ
とが困難となる。これらの問題を解決するには、半導体
レーザ素子アレイが自励発振特性を有することが必要不
可欠となる。
レイは、電流狭窄機能は有するが、活性層の主面に平行
な方向の屈折率分布を利用した光閉じ込め機能を有さな
い。このため、DVD又はCDの再生時の10mW以下
という低出力動作状態では、室温下では単一横モード特
性を維持できるものの、高温下ではキャリアが高注入状
態となって高次モードの方が利得を得易くなるため、安
定した横モード特性を得ることが困難となる。また、光
閉じ込め機構を有さないため、高出力動作状態では、横
モード特性の安定化を図ることはさらに困難となる。
素子アレイは、光学系部品を共有するため、各レーザ素
子の活性層の位置、すなわち基板面からの高さを一致さ
せることが好ましい。しかしながら、モノリシックでは
あっても、各レーザ素子における活性層はその組成が互
いに異なるため、各活性層の成長を別々の工程で行なわ
なければならず、活性層同士の高さがばらついてしまう
という問題をも有している。
リシックの半導体レーザ素子アレイにおける活性層同士
の高さのばらつきを抑制すると共に、安定な自励発振特
性を持ち且つ高出力動作及び高温動作を確実に実現でき
るようにすることを目的とする。
め、本発明は、モノリシックの半導体レーザ素子アレイ
を製造する際に、長波長側の第1のレーザ素子を短波長
側の第2のレーザ素子よりも先に製造する。このとき、
第2のレーザ素子における基板側のクラッド層は第1の
レーザ素子における基板側のクラッド層よりも膜厚が小
さくてすむため、第2のレーザ素子の結晶性を向上させ
るバッファ層を形成し、このバッファ層に高さ調整機能
を持たせる構成とする。
素子に対して、共に屈折率導波機構を設けることにより
安定な横モード特性を実現し、また、電流ブロック層を
実屈折率導波構造とすることにより、安定な自励発振特
性、高出力動作及び高温動作を実現する。
アレイは、一の基板の上に形成された第1導電型の第1
の半導体からなる第1クラッド層、該第1クラッド層の
上に形成された第2の半導体からなる第1活性層及び該
第1活性層の上に形成された第2導電型の第3の半導体
からなる第2クラッド層とを有する第1のレーザ素子
と、一の基板の上に第1のレーザ素子と間隔をおいて形
成された第1導電型の第4の半導体からなる第3クラッ
ド層、該第3クラッド層の上に形成され、第1活性層よ
りもエネルギーギャップが大きい第5の半導体からなる
第2活性層、及び該第2活性層の上に形成された第2導
電型の第6の半導体からなる第4クラッド層とを有する
第2のレーザ素子とを備え、第2のレーザ素子は、基板
と第3クラッド層との間に設けられ、第2活性層が第1
活性層の基板面からの高さとほぼ同等の高さとなるよう
に膜厚が設定された第1導電型の第7の半導体からなる
高さ調整用バッファ層を有している。
と、第1のレーザ素子の第1活性層よりもエネルギーギ
ャップが大きい第2活性層を有する第2のレーザ素子
は、基板と第3クラッド層との間に設けられ、第2活性
層が第1活性層の基板面からの高さとほぼ同等の高さと
なるように膜厚が設定された高さ調整用バッファ層を有
しているため、第2のレーザ素子の各半導体層の結晶性
が向上するだけでなく、第1活性層と第2活性層との基
板面からの高さを実質的に一致させることができるの
で、波長が異なるレーザ光の出射口同士の高さのばらつ
きを防止できる。
て、第1のレーザ素子が、第2クラッド層の上に形成さ
れ、第1活性層にキャリアを選択的に注入するためのス
トライプ状の開口部を持ち、第1活性層よりも大きいエ
ネルギーギャップを持つ第8の半導体からなる第1電流
ブロック層を有し、第2のレーザ素子が、第4クラッド
層の上に形成され、第2活性層にキャリアを選択的に注
入するためのストライプ状の開口部を持ち、第2活性層
よりも大きいエネルギーギャップを持つ第9の半導体か
らなる第2電流ブロック層を有していることが好まし
い。このようにすると、第1及び第2の各活性層からの
発光光がそれぞれ第1及び第2の各電流ブロック層に吸
収されることがないため、自励発振特性及び高温時の高
出力特性を確実に得られるようになる。
て、第1のレーザ素子は、第1電流ブロック層の開口部
に含まれる領域における基板面に対して垂直な方向の実
効屈折率と、第1電流ブロック層の開口部を除く領域に
おける基板面に対して垂直な方向の実効屈折率との差が
約2×10-3〜約1×10-2であり、第2のレーザ素子
は、第2電流ブロック層の開口部に含まれる領域におけ
る基板面に対して垂直な方向の実効屈折率と、第2電流
ブロック層の開口部を除く領域における基板面に対して
垂直な方向の実効屈折率との差が約2×10-3〜約1×
10-2であることが好ましい。
て、第1電流ブロック層が第1導電型で且つヒ素を含
み、第2電流ブロック層が第1導電型で且つリンを含む
ことが好ましい。このようにすると、第1のレーザ素子
をIII 族元素にアルミニウム及びガリウムを含みV族元
素にヒ素を含むIII-V族化合物半導体からなり赤外レー
ザ光を発光できる赤外レーザ素子とすることができる。
また、第2のレーザ素子をIII 族元素にアルミニウム、
ガリウム及びインジウム含みV族元素にリンを含むIII-
V族化合物半導体からなり赤色レーザ光を発光できる赤
色レーザ素子とすることができる。
て、第1電流ブロック層及び第2電流ブロック層が第1
導電型で且つリンを含むことが好ましい。このようにす
ると、第1のレーザ素子を第1活性層並びに第1及び第
2のクラッド層をガリウムとヒ素とを含む化合物半導体
からなる赤外レーザ素子とし、第2のレーザ素子を第2
活性層並びに第3及び第4のクラッド層をガリウム、イ
ンジウム及びリンを含む化合物半導体からなる赤色レー
ザ素子としても、第1電流ブロック層及び第2電流ブロ
ック層の上に成長させてなる例えばコンタクト層を、リ
ンを含む一の化合物半導体層により形成できるので、製
造時の工程が簡単となる。
て、第1電流ブロック層及び第2電流ブロック層が第1
導電型で且つヒ素を含むことが好ましい。このようにす
ると、第1のレーザ素子を、第1活性層並びに第1及び
第2のクラッド層をガリウムとヒ素とを含む化合物半導
体からなる赤外レーザ素子とし、第2のレーザ素子を、
第2活性層並びに第3及び第4のクラッド層をガリウ
ム、インジウム及びリンを含む化合物半導体からなる赤
色レーザ素子としても、第1電流ブロック層及び第2電
流ブロック層の上に成長させてなる例えばコンタクト層
を、ヒ素を含む一の化合物半導体層により形成できるの
で、製造時の工程が簡単となる。
素子アレイの製造方法は、一の基板の上に第1導電型の
第1の半導体からなる第1クラッド層を形成する工程
と、第1クラッド層の上に第2の半導体からなる第1活
性層を形成する工程と、第1活性層の上に第2導電型の
第3の半導体からなる第2クラッド層を形成する工程
と、第2クラッド層の上に、ストライプ状の開口部を持
ち且つ第1活性層からの発光光をほとんど吸収しない第
4の半導体からなる第1電流ブロック層を形成する工程
と、第1電流ブロック層の上に開口部を含む全面にわた
って第2導電型の第5の半導体からなる第3クラッド層
を形成する工程と、第3クラッド層の上における第1電
流ブロック層の開口部を含む領域をマスクして、第1ク
ラッド層、第1活性層、第2クラッド層、第1電流ブロ
ック層及び第3クラッド層に対してエッチングを行なう
ことにより、第1クラッド層、第1活性層、第2クラッ
ド層、第1電流ブロック層及び第3クラッド層を含む第
1の半導体レーザ素子を形成すると共に、一の基板上に
第2のレーザ素子形成領域を形成する工程と、第2のレ
ーザ素子形成領域の上に、第1導電型の第6の半導体か
らなる高さ調整用バッファ層を形成する工程と、高さ調
整用バッファ層の上に第1導電型の第7の半導体からな
る第4クラッド層を形成する工程と、第4クラッド層の
上に、第1活性層よりもエネルギーギャップが大きい第
8の半導体からなる第2活性層を形成する工程と、第2
活性層の上に第2導電型の第9の半導体からなる第5ク
ラッド層を形成する工程と、第5クラッド層の上に、第
1電流ブロック層の開口部の長手方向とほぼ同一の方向
に延びるストライプ状の開口部を持ち且つ第2活性層か
らの発光光をほとんど吸収しない第10の半導体からな
る第2電流ブロック層を形成する工程と、第2電流ブロ
ック層の上に開口部を含む全面にわたって第2導電型の
第11の半導体からなる第6クラッド層を形成する工程
と、第6クラッド層の上における第2電流ブロック層の
開口部を含む領域をマスクして、高さ調整用バッファ
層、第4クラッド層、第2活性層、第5クラッド層、第
2電流ブロック層及び第6クラッド層に対してエッチン
グを行なうことにより、高さ調整用バッファ層、第4ク
ラッド層、第2活性層、第5クラッド層、第2電流ブロ
ック層及び第6クラッド層を含む第2の半導体レーザ素
子を形成する工程とを備えている。
によると、第1の半導体レーザ素子の第1活性層よりも
エネルギーギャップが大きい第2活性層を有する第2の
レーザ素子を形成する際に、エッチングにより露出され
た基板上のレーザ素子形成領域に高さ調整用バッファ層
を形成するため、第2のレーザ素子の結晶性が向上する
だけでなく、第1活性層と第2活性層との基板面からの
高さを実質的に一致させることができるので、波長が異
なるレーザ光の出射口同士の高さのばらつきを防止でき
る。
において、第3クラッド層及び第6クラッド層が、上面
同士の基板面からの高さの誤差が約±1μm以下となる
ように形成されていることが好ましい。このようにする
と、本発明の半導体レーザ素子アレイを例えばジャンク
ションダウン法により実装する際に、第1の半導体レー
ザ素子及び第2の半導体レーザ素子における基板と反対
側の面(接合面)の高さのばらつきを約±1μm以下に
抑えられるため、実装時の歩留まりを向上させることが
できる。
イの製造方法は、一の基板の上に第1導電型の第1の半
導体からなる第1クラッド層を形成する工程と、第1ク
ラッド層の上に第2の半導体からなる第1活性層を形成
する工程と、第1活性層の上に第2導電型の第3の半導
体からなる第2クラッド層を形成する工程と、第2クラ
ッド層の上に、第1活性層からの発光光をほとんど吸収
しない第4の半導体からなる第1電流ブロック層を形成
する工程と、第1電流ブロック層の上における第1のレ
ーザ素子形成領域をマスクして、第1クラッド層、第1
活性層、第2クラッド層及び第1電流ブロック層に対し
てエッチングを行なうことにより、第1の半導体レーザ
素子の一部を形成すると共に、一の基板上に第2のレー
ザ素子形成領域を形成する工程と、第2のレーザ素子形
成領域の上に、第1導電型の第5の半導体からなる高さ
調整用バッファ層を形成する工程と、高さ調整用バッフ
ァ層の上に第1導電型の第6の半導体からなる第3クラ
ッド層を形成する工程と、第3クラッド層の上に、第1
活性層よりもエネルギーギャップが大きい第7の半導体
からなる第2活性層を形成する工程と、第2活性層の上
に第2導電型の第8の半導体からなる第4クラッド層を
形成する工程と、第4クラッド層の上に、ストライプ状
の開口部を持ち且つ第2活性層からの発光光をもほとん
ど吸収しない第4の半導体からなる第2電流ブロック層
を形成する工程と、第1電流ブロック層及び第2電流ブ
ロック層に対してそれぞれエッチングを行なって互いに
間隔をおき且つほぼ平行に延びるストライプ状の開口部
を形成する工程と、第1電流ブロック層及び第2電流ブ
ロックの上に各開口部を含む全面にわたって第2導電型
の第9の半導体層を形成する工程と、第9の半導体層に
おける第1のレーザ素子形成領域及び第2のレーザ素子
形成領域をマスクして、少なくとも第9の半導体層に対
してエッチングを行なって、第1電流ブロック層の上に
第9の半導体層からなる第5クラッド層と、第2電流ブ
ロック層の上に第9の半導体層からなる第6クラッド層
とを形成することにより、第5クラッド層を含む第1の
半導体レーザ素子の残部を形成すると共に、高さ調整用
バッファ、第3クラッド層、第2活性層、第4クラッド
層及び第6クラッド層を含む第2の半導体レーザ素子を
形成する工程とを備えている。
によると、第1の半導体レーザ素子アレイの製造方法の
特徴に加えて、第4の半導体からなる第1電流ブロック
層及び第2電流ブロック層に対してストライプ状の開口
部を同時に形成できる。すなわち、第1及び第2の各電
流ブロック層のほぼ平行に延びる両開口部の開口パター
ンを持つ一のマスクパターンによって、一度の露光工程
により両開口部を形成できるため、両開口部の間隔をリ
ソグラフィの精度で決定できる。また、第1電流ブロッ
ク層及び第2電流ブロック層は共に第4の半導体層から
なるため、各開口部を含む上面に一度の成長工程で第9
の半導体層を形成できるので、第5クラッド層及び第6
クラッド層の形成が簡単となる。
において、第5クラッド層及び第6クラッド層が、上面
同士の基板面からの高さの誤差が約±1μm以下となる
ように形成されていることが好ましい。
イの製造方法は、一の基板の上に第1導電型の第1の半
導体からなる第1クラッド層を形成する工程と、第1ク
ラッド層の上に第2の半導体からなる第1活性層を形成
する工程と、第1活性層の上に第2導電型の第3の半導
体からなる第2クラッド層を形成する工程と、第2クラ
ッド層の上に第2導電型の第4の半導体からなるリッジ
形状を持つ第3クラッド層を形成する工程と、第2クラ
ッド層の上における第3クラッド層の側方の領域に、第
1活性層からの発光光をほとんど吸収しない第5の半導
体からなる第1電流ブロック層を形成する工程と、第1
電流ブロック層の上における第3クラッド層を含む領域
をマスクして、第1クラッド層、第1活性層、第2クラ
ッド層及び第1電流ブロック層に対してエッチングを行
なうことにより、第1クラッド層、第1活性層、第2ク
ラッド層、第3クラッド層及び第1電流ブロック層を含
む第1の半導体レーザ素子を形成すると共に、一の基板
上に第2のレーザ素子形成領域を形成する工程と、第2
のレーザ素子形成領域の上に、第1導電型の第6の半導
体からなる高さ調整用バッファ層を形成する工程と、高
さ調整用バッファ層の上に第1導電型の第7の半導体か
らなる第4クラッド層を形成する工程と、第4クラッド
層の上に、第1活性層よりもエネルギーギャップが大き
い第8の半導体からなる第2活性層を形成する工程と、
第2活性層の上に第2導電型の第9の半導体からなる第
5クラッド層を形成する工程と、第5クラッド層の上
に、第2導電型の第10の半導体からなり第3クラッド
層の長手方向とほぼ同一の方向に延びるリッジ形状を持
つ第6クラッド層を形成する工程と、第5クラッド層の
上における第6クラッド層の側方の領域に、第2活性層
からの発光光をほとんど吸収しない第11の半導体から
なる第2電流ブロック層を形成する工程と、第2電流ブ
ロック層の上における第6クラッド層を含む領域をマス
クして、高さ調整用バッファ層、第4クラッド層、第2
活性層、第5クラッド層及び第2電流ブロック層に対し
てエッチングを行なうことにより、高さ調整用バッファ
層、第4クラッド層、第2活性層、第5クラッド層、第
6クラッド層及び第2電流ブロック層を含む第2の半導
体レーザ素子を形成する工程とを備えている。
によると、第1の半導体レーザ素子の第1活性層よりも
エネルギーギャップが大きい第2活性層を有する第2の
レーザ素子を形成する際に、エッチングにより露出され
た基板上のレーザ素子形成領域に高さ調整用バッファ層
を形成するため、第2のレーザ素子の結晶性が向上する
だけでなく、第1活性層と第2活性層との基板面からの
高さを実質的に一致させることができるので、波長が異
なるレーザ光の出射口同士の高さのばらつきを防止でき
る。
イの製造方法は、一の基板の上に第1導電型の第1の半
導体からなる第1クラッド層を形成する工程と、第1ク
ラッド層の上に第2の半導体からなる第1活性層を形成
する工程と、第1活性層の上に第2導電型の第3の半導
体からなる第2クラッド層を形成する工程と、第2クラ
ッド層の上に第2導電型の第4の半導体層を形成する工
程と、第4の半導体層の上における第1のレーザ素子形
成領域をマスクして、第1クラッド層、第1活性層、第
2クラッド層、第4の半導体層に対してエッチングを行
なうことにより、第1の半導体レーザ素子の一部を形成
すると共に、一の基板上に第2のレーザ素子形成領域を
形成する工程と、第2のレーザ素子形成領域の上に、第
1導電型の第5の半導体からなる高さ調整用バッファ層
を形成する工程と、高さ調整用バッファ層の上に第1導
電型の第6の半導体からなる第3クラッド層を形成する
工程と、第3クラッド層の上に、第1活性層よりもエネ
ルギーギャップが大きい第7の半導体からなる第2活性
層を形成する工程と、第2活性層の上に第2導電型の第
8の半導体からなる第4クラッド層を形成する工程と、
第4クラッド層の上に、第2導電型の第9の半導体層を
形成する工程と、第4の半導体層及び第9の半導体層に
対してそれぞれエッチングを行なうことにより、互いに
間隔をおき且つほぼ平行に延びるリッジ形状の、第4の
半導体層からなる第5のクラッド層と、第9の半導体層
からなる第6のクラッド層とを形成する工程と、第2の
クラッド層の上における第5クラッド層の側方の領域、
及び第4クラッド層の上における第6クラッド層の側方
の領域に第1活性層及び第2活性層からの発光光をほと
んど吸収しない第10の半導体層を形成する工程と、第
10の半導体層における第1のレーザ素子形成領域及び
第2のレーザ素子形成領域をマスクして、少なくとも第
10の半導体層に対してエッチングを行なって、第2ク
ラッド層の上に第10の半導体層からなる第1電流ブロ
ック層と、第4クラッド層の上に第10の半導体層から
なる第2電流ブロック層とを形成することにより、第1
電流ブロック層を含む第1の半導体レーザ素子の残部を
形成すると共に、高さ調整用バッファ層、第3クラッド
層、第2活性層、第4クラッド層、第6クラッド層及び
第2電流ブロック層を含む第2の半導体レーザ素子を形
成する工程とを備えている。
によると、第3の半導体レーザ素子アレイの製造方法の
特徴に加えて、第5クラッド層及び第6クラッド層を同
時に形成できる。すなわち、互いに間隔をおいて平行に
延びるリッジ形状を持つ第5及び第6の各クラッド層の
開口パターンを持つ一のマスクパターンによって、一度
の露光工程により両クラッド層を形成できるため、両ク
ラッド層の間隔をリソグラフィの精度で決定できる。ま
た、第5クラッド層及び第6クラッド層の側方の領域に
第10の半導体層を形成するため、一の半導体層からそ
れぞれ第1電流ブロック層及び第2電流ブロック層を形
成できるので、製造工程が簡単となる。
製造方法において、第1電流ブロック層及び第2電流ブ
ロック層が、上面同士の基板面からの高さの誤差が約±
1μm以下となるように形成されていることが好まし
い。
の実施形態について図面を参照しながら説明する。
体レーザ素子アレイの断面構成を示している。図1に示
すように、n型のGaAsからなる基板11上には、分
離溝3により互いに分離された赤外半導体レーザ素子1
A及び赤色半導体レーザ素子2Aがモノリシックに形成
されている。
に順次形成され、n型のGaAsからなり基板11上に
成長する各半導体層の結晶性を向上させるバッファ層1
2と、n型のAlxGa1-xAs(0<x≦1)からなり
後述する第1活性層にキャリア(電子)及びキャリアの
再結合光を閉じ込める第1のn型クラッド層13と、発
振波長が750nm〜850nmとなる組成を持つAl
GaAsからなる第1活性層14と、p型のAlx1Ga
1-x1As(0<x1≦1)からなり第1活性層14にキ
ャリア(正孔)及びキャリアの再結合光を閉じ込める第
1のp型クラッド層15と、p型のAlx2Ga1-x2As
(0≦x2≦1)からなり後述する第1電流ブロック層
の開口部の形成時にエッチングストッパとなる第2のp
型クラッド層16と、第1活性層14からの発光光のエ
ネルギーよりも大きいエネルギーギャップ(バンドギャ
ップ)を有し、第1活性層14にストライプ状の電流チ
ャネルを形成するための開口部17a(但し、開口部1
7aは図面内で垂直方向に延びる。)を持つn型のAl
y1Ga1-y1As(0<y1≦1)からなる第1電流ブロ
ック層17と、p型のAlx3Ga1-x3As(0<x3≦
1)からなり開口部17aを充填するように形成された
第3のp型クラッド層18と、p型のGaAsからなり
その上面に形成される第1p側電極(図示せず)とオー
ミック接触する第1のp型コンタクト層19とにより構
成されている。
12上に、赤外半導体レーザ素子1Aと分離溝3を隔て
て順次形成され、基板11上に成長する各半導体層の結
晶性を向上させると共に第1活性層14と後述する第2
活性層との基板面からの高さが一致するように膜厚が調
整されたn型のGaAsからなる高さ調整用バッファ層
20と、n型の(AlzGa1-z)0.5In0.5P(0<z
≦1)からなり後述する第2活性層にキャリア(電子)
及びキャリアの再結合光を閉じ込める第2のn型クラッ
ド層23と、発振波長が635nm〜680nmとなる
組成を持つAlGaInPからなる多重量子井戸構造の
第2活性層24と、p型の(Alx4Ga 1-x4)0.5In
0.5P(0<x4≦1)からなり第2活性層24にキャ
リア(正孔)及びキャリアの再結合光を閉じ込める第4
のp型クラッド層25と、p型の(Alx5Ga1-x5)
0.5In0.5P(0≦x5≦1)からなり後述する第2電
流ブロック層の開口部の形成時にエッチングストッパと
なる第5のp型クラッド層26と、第2活性層24から
の発光光のエネルギーよりも大きいエネルギーギャップ
を有し、第2活性層24にストライプ状の電流チャネル
を形成するための、第1電流ブロック層17の開口部1
7aとほぼ平行に延びる開口部27aを持つn型の(A
ly2Ga1-y2)0.5In0.5P(0<y2≦1)からなる
第2電流ブロック層27と、p型の(Alx6Ga1-x6)
0.5In0.5P(0<x6≦1)からなり開口部27aを
充填するように形成された第6のp型クラッド層28
と、p型のGaAsからなり上面に形成される第2p側
電極(図示せず)とオーミック接触する第2のp型コン
タクト層29とにより構成されている。
が露出した状態であるが、基板11を露出させた状態で
もよい。また、赤色半導体レーザ素子2Aの高さ調整用
バッファ層20がバッファ層12を兼ねてもよい。
レーザ素子1Aにおいて、第1電流ブロック層17の開
口部17aに含まれる領域における基板面に対して垂直
な方向の実効屈折率n1と、開口部17aを除く領域に
おける基板面に対して垂直な方向の実効屈折率n2との
差Δnが約2×10-3〜約1×10-2となるように、各
半導体層の膜厚及びAlの組成等の構造パラメータが設
定された屈折率導波型のレーザ素子である。
レーザ素子2Aにおいても、第2電流ブロック層27の
開口部27aに含まれる領域における基板面に垂直な方
向の実効屈折率n1と、開口部27aを除く領域におけ
る基板面に垂直な方向の実効屈折率n2との差Δnが約
2×10-3〜約1×10-2となるように、各半導体層の
膜厚及びAlの組成等の構造パラメータが設定された屈
折率導波型のレーザ素子である。
半導体レーザ素子2Aに対してノイズの低減に必要な自
励発振特性を持たせる構造パラメータの一例を図面に基
づいて説明する。
ーザ素子1Aにおける第1のp型クラッド層15の膜厚
及び第3のp型クラッド層18のAl組成x3と、実効
屈折率差Δnとの関係を計算により求めた結果を表わし
ている。ここでは、他の構造パラメータを以下のように
設定している。すなわち、第1のn型クラッド層13の
膜厚は約1.5μmとしAl組成xは0.5としてい
る。第1活性層14の膜厚は約0.06μmとしてい
る。第1のp型クラッド層15のAl組成x1は0.5
としている。第2のp型クラッド層16の膜厚は約0.
01μmとし、Al組成x2は0.2としている。第1
電流ブロック層17の膜厚は約1μmとし、Al組成y
1は0.65としている。第3のp型クラッド層18の
膜厚は約2.2μmとしている。
ド層15の膜厚dpが小さい程、また、第3のp型クラ
ッド層18のAl組成X3が小さい程、実効屈折率差Δ
nが大きくなる。安定な自励発振特性を得るためには実
効屈折率差Δn=2×10-3〜5×10-3を満足させる
必要がある。例えば、第1のp型クラッド層15の膜厚
dpを0.20μmとした場合には、第3のp型クラッ
ド層18のAl組成X3を約0.61〜0.74程度と
すれば良いことが分かる。
×10-3〜5×10-3を実現するための構造パラメータ
の組み合わせは一例に過ぎず、他の構造パラメータ(各
半導体層のAl組成及び膜厚)を変更すると、適当な組
み合わせが変わることはいうまでもない。
ても、実効屈折率差Δn=2×10 -3〜5×10-3を実
現するための構造パラメータを適当に選ぶことにより、
自励発振特性を実現させることができる。例えば、第2
のn型クラッド層23のAl組成zを0.7とし、第2
活性層24の発振波長を635nm〜680nmとす
る。第4のp型クラッド層25のAl組成x4を0.7
とし、膜厚を約0.1μm〜0.3μmとする。第5の
p型クラッド層26のAl組成x5を0.0〜0.1と
し、膜厚を約0.009μmとする。第2電流ブロック
層27のAl組成y2を0.5とし、第6のp型クラッ
ド層28のAl組成x6を0.6〜0.75とする。こ
れにより、赤色半導体レーザ素子2Aにおける実効屈折
率差Δn=2×10-3〜5×10-3を実現できる。
ーザ素子2Aは、バッファ層12と第2のn型クラッド
層23との間に、該赤色半導体レーザ素子2Aの各半導
体結晶の品質を向上させるだけでなく、赤外半導体レー
ザ素子1Aの第1活性層14との基板面からの高さを調
整するための高さ調整用バッファ20が設けられている
ことを特徴とする。
色半導体レーザ素子2Aに対して比較的に高出力動作を
させるような場合には、第1のn型クラッド層13の膜
厚は2.0μm以上が必要となり、一方、第2のn型ク
ラッド層23の膜厚は1.5μm以上であればよい。従
って、この場合には、高さ調整用バッファ層20の膜厚
は0.5μm程度とすれば良い。
場合には、第1のn型クラッド層13の膜厚は1.5μ
m以上が必要であり、第2のn型クラッド層23の膜厚
は1.1μm以上が必要となる。従って、この場合に
は、高さ調整用バッファ層20の膜厚は0.4μm程度
とすれば良い。
ると、自励発振型の半導体レーザ素子アレイを実現で
き、その上高出力動作が可能となる。さらに、2波長レ
ーザ素子アレイのうちの短波長側、すなわち、赤色半導
体レーザ素子2Aには、第1活性層14及び第2活性層
24の基板面からの高さのばらつきを抑える高さ調整用
バッファ層20が設けられているため、本実施形態に係
る半導体レーザ素子アレイを光ディスク装置に組み込む
場合に、光学系部品との位置合わせ等の調整が容易とな
る。
高出力のレーザ光が要求される場合には、前述の実効屈
折率差Δnを4×10-3〜1×10-2とすることによ
り、横モードがさらに安定するため、高出力の半導体レ
ーザ素子アレイを実現できる。
素子アレイの製造方法について図面を参照しながら説明
する。
図4(c)は第1の実施形態に係る半導体レーザ素子ア
レイの製造方法の工程順の断面構成を示している。ま
ず、図3(a)に示すように、例えば、有機金属気相成
長法(MOVPE)法を用いて、n型のGaAsからな
る基板11上に、n型のGaAsからなるバッファ層1
2と、膜厚が約1.5μmのn型のAl0.5Ga0.5As
からなる第1のn型クラッド層形成層13Aと、発振波
長が750nm〜850nmとなる組成を有し膜厚が約
0.06μmのAlGaAsからなる第1活性層形成層
14Aと、膜厚が約0.25μmのp型のAl0.5Ga
0.5Asからなる第1のp型クラッド層形成層15A
と、膜厚が約0.01μmのp型のAl0.2Ga0.8As
からなる第2のp型クラッド層形成層16Aと、膜厚が
約1μmのn型のAl0.65Ga0.35Asからなる第1電
流ブロック層形成層17Aとを順次成長させる。
ブロック層形成層17Aに対して、第2のp型クラッド
層形成層16Aをエッチングストッパとする化学的エッ
チングを選択的に行なうことにより、ストライプ状の開
口部17aを形成する。
OVPE法により、第1電流ブロック層形成層17Aの
上に開口部17aが充填されるように全面にわたって膜
厚が約2.2μmのp型のAl0.6Ga0.4Asからなる
第3のp型クラッド層形成層18Aを成長させ、続い
て、第3のp型クラッド層形成層18Aの上に、高濃度
のp型のGaAsからなる第1のp型コンタクト層形成
層19Aを成長させる。
型コンタクト層形成層19Aの上における第1電流ブロ
ック層形成層17Aの開口部17aを含む赤外レーザ素
子形成領域1をマスクして、第1のn型クラッド層形成
層13A、第1活性層形成層14A、第1のp型クラッ
ド層形成層15A、第2のp型クラッド層形成層16
A、第1電流ブロック層形成層17A、第3のp型クラ
ッド層形成層18A及び第1のp型コンタクト層形成層
19Aに対して化学的エッチングを行なうことにより、
基板11上にバッファ層12が露出する赤色レーザ素子
形成領域2を形成する。これにより、赤外レーザ素子形
成領域1には、第1のn型クラッド層形成層13Aから
第1のn型クラッド層13が形成され、第1活性層形成
層14Aから第1活性層14が形成され、第1のp型ク
ラッド層形成層15Aから第1のp型クラッド層15が
形成され、第2のp型クラッド層形成層16Aから第2
のp型クラッド層16が形成され、第1電流ブロック層
形成層17Aから第1電流ブロック層17が形成され、
第3のp型クラッド層形成層18Aから第3のp型クラ
ッド層18が形成され、第1のp型コンタクト層形成層
19Aから第1のp型コンタクト層19が形成される。
ここで、赤色レーザ素子形成領域2を形成するエッチン
グ処理は基板11に達するまで行なってもよい。
E法を用いて、基板11上に赤色レーザ素子形成領域2
を含む全面にわたって、膜厚が約0.4μmのn型Ga
Asからなる高さ調整用バッファ層形成層20Aを成長
させる。続いて、高さ調整用バッファ層形成層20Aの
上に、膜厚が約1.1μmのn型の(Al0.7Ga0.3)
0.5In0.5Pからなる第2のn型クラッド層形成層23
Aと、発振波長が635nm〜680nmとなる組成を
持つAlGaInPからなるMQW構造の第2活性層形
成層24Aと、膜厚が約0.25μmのp型の(Al
0.7Ga0.3)0.5In0.5 Pからなる第4のp型クラッ
ド層形成層25Aと、膜厚が約0.009μmのp型の
(Al0.1Ga0.9)0.5In0.5Pからなる第5のp型ク
ラッド層形成層26Aと、膜厚が約1μmのn型の(A
l0.5Ga0.5)0.5In0.5Pからなる第2電流ブロック
層形成層27Aとを順次成長させる。
ブロック層形成層27Aにおける赤色レーザ素子形成領
域2に対して、第5のp型クラッド層形成層26Aをエ
ッチングストッパとする化学的エッチングを選択的に行
なうことにより、第1電流ブロック層17の開口部17
aとほぼ平行に延びるストライプ状の開口部27aを形
成する。続いて、MOVPE法により、第2電流ブロッ
ク層形成層27Aの上に開口部27aが充填されるよう
に全面にわたって膜厚が約2.2μmのp型の(Al
0.6Ga0.4)0.5In0.5Pからなる第6のp型クラッド
層形成層28Aを成長させ、続いて、第6のp型クラッ
ド層形成層28Aの上に、高濃度のp型のGaAsから
なる第2のp型コンタクト層形成層29Aを成長させ
る。
ザ素子形成領域1及び赤色レーザ素子形成領域2をそれ
ぞれマスクして、高さ調整用バッファ層形成層20A、
第2のn型クラッド層形成層23A、第2活性層形成層
24A、第4のp型クラッド層形成層25A、第5のp
型クラッド層形成層26A、第2電流ブロック層形成層
27A、第6のp型クラッド層形成層28A及び第2の
p型コンタクト層形成層29Aに対して、バッファ層1
2又は基板11が露出するまで化学的エッチングを行な
って分離溝3を形成する。これにより、赤色レーザ素子
形成領域2に赤色半導体レーザ素子2Aが形成される。
従って、この赤色半導体レーザ素子2Aは、高さ調整用
バッファ層形成層20Aからなる高さ調整用バッファ層
20と、第2のn型クラッド層形成層23Aからなる第
2のn型クラッド層23と、第2活性層形成層24Aか
らなる第2活性層24と、第4のp型クラッド層形成層
25Aからなる第4のp型クラッド層25と、第5のp
型クラッド層形成層26Aからなる第5のp型クラッド
層26と、第2電流ブロック層形成層27Aからなる第
2電流ブロック層27と、第6のp型クラッド層形成層
28Aからなる第6のp型クラッド層28と、第2のp
型コンタクト層形成層29Aからなる第2のp型コンタ
クト層29とを含む構成となる。
半導体レーザ素子2Aとの発光点同士の間隔、すなわ
ち、該発光点同士の間隔を規制する第1電流ブロック層
17の第1の開口部と第2電流ブロック層27の開口部
27aとの間隔は、およそ80μm〜300μmである
ことが望ましい。第1の実施形態に係る半導体レーザ素
子アレイは、1つの光学系部品で半導体レーザ素子アレ
イから出射される2本のレーザ光を利用し、それぞれ対
応する受光素子により、RF信号、トラッキングエラー
信号又はフォーカスエラー信号等の信号処理を行なうた
め、赤外半導体レーザ素子用の赤外受光素子及び赤色半
導体レーザ用の赤色受光素子を必要とする。従って、各
受光素子の配置は、各半導体レーザ素子の発光点の間隔
により決定される。このとき、発光点同士の間隔が小さ
過ぎると、赤外受光素子と赤色受光素子とを独立させて
設置することが困難となる。逆に、発光点同士の間隔が
大き過ぎると1つの光学系部品で半導体レーザ素子アレ
イからの2つのレーザ光を利用できなくなる。
素子アレイを実装した様子を示している。図5におい
て、図1に示す素子アレイの構成部材と同一の構成部材
には同一の符号を付している。図5に示すように、図1
に示す半導体レーザ素子アレイが、導電性及び放熱性に
優れる部材、例えば、シリコン(Si)又は炭化ケイ素
(SiC)からなるサブマウント10の主面上にジャン
クションダウン法により実装されている。ここで、赤外
半導体レーザ素子1A及び赤色半導体レーザ素子2A
は、共にサブマウント10の主面からの第1活性層14
及び第2活性層24までのそれぞれの距離H1、H2を
一致させることが好ましい。
その受光面が複数の受光領域に分割されており、各受光
領域に入射されるレーザ光の受光位置には高い精度が要
求される。光信号の信号処理は、分割された受光領域に
入射される光信号同士の演算により行なわれるため、受
光領域の所定位置にレーザ光が入射しないと所定の信号
処理を行なえなくなる。従って、赤外半導体レーザ素子
1Aと赤色半導体レーザ素子2Aとの各発光点の位置精
度は、信号処理を行なう上で極めて重要となる。
内方向(X−Y方向)の発光点の位置精度は、赤外半導
体レーザ素子1Aの開口部17a及び赤色半導体レーザ
素子2Aの開口部27aの各開口位置の精度で決定さ
れ、これはフォトリソグラフィ工程におけるリソグラフ
ィの精度そのものである。この場合は、アライメントキ
ー等の工夫により±2μmの精度を容易に実現できる。
直方向(Z方向)の位置精度は、赤外半導体レーザ素子
1Aにおいては、第1活性層14から第1のp型コンタ
クト層19の総膜厚により決定され、赤色半導体レーザ
素子2Aにおいては、第2活性層24から第2のp型コ
ンタクト層29の総膜厚により決定される。
体レーザ素子1A及び赤色半導体レーザ素子2Aの構造
パラメータは、自励発振型又は高出力型等によって、各
クラッド層及び活性層の膜厚は一意に決まらない。従っ
て、各活性層に対して基板11側の領域においては、バ
ッファ層12又は高さ調整用バッファ層20の膜厚を調
整することにより、Z方向の発光点の位置精度を確保す
ることが重要となる。一方、第1活性層14及び第2活
性層24に対する基板11と反対側の領域においては、
第1のp型コンタクト層19及び第2のp型コンタクト
層29の膜厚により、Z方向の発光点の位置精度を確保
することが重要となる。
半導体レーザ素子2Aにおける第2電流ブロック層27
の膜厚を0.3μm〜1.0μmの範囲で変更した場合
には、赤色半導体レーザ素子2Aの第2のp型コンタク
ト層29の膜厚を2.851μm〜3.551μmの範
囲で調整することにより、2つの半導体レーザ素子1
A、2Aの発光点の位置を高精度に決定することができ
る。
法により行なうため、膜厚の制御を原子層オーダーで制
御できるので、発光点の位置精度を確実に向上できる。
また、他の成長方法として、さらに高精度な膜厚の制御
を行なえる電子線エピタキシ(MBE)法を用いてもよ
い。
導体レーザ素子1Aを赤色半導体レーザ素子2Aよりも
先に形成するため、以下に示すような格別な効果を奏す
る。一般に、赤色半導体レーザ素子2Aは、AlGaI
nPを含む半導体により構成されているため、600℃
以上の高温プロセスによって、p型のドーパントである
亜鉛(Zn)がp型半導体層から他の層に拡散する。こ
のため、赤色半導体レーザ素子2Aを赤外半導体レーザ
素子1Aよりも先に形成すると、赤外半導体レーザ素子
1Aの製造工程に含まれる600℃以上の高温プロセス
を2回も通るため、赤色半導体レーザ素子2Aのp型ク
ラッド層25等から第2活性層24への亜鉛の拡散が顕
著となり、第2活性層24の発光特性を劣化させてしま
う。従って、第1の実施形態のように、AlGaAsを
含む半導体からなる赤外半導体レーザ素子1Aを先に形
成することが半導体レーザ素子アレイの性能及び信頼性
を確保する上で好ましい。
明の第1の実施形態の一変形例について図面を参照しな
がら説明する。
導体レーザ素子アレイの断面構成を示している。ここ
で、図6において、図1に示す構成部材と同一の構成部
材には同一の符号を付すことにより説明を省略する。図
6に示すように、n型のGaAsからなる基板11上に
は、分離溝3により互いに分離された赤外半導体レーザ
素子1B及び赤色半導体レーザ素子2Aがモノリシック
に形成されている。
は、第2のp型クラッド層36がp型の(Alx5Ga
1-x5)0.5In0.5Pからなり、第1電流ブロック層37
がn型の(Aly2Ga1-y2)0.5In0.5Pからなり、第
3のp型クラッド層38がp型の(Alx6Ga1-x6)
0.5In0.5Pからなり、第1のp型コンタクト層39が
p型GaAsからなる点が、第1の実施形態に係る赤外
半導体レーザ素子1Aと異なる。すなわち、第2のp型
クラッド層36、第1電流ブロック層37、第3のp型
クラッド層38及び第1のp型コンタクト層39の各組
成を、赤色半導体レーザ素子2Aのそれぞれ対応する、
第5のクラッド層26、第2電流ブロック層27、第6
のp型クラッド層28及び第2のp型コンタクト層29
の各組成と同一としている。
38及び第6のp型クラッド層28を1回の成長工程で
形成でき、また、第1のp型コンタクト層39及び第2
のp型コンタクト層29を1回の成長工程で形成できる
ため、製造工程を簡略化することができる。
レイの製造方法について図面を参照しながら説明する。
図8(c)は第1の実施形態の一変形例に係る半導体レ
ーザ素子アレイの製造方法の工程順の断面構成を示して
いる。
有機金属気相成長法(MOVPE)法を用いて、n型の
GaAsからなる基板11上に、n型のGaAsからな
るバッファ層12と、膜厚が約1.5μmのn型のAl
0.5Ga0.5Asからなる第1のn型クラッド層形成層1
3Aと、発振波長が750nm〜850nmとなる組成
を有し膜厚が約0.06μmのAlGaAsからなる第
1活性層形成層14Aと、膜厚が約0.25μmのp型
のAl0.5Ga0.5Asからなる第1のp型クラッド層形
成層15Aと、膜厚が約0.01μmのp型の(Al
0.5Ga0.5)0.5In0.5 Pからなる第2のp型クラッ
ド層形成層36Aと、膜厚が約1μmのn型の(Al0.5
Ga0.5)0.5In0.5Pからなる第1電流ブロック層形成
37Aとを順次成長させる。
ブロック層形成層37Aの上の赤外レーザ素子形成領域
1をマスクして、第1のn型クラッド層形成層13A、
第1活性層形成層14A、第1のp型クラッド層形成層
15A、第2のp型クラッド層形成層36A及び第1電
流ブロック層形成層37Aに対して化学的エッチングを
行なうことにより、基板11上にバッファ層12が露出
する赤色レーザ素子形成領域2を形成する。これによ
り、赤外レーザ素子形成領域1には、第1のn型クラッ
ド層形成層13Aから第1のn型クラッド層13が形成
され、第1活性層形成層14Aから第1活性層14が形
成され、第1のp型クラッド層形成層15Aから第1の
p型クラッド層15が形成され、第2のp型クラッド層
形成層36Aから第2のp型クラッド層36が形成さ
れ、第1電流ブロック層形成層37Aから第1電流ブロ
ック層37が形成される。ここで、赤色レーザ素子形成
領域2を形成するエッチングは、基板11に達するまで
行なってもよい。
E法を用いて、基板11上に赤色レーザ素子形成領域2
を含む全面にわたって、膜厚が約0.4μmのn型Ga
Asからなる高さ調整用バッファ層形成層20Aを成長
させる。続いて、高さ調整用バッファ層形成層20Aの
上に、膜厚が約1.1μmのn型の(Al0.7Ga0.3)
0.5In0.5Pからなる第2のn型クラッド層形成層23
Aと、発振波長が635nm〜680nmとなる組成を
持つAlGaInPからなるMQW構造の第2活性層形
成層24Aと、膜厚が約0.25μmのp型の(Al0.7
Ga0.3)0.5In 0.5 Pからなる第4のp型クラッド層
形成層25Aと、膜厚が約0.009μmのp型の(A
l0.1Ga0.9)0.5In0.5Pからなる第5のp型クラッ
ド層形成層26Aと、膜厚が約1μmのn型の(Al
0.5Ga0.5)0.5In0.5Pからなる第2電流ブロック層
形成層27Aとを順次成長させる。
ブロック層形成層27Aの上の赤色レーザ素子形成領域
2をマスクして、赤外レーザ素子形成領域1の第1電流
ブロック層37が露出するまで化学的エッチングを行な
う。その後、露出した第1電流ブロック層37及び第2
電流ブロック層形成層27Aに対して、第2のp型クラ
ッド層形成層36及び第5のp型クラッド層形成層26
Aをそれぞれエッチングストッパとする化学的エッチン
グを選択的に行なうことにより、互いにほぼ平行に延び
るストライプ状の開口部37a、27aを同時に形成す
る。
E法により、第1電流ブロック層37及び第2電流ブロ
ック層形成層27Aの上に開口部37a、27aが充填
されるように全面にわたって膜厚が約2.2μmのp型
の(Al0.6Ga0.4)0.5In 0.5 Pからなる第6のp型
クラッド層形成層28Aを成長させ、続いて、第6のp
型クラッド層形成層28Aの上に、高濃度のp型のGa
Asからなる第2のp型コンタクト層形成層29Aを成
長させる。
型コンタクト層形成層29Aの上の赤外レーザ素子形成
領域1及び赤色レーザ素子形成領域2をマスクして、高
さ調整用バッファ層形成層20A、第2のn型クラッド
層形成層23A、第2活性層形成層24A、第4のp型
クラッド層形成層25A、第5のp型クラッド層形成層
26A、第2電流ブロック層形成層27A、第6のp型
クラッド層形成層28A及び第2のp型コンタクト層形
成層29Aに対して、バッファ層12又は基板11が露
出するまで化学的エッチングを行なって分離溝3を形成
する。これにより、赤外レーザ素子形成領域1には、第
1電流ブロック層37の上に、第6のp型クラッド層形
成層28Aからなる第3のp型クラッド層38と、第2
のp型コンタクト層形成層29Aからなる第1のp型コ
ンタクト層39が形成されることにより、赤外半導体レ
ーザ素子1Bが完成する。一方、赤色レーザ素子形成領
域2には、第1の実施形態と同一の構成の赤色半導体レ
ーザ素子2Aが完成する。
型クラッド層36と第5のp型クラッド層26とを同一
の組成とし、第1電流ブロック層37と第2電流ブロッ
ク層27とも同一の組成としているため、第3のp型ク
ラッド層38及び第6のp型クラッド層28を一の半導
体層である第6のp型クラッド層形成層28Aから形成
できる。同様に、一の半導体層である第2のp型コンタ
クト層形成層29Aから第1のp型コンタクト層39及
び第2のp型コンタクト層29を形成できるため、結晶
成長工程を削減することができる。
口部37a、27aを1度のフォトリソグラフィ工程で
形成できるため、各レーザ素子1B、2Aの発光点の位
置精度を向上できる。
ザ素子1Bの第2のp型クラッド層36、第1電流ブロ
ック層37及び第3のp型クラッド層38の組成、並び
に赤色半導体レーザ素子2Aの第5のp型クラッド層2
6、第2電流ブロック層27及び第6のp型クラッド層
28の組成を共にAlGaAsとしてもよい。
実施形態について図面を参照しながら説明する。
体レーザ素子アレイの断面構成を示している。図9に示
すように、n型のGaAsからなる基板11上には、分
離溝3により分離された赤外半導体レーザ素子1C及び
赤色半導体レーザ素子2Cがモノリシックに形成されて
いる。
に順次形成され、n型のGaAsからなるバッファ層1
2と、n型のAlxGa1-xAs(0<x≦1)からなる
第1のn型クラッド層13と、発振波長が750nm〜
850nmとなる組成を持つAlGaAsからなる第1
活性層14と、p型のAlx1Ga1-x1As(0<x1≦
1)からなる第1のp型クラッド層15と、p型のAl
x2Ga1-x2As(0≦x2≦1)からなる第2のp型ク
ラッド層16とを有している。さらに、第2のp型クラ
ッド層16の上に、p型のAlx3Ga1-x3As(0<x
3≦1)からなり図面内で垂直方向に延びるリッジ形状
を持つ第3のp型クラッド層47と、第2のp型クラッ
ド層16の上における第3のp型クラッド層47の側方
の領域に形成され、第1活性層14からの発光光のエネ
ルギーよりも大きいエネルギーギャップを持つn型のA
ly1Ga1-y1As(0<y1≦1)からなる第1電流ブ
ロック層48と、該第1電流ブロック層48の上に第3
のp型クラッド層47を含む全面に形成されたp型のG
aAsからなりその上面に形成される第1p側電極(図
示せず)とオーミック接触する第1のp型コンタクト層
49とを有している。
12上に、赤外半導体レーザ素子1Cと分離溝3を隔て
て順次形成され、基板11上に成長する各半導体層の結
晶性を向上させると共に第1活性層14と後述する第2
活性層との基板面からの高さが一致するように膜厚が調
整されたn型のGaAsからなる高さ調整用バッファ層
20と、n型の(AlzGa1-z)0.5In0.5P(0<z
≦1)からなる第2のn型クラッド層23と、発振波長
が635nm〜680nmとなる組成を持つAlGaI
nPからなる多重量子井戸構造の第2活性層24と、p
型の(Alx4Ga1-x4)0.5In0.5P(0<x4≦1)
からなる第4のp型クラッド層25と、p型の(Alx5
Ga1-x5)0.5In0.5P(0≦x5≦1)からなる第5
のp型クラッド層26とを有している。さらに、第5の
p型クラッド層26の上に、p型の(Alx6Ga1-x6)
0.5In0.5P(0<x6≦1)からなり第3のp型クラ
ッド層47とほぼ平行に延びるリッジ形状を持つ第6の
p型クラッド層57と、第5のp型クラッド層26の上
における第6のp型クラッド層57の側方の領域に形成
され、第2活性層24からの発光光のエネルギーよりも
大きいエネルギーギャップを持つn型の(Aly2Ga
1-y2)0.5In0.5P(0<y2≦1)からなる第2電流
ブロック層58と、該第2電流ブロック層58の上に第
6のp型クラッド層57を含む全面に形成されたp型の
GaAsからなりその上面に形成される第2p側電極
(図示せず)とオーミック接触する第2のp型コンタク
ト層59とを有している。
態で示したように、赤外半導体レーザ素子1C及び赤色
半導体レーザ素子2Cに対して実効屈折率差Δn=2×
10 -3〜5×10-3を実現するための構造パラメータを
適当に選ぶことにより、自励発振特性を実現させること
ができる。
素子アレイの製造方法について図面を参照しながら説明
する。
(a)〜図11(c)は第2の実施形態に係る半導体レ
ーザ素子アレイの製造方法の工程順の断面構成を示して
いる。まず、図10(a)に示すように、例えば、MO
VPE法を用いて、n型のGaAsからなる基板11上
に、n型のGaAsからなるバッファ層12と、膜厚が
約1.5μmのn型のAl0.5Ga0.5Asからなる第1
のn型クラッド層形成層13Aと、発振波長が750n
m〜850nmとなる組成を有し膜厚が約0.06μm
のAlGaAsからなる第1活性層形成層14Aと、膜
厚が約0.25μmのp型のAl0.5Ga0.5Asからな
る第1のp型クラッド層形成層15Aと、膜厚が約0.
01μmのp型のAl0.2Ga0.8Asからなる第2のp
型クラッド層形成層16Aと、膜厚が約2.2μmのp
型のAl0.6Ga0.4Asからなる第3のp型クラッド層
形成層47Aとを順次成長させる。
p型クラッド層形成層47Aに対して、第2のp型クラ
ッド層形成層16Aをエッチングストッパとする化学的
エッチングを選択的に行なうことにより、第3のp型ク
ラッド層形成層47Aからリッジ形状の第3のp型クラ
ッド層47を形成する。
p型クラッド層形成層16Aの上における第3のp型ク
ラッド層47の側方の領域にn型のAl0.65Ga0.35A
sからなる第1電流ブロック層形成層48Aを選択的に
形成し、続いて、第1電流ブロック層形成層48Aの上
に第3のp型クラッド層47を含む全面にわたって高濃
度のp型のGaAsからなる第1のp型コンタクト層形
成層49Aを成長させる。
p型コンタクト層形成層49Aの上の第3のp型クラッ
ド層47を含む赤外レーザ素子形成領域1をマスクし
て、第1のn型クラッド層形成層13A、第1活性層形
成層14A、第1のp型クラッド層形成層15A、第2
のp型クラッド層形成層16A、第1電流ブロック層形
成層48A及び第1のp型コンタクト層形成層49Aに
対して化学的エッチングを行なうことにより、基板11
上にバッファ層12が露出する赤色レーザ素子形成領域
2を形成する。これにより、赤外レーザ素子形成領域1
には、第1のn型クラッド層形成層13Aから第1のn
型クラッド層13が形成され、第1活性層形成層14A
から第1活性層14が形成され、第1のp型クラッド層
形成層15Aから第1のp型クラッド層15が形成さ
れ、第2のp型クラッド層形成層16Aから第2のp型
クラッド層16が形成され、第1電流ブロック層形成層
48Aから第1電流ブロック層48が形成され、第1の
p型コンタクト層形成層49Aから第1のp型コンタク
ト層49が形成される。ここで、赤色レーザ素子形成領
域2を形成するエッチング処理は基板11に達するまで
行なってもよい。
PE法を用いて、基板11上に赤色レーザ素子形成領域
2を含む全面にわたって、膜厚が約0.4μmのn型G
aAsからなる高さ調整用バッファ層形成層20Aを成
長させる。続いて、高さ調整用バッファ層形成層20A
の上に、膜厚が約1.1μmのn型の(Al0.7Ga0. 3)
0.5In0.5Pからなる第2のn型クラッド層形成層23
Aと、発振波長が635nm〜680nmとなる組成を
持つAlGaInPからなるMQW構造の第2活性層形
成層24Aと、膜厚が約0.25μmのp型の(Al
0.7Ga0.3)0.5In0.5 Pからなる第4のp型クラッド
層形成層25Aと、膜厚が約0.009μmのp型の
(Al0.1Ga0.9)0.5In0.5Pからなる第5のp型ク
ラッド層形成層26Aと、膜厚が約2.2μmのp型の
(Al0.6Ga0.4)0.5In0.5Pからなる第6のp型ク
ラッド層形成層57Aを順次成長させる。
p型クラッド層形成層57Aにおける赤色レーザ素子形
成領域2に対して、第5のp型クラッド層形成層26A
をエッチングストッパとする化学的エッチングを選択的
に行なうことにより、第6のp型クラッド層形成層57
Aからなり、第3のp型クラッド層47とほぼ平行に延
びるリッジ形状の第6のp型クラッド層57を形成す
る。続いて、MOVPE法により、第5のp型クラッド
層形成層26Aの上における第6のp型クラッド層57
の側方の領域にn型の(Al0.5Ga0.5)0.5In0.5P
からなる第2電流ブロック層形成層58Aを選択的に形
成する。続いて、第2電流ブロック層形成層58Aの上
に第6のp型クラッド層57を含む全面にわたって高濃
度のp型のGaAsからなる第12p型コンタクト層形
成層59Aを成長させる。
ーザ素子形成領域1及び赤色レーザ素子形成領域2をマ
スクして、高さ調整用バッファ層形成層20A、第2の
n型クラッド層形成層23A、第2活性層形成層24
A、第4のp型クラッド層形成層25A、第5のp型ク
ラッド層形成層26A、第2電流ブロック層形成層58
A及び第2のp型コンタクト層形成層59Aに対して、
バッファ層12又は基板11が露出するまで化学的エッ
チングを行なって分離溝3を形成する。これにより、赤
色レーザ素子形成領域2に赤色半導体レーザ素子2Cが
形成される。従って、この赤色半導体レーザ素子2C
は、高さ調整用バッファ層形成層20Aからなる高さ調
整用バッファ層20と、第2のn型クラッド層形成層2
3Aからなる第2のn型クラッド層23と、第2活性層
形成層24Aからなる第2活性層24と、第4のp型ク
ラッド層形成層25Aからなる第4のp型クラッド層2
5と、第5のp型クラッド層形成層26Aからなる第5
のp型クラッド層26と、第2電流ブロック層形成層5
8Aからなる第2電流ブロック層58と、第6のp型ク
ラッド層57と、第2のp型コンタクト層形成層59A
からなる第2のp型コンタクト層59とを含む構成とな
る。
ザ素子アレイは、各電流ブロック層に開口部を設ける、
いわゆるインナーストライプ型の電流チャネルを有する
構成であるのに対し、第2の実施形態に係る半導体レー
ザ素子アレイは、p型クラッド層の上部にリッジ部を形
成し、該リッジ部の側方に電流ブロック層を設けること
により電流チャネルを設ける構成としている。
ク層のエネルギーギャップは各活性層のエネルギーギャ
ップよりも大きい。また、第1の実施形態で説明したよ
うに、赤外半導体レーザ素子1C及び赤色半導体レーザ
素子2Cに対して、それぞれ実効屈折率差Δnが2×1
0-3〜5×10-3となるように構造パラメータを選ぶこ
とにより、自励発振特性を実現させることができる。
Cには、バッファ層12と第2のn型クラッド層23と
の間に、該赤色半導体レーザ素子2Cの各半導体結晶の
品質を向上させ且つ赤外半導体レーザ素子1Cの第1活
性層14との基板面からの高さを調整するための高さ調
整用バッファ20を設けているため、各レーザ素子1
C、2Cの発光点の位置精度を容易に且つ確実に向上で
きる。
導体レーザ素子2Cよりも先に形成するため、赤色半導
体レーザ素子2Cのp型クラッド層25、26、57に
含まれるp型ドーパントの亜鉛が第2活性層24へ拡散
することを防止できる。
発明の第2の実施形態の第1変形例について図面を参照
しながら説明する。
る半導体レーザ素子アレイの断面構成を示している。こ
こで、図12において、図9に示す構成部材と同一の構
成部材には同一の符号を付すことにより説明を省略す
る。図12に示すように、n型のGaAsからなる基板
11上には、分離溝3により互いに分離された赤外半導
体レーザ素子1D及び赤色半導体レーザ素子2Cがモノ
リシックに形成されている。
Dは、第2のp型クラッド層66がp型の(Alx5Ga
1-x5)0.5In0.5Pからなり、第3のp型クラッド層6
7がp型の(Alx6Ga1-x6)0.5In0.5Pからなり、
第1電流ブロック層68がn型の(Aly2Ga1-y2)
0.5In0.5Pからなり、第1のp型コンタクト層69が
p型GaAsからなる点が、第2の実施形態に係る赤外
半導体レーザ素子1Cと異なる。すなわち、第2のp型
クラッド層66、第3のp型クラッド層67、第1電流
ブロック層68及び第1のp型コンタクト層69の各組
成を、赤色半導体レーザ素子2Cのそれぞれ対応する、
第5のクラッド層26、第6のp型クラッド層57、第
2電流ブロック層58及び第2のp型コンタクト層59
の各組成と同一としている。
8及び第2電流ブロック層58を1回の成長工程で形成
でき、また、第1のp型コンタクト層69及び第2のp
型コンタクト層59を1回の成長工程で形成できるた
め、製造工程を簡略化することができる。
アレイの製造方法について図面を参照しながら説明す
る。
(a)〜図14(c)は第1変形例に係る半導体レーザ
素子アレイの製造方法の工程順の断面構成を示してい
る。まず、図13(a)に示すように、例えば、有機金
属気相成長法(MOVPE)法を用いて、n型のGaA
sからなる基板11上に、n型のGaAsからなるバッ
ファ層12と、膜厚が約1.5μmのn型のAl0.5G
a0.5Asからなる第1のn型クラッド層形成層13A
と、発振波長が750nm〜850nmとなる組成を有
し膜厚が約0.06μmのAlGaAsからなる第1活
性層形成層14Aと、膜厚が約0.25μmのp型のA
l0.5Ga0.5Asからなる第1のp型クラッド層形成層
15Aと、膜厚が約0.01μmのp型の(Al0.5G
a0.5)0.5In0 .5Pからなる第2のp型クラッド層形
成層66Aと、膜厚が約2.2μmのp型の(Al0.6
Ga0.4)0.5In0.5Pからなる第3のp型クラッド層
形成層67Aを順次成長させる。
p型クラッド層形成層67Aの上の赤外レーザ素子形成
領域1をマスクして、第1のn型クラッド層形成層13
A、第1活性層形成層14A、第1のp型クラッド層形
成層15A、第2のp型クラッド層形成層66A及び第
3のp型クラッド層形成層67Aに対して化学的エッチ
ングを行なうことにより、基板11上にバッファ層12
が露出する赤色レーザ素子形成領域2を形成する。これ
により、赤外レーザ素子形成領域1には、第1のn型ク
ラッド層形成層13Aから第1のn型クラッド層13が
形成され、第1活性層形成層14Aから第1活性層14
が形成され、第1のp型クラッド層形成層15Aから第
1のp型クラッド層15が形成され、第2のp型クラッ
ド層形成層66Aから第2のp型クラッド層66が形成
される。ここで、赤色レーザ素子形成領域2を形成する
エッチングは、基板11に達するまで行なってもよい。
PE法を用いて、基板11上に赤色レーザ素子形成領域
2を含む全面にわたって、膜厚が約0.4μmのn型G
aAsからなる高さ調整用バッファ層形成層20Aを成
長させる。続いて、高さ調整用バッファ層形成層20A
の上に、膜厚が約1.1μmのn型の(Al0.7Ga0. 3)
0.5In0.5Pからなる第2のn型クラッド層形成層23
Aと、発振波長が635nm〜680nmとなる組成を
持つAlGaInPからなるMQW構造の第2活性層形
成層24Aと、膜厚が約0.25μmのp型の(Al0.7
Ga0.3)0.5In0.5 Pからなる第4のp型クラッド層
形成層25Aと、膜厚が約0.009μmのp型の(A
l0.1Ga0.9)0.5In0.5Pからなる第5のp型クラッ
ド層形成層26Aと、膜厚が約2.2μmのp型の(A
l0.6Ga0.4)0.5In0.5Pからなる第6のp型クラッ
ド層形成層57Aを順次成長させる。
p型クラッド層形成層57Aの上の赤色レーザ素子形成
領域2をマスクして、赤外レーザ素子形成領域1の第3
のp型クラッド層形成層67Aが露出するまで化学的エ
ッチングを行なう。その後、露出した第3のp型クラッ
ド層形成層67A及び第6のp型クラッド層形成層57
Aに対して、第2のp型クラッド層形成層66及び第5
のp型クラッド層形成層26Aをそれぞれエッチングス
トッパとする化学的エッチングを選択的に行なうことに
より、互いに間隔をおき且つほぼ平行に延びるリッジ形
状を持つ第3のp型クラッド層67及び第6のp型クラ
ッド層形成層57を同時に形成する。
PE法により、第2のp型クラッド層66及び第5のp
型クラッド層形成層26Aの上における第3のp型クラ
ッド層67及び第6のp型クラッド層57の側方の領域
を充填するようにn型の(Al0.5Ga0.5)0.5In0.5
Pからなる第2電流ブロック層形成層58Aを成長さ
せ、続いて、第2電流ブロック層形成層58Aの上に第
3のp型クラッド層67及び第6のp型クラッド層57
を含む全面にわたって高濃度のp型のGaAsからなる
第2のp型コンタクト層形成層59Aを成長させる。
p型コンタクト層形成層29Aの上の赤外レーザ素子形
成領域1及び赤色レーザ素子形成領域2をマスクして、
高さ調整用バッファ層形成層20A、第2のn型クラッ
ド層形成層23A、第2活性層形成層24A、第4のp
型クラッド層形成層25A、第5のp型クラッド層形成
層26A、第2電流ブロック層形成層58A及び第2の
p型コンタクト層形成層59Aに対して、バッファ層1
2又は基板11が露出するまで化学的エッチングを行な
って分離溝3を形成する。これにより、赤外レーザ素子
形成領域1には、第1p型クラッド層66の上に、第2
電流ブロック層形成層58Aからなる第1電流ブロック
層68と、第2のp型コンタクト層形成層59Aからな
る第1のp型コンタクト層69が形成されることによ
り、赤外半導体レーザ素子1Dが完成する。一方、赤色
レーザ素子形成領域2には、第2の実施形態と同一の構
成の赤色半導体レーザ素子2Cが完成する。
型クラッド層66と第5のp型クラッド層26とを同一
の組成とし、第3のp型クラッド層67と第6のp型ク
ラッド層57とも同一の組成としているため、第1電流
ブロック層68及び第2電流ブロック層58を一の半導
体層である第2電流ブロック層形成層58Aから形成で
きる。同様に、一の半導体層である第2のp型コンタク
ト層形成層29Aから第1のp型コンタクト層69及び
第2のp型コンタクト層59を形成できるため、結晶成
長工程を削減することができる。
p型クラッド層67及び第6のp型クラッド層57を1
度のフォトリソグラフィ工程で形成できるため、各レー
ザ素子1D、2Cの発光点の位置精度を向上することが
できる。
ザ素子1Dの第2のp型クラッド層66、第1電流ブロ
ック層67及び第3のp型クラッド層68の組成、並び
に赤色半導体レーザ素子2Cの第5のp型クラッド層2
6、第2電流ブロック層58及び第6のp型クラッド層
57の組成を共にAlGaAsとしてもよい。
うに、分離溝3により分離された、第1の実施形態に係
る赤外半導体レーザ素子1Aと、第2の実施形態に係る
赤色半導体レーザ素子2Cとをモノリシックに形成して
も良い。
びその製造方法によると、第1のレーザ素子の第1活性
層よりもエネルギーギャップが大きい第2活性層を有す
る第2のレーザ素子は、基板と第3クラッド層との間に
設けられ、第2活性層が第1活性層の基板面からの高さ
とほぼ同等の高さとなるように膜厚が設定された高さ調
整用バッファ層を有しているため、第2のレーザ素子の
結晶性が向上するだけでなく、第1活性層と第2活性層
との基板面からの高さを実質的に一致させることができ
るので、波長が異なる2つのレーザ光の発光点位置の高
さのばらつきを防止できる。
子アレイを示す構成断面図である。
子アレイの赤外半導体レーザ素子における第1のp型ク
ラッド層の膜厚及び第3のp型クラッド層のAl組成
と、実効屈折率差Δnとの関係を示すグラフである。
る半導体レーザ素子アレイの製造方法を示す工程順の構
成断面図である。
る半導体レーザ素子アレイの製造方法を示す工程順の構
成断面図である。
子アレイが実装された状態を示す構成断面図である。
体レーザ素子アレイを示す構成断面図である。
変形例に係る半導体レーザ素子アレイの製造方法を示す
工程順の構成断面図である。
変形例に係る半導体レーザ素子アレイの製造方法を示す
工程順の構成断面図である。
子アレイを示す構成断面図である。
係る半導体レーザ素子アレイの製造方法を示す工程順の
構成断面図である。
係る半導体レーザ素子アレイの製造方法を示す工程順の
構成断面図である。
半導体レーザ素子アレイを示す構成断面図である。
第1変形例に係る半導体レーザ素子アレイの製造方法を
示す工程順の構成断面図である。
第1変形例に係る半導体レーザ素子アレイの製造方法を
示す工程順の構成断面図である。
半導体レーザ素子アレイを示す構成断面図である。
Claims (13)
- 【請求項1】 一の基板の上に形成された第1導電型の
第1の半導体からなる第1クラッド層、該第1クラッド
層の上に形成された第2の半導体からなる第1活性層及
び該第1活性層の上に形成された第2導電型の第3の半
導体からなる第2クラッド層とを有する第1のレーザ素
子と、 前記一の基板の上に前記第1のレーザ素子と間隔をおい
て形成された第1導電型の第4の半導体からなる第3ク
ラッド層、該第3クラッド層の上に形成され、前記第1
活性層よりもエネルギーギャップが大きい第5の半導体
からなる第2活性層、及び該第2活性層の上に形成され
た第2導電型の第6の半導体からなる第4クラッド層と
を有する第2のレーザ素子とを備え、 前記第2のレーザ素子は、前記基板と前記第3クラッド
層との間に設けられ、前記第2活性層が前記第1活性層
の基板面からの高さとほぼ同等の高さとなるように膜厚
が設定された第1導電型の第7の半導体からなる高さ調
整用バッファ層を有していることを特徴とする半導体レ
ーザ素子アレイ。 - 【請求項2】 前記第1のレーザ素子は、前記第2クラ
ッド層の上に形成され、前記第1活性層にキャリアを選
択的に注入するためのストライプ状の開口部を持ち、前
記第1活性層よりも大きいエネルギーギャップを持つ第
8の半導体からなる第1電流ブロック層を有し、 前記第2のレーザ素子は、前記第4クラッド層の上に形
成され、前記第2活性層にキャリアを選択的に注入する
ためのストライプ状の開口部を持ち、前記第2活性層よ
りも大きいエネルギーギャップを持つ第9の半導体から
なる第2電流ブロック層を有していることを特徴とする
請求項1に記載の半導体レーザ素子アレイ。 - 【請求項3】 前記第1のレーザ素子は、前記第1電流
ブロック層の開口部に含まれる領域における基板面に対
して垂直な方向の実効屈折率と、前記第1電流ブロック
層の開口部を除く領域における基板面に対して垂直な方
向の実効屈折率との差が約2×10-3〜約1×10-2で
あり、 前記第2のレーザ素子は、前記第2電流ブロック層の開
口部に含まれる領域における基板面に対して垂直な方向
の実効屈折率と、前記第2電流ブロック層の開口部を除
く領域における基板面に対して垂直な方向の実効屈折率
との差が約2×10-3〜約1×10-2であることを特徴
とする請求項2に記載の半導体レーザ素子アレイ。 - 【請求項4】 前記第1電流ブロック層は、第1導電型
で且つヒ素を含み、前記第2電流ブロック層は、第1導
電型で且つリンを含むことを特徴とする請求項2に記載
の半導体レーザ素子アレイ。 - 【請求項5】 前記第1電流ブロック層及び第2電流ブ
ロック層は、第1導電型で且つリンを含むことを特徴と
する請求項2に記載の半導体レーザ素子アレイ。 - 【請求項6】 前記第1電流ブロック層及び第2電流ブ
ロック層は、第1導電型で且つヒ素を含むことを特徴と
する請求項2に記載の半導体レーザ素子アレイ。 - 【請求項7】 一の基板の上に第1導電型の第1の半導
体からなる第1クラッド層を形成する工程と、 前記第1クラッド層の上に第2の半導体からなる第1活
性層を形成する工程と、 前記第1活性層の上に第2導電型の第3の半導体からな
る第2クラッド層を形成する工程と、 前記第2クラッド層の上に、ストライプ状の開口部を持
ち且つ前記第1活性層からの発光光をほとんど吸収しな
い第4の半導体からなる第1電流ブロック層を形成する
工程と、 前記第1電流ブロック層の上に前記開口部を含む全面に
わたって第2導電型の第5の半導体からなる第3クラッ
ド層を形成する工程と、 前記第3クラッド層の上における前記第1電流ブロック
層の開口部を含む領域をマスクして、前記第1クラッド
層、第1活性層、第2クラッド層、第1電流ブロック層
及び第3クラッド層に対してエッチングを行なうことに
より、前記第1クラッド層、第1活性層、第2クラッド
層、第1電流ブロック層及び第3クラッド層を含む第1
の半導体レーザ素子を形成すると共に、前記一の基板上
に第2のレーザ素子形成領域を形成する工程と、 前記第2のレーザ素子形成領域の上に、第1導電型の第
6の半導体からなる高さ調整用バッファ層を形成する工
程と、 前記高さ調整用バッファ層の上に第1導電型の第7の半
導体からなる第4クラッド層を形成する工程と、 前記第4クラッド層の上に、前記第1活性層よりもエネ
ルギーギャップが大きい第8の半導体からなる第2活性
層を形成する工程と、 前記第2活性層の上に第2導電型の第9の半導体からな
る第5クラッド層を形成する工程と、 前記第5クラッド層の上に、前記第1電流ブロック層の
開口部の長手方向とほぼ同一の方向に延びるストライプ
状の開口部を持ち且つ前記第2活性層からの発光光をほ
とんど吸収しない第10の半導体からなる第2電流ブロ
ック層を形成する工程と、 前記第2電流ブロック層の上に前記開口部を含む全面に
わたって第2導電型の第11の半導体からなる第6クラ
ッド層を形成する工程と、 前記第6クラッド層の上における前記第2電流ブロック
層の開口部を含む領域をマスクして、前記高さ調整用バ
ッファ層、第4クラッド層、第2活性層、第5クラッド
層、第2電流ブロック層及び第6クラッド層に対してエ
ッチングを行なうことにより、前記高さ調整用バッファ
層、第4クラッド層、第2活性層、第5クラッド層、第
2電流ブロック層及び第6クラッド層を含む第2の半導
体レーザ素子を形成する工程とを備えていることを特徴
とする半導体レーザ素子アレイの製造方法。 - 【請求項8】 前記第3クラッド層及び第6クラッド層
は、上面同士の基板面からの高さの誤差が約±1μm以
下となるように形成されていることを特徴とする請求項
7に記載の半導体レーザ素子アレイの製造方法。 - 【請求項9】 一の基板の上に第1導電型の第1の半導
体からなる第1クラッド層を形成する工程と、 前記第1クラッド層の上に第2の半導体からなる第1活
性層を形成する工程と、 前記第1活性層の上に第2導電型の第3の半導体からな
る第2クラッド層を形成する工程と、 前記第2クラッド層の上に、前記第1活性層からの発光
光をほとんど吸収しない第4の半導体からなる第1電流
ブロック層を形成する工程と、 前記第1電流ブロック層の上における第1のレーザ素子
形成領域をマスクして、前記第1クラッド層、第1活性
層、第2クラッド層及び第1電流ブロック層に対してエ
ッチングを行なうことにより、第1の半導体レーザ素子
の一部を形成すると共に、前記一の基板上に第2のレー
ザ素子形成領域を形成する工程と、 前記第2のレーザ素子形成領域の上に、第1導電型の第
5の半導体からなる高さ調整用バッファ層を形成する工
程と、 前記高さ調整用バッファ層の上に第1導電型の第6の半
導体からなる第3クラッド層を形成する工程と、 前記第3クラッド層の上に、前記第1活性層よりもエネ
ルギーギャップが大きい第7の半導体からなる第2活性
層を形成する工程と、 前記第2活性層の上に第2導電型の第8の半導体からな
る第4クラッド層を形成する工程と、 前記第4クラッド層の上に、ストライプ状の開口部を持
ち且つ前記第2活性層からの発光光をもほとんど吸収し
ない前記第4の半導体からなる第2電流ブロック層を形
成する工程と、 前記第1電流ブロック層及び第2電流ブロック層に対し
てそれぞれエッチングを行なって互いに間隔をおき且つ
ほぼ平行に延びるストライプ状の開口部を形成する工程
と、 前記第1電流ブロック層及び第2電流ブロックの上に前
記各開口部を含む全面にわたって第2導電型の第9の半
導体層を形成する工程と、 前記第9の半導体層における前記第1のレーザ素子形成
領域及び第2のレーザ素子形成領域をマスクして、少な
くとも前記第9の半導体層に対してエッチングを行なっ
て、前記第1電流ブロック層の上に前記第9の半導体層
からなる第5クラッド層と、前記第2電流ブロック層の
上に前記第9の半導体層からなる第6クラッド層とを形
成することにより、前記第5クラッド層を含む第1の半
導体レーザ素子の残部を形成すると共に、前記高さ調整
用バッファ、第3クラッド層、第2活性層、第4クラッ
ド層及び第6クラッド層を含む第2の半導体レーザ素子
を形成する工程とを備えていることを特徴とする半導体
レーザ素子アレイの製造方法。 - 【請求項10】 前記第5クラッド層及び第6クラッド
層は、上面同士の基板面からの高さの誤差が約±1μm
以下となるように形成されていることを特徴とする請求
項9に記載の半導体レーザ素子アレイの製造方法。 - 【請求項11】 一の基板の上に第1導電型の第1の半
導体からなる第1クラッド層を形成する工程と、 前記第1クラッド層の上に第2の半導体からなる第1活
性層を形成する工程と、 前記第1活性層の上に第2導電型の第3の半導体からな
る第2クラッド層を形成する工程と、 前記第2クラッド層の上に第2導電型の第4の半導体か
らなるリッジ形状を持つ第3クラッド層を形成する工程
と、 前記第2クラッド層の上における前記第3クラッド層の
側方の領域に、前記第1活性層からの発光光をほとんど
吸収しない第5の半導体からなる第1電流ブロック層を
形成する工程と、 前記第1電流ブロック層の上における前記第3クラッド
層を含む領域をマスクして、前記第1クラッド層、第1
活性層、第2クラッド層及び第1電流ブロック層に対し
てエッチングを行なうことにより、前記第1クラッド
層、第1活性層、第2クラッド層、第3クラッド層及び
第1電流ブロック層を含む第1の半導体レーザ素子を形
成すると共に、前記一の基板上に第2のレーザ素子形成
領域を形成する工程と、 前記第2のレーザ素子形成領域の上に、第1導電型の第
6の半導体からなる高さ調整用バッファ層を形成する工
程と、 前記高さ調整用バッファ層の上に第1導電型の第7の半
導体からなる第4クラッド層を形成する工程と、 前記第4クラッド層の上に、前記第1活性層よりもエネ
ルギーギャップが大きい第8の半導体からなる第2活性
層を形成する工程と、 前記第2活性層の上に第2導電型の第9の半導体からな
る第5クラッド層を形成する工程と、 前記第5クラッド層の上に、第2導電型の第10の半導
体からなり前記第3クラッド層の長手方向とほぼ同一の
方向に延びるリッジ形状を持つ第6クラッド層を形成す
る工程と、 前記第5クラッド層の上における前記第6クラッド層の
側方の領域に、前記第2活性層からの発光光をほとんど
吸収しない第11の半導体からなる第2電流ブロック層
を形成する工程と、 前記第2電流ブロック層の上における前記第6クラッド
層を含む領域をマスクして、前記高さ調整用バッファ
層、第4クラッド層、第2活性層、第5クラッド層及び
第2電流ブロック層に対してエッチングを行なうことに
より、前記高さ調整用バッファ層、第4クラッド層、第
2活性層、第5クラッド層、第6クラッド層及び第2電
流ブロック層を含む第2の半導体レーザ素子を形成する
工程とを備えていることを特徴とする半導体レーザ素子
アレイの製造方法。 - 【請求項12】 一の基板の上に第1導電型の第1の半
導体からなる第1クラッド層を形成する工程と、 前記第1クラッド層の上に第2の半導体からなる第1活
性層を形成する工程と、 前記第1活性層の上に第2導電型の第3の半導体からな
る第2クラッド層を形成する工程と、 前記第2クラッド層の上に第2導電型の第4の半導体層
を形成する工程と、 前記第4の半導体層の上における第1のレーザ素子形成
領域をマスクして、前記第1クラッド層、第1活性層、
第2クラッド層、第4の半導体層に対してエッチングを
行なうことにより、第1の半導体レーザ素子の一部を形
成すると共に、前記一の基板上に第2のレーザ素子形成
領域を形成する工程と、 前記第2のレーザ素子形成領域の上に、第1導電型の第
5の半導体からなる高さ調整用バッファ層を形成する工
程と、 前記高さ調整用バッファ層の上に第1導電型の第6の半
導体からなる第3クラッド層を形成する工程と、 前記第3クラッド層の上に、前記第1活性層よりもエネ
ルギーギャップが大きい第7の半導体からなる第2活性
層を形成する工程と、 前記第2活性層の上に第2導電型の第8の半導体からな
る第4クラッド層を形成する工程と、 前記第4クラッド層の上に、第2導電型の第9の半導体
層を形成する工程と、 前記第4の半導体層及び第9の半導体層に対してそれぞ
れエッチングを行なうことにより、互いに間隔をおき且
つほぼ平行に延びるリッジ形状の、前記第4の半導体層
からなる第5のクラッド層と、前記第9の半導体層から
なる第6のクラッド層とを形成する工程と、 前記第2のクラッド層の上における前記第5クラッド層
の側方の領域、及び前記第4クラッド層の上における前
記第6クラッド層の側方の領域に前記第1活性層及び第
2活性層からの発光光をほとんど吸収しない第10の半
導体層を形成する工程と、 前記第10の半導体層における前記第1のレーザ素子形
成領域及び第2のレーザ素子形成領域をマスクして、少
なくとも前記第10の半導体層に対してエッチングを行
なって、前記第2クラッド層の上に前記第10の半導体
層からなる第1電流ブロック層と、前記第4クラッド層
の上に前記第10の半導体層からなる第2電流ブロック
層とを形成することにより、前記第1電流ブロック層を
含む第1の半導体レーザ素子の残部を形成すると共に、
前記高さ調整用バッファ層、第3クラッド層、第2活性
層、第4クラッド層、第6クラッド層及び第2電流ブロ
ック層を含む第2の半導体レーザ素子を形成する工程と
を備えていることを特徴とする半導体レーザ素子アレイ
の製造方法。 - 【請求項13】 前記第1電流ブロック層及び第2電流
ブロック層は、上面同士の基板面からの高さの誤差が約
±1μm以下となるように形成されていることを特徴と
する請求項11又は12に記載の半導体レーザ素子アレ
イの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001048694A JP3971581B2 (ja) | 2000-02-29 | 2001-02-23 | 半導体レーザ素子アレイ及びその製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000053934 | 2000-02-29 | ||
JP2000-53934 | 2000-02-29 | ||
JP2001048694A JP3971581B2 (ja) | 2000-02-29 | 2001-02-23 | 半導体レーザ素子アレイ及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001320132A true JP2001320132A (ja) | 2001-11-16 |
JP3971581B2 JP3971581B2 (ja) | 2007-09-05 |
Family
ID=26586386
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001048694A Expired - Fee Related JP3971581B2 (ja) | 2000-02-29 | 2001-02-23 | 半導体レーザ素子アレイ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3971581B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001244569A (ja) * | 2000-03-01 | 2001-09-07 | Sony Corp | 半導体レーザ発光装置の製造方法 |
JP2002016319A (ja) * | 2000-06-28 | 2002-01-18 | Sony Corp | 半導体発光装置およびその製造方法 |
US7045810B2 (en) | 2002-12-11 | 2006-05-16 | Sharp Kabushiki Kaish | Monolithic multiple-wavelength laser device and method of fabricating the same |
JP2007201390A (ja) * | 2005-12-28 | 2007-08-09 | Matsushita Electric Ind Co Ltd | 半導体レーザ装置及びその製造方法 |
JP2008021705A (ja) * | 2006-07-11 | 2008-01-31 | Nec Electronics Corp | 自励発振型半導体レーザとその製造方法 |
US7539230B2 (en) | 2006-08-11 | 2009-05-26 | Panasonic Corporation | Semiconductor laser device and method for fabricating the same |
WO2010103586A1 (ja) * | 2009-03-11 | 2010-09-16 | パナソニック株式会社 | 窒化物半導体レーザ素子 |
US7860138B2 (en) | 2005-10-21 | 2010-12-28 | Rohm Co., Ltd. | Semiconductor laser light emitting device and method for manufacturing same |
-
2001
- 2001-02-23 JP JP2001048694A patent/JP3971581B2/ja not_active Expired - Fee Related
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001244569A (ja) * | 2000-03-01 | 2001-09-07 | Sony Corp | 半導体レーザ発光装置の製造方法 |
JP2002016319A (ja) * | 2000-06-28 | 2002-01-18 | Sony Corp | 半導体発光装置およびその製造方法 |
US7045810B2 (en) | 2002-12-11 | 2006-05-16 | Sharp Kabushiki Kaish | Monolithic multiple-wavelength laser device and method of fabricating the same |
US7860138B2 (en) | 2005-10-21 | 2010-12-28 | Rohm Co., Ltd. | Semiconductor laser light emitting device and method for manufacturing same |
US8102892B2 (en) | 2005-10-21 | 2012-01-24 | Rohm Co., Ltd. | Semiconductor laser light emitting device and method for manufacturing same |
JP2007201390A (ja) * | 2005-12-28 | 2007-08-09 | Matsushita Electric Ind Co Ltd | 半導体レーザ装置及びその製造方法 |
JP2008021705A (ja) * | 2006-07-11 | 2008-01-31 | Nec Electronics Corp | 自励発振型半導体レーザとその製造方法 |
US7539230B2 (en) | 2006-08-11 | 2009-05-26 | Panasonic Corporation | Semiconductor laser device and method for fabricating the same |
WO2010103586A1 (ja) * | 2009-03-11 | 2010-09-16 | パナソニック株式会社 | 窒化物半導体レーザ素子 |
Also Published As
Publication number | Publication date |
---|---|
JP3971581B2 (ja) | 2007-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6546035B2 (en) | Semiconductor laser diode array and method of fabricating the same | |
US7531440B2 (en) | Semiconductor laser device, semiconductor laser system, optical pickup module and manufacturing for semiconductor laser system | |
US6618420B1 (en) | Monolithic multi-wavelength semiconductor laser unit | |
EP1098300B1 (en) | Optical pickup and optical disk apparatus using the same | |
US20010050531A1 (en) | Light emitting device and optical device using the same | |
US7045810B2 (en) | Monolithic multiple-wavelength laser device and method of fabricating the same | |
JP2007227504A (ja) | 半導体発光装置およびこれを利用した集積型半導体光導波路素子 | |
US20060062267A1 (en) | Semiconductor laser array and manufacturing method for semiconductor laser array | |
US7539230B2 (en) | Semiconductor laser device and method for fabricating the same | |
KR100731241B1 (ko) | 반도체 레이저 디바이스 및 반도체 레이저의 제조 방법 | |
US20090180508A1 (en) | Two-wavelength semiconductor laser device and its fabricating method | |
JP3971581B2 (ja) | 半導体レーザ素子アレイ及びその製造方法 | |
JP4047358B2 (ja) | 自励発振型半導体レーザ装置 | |
US6813299B2 (en) | Semiconductor laser device and optical disk reproducing and recording apparatus | |
JP3892637B2 (ja) | 半導体光デバイス装置 | |
JP3818815B2 (ja) | 半導体レーザ素子及びその製造方法 | |
US6738402B1 (en) | Semiconductor device with multiple laser resonators | |
JP4043105B2 (ja) | 半導体レーザー素子及びその製造方法 | |
JP2000068610A (ja) | 半導体レ―ザ装置及びそれを用いた光ディスク装置 | |
JP2006324552A (ja) | 赤色半導体レーザ素子及びその製造方法 | |
JP2000138419A (ja) | 半導体レーザ素子及びその製造方法 | |
JP2000232255A (ja) | 半導体レーザ装置およびその製造方法 | |
JP2000349387A (ja) | 半導体レーザ装置及びその作製方法 | |
JP2922010B2 (ja) | 半導体レーザ装置 | |
JP2007080934A (ja) | 半導体レーザ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040406 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070309 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070515 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070608 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |