JP2001313531A - 電力増幅器 - Google Patents

電力増幅器

Info

Publication number
JP2001313531A
JP2001313531A JP2000129902A JP2000129902A JP2001313531A JP 2001313531 A JP2001313531 A JP 2001313531A JP 2000129902 A JP2000129902 A JP 2000129902A JP 2000129902 A JP2000129902 A JP 2000129902A JP 2001313531 A JP2001313531 A JP 2001313531A
Authority
JP
Japan
Prior art keywords
power amplifier
junction
resistance
distortion
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000129902A
Other languages
English (en)
Other versions
JP3668099B2 (ja
Inventor
Keiichi Sakuno
圭一 作野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2000129902A priority Critical patent/JP3668099B2/ja
Publication of JP2001313531A publication Critical patent/JP2001313531A/ja
Application granted granted Critical
Publication of JP3668099B2 publication Critical patent/JP3668099B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

(57)【要約】 【課題】 電力増幅器を効率的に動作させる。 【解決手段】 バイポーラトランジスタTr1を増幅素
子として用いた電力増幅器において、トランジスタTr
1のベース端子Bとベース駆動電源Vbとの間に、ダイ
オード素子Dを含む歪補償回路1が接続されており、該
ダイオード素子Dの両端には抵抗素子R1が接続され
る。したがって、電源Vbから供給可能なバイアス信号
レベルが、ダイオード素子Dをオンできないような低レ
ベルであっても、抵抗素子R1を経由してバイポーラト
ランジスタTr1のベース端子Bに、電源Vbからバイ
アス信号(電圧あるいは電流)を供給できる。その結
果、歪補償回路により歪みを抑制しながら、かつ低いバ
イアス信号レベルでの増幅動作が可能となる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、電力増幅器に関
し、特に、電力の通過位相の変動を抑制することのでき
る電力増幅器に関する。
【0002】
【従来の技術】近年、携帯型電話機などの移動体通信シ
ステムに例をみるごとく、準マイクロ波、マイクロ波帯
の無線通信システムが急速に普及しているが、これには
携帯型端末機の軽量化、低消費電力化が大いに寄与して
いる。携帯型端末機の軽量化のためには、使用されるバ
ッテリは、より軽量の小容量タイプにすることが望まれ
るが、バッテリ切れするまでの時間が、すなわち該携帯
端末の使用時間が短くなるため、送信時に該端末の消費
電力のほとんどを占めている送信用電力増幅器の消費電
力の低減、つまり電力効率の向上が強く望まれる。
【0003】従来のFM(frequency modulationの
略)方式を用いた等振幅アナログ変復調システムでは、
電力増幅器を飽和状態で動作させることが可能であった
ので、電力増幅器を高い電力効率で使用することが比較
的容易であった。しかしながら、最近では、周波数利用
効率の高いQPSK(quadrature phase shift keyi
ngの略)変調方式などを用いたデジタル変復調に通信シ
ステムの主流が移行しつつある。これらのデジタル変復
調方式では、信号の振幅、位相の両方で情報が搬送され
るため、電力増幅器は入力信号を低い歪で増幅すること
が要求される。このような電力増幅器に低歪が要求され
る通信システムとしては、PDC(Personal Digital C
ellularの略)やPHS(Personal Handy-phone System
の略)、広帯域CDMA(code division multiple
accessの略)、IMT(international mobile telec
ommunicationの略)2000、EDGE(Enhanced Dat
a rate for GSM Evolutionの略)システムなどがある。
【0004】一般に電力増幅器においては、入力電力レ
ベルの増大に伴う出力電力レベルの増大が飽和状態に近
づくほど増幅器の歪および電力効率は大きくなるため、
電力効率と低歪性はトレードオフの関係にあり、歪補償
回路を該電力増幅器に付加して、高レベルの入力電力で
あっても低い歪にて動作させることによって、電力効率
の向上を図る場合が多い。
【0005】図9は、従来の電力増幅器の回路構成を示
す図である。図の電力増幅器は、特開平9−26096
4号公報に開示されたものであって、歪補償回路が付加
されたバイポーラトランジスタを用いた電力増幅器であ
る。
【0006】図中、電力増幅器は、入力電力を増幅し
て、出力電力として導出するための増幅用バイポーラト
ランジスタ(以下、トランジスタと呼ぶ)Tr1、該増
幅器における電力の通過位相の変動を抑制するために設
けられた歪補償回路10を含む。歪補償回路10は、ダ
イオード素子D、キャパシタンス素子C1ならびにバイ
アス抵抗素子R6およびR7を含む。該電力増幅器にお
いて、バイアス電圧Vbが与えられると、トランジスタ
Tr1のベースバイアス条件は、抵抗素子R6およびR
7ならびにダイオード素子Dの直流特性によって決定さ
れる。ここで、キャパシタンス素子C1は、該電力増幅
器の動作周波数において、高周波的に接地とみなせる容
量を有しており、トランジスタTr1のベース端子Bか
らダイオード素子D側を見た場合のインピーダンスは、
高周波的にはダイオード素子Dが有する抵抗成分および
容量成分のみとなる。また、高周波的には、該インピー
ダンスは、トランジスタTr1のベース端子−エミッタ
端子間に並列に接続されたのと等価となる。
【0007】図9の電力増幅器において、入力電力の信
号によってトランジスタTr1のベース端子−エミッタ
端子間の瞬時電圧レベルは時間的に変動するが、ベース
端子−エミッタ端子間はダイオード特性を有するため、
該瞬時電圧レベルは無信号時の電圧レベルを基準とした
場合、高電圧側と低電圧側の変動は対称にならず、入力
電力信号によって平均電圧は変動する。ダイオード特性
においては、両端電圧が高くなり電流が増加すると、イ
ンピーダンスが低下するため高電圧側の電圧振幅は小さ
くなって、入力電力信号によって平均電圧は低電圧側に
シフトし、また、該シフト量は入力電力信号のレベルが
増大するに従って大きくなる。
【0008】ダイオードが有する容量成分は、ダイオー
ドの両端電圧依存性を有するため、入力電力の増大によ
る上述の電圧シフトによってトランジスタTr1のベー
ス端子B−エミッタ端子間の容量が変化して、ベース端
子B側から見たトランジスタTr1のリアクタンス成分
が変化するため信号の通過位相が変化する。これは、い
わゆる振幅−位相歪であり、電力増幅器の歪要因とな
る。
【0009】そこで、図9においては、ダイオード素子
Dとキャパシタンス素子C1を含んで構成される歪補償
回路10を付加することによって、トランジスタTr1
のベース端子−エミッタ端子間の容量の非線形性に起因
する位相歪を補償している。すなわち入力電力の増大に
よってトランジスタTr1のベース端子−エミッタダイ
オード部間の平均電圧は低下するが、同時にトランジス
タTr1のベース端子−エミッタ端子と高周波的に並列
接続されたダイオード素子Dの両端平均電圧は増大す
る。そのため、入力電力の増減によるトランジスタTr
1のベース端子−エミッタダイオード容量値の変化とダ
イオード素子D1の容量値変化が打ち消し合い、電力増
幅器の通過位相の入力電力依存性が緩和されて、トラン
ジスタTr1は実効的により飽和に近い入力電力レベル
であっても、線形性を維持できるため、増幅器の電力効
率が向上する。
【0010】また、ベース駆動電源であるバイアス電圧
VbとトランジスタTr1のベース端子Bとの間が、固
定抵抗のみで接続されている場合は、入力電力が増大し
ベース電流が大きくなるほど、該固定抵抗部での電圧降
下によるベース電流増大抑制効果が高くなるため、コレ
クタ電流の増大も抑制されて、入力電力の増大による利
得の減少(いわゆる振幅−振幅歪)が生じる。一方、図
9の回路においては、ダイオード素子Dを流れるベース
電流が大きいほど、該ダイオード素子Dの抵抗成分は低
下して、電圧降下が緩和されるため、振幅−振幅歪も低
減される。
【0011】
【発明が解決しようとする課題】このように、ダイオー
ド素子Dなどの接合素子をバイアス回路部に配置して歪
補償を行なう場合、接合素子の順方向オン電圧は、シリ
コン半導体でのpn接合の場合で0.7V程度、GaA
s化合物半導体のGaAs/AlGaAsヘテロ接合の
場合で1.3V程度、GaAsと金属のショットキー接
合の場合で0.7V程度であるため、増幅用バイポーラ
トランジスタTr1を所望のバイアス状態にするために
は、上述したオン電圧分をベース端子Bへのバイアス電
圧として余分に供給する必要がある。
【0012】しかしながら、上述したように、バッテリ
駆動される携帯型端末機では、該端末機の小型化、軽量
化および低消費電力化のために、動作電圧の低減が望ま
れており、実質上無効電圧となるような上述のオン電圧
の存在は、動作電圧低減の支障になるという課題が残
る。
【0013】また、微小の歪が問題となる電力増幅器で
は、電力増幅用のバイポーラトランジスタのバイアス電
流変動による動作状態の変化によって生じる歪も極力排
除する必要がある。このバイアス電流変動の主要因の1
つは、周囲温度の変化である。図9の従来例において
は、電力増幅用のトランジスタTr1の接合部のダイオ
ード特性には本質的に温度特性がある上に、これと同じ
極性の温度特性を有する歪補償用のダイオード素子Dが
ベース端子Bのバイアス電源側に直列に接続されている
ため、増幅用のバイポーラトランジスタTr1の温度に
よるバイアス電流変動がさらに大きくなってしまう。
【0014】それゆえにこの発明の目的は、より効率良
く電力を増幅することのできる電力増幅器を提供するこ
とである。
【0015】
【課題を解決するための手段】この発明のある局面に係
る電力増幅器は、以下の特徴を有する。すなわち、ベー
ス端子に入力された電力信号を増幅して導出するエミッ
タ接地された増幅用バイポーラトランジスタと、ベース
端子にバイアス信号を供給するためのベース電源と、異
なる電気的特性を有する材料が接合されてなり、かつベ
ース電源とベース端子間に順方向に接続された接合素子
を含む歪補償回路と、接合素子の両端子に接続された抵
抗成分を含む抵抗成分素子とを備える。
【0016】この発明のある局面に係る電力増幅器は、
以下の特徴を有して構成されてもよい。すなわち、ベー
ス端子に入力された電力信号を増幅して導出するエミッ
タ接地された増幅用バイポーラトランジスタと、ベース
端子にバイアス電圧を供給するためのベース電源と、異
なる電気的特性を有する材料が接合されてなり、かつベ
ース電源とベース端子間に順方向に接続された接合素子
を含む歪補償回路と、接合素子の両端子の間に接続され
た抵抗成分を含む抵抗成分素子とを備える。
【0017】したがって、上述の電力増幅器では、接合
素子を有した歪補償回路が備えられて、増幅用バイポー
ラトランジスタのベース端子とベース電源との間におい
て順方向に接続された接合素子の両端子間に、すなわち
異なる電気的特性を有する材料が接合されてなる電位障
壁を有する両端子間に、抵抗成分素子が接続されてい
る。
【0018】それゆえに、ベース電源から供給可能なバ
イアス信号レベルが、接合素子の両端子間の電圧が該接
合素子をオンできないような低レベルであっても、抵抗
成分素子を経由して増幅用バイポーラトランジスタのベ
ース端子に、ベース電源からバイアス信号(電圧あるい
は電流)が供給可能となる。
【0019】その結果、電力増幅器においては、歪補償
回路により、増幅素子である増幅用バイポーラトランジ
スタ自体の歪み(非線形性)が補償されるとともに、電
力増幅器の増幅に際して生じる電力信号の歪が抑制され
ながら、かつ低いバイアス信号レベルでの増幅動作が可
能となり、効率よく電力信号を増幅できる。
【0020】ベース電源から供給されるバイアス信号の
電圧が駆動電圧が直流的には接合素子がオンしないよう
な低電圧であったとしても、ベース電源から抵抗成分素
子を経由した電流供給によって、増幅用バイポーラトラ
ンジスタをオンさせて、増幅作用を有するバイアス電流
領域にバイアスさせることが可能である。また、増幅用
バイポーラトランジスタのベース端子−エミッタ端子間
の瞬時電圧は入力信号の瞬時電圧によって変動し、一時
的には接合素子がオンされるため、高周波的には歪補償
回路が機能して、該電力増幅器における低歪の増幅動作
が可能となる。
【0021】入力電力信号レベルが低く、該入力電力信
号による増幅用バイポーラトランジスタのベース端子−
エミッタ端子間の瞬時電圧の変動が接合素子のオン電圧
を超えない場合には、歪補償回路は機能しないが、この
ような低レベルの入力電力信号では、増幅用バイポーラ
トランジスタにおいて生じる歪も少ないため、歪補償回
路は特に必要とされない場合が多い。
【0022】前述した抵抗成分素子によるさらなる効果
は、増幅用バイポーラトランジスタのバイアス信号の電
流の温度依存特性を緩和できることにある。つまり、接
合素子の直流的な抵抗をRdとし、抵抗成分素子の直流
抵抗をRとすると、該接合素子両端子の直流抵抗Rt
は、Rt=R*Rd/(R+Rd)となり、直流抵抗R
tの値によって、増幅用バイポーラトランジスタのバイ
アス信号の電流は変化することになる。
【0023】ここで直流抵抗Rが市販のチップ抵抗や半
導体基板上に形成された配線や半導体層による抵抗であ
る場合、直流抵抗Rの温度による変化率は抵抗Rdの温
度による変化率より一般に小さいため、直流抵抗Rの温
度Tに対する変化率は、抵抗Rの温度に対する変化率を
無視した、ΔRt/ΔT=(R/(R+Rd))2*Δ
Rd/ΔTとなる。ここで、(R/(R+Rd))2
1(Rがある場合)および(R/(R+Rd))2=1
(Rがない場合)である。それゆえに、抵抗成分素子
(抵抗R)を設けた場合には、抵抗Rtの温度による変
化率は抵抗性分素子(抵抗R)がない場合に比べて低減
されて、増幅用バイポーラトランジスタのバイアス信号
の電流の温度依存性が緩和されて、バイアス電流変動に
起因する歪の悪化も緩和される。
【0024】ここで、抵抗成分素子が接合素子の温度特
性と逆極性の特性を有すれば、さらに温度依存特性は緩
和される。
【0025】上述の抵抗成分素子は直流的に抵抗成分を
有していればよいのであって、純粋な抵抗素子である必
要性はなく、高周波的には異なるインピーダンスを有す
る、たとえば、直流的には抵抗成分を有する配線などで
あってもよい。
【0026】上述した電力増幅器において、抵抗成分素
子は歪補償回路に含まれてもよい。この場合には、少な
い回路素子で歪補償回路と前述の温度依存特性を緩和す
るための回路とが構成できて、該電力増幅器の部品点数
の増加が抑制されて、その小型化が可能となる。
【0027】上述した電力増幅器において、抵抗成分素
子は、歪補償回路とは個別に設けられてもよい。したが
って、抵抗成分素子が歪補償に悪影響を与える場合に
は、該抵抗成分素子を歪補償回路とは別個に設けること
ができる。
【0028】上述した電力増幅器において、抵抗成分素
子は、抵抗とインダクタンスの直列接続で構成されても
よい。したがって、抵抗性分素子が歪補償回路の動作に
高周波的な悪影響を及ぼす場合には、抵抗素子に直列
に、インダクタンス素子を接続して、信号の歪成分が生
じる周波数領域で該抵抗素子と該インダクタンス素子の
直列接続部のインピーダンスを高くして、歪補償回路と
しては機能しないようにすることができる。
【0029】上述の電力増幅器において接合素子は、異
なる電気的特性を有する半導体領域間の接合により構成
されてもよい。つまり歪補償用の接合素子としては、通
常は2端子のPN接合素子であっても良い。PN接合素
子としてはダイオード素子がある。
【0030】上述の接合素子は、ショットキー接合素子
であってもよい。上述の電力増幅器においては、接合素
子として、歪を補償するための歪補償用バイポーラトラ
ンジスタを有し、前述した半導体領域間の接合は、歪補
償用バイポーラトランジスタが有する端子の少なくとも
2端子の接合を用いて構成されてもよい。
【0031】したがって、歪補償用バイポーラトランジ
スタのベース端子−エミッタ端子間およびベース端子−
コレクタ端子間の接合を歪補償用接合素子として用いて
もよい。この場合には、歪補償用および増幅用として同
一構造バイポーラトランジスタを用いることが可能とな
り、両バイポーラトランジスタを同一半導体基板上に形
成できるから、該電力増幅器の小型化が可能となる。
【0032】上述の電力増幅器においては、歪補償用バ
イポーラトランジスタのコレクタ端子に駆動電圧供給す
るためのコレクタ電源をさらに備え、コレクタ端子は、
コレクタ電源に接続されるようにしてもよい。
【0033】このように歪補償用バイポーラトランジス
タのコレクタ端子をコレクタ電源に接続して、増幅用バ
イポーラトランジスタのベース端子に供給されるバイア
ス信号の電流のほとんどを、コレクタ電源から供給する
ことができる。それゆえに、通常、電力増幅器の利得制
御電源も兼ねるベース電源からの供給電流を、歪補償用
バイポーラトランジスタの電流増幅率分低減できる。そ
のため、該電力増幅器を用いた通信端末装置では、電力
増幅器の利得制御に要する供給電流を低減することが可
能となる。
【0034】また上述の電力増幅器においては、接合素
子として、歪を補償するための電界効果型トランジスタ
を有し、半導体領域間の接合は、電界効果型トランジス
タが有する端子の少なくとも2端子の接合を用いて構成
されてもよい。
【0035】したがって、電界効果型トランジスタのゲ
ート端子ー−ソース端子間およびゲート端子−ドレイン
端子間などの接合を歪補償用接合素子として用いること
ができる。
【0036】また上述した電力増幅器においては、電界
効果型トランジスタのドレイン端子に電圧を供給するた
めのドレイン電源をさらに備え、ドレイン端子は、ドレ
イン電源に接続されてもよい。したがって、歪補償用接
合素子として用いられている電界効果型トランジスタの
ドレイン端子を、ドレイン電源に接続して、増幅用バイ
ポーラトランジスタのベース端子に供給されるバイアス
信号の電流のほとんどを、ドレイン電源から供給でき
る。それゆえに、上述した歪補償用バイポーラトランジ
スタを用いる場合と同様に、該構成は該電力増幅器を低
利得制御電流動作させるのに適している。
【0037】
【発明の実施の形態】この発明の各実施の形態に係る電
力増幅器においては、歪補償回路により次のよな歪補償
がなされる。つまり、増幅素子である増幅用バイポーラ
トランジスタ自体の歪み(非線形性)が補償されるとと
もに、電力増幅器の増幅に際して生じる電力信号の歪が
補償される。この詳細を、以下に、図面を参照して詳細
に説明する。
【0038】(実施の形態1)図1(A)〜(D)は、
この発明の実施の形態1に係る電力増幅器の構成図であ
る。図中、電力増幅器は、増幅用エミッタ接地型バイポ
ーラトランジスタTr1、ベース駆動電源Vb、ベース
駆動電源VbとトランジスタTr1のベース端子Bとの
間に接続された歪補償回路1および歪補償回路1に関連
して設けられた抵抗素子R1を含む。歪補償回路1は図
1(B)、図1(C)および図1(D)の歪補償回路1
A、1Bおよび1Cとして参照される。
【0039】図1(B)には、図1(A)の歪補償回路
1の直流的な等価回路である歪補償回路1Aが示され
る。図において歪補償回路1Aはダイオード素子Dおよ
び抵抗素子素子R2、R3およびR4を含む。ダイオー
ド素子Dは歪補償回路1Aを構成する素子の一部となり
ベース駆動電源VbとトランジスタTr1のベース端子
Bとの間に接続された接合素子である。抵抗R2および
R4は歪補償回路1において、接合素子であるダイオー
ド素子Dと直流的に直列に接続されている抵抗成分であ
る。抵抗素子R3は、ベース駆動電源Vbから供給され
る電圧あるいは電流に対して、トランジスタTr1およ
びダイオード素子Dを適切なバイアス状態に設定するた
めのバイアス用抵抗として作用する。ここで、抵抗素子
R2およびR4は場合によっては歪補償に寄与する場合
もあれば、トランジスタTr1およびダイオード素子D
のバイアス用抵抗として機能する場合もある。
【0040】また、歪補償回路1Aでの歪補償の度合い
およびベース駆動電源Vbからの供給電圧ならびに電流
値によって、抵抗素子R2、R3およびR4の抵抗値は
適宜調整されるものであり、抵抗素子R2、R3および
R4が必要ない場合もある。入力電力の信号は、トラン
ジスタTr1のベース端子B側から入力されて、該トラ
ンジスタTr1のコレクタ端子側から導出されて、出力
電力の信号として得られる。抵抗素子R1は接合素子で
あるダイオード素子Dの両端に、少なくとも直流的に接
続されている抵抗素子である。
【0041】図1(B)の歪補償回路1Aでは、接合素
子であるダイオード素子Dと直流的に接続された抵抗素
子R2およびR4を介して、抵抗素子R1がダイオード
素子Dと間接的に接続されているが、抵抗R2およびR
4の抵抗値が0の場合には、直接接続されることにな
る。
【0042】図1(C)は、図1(B)の回路構成に、
交流的に機能する回路素子が付加された第1の回路例を
示すものであって、ここでは図9で示された従来の回路
において、ダイオード素子Dと接地間にキャパシタンス
素子C1が接続された歪補償回路1Bが示されている。
【0043】図1(D)は、図1(B)の回路構成にお
いて、交流的に機能する回路素子が付加された第2の回
路例が示されている。ここでは、図1(C)中のキャパ
シタンス素子C1を、該キャパシタンス素子C1と抵抗
素子R5の直列回路で置換した回路となっている。トラ
ンジスタTr1のベース端子B側から歪補償回路1Bを
見たインピーダンス、さらにその接合素子であるダイオ
ード素子Dによる非線形性は、キャパシタンス素子C1
および抵抗素子R5にも依存する。それゆえに、ダイオ
ード素子D1だけでは最適補償できない場合に、抵抗素
子R5およびキャパシタンス素子C1の値を調整するこ
とで、さらなる歪補償調整が可能であり、図1(C)の
それよりも歪補償の自由度は高い。
【0044】本実施の形態では、歪補償回路1に含まれ
て、増幅用バイポーラトランジスタTr1のベース端子
Bとベース駆動電源Vbとの間に、直流的には直列に接
続されたpn接合などの電位障壁を有する接合素子であ
るダイオード素子Dの両端間に抵抗素子R1が接続され
ているので、ベース駆動電源Vbから供給可能な電圧が
該接合素子(ダイオード素子D)の両端電圧が該接合素
子のオン電圧以下となるような低電圧レベルであったと
しても、抵抗素子R1を経由して、増幅用バイポーラト
ランジスタTr1のベース端子Bにベース駆動電源Vb
から電圧あるいは電流を供給可能である。そのため、電
力増幅器としては、歪補償回路による低歪動作および低
いベース駆動電圧レベルでの増幅動作の両立が可能とな
る。
【0045】また、増幅用バイポーラトランジスタTr
1のベース端子−エミッタ端子間の瞬時電圧は入力信号
の瞬時電圧によって変動し、一時的には歪補償用の接合
素子であるダイオード素子Dがオンするため、高周波的
には歪補償回路1が機能して、増幅器の低歪動作が可能
となる。
【0046】なお、入力電力のレベルが低く、該入力電
力による増幅用バイポーラトランジスタTr1のベース
端子−エミッタ端子間の瞬時電圧の変動が接合素子(ダ
イオード素子D)のオン電圧を超えない場合には、歪補
償回路1は機能しないが、このような低い入力電力のレ
ベルでは、増幅用バイポーラトランジスタTr1で生じ
る歪も少ないため、歪補償回路1は特に必要とされない
場合が多い。
【0047】また、抵抗素子R1によるさらなる効果
は、増幅用バイポーラトランジスタTr1のバイアス電
流の温度依存特性を緩和できることにある。接合素子
(ダイオード素子D)は直流的な抵抗Rdを有して、抵
抗素子R1は直流抵抗Rを有すると想定すると、接合素
子(ダイオード素子D)の両端の直流抵抗Rtは、Rt
=R*Rd/(R+Rd)となる。したがって、接合素
子(ダイオード素子D)の両端の直流抵抗Rtの値によ
って、増幅用バイポーラトランジスタTr1のバイアス
電流は変化することになる。抵抗素子R1が市販のチッ
プ抵抗や半導体基板上に形成された配線や半導体層によ
る抵抗である場合、その直流抵抗Rの温度による変化率
は、接合素子(半導体素子D)の直流的な抵抗Rdの温
度による変化率より一般に小さい。そのため、直流抵抗
Rtの温度Tに対する変化率δRt/δTは、直流抵抗
Rの温度に対する変化率を無視することで、δRt/δ
T=(R/(R+Rd))2*δRt/δTと近似され
る。
【0048】ここで、(R/(R+Rd))2<1(R
1がある場合)および(R/(R+Rd))2=1(R
1が無い場合)であるので、直流抵抗Rによって直流抵
抗Rtの温度による変化率δRt/δTは、直流抵抗R
がない場合に比べ低減され、増幅用バイポーラトランジ
スタTr1のバイアス電流の温度依存特性が緩和され、
バイアス電流変動に起因する歪の悪化も緩和される。こ
こで、抵抗素子が前述の接合素子の温度特性と逆極性の
特性を有すれば、さらに温度依存特性は緩和される。こ
の場合、抵抗素子R1は、直流的に抵抗成分を有してい
ればよいのであって、純粋な抵抗素子である必要は必ず
しもなく、高周波的には異なるインピーダンスを有する
もの、たとえば、直流的には抵抗成分を有する配線など
であってもよい。
【0049】(実施の形態2)次に実施の形態2につい
て説明する。図2(A)および(B)は、この発明の実
施の形態2に係る電力増幅器の回路構成を示す図であ
る。図2(A)の電力増幅器においては、歪補償回路1
1が採用される。図2(B)において歪補償回路11は
実施の形態1で示された抵抗素子R1が歪補償回路1中
の構成素子として用いられている。図2(A)と(B)
においては、図1(A)〜(D)と同一のものについて
は同一符号が付されており、実施の形態1と同じ機能を
有するので詳細説明は省略する。
【0050】本実施の形態2の歪補償回路11において
は、図示されるように抵抗素子R1が歪補償回路1中に
含まれて、歪補償回路を構成する素子としての役割と、
バイポーラトランジスタTr1のバイアス電流の温度依
存特性を緩和する役割とを兼ねているため、少ない回路
素子で歪補償回路とバイポーラトランジスタTr1のバ
イアス電流の温度依存特性を緩和するための回路とを構
成できて、該電力増幅器の部品点数が減少し小型化が可
能となる。
【0051】(実施の形態3)次に、実施の形態3につ
いて説明する。図3は、実施の形態3に係る電力増幅器
の回路構成を示す図である。本実施の形態では実施の形
態1で示された回路構成にさらにインダクタンス素子L
が追加されている。該インダクタンス素子Lは図示され
るように抵抗素子R1に直列に接続されている。
【0052】本実施の形態3の構成においては、直流的
には実施の形態1と等価であるから、本実施の形態3に
より増幅用バイポーラトランジスタTr1のバイアス電
流の温度依存特性が緩和される点は、実施の形態1で説
明したのと同様である。
【0053】前述した実施の形態1において抵抗素子R
1が歪補償回路1の動作に高周波的な悪影響を与える場
合などに、本実施の形態3の回路構成が採用されると、
高周波的にはインダクタンス素子Lのインピーダンスが
高くなるので、抵抗素子R1とインダクタンス素子Lの
直列回路の両端のインピーダンスが高くなり、該直列回
路は該回路と並列に接続されている歪補償回路1の高周
波的な動作への影響を低減するように作用する。つま
り、信号の歪成分が生じる周波数領域で該抵抗素子R1
と該インダクタンス素子Lの直列接続部のインピーダン
スを高くして、歪補償回路としては機能しないようにす
ることが効果的である。
【0054】また、前述した実施の形態2のように、抵
抗素子R1が歪補償回路1に組込まれている場合におい
ては、最適な歪補償をするための抵抗素子R1の抵抗値
と、トランジスタTr1へ供給されるバイアス電流の温
度依存特性を緩和するために最適な抵抗素子R1の抵抗
値とは必ずしも一致しない。そのため、トランジスタT
r1に供給されるバイアス電流の温度依存特性を緩和す
るために最適な値の抵抗素子R1を選択すると、最適な
歪補償を行なうことができず、電力増幅器は十分な低歪
動作が行なえないというトレードオフの状態が生じる場
合がある。
【0055】これに対して、本実施の形態3では、抵抗
素子R1を、歪補償回路1の最適設計とは無関係にトラ
ンジスタTr1に供給されるバイアス電流の温度依存特
性を緩和するための最適な抵抗値に設定することができ
るから、上述したようなトレードオフの問題を解消でき
る。
【0056】(実施の形態4)次に実施の形態4につい
て説明する。図4〜図8は実施の形態4に係る電力増幅
回路の回路構成を示す図である。本実施の形態4では、
図4に示されるように、前述した実施の形態1における
歪補償回路1に代替して歪補償回路12が設けられる。
歪補償回路12では、歪補償回路1の接合素子である2
端子のダイオード素子Dに代替して、バイポーラトラン
ジスタTr2のベース端子−エミッタ端子間の接合が用
いられている。バイポーラトランジスタTr2のベース
端子−エミッタ端子間の接合も、ダイオード特性を有す
るので、歪補償用接合素子として用いることが可能であ
る。
【0057】本実施の形態の場合、バイポーラトランジ
スタTr2として増幅用バイポーラトランジスタTr1
と同一構造のトランジスタを用いることが可能なので、
トランジスタTr1とTr2とは同一の半導体基板上に
形成することが可能となり、電力増幅器の小型化が可能
となる。
【0058】また、本実施の形態では、図4に示される
ようにバイポーラトランジスタTr2のコレクタは開放
状態となっているが、図5の歪補償回路13に示される
ように回路中の他の素子と接続されるようにしてもよ
い。図5の歪補償回路13においては、バイポーラトラ
ンジスタTr2のコレクタ端子は、バイポーラトランジ
スタTr2のベース端子と抵抗素子R3を介して接続さ
れた状態になっている。この場合であってもトランジス
タTr2のエミッタ端子側から見てトランジスタTr2
のベース側あるいはコレクタ端子側との間は、電位障壁
による接合特性を有しており、歪補償用接合素子として
機能する。
【0059】なお、図4と図5の構成においては、トラ
ンジスタTr2のエミッタ端子とコレクタ端子が入れ替
わっても、バイポーラトランジスタTr1のベース端子
BとトランジスタTr2のベース端子との間には接合素
子としての特性を機能させることができるので、歪補償
回路として機能する。
【0060】また、図6の歪補償回路14に示されてい
るように、トランジスタTr2のコレクタ端子をベース
駆動電源Vbとは別のトランジスタTr2のコレクタ駆
動電源Vcに接続してもよい。この場合、トランジスタ
Tr2がベース駆動電源Vbによってオンしていると、
トランジスタTr2のコレクタ電流は、トランジスタT
r2のベース電流よりもトランジスタTr2の電流増幅
率倍大きくなる。トランジスタTr2のエミッタ端子か
らトランジスタTr1のベース端子Bに供給される電流
は、主として、コレクタ駆動電源Vcから供給されるた
め、通常は、電力増幅器の利得制御電源を兼ねるベース
駆動電源Vbからの供給電流の低減が可能となる。
【0061】通常、このような電力増幅器の利得制御回
路の電流供給能力は数mA以下の場合が多く、電力増幅
器においても低制御電流動作の要望が強いため、このよ
うな電力増幅器は低利得制御電流動作に適している。
【0062】携帯型の通信端末機での電力増幅器の利得
制御回路は、該端末機が有限の供給電力を有するバッテ
リ駆動の関係上、バッテリ切れまでの通信時間を延長す
るために、通信システムの法的規格には現われない端末
内部の該利得制御に要する消費電力を低減するため、供
給可能電流が極力低く抑えられている。したがって、ベ
ース駆動電源Vbからの供給電流が低減できる図6の構
成によれば、電力増幅器がバッテリ駆動の携帯端末機に
組込まれた場合には、より効果的である。
【0063】また、図4においては、歪補償用の接合素
子としてバイポーラトランジスタTr2のベース端子−
エミッタ端子間の接合が用いられているが、バイポーラ
トランジスタTr2に代替して、電界効果型トランジス
タFETを用い、そのゲート端子−ソース端子間、ある
いはゲート端子−ドレイン端子間の接合を歪補償用の接
合素子として用いてもよい。その場合は、たとえば図4
と対比して、図7に示されるような回路構成の歪補償回
路15となる。
【0064】図7では、電界効果型トランジスタFET
のゲート端子−ソース端子間の接合は、歪補償用の接合
素子として用いられている。ドレイン端子は図7では開
放状態にあるが、ドレイン端子は図8の歪補償回路16
に示されるようにドレイン駆動電源Vdに接続されてい
てもよい。この場合は、図6の場合と同様に、電界効果
型トランジスタFETの電流増幅作用によって、トラン
ジスタTr1のベース端子Bに供給される電流の大半
は、ドレイン駆動電源Vdから供給されることになるの
で、利得制御を行なうベース駆動電源Vbから供給すべ
き電流を低減することができる。
【0065】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
【図面の簡単な説明】
【図1】 (A)〜(D)は、この発明の実施の形態1
に係る電力増幅器の構成図である。
【図2】 (A)および(B)は、この発明の実施の形
態2に係る電力増幅器の回路構成を示す図である。
【図3】 この発明の実施の形態3に係る電力増幅器の
回路構成を示す図である。
【図4】 この発明の実施の形態4に係る電力増幅回路
の回路構成を示す図である。
【図5】 この発明の実施の形態4に係る電力増幅回路
の回路構成を示す図である。
【図6】 この発明の実施の形態4に係る電力増幅回路
の回路構成を示す図である。
【図7】 この発明の実施の形態4に係る電力増幅回路
の回路構成を示す図である。
【図8】 この発明の実施の形態4に係る電力増幅回路
の回路構成を示す図である。
【図9】 従来の電力増幅器の回路構成を示す図であ
る。
【符号の説明】
1 歪補償回路、D 歪補償用接合素子、Tr1 増幅
用バイポーラトランジスタ、Tr2 歪補償用接合素子
としてのバイポーラトランジスタ、FET 歪補償用接
合素子としての電界効果型トランジスタ、D1 ダイオ
ード素子、R1〜R7 抵抗素子、C1 キャパシタン
ス素子、L インダクタンス素子。
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5J090 AA01 AA41 CA02 CA26 CA36 FA10 FN01 FN06 GN01 HA02 HA09 HA18 HA19 HA25 HA29 HA33 KA00 KA12 MA21 5J091 AA01 AA41 CA02 CA26 CA36 FA10 HA02 HA09 HA18 HA19 HA25 HA29 HA33 KA00 KA12 MA21 UW08 5J092 AA01 AA41 CA02 CA26 CA36 FA10 GR09 HA02 HA09 HA18 HA19 HA25 HA29 HA33 KA00 KA12 MA21

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 ベース端子に入力された電力信号を増幅
    して導出するエミッタ接地された増幅用バイポーラトラ
    ンジスタと、前記ベース端子にバイアス信号を供給する
    ためのベース電源と、異なる電気的特性を有する材料が
    接合されてなり、かつ前記ベース電源と前記ベース端子
    間に順方向に接続された接合素子を含む歪補償回路と、
    前記接合素子の両端子の間に接続された抵抗成分を含む
    抵抗成分素子とを備えた、電力増幅器。
  2. 【請求項2】 前記抵抗成分素子は、前記歪補償回路に
    含まれることを特徴とする、請求項1に記載の電力増幅
    器。
  3. 【請求項3】 前記抵抗成分素子は、前記歪補償回路と
    は個別に設けられていることを特徴とする、請求項1に
    記載の電力増幅器。
  4. 【請求項4】 前記抵抗成分素子は、抵抗素子とインダ
    クタンス素子の直列接続で構成されることを特徴とす
    る、請求項3に記載の電力増幅器。
  5. 【請求項5】 前記接合素子は、異なる電気的特性を有
    する半導体領域間の接合により構成されることを特徴と
    する、請求項1ないし4のいずれかに記載の電力増幅
    器。
  6. 【請求項6】 前記接合素子として、前記歪を補償する
    ための歪補償用バイポーラトランジスタを有し、 前記半導体領域間の接合は、前記歪補償用バイポーラト
    ランジスタが有する端子の少なくとも2端子の接合を用
    いて構成されていることを特徴とする、請求項5に記載
    の電力増幅器。
  7. 【請求項7】 前記歪補償用バイポーラトランジスタの
    コレクタ端子に駆動電圧供給するためのコレクタ電源を
    さらに備え、 前記コレクタ端子は、前記コレクタ電源に接続されてい
    ることを特徴とする、請求項6に記載の電力増幅器。
  8. 【請求項8】 前記接合素子として、前記歪を補償する
    ための電界効果型トランジスタを有し、 前記半導体領域間の接合は、前記電界効果型トランジス
    タが有する端子の少なくとも2端子の接合を用いて構成
    されていることを特徴とする、請求項5に記載の電力増
    幅器。
  9. 【請求項9】 前記電界効果型トランジスタのドレイン
    端子に電圧を供給するためのドレイン電源をさらに備
    え、 前記ドレイン端子は、前記ドレイン電源に接続されてい
    ることを特徴とする、請求項8に記載の電力増幅器。
JP2000129902A 2000-04-28 2000-04-28 電力増幅器 Expired - Fee Related JP3668099B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000129902A JP3668099B2 (ja) 2000-04-28 2000-04-28 電力増幅器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000129902A JP3668099B2 (ja) 2000-04-28 2000-04-28 電力増幅器

Publications (2)

Publication Number Publication Date
JP2001313531A true JP2001313531A (ja) 2001-11-09
JP3668099B2 JP3668099B2 (ja) 2005-07-06

Family

ID=18639104

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000129902A Expired - Fee Related JP3668099B2 (ja) 2000-04-28 2000-04-28 電力増幅器

Country Status (1)

Country Link
JP (1) JP3668099B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005067139A1 (ja) * 2004-01-05 2005-07-21 Nec Corporation 増幅器
US7400202B2 (en) 2005-11-08 2008-07-15 Mitsubishi Electric Corporation Bias circuit for power amplifier operated by a low external reference voltage
JP2008219327A (ja) * 2007-03-02 2008-09-18 Sharp Corp 電力増幅器及び通信装置
CN1838527B (zh) * 2002-02-27 2010-09-29 夏普公司 功率放大器
JP2020202565A (ja) * 2019-06-11 2020-12-17 アナログ・ディヴァイシス・インターナショナル・アンリミテッド・カンパニー 適応型結合配置を用いたバイアス回路のアンプへの結合

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1838527B (zh) * 2002-02-27 2010-09-29 夏普公司 功率放大器
WO2005067139A1 (ja) * 2004-01-05 2005-07-21 Nec Corporation 増幅器
US7768345B2 (en) 2004-01-05 2010-08-03 Nec Corporation Amplifier
US7400202B2 (en) 2005-11-08 2008-07-15 Mitsubishi Electric Corporation Bias circuit for power amplifier operated by a low external reference voltage
JP2008219327A (ja) * 2007-03-02 2008-09-18 Sharp Corp 電力増幅器及び通信装置
JP2020202565A (ja) * 2019-06-11 2020-12-17 アナログ・ディヴァイシス・インターナショナル・アンリミテッド・カンパニー 適応型結合配置を用いたバイアス回路のアンプへの結合
JP7074802B2 (ja) 2019-06-11 2022-05-24 アナログ・ディヴァイシス・インターナショナル・アンリミテッド・カンパニー 適応型結合配置を用いたバイアス回路のアンプへの結合

Also Published As

Publication number Publication date
JP3668099B2 (ja) 2005-07-06

Similar Documents

Publication Publication Date Title
US9337787B2 (en) Power amplifier with improved low bias mode linearity
US6897728B2 (en) High frequency power amplifier module and wireless communication system
JP3641184B2 (ja) バイポーラトランジスタを用いた高周波電力増幅器
US20040108900A1 (en) Saturated power amplifier with selectable and variable output power levels
JP4287190B2 (ja) 高周波増幅回路
US7936219B2 (en) Power amplifier bias circuit
US20190068131A1 (en) Power amplifier module
US20070096804A1 (en) Transmitting output stage with adjustable output power and process for amplifying a signal in a transmitting output stage
US11431305B2 (en) Power amplifier module and power amplification method
JP2010124433A (ja) 高周波電力増幅器
KR20050093821A (ko) 도허티 증폭기
JP3607855B2 (ja) 電力増幅器
KR101300324B1 (ko) 전력 증폭기
JP2007036973A (ja) 電力増幅器および通信装置
JP4694772B2 (ja) 電力増幅器のバイアス制御回路
JPH1075130A (ja) トランジスタ電力増幅器
CN113054915A (zh) 一种应用于射频功率放大器的温度补偿偏置电路
CN113114121A (zh) 一种用于射频功率放大器的偏置电路
JP2000505972A (ja) 高入力インピーダンスと高電力効率を有する線形高周波増幅器
US6873207B2 (en) Power amplification circuit and communication device using the same
KR20030043892A (ko) 전력증폭기를 위한 능동 바이어스 회로
JP3668099B2 (ja) 電力増幅器
JP2006303850A (ja) 高周波電力増幅回路および無線通信端末
JP3808064B2 (ja) 電力増幅器を備える通信装置
JP2002271146A (ja) 高周波電力増幅器、高周波電力出力方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040928

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050407

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080415

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090415

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090415

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100415

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100415

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110415

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120415

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120415

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130415

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130415

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees