JP2001313436A - Method for forming end face of semiconductor layer and semiconductor device - Google Patents
Method for forming end face of semiconductor layer and semiconductor deviceInfo
- Publication number
- JP2001313436A JP2001313436A JP2001127483A JP2001127483A JP2001313436A JP 2001313436 A JP2001313436 A JP 2001313436A JP 2001127483 A JP2001127483 A JP 2001127483A JP 2001127483 A JP2001127483 A JP 2001127483A JP 2001313436 A JP2001313436 A JP 2001313436A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- gan
- film
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、半導体層の端面
の形成方法および半導体装置に関し、例えば、ＧａＮな
どの窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体
発光素子の光放出端面の形成に適用して好適なものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming an end face of a semiconductor layer and a semiconductor device, for example, for forming a light emitting end face of a semiconductor light emitting device using a nitride III-V compound semiconductor such as GaN. It is suitable for application.
【０００２】[0002]
【従来の技術】ＧａＮ、ＡｌＧａＮ、ＧａＩｎＮなどの
窒化物（ナイトライド）系ＩＩＩ−Ｖ族化合物半導体
は、その禁制帯幅が１．８ｅＶから６．２ｅＶに亘って
おり、赤色から紫外線の発光が可能な発光素子の実現が
理論上可能であるため、近年、注目を集めている。2. Description of the Related Art Nitride (nitride) -based III-V compound semiconductors such as GaN, AlGaN, and GaInN have band gaps ranging from 1.8 eV to 6.2 eV, and emit red to ultraviolet light. In recent years, attention has been paid to the realization of a possible light-emitting element because it is theoretically possible.
【０００３】この窒化物系ＩＩＩ−Ｖ族化合物半導体に
より発光ダイオード（ＬＥＤ）や半導体レーザなどを製
造する場合には、ＧａＮ、ＡｌＧａＮ、ＧａＩｎＮなど
を多層に積層し、発光層（活性層）をｎ型クラッド層お
よびｐ型クラッド層によりはさんだ構造を形成する必要
がある。When a light emitting diode (LED), a semiconductor laser, or the like is manufactured from the nitride III-V compound semiconductor, GaN, AlGaN, GaInN, etc. are laminated in multiple layers, and the light emitting layer (active layer) is n. It is necessary to form a structure sandwiched between the mold cladding layer and the p-cladding layer.
【０００４】さて、半導体レーザを製造する場合には、
共振器端面、すなわち光放出端面の形成が必要であり、
この端面形成は通常、劈開により行われている。そこ
で、ＧａＮ系半導体レーザにおいても、劈開により端面
を形成することが試みられている。When manufacturing a semiconductor laser,
It is necessary to form a cavity end face, that is, a light emission end face,
This end face formation is usually performed by cleavage. Therefore, it has been attempted to form an end face by cleavage also in a GaN-based semiconductor laser.
【０００５】一方、ＧａＮ系半導体の結晶成長に用いら
れる一つの主要な基板として、いわゆる６Ｈ（０００
１）面ＳｉＣ基板があるが、この６Ｈ（０００１）面Ｓ
ｉＣ基板はその上に成長するＧａＮ系半導体と面内の軸
方向が互いに一致し、｛２−１−１０｝面（「Ａ面」と
呼ばれる）に沿って劈開される。On the other hand, as one main substrate used for crystal growth of a GaN-based semiconductor, a so-called 6H (000
1) Although there is a plane SiC substrate, the 6H (0001) plane S
The iC substrate and the GaN-based semiconductor grown thereon have the same in-plane axial direction, and are cleaved along the {2-1-10} plane (called “A plane”).
【０００６】また、ＧａＮ系半導体の結晶成長に用いら
れるもう一つの主要な基板としてサファイア基板がある
が、このサファイア基板はＳｉＣ基板に比べて安価であ
り、大型のものが市販されている。そして、すでにこの
サファイア基板を用いて製造されたＧａＮ系ＬＥＤが市
販されている。A sapphire substrate is another main substrate used for crystal growth of a GaN-based semiconductor. The sapphire substrate is less expensive than a SiC substrate, and a large sapphire substrate is commercially available. A GaN-based LED manufactured using this sapphire substrate is already on the market.
【０００７】産業的見地から見たときには、この安価な
サファイア基板を用いてＧａＮ系半導体レーザを実現す
ることの意義は非常に大きい。しかしながら、よく用い
られる（０００１）面（「Ｃ面」と呼ばれる）サファイ
ア基板は、その面内に劈開性の軸を有していないため、
このサファイア基板上にレーザ構造を構成するＧａＮ系
半導体層を成長させた後に基板を劈開することによって
は、良好な光放出端面を形成することはできない。｛１
１−２０｝面（「Ａ面」と呼ばれる）サファイア基板を
用いると劈開しやすいと言われているが、実用的に満足
できるものは得られていない。From an industrial point of view, it is very significant to realize a GaN-based semiconductor laser using this inexpensive sapphire substrate. However, a frequently used (0001) plane (called “C plane”) sapphire substrate does not have a cleavage axis in that plane.
By growing the GaN-based semiconductor layer constituting the laser structure on the sapphire substrate and then cleaving the substrate, it is not possible to form a good light emitting end face. $ 1
It is said that a 1-20 ° sapphire substrate (called “A-plane”) can be easily cleaved by using a sapphire substrate, but a practically satisfactory one has not been obtained.
【０００８】そこで、このＣ面サファイア基板上にＧａ
Ｎ系半導体を成長させることにより形成されるＧａＮ系
半導体レーザにおいては、Ｃ面サファイア基板上にＧａ
Ｎ系半導体層を成長させてレーザ構造を形成した後、こ
れらのＧａＮ系半導体層を反応性イオンエッチング（Ｒ
ＩＥ）法により気相エッチングすることにより光放出端
面を形成している（例えば、Jpn.J.Appl.Phys.35(1996)
L74)。Therefore, Ga is placed on the C-plane sapphire substrate.
In a GaN-based semiconductor laser formed by growing an N-based semiconductor, Ga on a C-plane sapphire substrate is used.
After the N-based semiconductor layers are grown to form a laser structure, these GaN-based semiconductor layers are subjected to reactive ion etching (R
The light-emitting end face is formed by vapor phase etching using the IE) method (for example, Jpn. J. Appl. Phys. 35 (1996)).
L74).
【０００９】しかしながら、ＧａＮ系半導体は非常に固
い物質であることから、エッチングに用いられるマスク
とのエッチング選択性が４程度と小さく、良好な光放出
端面は得られていない。また、その光放出端面に形成さ
れる凹凸は光散乱の原因となる程に大きい。However, since the GaN-based semiconductor is a very hard substance, the etching selectivity with respect to a mask used for etching is as small as about 4, and a good light emitting end face has not been obtained. Further, the unevenness formed on the light emitting end face is so large as to cause light scattering.
【００１０】さらに、サファイア基板は電気的に絶縁性
の基板であることから、その上に形成したＧａＮ系半導
体レーザはその２端子とも上面から取り出さなければな
らないため、複雑な製造プロセスを用いなければならな
い。また、ＧａＮ系半導体レーザをいわゆるフェースダ
ウン設置する場合には、ＧａＡｓ系半導体レーザなどを
フェースダウン設置する場合に比べて高度な技術を用い
なければならない。Further, since the sapphire substrate is an electrically insulating substrate, the two terminals of the GaN semiconductor laser formed thereon must be taken out from the upper surface. No. Further, when a GaN-based semiconductor laser is installed face-down, a more advanced technique must be used than when a GaAs-based semiconductor laser or the like is installed face-down.
【００１１】一方、最近、基板の接合技術を利用してＧ
ａＮ層に劈開面からなる端面を形成する試みがなされて
いる（Appl.Phys.Lett.68(1996)2147)。この方法によれ
ば、Ｃ面サファイア基板上にＧａＮ層を成長させ、この
ＧａＮ層の表面にＩｎＰ基板を圧着して７５０℃で６０
分間熱処理を行うことによりそれらを接合し、さらにＣ
面サファイア基板をその裏面側からラッピングして劈開
に十分な厚さまで薄くした後、ＧａＮ層およびＣ面サフ
ァイア基板を劈開することによりＧａＮ層に劈開面から
なる端面を形成している。そして、この文献において
は、この方法によりｎ型ＧａＮ層とｎ型ＩｎＰ層との接
合を形成している。しかしながら、このｎ型ＧａＮ／ｎ
型ＩｎＰ接合の電流−電圧特性はダイオード特性とな
り、これは、電子がｎ型ＩｎＰ層側からｎ型ＧａＮ層側
に移動するときにポテンシャル障壁があることを示して
いる。On the other hand, recently, using a bonding technique of a substrate,
Attempts have been made to form an end face composed of a cleavage plane in the aN layer (Appl. Phys. Lett. 68 (1996) 2147). According to this method, a GaN layer is grown on a C-plane sapphire substrate, and an InP substrate is pressure-bonded to the surface of the GaN layer at 750 ° C.
They are joined by performing a heat treatment for
After the plane sapphire substrate is wrapped from its back side to reduce its thickness to a thickness sufficient for cleavage, the GaN layer and the C-plane sapphire substrate are cleaved to form an end face composed of a cleavage plane on the GaN layer. In this document, a junction between an n-type GaN layer and an n-type InP layer is formed by this method. However, this n-type GaN / n
The current-voltage characteristics of the type InP junction become diode characteristics, which indicates that there is a potential barrier when electrons move from the n-type InP layer side to the n-type GaN layer side.
【００１２】ところで、半導体レーザにおいては通常、
ｐ層が表面側となる。したがって、上述のようなＩｎＰ
基板の接合技術を用いて半導体レーザを製造する場合に
は、そのＩｎＰ基板としてｐ型のものを用いる必要があ
る。しかしながら、ｐ型ＩｎＰ基板を用いると、非常に
大きな問題が生じる。すなわち、ＧａＮとＩｎＰとのエ
ネルギーバンドの接続は、現状では明確ではないが、計
算によれば、Ｎの大きな電気陰性度によりＧａＮの価電
子帯は非常に低くなると予想されている（Jpn.J.Appl.P
hys.32(1993)4413) 。また、半導体中のＦｅのエネルギ
ー準位を基準にした報告もあり（Materials Science an
d Engineering B29(1995)61)、それによると、ＧａＮと
ＩｎＰとの価電子帯の頂上のエネルギー差は１．７ｅＶ
である。これらによれば、ＧａＮとＩｎＰとのバンド接
続は、図１２および図１３に示すようになると予想され
る。ここで、図１２はフラットバンドモデルによるＧａ
ＮとＩｎＰとのバンド接続を示し、図１３はｐ型ＧａＮ
とｐ型ＩｎＰとのバンド接続を示す。なお、図１２およ
び図１３において、Ｅc は伝導帯の下端のエネルギー、
Ｅv は価電子帯の上端のエネルギー、ＥF はフェルミエ
ネルギーを示す。また、図１２において、Ｅg1＝３．４
ｅＶ、Ｅg2＝１．３４ｅＶ、ΔＥc ＝０．３６ｅＶ、Δ
Ｅv ＝１．７ｅＶである。By the way, in a semiconductor laser, usually,
The p layer is on the surface side. Therefore, the above InP
When a semiconductor laser is manufactured by using a substrate bonding technique, it is necessary to use a p-type InP substrate. However, when a p-type InP substrate is used, a very serious problem occurs. That is, although the connection of the energy band between GaN and InP is not clear at present, according to calculations, it is expected that the valence band of GaN will be very low due to the large electronegativity of N (Jpn.J .Appl.P
hys.32 (1993) 4413). There is also a report based on the energy level of Fe in a semiconductor (Materials Science an
d Engineering B29 (1995) 61), which states that the energy difference at the top of the valence band between GaN and InP is 1.7 eV.
It is. According to these, the band connection between GaN and InP is expected to be as shown in FIG. 12 and FIG. Here, FIG. 12 shows Ga by a flat band model.
FIG. 13 shows a band connection between N and InP, and FIG.
4 shows a band connection between P-type and p-type InP. In FIGS. 12 and 13, E c is the energy at the lower end of the conduction band,
E v indicates the energy at the upper end of the valence band, and E F indicates the Fermi energy. In FIG. 12, E g1 = 3.4.
eV, E g2 = 1.34 eV, ΔE c = 0.36 eV, Δ
E v = 1.7 eV.
【００１３】図１３からわかるように、ｐ型ＩｎＰ側か
ら正孔を注入するときには、１ｅＶ以上の高さの正孔に
対する障壁ΔＥが形成されるため、通電が困難となり、
半導体レーザの動作は実際上困難と考えられる。As can be seen from FIG. 13, when holes are injected from the p-type InP side, a barrier .DELTA.E for holes having a height of 1 eV or more is formed.
The operation of the semiconductor laser is considered difficult in practice.
【００１４】[0014]
【発明が解決しようとする課題】以上のように、従来
は、サファイア基板などの安価な基板を用いて、電極取
り出しなどに制約を生じることなく、半導体レーザの光
放出端面を劈開により形成する方法はなかった。As described above, conventionally, a method of forming a light-emitting end face of a semiconductor laser by cleavage using an inexpensive substrate such as a sapphire substrate without causing restrictions on electrode extraction or the like. There was no.
【００１５】したがって、この発明の目的は、ＳｉＣ基
板などの高価な基板を用いることなく、窒化物系ＩＩＩ
−Ｖ族化合物半導体を用いた半導体発光素子の光放出端
面を劈開により形成することができ、しかも、上下両面
から電極を取り出すことができ、半導体発光素子の動作
にも支障を生じない半導体層の端面の形成方法および半
導体装置を提供することにある。Accordingly, an object of the present invention is to provide a nitride-based III-substrate without using an expensive substrate such as a SiC substrate.
A light emitting end face of a semiconductor light emitting device using a group V compound semiconductor can be formed by cleavage, and electrodes can be taken out from both upper and lower surfaces of the semiconductor light emitting device. An object of the present invention is to provide a method for forming an end face and a semiconductor device.
【００１６】[0016]
【課題を解決するための手段】上記目的を達成するため
に、この発明は、基板を、この基板と接合された半導体
層とともに劈開することによりこの半導体層の端面を形
成するようにしたことを特徴とする半導体層の端面の形
成方法である。もう一つのこの発明は、基板と、この基
板と接合された半導体層とを有し、基板とともに半導体
層を劈開することにより半導体層に端面が形成されてい
ることを特徴とする半導体装置である。より具体的に
は、例えば、この発明は、窒化物系ＩＩＩ−Ｖ族化合物
半導体を用いた半導体発光素子の光放出端面の形成方法
において、半導体発光素子を構成する窒化物系ＩＩＩ−
Ｖ族化合物半導体層をその一方の主面上に成長させた第
１の基板の窒化物系ＩＩＩ−Ｖ族化合物半導体層を、導
電性中間層を介して、劈開性を有する第２の基板の一方
の主面と接合し、その際第２の基板の劈開容易方向と窒
化物系ＩＩＩ−Ｖ族化合物半導体層の劈開容易方向とが
ほぼ一致するように第１の基板と第２の基板とを相互に
位置合わせする工程と、第１の基板をその他方の主面側
から除去または薄くする工程と、第２の基板を劈開容易
方向に沿って劈開することにより窒化物系ＩＩＩ−Ｖ族
化合物半導体層を劈開して光放出端面を形成する工程と
を有することを特徴とするものである。In order to achieve the above object, the present invention provides a method for forming an end face of a semiconductor layer by cleaving a substrate together with a semiconductor layer bonded to the substrate. This is a method for forming an end face of a semiconductor layer, which is a feature. Another aspect of the present invention is a semiconductor device having a substrate and a semiconductor layer bonded to the substrate, wherein an end face is formed in the semiconductor layer by cleaving the semiconductor layer together with the substrate. . More specifically, for example, the present invention relates to a method of forming a light emitting end face of a semiconductor light emitting device using a nitride III-V compound semiconductor, wherein the nitride III-V
The nitride-based III-V compound semiconductor layer of the first substrate, on which the group V compound semiconductor layer is grown on one main surface, is separated from the second substrate having the cleavage property via the conductive intermediate layer. The first substrate and the second substrate are bonded to one main surface such that the direction of easy cleavage of the second substrate and the direction of easy cleavage of the nitride III-V compound semiconductor layer substantially coincide with each other. Are aligned with each other, the first substrate is removed or thinned from the other main surface side, and the second substrate is cleaved along the easy cleavage direction to form a nitride III-V group. Cleaving the compound semiconductor layer to form a light-emitting end face.
【００１７】この発明において、第１の基板は、その上
に窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させるこ
とができれば、基本的にはどのようなものを用いてもよ
い。この第１の基板としては、具体的には、サファイア
基板のほか、スピネル基板などが挙げられる。In the present invention, the first substrate may be basically any material as long as a nitride III-V compound semiconductor layer can be grown thereon. Specific examples of the first substrate include a sapphire substrate, a spinel substrate, and the like.
【００１８】この発明において、第２の基板は、典型的
には、導電性を有する。この第２の基板としては、例え
ば、Ｓｉ、ＧｅまたはＩＩＩ−Ｖ族化合物半導体からな
る単結晶基板が挙げられる。このＩＩＩ−Ｖ族化合物半
導体としては、ＧａＰ、ＧａＡｓ、ＩｎＰ、ＩｎＡｓ、
ＧａＳｂなどが挙げられる。In the present invention, the second substrate typically has conductivity. As the second substrate, for example, a single crystal substrate made of Si, Ge, or a group III-V compound semiconductor is used. As the III-V group compound semiconductor, GaP, GaAs, InP, InAs,
GaSb and the like can be mentioned.
【００１９】この発明において、導電性中間層は、好適
には金属膜からなり、典型的には多層構造の金属膜から
なる。また、この導電性中間層は、例えば、窒化物系Ｉ
ＩＩ−Ｖ族化合物半導体層上にあらかじめ形成された第
１の金属膜と第２の基板の一方の主面上にあらかじめ形
成された第２の金属膜とからなる。さらに、この導電性
中間層は、場合によっては、窒化物系ＩＩＩ−Ｖ族化合
物半導体層上および第２の基板の一方の主面上のうちの
一方にあらかじめ形成された金属膜からなるものであっ
もよい。In the present invention, the conductive intermediate layer is preferably made of a metal film, typically a metal film having a multilayer structure. The conductive intermediate layer is made of, for example, a nitride-based
A first metal film is formed in advance on the II-V compound semiconductor layer, and a second metal film is formed in advance on one main surface of the second substrate. Further, the conductive intermediate layer may be made of a metal film formed in advance on one of the nitride-based III-V compound semiconductor layer and one of the main surfaces of the second substrate. There may be.
【００２０】この発明において、窒化物系ＩＩＩ−Ｖ族
化合物半導体層は、少なくともＧａおよびＮを含み、場
合により、さらにＡｌ、ＩｎおよびＢからなる群より選
ばれた一種以上のＩＩＩ族元素および／またはＡｓおよ
びＰからなる群より選ばれた一種以上のＶ族元素を含
む。この窒化物系ＩＩＩ−Ｖ族化合物半導体層の具体例
を挙げると、ＧａＮ層、ＡｌＧａＮ層、ＧａＩｎＮ層、
ＡｌＧａＩｎＮ層などである。In the present invention, the nitride-based III-V compound semiconductor layer contains at least Ga and N, and optionally further contains at least one group III element selected from the group consisting of Al, In and B and / or Or, it contains at least one group V element selected from the group consisting of As and P. Specific examples of the nitride III-V compound semiconductor layer include a GaN layer, an AlGaN layer, a GaInN layer,
An AlGaInN layer or the like.
【００２１】この発明において、例えば、窒化物系ＩＩ
Ｉ−Ｖ族化合物半導体層は（０００１）面方位の成長層
であり、第２の基板は立方晶系の結晶構造を有する場合
においては、窒化物系ＩＩＩ−Ｖ族化合物半導体層の
〈１−１００〉方向または〈２−１−１０〉方向と第２
の基板の〈１１０〉方向とがほぼ一致するように第１の
基板と第２の基板とを相互に位置合わせする。また、窒
化物系ＩＩＩ−Ｖ族化合物半導体層の［０００１］方向
が第１の基板の一方の主面と平行であり、第２の基板は
立方晶系の結晶構造を有する場合において、窒化物系Ｉ
ＩＩ−Ｖ族化合物半導体層の［０００１］方向に垂直な
方向、〈１−１００〉方向または〈２−１−１０〉方向
と第２の基板の〈１１０〉方向とがほぼ一致するように
第１の基板と第２の基板とを相互に位置合わせする。In the present invention, for example, a nitride-based II
The group IV-compound semiconductor layer is a growth layer having a (0001) orientation, and when the second substrate has a cubic crystal structure, the <1-- 100> direction or <2-1-10> direction and second
The first substrate and the second substrate are aligned with each other so that the <110> direction of the substrate substantially matches. In the case where the [0001] direction of the nitride-based III-V compound semiconductor layer is parallel to one main surface of the first substrate and the second substrate has a cubic crystal structure, System I
The direction perpendicular to the [0001] direction of the II-V compound semiconductor layer, the <1-100> direction or the <2-1-10> direction is substantially the same as the <110> direction of the second substrate. The first substrate and the second substrate are aligned with each other.
【００２２】この発明においては、典型的には、窒化物
系ＩＩＩ−Ｖ族化合物半導体層に部分的に電流阻止層を
形成することにより縦方向の電流狭窄構造を形成する。
この電流狭窄構造としては、半導体レーザにおいて一般
的に用いられているものを用いることができ、具体的に
は、絶縁膜法、イオン注入法、内部狭窄法、埋め込みヘ
テロ（ＢＨ，Buried Hetero)構造法などによる電流狭窄
構造を用いることができる。In the present invention, typically, a current blocking layer in the vertical direction is formed by partially forming a current blocking layer in a nitride III-V compound semiconductor layer.
As the current confinement structure, those generally used in semiconductor lasers can be used. Specifically, an insulating film method, an ion implantation method, an internal confinement method, a buried hetero (BH, Buried Hetero) structure A current confinement structure by a method or the like can be used.
【００２３】この発明においては、例えば、第１の基板
を除去した後、窒化物系ＩＩＩ−Ｖ族化合物半導体層上
にオーミック性またはショットキ性の電極を形成する。In the present invention, for example, after removing the first substrate, an ohmic or Schottky electrode is formed on the nitride-based III-V compound semiconductor layer.
【００２４】この発明においては、好適には、第２の基
板上に半導体発光素子の制御回路が形成されており、こ
の制御回路を導電性中間層を介して半導体発光素子に接
続する。この制御回路は、具体的には、信号処理回路、
高周波重畳回路、電源回路、光検出回路などからなる。In the present invention, preferably, a control circuit for the semiconductor light emitting device is formed on the second substrate, and the control circuit is connected to the semiconductor light emitting device via the conductive intermediate layer. This control circuit is, specifically, a signal processing circuit,
It consists of a high-frequency superimposing circuit, a power supply circuit, a light detection circuit, and the like.
【００２５】上述のように構成されたこの発明において
は、第１の基板上に成長させた窒化物系ＩＩＩ−Ｖ族化
合物半導体層を劈開性を有する第２の基板と接合し、第
１の基板を除去または薄くした後、第２の基板を劈開す
ることにより窒化物系ＩＩＩ−Ｖ族化合物半導体層を劈
開して光放出端面を形成するようにしているので、第１
の基板としてはサファイア基板など、第２の基板として
はＧａＰ基板などを用いることができ、第１の基板およ
び第２の基板とも安価な基板を用いることができる。ま
た、第２の基板として導電性を有するものを用いること
により、電極の取り出しを上下両面から行うことがで
き、また、フェースダウン設置も容易に行うことができ
る。さらに、窒化物系ＩＩＩ−Ｖ族化合物半導体層と第
２の基板とを導電性中間層、特に金属膜を介して接合し
ていることにより、窒化物系ＩＩＩ−Ｖ族化合物半導体
層と第２の基板とを直接接合する場合のように、接合面
を横切って電子または正孔が移動する際にその移動を妨
げるポテンシャル障壁が形成される問題がなく、したが
って半導体発光素子の動作に支障が生じない。In the present invention configured as described above, the nitride III-V compound semiconductor layer grown on the first substrate is joined to the second substrate having a cleavage property to form the first substrate. After removing or thinning the substrate, the second substrate is cleaved to cleave the nitride-based III-V compound semiconductor layer to form a light emitting end face.
A sapphire substrate or the like can be used as the substrate, and a GaP substrate or the like can be used as the second substrate. Inexpensive substrates can be used for both the first substrate and the second substrate. In addition, by using a conductive material as the second substrate, electrodes can be taken out from both upper and lower surfaces, and face-down installation can be easily performed. Further, by joining the nitride III-V compound semiconductor layer and the second substrate via a conductive intermediate layer, particularly a metal film, the nitride III-V compound semiconductor layer and the second substrate are bonded together. When electrons or holes move across the bonding surface as in the case of direct bonding with a substrate, there is no problem that a potential barrier is formed that hinders the movement, thus hindering the operation of the semiconductor light emitting device. Absent.
【００２６】[0026]
【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照しながら説明する。図１〜図６はこの発明
の第１の実施形態によるＧａＮ系半導体レーザの製造方
法を示す。この第１の実施形態においては、ＧａＮ系半
導体の｛２−１−１０｝面を劈開面として共振器端面、
すなわち光放出端面を形成する場合について説明する。Embodiments of the present invention will be described below with reference to the drawings. 1 to 6 show a method for manufacturing a GaN-based semiconductor laser according to the first embodiment of the present invention. In the first embodiment, a resonator end face is defined by using a {2-1-10} plane of a GaN-based semiconductor as a cleavage plane,
That is, the case where the light emitting end face is formed will be described.
【００２７】この第１の実施形態においては、まず、図
示省略した有機金属化学気相成長（ＭＯＣＶＤ）装置の
反応炉内にＣ面サファイア基板を入れた後、反応炉内に
キャリアガスとして例えばＨ2 を流し、例えば１０５０
℃で１０分間熱処理を行うことにより、このＣ面サファ
イア基板の表面清浄化処理を行う。このＣ面サファイア
基板の厚さは例えば約３５０μｍである。In the first embodiment, first, a C-plane sapphire substrate is placed in a reaction furnace of a metal organic chemical vapor deposition (MOCVD) apparatus, not shown, and then, for example, H is used as a carrier gas in the reaction furnace. 2 flow, for example, 1050
By performing a heat treatment at 10 ° C. for 10 minutes, the surface of the C-plane sapphire substrate is cleaned. The thickness of the C-plane sapphire substrate is, for example, about 350 μm.
【００２８】次に、基板温度を例えば５３０℃に下げた
後、反応炉内にＮ原料としてのアンモニア（ＮＨ3 ）お
よびＧａ原料としてのトリメチルガリウム（ＴＭＧａ、
Ｇａ（ＣＨ3 ）3 ）を供給し、表面が清浄化されたＣ面
サファイア基板上にアンドープのＧａＮバッファ層（図
示せず）を成長させる。このＧａＮバッファ層の厚さは
例えば２５ｎｍである。Next, after lowering the substrate temperature to, for example, 530 ° C., ammonia (NH 3 ) as a N source and trimethylgallium (TMGa,
Ga (CH 3 ) 3 ) is supplied to grow an undoped GaN buffer layer (not shown) on a C-plane sapphire substrate having a cleaned surface. The thickness of the GaN buffer layer is, for example, 25 nm.
【００２９】次に、図１に示すように、このＧａＮバッ
ファ層上に、ＭＯＣＶＤ法により、ｎ型ＧａＮコンタク
ト層２、ｎ型ＡｌＧａＮクラッド層３、アンドープのＧ
ａＮ活性層４、ｐ型ＡｌＧａＮクラッド層５およびｐ型
ＧａＮコンタクト層６を順次成長させ、レーザ構造を形
成する。具体的には、まず、反応炉内へのＴＭＧａの供
給を停止し、ＮＨ3 の供給はそのまま続けながら、成長
温度を例えば１０００℃まで上昇させた後、反応炉内に
ＴＭＧａおよびｎ型ドーパントとしてのシラン（ＳｉＨ
4 ）を供給してｎ型ＧａＮコンタクト層２を成長させ
る。次に、反応炉内にトリメチルアルミニウム（ＴＭＡ
ｌ、Ａｌ（ＣＨ3 ）3 ）を供給してｎ型ＡｌＧａＮクラ
ッド層３を成長させる。次に、反応炉内へのＴＭＡｌお
よびＳｉＨ 4 の供給を停止し、ＴＭＧａおよびＮＨ3 の
供給はそのまま続けながら、ＧａＮ活性層４を成長させ
る。次に、反応炉内にＴＭＡｌおよびｐ型ドーパントと
してのシクロペンタジエニルマグネシウム（Ｃｐ2 Ｍ
ｇ）を供給してｐ型ＡｌＧａＮクラッド層５を成長させ
る。次に、反応炉内へのＴＭＡｌの供給を停止してｐ型
ＧａＮコンタクト層６を成長させる。Next, as shown in FIG.
N-type GaN contact layer on the upper layer by MOCVD.
Layer 2, n-type AlGaN cladding layer 3, undoped G
aN active layer 4, p-type AlGaN cladding layer 5, and p-type
The GaN contact layer 6 is sequentially grown to form a laser structure.
To achieve. Specifically, first, TMGa is supplied into the reactor.
Stop feeding, NHThreeSupply while continuing to grow
After raising the temperature to, for example, 1000 ° C.,
TMGa and silane (SiH
Four) To grow the n-type GaN contact layer 2
You. Next, trimethyl aluminum (TMA) is placed in the reactor.
1, Al (CHThree)Three) To supply n-type AlGaN
A growth layer 3 is grown. Next, TMAl and
And SiH FourSupply of TMGa and NHGaThreeof
The GaN active layer 4 is grown while the supply is continued.
You. Next, TMAl and a p-type dopant are added into the reactor.
Cyclopentadienyl magnesium (CpTwoM
g) to grow the p-type AlGaN cladding layer 5
You. Next, the supply of TMAl into the reactor was stopped and the p-type
A GaN contact layer 6 is grown.
【００３０】なお、各層の厚さの一例を挙げると、ｎ型
ＧａＮコンタクト層２は３μｍ、ｎ型ＡｌＧａＮクラッ
ド層３およびｐ型ＡｌＧａＮクラッド層５は０．５μ
ｍ、ＧａＮ活性層４は０．０５μｍ、ｐ型ＧａＮコンタ
クト層６は１μｍである。また、ｎ型ＡｌＧａＮクラッ
ド層３およびｐ型ＡｌＧａＮクラッド層５のＡｌ組成比
は例えば０．２である。さらに、ｎ型ＧａＮコンタクト
層２およびｎ型ＡｌＧａＮクラッド層３のキャリア濃度
は例えば３×１０18ｃｍ-3、ｐ型ＡｌＧａＮクラッド層
５およびｐ型ＧａＮコンタクト層６のキャリア濃度は例
えば５×１０17ｃｍ-3である。Incidentally, as an example of the thickness of each layer, the n-type GaN contact layer 2 is 3 μm, and the n-type AlGaN cladding layer 3 and the p-type AlGaN cladding layer 5 are 0.5 μm.
m, the GaN active layer 4 is 0.05 μm, and the p-type GaN contact layer 6 is 1 μm. The Al composition ratio of the n-type AlGaN cladding layer 3 and the p-type AlGaN cladding layer 5 is, for example, 0.2. Further, the carrier concentration of the n-type GaN contact layer 2 and the n-type AlGaN cladding layer 3 is, for example, 3 × 10 18 cm −3 , and the carrier concentration of the p-type AlGaN cladding layer 5 and the p-type GaN contact layer 6 is, for example, 5 × 10 17 cm -3 .
【００３１】ここで、Ｃ面サファイア基板とその上に成
長したＧａＮ系半導体層との間の結晶方位の関係を明ら
かにしておく。その結晶方位関係を図７に示す。Here, the relationship of the crystal orientation between the C-plane sapphire substrate and the GaN-based semiconductor layer grown thereon will be clarified. FIG. 7 shows the crystal orientation relationship.
【００３２】図７において、Ｃ面サファイア基板のオリ
エンテーションフラット（ＯＦ）の方向は［１１−２
０］方向（「Ａ方向」と呼ばれる）であり、このＡ方向
に垂直な（１１−２０）面はＡ面と呼ばれる。このＣ面
サファイア基板上のＧａＮ系半導体層の結晶軸はＣ面サ
ファイア基板の結晶軸に対して３０°回転している。し
たがって、Ｃ面サファイア基板のＡ方向は、このＣ面サ
ファイア基板上のＧａＮ系半導体層にとっては［−１１
００］方向（「Ｍ方向」と呼ばれる）であり、このＭ方
向に垂直な（−１１００）面はＭ面と呼ばれる。In FIG. 7, the direction of the orientation flat (OF) of the C-plane sapphire substrate is [11-2].
0] direction (referred to as “A direction”), and the (11-20) plane perpendicular to the A direction is referred to as A plane. The crystal axis of the GaN-based semiconductor layer on the C-plane sapphire substrate is rotated by 30 ° with respect to the crystal axis of the C-plane sapphire substrate. Therefore, the direction A of the C-plane sapphire substrate is [-11] for the GaN-based semiconductor layer on the C-plane sapphire substrate.
00] direction (referred to as “M direction”), and the (−1100) plane perpendicular to the M direction is referred to as M plane.
【００３３】種々の実験の結果、ＧａＮ系半導体の劈開
容易面は（０００１）面（Ｃ面）および｛２−１−１
０｝（Ａ面）であり、次に劈開容易な面は｛−１１０
０｝（Ｍ面）であることがわかった（図８参照）。図７
に、Ｃ面サファイア基板上に成長したＧａＮ系半導体層
のクラック線の方向を示した。この場合、劈開を行うと
きには、Ｃ面サファイア基板にまずクラックが入り、次
にそのクラック方向に沿ってＧａＮ系半導体層が割れ
る。したがって、ＧａＮ系半導体層のＭ面またはＡ面に
一致するように、第２の基板の劈開面を合わせることが
必要となる。As a result of various experiments, the easy cleavage plane of the GaN-based semiconductor was (0001) plane (C plane) and Δ2-1-1
0｝ (A-plane), and the next easy to cleave is ｛-110
0 ° (M plane) was found (see FIG. 8). FIG.
2 shows the directions of the crack lines of the GaN-based semiconductor layer grown on the C-plane sapphire substrate. In this case, when cleaving is performed, cracks are first formed in the C-plane sapphire substrate, and then the GaN-based semiconductor layer is broken along the crack direction. Therefore, it is necessary to match the cleavage plane of the second substrate so as to match the M plane or the A plane of the GaN-based semiconductor layer.
【００３４】さて、上述のようにしてｐ型ＧａＮコンタ
クト層６まで成長させた後、図１に示すように、ｐ型Ｇ
ａＮコンタクト層６上にＮｉ／Ａｕ膜７を真空蒸着法な
どにより形成し、ｐ型ＧａＮコンタクト層６にオーミッ
ク接触させる。ここで、このＮｉ／Ａｕ膜７におけるＮ
ｉ膜およびＡｕ膜の厚さは例えばそれぞれ１０ｎｍおよ
び５０ｎｍである。After growing the p-type GaN contact layer 6 as described above, as shown in FIG.
A Ni / Au film 7 is formed on the aN contact layer 6 by a vacuum evaporation method or the like, and is brought into ohmic contact with the p-type GaN contact layer 6. Here, N in the Ni / Au film 7
The thicknesses of the i film and the Au film are, for example, 10 nm and 50 nm, respectively.
【００３５】一方、図９に示すような（１００）面方位
のｐ型ＧａＰ基板８を別に用意し、このｐ型ＧａＰ基板
８上に、図２に示すように、Ｎｉ／Ａｕ／Ｉｎ膜９を真
空蒸着法などにより形成する。このＮｉ／Ａｕ／Ｉｎ膜
９におけるＮｉ膜、Ａｕ膜およびＩｎ膜の厚さは、例え
ばそれぞれ１０ｎｍ、５０ｎｍおよび１００ｎｍであ
る。このＮｉ／Ａｕ／Ｉｎ膜９のうちＮｉ膜およびＡｕ
膜はｐ型ＧａＰ基板８とのオーミック接触をとるための
ものであり、最上層のＩｎ膜はｐ型ＧａＮコンタクト層
６上に形成されたＮｉ／Ａｕ膜７との融着のためのもの
である。なお、ｐ型ＧａＰ基板８の厚さは例えば３００
μｍである。On the other hand, a p-type GaP substrate 8 having a (100) plane orientation as shown in FIG. 9 is separately prepared, and a Ni / Au / In film 9 is formed on the p-type GaP substrate 8 as shown in FIG. Is formed by a vacuum evaporation method or the like. The thicknesses of the Ni film, the Au film, and the In film in the Ni / Au / In film 9 are, for example, 10 nm, 50 nm, and 100 nm, respectively. Of the Ni / Au / In film 9, the Ni film and Au
The film is for making ohmic contact with the p-type GaP substrate 8, and the uppermost In film is for fusing with the Ni / Au film 7 formed on the p-type GaN contact layer 6. is there. The p-type GaP substrate 8 has a thickness of, for example, 300
μm.
【００３６】次に、ｐ型ＧａＰ基板８のＮｉ／Ａｕ／Ｉ
ｎ膜９側を、Ｃ面サファイア基板１のＮｉ／Ａｕ膜７側
に、ｐ型ＧａＰ基板８の劈開容易方向（〈１１０〉方
向）の一つである［０−１−１］方向とＧａＮ系半導体
層の［−１１００］方向とが一致するように位置合わせ
して重ね合わせる。この位置合わせは具体的には次のよ
うに行う。すなわち、図９に示すように、ｐ型ＧａＰ基
板８のオリエンテーションフラットは［０−１−１］方
向である。したがって、Ｃ面サファイア基板１のオリエ
ンテーションフラットとｐ型ＧａＰ基板８のオリエンテ
ーションフラットとが一致するようにこれらのＣ面サフ
ァイア基板１およびｐ型ＧａＰ基板８を重ね合わせるこ
とにより、ｐ型ＧａＰ基板８の劈開容易方向である〈０
−１−１〉方向とＧａＮ系半導体層の〈−１１００〉方
向とを容易に一致させることができる。ここで、この位
置合わせの精度は通常は±５°以内にすることができ
る。Next, the Ni / Au / I of the p-type GaP substrate 8 was
The n film 9 side is on the Ni / Au film 7 side of the C-plane sapphire substrate 1, and the [0-1-1] direction, which is one of the easy cleavage directions (<110> direction), of the p-type GaP substrate 8 and GaN The semiconductor layers are aligned and superposed so that the [-1100] direction of the system semiconductor layers coincides with each other. This alignment is specifically performed as follows. That is, as shown in FIG. 9, the orientation flat of the p-type GaP substrate 8 is in the [0-1-1] direction. Therefore, by superimposing the C-plane sapphire substrate 1 and the p-type GaP substrate 8 so that the orientation flat of the C-plane sapphire substrate 1 and the orientation flat of the p-type GaP substrate 8 coincide with each other, the <0, which is the direction of easy cleavage
The <-1-1> direction and the <-1100> direction of the GaN-based semiconductor layer can be easily matched. Here, the accuracy of the positioning can be usually within ± 5 °.
【００３７】次に、ｐ型ＧａＰ基板８とＣ面サファイア
基板１とを圧着した状態で、例えばＮ2 ガス雰囲気中に
おいて３００〜４００℃の温度で１分間熱処理を行う。
これによって、図２に示すように、Ｃ面サファイア基板
１上のＮｉ／Ａｕ膜７とｐ型ＧａＰ基板８上のＮｉ／Ａ
ｕ／Ｉｎ膜９とが融着し、Ｃ面サファイア基板１とｐ型
ＧａＰ基板８とが接合される。Next, in a state where the p-type GaP substrate 8 and the C-plane sapphire substrate 1 are pressed, a heat treatment is performed at a temperature of 300 to 400 ° C. for 1 minute in an N 2 gas atmosphere, for example.
Thus, as shown in FIG. 2, the Ni / Au film 7 on the C-plane sapphire substrate 1 and the Ni / Au film 7 on the p-type GaP substrate 8
The u / In film 9 is fused, and the C-plane sapphire substrate 1 and the p-type GaP substrate 8 are joined.
【００３８】次に、図示省略したラッピング装置によ
り、Ｃ面サファイア基板１をその裏面側からラッピング
することにより例えば５０μｍの厚さまで薄くする。次
に、必要に応じてｐ型ＧａＰ基板８の表面を例えばＣＶ
Ｄ法により形成されたＳｉＯ2膜などの保護膜（図示せ
ず）により覆った後、例えば１００℃のリン酸水溶液を
用いてＣ面サファイア基板１をエッチングする。このと
き、このＣ面サファイア基板１のみがエッチング除去さ
れ、ＧａＮ系半導体層およびｐ型ＧａＰ基板８はエッチ
ングされない。これによって、図３に示すように、Ｃ面
サファイア基板１が完全に除去される。Next, the C-plane sapphire substrate 1 is wrapped from its back side by a lapping device (not shown) to reduce the thickness to, for example, 50 μm. Next, if necessary, the surface of the p-type GaP
After being covered with a protective film (not shown) such as a SiO 2 film formed by the method D, the C-plane sapphire substrate 1 is etched using, for example, a 100 ° C. phosphoric acid aqueous solution. At this time, only the C-plane sapphire substrate 1 is removed by etching, and the GaN-based semiconductor layer and the p-type GaP substrate 8 are not etched. Thus, as shown in FIG. 3, the C-plane sapphire substrate 1 is completely removed.
【００３９】次に、図４に示すように、Ｃ面サファイア
基板１をエッチング除去することにより露出したｎ型Ｇ
ａＮコンタクト層２の表面にｎ側電極１０を形成する。
具体的には、このｎ側電極１０は、例えば厚さが１０ｎ
ｍのＴｉ膜、厚さが１０ｎｍのＡｌ膜および例えば厚さ
が２００ｎｍのＡｕ膜を順次蒸着することによりＴｉ／
Ａｌ／Ａｕ膜を形成した後、Ｎ2 ガス雰囲気中において
６００℃で１分間熱処理を行うことにより形成する。一
方、ｐ型ＧａＰ基板８の裏面にはｐ側電極１１を形成
し、オーミック接触させる。このｐ側電極１１として
は、例えばＴｉ／Ｐｔ／Ａｕ膜を用いる。Next, as shown in FIG. 4, the C-plane sapphire substrate 1 is etched away to remove the n-type G
An n-side electrode 10 is formed on the surface of the aN contact layer 2.
Specifically, the n-side electrode 10 has a thickness of, for example, 10n.
m, an Al film having a thickness of 10 nm and an Au film having a thickness of, for example, 200 nm are sequentially deposited to form Ti /
After forming the Al / Au film, the film is formed by performing a heat treatment at 600 ° C. for 1 minute in an N 2 gas atmosphere. On the other hand, a p-side electrode 11 is formed on the back surface of the p-type GaP substrate 8 and brought into ohmic contact. As the p-side electrode 11, for example, a Ti / Pt / Au film is used.
【００４０】次に、図５に示すように、ｐ型ＧａＰ基板
８のオリエンテーションフラットに平行に劈開されるよ
うに、ｎ側電極１０およびｎ型ＧａＮコンタクト層２の
一部に例えばダイアモンドペンなどによりけがき傷１２
を入れる。次に、ｎ側電極１０側を下にして、けがき傷
１２を入れたところの直上のｐ側電極１１に、オリエン
テーションフラットに垂直にナイフを当て、ｐ型ＧａＰ
基板８をバー状に劈開する。このとき、このｐ型ＧａＰ
基板８の劈開に伴い、ＧａＮ系半導体層も劈開される。
このようにして、共振器端面、すなわち光放出端面が形
成される。この後、このバーを所定間隔でダイシングす
ることによりチップ化し、レーザチップを形成する。以
上により、図６に示すように、ダブルヘテロ構造のＧａ
Ｎ系半導体レーザが製造される。Next, as shown in FIG. 5, a part of the n-side electrode 10 and the n-type GaN contact layer 2 is cut with, for example, a diamond pen so as to be cleaved in parallel with the orientation flat of the p-type GaP substrate 8. Scratched wound 12
Insert Next, with the n-side electrode 10 side down, a knife is applied perpendicularly to the orientation flat on the p-side electrode 11 immediately above the location where the scratch 12 has been made, and the p-type GaP
The substrate 8 is cleaved into a bar shape. At this time, the p-type GaP
As the substrate 8 is cleaved, the GaN-based semiconductor layer is also cleaved.
In this way, a cavity end face, that is, a light emission end face is formed. Thereafter, the bar is diced at predetermined intervals to form a chip, thereby forming a laser chip. As described above, as shown in FIG.
An N-based semiconductor laser is manufactured.
【００４１】以上のように、この第１の実施形態によれ
ば、Ｃ面サファイア基板１上にレーザ構造を形成するＧ
ａＮ系半導体層を成長させ、その最上層のｐ型ＧａＮコ
ンタクト層６とｐ型ＧａＰ基板８とをＮｉ／Ａｕ膜７お
よびＮｉ／Ａｕ／Ｉｎ膜９を介して接合し、その際、ｐ
型ＧａＰ基板８の劈開容易方向とＣ面サファイア基板１
上のＧａＮ系半導体層の劈開容易方向とが一致するよう
にし、さらにＣ面サファイア基板１をその裏面側からラ
ッピングおよびエッチングすることにより除去した後、
ｐ型ＧａＰ基板８をその劈開容易方向に沿って劈開する
ことによりＧａＮ系半導体層を劈開して共振器端面、す
なわち光放出端面を形成している。このため、ＳｉＣ基
板のような高価な基板を用いることなく、ＧａＮ系半導
体レーザを低コストで製造することができる。また、電
極の取り出しを上下両面から行うことができるため、プ
ロセスが簡単であり、また、フェースダウン設置も容易
に行うことができる。さらに、ｐ型ＧａＮコンタクト層
６とｐ型ＧａＰ基板８とは、多層金属膜であるＮｉ／Ａ
ｕ膜７およびＮｉ／Ａｕ／Ｉｎ膜８を介して接合されて
いるので、その接合面にｐ型ＧａＮコンタクト層６とｐ
型ＧａＰ基板８との間での電子または正孔の移動を妨げ
るポテンシャル障壁が存在せず、半導体レーザを支障な
く動作させることができる。As described above, according to the first embodiment, the G laser for forming the laser structure on the C-plane sapphire substrate 1 is used.
An aN-based semiconductor layer is grown, and the uppermost p-type GaN contact layer 6 and the p-type GaP substrate 8 are joined via a Ni / Au film 7 and a Ni / Au / In film 9.
Cleavage direction of C type GaP substrate 8 and C-plane sapphire substrate 1
After making the cleavage direction of the upper GaN-based semiconductor layer coincide with that of the upper GaN-based semiconductor layer and removing the C-plane sapphire substrate 1 by lapping and etching from the back side thereof,
The GaN-based semiconductor layer is cleaved by cleaving the p-type GaP substrate 8 along the easy cleavage direction to form a cavity end face, that is, a light emission end face. Therefore, a GaN-based semiconductor laser can be manufactured at low cost without using an expensive substrate such as a SiC substrate. In addition, since the electrodes can be taken out from both the upper and lower surfaces, the process is simple and the face-down installation can be easily performed. Further, the p-type GaN contact layer 6 and the p-type GaP substrate 8 are formed of a multilayer metal film Ni / A
Since the p-type GaN contact layer 6 and the Ni / Au / In film 8 are joined via the
Since there is no potential barrier that prevents movement of electrons or holes between the semiconductor laser and the GaP substrate 8, the semiconductor laser can be operated without any trouble.
【００４２】次に、この発明の第２の実施形態について
説明する。この第２の実施形態においては、この発明を
ＳＣＨ（Separate Confinement Heterostructure) 構造
のＧａＮ系半導体レーザの製造に適用した場合について
説明する。Next, a second embodiment of the present invention will be described. In the second embodiment, a case where the present invention is applied to the manufacture of a GaN-based semiconductor laser having a SCH (Separate Confinement Heterostructure) structure will be described.
【００４３】この第２の実施形態においては、図１０に
示すように、第１の実施形態と同様な方法により、Ｃ面
サファイア基板２１上にｎ型ＧａＮバッファ層２２を成
長させた後、このｎ型ＧａＮバッファ層２２上に、ｎ型
ＧａＮコンタクト層２３、ｎ型ＡｌＧａＮクラッド層２
４、ｎ型ＧａＮ光導波層２５、活性層２６、ｐ型ＧａＮ
光導波層２７、ｐ型ＡｌＧａＮクラッド層２８およびｐ
型ＧａＮコンタクト層２９を順次成長させる。ここで、
各層の厚さの例を挙げると、ｎ型ＧａＮバッファ層２２
は２５ｎｍ、ｎ型ＧａＮコンタクト層２３は３μｍ、ｎ
型ＡｌＧａＮクラッド層２４は０．５μｍ、ｎ型ＧａＮ
光導波層２５は０．１μｍ、ｐ型ＧａＮ光導波層２７は
０．１μｍ、ｐ型ＡｌＧａＮクラッド層２８は０．５μ
ｍ、ｐ型ＧａＮコンタクト層２９は１μｍである。ま
た、活性層２６は例えば厚さが２ｎｍのＧａ0.8 Ｉｎ
0.2 Ｎ層と厚さが４ｎｍのＧａ0.95Ｉｎ0.05Ｎ層とを交
互に１０周期積層した多重量子井戸構造を有する。In the second embodiment, as shown in FIG. 10, an n-type GaN buffer layer 22 is grown on a C-plane sapphire substrate 21 by a method similar to that of the first embodiment. On the n-type GaN buffer layer 22, an n-type GaN contact layer 23, an n-type AlGaN cladding layer 2
4, n-type GaN optical waveguide layer 25, active layer 26, p-type GaN
Optical waveguide layer 27, p-type AlGaN cladding layer 28, and p
The GaN contact layer 29 is sequentially grown. here,
As an example of the thickness of each layer, the n-type GaN buffer layer 22
Is 25 nm, the n-type GaN contact layer 23 is 3 μm, n
Type AlGaN cladding layer 24 is 0.5 μm, n-type GaN
The optical waveguide layer 25 is 0.1 μm, the p-type GaN optical waveguide layer 27 is 0.1 μm, and the p-type AlGaN cladding layer 28 is 0.5 μm.
The m, p type GaN contact layer 29 is 1 μm. The active layer 26 is made of, for example, Ga 0.8 In having a thickness of 2 nm.
It has a multiple quantum well structure in which 0.2 N layers and Ga 0.95 In 0.05 N layers each having a thickness of 4 nm are alternately stacked for 10 periods.
【００４４】次に、図１０および図１１に示すように、
第１の実施形態と同様に、ｐ型ＧａＮコンタクト層２９
上へのＮｉ／Ａｕ膜３０の形成、Ｎｉ／Ａｕ膜３０およ
びＮｉ／Ａｕ／Ｉｎ膜３２を介してのｐ型ＧａＮコンタ
クト層２９と（１００）面方位のｐ型ＧａＰ基板３１と
の接合、Ｃ面サファイア基板２１の除去などのプロセス
を経て、ｐ型ＧａＰ基板３１上に、Ｎｉ／Ａｕ膜３０お
よびＮｉ／Ａｕ／Ｉｎ膜３２を介して、ｐ型ＧａＮコン
タクト層２９、ｐ型ＡｌＧａＮクラッド層２８、ｐ型Ｇ
ａＮ光導波層２７、活性層２６、ｎ型ＧａＮ光導波層２
５、ｎ型ＡｌＧａＮクラッド層２４およびｎ型ＧａＮコ
ンタクト層２３が順次積層された構造を形成する。図示
は省略するが、この場合、ｐ型ＧａＰ基板３１上には、
信号処理回路、高周波重畳回路、電源回路、光検出回路
などからなる半導体レーザの制御回路が形成されてい
る。この制御回路は、Ｎｉ／Ａｕ膜３０およびＮｉ／Ａ
ｕ／Ｉｎ膜３２を介して、ＧａＮ系半導体レーザに接続
されている。Next, as shown in FIGS. 10 and 11,
As in the first embodiment, the p-type GaN contact layer 29
Forming a Ni / Au film 30 thereon, bonding the p-type GaN contact layer 29 to the (100) plane p-type GaP substrate 31 via the Ni / Au film 30 and the Ni / Au / In film 32, After a process such as removal of the C-plane sapphire substrate 21, the p-type GaN contact layer 29 and the p-type AlGaN cladding layer are formed on the p-type GaP substrate 31 via the Ni / Au film 30 and the Ni / Au / In film 32. 28, p-type G
aN optical waveguide layer 27, active layer 26, n-type GaN optical waveguide layer 2
5. A structure is formed in which the n-type AlGaN cladding layer 24 and the n-type GaN contact layer 23 are sequentially laminated. Although illustration is omitted, in this case, on the p-type GaP substrate 31,
A semiconductor laser control circuit including a signal processing circuit, a high-frequency superimposing circuit, a power supply circuit, and a photodetection circuit is formed. The control circuit includes the Ni / Au film 30 and the Ni / A
The GaN semiconductor laser is connected via the u / In film 32.
【００４５】次に、ｎ型ＧａＮコンタクト層２３上に例
えばＣＶＤ法により例えば厚さが０．５μｍのＳｉＯ2
膜（図示せず）を形成した後、このＳｉＯ2 膜上にリソ
グラフィーにより例えば厚さが３．５μｍで幅が１０μ
ｍのストライプ形状のレジストパターン（図示せず）を
例えば４００μｍのピッチで形成し、このレジストパタ
ーンをマスクとしてＳｉＯ2 膜をフッ酸系のエッチング
液を用いてウエットエッチングすることによりパターニ
ングする。次に、このようにして形成されるストライプ
形状のＳｉＯ2 膜およびその上のレジストパターンをマ
スクとして例えばＨｅを例えばエネルギー２５０ｋｅ
Ｖ、ドーズ量１×１０15ｃｍ-2の条件でイオン注入す
る。このときのＨｅのピーク濃度の深さは約２．５μｍ
となるから、ｎ型ＧａＮコンタクト層２３およびｎ型Ａ
ｌＧａＮクラッド層２４の一部にＨｅがイオン注入さ
れ、高抵抗化される。この高抵抗化された領域が電流狭
窄層３３となる。Next, on the n-type GaN contact layer 23, for example, a 0.5 μm thick SiO 2
After forming a film (not shown), the SiO 2 film is lithographically formed, for example, with a thickness of 3.5 μm and a width of 10 μm.
An m-stripe resist pattern (not shown) is formed at a pitch of, for example, 400 μm, and the resist pattern is used as a mask to pattern the SiO 2 film by wet etching using a hydrofluoric acid-based etchant. Next, using the stripe-shaped SiO 2 film thus formed and the resist pattern thereon as a mask, for example, He is applied, for example, at an energy of 250 ke.
V ions are implanted under the conditions of a dose of 1 × 10 15 cm −2 . At this time, the depth of the He peak concentration is about 2.5 μm.
Therefore, the n-type GaN contact layer 23 and the n-type A
He is ion-implanted into a part of the lGaN cladding layer 24 to increase the resistance. The high resistance region becomes the current confinement layer 33.
【００４６】次に、フッ酸を用いたウエットエッチング
により、エッチングマスクとして用いられたＳｉＯ2 膜
をエッチング除去し、同時にその上のレジストパターン
もリフトオフにより除去する。次に、ｎ型ＧａＮコンタ
クト層２３および電流狭窄層３３上にｎ側電極３４を形
成するとともに、ｐ型ＧａＰ基板３１の裏面にｐ側電極
３５を形成する。次に、第１の実施形態と同様にして、
ｎ側電極３４側の表面にけがき傷（図示せず）を入れた
後、このけがき傷に沿ってｐ型ＧａＰ基板３１およびＧ
ａＮ系半導体層をバー状に劈開することにより、共振器
端面、すなわち光放出端面を形成する。この後、このバ
ーを例えば４００μｍ間隔にダイシングすることにより
チップ化し、レーザチップを形成する。以上のようにし
て、目的とするＳＣＨ構造のＧａＮ系半導体レーザが製
造される。Next, the SiO 2 film used as an etching mask is removed by wet etching using hydrofluoric acid, and the resist pattern thereon is also removed by lift-off. Next, an n-side electrode 34 is formed on the n-type GaN contact layer 23 and the current confinement layer 33, and a p-side electrode 35 is formed on the back surface of the p-type GaP substrate 31. Next, as in the first embodiment,
After making a scratch (not shown) on the surface on the n-side electrode 34 side, the p-type GaP substrate 31 and the G
By cleaving the aN-based semiconductor layer into a bar shape, a cavity end face, that is, a light emission end face is formed. Thereafter, the bar is divided into chips by dicing, for example, at an interval of 400 μm to form a laser chip. As described above, the intended GaN semiconductor laser having the SCH structure is manufactured.
【００４７】この第２の実施形態によれば、第１の実施
形態と同様な種々の利点を得ることができるほか、次の
ような利点をも得ることができる。すなわち、ＧａＮ系
半導体レーザにおいてはこれまで考えられなかったｎ層
側での電流狭窄が可能となったため、ｐ側電極３５を全
面電極とすることができ、したがってｐ側電極３５のコ
ンタクト抵抗の大幅な低減を図ることができる。また、
半導体レーザの制御回路があらかじめ形成されたｐ型Ｇ
ａＰ基板３１を用いていることから、制御回路がオンチ
ップで形成されたＧａＮ系半導体レーザを実現すること
ができる。According to the second embodiment, various advantages similar to those of the first embodiment can be obtained, and also the following advantages can be obtained. That is, in the GaN-based semiconductor laser, the current constriction on the n-layer side, which has not been considered before, has become possible, so that the p-side electrode 35 can be used as the entire surface electrode. It is possible to achieve a significant reduction. Also,
P-type G in which the control circuit of the semiconductor laser is formed in advance
Since the aP substrate 31 is used, a GaN-based semiconductor laser in which a control circuit is formed on-chip can be realized.
【００４８】以上、この発明の実施形態について具体的
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。Although the embodiments of the present invention have been specifically described above, the present invention is not limited to the above embodiments, and various modifications based on the technical idea of the present invention are possible.
【００４９】例えば、上述の第１および第２の実施形態
において挙げた数値、材料、成長用原料ガスなどはあく
までも例に過ぎず、必要に応じてこれと異なる数値、材
料、成長用原料ガスなどを用いてもよい。具体的には、
上述の第１の実施形態および第２の実施形態において
は、ｐ型ＧａＮコンタクト層６上に形成されたＮｉ／Ａ
ｕ膜７とｐ型ＧａＰ基板８上に形成されたＮｉ／Ａｕ／
Ｉｎ膜９との融着によりｐ型ＧａＮコンタクト層６とｐ
型ＧａＰ基板８とを接合しているが、例えば、Ｎｉ／Ａ
ｕ／Ｉｎ膜９の代わりにＮｉ／Ａｕ膜を用いてもよい。
この場合、Ｎｉ／Ａｕ／Ｉｎ膜９を用いた場合に比べ、
融着しやすさは低くなるが、例えば３００〜４００℃で
１時間程度熱処理を行うことにより融着を行うことがで
き、ｐ型ＧａＮコンタクト層６とｐ型ＧａＰ基板８とを
接合することが可能である。また、第１の実施形態およ
び第２の実施形態においては、Ｃ面サファイア基板１、
２１を用いているが、これと異なる面方位のサファイア
基板を用いてもよい。For example, the numerical values, materials, raw material gases for growth, etc. listed in the above-described first and second embodiments are merely examples, and different numerical values, materials, raw material gases for growth, etc. may be used as necessary. May be used. In particular,
In the first and second embodiments described above, the Ni / A formed on the p-type GaN contact layer 6 is used.
u film 7 and Ni / Au /
The p-type GaN contact layer 6 and the p-type GaN
Type GaP substrate 8, for example, Ni / A
Instead of the u / In film 9, a Ni / Au film may be used.
In this case, compared with the case where the Ni / Au / In film 9 is used,
Although the easiness of fusion is reduced, fusion can be performed by performing a heat treatment at, for example, 300 to 400 ° C. for about 1 hour, and the p-type GaN contact layer 6 and the p-type GaP substrate 8 can be joined. It is possible. In the first and second embodiments, the C-plane sapphire substrate 1
Although 21 is used, a sapphire substrate having a different plane orientation may be used.
【００５０】また、上述の第２の実施形態においては、
ｎ型ＧａＮコンタクト層２３およびｎ型ＡｌＧａＮクラ
ッド層２４にＨｅをイオン注入することにより電流狭窄
層３３を形成しているが、例えば、図１０に示す状態
で、ｐ型ＧａＮコンタクト層２９およびｐ型ＡｌＧａＮ
クラッド層２８にＨｅをイオン注入することによりこれ
らの層中に電流狭窄層を形成してもよい。この場合、ｐ
型ＧａＮコンタクト層２９の厚さが１μｍであることを
考慮し、Ｈｅのイオン注入のエネルギーを例えば１５０
ｋｅＶとする。このときのピーク濃度深さは約１μｍと
なる。In the second embodiment described above,
The current confinement layer 33 is formed by implanting He ions into the n-type GaN contact layer 23 and the n-type AlGaN cladding layer 24. For example, the p-type GaN contact layer 29 and the p-type AlGaN
A current confinement layer may be formed in these layers by implanting He into the cladding layer 28. In this case, p
Considering that the thickness of the type GaN contact layer 29 is 1 μm, the energy of He ion implantation is set to, for example, 150 μm.
keV. The peak concentration depth at this time is about 1 μm.
【００５１】また、上述の第２の実施形態においては、
イオン注入により電流狭窄層３３を形成しているが、こ
の電流狭窄層３３は、例えば、この電流狭窄層３３に相
当する部分のｎ型ＧａＮコンタクト層２３およびｐ型Ａ
ｌＧａＮクラッド層２４をエッチング除去した後、この
部分を絶縁膜により埋め込むことにより形成してもよ
い。さらには、電流狭窄構造は、内部狭窄型や埋め込み
ヘテロ構造型とすることも可能である。In the second embodiment described above,
The current confinement layer 33 is formed by ion implantation. The current confinement layer 33 is formed, for example, in a portion corresponding to the current confinement layer 33 by the n-type GaN contact layer 23 and the p-type A
After the lGaN cladding layer 24 is removed by etching, it may be formed by embedding this portion with an insulating film. Further, the current confinement structure may be an internal confinement type or a buried heterostructure type.
【００５２】また、上述の第１および第２の実施形態に
おいては、Ｃ面サファイア基板１、２１を完全に除去し
た後に劈開を行っているが、Ｃ面サファイア基板１、２
１を劈開可能な厚さだけ残した状態で劈開を行うことに
より共振器端面を形成するようにしてもよい。In the first and second embodiments, the cleavage is performed after the C-plane sapphire substrates 1 and 21 are completely removed.
Cleavage may be carried out in a state where 1 is left with a thickness capable of being cleaved to form a cavity end face.
【００５３】[0053]
【発明の効果】以上説明したように、この発明によれ
ば、第１の基板の一方の主面上に成長させた窒化物系Ｉ
ＩＩ−Ｖ族化合物半導体層と劈開性を有する第２の基板
とを金属膜などの導電性中間層を介して接合し、その際
第２の基板の劈開容易方向と窒化物系ＩＩＩ−Ｖ族化合
物半導体層の劈開容易方向とがほぼ一致するように第１
の基板と第２の基板とを相互に位置合わせし、次に第１
の基板をその他方の主面側から除去または薄くした後、
第２の基板をその劈開容易方向に沿って劈開することに
より窒化物系ＩＩＩ−Ｖ族化合物半導体層を劈開して光
放出端面を形成するようにしているので、ＳｉＣ基板な
どの高価な基板を用いることなく、窒化物系ＩＩＩ−Ｖ
族化合物半導体を用いた半導体発光素子の光放出端面を
劈開により形成することができ、しかも、上下両面から
電極を取り出すことができ、半導体発光素子の動作にも
支障を生じない。As described above, according to the present invention, the nitride I grown on one main surface of the first substrate is used.
A group II-V compound semiconductor layer and a second substrate having a cleavage property are joined together via a conductive intermediate layer such as a metal film. At this time, the direction of easy cleavage of the second substrate and the nitride group III-V The first direction is set so that the easy cleavage direction of the compound semiconductor
The second substrate and the second substrate are aligned with each other;
After removing or thinning the substrate from the other main surface side,
Since the nitride-based III-V compound semiconductor layer is cleaved by cleaving the second substrate along the easy cleavage direction to form a light emitting end face, an expensive substrate such as a SiC substrate is used. Without using, nitride III-V
The light emitting end face of a semiconductor light emitting device using a group III compound semiconductor can be formed by cleavage, and electrodes can be taken out from both upper and lower surfaces, so that operation of the semiconductor light emitting device is not hindered.
【図１】この発明の第１の実施形態によるＧａＮ系半導
体レーザの製造方法を説明するための断面図である。FIG. 1 is a cross-sectional view for explaining a method for manufacturing a GaN-based semiconductor laser according to a first embodiment of the present invention.
【図２】この発明の第１の実施形態によるＧａＮ系半導
体レーザの製造方法を説明するための断面図である。FIG. 2 is a cross-sectional view for explaining the method for manufacturing the GaN-based semiconductor laser according to the first embodiment of the present invention.
【図３】この発明の第１の実施形態によるＧａＮ系半導
体レーザの製造方法を説明するための断面図である。FIG. 3 is a sectional view for explaining the method for manufacturing the GaN-based semiconductor laser according to the first embodiment of the present invention.
【図４】この発明の第１の実施形態によるＧａＮ系半導
体レーザの製造方法を説明するための断面図である。FIG. 4 is a cross-sectional view for explaining the method for manufacturing the GaN-based semiconductor laser according to the first embodiment of the present invention.
【図５】この発明の第１の実施形態によるＧａＮ系半導
体レーザの製造方法を説明するための断面図である。FIG. 5 is a sectional view for explaining the method for manufacturing the GaN-based semiconductor laser according to the first embodiment of the present invention.
【図６】この発明の第１の実施形態によるＧａＮ系半導
体レーザの製造方法を説明するための断面図である。FIG. 6 is a sectional view for explaining the method for manufacturing the GaN-based semiconductor laser according to the first embodiment of the present invention.
【図７】Ｃ面サファイア基板とその上に成長したＧａＮ
系半導体層との結晶方位の関係を示す略線図である。FIG. 7: C-plane sapphire substrate and GaN grown on it
FIG. 3 is a schematic diagram illustrating a relationship between a crystal orientation and a system semiconductor layer.
【図８】ＧａＮ系半導体の劈開容易面を示す略線図であ
る。FIG. 8 is a schematic diagram illustrating an easy cleavage surface of a GaN-based semiconductor.
【図９】この発明の第１の実施形態において用いられる
（１００）面方位のｐ型ＧａＰ基板を示す略線図であ
る。FIG. 9 is a schematic diagram illustrating a (100) -oriented p-type GaP substrate used in the first embodiment of the present invention.
【図１０】この発明の第２の実施形態によるＧａＮ系半
導体レーザの製造方法を説明するための断面図である。FIG. 10 is a cross-sectional view for explaining the method for manufacturing the GaN-based semiconductor laser according to the second embodiment of the present invention.
【図１１】この発明の第２の実施形態によるＧａＮ系半
導体レーザの製造方法を説明するための斜視図である。FIG. 11 is a perspective view for explaining the method for manufacturing the GaN-based semiconductor laser according to the second embodiment of the present invention.
【図１２】ＧａＮ／ＩｎＰ接合のエネルギーバンド図で
ある。FIG. 12 is an energy band diagram of a GaN / InP junction.
【図１３】ｐ型ＧａＮ／ｐ型ＩｎＰ接合のエネルギーバ
ンド図である。FIG. 13 is an energy band diagram of a p-type GaN / p-type InP junction.
１・・・Ｃ面サファイア基板、２・・・ｎ型ＧａＮコン
タクト層、７・・・Ｎｉ／Ａｕ膜、８・・・ｐ型ＧａＰ
基板、９・・・Ｎｉ／Ａｕ／Ｉｎ膜、１２・・・けがき
傷、２１・・・Ｃ面サファイア基板、２３・・・ｎ型Ｇ
ａＮコンタクト層、３０・・・Ｎｉ／Ａｕ膜、３１・・
・ｐ型ＧａＰ基板、３２・・・Ｎｉ／Ａｕ／Ｉｎ膜、３
３・・・電流狭窄層DESCRIPTION OF SYMBOLS 1 ... C-plane sapphire substrate, 2 ... n-type GaN contact layer, 7 ... Ni / Au film, 8 ... p-type GaP
Substrate, 9: Ni / Au / In film, 12: Scratches, 21: C-plane sapphire substrate, 23: n-type G
aN contact layer, 30 ... Ni / Au film, 31 ...
・ P-type GaP substrate, 32... Ni / Au / In film, 3
3 ... Current constriction layer
Claims (2)
とともに劈開することによりこの半導体層の端面を形成
するようにしたことを特徴とする半導体層の端面の形成
方法。1. A method for forming an end face of a semiconductor layer, wherein the end face of the semiconductor layer is formed by cleaving a substrate together with a semiconductor layer bonded to the substrate.
記半導体層に端面が形成されていることを特徴とする半
導体装置。2. A semiconductor device, comprising: a substrate; and a semiconductor layer bonded to the substrate, wherein an end face is formed in the semiconductor layer by cleaving the semiconductor layer together with the substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001127483A JP3470706B2 (en) | 2001-04-25 | 2001-04-25 | Method for forming end face of nitride III-V compound semiconductor layer and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001127483A JP3470706B2 (en) | 2001-04-25 | 2001-04-25 | Method for forming end face of nitride III-V compound semiconductor layer and semiconductor device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20878096A Division JP3467981B2 (en) | 1996-07-19 | 1996-07-19 | Method of forming light emitting end face of semiconductor light emitting element, method of manufacturing semiconductor light emitting element, semiconductor light emitting element, method of forming end face of nitride III-V compound semiconductor layer, method of manufacturing semiconductor device, and semiconductor device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003063276A Division JP2003234535A (en) | 2003-03-10 | 2003-03-10 | Method of forming light radiating end face of semiconductor light emitting element, method of manufacturing semiconductor light emitting element, method of manufacturing semiconductor light emitting element and semiconductor device, semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001313436A true JP2001313436A (en) | 2001-11-09 |
| JP3470706B2 JP3470706B2 (en) | 2003-11-25 |
Family
ID=18976342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001127483A Expired - Fee Related JP3470706B2 (en) | 2001-04-25 | 2001-04-25 | Method for forming end face of nitride III-V compound semiconductor layer and semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3470706B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8008646B2 (en) * | 2005-06-16 | 2011-08-30 | Lg Electronics Inc. | Light emitting diode |
| JP2013140941A (en) * | 2011-12-28 | 2013-07-18 | Toshiba Corp | Semiconductor light-emitting element and manufacturing method of the same |
-
2001
- 2001-04-25 JP JP2001127483A patent/JP3470706B2/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8008646B2 (en) * | 2005-06-16 | 2011-08-30 | Lg Electronics Inc. | Light emitting diode |
| US8709835B2 (en) | 2005-06-16 | 2014-04-29 | Lg Electronics Inc. | Method for manufacturing light emitting diodes |
| JP2013140941A (en) * | 2011-12-28 | 2013-07-18 | Toshiba Corp | Semiconductor light-emitting element and manufacturing method of the same |
| JP2014195087A (en) * | 2011-12-28 | 2014-10-09 | Toshiba Corp | Semiconductor light-emitting element and method of manufacturing the same |
| US9318664B2 (en) | 2011-12-28 | 2016-04-19 | Kabushiki Kaisha Toshiba | Semiconductor light emitting element and method for manufacturing same |
| JP2016136619A (en) * | 2011-12-28 | 2016-07-28 | 株式会社東芝 | Semiconductor light-emitting element |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3470706B2 (en) | 2003-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3822976B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3316479B2 (en) | Semiconductor device, semiconductor light emitting device, and method of manufacturing semiconductor device | |
| JP3449535B2 (en) | Method for manufacturing semiconductor device | |
| JPH09129984A (en) | Semiconductor element and its manufacture | |
| JP2003124573A (en) | Method for fabricating semiconductor light emitting element, method for fabricating semiconductor element, method for fabricating element, method for growing nitride iii-v compound semiconductor layer, method for growing semiconductor layer, and method for growing layer | |
| JP4204163B2 (en) | Manufacturing method of semiconductor substrate | |
| JP4040192B2 (en) | Manufacturing method of semiconductor light emitting device | |
| JP2953326B2 (en) | Method of manufacturing gallium nitride based compound semiconductor laser device | |
| KR980012751A (en) | GaN-based compound semiconductor laser and manufacturing method thereof | |
| US6797532B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP2000331940A (en) | Sapphire substrate, growing method for nitride iii-v compound semiconductor layer, and manufacture thereof | |
| JP3467981B2 (en) | Method of forming light emitting end face of semiconductor light emitting element, method of manufacturing semiconductor light emitting element, semiconductor light emitting element, method of forming end face of nitride III-V compound semiconductor layer, method of manufacturing semiconductor device, and semiconductor device | |
| JP2003046201A (en) | Semiconductor laser element and method of manufacturing the same | |
| JP2000183451A (en) | Semiconductor laser element and its manufacturing method | |
| JP2000068609A (en) | Semiconductor substrate and semiconductor laser | |
| JP4097343B2 (en) | Manufacturing method of nitride semiconductor laser device | |
| JP4644955B2 (en) | Nitride semiconductor device fabrication method | |
| JP2002151418A (en) | Nitride-family iii-v compound semiconductor substrate and method of manufacturing thereof, and semiconductor device and method of manufacturing thereof | |
| JP2003051611A (en) | Semiconductor element and manufacturing method therefor | |
| JP3470706B2 (en) | Method for forming end face of nitride III-V compound semiconductor layer and semiconductor device | |
| JP3963233B2 (en) | Gallium nitride compound semiconductor light emitting device and method for manufacturing the same | |
| JP2005229132A (en) | Manufacturing method for group-iii nitride compound semiconductor led | |
| JP2003234535A (en) | Method of forming light radiating end face of semiconductor light emitting element, method of manufacturing semiconductor light emitting element, method of manufacturing semiconductor light emitting element and semiconductor device, semiconductor device | |
| JP3817133B2 (en) | Method for manufacturing group III nitride compound semiconductor light emitting device | |
| JP3706577B2 (en) | Method for manufacturing group III nitride compound semiconductor light emitting device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080912 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090912 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090912 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100912 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |