JP2001313347A - Semiconductor package and its manufacturing method - Google Patents
Semiconductor package and its manufacturing methodInfo
- Publication number
- JP2001313347A JP2001313347A JP2000131320A JP2000131320A JP2001313347A JP 2001313347 A JP2001313347 A JP 2001313347A JP 2000131320 A JP2000131320 A JP 2000131320A JP 2000131320 A JP2000131320 A JP 2000131320A JP 2001313347 A JP2001313347 A JP 2001313347A
- Authority
- JP
- Japan
- Prior art keywords
- flux
- semiconductor package
- solder
- resin
- photosensitive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半田ボールが搭載
された半導体パッケージ、及び、その製造方法に関する
ものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package on which solder balls are mounted, and a method for manufacturing the same.
【０００２】[0002]
【従来の技術】近年の電子機器の高機能化並びに軽薄短
小化の要求に伴い、電子部品の高密度集積化、さらには
高密度実装化が進んできており、これらの電子機器に使
用される半導体パッケージは、従来にも増して益々小型
化かつ多ピン化が進んできている。2. Description of the Related Art In recent years, with the demand for higher functionality and lighter, thinner and smaller electronic devices, high-density integration and high-density mounting of electronic components have been progressing. Semiconductor packages have been increasingly miniaturized and have more pins than ever before.
【０００３】半導体パッケージはその小型化に伴って、
従来のようなリードフレームを使用した形態のパッケー
ジでは、小型化に限界がきているため、最近では回路基
板上にチップを実装したものとして、ＢＧＡ（Ｂａｌｌ
Ｇｒｉｄ Ａｒｒａｙ）や、ＣＳＰ（Ｃｈｉｐ Ｓｃ
ａｌｅ Ｐａｃｋａｇｅ）といった、エリア実装型の新
しいパッケージ方式が提案されている。これらの半導体
パッケージにおいて、半導体チップの電極と、従来型半
導体パッケージのリードフレームの機能とを有する、半
導体搭載用基板と呼ばれるプラスチックやセラミックス
等各種絶縁材料と、導体配線で構成される基板の端子と
の電気的接続方法として、ワイヤーボンディング方式や
ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎ
ｇ）方式、さらにはＦＣ（Ｆｌｉｐ Ｃｈｉｐ）方式な
どが知られているが、最近では、半導体パッケージの小
型化に有利な、ＦＣ接続方式を用いたＢＧＡやＣＳＰの
構造が盛んに提案されている。[0003] With the miniaturization of semiconductor packages,
In a conventional package using a lead frame, the miniaturization has reached its limit. Recently, a BGA (Ball) has been used as a package mounted on a circuit board.
Grid Array), CSP (Chip Sc)
area packaging) has been proposed. In these semiconductor packages, various insulating materials such as plastics and ceramics, which are called semiconductor mounting substrates, having electrodes of a semiconductor chip and a function of a lead frame of a conventional semiconductor package, and terminals of a substrate composed of conductor wiring, Wire connection method and TAB (Tape Automated Bondin)
g) system, and furthermore, an FC (Flip Chip) system and the like are known. Recently, BGA and CSP structures using the FC connection system, which are advantageous for miniaturization of semiconductor packages, have been actively proposed. .
【０００４】ＢＧＡやＣＳＰのプリント配線板への実装
には、半田ボールで形成されたバンプによる、半田接合
が採用されている。この半田接合には、フラックスが用
いられ、ソルダーペーストが併用されることもある。特
に半田ボールが使用される理由は、半田供給量を制御し
易く、多量の半田を供給できるので、バンプが高くでき
るためである。また、ＢＧＡやＣＳＰの作製工程におけ
る、半導体チップの電極と半導体搭載用基板の端子との
電気的接続方法にも、半田接合が使われる場合が多い。For mounting a BGA or CSP on a printed wiring board, solder bonding using bumps formed of solder balls is employed. A flux is used for this soldering, and a solder paste is sometimes used in combination. In particular, the reason why solder balls are used is that the amount of solder supplied can be easily controlled and a large amount of solder can be supplied, so that the bumps can be made high. In addition, solder bonding is often used also as an electrical connection method between electrodes of a semiconductor chip and terminals of a semiconductor mounting substrate in a BGA or CSP manufacturing process.
【０００５】一般に、半田接合のためには、半田表面と
対する電極の、金属表面の酸化物などの汚れを除去する
と共に、半田接合時の金属表面の再酸化を防止して、半
田の表面張力を低下させ、金属表面に溶融半田が濡れ易
くする、半田付け用フラックスが使用される。このフラ
ックスとしては、ロジンなどの熱可塑性樹脂系フラック
スに、酸化膜を除去する活性剤等を加えたフラックスが
用いられている。[0005] In general, for solder joining, dirt such as oxides on the metal surface of the electrodes facing the solder surface is removed, and reoxidation of the metal surface at the time of solder joining is prevented, so that the surface tension of the solder is reduced. And a soldering flux is used to make the molten solder easily wet the metal surface. As the flux, a flux obtained by adding an activator or the like for removing an oxide film to a thermoplastic resin flux such as rosin is used.
【０００６】しかしながら、このフラックスが残存して
いると、高温、多湿時に熱可塑性樹脂が溶融し、活性剤
中の活性イオンも遊離するなど、電気絶縁性の低下やプ
リント配線の腐食などの問題が生じる。そのため現在
は、半田接合後の残存フラックスを洗浄除去し、上記問
題を解決しているが、洗浄剤の環境問題や、洗浄工程に
よるコストアップなどの欠点がある。However, if this flux remains, the thermoplastic resin melts at high temperature and high humidity, and the active ions in the activator are also released. Occurs. For this reason, at present, the above-mentioned problem is solved by cleaning and removing the residual flux after the solder bonding, but there are disadvantages such as an environmental problem of the cleaning agent and an increase in cost due to the cleaning process.
【０００７】フラックスの機能は、前記の通り、半田と
金属表面の酸化物除去、再酸化防止、そして半田濡れ性
向上（表面張力を低下させる）などであり、フラックス
が存在し、金属表面が露出していれば、半田は制限なく
濡れてしまう。そこで、一般的に半導体パッケージやプ
リント配線板の回路表面には、半田接合部のみへの半田
の導入と、導体配線パターンの保護とのため、ソルダー
レジストが使用されている。しかし、このソルダーレジ
ストが半田接合部に残存すると、接続信頼性が低下した
り、半田接合ができなかったり、という問題が生じるた
め、ソルダーレジスト形成には細心の注意が必要であ
る。As described above, the functions of the flux are to remove the oxide of the solder and the metal surface, prevent re-oxidation, and improve the solder wettability (reduce the surface tension). The flux exists and the metal surface is exposed. If it does, the solder will get wet without restriction. Therefore, in general, a solder resist is used on the circuit surface of a semiconductor package or a printed wiring board in order to introduce solder only into a solder joint and to protect a conductor wiring pattern. However, if the solder resist remains in the solder joint, problems such as a decrease in connection reliability and an inability to perform solder joint occur. Therefore, great care must be taken in forming the solder resist.
【０００８】また、半導体パッケージの小型化かつ多ピ
ン化は、半田ボールの微細化を促し、接合強度、信頼性
の低下が懸念されている。そこで、バンプ接続部分の信
頼性を得るため、チップと基板との間隙に、アンダーフ
ィルと呼ばれる絶縁樹脂を充填して、半田ボール接続部
分を封止、補強する検討も盛んである。しかし、これに
は技術的難易度の高いアンダーフィルを充填し、硬化さ
せる工程が必要となるため、製造工程が複雑で製造コス
トが高くなる問題がある。Further, the miniaturization and the increase in the number of pins of the semiconductor package promote the miniaturization of solder balls, and there is a concern that the bonding strength and the reliability may be reduced. Therefore, in order to obtain the reliability of the bump connection portion, studies are being made to fill the gap between the chip and the substrate with an insulating resin called underfill to seal and reinforce the solder ball connection portion. However, this requires a step of filling and hardening an underfill, which is technically difficult, and has a problem that the manufacturing process is complicated and the manufacturing cost is increased.
【０００９】[0009]
【発明が解決しようとする課題】本発明は、半導体パッ
ケージの実装時における、半田接合の現状のこのような
問題点に鑑み、半田接合後の残存フラックスの洗浄除
去、そして、アンダーフィルの充填などが必要なく、高
温、多湿雰囲気でも電気絶縁性を保持し、接合強度、信
頼性の高い半田接合を可能とした半導体パッケージの製
造方法及びその製造方法により得られる半導体パッケー
ジを提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems of solder bonding at the time of mounting a semiconductor package, and has been developed in view of cleaning and removal of residual flux after solder bonding and filling of an underfill. It is an object of the present invention to provide a method of manufacturing a semiconductor package which maintains electrical insulation even in a high-temperature, high-humidity atmosphere, and has high bonding strength and high reliability, and a semiconductor package obtained by the manufacturing method. I do.
【００１０】[0010]
【課題を解決するための手段】即ち、本発明は、露光、
現像により、所定の位置にフラックスパターン形成を可
能とする感光性フラックスを、半導体パッケージの半田
ボールが搭載される面の回路パターン上の全面に塗布、
乾燥し、感光性フラックス膜を形成する工程、前記感光
性フラックス膜上に所定のパターンを載置し、露光、現
像して、半導体パッケージの半田ボール搭載用のランド
部にフラックスパターンを形成する工程、前記フラック
スパターン上に半田ボールを載せて、半田リフローによ
って半田ボールを半導体パッケージの半田ボール搭載用
のランドと半田接合させる工程、及び前記半田ボール搭
載半導体パッケージを熱処理して感光性フラックスを硬
化させる工程とからなることを特徴とする半導体パッケ
ージの製造方法、及び、その製造方法により得られる半
導体パッケージである。That is, the present invention provides an exposure,
By development, a photosensitive flux that enables a flux pattern to be formed at a predetermined position is applied to the entire surface of the circuit pattern of the semiconductor package on which the solder balls are mounted,
Drying, forming a photosensitive flux film, placing a predetermined pattern on the photosensitive flux film, exposing and developing to form a flux pattern on a land portion for mounting a solder ball of a semiconductor package. Placing a solder ball on the flux pattern and soldering the solder ball to a solder ball mounting land of a semiconductor package by solder reflow; and heat treating the solder ball mounted semiconductor package to cure the photosensitive flux. And a method of manufacturing a semiconductor package, and a semiconductor package obtained by the method.
【００１１】本発明において、好ましい感光性フラック
スは、少なくとも１つ以上のフェノール性水酸基を有す
る樹脂（Ａ）、その硬化剤として作用する樹脂（Ｂ）、
及びオルトキノンジアジド構造を有する感光剤（Ｃ）を
必須成分とすることを特徴とするものである。In the present invention, preferred photosensitive fluxes are a resin (A) having at least one or more phenolic hydroxyl groups, a resin (B) acting as a curing agent thereof,
And a photosensitive agent (C) having an orthoquinonediazide structure as an essential component.
【００１２】[0012]
【発明の実施の形態】本発明に用いる感光性フラックス
は、露光、現像により、所定の位置にフラックスパター
ン形成が可能であれば良く、中でも、少なくとも１つ以
上のフェノール性水酸基を有する樹脂（Ａ）、その硬化
剤として作用する樹脂（Ｂ）、及びオルトキノンジアジ
ド構造を有する感光剤（Ｃ）を必須成分とする感光性フ
ラックスが好ましく、ここで挙げるのは、ポジ型の感光
性フラックスである。BEST MODE FOR CARRYING OUT THE INVENTION The photosensitive flux used in the present invention is not particularly limited as long as a flux pattern can be formed at a predetermined position by exposure and development. Among them, a resin having at least one or more phenolic hydroxyl groups (A ), A resin (B) acting as a curing agent thereof, and a photosensitive flux containing a photosensitive agent (C) having an orthoquinonediazide structure as essential components are preferable, and the positive photosensitive flux is mentioned here.
【００１３】また、本発明に用いる少なくとも１つ以上
のフェノール性水酸基を有する樹脂（Ａ）の、フェノー
ル性水酸基は、その還元作用により、半田および金属表
面の酸化物などの汚れを除去し、半田接合のフラックス
として作用する。このフェノール性水酸基としては、何
ら制約するところはないが、半田接合のフラックスとし
ての作用を高めるため、フェノール性水酸基を有する樹
脂（Ａ）は、フェノール性水酸基に対してのオルソ、パ
ラ位に電子吸引基、メタ位に電子供与基を有するものが
好ましい。The phenolic hydroxyl group of the resin (A) having at least one phenolic hydroxyl group used in the present invention removes dirt such as solder and oxides on the metal surface by its reducing action. Acts as a bonding flux. The phenolic hydroxyl group is not limited at all, but in order to enhance the effect as a flux for soldering, the resin (A) having a phenolic hydroxyl group has an electron at an ortho- and para-position to the phenolic hydroxyl group. Those having an attractive group and an electron donating group at the meta position are preferred.
【００１４】更に、その硬化剤として作用する樹脂
（Ｂ）により、良好な硬化物を得ることができるため、
半田接合後の洗浄除去が必要なく、高温、多湿雰囲気で
も電気絶縁性を保持し、接合強度、信頼性の高い半田接
合を可能とする。Further, a good cured product can be obtained by the resin (B) acting as a curing agent.
It does not require cleaning and removal after soldering, maintains electrical insulation even in a high-temperature, high-humidity atmosphere, and enables soldering with high bonding strength and high reliability.
【００１５】本発明において用いる、少なくとも１つ以
上のフェノール性水酸基を有する樹脂（Ａ）は、フェノ
ールノボラック樹脂、アルキルフェノールノボラック樹
脂、ビフェノールノボラック樹脂、ナフトールノボラッ
ク樹脂、レゾルシノールノボラック樹脂、レゾール樹
脂、及び、ポリビニルフェノール樹脂の中から選ばれ
る、少なくとも１種が好ましく、これらの内、重量平均
分子量２００００以下のものが良い。分子量が大きすぎ
ると、半田接合時における感光性フラックスの流動性が
低下し、半田接合を阻害するため好ましくない。但し、
その他の配合剤の使用により、半田接合時における溶融
粘度を、５０Ｐａ・ｓ以下に制御できれば何ら問題はな
い。この目的のために、液状の硬化剤を配合したり、溶
剤を加えても良い。The resin (A) having at least one phenolic hydroxyl group used in the present invention is a phenol novolak resin, an alkylphenol novolak resin, a biphenol novolak resin, a naphthol novolak resin, a resorcinol novolak resin, a resole resin, and polyvinyl. At least one selected from phenolic resins is preferred, and among them, those having a weight average molecular weight of 20,000 or less are preferred. If the molecular weight is too large, the fluidity of the photosensitive flux at the time of solder joining decreases, which is not preferable because it hinders solder joining. However,
There is no problem if the melt viscosity at the time of solder joining can be controlled to 50 Pa · s or less by using other compounding agents. For this purpose, a liquid curing agent may be blended or a solvent may be added.
【００１６】前記アルキルフェノールノボラック樹脂に
関しては、アルキル基の炭素数が１〜４程度が好まし
く、例えばメチル基、エチル基，ｎ−ブチル基、ｓｅｃ
−ブチル基、ｔｅｒｔ−ブチル基、さらにはアリル基等
であり、炭素数がそれを越える場合は親油性が増しアル
カリ現像性のために好ましくない。As for the alkylphenol novolak resin, the alkyl group preferably has about 1 to 4 carbon atoms, for example, a methyl group, an ethyl group, an n-butyl group, a sec.
A butyl group, a tert-butyl group, and an allyl group. When the number of carbon atoms exceeds the butyl group, lipophilicity increases and alkali developability is not preferred.
【００１７】少なくとも１つ以上のフェノール性水酸基
を有する樹脂（Ａ）の配合量は、感光性フラックス全体
の２０〜８０重量％が好ましい。２０重量％未満である
と、半田および金属表面の酸化物などの汚れを除去する
作用が低下し、半田接合できなくなってしまう。また、
８０重量％より多いと、十分な硬化物が得られず、接合
強度と信頼性が低下する。溶融粘度、酸化物除去性と硬
化性のバランスが採れた配合による、本発明の感光性フ
ラックスは、半田接合部周辺をリング状に補強する形で
硬化するため、従来のフラックスによる半田接合と比較
して、接合強度、信頼性を大幅に向上させることができ
る。The amount of the resin (A) having at least one or more phenolic hydroxyl groups is preferably 20 to 80% by weight of the entire photosensitive flux. If the content is less than 20% by weight, the effect of removing stains such as solder and oxides on the metal surface is reduced, and solder joining cannot be performed. Also,
If the content is more than 80% by weight, a sufficient cured product cannot be obtained, and the bonding strength and reliability are reduced. The photosensitive flux of the present invention, which has a composition that balances the melt viscosity, oxide removal properties, and curability, cures in a form that reinforces the periphery of the solder joint in a ring shape, so it can be compared with conventional soldering with flux As a result, the joining strength and reliability can be greatly improved.
【００１８】本発明に用いるフェノール性水酸基を有す
る樹脂（Ａ）の、硬化剤として作用する樹脂（Ｂ）とし
ては、エポキシ樹脂やイソシアネート樹脂などが用いら
れる。具体的にはいずれも、ビスフェノール系、フェノ
ールノボラック系、アルキルフェノールノボラック系、
ビフェノール系、ナフトール系やレゾルシノール系など
のフェノールベースのものや、脂肪族、環状脂肪族や不
飽和脂肪族などの骨格をベースとして変性されたエポキ
シ化合物やイソシアネート化合物が挙げられる。また、
本発明に用いる感光性フラックスの硬化促進をするため
に、更に公知の硬化触媒を用いることができる。As the resin (B) acting as a curing agent of the resin (A) having a phenolic hydroxyl group used in the present invention, an epoxy resin or an isocyanate resin is used. Specifically, all are bisphenol, phenol novolak, alkylphenol novolak,
Examples thereof include phenol-based compounds such as biphenols, naphthols and resorcinols, and epoxy compounds and isocyanate compounds modified based on a skeleton of an aliphatic, cycloaliphatic or unsaturated aliphatic group. Also,
In order to accelerate the curing of the photosensitive flux used in the present invention, a known curing catalyst can be further used.
【００１９】本発明に用いるオルトキノンジアジド構造
を有する化合物からなる感光剤（Ｃ）は、ポジ型感光性
樹脂に広く用いられている感光剤であり、ナフトキノン
ジアジドのスルホン酸エステルが一般的であるが何ら制
約するところはない。フェノール性水酸基を有する樹脂
（Ａ）単独のアルカリ現像液に対する溶解性は、オルト
キノンジアジド構造を有する感光剤（Ｃ）の添加で抑制
されるが、露光部分は光反応によりインデンカルボン酸
を生じるため溶解が促進されパターン形成を可能とす
る。The photosensitizer (C) comprising a compound having an orthoquinonediazide structure used in the present invention is a photosensitizer widely used for a positive photosensitive resin, and a sulfonate of naphthoquinonediazide is generally used. There are no restrictions. The solubility of the resin (A) having only a phenolic hydroxyl group in an alkali developing solution is suppressed by the addition of a photosensitizer (C) having an orthoquinonediazide structure. Is promoted and pattern formation is enabled.
【００２０】オルトキノンジアジド構造を有する感光剤
（Ｃ）の配合量は、感光性フラックス全体の３〜３０重
量％が好ましい。感光剤（Ｃ）の配合量が多すぎると、
単位体積あたりのジアゾの濃度が増え、また、着色のた
め光透過率も低下し、光分解するために、より多くの光
を必要とする。逆に、感光剤（Ｃ）の配合量が少なすぎ
ると現像安定性が低下する。フェノール性水酸基を有す
る樹脂（Ａ）の適切な選択と、オルトキノンジアジド構
造を有する感光剤（Ｃ）の最適な配合量による、本発明
に用いる感光性フラックスは、所定の位置に、所望の量
のフラックス供給が可能となるため、フラックス供給量
の不足による半田接続不良や、過剰による半田ブリッジ
などの問題を解決でき、特に微細な半田接続に好適であ
る。The amount of the photosensitive agent (C) having an orthoquinonediazide structure is preferably 3 to 30% by weight of the whole photosensitive flux. If the amount of the photosensitive agent (C) is too large,
The concentration of diazo per unit volume increases, the light transmittance decreases due to coloring, and more light is required for photodecomposition. On the other hand, if the amount of the photosensitive agent (C) is too small, the development stability is reduced. By appropriate selection of the resin (A) having a phenolic hydroxyl group and the optimum blending amount of the photosensitive agent (C) having an orthoquinonediazide structure, the photosensitive flux used in the present invention has a desired amount at a predetermined position. Since flux can be supplied, problems such as poor solder connection due to insufficient flux supply amount and solder bridge due to excessive flux supply can be solved, which is particularly suitable for fine solder connection.
【００２１】本発明の半導体パッケージの製造方法とし
ては、前記感光性フラックス成分をアルコール類、エー
テル類、ケトン類などの有機溶媒で、感光性フラックス
のワニスにして、これを半導体パッケージの半田ボール
が搭載される面の回路パターン上全面に、スクリーン印
刷やスピンコートなどの方法により塗布し、乾燥して、
感光性フラックス層を形成する。次いで、感光性フラッ
クス層上に、パターンを位置合わせして、積層し、高圧
水銀灯やメタルハライドランプ等の活性光線を露光し、
水酸化ナトリウムやテトラメチルアンモニウムハイドロ
キサイド等のアルカリ水溶液で現像することにより該回
路パターンの半田ボール搭載用のランドの所定の位置に
フラックスパターンを形成し、フラックスパターン上
に、半田ボールを載せて、半田リフローによって半田ボ
ールを半田ボール搭載用のランドに半田接合させた後、
さらに加熱して、感光性フラックス層を硬化させて、半
田接合部周辺を感光性フラックス樹脂でリング状に補強
することができる。According to the method of manufacturing a semiconductor package of the present invention, the photosensitive flux component is made into a varnish of a photosensitive flux with an organic solvent such as alcohols, ethers and ketones, and this is used as a solder ball of a semiconductor package. It is applied by a method such as screen printing or spin coating on the entire surface of the circuit pattern on which it is mounted, and dried,
A photosensitive flux layer is formed. Next, on the photosensitive flux layer, the pattern is aligned and laminated, and exposed to actinic rays such as a high-pressure mercury lamp or a metal halide lamp,
A flux pattern is formed at a predetermined position of the land for mounting the solder ball of the circuit pattern by developing with an aqueous alkali solution such as sodium hydroxide or tetramethylammonium hydroxide, and the solder ball is placed on the flux pattern. After soldering the solder ball to the solder ball mounting land by solder reflow,
By further heating, the photosensitive flux layer is hardened, and the periphery of the solder joint can be reinforced with a photosensitive flux resin in a ring shape.
【００２２】[0022]
【実施例】以下、実施例により本発明について更に詳し
く説明するが、本発明は何らこれらに限定されない。EXAMPLES The present invention will be described in more detail with reference to the following Examples, but it should not be construed that the present invention is limited thereto.
【００２３】実施例１．ｍ，ｐ−クレゾールノボラック
樹脂（日本化薬(株)製ＰＡＳ−１、ＯＨ基当量１２０）
１００ｇ、ビスフェノールＦ型エポキシ樹脂（日本化薬
(株)製ＲＥ−４０４Ｓ、エポキシ基当量１６５）１４０
ｇ、及びジアゾナフトキノン（日本化薬（株）製ＮＱＤ
−１）２０ｇを、シクロヘキサノン６０ｇに溶解し、硬
化触媒として２−フェニル−４，５−ジヒドロキシメチ
ルイミダゾール０．２ｇを添加し、感光性フラックスワ
ニスを作製した。得られた感光性フラックスワニスを１
２５μｍ厚の銅板上に塗布し、８０℃で１０分乾燥し
て、厚さ２０μｍの感光性フラックス膜を形成した後、
この感光性フラックス膜の解像性を評価したところ、高
圧水銀灯による２００ｍＪ／ｃｍ2の露光量、２.５％テ
トラメチルアンモニウムハイドロキサイド（ＴＭＡＨ）
による１分の現像で、ライン／スペース＝２０／２０μ
ｍの解像度を有した。Embodiment 1 FIG. m, p-cresol novolak resin (PAS-1, Nippon Kayaku Co., Ltd., OH group equivalent 120)
100g, bisphenol F type epoxy resin (Nippon Kayaku
RE-404S, epoxy group equivalent 165) 140
g, and diazonaphthoquinone (NQD manufactured by Nippon Kayaku Co., Ltd.)
-1) 20 g was dissolved in 60 g of cyclohexanone, and 0.2 g of 2-phenyl-4,5-dihydroxymethylimidazole was added as a curing catalyst to prepare a photosensitive flux varnish. The obtained photosensitive flux varnish was
After coating on a copper plate having a thickness of 25 μm and drying at 80 ° C. for 10 minutes to form a photosensitive flux film having a thickness of 20 μm,
When the resolution of the photosensitive flux film was evaluated, the exposure amount was 200 mJ / cm 2 by a high-pressure mercury lamp, and 2.5% tetramethylammonium hydroxide (TMAH) was used.
Line / space = 20 / 20μ with 1 minute development
m resolution.
【００２４】実施例２．実施例１で用いたｍ，ｐ−クレ
ゾールノボラック樹脂１００ｇに代えて、ビスフェノー
ルＡ型ノボラック樹脂(大日本インキ化学工業(株)製Ｌ
Ｆ４７８１、ＯＨ基当量１２０)１００ｇを用いた以外
は、実施例１と同様にして、感光性フラックスワニスを
作製した。この感光性フラックス膜の解像度は、ライン
／スペース＝３０／３０μｍであった。Embodiment 2 FIG. In place of 100 g of m, p-cresol novolak resin used in Example 1, bisphenol A type novolak resin (L, manufactured by Dainippon Ink and Chemicals, Inc.)
A photosensitive flux varnish was prepared in the same manner as in Example 1, except that F4781 and OH group equivalent 120) were used. The resolution of this photosensitive flux film was line / space = 30/30 μm.
【００２５】実施例３．実施例１で用いたｍ，ｐ−クレ
ゾールノボラック樹脂１００ｇとビスフェノールＦ型エ
ポキシ樹脂１４０ｇに代えて、フェノールノボラック樹
脂（住友デュレズ(株)製、ＰＲ−５１４７０、ＯＨ基当
量１０５）とジアリルビスフェノールＡ型エポキシ樹脂
（日本化薬(株)製、ＲＥ−８１０ＮＭ、エポキシ基当量
２２０）２１０ｇを用いた以外は、実施例１と同様にし
て、感光性フラックスワニスを作製した。この感光性フ
ラックス膜の解像度は、ライン／スペース＝３０／３０
μｍであった。Embodiment 3 FIG. Instead of 100 g of m, p-cresol novolak resin and 140 g of bisphenol F type epoxy resin used in Example 1, phenol novolak resin (PR-51470, manufactured by Sumitomo Durez Co., Ltd., OH group equivalent 105) and diallyl bisphenol A type A photosensitive flux varnish was prepared in the same manner as in Example 1, except that 210 g of an epoxy resin (manufactured by Nippon Kayaku Co., Ltd., RE-810NM, epoxy group equivalent 220) was used. The resolution of this photosensitive flux film is as follows: line / space = 30/30
μm.
【００２６】比較例１．実施例１において、ジアゾナフ
トキノンを配合しなかった以外は、実施例１と同様にし
て、硬化性フラックスワニスを作製した。Comparative Example 1 A curable flux varnish was prepared in the same manner as in Example 1 except that diazonaphthoquinone was not blended.
【００２７】上記で得られたフラックスワニスを用い
て、それぞれについて、次の評価を行った。 １．半田ボールシェア強度試験 厚さ１２５μｍの銅板（ＥＦＴＥＣ６４Ｔ、古川電気工
業(株)製）を用いて、ランド径３００μｍ、ランドピッ
チ０.５ｍｍを含む評価用回路を形成し、そのリードフ
レームを半導体封止材（住友ベークライト(株)製ＥＭＥ
−７３７２）でモールド封止した後、片面から研磨し
て、前記の評価用回路を露出させ、１０ｍｍ角の評価用
パッケージを作製した。研磨の仕上げには、ＪＩＳ−Ｒ
６２５２に規定された、耐水研磨紙１０００番を使用し
た。これをイソプロピルアルコールで洗浄した後、８０
℃で３０分乾燥して、半田接合評価用パッケージとし
た。Using the flux varnishes obtained above, the following evaluations were made for each of them. 1. Solder ball shear strength test A 125 μm thick copper plate (EFTEC64T, manufactured by Furukawa Electric Co., Ltd.) is used to form an evaluation circuit including a land diameter of 300 μm and a land pitch of 0.5 mm, and the lead frame is sealed with a semiconductor. (EME manufactured by Sumitomo Bakelite Co., Ltd.)
After the mold sealing with −7372), it was polished from one side to expose the above-described circuit for evaluation, thereby producing a 10 mm square evaluation package. JIS-R for polishing finish
Water resistant abrasive paper No. 1000 specified in 6252 was used. After washing with isopropyl alcohol,
It dried at 30 degreeC for 30 minutes, and was set as the package for solder joint evaluation.
【００２８】前記評価用パッケージの評価用回路露出面
の全面に、実施例１〜３で得られた感光性フラックスワ
ニスと比較例１で得られた硬化性フラックスを、それぞ
れ塗布し、８０℃で１０分乾燥して、厚さ２０μｍのフ
ラックス膜を形成した。実施例１〜３については、感光
性フラックス膜に所定のパターンを載置して、高圧水銀
灯露光装置を用い照射量２００ｍＪ／ｃｍ2で露光し
た。次いで、２.５％ＴＭＡＨ水溶液により２Ｋｇ／ｍ2
のスプレー圧で現像し、ランド上に４００μｍ径の感光
性フラックスを形成した。比較例１の他の比較例とし
て、市販の半田フラックス（九州松下電器株式会社製Ｍ
ＳＰ５１１）を塗布した。それぞれの評価用パッケージ
回路のランド上に、３５０μｍ径の半田ボール（Ｓｎ−
Ｐｂ系共晶半田、千住金属鉱業(株)製）６０個を搭載し
た後、ピーク温度を２４０℃に設定されたリフロー炉を
通して、半田ボールを評価用パッケージに接合させた。
その後、実施例１〜３、比較例１については、１５０℃
で６０分熱処理して、感光性フラックス及び硬化性フラ
ックスを硬化させた。市販のフラックスについては、ソ
ルダーレジストの形成された評価用パッケージも準備し
た。The photosensitive flux varnish obtained in Examples 1 to 3 and the curable flux obtained in Comparative Example 1 were applied on the entire exposed surface of the circuit for evaluation of the evaluation package, respectively. After drying for 10 minutes, a flux film having a thickness of 20 μm was formed. In Examples 1 to 3, a predetermined pattern was placed on the photosensitive flux film, and exposure was performed using a high-pressure mercury lamp exposure apparatus at an irradiation amount of 200 mJ / cm 2 . Then, 2 kg / m 2 with 2.5% TMAH aqueous solution.
To form a photosensitive flux having a diameter of 400 μm on the land. As another comparative example of Comparative Example 1, a commercially available solder flux (M, manufactured by Kyushu Matsushita Electric Co., Ltd.)
SP511) was applied. A 350 μm diameter solder ball (Sn-
After mounting 60 Pb-based eutectic solders (manufactured by Senju Metal Mining Co., Ltd.), the solder balls were bonded to the evaluation package through a reflow furnace having a peak temperature set at 240 ° C.
Then, about Examples 1-3 and the comparative example 1, 150 degreeC
For 60 minutes to cure the photosensitive flux and the curable flux. For a commercially available flux, an evaluation package on which a solder resist was formed was also prepared.
【００２９】次に、得られた半田ボール付き評価用パッ
ケージの、半田ボールシェア強度（デイジ社製万能型ボ
ンドテスターＰＣ２４００Ｔによる）を測定した。それ
ぞれ６０個の平均値を求め、その結果をまとめて表１に
示した。尚、市販の半田フラックスを用いた比較例とし
て、ソルダーレジストの形成されていないものを比較例
２、ソルダーレジストの形成された半田ボール付き評価
用パッケージを比較例３とした。Next, the solder ball shear strength (using a universal type bond tester PC2400T manufactured by Dage) of the obtained evaluation package with solder balls was measured. The average value was determined for each of the 60 samples, and the results are summarized in Table 1. In addition, as a comparative example using a commercially available solder flux, a package without a solder resist was formed as Comparative Example 2, and a package for evaluation with solder balls formed with a solder resist was set as Comparative Example 3.
【００３０】２．温度サイクル試験 温度サイクル（ＴＣ）試験用プリント配線板に、前記同
様の市販のフラックスを塗布し、実施例、および比較例
の前記半田ボール付き評価用パッケージを搭載して、ピ
ーク温度２４０℃に設定されたリフロー炉を通して、評
価用パッケージ実装基板をそれぞれ１０個ずつ作製し
た。この評価用パッケージ実装基板は、評価用パッケー
ジ、および試験用プリント配線板を介して、６０個の半
田ボール接合部が直列につながるように回路設計されて
いる。2. Temperature Cycle Test A commercially available flux similar to the above is applied to a printed circuit board for a temperature cycle (TC) test, and the evaluation package with the solder balls of Examples and Comparative Examples is mounted, and the peak temperature is set to 240 ° C. Through the reflow furnace, 10 package mounting substrates for evaluation were produced. The evaluation package mounting board is designed so that 60 solder ball joints are connected in series via the evaluation package and the test printed wiring board.
【００３１】得られた評価用パッケージ実装基板の導通
を確認後、−５０℃で１０分、１２５℃で１０分を１サ
イクルとするＴＣ試験を実施した。ＴＣ試験１０００サ
イクル後の断線不良数の結果をまとめて表１に示した。
更に比較例としてソルダーレジストが形成されており、
アンダーフィルを充填したものも準備して比較例４とし
た。比較例２〜４については、評価用パッケージ実装
後、イソプロピルアルコールで洗浄して使用した。After confirming the continuity of the obtained package board for evaluation, a TC test was performed in which one cycle is -50 ° C. for 10 minutes and 125 ° C. for 10 minutes. Table 1 shows the results of the number of disconnection failures after 1000 cycles of the TC test.
Further, a solder resist is formed as a comparative example,
Comparative Example 4 was also prepared by filling an underfill. Comparative Examples 2 to 4 were used after washing with isopropyl alcohol after mounting the evaluation package.
【００３２】３．絶縁抵抗試験 半田メッキが施された導体間隔１５０μｍのくし形パタ
ーンを有する、絶縁信頼性試験用プリント配線板を使用
し、このプリント配線板に実施例１〜３で得られた感光
性フラックスワニス及び比較例１で得られた硬化性フラ
ックスを、それぞれ塗布し、８０℃で１０分間乾燥して
厚さ２０μｍのフラックス膜を形成した。実施例１〜３
については、高圧水銀灯露光装置を用い照射量２００ｍ
Ｊ／ｃｍ 2で露光もした。比較例１以外の比較例とし
て、前記同様の市販のフラックスを塗布した試験用プリ
ント配線板も準備した。ピーク温度２４０℃に設定され
たリフロー炉を通した後、実施例１〜３、比較例１につ
いては、１５０℃で６０分間熱処理してフラックスを硬
化させ、試験用プリント配線板とした。3. Insulation resistance test Comb-shaped pattern with solder-plated conductor spacing of 150μm
Using printed wiring board for insulation reliability test
Then, the photosensitive material obtained in Examples 1 to 3 was applied to this printed wiring board.
Flux varnish and curable flux obtained in Comparative Example 1
Coats, and dry at 80 ° C. for 10 minutes.
A flux film having a thickness of 20 μm was formed. Examples 1-3
About, irradiation amount 200m using a high pressure mercury lamp exposure device
J / cm TwoWas also exposed. Comparative examples other than Comparative example 1
Test flux coated with the same commercially available flux as above
A printed circuit board was also prepared. Set to a peak temperature of 240 ° C
After passing through a reflow furnace,
Heat treatment at 150 ° C for 60 minutes to harden the flux.
Into a test printed wiring board.
【００３３】このプリント配線板の絶縁抵抗を測定した
後、８５℃／８５％の雰囲気中で、直流電圧５０Ｖを印
加し、１０００時間経過後の絶縁抵抗を測定した。測定
時の印加電圧は１００Ｖで１分とし、絶縁抵抗をまとめ
て表１にした。前記市販のフラックスを用いた比較例
は、フラックスの洗浄を行わず、比較例５とした。After measuring the insulation resistance of this printed wiring board, a DC voltage of 50 V was applied in an atmosphere of 85 ° C./85%, and the insulation resistance was measured after 1000 hours. The applied voltage at the time of measurement was 100 V for 1 minute, and the insulation resistance was summarized in Table 1. In Comparative Example using the commercially available flux, Comparative Example 5 was used without cleaning the flux.
【００３４】[0034]
【表１】 [Table 1]
【００３５】表１に示した評価結果から分かるように、
本発明の感光性フラックスを用いた場合、従来のフラッ
クスを用いた場合に比べて、半田ボールシェア強度で
は、約２倍という高い値を示し、また、ＴＣ試験では、
断線不良の発生はほとんどなくなった。絶縁抵抗試験で
もほとんど低下を示さず、本発明の感光性フラックスの
効果が明白である。As can be seen from the evaluation results shown in Table 1,
In the case of using the photosensitive flux of the present invention, the solder ball shear strength shows a high value of about twice that of the conventional flux, and in the TC test,
The occurrence of disconnection failure has almost disappeared. The insulation resistance test shows almost no decrease, and the effect of the photosensitive flux of the present invention is clear.
【００３６】[0036]
【発明の効果】本発明の製造方法は、これに用いる感光
性フラックスが、半田接合後の残存フラックスの洗浄除
去を必要とせず、高温、多湿雰囲気でも電気絶縁性を保
持し、また、感光性フラックスが半田接合部周辺をリン
グ状に補強する形で硬化するため、接合強度と信頼性の
高い半田接合を可能にするので、半導体パッケージのプ
リント配線板への搭載における工程を簡素化して、製造
コストを抑制し、また、半田接合の信頼性向上に極めて
有用である。また、感光性を付与することで半田搭載部
分のみに選択的に本フラックスを残すことが可能とな
り、半田ボールとの界面張力による半田ボールの凝集を
防ぐことができる。According to the production method of the present invention, the photosensitive flux used for the method does not require cleaning and removal of the residual flux after soldering, and maintains electrical insulation even in a high-temperature and high-humidity atmosphere. The flux hardens in a form that reinforces the periphery of the solder joint in a ring shape, enabling high-strength and reliable solder joints, simplifying the process of mounting semiconductor packages on printed wiring boards and manufacturing. It is very useful for suppressing the cost and improving the reliability of the solder joint. Also, by imparting photosensitivity, the present flux can be selectively left only in the solder mounting portion, and the aggregation of the solder ball due to the interfacial tension with the solder ball can be prevented.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中村 謙介 東京都品川区東品川２丁目５番８号 住友 ベークライト株式会社内 ────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Kensuke Nakamura 2-5-8 Higashishinagawa, Shinagawa-ku, Tokyo Sumitomo Bakelite Co., Ltd.
Claims (5)
クスパターン形成が可能である感光性フラックスを半導
体パッケージの半田ボールが搭載される面の回路パター
ン上の全面に塗布、乾燥し、感光性フラックス膜を形成
する工程、前記感光性フラックス膜上に所定のパターン
を載置し、露光、現像して、半導体パッケージの半田ボ
ール搭載用のランド部にフラックスパターンを形成する
工程、前記フラックスパターン上に半田ボールを載せ
て、半田リフローによって半田ボールを半導体パッケー
ジの半田ボール搭載用のランドと半田接合させる工程、
及び前記半田ボール搭載半導体パッケージを熱処理して
感光性フラックスを硬化させる工程とからなることを特
徴とする半導体パッケージの製造方法。A photosensitive flux capable of forming a flux pattern at a predetermined position by exposure and development is applied to the entire surface of a circuit pattern on a surface of a semiconductor package on which solder balls are to be mounted, and is dried. Forming a film, placing a predetermined pattern on the photosensitive flux film, exposing and developing, forming a flux pattern on a land portion for mounting a solder ball of a semiconductor package, on the flux pattern A step of placing solder balls and soldering the solder balls by solder reflow to solder ball mounting lands of a semiconductor package;
And a step of heat-treating the photosensitive ball by heat-treating the solder ball-mounted semiconductor package.
上のフェノール性水酸基を有する樹脂（Ａ）、その硬化
剤として作用する樹脂（Ｂ）、及びオルトキノンジアジ
ド構造を有する化合物からなる感光剤（Ｃ）を必須成分
とすることを特徴とする請求項１記載の半導体パッケー
ジの製造方法。2. A photosensitive flux comprising a resin (A) having at least one or more phenolic hydroxyl groups, a resin (B) acting as a curing agent thereof, and a photosensitive flux (C) comprising a compound having an orthoquinonediazide structure. 2. The method of manufacturing a semiconductor package according to claim 1, wherein said component is an essential component.
基を有する樹脂（Ａ）が、フェノールノボラック樹脂、
アルキルフェノールノボラック樹脂、ビフェノールノボ
ラック樹脂、ナフトールノボラック樹脂、レゾルシノー
ルノボラック樹脂、レゾール樹脂、及び、ポリビニルフ
ェノール樹脂からなる群より選ばれる、少なくとも１種
であることを特徴とする請求項２記載の半導体パッケー
ジの製造方法。3. The resin (A) having at least one or more phenolic hydroxyl groups is a phenol novolak resin,
3. The semiconductor package according to claim 2, wherein the semiconductor package is at least one selected from the group consisting of an alkylphenol novolak resin, a biphenol novolak resin, a naphthol novolak resin, a resorcinol novolak resin, a resole resin, and a polyvinylphenol resin. Method.
を樹脂補強する形態で硬化させてなることを特徴とする
請求項１〜３のいずれかに記載の半導体パッケージの製
造方法。4. The method of manufacturing a semiconductor package according to claim 1, wherein the photosensitive flux is cured in such a manner that a solder ball joint is reinforced with a resin.
法により得られる半導体パッケージ。5. A semiconductor package obtained by the manufacturing method according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000131320A JP4240750B2 (en) | 2000-04-28 | 2000-04-28 | Semiconductor package and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000131320A JP4240750B2 (en) | 2000-04-28 | 2000-04-28 | Semiconductor package and manufacturing method thereof |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008080011A Division JP4840390B2 (en) | 2008-03-26 | 2008-03-26 | Semiconductor package and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001313347A true JP2001313347A (en) | 2001-11-09 |
| JP4240750B2 JP4240750B2 (en) | 2009-03-18 |
Family
ID=18640234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000131320A Expired - Fee Related JP4240750B2 (en) | 2000-04-28 | 2000-04-28 | Semiconductor package and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4240750B2 (en) |
-
2000
- 2000-04-28 JP JP2000131320A patent/JP4240750B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP4240750B2 (en) | 2009-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW201742216A (en) | Method of manufacturing semiconductor device, method of manufacturing flip-chip semiconductor device, semiconductor device and flip-chip semiconductor device | |
| JP3821471B2 (en) | Curable flux, solder bonding resist, semiconductor package and semiconductor device reinforced by the curable flux, and method for manufacturing the semiconductor package and semiconductor device | |
| TW201513758A (en) | Method for manufacturing wiring board | |
| JP2004207483A (en) | Electronic component device | |
| JP4047754B2 (en) | Adhesive with curable flux function and adhesive sheet with curable flux function | |
| KR101102369B1 (en) | Junction structure of conductive projection and junction method thereof | |
| JP3735059B2 (en) | Adhesive film, semiconductor package or semiconductor device using the same, and method for manufacturing semiconductor package or semiconductor device | |
| JP2002146159A (en) | Curable flux and soldered joining part using the same | |
| JP4802987B2 (en) | Adhesive film | |
| JP4570259B2 (en) | Photosensitive flux, semiconductor chip mounting substrate, semiconductor package, and printed wiring board using the same | |
| JP4218175B2 (en) | Photosensitive flux and solder joint using the same | |
| JP2004204047A (en) | Liquid epoxy resin composition | |
| JP2001313347A (en) | Semiconductor package and its manufacturing method | |
| JP4840390B2 (en) | Semiconductor package and manufacturing method thereof | |
| JP4314760B2 (en) | Photosensitive flux, solder joint using the same, flip chip, semiconductor package, printed wiring board, and method for manufacturing semiconductor device | |
| JP4378830B2 (en) | Solder bonding resist, semiconductor package and manufacturing method thereof | |
| JP4900198B2 (en) | Photosensitive resin composition having flux function | |
| JP2001313312A (en) | Bonding agent for semiconductor chip | |
| JP2006321984A (en) | Photosensitive epoxy resin adhesive composition and its use | |
| JP2003231876A (en) | Adhesive film, semiconductor package using the same and semiconductor device | |
| JP2004244486A (en) | Adhesive film, and semiconductor package and semiconductor device using it | |
| JP4314718B2 (en) | Curable flux | |
| JP2008306222A (en) | Photosensitive flux and solder joint using the same | |
| JP2002299518A (en) | Semiconductor package, manufacturing method thereof, and semiconductor device | |
| JP2001271050A (en) | Adhesive for joining with solder and method for joining and bonding with solder |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061016 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080123 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080327 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080327 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080708 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080805 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080916 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081209 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081222 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140109 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |