JP2001298110A - Semiconductor device and its manufacturing and packaging methods - Google Patents

Semiconductor device and its manufacturing and packaging methods

Info

Publication number
JP2001298110A
JP2001298110A JP2000110302A JP2000110302A JP2001298110A JP 2001298110 A JP2001298110 A JP 2001298110A JP 2000110302 A JP2000110302 A JP 2000110302A JP 2000110302 A JP2000110302 A JP 2000110302A JP 2001298110 A JP2001298110 A JP 2001298110A
Authority
JP
Japan
Prior art keywords
adhesive layer
semiconductor device
lead
tape member
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000110302A
Other languages
Japanese (ja)
Other versions
JP3997685B2 (en
Inventor
Tetsumasa Maruo
哲正 丸尾
Ryuichi Sawara
隆一 佐原
Shinya Matsumura
信弥 松村
Noriyuki Kaino
憲幸 戒能
Kenji Ueda
賢治 植田
Yasushi Takemura
康司 竹村
Kazumi Watase
和美 渡瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000110302A priority Critical patent/JP3997685B2/en
Publication of JP2001298110A publication Critical patent/JP2001298110A/en
Application granted granted Critical
Publication of JP3997685B2 publication Critical patent/JP3997685B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To solve the problem that area that is occupied by wiring that is routed from a lead part and an external terminal part is larger than the size of a chip, and an occupation area on packaging becomes larger in a conventional semiconductor device. SOLUTION: By using a tapered member having an adhesive layer, an insulation layer, and a lead part, the lead part or the like is transferred on the semiconductor device for forming, thus obtaining the compact semiconductor device that is equal to the size of the chip where the tip of a terminal part 2b of a lead part 2 being exposed from a sealing resin 5 composes an external terminal 6 while the semiconductor device is provided with a plurality of lead parts 2 where the electrode pad of a semiconductor device 1 is connected to a tip part 2a via a salient electrode 3, an insulation layer 4 that is provided while the surface of the lead part other than the end part 2b at the lead part 2 is covered, and a sealing resin 5 that exposes the end part 2b of at least the lead part 2 to seal the surface of the semiconductor device 1, thus achieving low costs and high density.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、半導体素子を搭載
した半導体装置に関し、特に、回路基板に実装するにあ
たり、半導体装置が面積をとらず、高密度実装に適した
テープ基材を用いた半導体装置およびその製造方法なら
びに半導体装置の実装方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device on which a semiconductor element is mounted, and more particularly, to a semiconductor device using a tape base material suitable for high-density mounting without mounting the semiconductor device in mounting on a circuit board. The present invention relates to a device, a method of manufacturing the same, and a method of mounting a semiconductor device.

【０００２】[0002]

【従来の技術】従来の高密度実装型の半導体装置とし
て、Ｐ−ＢＧＡ（Ｐｌａｓｔｉｃ Ｂａｌｌ Ｇｒｉｄ
Ａｒｒａｙ）とＴ−ＢＧＡ（Ｔａｐｅ−ｃａｒｒｉｅ
ｒ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）の例を説明す
る。2. Description of the Related Art As a conventional high-density mounting type semiconductor device, a P-BGA (Plastic Ball Grid) is known.
Array) and T-BGA (Tape-carrier)
r Ball Grid Array) will be described.

【０００３】まず図１６は従来の半導体装置として、Ｐ
−ＢＧＡの構造を示す主要な断面図である。FIG. 16 shows a conventional semiconductor device as P
FIG. 3 is a main cross-sectional view illustrating a structure of a BGA.

【０００４】図１６に示すようにＰ−ＢＧＡは、インタ
ーポーザと呼ばれる配線基板１０１に接着剤を介してＬ
ＳＩチップ１０２を搭載し、そのＬＳＩチップ１０２の
電極と金（Ａｕ）等のワイヤー１０３で基板上の配線１
０４と接続し、樹脂１０５で配線基板１０１上面のＬＳ
Ｉチップ１０２領域をモールドした構造を有し、搭載さ
れたＬＳＩチップ１０２は基板上の配線１０４と基板内
のスルーホール１０６を介して基板裏面に格子状に配列
した外部端子の半田ボール１０７と接続したものであ
る。なお、図１６中、基板１０１の底面の層はソルダー
レジスト１０８である。[0006] As shown in FIG. 16, a P-BGA is applied to a wiring board 101 called an interposer via an adhesive.
An SI chip 102 is mounted, and wiring 1 on the substrate is connected to electrodes of the LSI chip 102 and wires 103 such as gold (Au).
04 and LS on the upper surface of the wiring board 101 with resin 105
The LSI chip 102 has a structure in which the region of the I chip 102 is molded, and the mounted LSI chip 102 is connected to the solder balls 107 of external terminals arranged in a lattice pattern on the back surface of the substrate via the wiring 104 on the substrate and the through holes 106 in the substrate. It was done. In FIG. 16, the layer on the bottom surface of the substrate 101 is a solder resist.

【０００５】図１６に示したように、プリント基板等の
配線基板１０１上にＬＳＩチップ１０２を搭載したもの
は、Ｐ−ＢＧＡと称される半導体装置であるが、高密度
配線が可能なＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ
Ｂｏｎｄｉｎｇ）テープを用いたものが、Ｔ−ＢＧＡで
ある。Ｔ−ＢＧＡは多ピン化を実現できる技術である。[0005] As shown in FIG. 16, a device in which an LSI chip 102 is mounted on a wiring board 101 such as a printed board is a semiconductor device called a P-BGA. Tape Automated
Bonding) tape is a T-BGA. T-BGA is a technology capable of realizing a multi-pin configuration.

【０００６】図１７は従来の半導体装置として、Ｔ−Ｂ
ＧＡの構造を示す主要な断面図である。FIG. 17 shows a conventional semiconductor device having a TB
FIG. 3 is a main cross-sectional view showing the structure of the GA.

【０００７】図１７に示すように、Ｔ−ＢＧＡは、微細
配線が可能なポリイミドテープ２０１と銅箔パターン２
０２とよりなるテープ基材（ＴＡＢテープ）を用い、Ｌ
ＳＩチップ２０３上に形成されたバンプと呼ばれる突起
電極２０４とテープ基材上の銅箔パターン２０２を介し
てテープ基材の開口部に形成されたインナーリード２０
２ａとが熱圧着により接合されている。そしてＬＳＩチ
ップ２０３やインナーリード２０２ａを外部力や湿気、
汚染物などの悪い環境から電気的、物理的に保護するた
め、ＬＳＩチップ２０３の表面とインナーリード２０２
ａに樹脂２０５がポッティングされて被覆されている。
樹脂２０５はポッティング後に加熱して硬化されるもの
である。次に、補強板であるスティフナー２０６を接着
剤２０７を介してポリイミドテープ２０１上に装着し、
最後にインナーリード２０２ａに半田ボール２０８を取
付け、Ｔ−ＢＧＡの形態を構成するものである。なお、
図１７中、テープ基材の底面の層はソルダーレジスト２
０９である。As shown in FIG. 17, a T-BGA is composed of a polyimide tape 201 capable of fine wiring and a copper foil pattern 2.
Using a tape base (TAB tape) consisting of
An inner lead 20 formed in an opening of a tape base via a bump electrode 204 called a bump formed on an SI chip 203 and a copper foil pattern 202 on the tape base
2a are joined by thermocompression bonding. Then, the LSI chip 203 and the inner lead 202a are exposed to external force, moisture,
The surface of the LSI chip 203 and the inner leads 202 are electrically and physically protected from a bad environment such as contaminants.
a is covered with a resin 205 by potting.
The resin 205 is cured by heating after potting. Next, a stiffener 206 as a reinforcing plate is mounted on the polyimide tape 201 via an adhesive 207,
Finally, a solder ball 208 is attached to the inner lead 202a to form a T-BGA. In addition,
In FIG. 17, the layer on the bottom surface of the tape base material is solder resist 2
09.

【０００８】[0008]

【発明が解決しようとする課題】しかしながら前記従来
のＰ−ＢＧＡタイプ、Ｔ−ＢＧＡタイプの半導体装置で
は、以下の課題がある。すなわち、基板、基材にポリイ
ミド材、ポリイミドテープを用いていることから、その
基板テープの価格がそのまま製品価格に反映することに
なり、結果としてコスト低減には多大な困難を伴うとい
う課題がある。また、Ｔ−ＢＧＡでは補強板（スティフ
ナー）の取り付けや、Ｐ−ＢＧＡ，Ｔ−ＢＧＡでは多ピ
ン化した外部端子への半田ボールの取り付けが発生し、
その材料、および工数が必要になり、製品コストを上昇
させるという課題がある。However, the conventional P-BGA type and T-BGA type semiconductor devices have the following problems. That is, since a polyimide material and a polyimide tape are used for the substrate and the base material, the price of the substrate tape is directly reflected in the product price, and as a result, there is a problem that cost reduction involves great difficulty. . In addition, in the case of T-BGA, a reinforcing plate (stiffener) is attached, and in the case of P-BGA and T-BGA, solder balls are attached to multi-pin external terminals.
The materials and man-hours are required, and there is a problem of increasing the product cost.

【０００９】さらに、従来のＰ−ＢＧＡ、Ｔ−ＢＧＡで
は、基板配線やインナーリードから引き回された外部端
子の占める面積が、搭載したＬＳＩチップのチップサイ
ズより大きくなるため、半導体装置としてパッケージ構
成した際の外形サイズが大きくなり、実装時の占有面積
も大きくなり、より高密度な実装ができないという課題
がある。Further, in the conventional P-BGA and T-BGA, the area occupied by the external terminals routed from the substrate wiring and the inner leads is larger than the chip size of the mounted LSI chip. In this case, there is a problem that the external size of the device becomes large, the area occupied by the mounting becomes large, and it is impossible to mount the device at a higher density.

【００１０】本発明は、前記従来の課題を解決するもの
で、転写工法に着目し、テープ基材を用いて、低コスト
でコンパクトな高密度実装タイプの半導体装置およびそ
の製造方法ならびに半導体装置の実装方法を提供するこ
とを目的とする。The present invention solves the above-mentioned conventional problems, and focuses on the transfer method, using a tape base material, a low-cost and compact high-density mounting type semiconductor device, a method of manufacturing the same, and a method of manufacturing a semiconductor device. The purpose is to provide an implementation method.

【００１１】[0011]

【課題を解決するための手段】前記従来の課題を解決す
るために本発明の半導体装置は、その一主面に複数の電
極パッドを有した半導体素子と、前記半導体素子の複数
の電極とその先端部が接続した金属箔よりなる複数のリ
ード部と、前記リード部の末端部を除くリード部表面に
設けられた絶縁層と、少なくとも前記リード部の末端部
を露出させて前記半導体素子の前記主面と側面の一部と
を封止した封止樹脂とよりなる半導体装置であって、前
記封止樹脂より露出した末端部の先端が外部端子を構成
している半導体装置である。In order to solve the above-mentioned conventional problems, a semiconductor device according to the present invention comprises a semiconductor element having a plurality of electrode pads on one main surface thereof, a plurality of electrodes of the semiconductor element, and a plurality of electrodes. A plurality of leads made of a metal foil to which the tip is connected, an insulating layer provided on the surface of the lead except for the end of the lead, and exposing at least the end of the lead to the semiconductor element. A semiconductor device comprising a sealing resin that seals a main surface and a part of a side surface, wherein the distal end of the terminal exposed from the sealing resin constitutes an external terminal.

【００１２】具体的には、リード部の末端部は段差を有
して半導体素子の主面上方に折り曲げられ、末端部の先
端が封止樹脂より露出して外部端子を構成している半導
体装置である。More specifically, a semiconductor device having a terminal portion which is bent at a step above the main surface of the semiconductor element with a step, and whose terminal end is exposed from the sealing resin to constitute an external terminal. It is.

【００１３】また、封止樹脂より露出したリード部の末
端部の先端が一平面を有して外部端子を構成している半
導体装置である。[0013] Further, there is provided a semiconductor device in which the distal end of the lead portion exposed from the sealing resin has a flat surface to form an external terminal.

【００１４】また、封止樹脂より露出したリード部の末
端部の先端が突出部を有して外部端子を構成している半
導体装置である。[0014] In the semiconductor device, the distal end of the lead portion exposed from the sealing resin has a protruding portion to form an external terminal.

【００１５】また本発明の半導体装置は、その一主面に
複数の電極パッドを有した半導体素子と、前記半導体素
子の複数の電極とその先端部が接続した金属箔よりなる
複数のリード部と、前記リード部の末端部を除くリード
部表面に設けられた絶縁層とよりなる半導体装置であっ
て、前記リード部は前記半導体素子の主面から側面を経
由してその裏面に配置され、前記半導体素子の裏面でそ
の末端部が前記絶縁層より露出して外部端子を構成して
いる半導体装置である。Further, the semiconductor device of the present invention comprises a semiconductor element having a plurality of electrode pads on one main surface thereof, and a plurality of leads made of a metal foil to which a plurality of electrodes of the semiconductor element are connected with their tips. A semiconductor device comprising an insulating layer provided on a surface of a lead portion excluding a terminal portion of the lead portion, wherein the lead portion is disposed on a back surface of the semiconductor element via a side surface from a main surface of the semiconductor element, In the semiconductor device, the terminal is exposed from the insulating layer on the back surface of the semiconductor element to form an external terminal.

【００１６】具体的には、半導体素子とリード部との間
には両者を固定する接着用の樹脂が介在している半導体
装置である。Specifically, this is a semiconductor device in which an adhesive resin for fixing the semiconductor element and the lead portion is interposed between the semiconductor element and the lead portion.

【００１７】本発明の半導体装置の製造方法は、可撓性
を有したテープ基材と、前記テープ基材の一表面上に第
１の面積を有して設けられた接着剤層と、前記接着剤層
上に第２の面積を有して設けられた絶縁層と、接続すべ
き半導体素子の電極と対応した配置を有して前記接着剤
層上に設けられた金属箔よりなる複数のリード部とより
なり、前記リード部の先端部は前記絶縁層上に配置さ
れ、前記リード部の末端部は前記接着剤層上に配置さ
れ、絶縁層と接着剤層との境界部分において前記リード
部の末端部は屈曲部を有しているテープ部材を用意する
工程と、電極パッドを有した半導体素子を用意する工程
と、前記半導体素子の電極パッドと前記テープ部材のリ
ード部の先端部とを位置合わせし、前記電極パッドと前
記リード部の先端部とを突起電極を介して接続する工程
と、少なくとも前記テープ部材と前記半導体素子の間隙
に封止樹脂を注入して樹脂封止する工程と、前記テープ
部材を前記接着剤層とともに剥離する工程とよりなる半
導体装置の製造方法である。According to a method of manufacturing a semiconductor device of the present invention, a tape base having flexibility, an adhesive layer provided on one surface of the tape base with a first area, An insulating layer provided with a second area on the adhesive layer, and a plurality of metal foils provided on the adhesive layer with an arrangement corresponding to the electrodes of the semiconductor elements to be connected. A lead portion, a tip portion of the lead portion is disposed on the insulating layer, a terminal portion of the lead portion is disposed on the adhesive layer, and the lead portion is provided at a boundary between the insulating layer and the adhesive layer. A step of preparing a tape member having a bent portion, a step of preparing a semiconductor element having an electrode pad, and an electrode pad of the semiconductor element and a tip end of a lead portion of the tape member. And the tip of the electrode pad and the lead portion A step of connecting via a protruding electrode, a step of injecting a sealing resin into at least a gap between the tape member and the semiconductor element to seal the resin, and a step of peeling off the tape member together with the adhesive layer 6 shows a method for manufacturing a semiconductor device.

【００１８】また本発明の半導体装置の製造方法は、可
撓性を有したテープ基材と、前記テープ基材の一表面上
に第１の面積を有して設けられた接着剤層と、前記接着
剤層上に第２の面積を有して設けられた絶縁層と、前記
接着剤層およびテープ基材を貫通して設けられたスルー
ホールと、接続すべき半導体素子の電極と対応した配置
を有して前記接着剤層上に設けられた金属箔よりなる複
数のリード部とよりなり、前記リード部の先端部は前記
絶縁層上に配置され、前記リード部の末端部は前記接着
剤層上に配置されるとともに、前記スルーホールにその
先端が嵌合されて前記テープ基材面に前記先端が露出
し、絶縁層と接着剤層との境界部分において前記リード
部の末端部は屈曲部を有しているテープ部材を用意する
工程と、電極パッドを有した半導体素子を用意する工程
と、前記半導体素子の電極パッドと前記テープ部材のリ
ード部の先端部とを位置合わせし、前記電極パッドと前
記リード部の先端部とを突起電極を介して接続する工程
と、少なくとも前記テープ部材と前記半導体素子の間隙
に封止樹脂を注入して樹脂封止する工程と、前記テープ
部材を前記接着剤層とともに剥離する工程とよりなる半
導体装置の製造方法である。The method of manufacturing a semiconductor device according to the present invention further comprises a tape base having flexibility, an adhesive layer provided on one surface of the tape base with a first area, An insulating layer provided with a second area on the adhesive layer, a through hole provided through the adhesive layer and the tape base, and an electrode of a semiconductor element to be connected. A plurality of leads made of a metal foil provided on the adhesive layer having an arrangement, a tip of the lead is arranged on the insulating layer, and a terminal of the lead is attached to the adhesive layer. While placed on the agent layer, the tip is fitted into the through hole and the tip is exposed on the tape base surface, and at the boundary between the insulating layer and the adhesive layer, the end of the lead portion is A step of preparing a tape member having a bent portion, and an electrode pad A step of preparing a semiconductor element having the same, aligning an electrode pad of the semiconductor element with a tip of a lead of the tape member, and connecting the electrode pad and a tip of the lead via a protruding electrode. And a step of injecting a sealing resin into at least a gap between the tape member and the semiconductor element to perform resin sealing, and a step of peeling the tape member together with the adhesive layer. is there.

【００１９】また本発明の半導体装置の製造方法は、可
撓性を有したテープ基材と、前記テープ基材の一表面上
に第１の面積を有して設けられた接着剤層と、前記接着
剤層上に第２の面積を有して設けられた絶縁層と、接続
すべき半導体素子の電極と対応した配置を有して前記接
着剤層上に設けられた金属箔よりなる複数のリード部と
よりなり、前記リード部の先端部は前記絶縁層上に配置
され、前記リード部の末端部は前記接着剤層上に配置さ
れ、絶縁層と接着剤層との境界部分において前記リード
部の末端部は突出部を有しているテープ部材を用意する
工程と、電極パッドを有した半導体素子を用意する工程
と、前記テープ部材の少なくともリード部上に接着用の
樹脂を形成する工程と、前記半導体素子の電極パッドと
前記テープ部材のリード部の先端部とを位置合わせし、
前記電極パッドと前記リード部の先端部とを突起電極を
介して接続する工程と、前記テープ部材を接続した半導
体素子を包囲するように折り曲げ加工して前記半導体素
子の底面側に前記テープ部材のリード部の末端部を配置
し、前記半導体素子の外面と前記テープ部材とを前記接
着用の樹脂で接着する工程と、前記テープ部材を前記接
着剤層とともに剥離する工程とよりなる半導体装置の製
造方法である。The method of manufacturing a semiconductor device according to the present invention further comprises a tape base having flexibility, an adhesive layer provided on one surface of the tape base and having a first area. A plurality of insulating layers provided on the adhesive layer with a second area, and a plurality of metal foils provided on the adhesive layer with an arrangement corresponding to the electrodes of the semiconductor elements to be connected; A lead portion of the lead portion is disposed on the insulating layer, a terminal portion of the lead portion is disposed on the adhesive layer, and at a boundary portion between the insulating layer and the adhesive layer, A step of preparing a tape member having a protruding portion at the end of the lead portion, a step of preparing a semiconductor element having an electrode pad, and forming an adhesive resin on at least the lead portion of the tape member Process, the electrode pad of the semiconductor element and the tape member Aligning the tip portion of the over de section,
Connecting the electrode pad and the tip of the lead via a protruding electrode, and bending the tape member so as to surround the semiconductor element to which the tape member is connected, and forming the tape member on the bottom side of the semiconductor element. Manufacturing a semiconductor device, comprising: arranging a terminal portion of a lead portion, bonding an outer surface of the semiconductor element to the tape member with the bonding resin, and separating the tape member together with the adhesive layer. Is the way.

【００２０】具体的に、電極パッドを有した半導体素子
を用意する工程は、前記電極パッドに突起電極を有した
半導体素子を用意する工程である半導体装置の製造方法
である。Specifically, the step of preparing a semiconductor element having an electrode pad is a method of manufacturing a semiconductor device, which is a step of preparing a semiconductor element having a protruding electrode on the electrode pad.

【００２１】また、半導体素子の電極パッドとテープ部
材のリード部の先端部とを位置合わせし、前記電極パッ
ドと前記リード部の先端部とを突起電極を介して接続す
る工程は、前記テープ部材側から加熱加圧して前記電極
パッドと前記リード部の先端部とを圧着する工程である
半導体装置の製造方法である。The step of aligning the electrode pad of the semiconductor element with the tip of the lead of the tape member and connecting the electrode pad and the tip of the lead via a protruding electrode includes the steps of: A method of manufacturing a semiconductor device, which comprises a step of applying heat and pressure from the side to pressure-bond the electrode pad and the tip of the lead portion.

【００２２】また、テープ部材を接着剤層とともに剥離
する工程は、前記テープ部材に対して加熱処理し、前記
接着剤層の接着力を低下させることにより剥離する工程
である半導体装置の製造方法である。The step of peeling off the tape member together with the adhesive layer is a step of subjecting the tape member to heat treatment to reduce the adhesive strength of the adhesive layer, thereby peeling off the tape member. is there.

【００２３】また、テープ部材を接着剤層とともに剥離
する工程は、前記テープ部材に対して紫外線照射処理
し、前記接着剤層の接着力を低下させることにより剥離
する工程である半導体装置の製造方法である。The step of peeling off the tape member together with the adhesive layer is a step of peeling off the tape member by irradiating the tape member with ultraviolet rays to reduce the adhesive force of the adhesive layer. It is.

【００２４】さらに本発明の半導体装置の製造方法は、
その面内に複数の半導体素子が形成された半導体ウェハ
ーを用意し、各半導体素子の電極パッド上に突起電極を
形成する工程と、前記半導体ウェハー上に樹脂層を形成
する工程と、可撓性を有したテープ基材と、前記テープ
基材の一表面上に第１の面積を有して設けられた接着剤
層と、前記接着剤層上に第２の面積を有して設けられた
絶縁層と、接続すべき半導体素子の電極と対応した配置
を有して前記接着剤層上に設けられた金属箔よりなる複
数のリード部とよりなり、前記リード部の先端部は前記
絶縁層上に配置され、前記リード部の末端部は前記接着
剤層上に配置され、絶縁層と接着剤層との境界部分にお
いて前記リード部の末端部は屈曲部を有しているテープ
部材を用意する工程と、前記半導体ウェハーの各半導体
素子の電極パッドと前記テープ部材のリード部の先端部
とを位置合わせし、前記電極パッドと前記リード部の先
端部とを突起電極を介して接続し、前記半導体ウェハー
に前記テープ部材を接続する工程と、前記テープ部材が
接続した半導体ウェハーに対して、個々の半導体素子ご
とに分割する工程と、前記テープ部材を前記接着剤層と
ともに剥離する工程とよりなる半導体装置の製造方法で
ある。Further, the method of manufacturing a semiconductor device according to the present invention
Preparing a semiconductor wafer on which a plurality of semiconductor elements are formed, forming a protruding electrode on an electrode pad of each semiconductor element; forming a resin layer on the semiconductor wafer; A tape substrate having a first area, an adhesive layer provided on one surface of the tape substrate with a first area, and a second area provided on the adhesive layer. An insulating layer, and a plurality of leads made of a metal foil provided on the adhesive layer having an arrangement corresponding to the electrodes of the semiconductor element to be connected, and a tip of the lead is formed of the insulating layer. A tape member having a bent portion provided at the boundary between the insulating layer and the adhesive layer, wherein a terminal portion of the lead portion is disposed on the adhesive layer, and a terminal portion of the lead portion is provided at a boundary portion between the insulating layer and the adhesive layer. And electrode pads of each semiconductor element of the semiconductor wafer Aligning the tip of the lead of the tape member with the tip of the lead, connecting the electrode pad and the tip of the lead via a protruding electrode, and connecting the tape to the semiconductor wafer; A method of manufacturing a semiconductor device, comprising: a step of dividing a semiconductor wafer to which members are connected into individual semiconductor elements; and a step of peeling off the tape member together with the adhesive layer.

【００２５】本発明の半導体装置の実装方法は、その底
面に外部電極を備えた半導体装置を複数個用意する工程
と、可撓性を有したテープ基材上に配線を有して回路構
成されたテープ部材を用意する工程と、前記半導体装置
の外部端子と前記テープ部材の配線とをそれぞれ接続し
てテープ部材の同一面上に複数個の半導体装置を搭載す
る工程と、前記テープ部材と前記半導体装置との間に封
止樹脂を設けて両者を固定する工程と、前記テープ部材
を折り畳み、複数の半導体装置の各半導体装置の底面ど
うしを前記テープ部材を介した状態で向かい合わせ、折
り重なったテープ部材の間に緩衝用樹脂を設けて固定す
る工程と、折り重なった半導体装置の上面どうしを緩衝
用樹脂を設けて固定し、三次元的に複数の半導体装置を
実装する半導体装置の実装方法である。The method of mounting a semiconductor device according to the present invention comprises the steps of preparing a plurality of semiconductor devices having external electrodes on the bottom surface thereof, and forming a circuit having wiring on a flexible tape base material. Preparing a tape member, and connecting a plurality of semiconductor devices on the same surface of the tape member by connecting external terminals of the semiconductor device and wiring of the tape member, respectively; and A step of providing a sealing resin between the semiconductor device and fixing them together, folding the tape member, facing the bottom surfaces of the respective semiconductor devices of the plurality of semiconductor devices with the tape member interposed therebetween, and folded the semiconductor device. A step of providing a buffering resin between the tape members and fixing the same; and a step of providing a buffering resin to fix the upper surfaces of the folded semiconductor devices to each other and mounting the plurality of semiconductor devices three-dimensionally. It is an implementation method.

【００２６】前記構成の通り、本発明の半導体装置は、
外形自体が搭載している半導体素子（チップ）の大きさ
に近いコンパクトな構成を有し、基板実装時の占有面積
を低減することができ、高密度実装が可能な半導体装置
を得ることができるものである。As described above, the semiconductor device of the present invention comprises:
A semiconductor device having a compact configuration whose outer shape itself is close to the size of a semiconductor element (chip) to be mounted can be reduced, an area occupied by mounting on a substrate can be reduced, and high-density mounting can be obtained. Things.

【００２７】そして特にその製造方法においては、テー
プ部材に接着剤層、絶縁層、金属箔よりなるリード部を
形成し、そのテープ部材を用いて、半導体素子上にリー
ド部等を転写形成することにより、外形自体が搭載して
いる半導体素子（チップ）の大きさに近いコンパクトな
構成を実現でき、基板実装時の占有面積を低減すること
ができ、高密度実装が可能な半導体装置を得ることがで
きる。Particularly, in the manufacturing method, a lead portion made of an adhesive layer, an insulating layer, and a metal foil is formed on a tape member, and the lead portion and the like are transferred and formed on a semiconductor element using the tape member. Accordingly, it is possible to realize a compact configuration in which the external shape itself is close to the size of the semiconductor element (chip) mounted thereon, reduce the area occupied by mounting on the board, and obtain a semiconductor device capable of high-density mounting. Can be.

【００２８】またテープ部材の可撓性を最大限に活用
し、半導体装置を回路構成されたテープ部材上に複数個
搭載固定し、テープを折り畳むことにより、コンパクト
な三次元実装構造を実現することができる。A compact three-dimensional mounting structure is realized by maximizing the flexibility of the tape member, mounting and fixing a plurality of semiconductor devices on the tape member having a circuit structure, and folding the tape. Can be.

【００２９】[0029]

【発明の実施の形態】以下、本発明の半導体装置および
その製造方法ならびに半導体装置の実装方法の一実施形
態について、図面を参照しながら説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an embodiment of a semiconductor device, a method of manufacturing the same, and a method of mounting a semiconductor device according to the present invention will be described with reference to the drawings.

【００３０】まず本発明の第１の実施形態について説明
する。First, a first embodiment of the present invention will be described.

【００３１】図１は本実施形態の半導体装置を示す断面
図である。FIG. 1 is a sectional view showing a semiconductor device according to this embodiment.

【００３２】図１に示すように、本実施形態の半導体装
置は、一主面、例えば表面に複数の電極パッドを有した
ＬＳＩチップ等の半導体素子１と、その半導体素子１の
複数の電極パッドと先端部２ａが金（Ａｕ）バンプ等の
突起電極３を介して接続した銅箔等の金属箔よりなる複
数のリード部２と、リード部２の末端部２ｂを除くリー
ド部表面を覆うように設けられたソルダーレジストより
なる絶縁層４と、少なくともリード部２の末端部２ｂを
露出させて半導体素子１の表面と側面の一部とにかかる
ように封止したエポキシ系の封止樹脂５とよりなる半導
体装置であり、封止樹脂５より露出したリード部２の末
端部２ｂの先端が外部端子６を構成しているチップサイ
ズと同等の半導体装置である。As shown in FIG. 1, the semiconductor device of this embodiment has a semiconductor element 1 such as an LSI chip having a plurality of electrode pads on one principal surface, for example, a surface, and a plurality of electrode pads of the semiconductor element 1. And a plurality of lead portions 2 made of metal foil such as copper foil and the like, the tip portions 2a of which are connected via bump electrodes 3 such as gold (Au) bumps, and the surface of the lead portion except for the end portion 2b of the lead portion 2. And an epoxy-based sealing resin 5 that is exposed to at least the end 2b of the lead portion 2 and is sealed so as to cover the surface and a part of the side surface of the semiconductor element 1. And a tip end of the end portion 2b of the lead portion 2 exposed from the sealing resin 5 is a semiconductor device having the same size as a chip in which the external terminal 6 is formed.

【００３３】そして具体的には、リード部２の末端部２
ｂは段差を有して半導体素子１の主面上方に折り曲げら
れ、末端部２ｂの先端が樹脂５より露出して外部端子６
を構成しており、また樹脂５より露出したリード部２の
末端部２ｂの先端部分は平坦な面を有して外部端子６を
構成している半導体装置である。またリード部２の先端
部２ａと半導体素子１の電極パッド上の突起電極３と
は、突起電極３の材料の金（Ａｕ）とリード部２のメッ
キ層であるスズ（Ｓｎ）とが、Ａｕ−Ｓｎ共晶結合によ
り接合されているものである。More specifically, the end 2 of the lead 2
b is bent above the main surface of the semiconductor element 1 with a step, and the tip of the end portion 2 b is exposed from the resin 5 so that the external terminal 6
In addition, the semiconductor device is configured such that the end portion 2b of the lead portion 2 exposed from the resin 5 has a flat surface to form the external terminal 6. Further, the tip 2a of the lead 2 and the protruding electrode 3 on the electrode pad of the semiconductor element 1 are made of Au (Au) as a material of the protruding electrode 3 and tin (Sn) as a plating layer of the lead 2 with Au. -Sn eutectic bonding.

【００３４】本実施形態の半導体装置は、その外形自体
が搭載している半導体素子（チップ）の大きさに近いコ
ンパクトな構成を有することにより、基板実装時の占有
面積を低減することができ、高密度実装が可能な半導体
装置である。The semiconductor device of the present embodiment has a compact configuration whose outer shape itself is close to the size of the semiconductor element (chip) to be mounted, so that the occupied area when mounting the substrate can be reduced. This is a semiconductor device capable of high-density mounting.

【００３５】次に本実施形態の半導体装置の製造方法に
ついて説明する。図２〜図４は本実施形態の半導体装置
の製造方法を示す図であり、図２は平面図、図３，図４
は工程ごとの断面図である。Next, a method of manufacturing the semiconductor device according to the present embodiment will be described. 2 to 4 are views showing a method of manufacturing the semiconductor device according to the present embodiment, FIG. 2 is a plan view, and FIGS.
Is a sectional view of each process.

【００３６】まず本実施形態で用いるテープ部材につい
て説明する。First, the tape member used in the present embodiment will be described.

【００３７】図２に示すように、本実施形態で用いるテ
ープ部材は、ポリイミドテープからなる可撓性を有した
テープ基材７と、テープ基材７の一表面上に第１の面積
を有して設けられた四角形状の接着剤層８と、接着剤層
８上に第２の面積を有して設けられたソルダーレジスト
よりなる絶縁層４と、接続すべき半導体素子の電極パッ
ドと対応した配置を有して接着剤層８上に設けられた銅
箔等の金属箔よりなる複数のリード部２とよりなるテー
プ部材であって、リード部２の先端部２ａは絶縁層４上
に配置され、リード部２の末端部２ｂは接着剤層８上に
配置され、絶縁層４と接着剤層８との境界部分において
リード部２の末端部２ｂは屈曲部を有しているテープ部
材である。そしてテープ基材７上の接着剤層８の第１の
面積は、接続すべき半導体素子の面積よりも大きい面積
を有し、また絶縁層４の第２の面積よりも大きい構成を
有している。また絶縁層４の第２の面積は接続すべき半
導体素子の面積よりも小さいものである。As shown in FIG. 2, the tape member used in this embodiment has a flexible tape base 7 made of a polyimide tape and a first area on one surface of the tape base 7. A square adhesive layer 8 provided as described above, an insulating layer 4 made of a solder resist provided with a second area on the adhesive layer 8, and an electrode pad of a semiconductor element to be connected. A tape member comprising a plurality of leads 2 made of a metal foil such as a copper foil provided on the adhesive layer 8 with the above arrangement, and the tip 2a of the lead 2 is placed on the insulating layer 4. The end 2b of the lead 2 is disposed on the adhesive layer 8, and the end 2b of the lead 2 at the boundary between the insulating layer 4 and the adhesive 8 has a bent portion. It is. The first area of the adhesive layer 8 on the tape base 7 has an area larger than the area of the semiconductor element to be connected, and has a configuration larger than the second area of the insulating layer 4. I have. The second area of the insulating layer 4 is smaller than the area of the semiconductor element to be connected.

【００３８】また本実施形態で用いるテープ部材におい
て、接着剤層８は紫外線照射によりそれ自体が硬化する
ことにより、接着力が低下する接着剤よりなるものであ
り、または加熱により接着力が低下する性質を有した接
着剤よりなるものである。この接着剤の性質を利用する
ことにより、このテープ部材を転写工法に用いることが
できるものである。In the tape member used in the present embodiment, the adhesive layer 8 is made of an adhesive whose adhesive strength is reduced by being cured by irradiation with ultraviolet rays, or the adhesive strength is reduced by heating. It is made of an adhesive having properties. By utilizing the properties of the adhesive, the tape member can be used for a transfer method.

【００３９】なお、本実施形態のテープ部材において、
テープ基材７は、厚さ２５［μｍ］〜３８［μｍ］、幅
が３５、４８、７０［ｍｍ］のうち半導体素子に対応し
て適宜選択するものであり、長尺方向は連続するテープ
状である。そしてリード２は銅箔より構成され、表面に
はスズ（Ｓｎ）メッキされているものである。リード部
２の材質は銅以外の金属箔でもよい。In the tape member of the present embodiment,
The tape base material 7 is appropriately selected from the thicknesses of 25 [μm] to 38 [μm] and the widths of 35, 48, and 70 [mm] corresponding to the semiconductor element, and is a continuous tape in the longitudinal direction. It is. The lead 2 is made of a copper foil and has a surface plated with tin (Sn). The material of the lead portion 2 may be a metal foil other than copper.

【００４０】以上のように構成されたテープ部材を用い
て、本実施形態の半導体装置を製造する工法について、
以下、説明する。A method of manufacturing the semiconductor device of the present embodiment using the tape member configured as described above will be described.
This will be described below.

【００４１】まず図３（ａ）に示すように、ポリイミド
テープからなるテープ基材７と、テープ基材７の一表面
上に第１の面積を有して設けられた四角形状の接着剤層
８と、接着剤層８上に第２の面積を有して設けられた絶
縁層４と、接続すべき半導体素子の電極パッドと対応し
た配置を有して接着剤層８上に設けられた銅箔等の金属
箔よりなる複数のリード部２とよりなり、リード部２の
先端部２ａは絶縁層４上に配置され、リード部２の末端
部２ｂは接着剤層８上に配置され、絶縁層４と接着剤層
８との境界部分においてリード部２の末端部２ｂは屈曲
部を有しているテープ部材を用意するとともに、接続す
べき半導体素子１として、表面の電極パッド上に金バン
プ等の突起電極３が形成された半導体素子を用意する。
なお、この場合、半導体素子の電極パッド上に突起電極
を設けるかわりに、テープ部材のリード部の先端部の半
導体素子と接続すべき部分に突起電極を形成してもよ
い。First, as shown in FIG. 3A, a tape base 7 made of a polyimide tape, and a rectangular adhesive layer provided on one surface of the tape base 7 with a first area. 8, an insulating layer 4 provided on the adhesive layer 8 with a second area, and provided on the adhesive layer 8 with an arrangement corresponding to an electrode pad of a semiconductor element to be connected. A plurality of leads 2 made of a metal foil such as a copper foil; a tip 2a of the lead 2 is disposed on the insulating layer 4; a terminal 2b of the lead 2 is disposed on the adhesive layer 8; At the boundary between the insulating layer 4 and the adhesive layer 8, a tape member having a bent portion at the end 2 b of the lead portion 2 is prepared, and as the semiconductor element 1 to be connected, gold is placed on the electrode pad on the surface. A semiconductor element on which a bump electrode 3 such as a bump is formed is prepared.
In this case, instead of providing the protruding electrode on the electrode pad of the semiconductor element, the protruding electrode may be formed at a portion of the leading end of the tape member to be connected to the semiconductor element.

【００４２】そして図３（ｂ），図３（ｃ）に示すよう
に、半導体素子１の電極パッドとテープ部材のリード部
２の先端部２ａとを位置合わせし、電極パッドとリード
部２の先端部２ａとを突起電極３を介して電気的に接続
する。この接続は、テープ部材側からボンディングツー
ル９の温度が約４００〜５００［℃］のもとで、リード
２と突起電極３が熱圧着され、Ａｕ−Ｓｎの共晶結合に
より接合されるものである。なお接合は、金属の溶融が
あればよい。またリード部２と半導体素子１の突起電極
３との接続は、一括して行われるものである。Then, as shown in FIGS. 3B and 3C, the electrode pad of the semiconductor element 1 and the tip 2a of the lead 2 of the tape member are aligned, and the electrode pad and the lead 2 are aligned. The distal end portion 2a is electrically connected via the protruding electrode 3. In this connection, the leads 2 and the protruding electrodes 3 are thermocompression bonded under a temperature of the bonding tool 9 of about 400 to 500 [° C.] from the tape member side, and are joined by eutectic bonding of Au-Sn. is there. The joining may be performed as long as the metal is melted. The connection between the lead 2 and the protruding electrode 3 of the semiconductor element 1 is performed collectively.

【００４３】図３（ｄ）は、半導体素子１の電極パッド
とテープ部材のリード部２の先端部２ａが突起電極を介
して接続された状態の構造を示す。この状態で、半導体
素子１とテープ部材、すなわち半導体素子１表面とテー
プ部材のリード部２との間には後工程の封止樹脂が充填
されるスペースが形成される。FIG. 3D shows a structure in which the electrode pads of the semiconductor element 1 and the tips 2a of the leads 2 of the tape member are connected via the protruding electrodes. In this state, a space is formed between the semiconductor element 1 and the tape member, that is, between the surface of the semiconductor element 1 and the lead portion 2 of the tape member to be filled with a sealing resin in a later step.

【００４４】次に図４（ａ）に示すように、少なくとも
テープ部材と半導体素子１の間隙に対して、熱硬化性の
エポキシ系樹脂よりなる封止樹脂５を樹脂塗布ノズル１
０により注入して樹脂封止する。この樹脂封止は、ディ
スペンス方式で描画して行い、充填被覆後は樹脂を熱硬
化させる。Next, as shown in FIG. 4A, at least a gap between the tape member and the semiconductor element 1 is filled with a sealing resin 5 made of a thermosetting epoxy resin.
Inject with 0 and seal with resin. This resin sealing is performed by drawing with a dispensing method, and after filling and coating, the resin is thermally cured.

【００４５】図４（ｂ）には、半導体素子１とテープ部
材との間隙、および半導体素子１の側面の一部が封止樹
脂５で充填被覆された状態を示す。FIG. 4B shows a state where the gap between the semiconductor element 1 and the tape member and a part of the side surface of the semiconductor element 1 are filled and covered with the sealing resin 5.

【００４６】次に図４（ｃ）に示すように、テープ部材
側から紫外線を照射、または加熱することにより、テー
プ部材のテープ基材７上の接着剤層８の接着力を低下さ
せる。Next, as shown in FIG. 4C, the adhesive strength of the adhesive layer 8 on the tape base 7 of the tape member is reduced by irradiating or heating ultraviolet rays from the tape member side.

【００４７】そして図４（ｄ）に示すように、テープ部
材を引き剥がすことにより、テープ基材７上に形成され
ていた絶縁層４、リード部２は、封止樹脂５の側に転写
される。すなわちここでは、テープ部材のテープ基材７
を接着力の低下した接着剤層８とともに剥離することに
より、テープ部材に形成されていた金属箔よりなるリー
ド部２、絶縁層４を半導体素子１側に転写形成するもの
である。Then, as shown in FIG. 4D, by peeling off the tape member, the insulating layer 4 and the lead 2 formed on the tape base 7 are transferred to the sealing resin 5 side. You. That is, here, the tape base material 7 of the tape member is used.
Is peeled off together with the adhesive layer 8 having a reduced adhesive force, whereby the lead portion 2 made of metal foil and the insulating layer 4 formed on the tape member are transferred and formed on the semiconductor element 1 side.

【００４８】テープ部材を剥離除去することにより、図
４（ｅ）に示すように、半導体素子１と、その半導体素
子１の複数の電極パッドと先端部２ａが金（Ａｕ）バン
プ等の突起電極３を介して接続した銅箔等の金属箔より
なる複数のリード部２と、リード部２の末端部２ｂを除
くリード部表面を覆うように設けられたソルダーレジス
トよりなる絶縁層４と、少なくともリード部２の末端部
２ｂを露出させて半導体素子１の表面と側面の一部とに
かかるように封止したエポキシ系の封止樹脂５とよりな
り、封止樹脂５より露出したリード部２の末端部２ｂの
先端が外部端子６を構成している半導体素子１と同等サ
イズのコンパクトな構成の半導体装置が製造されるもの
である。By peeling and removing the tape member, as shown in FIG. 4 (e), the semiconductor element 1, a plurality of electrode pads and the tip 2a of the semiconductor element 1 are made of protruding electrodes such as gold (Au) bumps. A plurality of lead portions 2 made of a metal foil such as a copper foil and the like, and an insulating layer 4 made of a solder resist provided so as to cover the surface of the lead portion except for the end portion 2b of the lead portion 2; The end portion 2b of the lead portion 2 is exposed, and is made of an epoxy-based sealing resin 5 sealed so as to cover the surface and a part of the side surface of the semiconductor element 1, and the lead portion 2 exposed from the sealing resin 5 is formed. A semiconductor device having a compact configuration having the same size as the semiconductor element 1 in which the distal end of the end portion 2b constitutes the external terminal 6 is manufactured.

【００４９】本実施形態において、テープ部材を接着剤
層８とともに剥離する工程は、テープ部材に対して加熱
処理し、接着剤層８の接着力を低下させることにより剥
離しても、またはテープ部材に対して紫外線照射処理
し、接着剤層８の接着力を低下させることにより剥離す
るなど、接着剤層８の接着力を低下させるものであれば
よい。ただし、接着剤層８自体はテープ基材７との接着
性が保持されるものである。In this embodiment, the step of peeling off the tape member together with the adhesive layer 8 may be performed by heating the tape member to reduce the adhesive strength of the adhesive layer 8 or by removing the tape member. It may be any as long as the adhesive strength of the adhesive layer 8 is reduced, such as by exposing to ultraviolet rays to reduce the adhesive strength of the adhesive layer 8 and thereby peeling off. However, the adhesive layer 8 itself maintains the adhesiveness with the tape substrate 7.

【００５０】次に本発明の第２の実施形態について説明
する。Next, a second embodiment of the present invention will be described.

【００５１】図５は本実施形態の半導体装置を示す断面
図である。FIG. 5 is a sectional view showing the semiconductor device of this embodiment.

【００５２】図５に示すように、本実施形態の半導体装
置は、一主面、例えば表面に複数の電極パッドを有した
ＬＳＩチップ等の半導体素子１と、その半導体素子１の
複数の電極パッドと先端部２ａが金（Ａｕ）バンプ等の
突起電極３を介して接続した銅箔等の金属箔よりなる複
数のリード部２と、リード部２の末端部２ｂを除くリー
ド部表面を覆うように設けられたソルダーレジストより
なる絶縁層４と、少なくともリード部２の末端部２ｂを
露出させて半導体素子１の表面と側面の一部とにかかる
ように封止したエポキシ系の封止樹脂５とよりなる半導
体装置であり、封止樹脂５より露出したリード部２の末
端部２ｂの先端が突出部２ｃを有して外部端子６を構成
しているチップサイズと同等の半導体装置である。As shown in FIG. 5, the semiconductor device of this embodiment has a semiconductor element 1 such as an LSI chip having a plurality of electrode pads on one principal surface, for example, a surface, and a plurality of electrode pads of the semiconductor element 1. And a plurality of lead portions 2 made of metal foil such as copper foil and the like, the tip portions 2a of which are connected via bump electrodes 3 such as gold (Au) bumps, and the surface of the lead portion except for the end portion 2b of the lead portion 2. And an epoxy-based sealing resin 5 that is exposed to at least the end 2b of the lead portion 2 and is sealed so as to cover the surface and a part of the side surface of the semiconductor element 1. This is a semiconductor device having the same size as the chip in which the distal end of the end portion 2b of the lead portion 2 exposed from the sealing resin 5 has the protruding portion 2c and forms the external terminal 6.

【００５３】本実施形態の半導体装置は、リード部２の
末端部２ｂが突出部２ｃを有して外部端子６を構成して
いるため、基板実装の際のスタンドオフを有しているも
のであり、実装の信頼性の高い半導体装置である。The semiconductor device of the present embodiment has a stand-off when mounted on a substrate because the terminal 2b of the lead 2 has the external terminal 6 having the protrusion 2c. This is a semiconductor device with high mounting reliability.

【００５４】なお、本実施形態の半導体装置において、
他の具体構成は前記した図１に示した半導体装置と同様
の構成を有している。Incidentally, in the semiconductor device of this embodiment,
The other specific configuration has the same configuration as the semiconductor device shown in FIG.

【００５５】次に本実施形態の半導体装置の製造方法に
ついて説明する。図６〜図８は本実施形態の半導体装置
の製造方法を示す図であり、図６は詳細を省略し、特に
スルーホールを示した平面図、図７，図８は工程ごとの
断面図である。Next, a method of manufacturing the semiconductor device according to the present embodiment will be described. 6 to 8 are views showing a method of manufacturing the semiconductor device according to the present embodiment. FIG. 6 omits details, particularly a plan view showing a through hole, and FIGS. 7 and 8 are cross-sectional views for each process. is there.

【００５６】まず本実施形態で用いるテープ部材につい
て説明する。First, the tape member used in this embodiment will be described.

【００５７】図６に示すように、本実施形態で用いるテ
ープ部材は、基本構成は図２に示したテープ部材と同様
であるが、スルーホールを有し、そのスルーホールにリ
ード部の末端が入り込んで突出部を構成しているもので
ある。すなわち、ポリイミドテープからなるテープ基材
７と、テープ基材７の一表面上に第１の面積を有して設
けられた四角形状の接着剤層（図示せず）と、接着剤層
上に第２の面積を有して設けられたソルダーレジストよ
りなる絶縁層４と、接着剤層およびテープ基材７を貫通
して設けられたスルーホール１１と、接続すべき半導体
素子の電極パッドと対応した配置を有して接着剤層上に
設けられた銅箔等の金属箔よりなる複数のリード部とよ
りなるテープ部材であって、リード部の先端部は絶縁層
４上に配置され、リード部の末端部は接着剤層上に配置
されるとともに、スルーホール１１にその先端が嵌合さ
れてテープ基材７面に先端が露出し、絶縁層４と接着剤
層との境界部分においてリード部の末端部は屈曲部を有
しているテープ部材である。そしてテープ基材７上の接
着剤層の第１の面積は、接続すべき半導体素子の面積よ
りも大きい面積を有し、また絶縁層４の第２の面積より
も大きい構成を有している。また絶縁層４の第２の面積
は接続すべき半導体素子の面積よりも小さいものであ
る。As shown in FIG. 6, the tape member used in this embodiment has the same basic structure as the tape member shown in FIG. 2, but has a through hole, and the end of the lead portion is formed in the through hole. The projections are inserted into the projections. That is, a tape base 7 made of a polyimide tape, a square-shaped adhesive layer (not shown) provided on one surface of the tape base 7 with a first area, An insulating layer 4 made of a solder resist provided with a second area, a through hole 11 provided through the adhesive layer and the tape base 7, and an electrode pad of a semiconductor element to be connected. A tape member comprising a plurality of leads made of a metal foil such as a copper foil provided on an adhesive layer with the above arrangement, the leading end of the lead being disposed on the insulating layer 4, The end of the portion is disposed on the adhesive layer, the tip is fitted into the through hole 11 and the tip is exposed on the surface of the tape base 7, and the lead is formed at the boundary between the insulating layer 4 and the adhesive layer. The end of the part is a tape member having a bent part. . The first area of the adhesive layer on the tape base 7 has an area larger than the area of the semiconductor element to be connected, and has a configuration larger than the second area of the insulating layer 4. . The second area of the insulating layer 4 is smaller than the area of the semiconductor element to be connected.

【００５８】また本実施形態で用いるテープ部材におい
て、同様に接着剤層は紫外線照射によりそれ自体が硬化
することにより、接着力が低下する接着剤よりなるもの
であり、または加熱により接着力が低下する性質を有し
た接着剤よりなるものである。この接着剤の性質を利用
することにより、このテープ部材を転写工法に用いるこ
とができるものである。Similarly, in the tape member used in the present embodiment, the adhesive layer is made of an adhesive whose adhesive strength is reduced by being cured by irradiation of ultraviolet rays, or the adhesive strength is reduced by heating. It is made of an adhesive having the following properties. By utilizing the properties of the adhesive, the tape member can be used for a transfer method.

【００５９】以上のように構成されたテープ部材を用い
て、本実施形態の半導体装置を製造する工法について、
以下、説明する。A method for manufacturing the semiconductor device of the present embodiment using the tape member configured as described above will be described.
This will be described below.

【００６０】まず図７（ａ）に示すように、ポリイミド
テープからなるテープ基材７と、テープ基材７の一表面
上に第１の面積を有して設けられた四角形状の接着剤層
８と、接着剤層８上に第２の面積を有して設けられた絶
縁層４と、接着剤層８およびテープ基材７を貫通して設
けられたスルーホール１１と、接続すべき半導体素子の
電極パッドと対応した配置を有して接着剤層８上に設け
られた銅箔等の金属箔よりなる複数のリード部２とより
なり、リード部２の先端部２ａは絶縁層４上に配置さ
れ、リード部２の末端部２ｂは接着剤層８上に配置され
るとともに、スルーホール１１にその先端が嵌合されて
テープ基材７面に先端（突出部２ｃ）が露出し、絶縁層
４と接着剤層８との境界部分においてリード部２の末端
部２ｂは屈曲部を有しているテープ部材を用意するとと
もに、接続すべき半導体素子１として、表面の電極パッ
ド上に金バンプ等の突起電極３が形成された半導体素子
を用意する。なお、この場合、半導体素子の電極パッド
上に突起電極を設けるかわりに、テープ部材のリード部
の先端部の半導体素子と接続すべき部分に突起電極を形
成してもよい。First, as shown in FIG. 7A, a tape base 7 made of a polyimide tape, and a rectangular adhesive layer provided on one surface of the tape base 7 with a first area. 8, an insulating layer 4 provided on the adhesive layer 8 with a second area, a through hole 11 provided through the adhesive layer 8 and the tape base 7, and a semiconductor to be connected. It has a plurality of leads 2 made of metal foil such as copper foil provided on the adhesive layer 8 with an arrangement corresponding to the electrode pads of the element, and the tip 2a of the lead 2 is placed on the insulating layer 4. And the end 2b of the lead 2 is disposed on the adhesive layer 8 and the tip of the lead 2 is fitted into the through hole 11 to expose the tip (projection 2c) on the surface of the tape base 7; At the boundary between the insulating layer 4 and the adhesive layer 8, the end 2b of the lead 2 has a bent portion. And with providing a tape member has, as the semiconductor element 1 to be connected, a semiconductor device protruding electrodes 3 of the gold bump or the like is formed on the electrode pad surface. In this case, instead of providing the protruding electrode on the electrode pad of the semiconductor element, the protruding electrode may be formed at a portion of the leading end of the tape member to be connected to the semiconductor element.

【００６１】そして図７（ｂ）に示すように、半導体素
子１の電極パッドとテープ部材のリード部２の先端部２
ａとを位置合わせし、電極パッドとリード部２の先端部
２ａとを突起電極３を介して電気的に接続する。この接
続は、テープ部材側からボンディングツールの温度が約
４００〜５００［℃］のもとで、リード２と突起電極３
が熱圧着され、Ａｕ−Ｓｎの共晶結合により接合される
ものである。なお接合は、金属の溶融があればよい。ま
たリード部２と半導体素子１の突起電極３との接続は、
一括して行われるものである。As shown in FIG. 7B, the electrode pads of the semiconductor element 1 and the tip 2 of the lead 2 of the tape member are formed.
is aligned, and the electrode pad and the tip 2 a of the lead 2 are electrically connected via the protruding electrode 3. This connection is performed by connecting the lead 2 and the projecting electrode 3 under the condition that the temperature of the bonding tool is about 400 to 500 [° C.] from the tape member side.
Are bonded by thermocompression bonding and eutectic bonding of Au-Sn. The joining may be performed as long as the metal is melted. The connection between the lead 2 and the protruding electrode 3 of the semiconductor element 1 is as follows.
It is performed collectively.

【００６２】次に図７（ｃ）に示すように、少なくとも
テープ部材と半導体素子１の間隙に対して、熱硬化性の
エポキシ系樹脂よりなる封止樹脂５を樹脂塗布ノズルに
より注入して樹脂封止する。この樹脂封止は、ディスペ
ンス方式で描画して行い、充填被覆後は樹脂を熱硬化さ
せる。図７（ｃ）は、半導体素子１とテープ部材との間
隙、および半導体素子１の側面の一部が封止樹脂５で充
填被覆された状態を示す。Next, as shown in FIG. 7 (c), a sealing resin 5 made of a thermosetting epoxy resin is injected into at least a gap between the tape member and the semiconductor element 1 by a resin coating nozzle. Seal. This resin sealing is performed by drawing with a dispensing method, and after filling and coating, the resin is thermally cured. FIG. 7C shows a state in which the gap between the semiconductor element 1 and the tape member and a part of the side surface of the semiconductor element 1 are filled and covered with the sealing resin 5.

【００６３】次に図８（ａ）に示すように、テープ部材
側から紫外線を照射、または加熱することにより、テー
プ部材のテープ基材７上の接着剤層８の接着力を低下さ
せる。Next, as shown in FIG. 8A, the adhesive force of the adhesive layer 8 on the tape base 7 of the tape member is reduced by irradiating or heating ultraviolet rays from the tape member side.

【００６４】そして図８（ｂ）に示すように、テープ部
材を引き剥がすことにより、テープ基材７上に形成され
ていた絶縁層４、リード部２は、封止樹脂５の側に転写
される。すなわちここでは、テープ部材のテープ基材７
を接着力の低下した接着剤層８とともに剥離することに
より、テープ部材に形成されていた金属箔よりなるリー
ド部２、絶縁層４を半導体素子１側に転写形成するもの
である。Then, as shown in FIG. 8B, by peeling off the tape member, the insulating layer 4 and the lead 2 formed on the tape base 7 are transferred to the sealing resin 5 side. You. That is, here, the tape base material 7 of the tape member is used.
Is peeled off together with the adhesive layer 8 having a reduced adhesive force, whereby the lead portion 2 made of metal foil and the insulating layer 4 formed on the tape member are transferred and formed on the semiconductor element 1 side.

【００６５】テープ部材を剥離除去することにより、図
８（ｃ）に示すように、表面に複数の電極パッドを有し
たＬＳＩチップ等の半導体素子１と、その半導体素子１
の複数の電極パッドと先端部２ａが金（Ａｕ）バンプ等
の突起電極３を介して接続した銅箔等の金属箔よりなる
複数のリード部２と、リード部２の末端部２ｂを除くリ
ード部表面を覆うように設けられたソルダーレジストよ
りなる絶縁層４と、少なくともリード部２の末端部２ｂ
を露出させて半導体素子１の表面と側面の一部とにかか
るように封止したエポキシ系の封止樹脂５とよりなる半
導体装置であり、封止樹脂５より露出したリード部２の
末端部２ｂの先端が突出部２ｃを有して外部端子６を構
成しているチップサイズと同等の半導体装置が製造され
るものである。By peeling and removing the tape member, as shown in FIG. 8C, a semiconductor element 1 such as an LSI chip having a plurality of electrode pads on its surface, and the semiconductor element 1
A plurality of lead portions 2 made of a metal foil such as a copper foil having a plurality of electrode pads and a tip portion 2a connected via a protruding electrode 3 such as a gold (Au) bump, and a lead excluding an end portion 2b of the lead portion 2. An insulating layer 4 made of a solder resist provided so as to cover the surface of the portion, and at least a terminal portion 2b of the lead portion 2
Is a semiconductor device comprising an epoxy-based sealing resin 5 sealed so as to cover the surface of the semiconductor element 1 and a part of the side surface of the semiconductor element 1, and the end of the lead portion 2 exposed from the sealing resin 5. A semiconductor device having the same size as the chip having the external terminal 6 having the protruding portion 2c at the tip of 2b is manufactured.

【００６６】本実施形態では、テープ部材にスルーホー
ルを設けることにより、リード部をスルーホールに入り
込ませて形成でき、その結果、転写形成した際には半導
体装置の底面側に突出した外部端子を形成し、スタンド
オフを有した半導体装置を実現できるものである。In this embodiment, by providing a through-hole in the tape member, the lead portion can be formed so as to enter the through-hole. As a result, when the transfer is formed, the external terminal projecting to the bottom side of the semiconductor device is formed. Thus, a semiconductor device having a stand-off can be realized.

【００６７】次に本発明の第３の実施形態について説明
する。Next, a third embodiment of the present invention will be described.

【００６８】図９は本実施形態の半導体装置を示す断面
図である。FIG. 9 is a sectional view showing the semiconductor device of this embodiment.

【００６９】図９に示すように、本実施形態の半導体装
置は、一主面、例えば表面に複数の電極パッドを有した
ＬＳＩチップ等の半導体素子１と、その半導体素子１の
複数の電極パッドと先端部２ａが金（Ａｕ）バンプ等の
突起電極３を介して接続した銅箔等の金属箔よりなる複
数のリード部２と、リード部２の末端部２ｂを除くリー
ド部表面を覆うように設けられたソルダーレジストより
なる絶縁層４とよりなり、リード部２は半導体素子１の
表面から側面を経由してその裏面にまで配置され、半導
体素子１の裏面でその末端部２ｂが絶縁層４より露出し
て外部端子６を構成しているチップサイズと同等の半導
体装置である。As shown in FIG. 9, the semiconductor device of this embodiment has a semiconductor element 1 such as an LSI chip having a plurality of electrode pads on one principal surface, for example, a surface, and a plurality of electrode pads of the semiconductor element 1. And a plurality of lead portions 2 made of metal foil such as copper foil and the like, the tip portions 2a of which are connected via bump electrodes 3 such as gold (Au) bumps, and the surface of the lead portion except for the end portion 2b of the lead portion 2. The lead portion 2 is disposed from the front surface of the semiconductor element 1 to the rear surface thereof via the side surface, and the terminal portion 2b is formed on the rear surface of the semiconductor element 1 by an insulating layer. 4 is a semiconductor device of the same size as that of the chip which is exposed from outside and constitutes the external terminal 6.

【００７０】また本実施形態の半導体装置は、半導体素
子１とリード部２との間には両者を固定する接着用の接
着用樹脂１２が介在しているものである。また半導体素
子１の底面は露出しているので放熱性を損なうことはな
い。Further, in the semiconductor device of this embodiment, an adhesive resin 12 for fixing the semiconductor element 1 and the lead portion 2 is provided between the semiconductor element 1 and the lead portion 2. In addition, since the bottom surface of the semiconductor element 1 is exposed, heat dissipation is not impaired.

【００７１】本実施形態の半導体装置は、半導体素子１
の周囲が接着用樹脂１２を介してリード部２で包囲さ
れ、半導体素子１の底面に外部端子６を配置した小型の
半導体装置である。The semiconductor device according to the present embodiment has a semiconductor element 1
Is a small-sized semiconductor device in which an external terminal 6 is arranged on the bottom surface of the semiconductor element 1 by being surrounded by a lead portion 2 via an adhesive resin 12.

【００７２】なお、本実施形態の半導体装置において、
他の具体構成は前記した各実施形態に示した半導体装置
と同様の構成を有している。In the semiconductor device of the present embodiment,
The other specific configuration has the same configuration as the semiconductor device shown in each of the above embodiments.

【００７３】次に本実施形態の半導体装置の製造方法に
ついて説明する。図１０、図１１は本実施形態の半導体
装置の製造方法を示す図であり、工程ごとの断面図であ
る。Next, a method of manufacturing the semiconductor device of the present embodiment will be described. 10 and 11 are views showing the method for manufacturing the semiconductor device of the present embodiment, and are cross-sectional views for each process.

【００７４】まず図１０（ａ）に示すように、ポリイミ
ドテープからなるテープ基材７と、テープ基材７の一表
面上に第１の面積を有して設けられた接着剤層８と、接
着剤層８上に第２の面積を有して設けられたソルダーレ
ジストよりなる絶縁層４と、接続すべき半導体素子の電
極と対応した配置を有して接着剤層８上に設けられた銅
箔等の金属箔よりなる複数のリード部２とよりなり、リ
ード部２の先端部２ａは絶縁層４上に配置され、リード
部２の末端部２ｂは接着剤層８上に配置され、絶縁層と
接着剤層との境界部分においてリード部２の末端部２ｂ
は突出部２ｃを有しているテープ部材を用意し、そのテ
ープ部材の少なくともリード部２上に接着用樹脂１２を
形成する。また表面の電極パッドに突起電極３が形成さ
れた半導体素子１を用意する。ここで用いる接着用樹脂
１２は封止用の樹脂を用いてもよい。First, as shown in FIG. 10A, a tape base 7 made of a polyimide tape, an adhesive layer 8 provided on one surface of the tape base 7 with a first area, The insulating layer 4 made of a solder resist provided with a second area on the adhesive layer 8 and provided on the adhesive layer 8 with an arrangement corresponding to the electrode of the semiconductor element to be connected. A plurality of leads 2 made of a metal foil such as a copper foil; a tip 2a of the lead 2 is disposed on the insulating layer 4; a terminal 2b of the lead 2 is disposed on the adhesive layer 8; At the boundary between the insulating layer and the adhesive layer, the end 2b of the lead 2
Prepares a tape member having a protruding portion 2c, and forms an adhesive resin 12 on at least the lead portion 2 of the tape member. Further, a semiconductor element 1 having a protruding electrode 3 formed on an electrode pad on the surface is prepared. The sealing resin 12 used here may be a sealing resin.

【００７５】次に図１０（ｂ）に示すように、半導体素
子１の電極パッドとテープ部材のリード部２の先端部２
ａとを位置合わせし、電極パッドとリード部２の先端部
２ａとを突起電極３を介して電気的に接続する。ここで
半導体素子１のテープ部材との間には接着用樹脂１２が
充填される。またこの接続は、テープ部材側からボンデ
ィングツール９の温度が約４００〜５００［℃］のもと
で、リード２と突起電極３が熱圧着され、Ａｕ−Ｓｎの
共晶結合により接合されるものである。なお接合は、金
属の溶融があればよい。またリード部２と半導体素子１
の突起電極３との接続は、一括して行われるものであ
る。Next, as shown in FIG. 10B, the electrode pad of the semiconductor element 1 and the tip 2 of the lead 2 of the tape member are formed.
is aligned, and the electrode pad and the tip 2 a of the lead 2 are electrically connected via the protruding electrode 3. Here, the adhesive resin 12 is filled between the semiconductor element 1 and the tape member. In this connection, the lead 2 and the protruding electrode 3 are thermocompression bonded under a temperature of the bonding tool 9 of about 400 to 500 [° C.] from the tape member side, and are joined by eutectic bonding of Au-Sn. It is. The joining may be performed as long as the metal is melted. The lead 2 and the semiconductor element 1
The connection with the protruding electrodes 3 is performed collectively.

【００７６】図１０（ｃ）は、図１０（ｂ）の状態から
反転させ、半導体素子１の電極パッドとテープ部材のリ
ード部２の先端部２ａが突起電極３を介して接続された
状態の構造を示す。FIG. 10C shows a state in which the electrode pad of the semiconductor element 1 and the tip 2a of the lead 2 of the tape member are connected via the protruding electrode 3 by reversing the state of FIG. The structure is shown.

【００７７】次に図１０（ｄ）に示すように、テープ部
材を接続した半導体素子１を包囲するように折り曲げ加
工し、半導体素子１の底面側にテープ部材のリード部２
の末端部２ｂを配置し、半導体素子１の外面とテープ部
材とを接着用樹脂１２で接着する。Next, as shown in FIG. 10D, the semiconductor device 1 to which the tape member is connected is bent so as to surround the semiconductor device 1 and the lead portion 2 of the tape member is provided on the bottom surface side of the semiconductor device 1.
Is disposed, and the outer surface of the semiconductor element 1 and the tape member are bonded with the bonding resin 12.

【００７８】図１０（ｅ）には、テープ部材を折り曲げ
て、半導体素子１の外面とテープ部材とを接着用樹脂１
２で接着し、半導体素子１の底面側にリード部２の末端
部２ｂを配置した状態を示している。FIG. 10E shows that the tape member is bent so that the outer surface of the semiconductor element 1 and the tape member are bonded to each other with the adhesive resin 1.
2 shows a state in which the end portion 2b of the lead portion 2 is arranged on the bottom surface side of the semiconductor element 1.

【００７９】次に図１１（ａ）に示すように、半導体素
子１の裏面側から紫外線を照射、または加熱することに
より、テープ部材のテープ基材７上の接着剤層８の接着
力を低下させる。Next, as shown in FIG. 11A, the adhesive force of the adhesive layer 8 on the tape base 7 of the tape member is reduced by irradiating or heating ultraviolet rays from the back side of the semiconductor element 1. Let it.

【００８０】そして図１１（ｂ）に示すように、テープ
部材を引き剥がすことにより、テープ基材７上に形成さ
れていた絶縁層４、リード部２は、半導体素子１側に転
写される。すなわちここでは、テープ部材のテープ基材
７を接着力の低下した接着剤層８とともに剥離すること
により、テープ部材に形成されていた金属箔よりなるリ
ード部２、絶縁層４を半導体素子１側に転写形成するも
のである。テープ部材を剥離することにより、表面に複
数の電極パッドを有したＬＳＩチップ等の半導体素子１
と、その半導体素子１の複数の電極パッドと先端部２ａ
が金（Ａｕ）バンプ等の突起電極３を介して接続した銅
箔等の金属箔よりなる複数のリード部２と、リード部２
の末端部２ｂを除くリード部表面を覆うように設けら
れ、実質的に半導体素子１の外囲を封止したソルダーレ
ジストよりなる絶縁層４とよりなり、リード部２は半導
体素子１の表面から側面を経由してその裏面にまで配置
され、半導体素子１の裏面でその末端部２ｂが突出部２
ｃを有して絶縁層４より露出して外部端子６を構成して
いるチップサイズと同等の半導体装置を得るものであ
る。Then, as shown in FIG. 11B, by peeling off the tape member, the insulating layer 4 and the lead portion 2 formed on the tape base 7 are transferred to the semiconductor element 1 side. That is, here, the tape base 7 of the tape member is peeled off together with the adhesive layer 8 having a reduced adhesive strength, so that the lead portion 2 made of metal foil and the insulating layer 4 formed on the tape member are connected to the semiconductor element 1 side. Is formed by transfer. By peeling off the tape member, a semiconductor element 1 such as an LSI chip having a plurality of electrode pads on its surface
And a plurality of electrode pads and the tip 2a of the semiconductor element 1.
A plurality of leads 2 made of a metal foil such as a copper foil and the like connected via a bump electrode 3 such as a gold (Au) bump;
Is formed so as to cover the surface of the lead portion except for the end portion 2b of the semiconductor device 1. The insulating layer 4 is made of a solder resist that substantially seals the outer periphery of the semiconductor device 1. The semiconductor device 1 is disposed on the rear surface via the side surface, and the terminal portion 2 b is formed on the rear surface of the semiconductor element 1.
Thus, a semiconductor device having the size c and being exposed from the insulating layer 4 and constituting the external terminal 6 is obtained.

【００８１】次に本発明の第４の実施形態について説明
する。Next, a fourth embodiment of the present invention will be described.

【００８２】図１２，図１３は本実施形態の半導体装置
の製造方法を示す断面図であり、ここでは代表的に図１
に示したような構造の半導体装置をウェハーレベルで製
造する例を説明する。FIGS. 12 and 13 are sectional views showing a method of manufacturing the semiconductor device of the present embodiment.
An example in which a semiconductor device having the structure shown in FIG.

【００８３】まず図１２（ａ）に示すように、その面内
に複数の半導体素子が形成された半導体ウェハー１３を
用意し、各半導体素子の電極パッド上に突起電極を形成
する。First, as shown in FIG. 12A, a semiconductor wafer 13 having a plurality of semiconductor elements formed on its surface is prepared, and protruding electrodes are formed on electrode pads of each semiconductor element.

【００８４】次に図１２（ｂ）に示すように、半導体ウ
ェハー１３上に封止樹脂５を均一に形成する。Next, as shown in FIG. 12B, the sealing resin 5 is uniformly formed on the semiconductor wafer 13.

【００８５】次に図１２（ｃ）に示すように、半導体ウ
ェハー１３全面に対して、詳細構成は省略するが、図２
に示した構成の通り、ポリイミドテープからなるテープ
基材と、テープ基材の一表面上に第１の面積を有して設
けられた四角形状の接着剤層と、接着剤層上に第２の面
積を有して設けられたソルダーレジストよりなる絶縁層
と、接続すべき半導体素子の電極パッドと対応した配置
を有して接着剤層上に設けられた銅箔等の金属箔よりな
る複数のリード部とよりなるテープ部材であって、リー
ド部の先端部は絶縁層上に配置され、リード部の末端部
は接着剤層上に配置され、絶縁層と接着剤層との境界部
分においてリード部の末端部は屈曲部を有しているテー
プ部材１４を封止樹脂５により貼付する。図中、接着剤
層は省略している。Next, as shown in FIG. 12C, the detailed structure of the entire surface of the semiconductor wafer 13 is omitted.
As shown in the above configuration, a tape base made of a polyimide tape, a square-shaped adhesive layer provided with a first area on one surface of the tape base, and a second adhesive layer on the adhesive layer An insulating layer made of a solder resist provided with an area of a plurality of metal foils such as a copper foil provided on an adhesive layer having an arrangement corresponding to an electrode pad of a semiconductor element to be connected; A tape member comprising a lead portion, wherein the tip of the lead portion is disposed on the insulating layer, the terminal portion of the lead portion is disposed on the adhesive layer, and at the boundary between the insulating layer and the adhesive layer. A tape member 14 having a bent portion is attached to the end of the lead portion with the sealing resin 5. In the figure, the adhesive layer is omitted.

【００８６】そして図１２（ｄ）に示すように、テープ
部材１４を貼付した後は封止樹脂５を熱硬化させる。Then, as shown in FIG. 12D, after the tape member 14 is attached, the sealing resin 5 is cured by heat.

【００８７】次に図１２（ｅ）に示すように、テープ部
材１４が貼付された半導体ウェハー１３に対して、回転
ブレード１５により個々の半導体素子単位に分割する。
このダイシング処理は、半導体ウェハーの底面を別のダ
イシングシートに貼り付けて行う。Next, as shown in FIG. 12E, the semiconductor wafer 13 to which the tape member 14 has been attached is divided into individual semiconductor element units by the rotating blade 15.
This dicing process is performed by attaching the bottom surface of the semiconductor wafer to another dicing sheet.

【００８８】図１３（ａ）には、半導体ウェハーを個々
の半導体素子単位の個片１６に分割した状態を示し、図
１３（ｂ）は個片の拡大した断面を示し、半導体素子１
と、その半導体素子１の複数の電極パッドと先端部２ａ
が突起電極３を介して接続した金属箔よりなる複数のリ
ード部２と、リード部２の末端部２ｂを除くリード部表
面を覆うように設けられたソルダーレジストよりなる絶
縁層４と、少なくともリード部２の末端部２ｂを露出さ
せて半導体素子１の表面を封止したエポキシ系の封止樹
脂５とよりなり、テープ部材１４がまだ貼付されている
状態である。FIG. 13A shows a state in which a semiconductor wafer is divided into individual pieces 16 of individual semiconductor elements, and FIG. 13B shows an enlarged cross section of the individual pieces.
And a plurality of electrode pads and the tip 2a of the semiconductor element 1.
A plurality of lead portions 2 made of a metal foil connected via a protruding electrode 3, an insulating layer 4 made of a solder resist provided so as to cover the surface of the lead portion excluding the end portion 2b of the lead portion 2, and at least the leads The end portion 2b of the portion 2 is exposed and the surface of the semiconductor element 1 is sealed with an epoxy-based sealing resin 5, and the tape member 14 is still attached.

【００８９】次に図１３（ｃ），図１３（ｄ）に示すよ
うに、個片１６に対して加熱処理することにより、テー
プ部材１４を引き剥がして除去し、テープ部材１４から
リード部、絶縁層を半導体素子側に転写形成する。Next, as shown in FIGS. 13 (c) and 13 (d), the tape member 14 is peeled and removed by heating the individual piece 16, and the lead portion, An insulating layer is transferred and formed on the semiconductor element side.

【００９０】図１３（ｅ）には、半導体ウェハー状態か
ら半導体装置を製造した状態を示し、半導体素子１と、
その半導体素子１の複数の電極パッドと先端部２ａが突
起電極３を介して接続した金属箔よりなる複数のリード
部２と、リード部２の末端部２ｂを除くリード部表面を
覆うように設けられたソルダーレジストよりなる絶縁層
４と、少なくともリード部２の末端部２ｂを露出させて
半導体素子１の表面を封止したエポキシ系の封止樹脂５
とよりなる半導体装置を効率よく製造できるものであ
る。FIG. 13E shows a state in which a semiconductor device is manufactured from a semiconductor wafer state.
A plurality of electrode pads of the semiconductor element 1 and a plurality of leads 2 made of metal foil connected to the tip 2a via the protruding electrodes 3 and a surface of the lead except for the end 2b of the lead 2 are provided so as to cover the surfaces of the leads. Insulating layer 4 made of the solder resist thus obtained, and an epoxy-based sealing resin 5 that seals the surface of the semiconductor element 1 by exposing at least the end 2b of the lead portion 2.
Can be efficiently manufactured.

【００９１】次に本発明の別の実施形態について説明す
る。Next, another embodiment of the present invention will be described.

【００９２】本実施形態では半導体装置の効果的な三次
元実装方法について、テープを用いた形態を説明する。In the present embodiment, an embodiment using a tape will be described for an effective three-dimensional mounting method of a semiconductor device.

【００９３】図１４、図１５は本実施形態の半導体装置
の実装方法を示す図である。FIGS. 14 and 15 are views showing a method of mounting the semiconductor device according to the present embodiment.

【００９４】まず図１４（ａ）に示すように、テープ基
材上に配線１７を有して回路構成されたテープ部材１８
を用意する。また前記実施形態の図１に示したような底
面に外部電極を備えた半導体装置を複数個用意する。First, as shown in FIG. 14 (a), a tape member 18 having a circuit having a wiring 17 on a tape base material is formed.
Prepare Also, a plurality of semiconductor devices having the external electrodes on the bottom surface as shown in FIG. 1 of the above embodiment are prepared.

【００９５】そして図１５（ｂ）に示すように、半導体
装置１９の外部端子２０とテープ部材１８の配線１７
（図示せず）とをそれぞれ接続して、テープ部材１８の
同一面上に複数個の半導体装置１９を搭載する。また半
導体装置１９とテープ部材１８との間隙に封止樹脂２１
を注入し、両者間を充填被覆して固定する。Then, as shown in FIG. 15B, the external terminals 20 of the semiconductor device 19 and the wirings 17 of the tape member 18 are formed.
(Not shown), and a plurality of semiconductor devices 19 are mounted on the same surface of the tape member 18. Further, a sealing resin 21 is provided in a gap between the semiconductor device 19 and the tape member 18.
Is injected, and the space between them is filled and fixed.

【００９６】図１５（ｃ）は半導体装置をテープ部材上
に接続した状態を示す拡大図であり、テープ部材１８上
に半導体装置１９が固定され、その半導体装置１９は、
複数の電極パッドを有したＬＳＩチップ等の半導体素子
２２と、半導体素子２２の複数の電極とその先端部２３
ａが接続した銅箔等の金属箔よりなる複数のリード部２
３と、前記リード部２３の末端部２３ｂを除くリード部
表面に設けられた絶縁層２４と、半導体素子２２の主面
と側面の一部とを封止した封止樹脂２１とより構成され
ている。FIG. 15C is an enlarged view showing a state in which the semiconductor device is connected on a tape member, and a semiconductor device 19 is fixed on a tape member 18.
A semiconductor element 22 such as an LSI chip having a plurality of electrode pads; a plurality of electrodes of the semiconductor element 22 and a tip 23 thereof;
a plurality of leads 2 made of a metal foil such as a copper foil connected to a
3, an insulating layer 24 provided on the surface of the lead portion except the end portion 23b of the lead portion 23, and a sealing resin 21 which seals a part of the main surface and side surfaces of the semiconductor element 22. I have.

【００９７】そして図１５（ｄ）に示すように、テープ
部材１８を折り畳み、複数の半導体装置１９の各半導体
装置の底面どうしをテープ部材１８を介した状態で向か
い合わせ、折り重なったテープ部材１８の間に緩衝用樹
脂２５を設けて固定するとともに、折り重なった半導体
装置１９の上面どうしを緩衝用樹脂２５を設けて固定
し、三次元的に複数の半導体装置を実装する。Then, as shown in FIG. 15D, the tape member 18 is folded, and the bottom surfaces of the semiconductor devices of the plurality of semiconductor devices 19 face each other with the tape member 18 interposed therebetween. A buffer resin 25 is provided therebetween and fixed, and the upper surfaces of the folded semiconductor devices 19 are provided and fixed by providing the buffer resin 25, so that a plurality of semiconductor devices are three-dimensionally mounted.

【００９８】半導体装置どうし、またはテープ部材１８
間を固定する緩衝用樹脂２５は、エラストマー弾性絶縁
樹脂を用いる。そして緩衝用樹脂２５は、ポッティング
により形成され、厚みは２００〜４００［μｍ］の範囲
で設ける。Semiconductor devices or tape member 18
As the buffer resin 25 for fixing the gap, an elastomer elastic insulating resin is used. The buffer resin 25 is formed by potting, and has a thickness in the range of 200 to 400 [μm].

【００９９】以上のような実装方法により、テープ部材
のフレキシブルな特性を有効に作用させ、複数の半導体
装置をコンパクトに実装することができ、基板実装面積
を低減することができる。With the above mounting method, the flexible characteristics of the tape member can be effectively applied, a plurality of semiconductor devices can be mounted compactly, and the mounting area of the substrate can be reduced.

【０１００】以上、各実施形態で説明した通り、テープ
部材に接着剤層、絶縁層、金属箔よりなるリード部を形
成し、そのテープ部材を用いて、半導体素子上にリード
部等を転写形成することにより、外形自体が搭載してい
る半導体素子（チップ）の大きさに近いコンパクトな構
成を実現でき、基板実装時の占有面積を低減することが
でき、高密度実装が可能な半導体装置を得ることができ
る。As described in each of the embodiments, a lead portion made of an adhesive layer, an insulating layer, and a metal foil is formed on a tape member, and the lead portion and the like are transferred and formed on a semiconductor element using the tape member. By doing so, a compact configuration close to the size of the semiconductor element (chip) mounted can be realized, the area occupied by mounting on the substrate can be reduced, and a semiconductor device capable of high-density mounting can be realized. Obtainable.

【０１０１】また各実施形態で説明した構造の半導体装
置を回路構成されたテープ部材上に複数個搭載固定し、
テープを折り畳むことにより、コンパクトな三次元実装
構造を実現することができる。A plurality of semiconductor devices having the structure described in each embodiment are mounted and fixed on a tape member having a circuit structure.
By folding the tape, a compact three-dimensional mounting structure can be realized.

【０１０２】[0102]

【発明の効果】以上、本発明の半導体装置は、外形自体
が搭載している半導体素子（チップ）の大きさに近いコ
ンパクトな構成を有し、基板実装時の占有面積を低減す
ることができ、高密度実装が可能な半導体装置を得るこ
とができるものである。As described above, the semiconductor device of the present invention has a compact structure whose outer shape itself is close to the size of the semiconductor element (chip) to be mounted, and can reduce the occupied area when mounted on a substrate. Thus, a semiconductor device capable of high-density mounting can be obtained.

【０１０３】また本発明の半導体装置の製造方法におい
ては、テープ部材に接着剤層、絶縁層、金属箔よりなる
リード部を形成し、そのテープ部材を用いて、半導体素
子上にリード部等を転写形成することにより、チップの
大きさに近いコンパクトな半導体装置を実現できるもの
である。In the method of manufacturing a semiconductor device according to the present invention, a lead portion made of an adhesive layer, an insulating layer and a metal foil is formed on a tape member, and the lead portion and the like are formed on a semiconductor element using the tape member. By the transfer formation, a compact semiconductor device close to the size of a chip can be realized.

【０１０４】さらに、配線を有した回路構成、リード
（電極パッド）が形成されたテープ基材は、従来のＴＣ
Ｐ製造工程を利用することができ、厚みを薄くする等の
工夫があり、使用材料を削減しているため、半導体装置
を製造する際、コスト低減を実現できるものである。Further, the circuit configuration having the wiring and the tape base on which the leads (electrode pads) are formed are made of the conventional TC
Since the P manufacturing process can be used, the thickness is reduced, and the number of materials used is reduced, the cost can be reduced when manufacturing a semiconductor device.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の一実施形態の半導体装置を示す断面図FIG. 1 is a sectional view showing a semiconductor device according to an embodiment of the present invention.

【図２】本発明の一実施形態の半導体装置の製造方法を
示す平面図FIG. 2 is a plan view showing a method for manufacturing a semiconductor device according to one embodiment of the present invention;

【図３】本発明の一実施形態の半導体装置の製造方法を
示す断面図FIG. 3 is a sectional view showing the method of manufacturing the semiconductor device according to one embodiment of the present invention;

【図４】本発明の一実施形態の半導体装置の製造方法を
示す断面図FIG. 4 is a sectional view showing the method of manufacturing the semiconductor device according to one embodiment of the present invention;

【図５】本発明の一実施形態の半導体装置を示す断面図FIG. 5 is a sectional view showing a semiconductor device according to one embodiment of the present invention;

【図６】本発明の一実施形態の半導体装置の製造方法を
示す平面図FIG. 6 is a plan view showing the method for manufacturing the semiconductor device according to the embodiment of the present invention;

【図７】本発明の一実施形態の半導体装置の製造方法を
示す断面図FIG. 7 is a sectional view showing the method of manufacturing the semiconductor device according to one embodiment of the present invention;

【図８】本発明の一実施形態の半導体装置の製造方法を
示す断面図FIG. 8 is a sectional view showing the method of manufacturing the semiconductor device according to one embodiment of the present invention;

【図９】本発明の一実施形態の半導体装置を示す断面図FIG. 9 is a sectional view showing a semiconductor device according to one embodiment of the present invention;

【図１０】本発明の一実施形態の半導体装置の製造方法
を示す断面図FIG. 10 is a sectional view showing the method of manufacturing the semiconductor device according to one embodiment of the present invention;

【図１１】本発明の一実施形態の半導体装置の製造方法
を示す断面図FIG. 11 is a sectional view showing the method of manufacturing the semiconductor device according to one embodiment of the present invention;

【図１２】本発明の一実施形態の半導体装置の製造方法
を示す断面図FIG. 12 is a sectional view showing the method of manufacturing the semiconductor device according to one embodiment of the present invention;

【図１３】本発明の一実施形態の半導体装置の製造方法
を示す断面図FIG. 13 is a sectional view showing the method of manufacturing the semiconductor device according to one embodiment of the present invention;

【図１４】本発明の一実施形態の半導体装置の実装方法
を示す図FIG. 14 is a diagram showing a mounting method of the semiconductor device according to the embodiment of the present invention;

【図１５】本発明の一実施形態の半導体装置の実装方法
を示す図FIG. 15 is a diagram showing a mounting method of the semiconductor device according to the embodiment of the present invention;

【図１６】従来の半導体装置を示す断面図FIG. 16 is a sectional view showing a conventional semiconductor device.

【図１７】従来の半導体装置を示す断面図FIG. 17 is a sectional view showing a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

１ 半導体素子 ２ リード部 ２ａ 先端部 ２ｂ 末端部 ２ｃ 突出部 ３ 突起電極 ４ 絶縁層 ５ 封止樹脂 ６ 外部端子 ７ テープ基材 ８ 接着剤層 ９ ボンディングツール １０ 樹脂塗布ノズル １１ スルーホール １２ 接着用樹脂 １３ 半導体ウェハー １４ テープ部材 １５ 回転ブレード １６ 個片 １７ 配線 １８ テープ部材 １９ 半導体装置 ２０ 外部端子 ２１ 封止樹脂 ２２ 半導体素子 ２３ リード部 ２３ａ 先端部 ２３ｂ 末端部 ２４ 絶縁層 ２５ 緩衝用樹脂 １０１ 配線基板 １０２ ＬＳＩチップ １０３ ワイヤー １０４ 配線 １０５ 樹脂 １０６ スルーホール １０７ 半田ボール １０８ ソルダーレジスト ２０１ ポリイミドテープ ２０２ 銅箔パターン ２０２ａ インナーリード ２０３ ＬＳＩチップ ２０４ 突起電極 ２０５ 樹脂 ２０６ スティフナー ２０７ 接着剤 ２０８ 半田ボール ２０９ ソルダーレジスト DESCRIPTION OF SYMBOLS 1 Semiconductor element 2 Lead part 2a Tip part 2b Terminal part 2c Projection part 3 Protruding electrode 4 Insulating layer 5 Sealing resin 6 External terminal 7 Tape base material 8 Adhesive layer 9 Bonding tool 10 Resin application nozzle 11 Through hole 12 Adhesive resin DESCRIPTION OF SYMBOLS 13 Semiconductor wafer 14 Tape member 15 Rotating blade 16 Piece 17 Wiring 18 Tape member 19 Semiconductor device 20 External terminal 21 Sealing resin 22 Semiconductor element 23 Lead part 23a Tip part 23b Terminal part 24 Insulating layer 25 Buffer resin 101 Wiring board 102 LSI chip 103 Wire 104 Wiring 105 Resin 106 Through hole 107 Solder ball 108 Solder resist 201 Polyimide tape 202 Copper foil pattern 202a Inner lead 203 LSI chip 204 Protruding electrode 205 Resin 206 Step Funa 207 adhesive 208 solder balls 209 solder resist

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/28 Ｈ０１Ｌ 23/28 Ｊ 23/12 Ｌ (72)発明者 松村 信弥 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 戒能 憲幸 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 植田 賢治 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 竹村 康司 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 渡瀬 和美 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 Ｆターム(参考） 4M109 AA01 BA02 BA05 CA05 DA04 DB15 FA01 5F044 MM25 MM26 QQ02 QQ04 RR18 RR19 5F061 AA01 BA02 BA05 CA05 CB13 DD12 DD13 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification FI FI Theme Court ゛ (Reference) H01L 23/28 H01L 23/28 J 23/12 L (72) Inventor Shinya Matsumura 1 Yukicho, Takatsuki-shi, Osaka No. 1 Matsushita Electronics Co., Ltd. (72) Inventor Noriyuki Kaino No. 1-1, Kochicho, Takatsuki-shi, Osaka Prefecture Matsushita Electronics Co., Ltd. (72) Kenji Ueda 1-1, Kochicho, Takatsuki-shi, Osaka Matsushita Electronics Co., Ltd. (72) Inventor Koji Takemura 1-1, Yukicho, Takatsuki-shi, Osaka Prefecture Matsushita Electronics Co., Ltd. (72) Inventor Kazumi Watase 1-1, Yukicho, Takatsuki-shi, Osaka Matsushita Electronics Co., Ltd. F term (reference) 4M109 AA01 BA02 BA05 CA05 DA04 DB15 FA01 5F044 MM25 MM26 QQ02 QQ04 RR18 RR19 5F061 AA01 BA02 BA05 CA05 CB13 DD12 DD13

Claims (15)

【特許請求の範囲】[Claims] 【請求項１】 その一主面に複数の電極パッドを有した
半導体素子と、前記半導体素子の複数の電極とその先端
部が接続した金属箔よりなる複数のリード部と、前記リ
ード部の末端部を除くリード部表面に設けられた絶縁層
と、少なくとも前記リード部の末端部を露出させて前記
半導体素子の前記主面と側面の一部とを封止した封止樹
脂とよりなる半導体装置であって、前記封止樹脂より露
出した末端部の先端が外部端子を構成していることを特
徴とする半導体装置。1. A semiconductor element having a plurality of electrode pads on one main surface thereof, a plurality of leads made of a metal foil connected to a plurality of electrodes of the semiconductor element and tips thereof, and an end of the lead. A semiconductor device comprising: an insulating layer provided on a surface of a lead portion excluding a portion; and a sealing resin that exposes at least a terminal portion of the lead portion and seals a part of the main surface and side surfaces of the semiconductor element. A semiconductor device, wherein an end of a terminal end exposed from the sealing resin forms an external terminal. 【請求項２】 リード部の末端部は段差を有して半導体
素子の主面上方に折り曲げられ、末端部の先端が封止樹
脂より露出して外部端子を構成していることを特徴とす
る請求項１に記載の半導体装置。2. The semiconductor device according to claim 1, wherein a terminal portion of the lead portion is bent above the main surface of the semiconductor element with a step, and a distal end of the terminal portion is exposed from the sealing resin to form an external terminal. The semiconductor device according to claim 1. 【請求項３】 封止樹脂より露出したリード部の末端部
の先端が一平面を有して外部端子を構成していることを
特徴とする請求項１に記載の半導体装置。3. The semiconductor device according to claim 1, wherein the distal end of the lead portion exposed from the sealing resin has a flat surface to form an external terminal. 【請求項４】 封止樹脂より露出したリード部の末端部
の先端が突出部を有して外部端子を構成していることを
特徴とする請求項１に記載の半導体装置。4. The semiconductor device according to claim 1, wherein the distal end of the lead portion exposed from the sealing resin has a projection to form an external terminal. 【請求項５】 その一主面に複数の電極パッドを有した
半導体素子と、前記半導体素子の複数の電極とその先端
部が接続した金属箔よりなる複数のリード部と、前記リ
ード部の末端部を除くリード部表面に設けられた絶縁層
とよりなる半導体装置であって、前記リード部は前記半
導体素子の主面から側面を経由してその裏面に配置さ
れ、前記半導体素子の裏面でその末端部が前記絶縁層よ
り露出して外部端子を構成していることを特徴とする半
導体装置。5. A semiconductor device having a plurality of electrode pads on one main surface thereof, a plurality of leads made of a metal foil to which a plurality of electrodes of the semiconductor device are connected with tips thereof, and ends of the leads. A semiconductor device comprising an insulating layer provided on a surface of a lead portion excluding a portion, wherein the lead portion is disposed on a back surface of the semiconductor device via a side surface from a main surface of the semiconductor device, and is formed on a back surface of the semiconductor device. A semiconductor device wherein an end portion is exposed from the insulating layer to form an external terminal. 【請求項６】 半導体素子とリード部との間には両者を
固定する接着用の樹脂が介在していることを特徴とする
請求項５に記載の半導体装置。6. The semiconductor device according to claim 5, wherein an adhesive resin for fixing the both is interposed between the semiconductor element and the lead portion. 【請求項７】 可撓性を有したテープ基材と、前記テー
プ基材の一表面上に第１の面積を有して設けられた接着
剤層と、前記接着剤層上に第２の面積を有して設けられ
た絶縁層と、接続すべき半導体素子の電極と対応した配
置を有して前記接着剤層上に設けられた金属箔よりなる
複数のリード部とよりなり、前記リード部の先端部は前
記絶縁層上に配置され、前記リード部の末端部は前記接
着剤層上に配置され、絶縁層と接着剤層との境界部分に
おいて前記リード部の末端部は屈曲部を有しているテー
プ部材を用意する工程と、電極パッドを有した半導体素
子を用意する工程と、前記半導体素子の電極パッドと前
記テープ部材のリード部の先端部とを位置合わせし、前
記電極パッドと前記リード部の先端部とを突起電極を介
して接続する工程と、少なくとも前記テープ部材と前記
半導体素子の間隙に封止樹脂を注入して樹脂封止する工
程と、前記テープ部材を前記接着剤層とともに剥離する
工程とよりなることを特徴とする半導体装置の製造方
法。7. A tape base having flexibility, an adhesive layer provided with a first area on one surface of the tape base, and a second adhesive layer provided on the adhesive layer. An insulating layer provided with an area, and a plurality of leads made of a metal foil provided on the adhesive layer having an arrangement corresponding to an electrode of a semiconductor element to be connected, wherein the lead The tip of the portion is arranged on the insulating layer, the end of the lead is arranged on the adhesive layer, and the end of the lead has a bent portion at the boundary between the insulating layer and the adhesive layer. A step of preparing a tape member having the same; a step of preparing a semiconductor element having an electrode pad; and positioning the electrode pad of the semiconductor element with a tip end of a lead portion of the tape member. And connecting the tip end of the lead part via a protruding electrode. Manufacturing a semiconductor device, comprising: a step of injecting a sealing resin into at least a gap between the tape member and the semiconductor element to perform resin sealing; and a step of peeling the tape member together with the adhesive layer. Method. 【請求項８】 可撓性を有したテープ基材と、前記テー
プ基材の一表面上に第１の面積を有して設けられた接着
剤層と、前記接着剤層上に第２の面積を有して設けられ
た絶縁層と、前記接着剤層およびテープ基材を貫通して
設けられたスルーホールと、接続すべき半導体素子の電
極と対応した配置を有して前記接着剤層上に設けられた
金属箔よりなる複数のリード部とよりなり、前記リード
部の先端部は前記絶縁層上に配置され、前記リード部の
末端部は前記接着剤層上に配置されるとともに、前記ス
ルーホールにその先端が嵌合されて前記テープ基材面に
前記先端が露出し、絶縁層と接着剤層との境界部分にお
いて前記リード部の末端部は屈曲部を有しているテープ
部材を用意する工程と、電極パッドを有した半導体素子
を用意する工程と、前記半導体素子の電極パッドと前記
テープ部材のリード部の先端部とを位置合わせし、前記
電極パッドと前記リード部の先端部とを突起電極を介し
て接続する工程と、少なくとも前記テープ部材と前記半
導体素子の間隙に封止樹脂を注入して樹脂封止する工程
と、前記テープ部材を前記接着剤層とともに剥離する工
程とよりなることを特徴とする半導体装置の製造方法。8. A tape base having flexibility, an adhesive layer provided with a first area on one surface of the tape base, and a second adhesive layer on the adhesive layer. An insulating layer provided with an area, a through hole provided through the adhesive layer and the tape base, and an adhesive layer having an arrangement corresponding to an electrode of a semiconductor element to be connected. Consisting of a plurality of leads made of a metal foil provided on the top, the tip of the lead is disposed on the insulating layer, and the end of the lead is disposed on the adhesive layer, A tape member having a bent end at the boundary between the insulating layer and the adhesive layer, the end of which is fitted into the through hole to expose the end on the tape base surface; And a step of preparing a semiconductor element having an electrode pad, Aligning the electrode pad of the semiconductor element with the tip of the lead of the tape member, and connecting the electrode pad and the tip of the lead via a protruding electrode; and A method of manufacturing a semiconductor device, comprising: a step of injecting a sealing resin into a gap between semiconductor elements to perform resin sealing; and a step of peeling off the tape member together with the adhesive layer. 【請求項９】 可撓性を有したテープ基材と、前記テー
プ基材の一表面上に第１の面積を有して設けられた接着
剤層と、前記接着剤層上に第２の面積を有して設けられ
た絶縁層と、接続すべき半導体素子の電極と対応した配
置を有して前記接着剤層上に設けられた金属箔よりなる
複数のリード部とよりなり、前記リード部の先端部は前
記絶縁層上に配置され、前記リード部の末端部は前記接
着剤層上に配置され、絶縁層と接着剤層との境界部分に
おいて前記リード部の末端部は突出部を有しているテー
プ部材を用意する工程と、電極パッドを有した半導体素
子を用意する工程と、前記テープ部材の少なくともリー
ド部上に接着用の樹脂を形成する工程と、前記半導体素
子の電極パッドと前記テープ部材のリード部の先端部と
を位置合わせし、前記電極パッドと前記リード部の先端
部とを突起電極を介して接続する工程と、前記テープ部
材を接続した半導体素子を包囲するように折り曲げ加工
して前記半導体素子の底面側に前記テープ部材のリード
部の末端部を配置し、前記半導体素子の外面と前記テー
プ部材とを前記接着用の樹脂で接着する工程と、前記テ
ープ部材を前記接着剤層とともに剥離する工程とよりな
ることを特徴とする半導体装置の製造方法。9. A tape base having flexibility, an adhesive layer provided with a first area on one surface of the tape base, and a second adhesive layer provided on the adhesive layer. An insulating layer provided with an area, and a plurality of leads made of a metal foil provided on the adhesive layer having an arrangement corresponding to an electrode of a semiconductor element to be connected, wherein the lead The tip of the part is disposed on the insulating layer, the terminal of the lead is disposed on the adhesive layer, and the terminal of the lead forms a protrusion at the boundary between the insulating layer and the adhesive layer. A step of preparing a tape member having the same; a step of preparing a semiconductor element having an electrode pad; a step of forming a bonding resin on at least a lead portion of the tape member; and an electrode pad of the semiconductor element. And the leading end of the lead portion of the tape member. Connecting the electrode pad and the tip of the lead via a protruding electrode; and bending the tape member so as to surround the semiconductor element to which the tape member is connected. A step of arranging a terminal portion of a lead portion, bonding the outer surface of the semiconductor element and the tape member with the bonding resin, and separating the tape member together with the adhesive layer. Semiconductor device manufacturing method. 【請求項１０】 電極パッドを有した半導体素子を用意
する工程は、前記電極パッドに突起電極を有した半導体
素子を用意する工程であることを特徴とする請求項７〜
請求項９のいずれかに記載の半導体装置の製造方法。10. The method according to claim 7, wherein the step of preparing a semiconductor element having an electrode pad is a step of preparing a semiconductor element having a projecting electrode on said electrode pad.
A method for manufacturing a semiconductor device according to claim 9. 【請求項１１】 半導体素子の電極パッドとテープ部材
のリード部の先端部とを位置合わせし、前記電極パッド
と前記リード部の先端部とを突起電極を介して接続する
工程は、前記テープ部材側から加熱加圧して前記電極パ
ッドと前記リード部の先端部とを圧着する工程であるこ
とを特徴とする請求項７〜請求項９のいずれかに記載の
半導体装置の製造方法。11. The step of aligning an electrode pad of a semiconductor element with a tip of a lead of a tape member, and connecting the electrode pad and a tip of the lead via a protruding electrode, comprises the steps of: The method of manufacturing a semiconductor device according to any one of claims 7 to 9, further comprising a step of applying heat and pressure from the side to press-bond the electrode pad and a tip portion of the lead portion. 【請求項１２】 テープ部材を接着剤層とともに剥離す
る工程は、前記テープ部材に対して加熱処理し、前記接
着剤層の接着力を低下させることにより剥離する工程で
あることを特徴とする請求項７〜請求項９のいずれかに
記載の半導体装置の製造方法。12. The method according to claim 11, wherein the step of peeling off the tape member together with the adhesive layer is a step of performing heat treatment on the tape member to reduce the adhesive force of the adhesive layer to peel off the tape member. 10. The method for manufacturing a semiconductor device according to claim 7. 【請求項１３】 テープ部材を接着剤層とともに剥離す
る工程は、前記テープ部材に対して紫外線照射処理し、
前記接着剤層の接着力を低下させることにより剥離する
工程であることを特徴とする請求項７〜請求項９のいず
れかに記載の半導体装置の製造方法。13. The step of peeling off the tape member together with the adhesive layer, the tape member is irradiated with ultraviolet light,
The method of manufacturing a semiconductor device according to claim 7, wherein the method is a step of removing the adhesive layer by reducing an adhesive force of the adhesive layer. 【請求項１４】 その面内に複数の半導体素子が形成さ
れた半導体ウェハーを用意し、各半導体素子の電極パッ
ド上に突起電極を形成する工程と、前記半導体ウェハー
上に樹脂層を形成する工程と、可撓性を有したテープ基
材と、前記テープ基材の一表面上に第１の面積を有して
設けられた接着剤層と、前記接着剤層上に第２の面積を
有して設けられた絶縁層と、接続すべき半導体素子の電
極と対応した配置を有して前記接着剤層上に設けられた
金属箔よりなる複数のリード部とよりなり、前記リード
部の先端部は前記絶縁層上に配置され、前記リード部の
末端部は前記接着剤層上に配置され、絶縁層と接着剤層
との境界部分において前記リード部の末端部は屈曲部を
有しているテープ部材を用意する工程と、前記半導体ウ
ェハーの各半導体素子の電極パッドと前記テープ部材の
リード部の先端部とを位置合わせし、前記電極パッドと
前記リード部の先端部とを突起電極を介して接続し、前
記半導体ウェハーに前記テープ部材を接続する工程と、
前記テープ部材が接続した半導体ウェハーに対して、個
々の半導体素子ごとに分割する工程と、前記テープ部材
を前記接着剤層とともに剥離する工程とよりなることを
特徴とする半導体装置の製造方法。14. A step of preparing a semiconductor wafer on which a plurality of semiconductor elements are formed, forming a protruding electrode on an electrode pad of each semiconductor element, and forming a resin layer on the semiconductor wafer. A tape substrate having flexibility, an adhesive layer provided on one surface of the tape substrate with a first area, and a second area on the adhesive layer. And a plurality of leads made of a metal foil provided on the adhesive layer having an arrangement corresponding to the electrodes of the semiconductor element to be connected, and a tip of the lead. The portion is disposed on the insulating layer, the terminal portion of the lead portion is disposed on the adhesive layer, and the terminal portion of the lead portion has a bent portion at the boundary between the insulating layer and the adhesive layer. Preparing a tape member, and each semiconductor element of the semiconductor wafer. Align the electrode pad of the child with the tip of the lead of the tape member, connect the electrode pad and the tip of the lead via a protruding electrode, and connect the tape to the semiconductor wafer. Process and
A method of manufacturing a semiconductor device, comprising: a step of dividing the semiconductor wafer to which the tape member is connected into individual semiconductor elements; and a step of peeling the tape member together with the adhesive layer. 【請求項１５】 その底面に外部電極を備えた半導体装
置を複数個用意する工程と、可撓性を有したテープ基材
上に配線を有して回路構成されたテープ部材を用意する
工程と、前記半導体装置の外部端子と前記テープ部材の
配線とをそれぞれ接続してテープ部材の同一面上に複数
個の半導体装置を搭載する工程と、前記テープ部材と前
記半導体装置との間に封止樹脂を設けて両者を固定する
工程と、前記テープ部材を折り畳み、複数の半導体装置
の各半導体装置の底面どうしを前記テープ部材を介した
状態で向かい合わせ、折り重なったテープ部材の間に緩
衝用樹脂を設けて固定する工程と、折り重なった半導体
装置の上面どうしを緩衝用樹脂を設けて固定し、三次元
的に複数の半導体装置を実装することを特徴とする半導
体装置の実装方法。15. A step of preparing a plurality of semiconductor devices provided with external electrodes on the bottom surface thereof, and a step of preparing a tape member having a wiring and wiring on a flexible tape base material. Connecting a plurality of semiconductor devices on the same surface of the tape member by connecting external terminals of the semiconductor device and wiring of the tape member, and sealing between the tape member and the semiconductor device. A step of providing a resin to fix them together, folding the tape member, facing the bottom surfaces of the semiconductor devices of the plurality of semiconductor devices with the tape member interposed therebetween, and forming a buffer resin between the folded tape members. Providing a plurality of semiconductor devices in a three-dimensional manner by providing a buffering resin and fixing the upper surfaces of the folded semiconductor devices to each other.
JP2000110302A 2000-04-12 2000-04-12 Semiconductor device, manufacturing method thereof, and mounting method of semiconductor device Expired - Fee Related JP3997685B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000110302A JP3997685B2 (en) 2000-04-12 2000-04-12 Semiconductor device, manufacturing method thereof, and mounting method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000110302A JP3997685B2 (en) 2000-04-12 2000-04-12 Semiconductor device, manufacturing method thereof, and mounting method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2001298110A true JP2001298110A (en) 2001-10-26
JP3997685B2 JP3997685B2 (en) 2007-10-24

Family

ID=18622839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000110302A Expired - Fee Related JP3997685B2 (en) 2000-04-12 2000-04-12 Semiconductor device, manufacturing method thereof, and mounting method of semiconductor device

Country Status (1)

Country Link
JP (1) JP3997685B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7138706B2 (en) 2002-06-25 2006-11-21 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7138706B2 (en) 2002-06-25 2006-11-21 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
JP3997685B2 (en) 2007-10-24

Similar Documents

Publication Publication Date Title
JP3481444B2 (en) Semiconductor device and manufacturing method thereof
US6462412B2 (en) Foldable, flexible laminate type semiconductor apparatus with reinforcing and heat-radiating plates
JP3526788B2 (en) Method for manufacturing semiconductor device
US6372549B2 (en) Semiconductor package and semiconductor package fabrication method
JP2001127186A (en) Ball grid array package, method of manufacturing the same, and semiconductor device
JP2001217388A (en) Electronic device and method for manufacturing the same
JPH09121002A (en) Semiconductor device and manufacture thereof
JPH0685161A (en) High density package type semiconductor device
WO1998018162A1 (en) Film carrier tape and semiconductor device, method for manufacturing them, and circuit board
JP4075204B2 (en) Multilayer semiconductor device
JPH09199635A (en) Multilayer film for forming circuit substrate, multilayer circuit substrate using it, and package for semiconductor device
JPH0831868A (en) Bga semiconductor device
JPH0722454A (en) Semiconductor integrated circuit device
JP2000243875A (en) Semiconductor device
JP2000349228A (en) Laminated semiconductor package
JP2699929B2 (en) Semiconductor device
JP4035949B2 (en) Wiring board, semiconductor device using the same, and manufacturing method thereof
JP2001298110A (en) Semiconductor device and its manufacturing and packaging methods
JPH05235091A (en) Film carrier semiconductor device
JPH08274214A (en) Semiconductor device
JP2002252309A (en) Structure and method for packaging semiconductor chip
JPH08153826A (en) Semiconductor integrated circuit device
JP3457547B2 (en) Semiconductor device, method of manufacturing the same, and film carrier
JP3033541B2 (en) TAB tape, semiconductor device, and method of manufacturing semiconductor device
TWI393192B (en) Fabricating process of a chip package structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060510

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060613

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070717

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070730

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100817

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110817

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110817

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120817

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees