JP2001291776A - 配置配線装置およびlsiのレイアウト方法 - Google Patents

配置配線装置およびlsiのレイアウト方法

Info

Publication number
JP2001291776A
JP2001291776A JP2000106090A JP2000106090A JP2001291776A JP 2001291776 A JP2001291776 A JP 2001291776A JP 2000106090 A JP2000106090 A JP 2000106090A JP 2000106090 A JP2000106090 A JP 2000106090A JP 2001291776 A JP2001291776 A JP 2001291776A
Authority
JP
Japan
Prior art keywords
wiring
target
layer
main part
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000106090A
Other languages
English (en)
Inventor
Rumi Hikiba
るみ 引場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Micro Systems Co Ltd
Original Assignee
Renesas Micro Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Micro Systems Co Ltd filed Critical Renesas Micro Systems Co Ltd
Priority to JP2000106090A priority Critical patent/JP2001291776A/ja
Publication of JP2001291776A publication Critical patent/JP2001291776A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】寄生容量を増大させるシールド電極を使用せず
に、配線間のクロストークによる誤動作を防止できるレ
イアウトを実現する。 【解決手段】ブロックおよびマクロを配置した後、クロ
ストーク防止の対象配線を第m配線層に設置するととも
に、対象配線の両側の最近隣から外側に各n本の同層で
平行方向の配線格子と、対象配線よりも上層の第(m+
k)配線層(0<k≦nの整数)に属する対象配線の直
上に位置する配線格子およびこの配線格子の両側の最近
隣から外側に各(n−k)本の配線格子とを配線禁止領
域とし、対象配線以外のすべての信号配線を配線禁止領
域を回避して設置する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、配置配線装置およ
びLSIのレイアウト方法に関し、特に、配線間の信号
のクロストークによる誤動作を防止して配置し配線する
配置配線装置およびLSIのレイアウト方法に関する。
【0002】
【従来の技術】最近のLSIでは、配線の微細化と多層
化が進み、これに伴って隣接した配線の間隔および上下
層の配線の間隔が縮小されてきている。このために、上
下層の配線および隣接配線との結合容量が増大し、配線
間の容量結合による信号のクロストークが増大してい
る。一方でアナログとデジタルの混載の加速、LSIチ
ップの大規模化の進展に伴い、クロストークに敏感なア
ナログ信号配線がデジタル信号配線に隣接して配置され
たり、信号レベルが一斉に同方向に変化する多数の配線
に配線長の長い配線が囲まれて配置されたりする場合が
生じ、配線間容量の増大によるクロストークの増大と重
なって特性劣化や誤動作に至る場合が少なくない。この
ような状況から、クロストークを防止できるレイアウト
設計方法の必要性が高まっている。
【0003】図12は、レイアウト設計システムの構成
図であり、図13は、第1の従来例のレイアウト設計方
法のフロー図である。
【0004】図12において、レイアウト設計システム
は、レイアウト設計の主要部分であるブロック・マクロ
の配置とそれらの間の配線の設置を実行する配置配線装
置121と、回路設計結果の回路接続情報を格納する回
路接続情報ファイル122と、プリミティブまたは小規
模な機能を実現するブロックと複数のブロックを含む大
規模な機能を実現するマクロのライブラリであるブロッ
ク・マクロライブラリ123と、種々の配置配線のパラ
メータ類や配置配線における制約情報を格納するパラメ
ータファイル124と、設計者とレイアウトシステムと
のインターフェースである入出力表示装置125と、配
置配線装置121によるレイアウト結果を格納するレイ
アウト結果ファイル126とで構成されている。
【0005】配置配線装置121による配線処理は、各
配線層毎にX方向およびY方向のそれぞれ一定の間隔の
配線路(以後、配線格子と称す)を仮設し、ブロックお
よびマクロ間の配線を配線格子上に設置し、上下層の配
線をビアの設置により接続することで実行される。
【0006】図13の第1の従来例では、配置配線装置
121は、以下のように動作する。
【0007】まず、ステップ131で回路接続情報ファ
イル122から回路接続情報を読み込み、次に、ステッ
プ132で、ブロックおよび大規模マクロをブロック・
マクロライブラリ123から読み込んでLSIの内部領
域に配置し、ステップ133で、クロストークによる信
号劣化を防止するためにクロストーク防止対策を施す対
象配線を設置する。
【0008】次に、ステップ134で、対象配線の左右
両側に、同層のシールド配線を設置する。ステップ13
5で、対象配線および両側のシールド配線の上層に位置
する配線格子のすべてを配線禁止領域として設定してパ
ラメータファイル124に登録し、その後、ステップ1
36で対象配線以外の信号配線について自動配線処理を
行い、配置配線結果をレイアウト結果ファイル126に
出力してレイアウトを終了する。
【0009】図14(a)は、LSIチップの平面模式
図であり、ブロックAとブロックBの間を接続する配線
がクロストーク防止の対象配線141となっている。図
14(b)は、第1の従来例の技術を適用したLSIチ
ップの断面模式図で、第1配線層に設置された対象配線
145の両側にはステップ134でシールド配線146
が設置され、これらの上部の第2配線層、第3配線層、
第4配線層の領域はステップ135で配線禁止領域に設
定されている。他の信号配線148は、ステップ136
でシールド配線146の外側または配線禁止領域の外側
に設置されるので、対象配線145との結合容量を小さ
く抑えることができ、クロストークを防止できる。な
お、143は基板を示し、144は絶縁物を示してい
る。
【0010】しかしながら、第1の従来例では、対象配
線の両側にシールド配線が必ず設置されることになるの
で、対象配線の寄生容量が大きくなり信号遅延が大きく
なるという第1の問題点がある。また、対象配線145
およびシールド配線146の上層の配線格子をすべて配
線禁止領域とするので、配線層数が多いときには特に、
配線禁止の配線格子数が多くなってしまうという第2の
問題点がある。
【0011】第2の問題点は、対象配線の上部にもシー
ルド配線を設置して配線禁止領域を除去することにより
改良できるが、その結果、対象配線の寄生容量はさらに
増大するので、第1の問題点に関してさらに深刻とな
る。
【0012】クロストークを防止し、寄生容量の低減を
意図した第2の従来例が、特開平10−214899号
公報に記載されている。図15は、第2の従来例のレイ
アウト方法のフロー図であり、図16(a),(b)
は、第2の従来例を適用したLSIチップの断面模式図
である。以下、第2の従来例について、図15および図
16を参照して説明する。
【0013】図15のステップ151で、回路接続情報
を読み込み、ステップ152で、クロストークによる信
号劣化が問題となる要注意配線に属性を付加し属性付き
回路接続情報を作成し、ステップ153でブロックおよ
びマクロをLSIの内部領域に配置し、ステップ154
で属性付き配線をクロストーク防止の対象配線に設定す
る。
【0014】ステップ155で対象配線を設置した後
に、ステップ156で、図16(a)の模式図に示すよ
うに、対象配線145の左右両側に同層のシールド配線
146を設置し、対象配線145の直上に上層のシール
ド配線147を設置する。
【0015】次に、ステップ157で、図16(a)に
示すように対象配線以外の信号配線148を自動配線処
理で設置する。次に、ステップ158で、対象配線14
5と対象配線以外の信号配線148との距離がd以上で
ある場合には間に設けられたシールド配線146を削除
し、図16(b)の断面模式図のようにして対象配線1
45の寄生容量を低減して信号遅延の改善を図ることが
できる。所定の距離dは、デジタル信号のダイナミック
レンジ、信号速度、アナログ信号の許容S/N、半導体
チップ上の層間絶縁膜の厚さと誘電率より求め、パラメ
ータファイルに格納しておく。
【0016】しかしながら、第2の従来例においては、
シールド配線146を削除できるか否かはステップ15
8での信号配線148の自動配線処理の結果に依存する
ものであり、対象配線に対して常に適用できるものでは
ないので、対象配線145の寄生容量の低減を常に実現
できるものではないという問題が残っている。
【0017】さらに、多数の大規模なマクロを有するL
SIチップでは、図17(a)のLSIチップの平面模
式図に示すように、対象配線141がマクロの上部を通
過する必要が生じるが、第1,第2の従来例に共通の問
題として、図17(b)の断面模式図に示すように、第
3層に設置された対象配線145には、第2層に設けら
れたマクロ内配線171からのクロストーク対策がまっ
たくなされないという問題点がある。
【0018】
【発明が解決しようとする課題】以上のように、従来例
では、クロストーク防止のためにシールド配線がクロス
トーク防止の対象配線に隣接して設置されるので対象配
線の寄生容量が増大してしまい、また、マクロを有する
LSIに適用した場合には、マクロ内配線からのクロス
トークに対して防止対策がなされないという問題点があ
った。
【0019】本発明の目的は、クロストーク防止の対象
配線の周囲の信号配線からのクロストークを実用上支障
がない程度にまで低減できるとともに、対象配線の寄生
容量を低減でき、また、マクロを有するLSIチップに
適用してもクロストーク防止効果のあるレイアウトを実
現できる配置配線装置およびLSIのレイアウト方法を
提供することにある。
【0020】
【課題を解決するための手段】本発明の第1の発明の配
置配線装置は、回路接続情報ファイルからLSIの回路
接続情報を読み込みクロストークによる誤動作の要注意
配線に属性データを付加して属性付き回路情報を作成す
る回路接続情報編集手段と、前記属性付き回路接続情報
に基づきブロック・マクロライブラリからブロックおよ
びマクロのデータを読み込み配置するブロック・マクロ
配置手段と、前記属性付き回路接続情報の属性データを
付加された配線の中からクロストーク防止の対象配線を
抽出する対象配線抽出手段と、前記対象配線の主部分を
第m配線層(mは正整数)に設置するとともに少なくと
も前記対象配線の主部分の両側の最近隣から外側に各n
本(nは正整数)の同層で平行方向の配線格子と、前記
対象配線の主部分よりも上層の第(m+k)配線層(k
は、0<k≦nの整数)に属する前記対象配線の主部分
の直上に位置する配線格子および該配線格子の両側の最
近隣から外側に各(n−k)本の配線格子とを配線禁止
領域としてパラメータファイルに登録する対象配線設置
手段と、前記属性付き回路接続情報に基づき属性の付加
されていないすべての配線を前記配線禁止領域を回避し
て設置する自動配線処理実行手段とを備えている。
【0021】また、第2の発明のLSIのレイアウト方
法は、回路接続情報ファイルからLSIの回路接続情報
を読み込む第1のステップと、クロストークによる誤動
作の要注意配線に属性データを付加して属性付き回路情
報を作成する第2のステップと、前記属性付き回路接続
情報に基づきブロック・マクロライブラリからブロック
およびマクロのデータを読み込み配置する第3のステッ
プと、前記属性データを付加された配線をクロストーク
防止の対象配線とする第4のステップと、前記対象配線
の主部分を第m配線層(mは正整数)に設置するととも
に少なくとも前記対象配線の主部分の両側の最近隣から
外側に各n本(nは正整数)の同層で平行方向の配線格
子と、前記対象配線の主部分よりも上層の第(m+k)
配線層(kは、0<k≦nの整数)に属する前記対象配
線の主部分の直上に位置する配線格子および該配線格子
の両側の最近隣から外側に各(n−k)本の配線格子と
を配線禁止領域としてパラメータファイルに登録する第
5のステップと、前記属性付き回路接続情報に基づき前
記対象配線以外のすべての信号配線を前記配線禁止領域
を回避して設置する第6のステップとを有している。な
お、好ましくは、前記第5のステップが、パラメータフ
ァイルから禁止領域指定数n(nは正整数)を読み込む
第1のサブステップと、クロストーク防止の対象配線の
主体部が最下層である第1配線層に設置可能であるか否
かを判定する第2のサブステップと、前記第2のサブス
テップで前記対象配線の主部分が前記第1配線層に設置
可能と判定されたときに、前記対象配線の主部分を前記
第1配線層に設置する第3のサブステップと、前記対象
配線の主部分の両側の最近隣から外側に各n本の同層で
平行方向の配線格子と、前記対象配線の主部分よりも上
層の第(1+k)配線層(kは、0<k≦nの整数)に
属する前記対象配線の主部分の直上に位置する配線格子
および該配線格子の両側の最近隣から外側に各(n−
k)本の配線格子とを配線禁止領域として前記パラメー
タファイルに登録する第4のサブステップと、前記第2
のサブステップで前記対象配線の主部分が前記第1配線
層には設置できないと判定されたときに、前記対象配線
の配線経路と交差する下層配線のうちの最上層の配線の
属する配線層が第u配線層のときm=(u+n+1)で
定められる第m配線層に前記対象配線の主部分を設置す
る第5のサブステップと、前記対象配線の主部分の両側
の最近隣から外側に各n本の同層で平行方向の配線格子
と、前記対象配線よりも上層の第(m+k)配線層に属
する前記対象配線層の主部分の直上に位置する配線格子
および該配線格子の両側の最近隣から外側に各(n−
k)本の配線格子と、前記対象配線よりも下層の第(m
−k)配線層に属する前記対象配線の主部分の直下に位
置する配線格子および該配線格子の両側の最近隣から外
側に各(n−k)本の配線格子とを配線禁止領域として
パラメータファイルに登録する第6のサブステップと、
前記第4のサブステップの実行後または前記第6のサブ
ステップの実行後にすべての対象配線について設置が完
了したか否かを判定し、未配置の対象配線があれば前記
第2のサブステップに戻りすべての対象配線の配置が完
了したと判定したときには前記第5のステップを終了す
る第7のサブステップとを有している。前記対象配線の
抽出に当たって属性付き回路接続情報に基づき属性付き
配線を仮設置して所定の配線長L以上の長さの配線を抽
出してクロストーク防止の対象配線としてもよい。
【0022】さらに、第3の発明のLSIのレイアウト
方法は、回路接続情報ファイルからLSIの回路接続情
報を読み込む第1のステップと、クロストークによる誤
動作の要注意配線に属性データを付加して属性付き回路
情報を作成する第2のステップと、前記属性付き回路接
続情報に基づきブロック・マクロライブラリからブロッ
クおよびマクロのデータを読み込み配置する第3のステ
ップと、パラメータファイルから禁止領域指定数n(n
は正整数)を読み込みマクロ内で使用の配線層数がvの
とき第(v+1)層から第(v+n)層までの配線層に
属するマクロ上の配線格子を第1の配線禁止領域とする
第4のステップと、前記属性データを付加された配線を
クロストーク防止の対象配線とする第5のステップと、
前記対象配線の主部分をm=(v+n+1)で定められ
る第m配線層に前記属性付き回路接続情報に基づき設置
する第6のステップと、前記第1の配線禁止領域を削除
する第7のステップと、前記対象配線の主部分の両側の
最近隣から外側に各n本の同層で平行方向の配線格子
と、前記対象配線の主部分よりも上層の第(m+k)配
線層に属する前記対象配線の主部分の直上に位置する配
線格子および該配線格子の両側の最近隣から外側に各
(n−k)本の配線格子と、前記対象配線の主部分より
も下層の第(m−k)配線層に属する前記対象配線の主
部分の直下に位置する配線格子および該配線格子の両側
の最近隣から外側に各(n−k)本の配線格子とを第2
の配線禁止領域としてパラメータファイルに登録する第
8のステップと、前記属性付き回路接続情報に基づき前
記対象配線以外のすべての信号配線を前記第2の配線禁
止領域を回避して設置する第9のステップとを有してい
る。前記対象配線の抽出に当たって属性付き回路接続情
報に基づき属性付き配線を仮設置して所定の配線長L以
上の長さの配線を抽出してクロストーク防止の対象配線
としてもよい。
【0023】
【発明の実施の形態】本発明の概略は、クロストーク防
止の対象配線の属する配線層をひとつの側面とする三角
柱を対象配線の上方または上方と下方に想定し、三角柱
に含まれる配線格子を配線禁止領域として対象配線以外
の信号配線の配線処理を行う。以下、図面を参照して詳
細に説明する。
【0024】図1は、本発明の一実施の形態の配置配線
装置のブロック図である。レイアウト設計システムは本
発明においても図12と同様の構成であり、配置配線装
置121に換えて図1の配置配線装置10を用いる。
【0025】配置配線装置10は、回路接続情報編集手
段11とブロック・マクロ配置手段12と対象配線抽出
手段13と対象配線設置手段14と自動配線処理実行手
段15とを備えている。
【0026】回路接続情報編集手段11は、回路接続情
報ファイル122からLSIの回路接続情報を読み込
み、クロストークによる誤動作または特性劣化の可能性
がある要注意配線に属性データを付加して属性付き回路
情報を作成する。
【0027】ブロック・マクロ配置手段12は、属性付
き回路接続情報に基づき、ブロック・マクロライブラリ
123からブロックおよびマクロのレイアウト用データ
を読み込んで配置を実行する。
【0028】対象配線抽出手段13は、属性付き回路接
続情報の属性データを付加された配線の中からクロスト
ーク防止の対象配線を抽出する。パラメータファイル1
24に特別な抽出パラメータが設けられているときには
そのパラメータに基づいて抽出し、パラメータが設けら
れていないときには属性データが付加された配線すべて
を対象配線とする。
【0029】対象配線設置手段14は、クロストーク防
止の対象配線の主部分を第m配線層(mは正整数)に設
置するとともに、少なくとも対象配線の主部分の両側の
最近隣から外側に各n本(nは正整数)の同層で平行方
向の配線格子と、対象配線の主部分よりも上層の第(m
+k)配線層(kは、0<k≦nの整数)に属する対象
配線の主部分の直上に位置する配線格子およびこの配線
格子の両側の最近隣から外側に各(n−k)本の配線格
子とを配線禁止領域としてパラメータファイルに登録す
る。
【0030】なお、対象配線の主部分とは、対象配線が
一配線層に設置された主たる部分を指し、ブロックまた
はマクロから対象配線の主部分が配置される配線層まで
引き上げるための従たる配線層および配線層間を接続す
るビアは主部分には含めないものとする。
【0031】自動配線処理実行手段15は、属性付き回
路接続情報に基づき属性の付加されていないすべての配
線を配線禁止領域を回避して設置する。
【0032】対象配線設置手段14によって、対象配線
の属する第m配線層では中央に位置する対象配線を含め
て(2n+1)本の配線格子が配線禁止に設定され、そ
の上方の第(m+1)配線層では、直上の配線格子と両
側に各(n−1)本の配線格子の計(2n−1)本の配
線格子が配線禁止に設定され、さらにその上方の第(m
+2)層では、対象配線の直上の配線格子と両側に各
(n−2)本の配線格子の計(2n−3)本の配線格子
が配線禁止に設定される。すなわち、概略的には、断面
が(2n+1)本の配線格子を含む底辺長で(n+1)
層分の配線層を含む高さの三角形状の三角柱内に含まれ
る配線格子を配線禁止領域に設定するとみなすことがで
きる。
【0033】図2は、配置配線装置10によるLSIの
レイアウトのフロー図である。
【0034】先ず、ステップ21で、回路接続上方編集
手段11により、回路接続情報ファイル122からLS
Iの回路接続情報を読み込む。
【0035】次に、ステップ22で、回路接続上方編集
手段11により、クロストークによる誤動作の要注意配
線に属性データを付加して属性付き回路情報を作成す
る。
【0036】次に、ステップ23で、ブロック・マクロ
配置手段12により、属性付き回路接続情報に基づきブ
ロック・マクロライブラリ123からブロックおよびマ
クロのデータを読み込んで配置する。
【0037】次に、ステップ24で、対象配線抽出手段
13により、属性データを付加された配線をクロストー
ク防止の対象配線に設定する。
【0038】次に、ステップ25で、対象配線設置手段
14により、対象配線の主部分を第m配線層に設置する
とともに、少なくとも対象配線の主部分の両側の最近隣
から外側に各n本の同層で平行方向の配線格子と、対象
配線の主部分よりも上層の第(m+k)配線層(0<k
≦nの整数)に属する前記対象配線の主部分の直上に位
置する配線格子およびこの配線格子の両側の最近隣から
外側に各(n−k)本の配線格子とを配線禁止領域とし
てパラメータファイルに登録する。
【0039】次に、ステップ26で、自動配線処理実行
手段15により、属性付き回路接続情報に基づいて対象
配線以外のすべての信号配線を配線禁止領域を回避して
設置し、レイアウトは終了する。
【0040】図3は、図2のステップ25の配線禁止領
域設定の詳細なフロー図である。対象配線よりも下層に
クロストークの要因となる配線がない場合の禁止領域の
設定と、下層にクロストークの要因となる配線がある場
合の禁止領域の設定とを分けて処理する。図4は、下層
にクロストーク要因となる配線がない場合のLSIチッ
プの断面模式図であり、図5は、その各配線層別の配置
図である。また、図6は、下層にクロストーク要因とな
る配線がある場合のLSIチップの断面模式図である。
以下、図3のフローに沿って、図4,5,6を参照しな
がら説明する。
【0041】まず、サブステップ31で、パラメータフ
ァイル124に予め登録されている禁止領域指定数n
(nは正整数)を読み込む。禁止領域指定数nは、ディ
ジタル信号のダイナミックレンジ、信号速度、半導体チ
ップ上の層間絶縁膜の厚さと誘電率より求め、あらかじ
めパラメータとして指定しておく。
【0042】次に、サブステップ32で、クロストーク
防止の対象配線の主体部が最下層である第1配線層に設
置可能であるか否かを判定する。
【0043】サブステップ32で、対象配線の主部分が
第1配線層に設置可能と判定されたときには、サブステ
ップ33に進み、対象配線の主部分を第1配線層に設置
する。
【0044】次にサブステップ34で、対象配線の主部
分の両側の最近隣から外側に各n本の同層で平行方向の
配線格子と、前記対象配線の主部分よりも上層の第(1
+k)配線層(kは、0<k≦nの整数)に属する前記
対象配線の主部分の直上に位置する配線格子およびこの
配線格子の両側の最近隣から外側に各(n−k)本の配
線格子とを配線禁止領域としてパラメータファイル12
4に登録する。
【0045】図4(a)は、n=2としてサブステップ
33,34を経てレイアウトされたLSIの断面模式図
で、対象配線43が設置された第1配線層では対象配線
の両側に各2本の配線禁止の配線格子45が設定されて
いる。k=1に対応する第2配線層では、対象配線直上
の配線格子と、その両側に(n−k)=1本の配線格子
が配線禁止の配線格子45として設定されている。k=
2に対応する第3配線層では、対象配線43の直上に位
置する配線格子のみが配線禁止の配線格子45として設
定されている。対象配線43以外の信号配線44は、配
線禁止の配線格子45の外側領域に配置される。なお、
41は基板を、42は絶縁物を示す。
【0046】図5(a)〜(d)は、図4(a)の平面
視を各配線層別に示した模式図であり、図5(a)は第
4配線層を示し、以下、(b)は第3配線層を、(c)
は第2配線層を、(d)は第1配線層を示す。図5
(d)では、第1配線層のY方向の配線格子53−1の
うちの対象配線51の両側の各2本の配線格子が配線禁
止の配線格子であるため、信号配線52−1はこれを避
けて配置される。第1層のX方向の配線格子54−1が
配線禁止に設定されたY方向の配線格子と交差する部分
については、配線禁止に設定されたY方向の配線格子の
一部であるので配線禁止の領域に含まれるとみなし、X
方向の配線であっても設置を禁止する。同様に、図5
(c)では、Y方向の配線格子53−2のうち対象配線
51の直上とその両側の3本の配線格子は配線禁止領域
に設定されているので、信号配線52−2はY方向の配
線であってもX方向の配線であっても配線禁止領域を避
けて設置される。同様に図5(b)では、Y方向の配線
格子53−3のうち対象配線51の直上の配線格子が配
線禁止領域に設定されているので、信号配線52−3は
Y方向の配線であってもX方向の配線であっても配線禁
止領域を避けて設置される。
【0047】図4(b)は、奇数配線層と偶数配線層が
互いに直交する方向に設定されたLSIに本発明を適用
した場合の断面模式図である。配線禁止領域に設定され
た配線格子とは直交する方向の配線であっても配線禁止
領域を通過して設置することは禁止されているので、信
号配線44は、ビア46を介して直行方向の上層の配線
と接続することにより配線禁止の配線格子45を避けて
レイアウトされる。
【0048】図3のフロー図に戻り、サブステップ32
で対象配線の主部分が第1配線層に設置できないと判定
されたときには、サブステップ35に進み、対象配線の
配線経路と交差する下層配線のうちの最上層の配線の属
する配線層が第u配線層のときに、m=(u+n+1)
で定められる第m配線層に対象配線の主部分を設置す
る。
【0049】次に、サブステップ36で、対象配線の主
部分の両側の最近隣から外側に各n本の同層で平行方向
の配線格子と、前記対象配線よりも上層の第(m+k)
配線層に属する前記対象配線層の主部分の直上に位置す
る配線格子および該配線格子の両側の最近隣から外側に
各(n−k)本の配線格子と、対象配線よりも下層の第
(m−k)配線層に属する対象配線の主部分の直下に位
置する配線格子および該配線格子の両側の最近隣から外
側に各(n−k)本の配線格子とを配線禁止領域として
パラメータファイル124に登録する。
【0050】図6は、n=2、u=1としてサブステッ
プ35,36を経てレイアウトされたLSIの断面模式
図で、m=4となるので対象配線43は第4配線層に設
置され、第4配線層では対象配線の両側に各2本の配線
禁止の配線格子45が設定され、k=1に対応する上層
側の第5配線層および下層側の第3配線層では、対象配
線直上および直下の配線格子と、それぞれの両側に(n
−k)=1本の配線格子が配線禁止の配線格子45とし
て設定され、k=2に対応する上層側の第6配線層およ
び下層側の第2配線層では、対象配線43の直上および
直下に位置する配線格子が配線禁止の配線格子45とし
て設定され、対象配線43以外の信号配線44は、配線
禁止の配線格子45の外側領域に配置される。
【0051】サブステップ34の実行後またはサブステ
ップ36の実行後はサブステップ37に進み、すべての
対象配線について設置が完了したか否かを判定し、未配
置の対象配線があればサブステップ32に戻りすべての
対象配線の配置が完了したと判定したときには、図2の
フロー図のステップ25を終了する。
【0052】図7(a)は、配線格子のピッチが0.8
μmのCMOSのパラメータを用いて、図4(a)のよ
うに対象配線を最下層に配置した場合における禁止領域
指定数nに対する対象配線の周囲配線との結合容量値C
cを、シミュレーションで求めた結果の図である。n≦
1では周囲配線との容量Ccの変化が急峻であるのに対
して、n≧2では飽和しており、LSIの製造ばらつき
を考慮するとn≧2が好ましい。
【0053】図7(b)は、禁止領域指定数nに対する
配線禁止となる配線格子数Gを示す図である。配線禁止
の配線格子数Gは、nの増大に伴って増大するので、n
=3程度が実用的な限界となり、図7(a)と合わせ
て、2≦n≦3が禁止領域指定数nの好ましい範囲であ
る。
【0054】図8は、第2の実施例のフロー図である。
本実施例では、配線長の短い配線は、これを駆動する回
路の駆動力に余裕があるので、クロストークによって信
号レベルに変化が生じても容易に回復できることから、
クロストークによる誤動作の要注意配線ではあっても、
実際にクロストーク防止対策を実施する対象配線から省
く処理を含み、図2のフロー図に対して、ステップ24
が削除されて、替わりにステップ84,85,86が追
加されている。図9(a),(b),(c)は、図8の
フローによる対象配線の設置を説明するためのLSIの
平面模式図である。
【0055】図8においては、図2のステップ21〜2
3と同様に、ステップ81で回路情報を読み込み、ステ
ップ82でクロストークによる誤動作の要注意配線に属
性を付加し、ステップ83でブロック、マクロの配置を
実行する。
【0056】次のステップ84では、属性付き回路接続
情報に基づいて、属性付き配線のみを抽出して仮設置す
る。図9(a)に示すように、属性付き配線Lab,L
bc,Lcd,Ldaが仮設置され、LcdとLdaの
配線長が所定の値L以上であるとする。ここで、所定の
配線長Lは、配線を駆動する回路の駆動能力、配線の線
幅、配線の間隔、配線の膜厚、配線層間の絶縁膜の厚
さ、絶縁膜の誘電率、配線抵抗、LSIの動作速度など
から予め定めてパラメータファイル124に登録してお
く。
【0057】次のステップ85では、仮設置された属性
付き配線の中に、所定の配線長L以上の長さの配線があ
ればこれを抽出してクロストーク防止の対象配線とす
る。図9では、対象配線としてLcdとLdaとが抽出
される。
【0058】次のステップ86では、属性付き配線のう
ち配線長L以上で対象配線として設定される配線を除い
た残りの配線長L未満の属性付き配線を、仮設置で設置
された位置に確定する。図9(b)のように、配線La
b,Lbcが仮設置の位置で確定する。
【0059】次に、ステップ87で、対象配線として抽
出した配線Lcd,Ldaについて図9(c)のように
第m配線層に設置し、周囲に配線禁止領域を設けること
は図2のステップ25と同様であり、また、ステップ8
7の詳細が図3のフローで実行される点においてもステ
ップ25と同様である。
【0060】最後に、ステップ88で、属性の付加され
ていない信号配線について配線禁止領域を回避して自動
配線処理により設置してレイアウトを終了する。
【0061】本実施例では、属性を付加された配線のう
ち実際に誤動作を生じる可能性が高い所定の配線長以上
の配線長の配線のみをクロストーク防止対策の対象配線
とするので、対象配線の本数が大幅に低減でき、これに
伴って配線禁止領域の設置が抑制できるため、図2の第
1実施例に比較して集積密度が向上するという利点が生
じる。なお、2≦n≦3が禁止領域指定数nの好ましい
範囲であることは、図2の第1の実施例と同様である。
【0062】次に、本発明の第2の実施の形態について
説明する。図10は、第2の実施の形態のレイアウト方
法のフロー図であり、図11は、これを説明するための
LSIの断面模式図である。図10のフローは、図17
(a)のように、対象配線がマクロの上層に設置される
場合を前提としたフローである。
【0063】図10において、先ず、ステップ101
で、回路接続情報ファイル122からLSIの回路接続
情報を読み込む。
【0064】次に、ステップ102で、クロストークに
よる誤動作の要注意配線に属性データを付加して属性付
き回路情報を作成する。
【0065】次に、ステップ103で、属性付き回路接
続情報に基づいて、ブロック・マクロライブラリ123
からブロックおよびマクロのデータを読み込んで配置す
る。
【0066】次に、ステップ104で、パラメータファ
イル124から禁止領域指定数n(nは正整数)を読み
込み、マクロ内で使用の配線層数がvのとき第(v+
1)層から第(v+n)層までの配線層に属するマクロ
上の配線格子を第1の配線禁止領域とする。図11
(a)に、この状態を模式的に示す。大規模マクロで
は、第1配線層および第2配線層でマクロ内配線91を
構成しているのでv=2であり、禁止領域指定数n=2
とすると、大規模マクロ上の第3配線層から第4配線層
までに属する配線格子が第1の配線禁止領域の配線格子
92に設定される。
【0067】次に、ステップ105で、属性データを付
加された配線をクロストーク防止の対象配線に設定す
る。
【0068】次に、ステップ106で、対象配線の主部
分をm=(v+n+1)で定められる第m配線層に前記
属性付き回路接続情報に基づいて設置する。図11
(a)では、m=5となるので、第5配線層に対象配線
43が設置される。
【0069】次に、ステップ107で、第1の配線禁止
領域を削除する。図11(a)では、大規模マクロ上に
位置する第3配線層の配線格子および第4配線層の配線
格子に設定された第1の配線禁止領域の配線格子92の
設定を解除する。
【0070】次に、ステップ108で、対象配線の主部
分の両側の最近隣から外側に各n本の同層で平行方向の
配線格子と、対象配線の主部分よりも上層の第(m+
k)配線層に属する対象配線の主部分の直上に位置する
配線格子およびこの配線格子の両側の最近隣から外側に
各(n−k)本の配線格子と、前記対象配線の主部分よ
りも下層の第(m−k)配線層に属する前記対象配線の
主部分の直下に位置する配線格子および該配線格子の両
側の最近隣から外側に各(n−k)本の配線格子とを第
2の配線禁止領域としてパラメータファイルに登録す
る。この結果、図11(b)のLSI断面模式図に示す
ように、第5層に設置された対象配線43の両側の各2
本の配線格子と、k=1に対応する上層側の第6配線層
および下層側の第4配線層では、対象配線直上および直
下の配線格子と、それぞれの両側に(n−k)=1本の
配線格子と、k=2に対応する上層側の第7配線層およ
び下層側の第3配線層では、対象配線43の直上および
直下に位置する配線格子とが、第2の配線禁止領域の配
線格子93として設定される。
【0071】次に、ステップ109で、属性付き回路接
続情報に基づいて、対象配線以外のすべての信号配線を
第2の配線禁止領域を回避して自動配線処理で設置して
レイアウトを終了する。
【0072】本実施の形態では、マクロ上には一律に第
1の配線禁止領域を仮設して対象配線の設置を行うの
で、図3のステップ35での対象配線に交差する下層配
線のうちの最上層の配線を検出する処理が不要となり、
高速化できる利点が生じる。
【0073】なお、図10のフローにおいて、ステップ
105を削除し、替わりに図8のステップ84,85,
86に相当するステップを追加することにより、対象配
線の本数を低減して配線禁止領域の設置を抑制し、集積
密度が向上することが可能であることはいうまでもな
い。また、2≦n≦3が禁止領域指定数nの好ましい範
囲であることも、図2の第1の実施例と同様である。
【0074】
【発明の効果】以上のように、本発明である図1の配置
配線装置または図2のレイアウト方法を適用することに
より、クロストーク防止の対象配線と周囲の信号配線と
の間の結合容量を誤動作が生じないように低減できると
ともに、対象配線の寄生容量をも低減でき、また、マク
ロを有するLSIチップに適用してもクロストーク防止
効果のあるレイアウトを実現できるという効果が生じ
る。
【0075】図8の実施例では、属性を付加された配線
のうち実際に誤動作を生じる可能性が高い所定の配線長
以上の配線長の配線のみをクロストーク防止対策の対象
配線とするので、対象配線の本数が大幅に低減でき、こ
れに伴って配線禁止領域の設置が抑制できるため、図2
の実施例に効果に加えて集積密度が向上するという新た
な利点が生じる。
【0076】図10の実施例では、マクロ上には一律に
第1の配線禁止領域を仮設して対象配線の設置を行うの
で、対象配線が下層の配線と交差するかを検出する必要
がなくなり、図2の実施例の効果に加えて処理が高速化
できる効果が生じる。
【図面の簡単な説明】
【図1】本発明の一実施の形態の配置配線装置のブロッ
ク図である。
【図2】本発明によるLSIのレイアウトのフロー図で
ある。
【図3】図2のステップ25の詳細なフロー図である。
【図4】下層にクロストーク要因となる配線がない場合
のLSIチップの断面模式図である。
【図5】図4の断面模式図に対応する各配線層別の配置
図である。
【図6】下層にクロストーク要因となる配線がある場合
のLSIチップの断面模式図である。
【図7】(a)は、禁止領域指定数nに対する対象配線
の周囲配線との結合容量値Ccのシミュレーション結果
の図であり、(b)は、禁止領域指定数nに対する配線
禁止となる配線格子数Gを示す図である。
【図8】第1の実施の形態の第2の実施例のフロー図で
ある。
【図9】(a),(b),(c)は、図8のフローによ
る対象配線の設置を説明するためのLSIの平面模式図
である。
【図10】第2の実施の形態のレイアウト方法のフロー
図である。
【図11】(a)は、図10のステップ106の状態を
示し、(b)は、ステップ108の状態を示すLSIの
断面模式図である。
【図12】レイアウト設計システムの構成図である。
【図13】第1の従来例のレイアウト設計方法のフロー
図である。
【図14】(a)は、LSIチップの平面模式図であ
り、(b)は、(a)のLSIチップの第1の従来例の
技術を適用したLSIチップの断面模式図である。
【図15】第2の従来例のレイアウト方法のフロー図で
ある。
【図16】(a),(b)は、第2の従来例を適用した
LSIチップの断面模式図である。
【図17】(a)は、マクロを含むLSIチップの平面
模式図であり、(b)は、(a)に対応する断面模式図
である。
【符号の説明】
10 配置配線装置 11 回路接続情報編集手段 12 ブロック・マクロ配置手段 13 対象配線抽出手段 14 対象配線設置手段 15 自動配線処理実行手段 43,51,141,145 対象配線 44,148 信号配線 45 配線禁止の配線格子 46 ビア 91,171 マクロ内配線 92 第1の配線禁止領域の配線格子 93 第2の配線禁止領域の配線格子 121 配置配線装置 122 回路接続情報ファイル 123 ブロック・マクロライブラリ 124 パラメータファイル 125 入出力表示装置 126 レイアウト結果ファイル 146,147 シールド配線

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 回路接続情報ファイルからLSIの回路
    接続情報を読み込みクロストークによる誤動作の要注意
    配線に属性データを付加して属性付き回路情報を作成す
    る回路接続情報編集手段と、 前記属性付き回路接続情報に基づきブロック・マクロラ
    イブラリからブロックおよびマクロのデータを読み込み
    配置するブロック・マクロ配置手段と、 前記属性付き回路接続情報の属性データを付加された配
    線の中からクロストーク防止の対象配線を抽出する対象
    配線抽出手段と、 前記対象配線の主部分を第m配線層(mは正整数)に設
    置するとともに少なくとも前記対象配線の主部分の両側
    の最近隣から外側に各n本(nは正整数)の同層で平行
    方向の配線格子と、前記対象配線の主部分よりも上層の
    第(m+k)配線層(kは、0<k≦nの整数)に属す
    る前記対象配線の主部分の直上に位置する配線格子およ
    び該配線格子の両側の最近隣から外側に各(n−k)本
    の配線格子とを配線禁止領域としてパラメータファイル
    に登録する対象配線設置手段と、 前記属性付き回路接続情報に基づき属性の付加されてい
    ないすべての配線を前記配線禁止領域を回避して設置す
    る自動配線処理実行手段とを備えることを特徴とする配
    置配線装置。
  2. 【請求項2】 回路接続情報ファイルからLSIの回路
    接続情報を読み込む第1のステップと、 クロストークによる誤動作の要注意配線に属性データを
    付加して属性付き回路情報を作成する第2のステップ
    と、 前記属性付き回路接続情報に基づきブロック・マクロラ
    イブラリからブロックおよびマクロのデータを読み込み
    配置する第3のステップと、 前記属性データを付加された配線をクロストーク防止の
    対象配線とする第4のステップと、 前記対象配線の主部分を第m配線層(mは正整数)に設
    置するとともに少なくとも前記対象配線の主部分の両側
    の最近隣から外側に各n本(nは正整数)の同層で平行
    方向の配線格子と、前記対象配線の主部分よりも上層の
    第(m+k)配線層(kは、0<k≦nの整数)に属す
    る前記対象配線の主部分の直上に位置する配線格子およ
    び該配線格子の両側の最近隣から外側に各(n−k)本
    の配線格子とを配線禁止領域としてパラメータファイル
    に登録する第5のステップと、 前記属性付き回路接続情報に基づき前記対象配線以外の
    すべての信号配線を前記配線禁止領域を回避して設置す
    る第6のステップとを有することを特徴とするLSIの
    レイアウト方法。
  3. 【請求項3】 前記第5のステップが、 パラメータファイルから禁止領域指定数n(nは正整
    数)を読み込む第1のサブステップと、 クロストーク防止の対象配線の主体部が最下層である第
    1配線層に設置可能であるか否かを判定する第2のサブ
    ステップと、 前記第2のサブステップで前記対象配線の主部分が前記
    第1配線層に設置可能と判定されたときに、前記対象配
    線の主部分を前記第1配線層に設置する第3のサブステ
    ップと、 前記対象配線の主部分の両側の最近隣から外側に各n本
    の同層で平行方向の配線格子と、前記対象配線の主部分
    よりも上層の第(1+k)配線層(kは、0<k≦nの
    整数)に属する前記対象配線の主部分の直上に位置する
    配線格子および該配線格子の両側の最近隣から外側に各
    (n−k)本の配線格子とを配線禁止領域として前記パ
    ラメータファイルに登録する第4のサブステップと、 前記第2のサブステップで前記対象配線の主部分が前記
    第1配線層には設置できないと判定されたときに、前記
    対象配線の配線経路と交差する下層配線のうちの最上層
    の配線の属する配線層が第u配線層のときm=(u+n
    +1)で定められる第m配線層に前記対象配線の主部分
    を設置する第5のサブステップと、 前記対象配線の主部分の両側の最近隣から外側に各n本
    の同層で平行方向の配線格子と、前記対象配線よりも上
    層の第(m+k)配線層に属する前記対象配線層の主部
    分の直上に位置する配線格子および該配線格子の両側の
    最近隣から外側に各(n−k)本の配線格子と、前記対
    象配線よりも下層の第(m−k)配線層に属する前記対
    象配線の主部分の直下に位置する配線格子および該配線
    格子の両側の最近隣から外側に各(n−k)本の配線格
    子とを配線禁止領域としてパラメータファイルに登録す
    る第6のサブステップと、 前記第4のサブステップの実行後または前記第6のサブ
    ステップの実行後にすべての対象配線について設置が完
    了したか否かを判定し、未配置の対象配線があれば前記
    第2のサブステップに戻りすべての対象配線の配置が完
    了したと判定したときには前記第5のステップを終了す
    る第7のサブステップとを有する請求項2記載のLSI
    のレイアウト方法。
  4. 【請求項4】 回路接続情報ファイルからLSIの回路
    接続情報を読み込む第1のステップと、 クロストークによる誤動作の要注意配線に属性データを
    付加して属性付き回路情報を作成する第2のステップ
    と、 前記属性付き回路接続情報に基づきブロック・マクロラ
    イブラリからブロックおよびマクロのデータを読み込み
    配置する第3のステップと、 前記属性付き回路接続情報に基づき属性付き配線を仮設
    置する第4のステップと、 仮設置された前記属性付き配線のうちパラメータファイ
    ルに登録された所定の配線長L以上の長さの配線を抽出
    してクロストーク防止の対象配線とする第5のステップ
    と、 配線長L未満の属性付き配線の設置を確定する第6のス
    テップと、 前記対象配線の主部分を第m配線層(mは正整数)に設
    置するとともに少なくとも前記対象配線の主部分の両側
    の最近隣から外側に各n本(nは正整数)の同層で平行
    方向の配線格子と、前記対象配線の主部分よりも上層の
    第(m+k)配線層(kは、0<k≦nの整数)に属す
    る前記対象配線の主部分の直上に位置する配線格子およ
    び該配線格子の両側の最近隣から外側に各(n−k)本
    の配線格子とを配線禁止領域として前記パラメータファ
    イルに登録する第7のステップと、 前記属性付き回路接続情報に基づき属性の付加されてい
    ないすべての信号配線を前記配線禁止領域を回避して設
    置する第8のステップとを有することを特徴とするLS
    Iのレイアウト方法。
  5. 【請求項5】 前記第7のステップが、 パラメータファイルから禁止領域指定数n(nは正整
    数)を読み込む第1のサブステップと、 クロストーク防止の対象配線の主体部が最下層である第
    1配線層に設置可能であるか否かを判定する第2のサブ
    ステップと、 前記第2のサブステップで前記対象配線の主部分が前記
    第1配線層に設置可能と判定されたときに、前記対象配
    線の主部分を前記第1配線層に設置する第3のサブステ
    ップと、 前記対象配線の主部分の両側の最近隣から外側に各n本
    の同層で平行方向の配線格子と、前記対象配線の主部分
    よりも上層の第(1+k)配線層(kは、0<k≦nの
    整数)に属する前記対象配線の主部分の直上に位置する
    配線格子および該配線格子の両側の最近隣から外側に各
    (n−k)本の配線格子とを配線禁止領域として前記パ
    ラメータファイルに登録する第4のサブステップと、 前記第2のサブステップで前記対象配線の主部分が前記
    第1配線層には設置できないと判定されたときに、前記
    対象配線の配線経路と交差する下層配線のうちの最上層
    の配線の属する配線層が第u配線層のときm=(u+n
    +1)で定められる第m配線層に前記対象配線の主部分
    を設置する第5のサブステップと、 前記対象配線の主部分の両側の最近隣から外側に各n本
    の同層で平行方向の配線格子と、前記対象配線よりも上
    層の第(m+k)配線層に属する前記対象配線層の主部
    分の直上に位置する配線格子および該配線格子の両側の
    最近隣から外側に各(n−k)本の配線格子と、前記対
    象配線よりも下層の第(m−k)配線層に属する前記対
    象配線の主部分の直下に位置する配線格子および該配線
    格子の両側の最近隣から外側に各(n−k)本の配線格
    子とを配線禁止領域としてパラメータファイルに登録す
    る第6のサブステップと、 前記第4のサブステップの実行後または前記第6のサブ
    ステップの実行後にすべての対象配線について設置が完
    了したか否かを判定し、未配置の対象配線があれば前記
    第2のサブステップに戻りすべての対象配線の配置が完
    了したと判定したときには前記第7のステップを終了す
    る第7のサブステップとを有する請求項4記載のLSI
    のレイアウト方法。
  6. 【請求項6】 回路接続情報ファイルからLSIの回路
    接続情報を読み込む第1のステップと、 クロストークによる誤動作の要注意配線に属性データを
    付加して属性付き回路情報を作成する第2のステップ
    と、 前記属性付き回路接続情報に基づきブロック・マクロラ
    イブラリからブロックおよびマクロのデータを読み込み
    配置する第3のステップと、 パラメータファイルから禁止領域指定数n(nは正整
    数)を読み込みマクロ内で使用の配線層数がvのとき第
    (v+1)層から第(v+n)層までの配線層に属する
    マクロ上の配線格子を第1の配線禁止領域とする第4の
    ステップと、 前記属性データを付加された配線をクロストーク防止の
    対象配線とする第5のステップと、 前記対象配線の主部分をm=(v+n+1)で定められ
    る第m配線層に前記属性付き回路接続情報に基づき設置
    する第6のステップと、 前記第1の配線禁止領域を削除する第7のステップと、 前記対象配線の主部分の両側の最近隣から外側に各n本
    の同層で平行方向の配線格子と、前記対象配線の主部分
    よりも上層の第(m+k)配線層に属する前記対象配線
    の主部分の直上に位置する配線格子および該配線格子の
    両側の最近隣から外側に各(n−k)本の配線格子と、
    前記対象配線の主部分よりも下層の第(m−k)配線層
    に属する前記対象配線の主部分の直下に位置する配線格
    子および該配線格子の両側の最近隣から外側に各(n−
    k)本の配線格子とを第2の配線禁止領域としてパラメ
    ータファイルに登録する第8のステップと、 前記属性付き回路接続情報に基づき前記対象配線以外の
    すべての信号配線を前記第2の配線禁止領域を回避して
    設置する第9のステップとを有することを特徴とするL
    SIのレイアウト方法。
  7. 【請求項7】 回路接続情報ファイルからLSIの回路
    接続情報を読み込む第1のステップと、 クロストークによる誤動作の要注意配線に属性データを
    付加して属性付き回路情報を作成する第2のステップ
    と、 前記属性付き回路接続情報に基づきブロック・マクロラ
    イブラリからブロックおよびマクロのデータを読み込み
    配置する第3のステップと、 前記属性付き回路接続情報に基づき属性付き配線を仮設
    置する第4のステップと、 仮設置された前記属性付き配線のうちパラメータファイ
    ルに登録された所定の配線長L以上の長さの配線を抽出
    してクロストーク防止の対象配線とする第5のステップ
    と、 配線長L未満の属性付き配線の設置を確定する第6のス
    テップと、 パラメータファイルから禁止領域指定数n(nは正整
    数)を読み込みマクロ内で使用の配線層数がvのとき第
    (v+1)層から第(v+n)層までの配線層に属する
    マクロ上の配線格子を第1の配線禁止領域とする第7の
    ステップと、 前記対象配線の主部分をm=(v+n+1)で定められ
    る第m配線層に前記属性付き回路接続情報に基づき設置
    する第8のステップと、 前記第1の配線禁止領域を削除する第9のステップと、 前記対象配線の主部分の両側の最近隣から外側に各n本
    の同層で平行方向の配線格子と、前記対象配線の主部分
    よりも上層の第(m+k)配線層に属する前記対象配線
    の主部分の直上に位置する配線格子および該配線格子の
    両側の最近隣から外側に各(n−k)本の配線格子と、
    前記対象配線の主部分よりも下層の第(m−k)配線層
    に属する前記対象配線の主部分の直下に位置する配線格
    子および該配線格子の両側の最近隣から外側に各(n−
    k)本の配線格子とを第2の配線禁止領域としてパラメ
    ータファイルに登録する第10のステップと、前記属性
    付き回路接続情報に基づき属性の付加されていないすべ
    ての信号配線を前記第2の配線禁止領域を回避して設置
    する第11のステップとを有することを特徴とするLS
    Iのレイアウト方法。
  8. 【請求項8】 2≦n≦3である請求項2,3,4,
    5,6または7記載のLSIのレイアウト方法。
JP2000106090A 2000-04-07 2000-04-07 配置配線装置およびlsiのレイアウト方法 Pending JP2001291776A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000106090A JP2001291776A (ja) 2000-04-07 2000-04-07 配置配線装置およびlsiのレイアウト方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000106090A JP2001291776A (ja) 2000-04-07 2000-04-07 配置配線装置およびlsiのレイアウト方法

Publications (1)

Publication Number Publication Date
JP2001291776A true JP2001291776A (ja) 2001-10-19

Family

ID=18619326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000106090A Pending JP2001291776A (ja) 2000-04-07 2000-04-07 配置配線装置およびlsiのレイアウト方法

Country Status (1)

Country Link
JP (1) JP2001291776A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017163054A (ja) * 2016-03-10 2017-09-14 三菱電機株式会社 信号伝送基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017163054A (ja) * 2016-03-10 2017-09-14 三菱電機株式会社 信号伝送基板

Similar Documents

Publication Publication Date Title
US7023094B2 (en) Semiconductor integrated circuit device having diagonal direction wiring and layout method therefor
JP3806016B2 (ja) 半導体集積回路
JP3219500B2 (ja) 自動配線方法
US20070162885A1 (en) Semiconductor device layout method, a computer program, and a semiconductor device manufacture method
JP2918101B2 (ja) 半導体集積回路のレイアウト方法
US7091614B2 (en) Integrated circuit design for routing an electrical connection
JP2001291776A (ja) 配置配線装置およびlsiのレイアウト方法
JP2007165487A (ja) 半導体装置及びその設計方法
JP6028516B2 (ja) マスクパターンの製造方法
JPH08213466A (ja) 半導体集積回路
JP2783216B2 (ja) 半導体装置の配線方法
JPH07153844A (ja) 半導体集積回路装置
JP3578615B2 (ja) 半導体集積回路のレイアウト方法
JP2921454B2 (ja) 集積回路の配線方法
JPH06216249A (ja) Icチップ自動レイアウト設計システム
JP2956271B2 (ja) 集積回路設計方法
JP5035003B2 (ja) 配線レイアウト装置、配線レイアウト方法及び配線レイアウトプログラム
JP2877003B2 (ja) 自動配線経路決定方法
JP3017169B2 (ja) 半導体集積回路装置及びそのレイアウト方法
JP3644413B2 (ja) 素子及び配線の配置決定方法
JP2000332117A (ja) 半導体集積回路の設計方法
JP2001189386A (ja) 半導体集積回路のレイアウト方法
JPH0589203A (ja) 半導体装置及び配線配置設計方法
JP3649344B2 (ja) ディレイ考慮配線方式
JPH04132237A (ja) 電子回路の配線間容量の算出方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060307