JP2001285339A - パケットスイッチ装置受信部のデータ処理方式 - Google Patents
パケットスイッチ装置受信部のデータ処理方式Info
- Publication number
- JP2001285339A JP2001285339A JP2000089628A JP2000089628A JP2001285339A JP 2001285339 A JP2001285339 A JP 2001285339A JP 2000089628 A JP2000089628 A JP 2000089628A JP 2000089628 A JP2000089628 A JP 2000089628A JP 2001285339 A JP2001285339 A JP 2001285339A
- Authority
- JP
- Japan
- Prior art keywords
- packet
- unit
- data
- layer processing
- packets
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【課題】 収容ＨＷ数が変化しても同一の回路で共用化
可能とすることにより、開発コスト削減を図る。 【解決手段】 物理レイヤ処理部１−１〜１−ｎは、各
ＨＷ毎の入力データに対しＯＳＩ参照モデルの物理レイ
ヤ処理としてＳＤＨ終端を行ってパケットを抽出する。
抽出されたパケットは、各ＨＷ毎にパケット多重用バッ
ファメモリ部２に蓄積された後、パケット単位で読み出
されてパケット多重処理部３により時間軸上にパケット
多重されて、データリンクレイヤ処理部４、ｐａｇｅ分
割部５、ネットワークレイヤ処理ＩＮＦ部６、ＶＯＱ処
理部８からなる共通部１１へ入力される。従って、共通
部１１では実質的にパケット単位での処理が可能とな
り、収容ＨＷ数が変化しても回路構成を変更することな
く対応できる。
可能とすることにより、開発コスト削減を図る。 【解決手段】 物理レイヤ処理部１−１〜１−ｎは、各
ＨＷ毎の入力データに対しＯＳＩ参照モデルの物理レイ
ヤ処理としてＳＤＨ終端を行ってパケットを抽出する。
抽出されたパケットは、各ＨＷ毎にパケット多重用バッ
ファメモリ部２に蓄積された後、パケット単位で読み出
されてパケット多重処理部３により時間軸上にパケット
多重されて、データリンクレイヤ処理部４、ｐａｇｅ分
割部５、ネットワークレイヤ処理ＩＮＦ部６、ＶＯＱ処
理部８からなる共通部１１へ入力される。従って、共通
部１１では実質的にパケット単位での処理が可能とな
り、収容ＨＷ数が変化しても回路構成を変更することな
く対応できる。
Description
【０００１】
【発明の属する技術分野】本発明はパケットスイッチに
関し、特に複数の入線からのパケットデータをｐａｇｅ
に分割して時分割多重を行うパケットスイッチ装置受信
部のデータ処理方式に関する。
関し、特に複数の入線からのパケットデータをｐａｇｅ
に分割して時分割多重を行うパケットスイッチ装置受信
部のデータ処理方式に関する。
【０００２】
【従来の技術】図６は、従来のパケットスイッチ装置受
信部のデータ処理方式を示すブロック図である。このパ
ケットスイッチ装置受信部のデータ処理方式において
は、伝送路収容ＨＷ(highway)１〜ＨＷｎの入力データ
に対して、物理レイヤ処理部３６−１〜３６−ｎにてパ
ケットを抽出する。
信部のデータ処理方式を示すブロック図である。このパ
ケットスイッチ装置受信部のデータ処理方式において
は、伝送路収容ＨＷ(highway)１〜ＨＷｎの入力データ
に対して、物理レイヤ処理部３６−１〜３６−ｎにてパ
ケットを抽出する。
【０００３】ここでの物理レイヤ処理はＳＤＨ(Synchro
nous Digital Hierarchy)フレームの終端処理であり、
図７に示すＳＤＨフレームのオーバヘッド部を終端し
て、ＳＤＨフレームのペイロード部よりＨＤＬＣ−Ｆｌ
ａｍｅパケットを抽出する。
nous Digital Hierarchy)フレームの終端処理であり、
図７に示すＳＤＨフレームのオーバヘッド部を終端し
て、ＳＤＨフレームのペイロード部よりＨＤＬＣ−Ｆｌ
ａｍｅパケットを抽出する。
【０００４】データリンクレイヤ処理部３７−１〜３７
−ｎでは、抽出したパケットに対し、データリンクレイ
ヤ処理としてＨＤＬＣ終端（High-level data link Con
trolProcedure、データリンク層のＴＣＰ／ＩＰプロト
コルの一種でハイレベルデータリンクの制御手順を行
う）、及びＰＰＰ終端（Point to Point Protocol、デ
ータリンク層のＴＣＰ／ＩＰプロトコルの一種でモデム
でインターネットに接続する場合などに使用するプロト
コル）を、各ＨＷ毎に並列に行ってネットワークレイヤ
パケットを抽出する。
−ｎでは、抽出したパケットに対し、データリンクレイ
ヤ処理としてＨＤＬＣ終端（High-level data link Con
trolProcedure、データリンク層のＴＣＰ／ＩＰプロト
コルの一種でハイレベルデータリンクの制御手順を行
う）、及びＰＰＰ終端（Point to Point Protocol、デ
ータリンク層のＴＣＰ／ＩＰプロトコルの一種でモデム
でインターネットに接続する場合などに使用するプロト
コル）を、各ＨＷ毎に並列に行ってネットワークレイヤ
パケットを抽出する。
【０００５】ｐａｇｅ分割部３８−１〜３８−ｎでは、
各ＨＷ毎にスイッチングのためのｐａｇｅ分割処理（ｐ
ａｇｅとは後段のスイッチ部４５でスイッチングを行う
ときの処理単位）を行った後、ｐａｇｅ多重部３９にお
いて、ｐａｇｅに分割された全てのパケットデータを時
分割多重して、後段のネットワークレイヤ処理部４０
や、ＶＯＱ処理部４２のようにＨＷ多重インタフェース
が要求される部分のインタフェース条件に対応する。
各ＨＷ毎にスイッチングのためのｐａｇｅ分割処理（ｐ
ａｇｅとは後段のスイッチ部４５でスイッチングを行う
ときの処理単位）を行った後、ｐａｇｅ多重部３９にお
いて、ｐａｇｅに分割された全てのパケットデータを時
分割多重して、後段のネットワークレイヤ処理部４０
や、ＶＯＱ処理部４２のようにＨＷ多重インタフェース
が要求される部分のインタフェース条件に対応する。
【０００６】更に、スイッチングのためのＶＯＱ処理
（Virtual Output Queuing、スイッチングにおいて出力
ＨＷが重複した時にパケットデータをバッファリングし
てスケジューリングを行うスイッチング方式）に際して
は、同時に複数ＨＷのパケットを管理する必要があるた
めパケットリンク管理部４４を有しており、各ＨＷのパ
ケットリンク管理を行っている。
（Virtual Output Queuing、スイッチングにおいて出力
ＨＷが重複した時にパケットデータをバッファリングし
てスケジューリングを行うスイッチング方式）に際して
は、同時に複数ＨＷのパケットを管理する必要があるた
めパケットリンク管理部４４を有しており、各ＨＷのパ
ケットリンク管理を行っている。
【０００７】
【発明が解決しようとする課題】図６に示す従来のパケ
ットスイッチ装置受信部のデータ処理方式では、パケッ
トの段階では各ＨＷ毎の処理となり、各ＨＷから抽出さ
れたネットワークレイヤパケットをそれぞれｐａｇｅ分
割部３８−１〜３８−ｎでｐａｇｅ単位に分割した後、
ｐａｇｅ多重部３９で各ＨＷからのｐａｇｅ単位のデー
タを時分割多重するので、後段の各処理ブロックは連続
するパケットデータとして処理することができずＨＷ毎
の処理となり、収容ＨＷ数の変化に応じて各々異なる処
理回路を持たなければならない。
ットスイッチ装置受信部のデータ処理方式では、パケッ
トの段階では各ＨＷ毎の処理となり、各ＨＷから抽出さ
れたネットワークレイヤパケットをそれぞれｐａｇｅ分
割部３８−１〜３８−ｎでｐａｇｅ単位に分割した後、
ｐａｇｅ多重部３９で各ＨＷからのｐａｇｅ単位のデー
タを時分割多重するので、後段の各処理ブロックは連続
するパケットデータとして処理することができずＨＷ毎
の処理となり、収容ＨＷ数の変化に応じて各々異なる処
理回路を持たなければならない。
【０００８】また、ＶＯＱ処理部には、ｐａｇｅ単位で
入力されてくるデータがどのパケットに属するデータで
あるかを管理するためのパケットリンク管理部を設ける
必要がある。
入力されてくるデータがどのパケットに属するデータで
あるかを管理するためのパケットリンク管理部を設ける
必要がある。
【０００９】このように、必要な収容ＨＷ数が変化する
毎に、パケットスイッチ装置受信部を実現するための回
路構成が各々異なることとなり、開発コストがかかると
いう問題がある。
毎に、パケットスイッチ装置受信部を実現するための回
路構成が各々異なることとなり、開発コストがかかると
いう問題がある。
【００１０】本発明の目的は、以上の問題を解決するパ
ケットスイッチ装置受信部のデータ処理方式を提案する
ことにある。
ケットスイッチ装置受信部のデータ処理方式を提案する
ことにある。
【００１１】
【課題を解決するための手段】本発明によるパケットス
イッチ装置受信部のデータ処理方式は、パケット抽出後
に収容ＨＷ毎の入力データのパケット多重を行うことに
よって、それより後段のブロックは収容ＨＷ数に関係な
く連続するパケットデータとして処理することを可能に
し、データリンクレイヤ処理部、ｐａｇｅ分割部、ネッ
トワークレイヤ処理ＩＮＦ部、ＶＯＱ処理部を同一の回
路で共用化する事を特徴とする。
イッチ装置受信部のデータ処理方式は、パケット抽出後
に収容ＨＷ毎の入力データのパケット多重を行うことに
よって、それより後段のブロックは収容ＨＷ数に関係な
く連続するパケットデータとして処理することを可能に
し、データリンクレイヤ処理部、ｐａｇｅ分割部、ネッ
トワークレイヤ処理ＩＮＦ部、ＶＯＱ処理部を同一の回
路で共用化する事を特徴とする。
【００１２】具体的には、伝送路からの複数ＨＷの入力
インタフェースを持ち、物理レイヤ処理、データリンク
レイヤ処理、ネットワークレイヤ処理（以上はＯＳＩ参
照モデルの各階層処理）、スイッチングのためのｐａｇ
ｅ分割処理（パケットをスイッチング単位であるｐａｇ
ｅに分割する処理）、及びＶＯＱ処理を行うパケットス
イッチ装置受信部の構成において、物理レイヤ処理後に
パケット多重機能を配備して複数ＨＷのパケット多重を
行い、それより後段の処理を伝送路の収容ＨＷ数に関係
なく連続するパケットデータとして扱うことによって、
伝送路の収容ＨＷ数が何ＨＷであっても、後段のデータ
リンクレイヤ処理部、ｐａｇｅ分割部、ネットワークレ
イヤ処理ＩＮＦ部、ＶＯＱ処理部をＨＷ数を意識しない
同一の回路で構成するものである。
インタフェースを持ち、物理レイヤ処理、データリンク
レイヤ処理、ネットワークレイヤ処理（以上はＯＳＩ参
照モデルの各階層処理）、スイッチングのためのｐａｇ
ｅ分割処理（パケットをスイッチング単位であるｐａｇ
ｅに分割する処理）、及びＶＯＱ処理を行うパケットス
イッチ装置受信部の構成において、物理レイヤ処理後に
パケット多重機能を配備して複数ＨＷのパケット多重を
行い、それより後段の処理を伝送路の収容ＨＷ数に関係
なく連続するパケットデータとして扱うことによって、
伝送路の収容ＨＷ数が何ＨＷであっても、後段のデータ
リンクレイヤ処理部、ｐａｇｅ分割部、ネットワークレ
イヤ処理ＩＮＦ部、ＶＯＱ処理部をＨＷ数を意識しない
同一の回路で構成するものである。
【００１３】本発明の構成実現のため、パケット多重用
メモリを新たに必要とするが、メモリのコストは安価に
なっていくことが予想され、収容ＨＷ数に関係なく回路
を共有化できることのコスト削減メリットの方が大き
い。
メモリを新たに必要とするが、メモリのコストは安価に
なっていくことが予想され、収容ＨＷ数に関係なく回路
を共有化できることのコスト削減メリットの方が大き
い。
【００１４】本発明においては、伝送路収容ＨＷ１〜ｎ
の入力データに対して、物理レイヤ処理部１〜ｎにてＯ
ＳＩ参照モデルの物理レイヤ処理を各入力ＨＷ毎に行
い、ＯＳＩ参照モデルのデータリンクレイヤ処理を行う
ためのパケットを抽出して、抽出したパケットをパケッ
ト多重用メモリにバッファリングする。
の入力データに対して、物理レイヤ処理部１〜ｎにてＯ
ＳＩ参照モデルの物理レイヤ処理を各入力ＨＷ毎に行
い、ＯＳＩ参照モデルのデータリンクレイヤ処理を行う
ためのパケットを抽出して、抽出したパケットをパケッ
ト多重用メモリにバッファリングする。
【００１５】その際、各パケット毎のパケット長は同じ
である必要はなく、パケット多重部よりあるＨＷのパケ
ットが読み出されているときは、他のＨＷの入力データ
はパケット多重用メモリにバッファリングされている。
パケット多重部は、バッファリングされたパケットを各
ＨＷ間で公平になるように順番に読み出しパケット多重
を行う。
である必要はなく、パケット多重部よりあるＨＷのパケ
ットが読み出されているときは、他のＨＷの入力データ
はパケット多重用メモリにバッファリングされている。
パケット多重部は、バッファリングされたパケットを各
ＨＷ間で公平になるように順番に読み出しパケット多重
を行う。
【００１６】このパケット多重部より後段に設けられた
データリンクレイヤ処理部、ｐａｇｅ分割部、ネットワ
ークレイヤ処理ＩＮＦ部、ＶＯＱ処理部は、パケット多
重後のデータを対象に処理するので、収容ＨＷ数に関係
なく連続するパケットデータとして処理することができ
る。
データリンクレイヤ処理部、ｐａｇｅ分割部、ネットワ
ークレイヤ処理ＩＮＦ部、ＶＯＱ処理部は、パケット多
重後のデータを対象に処理するので、収容ＨＷ数に関係
なく連続するパケットデータとして処理することができ
る。
【００１７】従って、データリンクレイヤ処理部、ｐａ
ｇｅ分割部及びネットワークレイヤ処理ＩＮＦ部は、収
容ＨＷ数分の並列処理回路を持つ必要が無く、パケット
多重化されたデータに対する１回路を持つことで処理で
きるので、収容ＨＷ数が何ＨＷであっても同一の回路構
成で実現可能である。
ｇｅ分割部及びネットワークレイヤ処理ＩＮＦ部は、収
容ＨＷ数分の並列処理回路を持つ必要が無く、パケット
多重化されたデータに対する１回路を持つことで処理で
きるので、収容ＨＷ数が何ＨＷであっても同一の回路構
成で実現可能である。
【００１８】ＶＯＱ処理部には、同一パケットをｐａｇ
ｅ分割したデータが連続して入力されるので、ＶＯＱメ
モリ部へ該パケットをスイッチング単位であるｐａｇｅ
毎にバッファリングし、送出したい出力宛先を示すため
にスイッチ部にリクエスト信号を送信し、スイッチ部の
スケジューリングより送信許可を得たパケットをスイッ
チ部へ送信する。
ｅ分割したデータが連続して入力されるので、ＶＯＱメ
モリ部へ該パケットをスイッチング単位であるｐａｇｅ
毎にバッファリングし、送出したい出力宛先を示すため
にスイッチ部にリクエスト信号を送信し、スイッチ部の
スケジューリングより送信許可を得たパケットをスイッ
チ部へ送信する。
【００１９】この時もしデータがパケット多重化されて
いないと、複数のＨＷによるパケットを同時に扱うこと
になるので、ＶＯＱメモリ部へのｐａｇｅデータの書き
込み読み出しを行う際にパケット単位のリンク管理を行
わなければならず、このリンク管理部が収容ＨＷ数によ
って異なる構成となるが、本発明では、データがパケッ
ト多重化されているので、スイッチングのためＶＯＱメ
モリ部へのｐａｇｅデータの書き込み読み出しを行う際
にパケット単位のリンク管理を行う必要がなく、収容Ｈ
Ｗ数が何ＨＷであっても同一の回路構成で実現可能であ
る。
いないと、複数のＨＷによるパケットを同時に扱うこと
になるので、ＶＯＱメモリ部へのｐａｇｅデータの書き
込み読み出しを行う際にパケット単位のリンク管理を行
わなければならず、このリンク管理部が収容ＨＷ数によ
って異なる構成となるが、本発明では、データがパケッ
ト多重化されているので、スイッチングのためＶＯＱメ
モリ部へのｐａｇｅデータの書き込み読み出しを行う際
にパケット単位のリンク管理を行う必要がなく、収容Ｈ
Ｗ数が何ＨＷであっても同一の回路構成で実現可能であ
る。
【００２０】以上のように本発明では、伝送路の収容Ｈ
Ｗ数が何ＨＷであっても、入力データ容量がスイッチ部
の処理できる容量以内であれば、パケット多重用メモリ
及びパケット多重部を収容ＨＷ数に対応できる回路にす
ることによって、データリンクレイヤ処理部、ｐａｇｅ
分割部、ネットワークレイヤ処理ＩＮＦ部、ＶＯＱ処理
部を共通部として同一の回路で共用化することにより、
収容ＨＷ数の変化に対して柔軟に対応することができ、
開発コストの削減が可能となる。
Ｗ数が何ＨＷであっても、入力データ容量がスイッチ部
の処理できる容量以内であれば、パケット多重用メモリ
及びパケット多重部を収容ＨＷ数に対応できる回路にす
ることによって、データリンクレイヤ処理部、ｐａｇｅ
分割部、ネットワークレイヤ処理ＩＮＦ部、ＶＯＱ処理
部を共通部として同一の回路で共用化することにより、
収容ＨＷ数の変化に対して柔軟に対応することができ、
開発コストの削減が可能となる。
【００２１】
【発明の実施の形態】図１は、本発明の実施の形態を示
すブロック図である。図１において、物理レイヤ処理部
１−１〜１−ｎは、後段の各ブロックで処理するパケッ
トデータを抽出するためのブロックであり、各ＨＷ毎の
入力データに対しＯＳＩ参照モデルの物理レイヤ処理と
してＳＤＨ終端を行う。
すブロック図である。図１において、物理レイヤ処理部
１−１〜１−ｎは、後段の各ブロックで処理するパケッ
トデータを抽出するためのブロックであり、各ＨＷ毎の
入力データに対しＯＳＩ参照モデルの物理レイヤ処理と
してＳＤＨ終端を行う。
【００２２】データが本ブロックに入力する時点では、
まだパケットデータが抽出されておらずパケット多重を
行えないので、本ブロックでは多重前のデータ処理を行
う必要があり、そのため収容ＨＷ数分（ｎ回路分）の物
理レイヤ処理部１−１〜１−ｎを持つ。
まだパケットデータが抽出されておらずパケット多重を
行えないので、本ブロックでは多重前のデータ処理を行
う必要があり、そのため収容ＨＷ数分（ｎ回路分）の物
理レイヤ処理部１−１〜１−ｎを持つ。
【００２３】パケット多重用メモリ部２は、パケット多
重のために後段のパケット多重処理部３よりあるＨＷの
パケットが読み出されている間に他のＨＷの入力データ
をバッファリングするためのブロックである。パケット
多重部３は、ＨＷ毎にバッファリングされたパケットを
順番に読み出しパケット多重を行うブロックである。
重のために後段のパケット多重処理部３よりあるＨＷの
パケットが読み出されている間に他のＨＷの入力データ
をバッファリングするためのブロックである。パケット
多重部３は、ＨＷ毎にバッファリングされたパケットを
順番に読み出しパケット多重を行うブロックである。
【００２４】データリンクレイヤ処理部４は、抽出及び
多重が終了したパケットデータに対し、データリンクレ
イヤ処理としてＨＤＬＣ終端（High-level data link C
ontrol Procedure、データリンク層のＴＣＰ／ＩＰプロ
トコルの一種でハイレベルデータリンクの制御手順を行
う）、及びＰＰＰ終端（Point to Point Protocol、デ
ータリンク層のＴＣＰ／ＩＰプロトコルの一種でモデム
でインターネットに接続する場合などに使用するプロト
コル）を行うブロックである。
多重が終了したパケットデータに対し、データリンクレ
イヤ処理としてＨＤＬＣ終端（High-level data link C
ontrol Procedure、データリンク層のＴＣＰ／ＩＰプロ
トコルの一種でハイレベルデータリンクの制御手順を行
う）、及びＰＰＰ終端（Point to Point Protocol、デ
ータリンク層のＴＣＰ／ＩＰプロトコルの一種でモデム
でインターネットに接続する場合などに使用するプロト
コル）を行うブロックである。
【００２５】Ｐａｇｅ分割部５は、多重されたパケット
データを後段のスイッチ部１０でスイッチングを行う時
の処理単位であるｐａｇｅに分割するブロックである。
データを後段のスイッチ部１０でスイッチングを行う時
の処理単位であるｐａｇｅに分割するブロックである。
【００２６】ネットワークレイヤ処理ＩＮＦ部６は、ネ
ットワークレイヤ処理部７とのインタフェースを行い、
宛先解決処理に必要となるデータの送受信を行うブロッ
クである。ネットワークレイヤ処理部７は、ネットワー
クレイヤ処理として各ＨＷから入力されてきたパケット
のスイッチングにおける宛先解決を行うブロックであ
る。
ットワークレイヤ処理部７とのインタフェースを行い、
宛先解決処理に必要となるデータの送受信を行うブロッ
クである。ネットワークレイヤ処理部７は、ネットワー
クレイヤ処理として各ＨＷから入力されてきたパケット
のスイッチングにおける宛先解決を行うブロックであ
る。
【００２７】ＶＯＱ処理部８は、ｐａｇｅ分割されたパ
ケットデータをＶＯＱメモリ部９にバッファリングし、
スイッチ部１０へ出力したい宛先のリクエスト信号を送
信し、スイッチのスケジューリング処理に従って送信許
可を得たパケットを送信するためのブロックである。
ケットデータをＶＯＱメモリ部９にバッファリングし、
スイッチ部１０へ出力したい宛先のリクエスト信号を送
信し、スイッチのスケジューリング処理に従って送信許
可を得たパケットを送信するためのブロックである。
【００２８】図２は、本発明におけるパケット多重の詳
細を示すブロック図である。図２において、物理レイヤ
処理部１−１〜１−ｎより出力されるＨＤＬＣ−Ｆｒａ
ｍｅ及びＰＰＰパケットは、各ＨＷ毎に設けられたバッ
ファメモリ１２−１〜１２−ｎにそれぞれ蓄積される。
細を示すブロック図である。図２において、物理レイヤ
処理部１−１〜１−ｎより出力されるＨＤＬＣ−Ｆｒａ
ｍｅ及びＰＰＰパケットは、各ＨＷ毎に設けられたバッ
ファメモリ１２−１〜１２−ｎにそれぞれ蓄積される。
【００２９】パケット多重制御部１３は、物理レイヤ処
理部１−１〜１−ｎより出力されるＨＤＬＣ−Ｆｒａｍ
ｅ及びＰＰＰパケットの開始位置及び終了位置情報を受
信し、該情報に従ってパケット多重用バッファ１２−１
〜１２−ｎからパケットデータを読み出すと同時に、各
ＨＷからの読み出しが公平になるように制御してパケッ
ト多重を行う。
理部１−１〜１−ｎより出力されるＨＤＬＣ−Ｆｒａｍ
ｅ及びＰＰＰパケットの開始位置及び終了位置情報を受
信し、該情報に従ってパケット多重用バッファ１２−１
〜１２−ｎからパケットデータを読み出すと同時に、各
ＨＷからの読み出しが公平になるように制御してパケッ
ト多重を行う。
【００３０】図３は、４ＨＷ分の入力データのパケット
を多重する場合のタイムチャートの例であり、パケット
多重後のデータ出力は、ＨＷ１〜ＨＷ４の間で公平にな
るように出力される。
を多重する場合のタイムチャートの例であり、パケット
多重後のデータ出力は、ＨＷ１〜ＨＷ４の間で公平にな
るように出力される。
【００３１】図４は、本発明におけるＶＯＱ処理の詳細
を示すブロック図である。図４において、ＶＯＱメモリ
部９は、ｐａｇｅ分割されたパケットデータを宛先毎に
バッファ１７−１〜１７−ｍ（ここでｍは宛先ポート数
を示す）にバッファリングし、ＶＯＱ処理部８は、ｐａ
ｇｅ分割された各パケット毎に宛先情報を受信して、ス
イッチスケジューラ部２０との間で送出したい宛先を示
すためのリクエスト情報と送信許可を得たパケットのＡ
ＣＫ情報を送受信し、送信許可を得たパケットを読み出
す構成になっている。
を示すブロック図である。図４において、ＶＯＱメモリ
部９は、ｐａｇｅ分割されたパケットデータを宛先毎に
バッファ１７−１〜１７−ｍ（ここでｍは宛先ポート数
を示す）にバッファリングし、ＶＯＱ処理部８は、ｐａ
ｇｅ分割された各パケット毎に宛先情報を受信して、ス
イッチスケジューラ部２０との間で送出したい宛先を示
すためのリクエスト情報と送信許可を得たパケットのＡ
ＣＫ情報を送受信し、送信許可を得たパケットを読み出
す構成になっている。
【００３２】本発明におけるＶＯＱ処理部には、同一パ
ケットのｐａｇｅ単位データが連続して入力されるの
で、ＶＯＱ処理部８では、入力ｐａｇｅ毎にそのアドレ
スを確認してバッファリングする必要がなく、容易にパ
ケットデータ毎にバッファリングすることができる。
ケットのｐａｇｅ単位データが連続して入力されるの
で、ＶＯＱ処理部８では、入力ｐａｇｅ毎にそのアドレ
スを確認してバッファリングする必要がなく、容易にパ
ケットデータ毎にバッファリングすることができる。
【００３３】次に、本実施の形態の動作について、図面
を参照して説明する。
を参照して説明する。
【００３４】伝送路収容ＨＷ１〜ｎの入力データに対し
て、物理レイヤ処理部１−１〜１−ｎにてＯＳＩ参照モ
デルの物理レイヤ処理を各入力ＨＷ毎に行う。ここでの
物理レイヤ処理はＳＤＨフレームの終端処理であり、図
７に示すＳＤＨフレームのオーバヘッド部を終端して、
ＳＤＨフレームのペイロード部よりＨＤＬＣ−Ｆｌａｍ
ｅパケットを抽出する。
て、物理レイヤ処理部１−１〜１−ｎにてＯＳＩ参照モ
デルの物理レイヤ処理を各入力ＨＷ毎に行う。ここでの
物理レイヤ処理はＳＤＨフレームの終端処理であり、図
７に示すＳＤＨフレームのオーバヘッド部を終端して、
ＳＤＨフレームのペイロード部よりＨＤＬＣ−Ｆｌａｍ
ｅパケットを抽出する。
【００３５】この処理はパケット抽出であり、そのため
パケット多重前のデータ処理を行う必要があるので、収
容ＨＷ数分（ｎ回路分）の処理部が必要となる。次に物
理レイヤ処理部１−１〜１−ｎは、抽出したパケットデ
ータをＨＷ毎に図２に示すパケット多重用バッファメモ
リ１２−１〜１２−ｎにバッファリングする。
パケット多重前のデータ処理を行う必要があるので、収
容ＨＷ数分（ｎ回路分）の処理部が必要となる。次に物
理レイヤ処理部１−１〜１−ｎは、抽出したパケットデ
ータをＨＷ毎に図２に示すパケット多重用バッファメモ
リ１２−１〜１２−ｎにバッファリングする。
【００３６】また物理レイヤ処理部１−１〜１−ｎは、
各パケットの先頭位置終了位置情報を図２のパケット制
御部１３に送信し、パケット制御部１３では該情報に従
ってパケット多重用バッファメモリ１２−１〜１２−ｎ
からパケットデータを読み出すと同時に、各ＨＷからの
読み出しが公平になるように制御して、パケット多重部
３にてパケット多重処理を行う。
各パケットの先頭位置終了位置情報を図２のパケット制
御部１３に送信し、パケット制御部１３では該情報に従
ってパケット多重用バッファメモリ１２−１〜１２−ｎ
からパケットデータを読み出すと同時に、各ＨＷからの
読み出しが公平になるように制御して、パケット多重部
３にてパケット多重処理を行う。
【００３７】この結果、例えばＨＷ数ｎ＝４であった場
合、図３のパケット多重後に示すように４ＨＷ分の入力
データが時間軸上でパケット多重される。この際各ＨＷ
のパケットは各々その長さ（パケット長）が異なるの
で、もし読み出しを行っているあるＨＷのパケット長が
長い場合には、その間他のＨＷの入力データがパケット
多重用バッファ１２−１〜１２−ｎにバッファリングさ
れる。
合、図３のパケット多重後に示すように４ＨＷ分の入力
データが時間軸上でパケット多重される。この際各ＨＷ
のパケットは各々その長さ（パケット長）が異なるの
で、もし読み出しを行っているあるＨＷのパケット長が
長い場合には、その間他のＨＷの入力データがパケット
多重用バッファ１２−１〜１２−ｎにバッファリングさ
れる。
【００３８】従って、パケット多重用バッファ１２−１
〜１２−ｎはパケットの最大長を考慮したバッファ容量
を必要とする。パケット多重されたデータは、データリ
ンクレイヤ処理部４で図７に示すようにＨＤＬＣ−Ｆｌ
ａｍｅ終端、及びＰＰＰ終端を行い、ネットワークレイ
ヤ処理を行うためのネットワークレイヤパケットを抽出
する。
〜１２−ｎはパケットの最大長を考慮したバッファ容量
を必要とする。パケット多重されたデータは、データリ
ンクレイヤ処理部４で図７に示すようにＨＤＬＣ−Ｆｌ
ａｍｅ終端、及びＰＰＰ終端を行い、ネットワークレイ
ヤ処理を行うためのネットワークレイヤパケットを抽出
する。
【００３９】本回路はパケット多重後のデータを対象に
処理するので、収容ＨＷ数分の並列処理回路を持つ必要
が無く、パケット多重化されたデータに対する１回路を
持てば良い。次にデータは、ｐａｇｅ分割部５にて後段
のスイッチ部１０でスイッチングを行うときの処理単位
にｐａｇｅ分割されるが、本回路もデータリンクレイヤ
処理部と同様にパケット多重化されたデータに対する１
回路を持てば良い。
処理するので、収容ＨＷ数分の並列処理回路を持つ必要
が無く、パケット多重化されたデータに対する１回路を
持てば良い。次にデータは、ｐａｇｅ分割部５にて後段
のスイッチ部１０でスイッチングを行うときの処理単位
にｐａｇｅ分割されるが、本回路もデータリンクレイヤ
処理部と同様にパケット多重化されたデータに対する１
回路を持てば良い。
【００４０】次にデータはネットワークレイヤ処理部７
にて、各ＨＷから入力されてきたパケットのスイッチン
グにおける宛先解決を行うが、宛先解決に必要なデータ
と宛先解決結果のやりとりはネットワークレイヤ処理Ｉ
ＮＦ部６を介して行う。ネットワークレイヤ処理ＩＮＦ
部６もデータリンクレイヤ処理部、ｐａｇｅ分割部と同
様にパケット多重化されたデータに対する１回路を持て
ば良い。
にて、各ＨＷから入力されてきたパケットのスイッチン
グにおける宛先解決を行うが、宛先解決に必要なデータ
と宛先解決結果のやりとりはネットワークレイヤ処理Ｉ
ＮＦ部６を介して行う。ネットワークレイヤ処理ＩＮＦ
部６もデータリンクレイヤ処理部、ｐａｇｅ分割部と同
様にパケット多重化されたデータに対する１回路を持て
ば良い。
【００４１】以上述べてきたようなパケット多重化され
たデータに対する１回路の構成は、伝送路の収容ＨＷ数
が何ＨＷであっても同一の回路で処理実現できることを
意味する。ここで、ネットワークレイヤ処理部７はスイ
ッチングの宛先決定を行う際に入力ＨＷ毎の管理をする
必要があり収容ＨＷ数ｎの変動に対して同一の回路で処
理できないので、他の処理ブロックのように図１に示す
共通部１１の中に加えることはできない。
たデータに対する１回路の構成は、伝送路の収容ＨＷ数
が何ＨＷであっても同一の回路で処理実現できることを
意味する。ここで、ネットワークレイヤ処理部７はスイ
ッチングの宛先決定を行う際に入力ＨＷ毎の管理をする
必要があり収容ＨＷ数ｎの変動に対して同一の回路で処
理できないので、他の処理ブロックのように図１に示す
共通部１１の中に加えることはできない。
【００４２】また宛先解決に必要なＨＷ情報は、パケッ
ト多重部３より主信号とは別線でネットワークレイヤ処
理部７に送信する必要がある。次に宛先解決されたデー
タは、図４におけるＶＯＱメモリ部９でｐａｇｅ分割さ
れたパケットッデータを宛先毎にバッファ１７−１〜１
７−ｍにバッファリングし、同時にＶＯＱ処理部８が宛
先情報２１を受信する。
ト多重部３より主信号とは別線でネットワークレイヤ処
理部７に送信する必要がある。次に宛先解決されたデー
タは、図４におけるＶＯＱメモリ部９でｐａｇｅ分割さ
れたパケットッデータを宛先毎にバッファ１７−１〜１
７−ｍにバッファリングし、同時にＶＯＱ処理部８が宛
先情報２１を受信する。
【００４３】ＶＯＱ処理部８は受信した宛先情報に従っ
て、スイッチ部へ出力したい宛先のリクエスト信号を送
信し、スイッチスケジューラ部１９のスケジューラ処理
に基づき送信許可を得たパケットのＡＣＫ情報を受信し
て送信許可を得たパケットを読み出す。
て、スイッチ部へ出力したい宛先のリクエスト信号を送
信し、スイッチスケジューラ部１９のスケジューラ処理
に基づき送信許可を得たパケットのＡＣＫ情報を受信し
て送信許可を得たパケットを読み出す。
【００４４】その際、もしデータがパケット多重化され
ていないと、複数のＨＷによるパケットを同時に扱うこ
とになるので、ＶＯＱメモリ部へのｐａｇｅデータの書
き込み読み出しを行う際にパケット単位のリンク管理を
行わなければならず収容ＨＷ数によってリンク管理部の
回路構成が異なってしまうが、ここではデータがパケッ
ト多重化されているので、スイッチングのためパケット
単位のリンク管理を行う必要がなく、収容ＨＷ数が何Ｈ
Ｗであっても同一の回路構成で実現可能である。
ていないと、複数のＨＷによるパケットを同時に扱うこ
とになるので、ＶＯＱメモリ部へのｐａｇｅデータの書
き込み読み出しを行う際にパケット単位のリンク管理を
行わなければならず収容ＨＷ数によってリンク管理部の
回路構成が異なってしまうが、ここではデータがパケッ
ト多重化されているので、スイッチングのためパケット
単位のリンク管理を行う必要がなく、収容ＨＷ数が何Ｈ
Ｗであっても同一の回路構成で実現可能である。
【００４５】以上のように、収容ＨＷ毎の入力データの
パケット多重を行うことによって、伝送路の収容ＨＷ数
に関係なく、データリンクレイヤ処理部４、ｐａｇｅ分
割部５、ネットワークレイヤ処理ＩＮＦ部６、ＶＯＱ処
理部８を共通部１１として同一の回路で共用化すること
ができ、収容ＨＷ数の変化に対する開発コスト削減が可
能になる。
パケット多重を行うことによって、伝送路の収容ＨＷ数
に関係なく、データリンクレイヤ処理部４、ｐａｇｅ分
割部５、ネットワークレイヤ処理ＩＮＦ部６、ＶＯＱ処
理部８を共通部１１として同一の回路で共用化すること
ができ、収容ＨＷ数の変化に対する開発コスト削減が可
能になる。
【００４６】図５は、本発明の他の実施の形態を示すブ
ロック図である。本実施の形態は、図１に示す実施の形
態に対し、ネットワークレイヤ処理部をパケット多重処
理部の前段に配備し、且つネットワークレイヤ処理ＩＮ
Ｆ部を送信と受信に分けて、送信ＩＮＦをパケット多重
用メモリにバッファリングされているデータから行う点
で相違している。
ロック図である。本実施の形態は、図１に示す実施の形
態に対し、ネットワークレイヤ処理部をパケット多重処
理部の前段に配備し、且つネットワークレイヤ処理ＩＮ
Ｆ部を送信と受信に分けて、送信ＩＮＦをパケット多重
用メモリにバッファリングされているデータから行う点
で相違している。
【００４７】またデータリンクレイヤ処理は、ネットワ
ークレイヤ処理を行う以前に終了させる必要があるた
め、ネットワークレイヤ処理部の前段にデータリンクレ
イヤ処理部２６−１〜２６−ｎとして配備する。
ークレイヤ処理を行う以前に終了させる必要があるた
め、ネットワークレイヤ処理部の前段にデータリンクレ
イヤ処理部２６−１〜２６−ｎとして配備する。
【００４８】本実施の形態では、ネットワークレイヤ処
理部２８でパケットの宛先解決処理に一定の固定処理時
間を超える時間を必要とした場合、パケット多重のため
に大きな容量を必要とするパケット多重用メモリ部２７
にデータをバッファリングしておき、宛先解決が終了し
てからパケットデータを読み出してパケット多重を行
う。
理部２８でパケットの宛先解決処理に一定の固定処理時
間を超える時間を必要とした場合、パケット多重のため
に大きな容量を必要とするパケット多重用メモリ部２７
にデータをバッファリングしておき、宛先解決が終了し
てからパケットデータを読み出してパケット多重を行
う。
【００４９】これによって、パケット多重用メモリを利
用することにより、ネットワークレイヤ処理部のパケッ
トの宛先解決処理が必ずしも一定の固定処理内で終了し
ない時にも対処できるという新たな効果を有する。
用することにより、ネットワークレイヤ処理部のパケッ
トの宛先解決処理が必ずしも一定の固定処理内で終了し
ない時にも対処できるという新たな効果を有する。
【００５０】
【発明の効果】本発明によれば、パケット抽出後に収容
ＨＷ毎の入力データのパケット多重を行うことによっ
て、それより後段のブロックは収容ＨＷ数に関係なく連
続するパケットデータとして処理することが可能にな
り、データリンクレイヤ処理部、ｐａｇｅ分割部、ネッ
トワークレイヤ処理ＩＮＦ部、ＶＯＱ処理部を同一の回
路で共用化して実現できるので、収容ＨＷ数の変化に対
して、開発コスト削減が可能になる。
ＨＷ毎の入力データのパケット多重を行うことによっ
て、それより後段のブロックは収容ＨＷ数に関係なく連
続するパケットデータとして処理することが可能にな
り、データリンクレイヤ処理部、ｐａｇｅ分割部、ネッ
トワークレイヤ処理ＩＮＦ部、ＶＯＱ処理部を同一の回
路で共用化して実現できるので、収容ＨＷ数の変化に対
して、開発コスト削減が可能になる。
【図１】本発明の第１の実施の形態を示すブロック図で
ある。
ある。
【図２】本発明におけるパケット多重の詳細を示すブロ
ック図である。
ック図である。
【図３】４ＨＷ分の入力データのパケット多重を説明す
るタイムチャートである。
るタイムチャートである。
【図４】本発明におけるＶＯＱ処理の詳細を示すブロッ
ク図である。
ク図である。
【図５】本発明の第２の実施の形態を示すブロック図で
ある。
ある。
【図６】従来例を示すブロック図である。
【図７】ＳＤＨフレームの説明図である。
１−１〜１−ｎ、２５−１〜２５−ｎ、３６−１〜３６
−ｎ 物理レイヤ処理部 ２ パケット多重用メモリ ３、３０ パケット多重部 ４、２６−１〜２６−ｎ、３７−１〜３７−ｎ データ
リンクレイヤ処理部 ５、３１ ｐａｇｅ分割部 ６、４０ ネットワークレイヤ処理ＩＮＦ部 ７、２８、４１ ネットワークレイヤ処理部 ８、３２、４２ ＶＯＱ処理部 ９、３３、４３ ＶＯＱメモリ部 １０、１８，３４、４５ スイッチ部 １１、３５ 共通部 １２−１〜１２−ｎ パケット多重用バッファ １３ パケット多重制御部 １７−１〜１７−ｍ バッファ １９ スイッチスケジューラ部 ２７ パケット多重用メモリ＆ネットワ−クレイヤ処理
送信ＩＮＦ部 ２９ ネットワ−クレイヤ処理受信ＩＮＦ部 ３８−１〜３８−ｎ ｐａｇｅ分割部 ３９ ｐａｇｅ多重部 ４４ パケットリンク管理部
−ｎ 物理レイヤ処理部 ２ パケット多重用メモリ ３、３０ パケット多重部 ４、２６−１〜２６−ｎ、３７−１〜３７−ｎ データ
リンクレイヤ処理部 ５、３１ ｐａｇｅ分割部 ６、４０ ネットワークレイヤ処理ＩＮＦ部 ７、２８、４１ ネットワークレイヤ処理部 ８、３２、４２ ＶＯＱ処理部 ９、３３、４３ ＶＯＱメモリ部 １０、１８，３４、４５ スイッチ部 １１、３５ 共通部 １２−１〜１２−ｎ パケット多重用バッファ １３ パケット多重制御部 １７−１〜１７−ｍ バッファ １９ スイッチスケジューラ部 ２７ パケット多重用メモリ＆ネットワ−クレイヤ処理
送信ＩＮＦ部 ２９ ネットワ−クレイヤ処理受信ＩＮＦ部 ３８−１〜３８−ｎ ｐａｇｅ分割部 ３９ ｐａｇｅ多重部 ４４ パケットリンク管理部
Claims (5)
- 【請求項１】 伝送路からの複数ＨＷの入力インタフェ
ースを持ち、物理レイヤ処理、データリンクレイヤ処
理、ネットワークレイヤ処理、スイッチングのためのｐ
ａｇｅ分割処理、及びＶＯＱ処理を行うパケットスイッ
チ装置受信部の構成において、 前記ｐａｇｅ分割処理を行う前に、前記複数ＨＷから入
力されたパケットをパケット単位で時間軸上に多重する
パケット多重手段を備えていることを特徴とするパケッ
トスイッチ装置受信部のデータ処理方式。 - 【請求項２】 前記パケット多重手段は、前記複数ＨＷ
にそれぞれ設けられた複数物理レイヤ処理部で抽出され
たパケットを各ＨＷ毎に蓄積する複数のバッファメモリ
と、前記各物理レイヤ処理部から受信した入力パケット
の開始位置及び終了位置情報に基づいて前記複数のバッ
ファメモリに蓄積されたパケットの読み出しを制御する
パケット多重制御部と、該読み出されたパケットを時間
軸上に多重して出力するパケット多重部によって構成さ
れていることを特徴とする請求項１記載のパケットスイ
ッチ装置受信部のデータ処理方式。 - 【請求項３】 前記パケット多重手段は、前記複数ＨＷ
にそれぞれ設けられた複数データリンクレイヤ処理部で
抽出されたパケットを各ＨＷ毎に蓄積する複数のバッフ
ァメモリと、前記各データリンクレイヤ処理部から受信
した入力パケットの開始位置及び終了位置情報に基づい
て前記複数のバッファメモリに蓄積されたパケットの読
み出しを制御するパケット多重制御部と、該読み出され
たパケットに対してネットワークレイヤ処理を行うネッ
トワークレイヤ処理ＩＮＦ部と、該ネットワークレイヤ
処理されたパケットを時間軸上に多重して出力するパケ
ット多重部によって構成されていることを特徴とする請
求項１記載のパケットスイッチ装置受信部のデータ処理
方式。 - 【請求項４】 複数ＨＷの入力データに対して、各入力
ＨＷ毎にＯＳＩ参照モデルの物理レイヤ処理を行ってパ
ケットを抽出する複数の物理レイヤ処理部と、 前記複数物理レイヤ処理部で抽出されたパケットを各Ｈ
Ｗ毎に蓄積する複数のパケット多重用バッファメモリ
と、 前記各物理レイヤ処理部から受信した入力パケットの開
始位置及び終了位置情報に基づいて前記複数のバッファ
メモリから読み出されたパケットを時間軸上に多重して
出力するパケット多重部と、 前記多重されたパケットに対し、データリンクレイヤ処
理を行うデータリンクレイヤ処理部と、 該データリンク処理された多重パケットを後段のスイッ
チ部でスイッチングを行う時の処理単位であるｐａｇｅ
に分割するｐａｇｅ分割部と、 前記ｐａｇｅ分割されたパケットデータを入力し、ネッ
トワークレイヤ処理部とのインタフェースを行って宛先
解決処理に必要となるデータの送受信を行うネットワー
クレイヤ処理ＩＮＦ部と、 前記ｐａｇｅ分割されたパケットデータをＶＯＱメモリ
部にバッファリングし、スイッチ部へ出力したい宛先の
リクエスト信号を送信し、スイッチのスケジューリング
処理に従って送信許可を得たパケットを送信するＶＯＱ
処理部と、を備えていることを特徴とするパケットスイ
ッチ装置用受信部。 - 【請求項５】 複数ＨＷの入力データに対して、各入
力ＨＷ毎にＯＳＩ参照モデルの物理レイヤ処理を行って
パケットを抽出する複数の物理レイヤ処理部と、 前記複数物理レイヤ処理部で抽出されたパケットを各Ｈ
Ｗ毎にデータリンクレイヤ処理を行う複数のデータリン
クレイヤ処理部と、 前記複数のデータリンクレイヤ処理部でデータリンク処
理されたパケットを、各ＨＷ毎に蓄積するパケット多重
用バッファメモリと、 該パケット多重用バッファメモリから読み出されたパケ
ットを入力し、ネットワークレイヤ処理部とのインタフ
ェースを行って宛先解決処理に必要となるデータの送受
信を行うネットワークレイヤ処理ＩＮＦ部と、 該ネットワークレイヤ処理されたパケットを時間軸上に
多重して出力するパケット多重部と、 該多重されたパケットを後段のスイッチ部でスイッチン
グを行う時の処理単位であるｐａｇｅに分割するｐａｇ
ｅ分割部と、 前記ｐａｇｅ分割されたパケットデータをＶＯＱメモリ
部にバッファリングし、スイッチ部へ出力したい宛先の
リクエスト信号を送信し、スイッチのスケジューリング
処理に従って送信許可を得たパケットを送信するＶＯＱ
処理部と、を備えていることを特徴とするパケットスイ
ッチ装置用受信部。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000089628A JP3475899B2 (ja) | 2000-03-28 | 2000-03-28 | パケットスイッチ装置受信部のデータ処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000089628A JP3475899B2 (ja) | 2000-03-28 | 2000-03-28 | パケットスイッチ装置受信部のデータ処理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001285339A true JP2001285339A (ja) | 2001-10-12 |
| JP3475899B2 JP3475899B2 (ja) | 2003-12-10 |
Family
ID=18605360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000089628A Expired - Fee Related JP3475899B2 (ja) | 2000-03-28 | 2000-03-28 | パケットスイッチ装置受信部のデータ処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3475899B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030091601A (ko) * | 2002-05-24 | 2003-12-03 | 손승일 | 가변길이 패킷 데이터의 읽기 및 쓰기를 지원하는 voq블록의 회로 |
| KR100944912B1 (ko) | 2007-12-14 | 2010-03-03 | 한국전자통신연구원 | 서버 가상화 환경을 위한 디스크 입출력 스케쥴러 및 그의스케쥴링 방법 |
-
2000
- 2000-03-28 JP JP2000089628A patent/JP3475899B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030091601A (ko) * | 2002-05-24 | 2003-12-03 | 손승일 | 가변길이 패킷 데이터의 읽기 및 쓰기를 지원하는 voq블록의 회로 |
| KR100944912B1 (ko) | 2007-12-14 | 2010-03-03 | 한국전자통신연구원 | 서버 가상화 환경을 위한 디스크 입출력 스케쥴러 및 그의스케쥴링 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3475899B2 (ja) | 2003-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3827332B2 (ja) | 高度統合イーサネット・ネットワーク要素 | |
| US4569041A (en) | Integrated circuit/packet switching system | |
| US5691984A (en) | Compact, adaptable brouting switch | |
| EP0404078B1 (en) | Communication apparatus for reassembling packets received from a network into a message | |
| US7515610B2 (en) | Packet processing using a multi-port memory | |
| JP3037476B2 (ja) | Ａｔｍセル組立・分解方式 | |
| US5541930A (en) | Byte aligned communication system for transferring data from one memory to another memory over an ISDN | |
| US7079538B2 (en) | High-speed router | |
| EP0395428A2 (en) | Communication protocol for statistical data multiplexers arranged in a wide area network | |
| JP3075163B2 (ja) | マルチポートフレーム交換方式 | |
| JPH02135833A (ja) | 複数チヤネルを有するネツトワークの伝送方式 | |
| GB2429885A (en) | Transmitting and receiving audio/video data using a multi-channel communication system | |
| US7920568B2 (en) | Frame transmission apparatus | |
| US6256313B1 (en) | Triplet architecture in a multi-port bridge for a local area network | |
| JP3475899B2 (ja) | パケットスイッチ装置受信部のデータ処理方式 | |
| US6999450B2 (en) | Ethernet based TDM switch | |
| US7042845B1 (en) | System and method for time division multiplexed switching of data using a high-speed packet switch | |
| JP2570573B2 (ja) | ハイブリッド型通信処理装置 | |
| JP2682434B2 (ja) | 出力バッファ型ａｔｍスイッチ | |
| JP2003258830A (ja) | 回線接続装置及び帯域制限方法 | |
| US6970460B2 (en) | Multiplexing apparatus | |
| JP2760280B2 (ja) | 通信データ交換装置および該交換装置を用いた通信システム | |
| US20040034713A1 (en) | Packet communication apparatus | |
| JP2004515161A (ja) | データパケットを分配および処理するためのユニット | |
| JP3391297B2 (ja) | パケット通信システム及びそのルーチング経路切替え方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090926 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090926 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100926 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120926 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130926 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |