JP2001282163A - Display device - Google Patents
Display deviceInfo
- Publication number
- JP2001282163A JP2001282163A JP2000092687A JP2000092687A JP2001282163A JP 2001282163 A JP2001282163 A JP 2001282163A JP 2000092687 A JP2000092687 A JP 2000092687A JP 2000092687 A JP2000092687 A JP 2000092687A JP 2001282163 A JP2001282163 A JP 2001282163A
- Authority
- JP
- Japan
- Prior art keywords
- period
- display device
- display
- clock pulse
- driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、クロックパルスに
よって駆動するドレインドライバ又はゲートドライバの
シフトレジスタを備えた表示装置に関する。The present invention relates to a display device having a shift register of a drain driver or a gate driver driven by a clock pulse.
【0002】[0002]
【従来の技術】近年、表示装置は表示領域の周辺に、そ
の表示領域の薄膜トランジスタ(ThinFilm Transisto
r:以下、「TFT」と称する。)を駆動するための周
辺駆動回路を備えており、その周辺駆動回路にはシフト
レジスタが備えられている。2. Description of the Related Art In recent years, a display device has a thin film transistor (TFT) in a display area around the display area.
r: Hereinafter, referred to as “TFT”. ) Is provided, and the peripheral drive circuit is provided with a shift register.
【0003】図2に一般的な液晶表示装置の等価回路図
を示す。FIG. 2 shows an equivalent circuit diagram of a general liquid crystal display device.
【0004】図2に示すように、液晶表示パネル100
は絶縁性基板10上に、ゲート信号を供給するゲートド
ライバ50に接続された複数のゲート信号線51と、ド
レイン信号を供給するドレインドライバ60から出力さ
れるサンプリングパルスSP1,SP2,…,SPnの
タイミングに応じてサンプリングトランジスタSP1,
SP2,…,SPnがオンし、データ信号線62のデー
タ信号が供給される複数のドレイン信号線61が配置さ
れており、それらの両信号線51,61の交差部近傍に
は、それらの両信号線51,61に接続されたTFT7
0と、そのTFT70に接続された表示電極80が配置
されている。[0004] As shown in FIG.
Are formed on the insulating substrate 10 by a plurality of gate signal lines 51 connected to a gate driver 50 for supplying a gate signal and sampling pulses SP1, SP2,..., SPn output from a drain driver 60 for supplying a drain signal. The sampling transistors SP1,
SPn are turned on, and a plurality of drain signal lines 61 to which the data signal of the data signal line 62 is supplied are arranged. In the vicinity of the intersection of the two signal lines 51 and 61, both of the drain signal lines 61 are arranged. TFT 7 connected to signal lines 51 and 61
0 and a display electrode 80 connected to the TFT 70.
【0005】また、絶縁性基板10とは別基板の外付け
回路基板90には、ドライバスキャン用LSI91が設
けられている。A driver scan LSI 91 is provided on an external circuit board 90 separate from the insulating board 10.
【0006】この外付け回路基板90のドライバスキャ
ン用LSI91からスタート信号がゲートドライバ50
及びドレインドライバ60に入力され、また映像信号が
データ線62に入力される。A start signal is sent from the driver scan LSI 91 of the external circuit board 90 to the gate driver 50.
And the video signal is input to the data line 62.
【0007】スタート信号に基づくサンプリング信号に
応じてサンプリングトランジスタSPがオンしデータ信
号線62のデータ信号がドレイン信号線61に供給され
る。また、ゲート信号がゲート信号線51からゲート電
極13に入力され、TFT70がオンする。それによっ
てTFT70を介してドレイン信号が表示電極80に印
加される。それと同時に、表示電極80に印加された電
圧を1フィールド期間保持するために補助容量85にも
ドレイン信号がTFT70を介して印加される。この補
助容量85の一方の電極86はTFT70のソース11
sに接続されており、他方の電極87は各表示画素20
0に共通の電位Vcomが印加されている。The sampling transistor SP is turned on in response to the sampling signal based on the start signal, and the data signal on the data signal line 62 is supplied to the drain signal line 61. Further, a gate signal is input from the gate signal line 51 to the gate electrode 13, and the TFT 70 is turned on. As a result, a drain signal is applied to the display electrode 80 via the TFT 70. At the same time, a drain signal is also applied to the auxiliary capacitor 85 via the TFT 70 to hold the voltage applied to the display electrode 80 for one field period. One electrode 86 of the storage capacitor 85 is connected to the source 11 of the TFT 70.
s, and the other electrode 87 is connected to each display pixel 20.
0 is applied with a common potential Vcom.
【0008】TFT70のゲートが開いてドレイン信号
が液晶21に印加されると、1フィールド期間保持され
なければならないが、液晶のみではその信号の電圧は時
間経過とともに次第に低下してしまう。そうすると、表
示むらとして現れてしまい良好な表示が得られなくな
る。そこでその電圧を1フィールド期間保持するために
補助容量85を設けている。When the gate of the TFT 70 is opened and a drain signal is applied to the liquid crystal 21, it must be held for one field period, but the voltage of the signal of the liquid crystal alone gradually decreases over time. Then, it appears as display unevenness, and good display cannot be obtained. Therefore, an auxiliary capacitor 85 is provided to hold the voltage for one field period.
【0009】表示電極80に印加された電圧が液晶21
に印加されることにより、その電圧に応じて液晶21が
配向して表示を得ることができる。The voltage applied to the display electrode 80 is
, The liquid crystal 21 is oriented according to the voltage to obtain a display.
【0010】ところで、ゲートドライバ50及びドレイ
ンドライバ60を駆動するためには、クロック信号に応
じてサンプリングパルスが発生される。Incidentally, in order to drive the gate driver 50 and the drain driver 60, a sampling pulse is generated according to a clock signal.
【0011】図3に、一般的な液晶表示装置を駆動する
ための駆動回路のブロック図を示す。FIG. 3 is a block diagram of a driving circuit for driving a general liquid crystal display device.
【0012】同図に示すように、ビデオ信号が入力され
るタイミングコントローラと、このタイミングコントロ
ーラからの各種タイミング信号、例えばクロックパルス
CKH1,CKH2、スタートパルスSTH1,STH
2のレベルを変換するレベルシフタと、レベルシフトさ
れた各種タイミング信号に基づいて駆動するシフトレジ
スタと、そのシフトレジスタによってサンプリングされ
た映像信号によって各表示画素に表示をなす液晶表示パ
ネルとから成る。As shown in FIG. 1, a timing controller to which a video signal is input and various timing signals from the timing controller, for example, clock pulses CKH1 and CKH2, start pulses STH1 and STH
The shift register is driven based on various level-shifted timing signals, and a liquid crystal display panel displays each pixel with a video signal sampled by the shift register.
【0013】ここで、クロックパルスの発生について説
明する。Here, generation of a clock pulse will be described.
【0014】図5に、従来のクロックパルスとその発生
期間を示すタイミングチャートを示す。FIG. 5 is a timing chart showing a conventional clock pulse and its generation period.
【0015】同図に示すように、一方の供給されるビデ
オ信号は、表示期間の映像信号と非表示期間の水平帰線
期間とから成っている。他方のクロックパルスCKH
1,CKH2はビデオ信号の表示期間及び非表示期間を
通してずっと出力されており、それが各ドライバに供給
されている。As shown in FIG. 1, one supplied video signal comprises a video signal in a display period and a horizontal blanking period in a non-display period. The other clock pulse CKH
1, CKH2 is output throughout the display period and the non-display period of the video signal, and is supplied to each driver.
【0016】スタートパルスSTH1及びSTH2は、
映像信号をサンプリング開始のパルスであり、互いに位
相が反転した信号である。The start pulses STH1 and STH2 are
The video signal is a pulse for starting sampling, and is a signal whose phase is inverted with respect to each other.
【0017】[0017]
【発明が解決しようとする課題】このように、このクロ
ックパルスは、液晶表示装置がオンしている期間中ずっ
と各ドライバに供給され続けている。As described above, the clock pulse is continuously supplied to each driver during the period when the liquid crystal display device is on.
【0018】そのため、そのクロックパルスを供給して
いる期間中にも電力が消費されてしまうことから、その
液晶表示装置を例えば携帯電話のディスプレイとして用
いた場合には、携帯電話のバッテリー量が減少してしま
い使用時間が極めて短くなってしまうという欠点があっ
た。For this reason, power is consumed even during the period of supplying the clock pulse. Therefore, when the liquid crystal display device is used as a display of a mobile phone, for example, the battery capacity of the mobile phone decreases. There is a drawback that the use time becomes extremely short.
【0019】そこで本発明は、上記の従来の欠点に鑑み
て為されたものであり、表示をしない期間にドライバに
供給するクロックパルスを停止することにより、消費電
力を低減し表示装置全体として省消費電力化を図った表
示装置を提供することを目的とする。Accordingly, the present invention has been made in view of the above-mentioned conventional disadvantages, and the power consumption is reduced by stopping the clock pulse supplied to the driver during the non-display period, so that the entire display device is saved. It is an object to provide a display device with low power consumption.
【0020】[0020]
【課題を解決するための手段】本発明の表示装置は、ド
レインドライバのシフトレジスタ又はゲートドライバの
シフトレジスタを備えた表示装置において、非表示期間
中、前記ドレインドライバのシフトレジスタを駆動する
クロックパルスは、所定レベルに固定して、該クロック
パルスの前記表示装置への出力を停止するものである。According to the present invention, there is provided a display device having a shift register of a drain driver or a shift register of a gate driver, wherein a clock pulse for driving the shift register of the drain driver during a non-display period. Is to fix the clock pulse to a predetermined level and stop outputting the clock pulse to the display device.
【0021】また、上述の表示装置において、前記非表
示期間は、水平方向の非表示期間である表示装置であ
る。Further, in the above display device, the non-display period is a non-display period in a horizontal direction.
【0022】更に、上述の表示装置において、前記非表
示期間は、水平帰線期間又は垂直帰線期間である表示装
置である。Further, in the above display device, the non-display period is a horizontal retrace period or a vertical retrace period.
【0023】[0023]
【発明の実施の形態】本発明の表示装置について以下に
説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS A display device according to the present invention will be described below.
【0024】図1に液晶表示装置のドライバに供給され
るクロックパルスを示し、図2に本発明の表示装置を液
晶表示装置に応用した場合の等価回路図を示す。FIG. 1 shows a clock pulse supplied to a driver of a liquid crystal display device, and FIG. 2 shows an equivalent circuit diagram when the display device of the present invention is applied to a liquid crystal display device.
【0025】図2に示すように、液晶表示パネル100
とは別体の外付け基板90の各信号に基づいて、液晶表
示パネル100が駆動される。As shown in FIG. 2, the liquid crystal display panel 100
The liquid crystal display panel 100 is driven based on each signal of the external substrate 90 separate from the above.
【0026】液晶表示パネル100は、ゲート信号を供
給するゲートドライバ50に接続された複数のゲート信
号線51が行方向(水平方向)に配置されており、ドレ
イン信号を供給するドレインドライバ60に接続された
複数のドレイン信号線61が列方向(垂直方向)に配置
されている。両信号線51,61の交差部近傍にはTF
T70が配置されている。このTFT70に接続された
表示電極80に印加された電圧によって液晶21の立ち
上がり及び立ち下がりを制御する。In the liquid crystal display panel 100, a plurality of gate signal lines 51 connected to a gate driver 50 for supplying a gate signal are arranged in a row direction (horizontal direction) and connected to a drain driver 60 for supplying a drain signal. A plurality of drain signal lines 61 are arranged in the column direction (vertical direction). In the vicinity of the intersection of both signal lines 51 and 61, TF
T70 is arranged. The rise and fall of the liquid crystal 21 are controlled by the voltage applied to the display electrode 80 connected to the TFT 70.
【0027】外付け回路基板90には、各ドライバ5
0,60をスキャンさせるための信号を供給するLSI
91が備えられている。Each driver 5 is provided on an external circuit board 90.
LSI that supplies signals for scanning 0 and 60
91 are provided.
【0028】また、液晶表示装置を駆動するための駆動
回路のブロック図は、図3に示したものと同じであり、
ビデオ信号が入力されるタイミングコントローラと、こ
のタイミングコントローラからの各種タイミング信号、
例えばクロックパルスCKH1,CKH2、スタートパ
ルスSTH1,STH2のレベルを変換するレベルシフ
タと、レベルシフトされた各種タイミング信号に基づい
て駆動するシフトレジスタと、そのシフトレジスタによ
ってサンプリングされた映像信号によって各表示画素に
表示をなす液晶表示パネルとから成っている。A block diagram of a driving circuit for driving the liquid crystal display device is the same as that shown in FIG.
A timing controller to which a video signal is input, various timing signals from the timing controller,
For example, a level shifter that converts the levels of the clock pulses CKH1 and CKH2 and the start pulses STH1 and STH2, a shift register that is driven based on various level-shifted timing signals, and a video signal that is sampled by the shift register to each display pixel. And a liquid crystal display panel for display.
【0029】ここで、本発明の表示装置のクロックパル
スについて説明する。Here, the clock pulse of the display device of the present invention will be described.
【0030】図1に示すように、クロックパルスCKH
1,CKH2は、1周期が330nsec(ナノ秒)で
あり約3MHzの周波数であり、互いに位相が逆転した
信号である。ビデオ信号は表示をする期間の映像信号期
間と、非表示期間の水平帰線期間とから成っている。As shown in FIG. 1, the clock pulse CKH
1, CKH2 is a signal whose one cycle is 330 nsec (nanosecond) and has a frequency of about 3 MHz, and whose phases are inverted. The video signal is composed of a video signal period of a display period and a horizontal blanking period of a non-display period.
【0031】ここで、クロックパルスCKH1,CKH
2はビデオ信号のうち、非表示期間の水平帰線期間にお
いては一定の電位に固定してしまう。即ち、クロックパ
ルスCKH1及びCKH2がロウ(Low)レベルは0Vで
あり、ハイ(High)レベルは3Vである場合には、非表示
期間において例えば一方のクロックパルスCKH1を0
Vに固定してしまい、他方のクロックパルスCKH2を
3Vに固定してしまう。そうすることにより、非表示期
間にはクロックパルスを発生させないようにし、各ドラ
イバにクロックパルスを供給しない。即ち、図3のブロ
ック図において、タイミングコントローラからのクロッ
クパルスの出力を行わなくするので、レベルシフタ、シ
フトレジスタ及び液晶表示装置に供給されなくなる。従
って、レベルシフタ及びシフトレジスタを駆動すること
がなくなるので、その分の消費電力を節約することがで
きる。Here, the clock pulses CKH1, CKH
No. 2 is fixed to a constant potential in the horizontal blanking period of the non-display period in the video signal. That is, when the clock pulses CKH1 and CKH2 have a low level of 0V and a high level of 3V, for example, one of the clock pulses CKH1 is set to 0 during the non-display period.
V, and the other clock pulse CKH2 is fixed at 3V. By doing so, a clock pulse is not generated during the non-display period, and no clock pulse is supplied to each driver. That is, in the block diagram of FIG. 3, since the output of the clock pulse from the timing controller is not performed, the clock pulse is not supplied to the level shifter, the shift register, and the liquid crystal display device. Therefore, since the level shifter and the shift register are not driven, power consumption can be reduced.
【0032】1水平走査期間(1H)は約63μS(マ
イクロ秒)であり、水平帰線期間は約9μSであるの
で、1Hの約14.3%はクロックパルスを発振させな
くすることができるので、クロックパルスの消費する電
力の概ね14%を節約することが可能となる。 <第2の実施の形態>上述の第1の実施の形態において
は、水平帰線期間においてクロックパルスを各ドライバ
に供給することを停止した場合について説明したが、本
第2の実施の形態においては、垂直帰線期間においてク
ロックパルスの各ドライバへの供給を停止したを示す。Since one horizontal scanning period (1H) is about 63 μS (microseconds) and a horizontal blanking period is about 9 μS, about 14.3% of 1H can eliminate the clock pulse oscillation. Thus, approximately 14% of the power consumed by the clock pulse can be saved. <Second Embodiment> In the above-described first embodiment, the case where the supply of the clock pulse to each driver during the horizontal retrace period is stopped has been described. Indicates that the supply of the clock pulse to each driver is stopped during the vertical flyback period.
【0033】図4に、液晶表示装置のドライバに供給さ
れるクロックパルスを示す。FIG. 4 shows clock pulses supplied to the driver of the liquid crystal display device.
【0034】同図(a)は従来のクロックパルスの発振
状態を示し、同図(b)に本発明のクロックパルスを垂
直帰線期間に一定の電位に固定して出力させなくした状
態を示す。FIG. 3A shows a conventional oscillation state of a clock pulse, and FIG. 3B shows a state in which the clock pulse of the present invention is fixed at a constant potential during the vertical retrace period and is not output. .
【0035】同図に示すように、ビデオ信号は表示期間
である映像信号期間と、非表示期間である水平帰線期間
及び垂直帰線期間とから成る。As shown in the figure, the video signal is composed of a video signal period which is a display period, and a horizontal retrace period and a vertical retrace period which are non-display periods.
【0036】また、クロックパルス信号CKH1,CK
H2は、第1の実施の形態と同じく、周波数約3MHz
であり、クロックパルスCKH1とCKH2とは互いに
位相は逆転している。The clock pulse signals CKH1, CK
H2 has a frequency of about 3 MHz, as in the first embodiment.
And the phases of the clock pulses CKH1 and CKH2 are opposite to each other.
【0037】図4(b)に示すように、垂直帰線期間は
1画面中に262本の走査線のうちの42本分が、有効
表示分以外であるので、42本/262本(=16%)
のクロックパルスの消費電力を節約することが可能とな
る。即ち図4(a)に示すように水平及び垂直帰線期間
ずっとクロックパルスを発振させていた場合のクロック
パルスの消費電力に比べて約16%の節約となる。As shown in FIG. 4B, in the vertical blanking period, 42 out of 262 scanning lines in one screen are other than the effective display, so that 42 lines / 262 lines (= 16%)
Power consumption of the clock pulse can be saved. That is, as shown in FIG. 4A, the power consumption of the clock pulse is reduced by about 16% compared to the case where the clock pulse is oscillated during the horizontal and vertical blanking periods.
【0038】また、水平帰線期間及び垂直帰線期間の両
帰線期間において、クロックパルスを発振しないように
所定の電位に固定することにより、その固定した期間分
の消費電力が節約できる。従って、携帯電話等の限りあ
る電源(バッテリー)を有する表示装置に、本発明の表
示装置を用いることにより、バッテリーを有効に使用す
ることができるので長時間の使用が可能となる。Further, in both the retrace period of the horizontal retrace period and the vertical retrace period, the power consumption for the fixed period can be saved by fixing the clock pulse to a predetermined potential so as not to oscillate. Therefore, by using the display device of the present invention for a display device having a limited power supply (battery) such as a mobile phone, the battery can be used effectively, and long-time use is possible.
【0039】以上のように、本発明は水平及び垂直帰線
期間において、クロックパルスを一定の電位に固定する
ことにより、表示装置、例えば液晶表示パネルに出力さ
せなくして消費電力を低減させることができる。As described above, according to the present invention, the clock pulse is fixed at a constant potential in the horizontal and vertical blanking periods, so that the power consumption can be reduced without outputting to a display device, for example, a liquid crystal display panel. it can.
【0040】なお、ドレインドライバの方がゲートドラ
イバに比べて高い周波数が要求されるため、ドレインド
ライバ、特にドレインドライバのシフトレジスタに供給
するクロックパルスを所定の電位に固定して出力を停止
させることにより、より消費電力の低減が図れる。Since the drain driver requires a higher frequency than the gate driver, it is necessary to stop the output by fixing the clock pulse supplied to the drain driver, particularly the shift register of the drain driver, to a predetermined potential. Thereby, power consumption can be further reduced.
【0041】また、上述の各実施の形態においては、非
表示期間を水平又は垂直帰線期間である場合を示した
が、本発明はそれに限定されるものではなく、各帰線期
間のみならず、ドレイン方向の実質的に表示がなされて
いない非表示期間、及びゲート方向の実質的に表示がな
されていない非表示期間も含むものである。In each of the above-described embodiments, the case where the non-display period is a horizontal or vertical blanking period has been described. However, the present invention is not limited to this. , A non-display period in which display is not substantially performed in the drain direction, and a non-display period in which display is not substantially performed in the gate direction.
【0042】[0042]
【発明の効果】本発明の表示装置によれば、水平又は垂
直帰線期間においてクロックパルスを一定の電位に固定
してドライバに供給しないので、消費電力の低減が図れ
る表示装置を得ることができる。According to the display device of the present invention, the clock pulse is fixed to a constant potential during the horizontal or vertical retrace period and is not supplied to the driver, so that a display device with reduced power consumption can be obtained. .
【図1】本発明の第1実施形態を示すクロックパルスで
ある。FIG. 1 is a clock pulse showing a first embodiment of the present invention.
【図2】一般的な液晶表示装置の等価回路図である。FIG. 2 is an equivalent circuit diagram of a general liquid crystal display device.
【図3】本発明の液晶表示装置のブロック図である。FIG. 3 is a block diagram of the liquid crystal display device of the present invention.
【図4】本発明の第2の実施の形態を示すクロックパル
スである。FIG. 4 is a clock pulse showing a second embodiment of the present invention.
【図5】従来のクロックパルスである。FIG. 5 shows a conventional clock pulse.
10 絶縁性基板 13 ゲート 21 液晶 50 ゲートドライバ 51 ゲート信号線 60 ドレインドライバ 61 ドレイン信号線 70 TFT 80 表示電極 91 外付けLSI 100 液晶表示パネル 200 表示画素 REFERENCE SIGNS LIST 10 insulating substrate 13 gate 21 liquid crystal 50 gate driver 51 gate signal line 60 drain driver 61 drain signal line 70 TFT 80 display electrode 91 external LSI 100 liquid crystal display panel 200 display pixel
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H093 NA31 NA41 NC07 NC22 ND39 5C006 AF69 AF73 BB16 BF03 FA47 5C080 AA10 BB05 DD26 FF11 JJ02 JJ04 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 2H093 NA31 NA41 NC07 NC22 ND39 5C006 AF69 AF73 BB16 BF03 FA47 5C080 AA10 BB05 DD26 FF11 JJ02 JJ04
Claims (3)
ゲートドライバのシフトレジスタを備えた表示装置にお
いて、非表示期間中、前記ドレインドライバのシフトレ
ジスタを駆動するクロックパルスは、所定レベルに固定
して、該クロックパルスの前記表示装置への出力を停止
することを特徴とする表示装置。In a display device including a shift register of a drain driver or a shift register of a gate driver, a clock pulse for driving the shift register of the drain driver is fixed to a predetermined level during a non-display period, and A display device, which stops outputting pulses to the display device.
間であることを特徴とする請求項1に記載の表示装置。2. The display device according to claim 1, wherein the non-display period is a horizontal non-display period.
直帰線期間であることを特徴とする請求項1又は2に記
載の表示装置。3. The display device according to claim 1, wherein the non-display period is a horizontal retrace period or a vertical retrace period.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000092687A JP2001282163A (en) | 2000-03-30 | 2000-03-30 | Display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000092687A JP2001282163A (en) | 2000-03-30 | 2000-03-30 | Display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001282163A true JP2001282163A (en) | 2001-10-12 |
Family
ID=18607981
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000092687A Pending JP2001282163A (en) | 2000-03-30 | 2000-03-30 | Display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001282163A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004078124A (en) * | 2002-08-22 | 2004-03-11 | Sharp Corp | Display device and driving method therefor |
US6977639B2 (en) | 2001-10-26 | 2005-12-20 | Sharp Kabushiki Kaisha | Driving method of display device and display device using thereof |
JP2007192982A (en) * | 2006-01-18 | 2007-08-02 | Mitsubishi Electric Corp | Active matrix display device and semiconductor device for controlling its timing |
CN100411003C (en) * | 2005-12-31 | 2008-08-13 | 义隆电子股份有限公司 | Source pole driving mode of liquid crystal display |
JP2014041344A (en) * | 2012-07-27 | 2014-03-06 | Semiconductor Energy Lab Co Ltd | Method for driving liquid crystal display device |
-
2000
- 2000-03-30 JP JP2000092687A patent/JP2001282163A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6977639B2 (en) | 2001-10-26 | 2005-12-20 | Sharp Kabushiki Kaisha | Driving method of display device and display device using thereof |
JP2004078124A (en) * | 2002-08-22 | 2004-03-11 | Sharp Corp | Display device and driving method therefor |
CN100411003C (en) * | 2005-12-31 | 2008-08-13 | 义隆电子股份有限公司 | Source pole driving mode of liquid crystal display |
JP2007192982A (en) * | 2006-01-18 | 2007-08-02 | Mitsubishi Electric Corp | Active matrix display device and semiconductor device for controlling its timing |
JP2014041344A (en) * | 2012-07-27 | 2014-03-06 | Semiconductor Energy Lab Co Ltd | Method for driving liquid crystal display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7327338B2 (en) | Liquid crystal display apparatus | |
US20120068994A1 (en) | Display device | |
JP4204204B2 (en) | Active matrix display device | |
KR100497455B1 (en) | Active matrix type display device | |
JP2002311911A (en) | Active matrix type display device | |
JP2001282163A (en) | Display device | |
JP2002099256A (en) | Planar display device | |
JP4759906B2 (en) | Liquid crystal display device, control method thereof, and portable terminal | |
JPH11282422A (en) | Liquid crystal display device | |
KR101127219B1 (en) | LCD and gate driving circuit thereof | |
JP2002175058A (en) | Liquid crystal display | |
US20020158858A1 (en) | Display device | |
KR20080004851A (en) | Liquid crystal display device | |
JP2001343921A (en) | Display device | |
JP4278314B2 (en) | Active matrix display device | |
JP4612349B2 (en) | Liquid crystal display device | |
JP4197852B2 (en) | Active matrix display device | |
JP4297629B2 (en) | Active matrix display device | |
JP4626246B2 (en) | Liquid crystal display device and drive control method for liquid crystal display device | |
JP4297628B2 (en) | Active matrix display device | |
KR101151286B1 (en) | Driving method for LCD | |
JP2009069626A (en) | Liquid crystal display apparatus and driving method thereof | |
KR100807586B1 (en) | A driving circuit of liquid crystal display device having buffer | |
JP2004117513A (en) | Device and method for displaying image | |
JP2003233351A (en) | Driving device for liquid crystal display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041119 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070508 |