JP2001267588A

JP2001267588A - 静電容量型半導体センサおよびその製造方法

Info

Publication number: JP2001267588A
Application number: JP2000162189A
Authority: JP
Inventors: Hideyo Nakamura; 秀世仲村; Koji Matsushita; 浩二松下
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2000-01-11
Filing date: 2000-05-31
Publication date: 2001-09-28
Anticipated expiration: 2020-05-31
Also published as: JP4586239B2

Abstract

(57)【要約】【課題】センサ検出部となるダイヤフラムの形状を改良
し、低コストで小型，高感度な静電容量型半導体センサ
を提供する。【解決手段】下面に円形の薄膜固定電極２ａ, その外周
域にスルーホール２ｂを形成したガラスウエハ２と、シ
リコンウエハの上面側に前記固定電極と微小ギャップを
隔てて対向する低抵抗の薄膜ダイヤフラムを形成し、か
つダイヤフラム下面のウエハ材料を除去した上で前記ガ
ラスウエハに重ね合わせて接合したダイヤフラムブロッ
ク１との組立体でセンサチップを構成するようにし、こ
こで前記薄膜ダイヤフラムは、低抵抗なポリシリコン膜
を構造材料とし、かつその中心部のフラットゾーンを可
動電極部４ａとしてその外周域に同心円状に並ぶ波形リ
ング４ｂ，および前記スルーホール２ａの直下に対峙す
るごみトラップ４ｃを形成した波形ダイヤフラム４とし
て形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、自動車，産業用に
使われる圧力センサ，加速度センサなどに適用する静電
容量型半導体センサに関する。

【０００２】

【従来の技術】昨今における自動車用，産業用の圧力セ
ンサ，加速度センサ，フローセンサなどの各種センサ
は、シリコンを構造材料としてマイクロマシニング手法
により製作した半導体式センサが主流をなしている。す
なわち、シリコンは強度も高く、かつ変形の繰り返し再
現性も高いなど、センサの構造材料として優れた特性を
有し、また半導体プロセスにより小型化，制御回路との
一体化も可能である。

【０００３】このような半導体式センサについて、圧力
センサ，加速度センサなどの力学的センサ（メカニカル
センサ）は、微小な部分で圧力や加速度による歪み（応
力）を検出するため、その検知要素となるダイヤフラム
を加工するに当たっては、できるだけ肉薄で，かつ残留
応力が残らないように加工する必要がある。そのため、
バルクシリコンに対する加工法として、従来よりアルカ
リ溶液によるウェットエッチング，プラズマエッチング
などのドライエッチングが主に用いられている。

【０００４】次に、静電容量型の半導体式圧力センサを
例に、従来におけるセンサチップの構造を図９(a),(b)
に示す。図において、１はシリコンで作られたダイヤフ
ラムブロック、２は下面中心部に薄膜固定電極２ａを設
けたガラスウェハ、３はダイヤフラムブロック１を取付
けたガラス台座である。ここで、ダイヤフラムブロック
１は次記のような構成になる。すなわち、抵抗率が０．
２〜０．３ΩcmのＰ形シリコンウェハ１ａに対して、プ
ラズマエッチング法によりウェハの上面側には２μｍ程
度の浅い円形の凹部１ｂ，裏面側にはリング状の深溝１
ｃを加工して肉薄なダイヤフラム，およびリング状の深
溝に囲まれた中心領域に可動電極１ｄを形成している。

【０００５】また、前記ダイヤフラムブロック１の上面
には、ほうけい酸ガラス（熱膨張係数がシリコンのそれ
に極めて近いガラス）からなるガラスウェハ（基板）２
が静電接合で接合されており、そのガラス基板２の下面
中心部には、前記の可動電極１ａと微小ギャップを隔て
て対峙する円形状の薄膜固定電極２ａが成膜形成されて
いる。この固定電極２ａは膜厚が０．７μｍ程度である
アルミのスパツタ膜であり、前記凹部１ｂをギャップと
して可動電極１ｄと固定電極２ａとの間にコンデンサを
形成している。また、ガラスウェハ２の外周コーナー部
にはセンサチップ内に通じるスルーホール２ｂが形成さ
れており、その内面にはアルミメタライズ層２ｃを形成
して固定電極２ａのリードをガラスウェハ２の上面側に
引き出している。さらに、前記スルーホール２ｂと反対
側のコーナー部には傾斜形のスルーホールを形成してこ
こにアルミメタライズ層２ｄを形成し、該メタライズ層
２ｄを可動電極１ｄのリード端子としてガラスウェハ２
の上面側に引き出すようにしている。そして、ダイヤフ
ラムブロック１とガラスウェハ２の組立体は、中心に導
圧孔３ａを開口したほうけい酸ガラス製のガラス台座３
に静電接合してケース（図示せず）に組み込み、センサ
チップとケース側の端子との間をワイヤボンディングし
て圧力センサを構成している。

【０００６】かかる構成でガラス台座３に形成した導圧
穴３ａを通じてシリコンウェハ１ａの下面側から測定圧
力を加えると、その圧力の大きさに相応して肉薄なダイ
ヤフラム部が撓んで可動電極１ｄと固定電極２ａとの間
のギャップが変化し、これにより電極間の静電容量が変
わる。

【０００７】

【発明が解決しようとする課題】ところで、前記した従
来構造の静電容量型半導体圧力センサは、製造，機能面
で次記のような解決すべき問題点がある。 (1) センサの小型化，高感度化を押し進める上で、ダイ
ヤフラム部をできるだけ肉薄に形成しようとすると、そ
れだけシリコンウェハ１ａの裏面側に施すエッチングに
厳しい加工精度が要求されてその品質管理が難しくな
る。そのため、従来構造のセンサチップではバルクシリ
コンの加工精度は限界に達し、歩留まりを落とさずにセ
ンサの高感度化，小型化の要求に応えることが極めて困
難になっている。また、ドライエッチング法はウェット
エッチング法に比べて応力集中，クラックによるダメー
ジが少ないという利点があって広く利用されているが、
その加工精度はウエットエッチングよりも低く、特にダ
イヤフラム部の薄肉化を進める上でエッチング加工精度
のばらつきが品質管理面での問題となっている。

【０００８】(2) 一方、ガスセンサやフローセンサなど
に代表される熱型の半導体センサでは、その熱応答性を
改善するために、従来より検出素子の搭載部位に肉厚が
サブミクロン〜１μｍレベルの薄膜ダイヤフラム部を形
成したものが知られている。この薄膜ダイヤフラム部
は、シリコンウェハの平坦な上面に窒化シリコン膜など
を一様な厚さに成膜した後、シリコンとのエッチングの
選択比の違いを利用して薄膜の下面側のウェハ材料を異
方性エッチングにより除去し、シリコンウェハから解放
してダイヤフラム部を形成する方法が用いられている。

【０００９】ところで、前記のようにシリコンウェハの
上に窒化シリコン膜などを成膜して形成したダイヤフラ
ムは、その膜厚を薄く形成できる利点がある反面、その
内部に残留応力の生じることが避けられない。このため
に、前記方法で形成した薄膜ダイヤフラムを静電容量型
の圧力センサなどのようにダイヤフラムを変位させて測
定する力学的センサに採用しようとすると、動作面で次
のような問題点が生じる。すなわち、ダイヤフラムに内
部残留応力として引っ張り応力が生じていると、ダイヤ
フラムの変位（ダイヤフラム面と直角方向に圧力を加え
た場合の変位）が極端に小さくなり、圧縮応力が生じて
いる場合はその逆となる。また、温度変化によって薄膜
の内部残留応力が変化すると、ダイヤフラムとしてのば
ね定数やセンサ感度，オフセットが変化してしまう。そ
の結果、力学的センサの出力特性として要求される高い
線形性，安定したセンサ感度，測定精度を確保すること
が難しい。

【００１０】(3) また、静電容量形半導体センサで高い
線形性を得るには、そのダイヤフラムの撓み変形によっ
てダイヤフラムの一部に形成した可動電極が歪まず、固
定電極に対して並行に変位することが必要であり、その
ために可動電極部は一般に図９で示すように肉厚に形成
した構造を採用している。しかしながら、ダイヤフラム
を薄肉化してその感度を高めると、肉厚な可動電極部の
質量の影響が無視できなくなり、その取付け方向，振動
などによりセンサの出力が変動してしまって測定誤差を
引き起こす。

【００１１】(4) さらに、静電容量形圧力センサなどの
力学的センサでは、ダイヤフラムの径寸法に対する加工
精度がセンサ感度に影響を及ぼす。すなわち、線形理論
で考える範囲では、圧力に対する可動電極の変位ｗ₀は
次式で表される。

【００１２】

【数１】但し、Ｐ：圧力，ａ：ダイヤフラム外径，ｂ：ダイヤフ
ラム内径，Ｅ：ダイヤフラムのヤング率，ｈ：ダイヤフ
ラムの肉厚，ν：ダイヤフラムのポアソン比上記式から判るように、ダイヤフラムの内径，外径寸法
にバラツキ（加工精度に基づく寸法誤差）があると、そ
のバラツキがセンサ感度のバラツキとなって現れる。こ
の場合に、従来の加工方法ではダイヤフラムの内，外径
の寸法精度がシリコンウェハの裏面側から施す深堀ドラ
イエッチングの加工精度に依存して決まり、しかもドラ
イエッチングの加工精度は先述のようにウエットエッチ
ング法などと比べて低く、このためにダイヤフラムの径
サイズにバラツキが生じ易い。

【００１３】(5) また、別な問題として、図９のように
微小なギャップを隔てて対向する固定電極とダイヤフラ
ムの可動電極とで圧力センサの検出部を構成し、かつダ
イヤフラムブロックの上に組合せたガラスウェハに固定
電極のリード引出し用のスルーホールを形成した構造の
静電容量型半導体センサでは、センサの組立工程などで
スルーホールを通して外部から塵埃などの異物がダイヤ
フラムとガラスウェハとの間の空間に侵入し、この異物
が圧力検出部の中心に形成されている固定電極と可動電
極との対向面域に移動すると、可動電極の変位を直接妨
げるのみならず、電極間の静電容量が変化して測定精度
にも影響を及ぼすことになる。

【００１４】本発明は上記の点に鑑みなされたものであ
り、その目的はシリコンウェハへの成膜とエッチング加
工により形成した薄膜ダイヤフラムの内部残留応力，お
よび重力変化，振動などの影響を低く抑えるようにダイ
ヤフラムの形状を改良した高感度で測定精度の高い静電
容量型半導体センサ，およびその製作に適した製造方法
を提供することにある。

【００１５】

【課題を解決するための手段】上記課題を解決するため
に、本発明によれば、下面中心部に薄膜固定電極を形成
したガラスウェハと、シリコンウェハの上面に前記固定
電極と微小ギャップを隔てて対峙する可動電極一体形の
薄膜ダイヤフラムを形成し、かつその裏面側のウェハ材
料を除去してガラスウェハと重ね合わせたダイヤフラム
ブロックとの組立体からなり、しかも前記薄膜ダイヤフ
ラムを、中心部の円形フラットゾーンを可動電極部とし
てその外周域に同心円状に並ぶ複数条の波形リングを形
成した波形ダイヤフラムで構成するものする（請求項
１）。

【００１６】上記構成によれば、ダイヤフラムの成膜時
に生じた残留応力が、撓み性のある波形リングに吸収さ
れてダイヤフラムのばね定数に殆ど影響を与えることが
なく、また温度変化などで内部応力の変化も同様に吸収
されてダイヤフラムのばね定数が殆ど変化することがな
くなり、これにより安定した感度と線形性のセンサ出力
特性を確保できる。

【００１７】また、本発明によれば、前記の各部構造
は、次記のような態様で構成することができる。 (1) ガラスウェハの下面に形成した薄膜固定電極の外径
寸法を、その外径周縁が波形ダイヤフラムの最内周に並
ぶ波形リングの谷部と対峙するように設定する（請求項
２）。

【００１８】これにより、ダイヤフラムブロックとガラ
スウェハを組立てた状態で、固定電極を成膜する際にそ
の周縁に生じたバリが微小ギャップを隔てて対向する可
動電極に直接触れるなどする不具合を防止できる。 (2) ガラスウェハの外周部に固定電極のリード引出し用
スルーホールを形成するとともに、該スルーホールの直
下に対峙して、波形ダイヤフラムの外周部に凹状のごみ
トラップを形成する（請求項３）。

【００１９】これにより、スルーホールを通じて外部か
ら侵入した異物はごみトラップの中に沈降，吸着される
ので、異物が電極間のギャップに移動してセンサ機能を
阻害するのを効果的に防止できる。 (3) 波形ダイヤフラムの波形リングは、その波深さを薄
膜固定電極／可動電極部間のギャップの少なくとも５倍
以上、波ピッチを波深さの１〜２倍に設定する（請求項
４）。

【００２０】このように設定すれば、薄膜ダイヤフラム
のＣＶＤ法などによる成膜時に壁面が成長してシリコン
ウェハにあらかじめ形成した溝の谷が埋まったり肉厚が
不均一になることがなくて製品の歩留りが向上する。 (4) 波形ダイヤフラムを不純物元素をドーピングして導
電性を付与したポリシリコンを構造材料として成膜形成
し、このダイヤフラムをそのまま可動電極として使用で
きるようにする（請求項５）。

【００２１】(5) 波形ダイヤフラムの中心部に形成した
可動電極部の裏面側にリブ状の補強梁を形成し、かつ電
極部裏面側のウェハ材料を除去する（請求項６）。この
構成によれば、可動電極部に大きな質量（可動電極部の
裏面に結合したウェハ材料部分）を持たせことなしにそ
の剛性を高めることかでき、これにより可動電極部の平
行変位を保ちつつ、取付け方向，振動などによるセンサ
出力の変動の影響を低く抑えてセンサ感度，測定精度が
より一層向上する。

【００２２】一方、本発明によれば、前記構成のダイヤ
フラムブロックは次記のような方法で製造するものとす
る。すなわち、シリコンウェハの上面に電極間のギャッ
プに相応する凹部，および波形ダイヤフラムの波形リン
グに対応する同心多重溝をエッチングにより形成した上
で、ウェハ上面に酸化シリコン膜，およびダイヤフラム
構造材料を重ねて成膜し、しかる後にシリコンウェハの
裏面側から前記シリコン酸化膜をエッチングストップ層
としてドライエッチング法によりダイヤフラム下面領域
のウェハ材料を除去して波形ダイヤフラムを形成する
（請求項７）。

【００２３】この方法によれば、シリコンウェハの上面
に成膜したダイヤフラム構造材料の薄膜に対し、シリコ
ンウェハの裏面側からドライエッチング加工を施して薄
膜をダイヤフラムとして解放する際に、酸化シリコン膜
がエッチングストップ層として機能するので、肉厚が均
一で，かつ内部応力が殆ど残らない波形ダイヤフラムを
歩留りよく形成ができる。

【００２４】また、本発明では、前記の製造方法を基本
とした実施態様として、次記の製造方法がある。 (a) シリコンウェハの上面全域に成膜した酸化シリコン
膜に対し、多重溝領域の膜を残して他の領域の膜を除去
した上でダイヤフラム構造材料を成膜するとともに、前
記シリコン酸化膜をエッチングストップ層としてシリコ
ンウェハの裏面側からドライエッチング法によりダイヤ
フラム下面領域のウェハ材料を除去した後に、ダイヤフ
ラムの裏面に残る酸化シリコン膜をウエットエッチング
により除去する（請求項８）。

【００２５】この方法によれば、シリコンウェハから解
放させた波形ダイヤフラムの内，外径（波形リング形成
領域の内周端と外周端）がドライエッチング法によるシ
リコンウェハの加工精度に依存するとこなく、エッチン
グストップ層として機能させるようにシリコンウェハの
上面に成膜した酸化シリコン膜を加工するフォトリソグ
ラフィ（シリコンウェハの上面に成膜した酸化シリコン
膜の一部を除去する加工は、一般にフォトプロセスによ
るマスキングを利用して行うようにしており、その加工
精度はサブミクロンオーダでドライエッチングよりも加
工精度が高い）の精度によって決まる。これにより、高
い加工精度で波形ダイヤフラムを形成して安定した感度
を確保できる。

【００２６】また、前記のようにダイヤフラムの波形リ
ング形成範囲に酸化シリコン膜を残しておくことで、シ
リコンウェハに深堀エッチングを施した後、ダイヤフラ
ムの裏面に残る酸化シリコン膜をふっ酸などのウエット
エッチングで処理すれば、酸化シリコン膜が完全に除去
されるようになるので、シリコンウェハとの線膨張係数
差に起因する歪みの発生を抑える効果も得られる。

【００２７】(b) また、前項(a) においては、ダイヤフ
ラムの裏面に残る酸化シリコン膜をウエットエッチング
法により除去した後、エッチング液を常温，常圧でエタ
ノールに置換し、さらに高圧環境で液体二酸化炭素に置
換して乾燥させるようにする（請求項９）。すなわち、
ウエットエッチングで酸化シリコン膜を除去した状態
で、薄膜ダイヤフラム（ポリシリコン膜）とシリコンウ
ェハとの重なり面に生じた隙間（酸化シリコン膜の抜け
跡）に浸入したエッチング液が乾燥する際にスティクシ
ョンと言う表面張力による張り付き現象が発生すること
があるが、前記のようにエッチング液を濡れ性のよいエ
タノールに置換し、さらに高圧環境で表面張力の小さい
液体二酸化炭素に置換して乾燥させることにより、ステ
ィクションの発生を確実に防止できる。

【００２８】(c) また、本発明では、前記(2) 項に記し
たダイヤフラムブロックのごみトラップを形成する方法
として、シリコンウェハに同心円状に並ぶ多重溝を形成
する工程で、シリコンウェハの上面コーナー部にごみト
ラップとなる凹溝を同時形成するようにする（請求項１
０）。 (d) また、波形ダイヤフラム自身の内部応力を緩和させ
るために、波形ダイヤフラムの形成後にアニール処理を
施す方法がある（請求項１１）。

【００２９】(e) さらに、前記の(6) 項に記した可動電
極部の補強梁を形成する製造方法として、本発明では、
シリコンウェハの電極形成領域に補強梁に対応するスリ
ット状の凹溝をあらかじめ形成しておき、ダイヤフラム
構造材料を成膜する際に前記凹溝を埋めて可動電極部の
補強梁を形成する（請求項１２）ようにし、ここで、前
記凹溝の溝幅はウェハ上面に重ねて成膜する酸化シリコ
ン膜およびダイヤフラム構造材料の膜厚（酸化シリコン
膜の膜厚とダイヤフラム構造材料であるポリシリコン膜
厚との合計）の２倍以下に設定するものとする（請求項
１３）。

【００３０】この方法により、シリコンウェハの上面に
薄膜ダイヤフラムを成膜形成する際に、同時にダイヤフ
ラム構造材料が前記のスリット状凹溝を埋め、続くシリ
コンウェハの深堀エッチング工程で薄膜ダイヤフラム，
および可動電極部の裏面側のウェハ材料を除去すると、
シリコンウェハから解放された補強梁付きの可動電極部
が形成される。

【００３１】

【発明の実施の形態】以下、静電容量型圧力センサを例
に、本発明実施例の構造，およびその製造方法を図示の
実施例に基づいて説明する。〔実施例１〕まず、本発明の請求項１〜５に対応する実
施例を図１〜図３で説明する。なお、図１はセンサチッ
プの構成断面図、図２は図１の要部拡大図、図３(a),
(b) はセンサチップの分解，組立状態の斜視図である。

【００３２】図示実施例のセンサチップは図９に示した
従来構造と基本的に同様であるが、ダイヤフラムブロッ
ク１の上面側に形成したダイヤフラムは、肉厚がサブミ
クロン〜数μｍの薄膜ダイヤフラムで、かつその断面が
波形になる波形ダイヤフラム４としてなる。すなわち、
金属材で作られた一般的な波形ダイヤフラムは、平板ダ
イヤフラムと比べて内部応力（ひずみ）の吸収，変位量
の増大効果が高く、また図８の圧力−変位特性図で示す
ように、変位に対する高い線形性の得られる効果がある
ことが知られている。そこで、本発明では半導体プロセ
ス技術によりシリコンウェハ上に波形ダイヤフラムを形
成してセンサチップを構成するようにしている。

【００３３】すなわち、図示実施例では、不純物元素を
ドーピングして導電性を付与した低抵抗なポリシリコン
を構造材料としてシリコンウェハ１の上面側に薄膜の波
形ダイヤフラム４を成膜形成したもので、その波形ダイ
ヤフラム４は中心部の円形フラットゾーンを可動電極部
４ａとしてその外周域に同心円状に並ぶ複数条の波形リ
ング４ｂを形成した形状になり、かつその波形リング４
ｂは、波深さｈが薄膜固定電極２ａと可動電極部４ａと
の間のギャップ長ｇの少なくとも５倍以上、波と波の間
のピッチｐが波深さｈの１〜２倍に設定し、さらに波形
ダイヤフラム４の外周コーナー部には、ガラスウェハ２
に形成したスルーホール２ｂと対峙する直下位置に凹溝
状のごみトラップ４ｃを形成している。

【００３４】また、前記の可動電極部４ａに対向してガ
ラスウェハ２の下面側に形成した円形状の薄膜固定電極
２ａは、その外周縁が波形ダイヤフラム４の最内周に並
ぶ波形リングの谷部４ｂ-1と対峙するよう外径寸法を設
定している。波形ダイヤフラム４を上記のような形状に
構成することは次のような理由による。すなわち、ガラ
スウェハ２の上面側でスルーホール２ｂにワイヤーボン
デイングを施すなど、センサの組立て中にスルーホール
２ｂを通して外部から粉塵などのダスト７がセンサチッ
プの内部に侵入する可能性があるが、図示実施例のよう
にスルーホール２ｂの直下に対峙してダイヤフラム４の
一角にゴミトラップ４ｃを形成しておけば、センサチッ
プ内に入り込んだダスト７はゴミトラップ４ｃの中に沈
降してその溝内底部に吸着し、ダイヤフラム部の中心側
に移動してその変位動作を阻害したり通気を妨げるおそ
れがなくなる。なお、このゴミトラップｃは、後記のよ
うに波形ダイヤフラム４を成膜形成する際に同時形成さ
れる。

【００３５】また波形リング４ｂの形状に関しても、波
ピッチｐが狭すぎるとＣＶＤ法などによる波形ダイヤフ
ラム４の成膜時にその壁面が成長して谷部が埋まった
り、肉厚のムラが大きくなるおそれがあるほか、シリコ
ンウェハ１ａの裏面側から施すドライエッチングが難し
くなる。また、逆にピッチｐが広すぎると応力吸収効果
が低下するか、もしくはダイヤフラムのサイズが大径に
なる。

【００３６】さらに、図２で示すように、ガラスウェハ
２の下面に形成した薄膜固定電極２ａを、その外周縁が
薄膜ダイヤフラム４の最も内側に並ぶ波形リングの谷部
４ｂ-1と対峙するように定めて形成したことにより、薄
膜固定電極２ａの成膜時にその周縁に下方に垂れ下がる
ようにバリ２ａ-1が生じても、このバリ２ａ-1が微小な
ギャップ（固定／可動電極間のギャップは大きい場合で
も１〜２μｍ程度である）を隔てて対峙するダイヤフラ
ム４の中心のフラットゾーンに形成した可動電極４ａに
接触して干渉するような不具合が防げて製品の歩留りが
向上する。

【００３７】次に、前記構成になるセンサチップの製造
プロセスを図４で説明する。 (1) まず、工程(a) で、シリコンウェハ（バルク材）１
ａの上面側にＡl,あるはSiO₂などをマスクとして容量型
センサの電極間ギャップに相当する浅い凹部１ｂをプラ
ズマエッチングにより形成する。 (2) 工程(b) で、凹部１ａに同心円状に並ぶ多重の波形
溝１ｅ，およびゴミトラップ４ｃ（図３参照）を形成す
るための凹溝１ｆをエッチングにより掘る。

【００３８】(3) 工程(c) で、熱酸化炉などによりシリ
コンウェハ１ａの表面を熱酸化して酸化シリコン（Si
O₂）膜６を形成する。 (4) 工程(d) で、ＣＶＤ法により例えばSiH₄＋PH₃エピ
タキシャル成長用ガスとして、シリコンウェハ１ａの表
面に低抵抗なリンドープトポリシリコン膜５を成膜す
る。

【００３９】(5) 工程(e) で、シリコンウェハ１ａの表
面に成膜したリンドープトポリシリコン膜５が固定され
ている図４(d) の状態で、１０００℃前後の温度に加熱
してアニール処理を施し、ドーパントの活性化と併せて
成膜時に生じた残留応力を緩和させる。 (6) 次の工程(f) では、シリコンウェハ１ａに対して、
ポリシリコン膜５の中央フラットゾーン，および外周縁
部を除いた多重波形部の下面領域を裏面側からＲＩＥ
（反応イオンエッチング），プラズマエツチヤーなどの
ドライエッチング法によりリング状の深い溝１ｃを堀っ
てポリシリコン膜５の多重溝部をシリコンウェハ１ａか
ら解放する。この場合には工程(c) で形成した酸化シリ
コン膜６がエツチストップ層として働く。

【００４０】なお、工程(e) で述べたアニール処理は、
ダイヤフラムの裏面側を深堀エッチングした後の状態で
行うようにしてもよい。 (7) さらに、工程(f) シリコンウェハ１ａをふっ酸など
でウエットエッチングし、ポリシリコン膜５の下面側に
露呈している酸化シリコン膜５を除去する。なお、この
酸化シリコン膜を残したままにしておくと、熱膨張係数
差などでダイヤフラムが歪む原因となる。これにより、
シリコンウェハ１ａの上面側に可動電極部４ａ，多重の
波形リング４ｂ，およびごみトラップ４ｃを有する薄膜
の波形ダイヤフラム４が形成される。

【００４１】(8) そして、次の工程(g) では、前記工程
を経て製作したダイヤフラムブロックの上面に、別な工
程で固定電極２ａ，スルーホール２ｂを形成したガラス
ウェハ２を重ね合わせて陽極接合する。 (9) 最後の工程(h) で、ガラスウェハ２の上面側からス
パッタ装置などを用いてＡｕ，Ａｌなどのメタライズ層
２ｃ，２ｄを成膜し、スルーホール，ボンディングパッ
ドを完成させる。

【００４２】〔実施例２〕次に、実施例１の製造方法で
シリコンウェハ上に形成した波形ダイヤフラムについ
て、その径サイズの加工精度を高め、さらにダイヤフラ
ムに対するエッチストップ層としてシリコンウェハに形
成しておいた酸化シリコン膜を完全に除去してシリコン
との線膨張係数差による歪み抑えるようにした本発明の
請求項８，９に対応する製造方法を図５により説明す
る。

【００４３】この実施例では、図示の製造工程(a) 〜
(c) により、図４の方法と同様にシリコンウェハ１ａの
上面側に凹部１ｂ，多重の波形溝１ｅ，ゴミトラップ用
の凹溝１ｆをエッチングした上で、ウェハ全面域に酸化
シリコン膜６を形成した後、続く工程(d) ではシリコン
ウェハ１ａの多重波形溝領域Ｘを残してそれ以外の領域
に形成されている酸化シリコン膜６を除去する。この酸
化シリコン膜６の除去は、フォトプロセスによるマスキ
ングを使用したエッチング法により行う。これにより、
酸化シリコン膜６がサブミクロンオーダの高い精度で加
工される。

【００４４】次に、工程(e) でシリコンウェハ１ａの表
面全域に、ＣＶＤ法によりポリシリコン膜５を均等な厚
さで成膜する。この状態で図中に表したＡ，Ｂ部分の拡
大断面図を(J) に示す。続く工程(f) では図４で述べた
製造方法と同様に、酸化シリコン膜６をエッチストップ
層としてシリコンウェハ１ａの下面側からドライエッチ
ングを施してリング状の深溝１ｃを堀る。なお、この状
態での拡大断面図を(k) に示す。その後に、工程(g) で
ふっ酸などのエッチング液に浸漬し、ポリシリコン膜５
の裏面に残っている酸化シリコン膜６をウエットエッチ
ングにより除去する。

【００４５】この製造方法によれば、シリコンウェハ１
ａから解放させた波形ダイヤフラム４の内，外径（波形
リング形成領域の内周端と外周端）がドライエッチング
法によるシリコンウェハの加工精度に依存するとこな
く、エッチングストップ層として機能させるようにシリ
コンウェハの上面に成膜した酸化シリコン膜５を加工す
るフォトリソグラフィ（シリコンウェハの上面に成膜し
た酸化シリコン膜の一部を除去する加工は、一般にフォ
トプロセスによるマスキングを利用して行うようにして
おり、その加工精度はサブミクロンオーダでドライエッ
チングよりも加工精度が高い）の精度によって決まる。
これにより、高い加工精度で波形ダイヤフラム４を形成
して安定した感度を確保できる。

【００４６】また、前記のようにダイヤフラムの波形リ
ング形成範囲にのみ酸化シリコン膜６を残しておくこと
で、シリコンウェハ１ａに裏面側からエッチングを施し
て深溝１ｃを掘った後、波形ダイヤフラム４の裏面に残
る酸化シリコン膜６をふっ酸などのウエットエッチング
で処理すれば、酸化シリコン膜６が完全に除去されるよ
うになるので、シリコンウェハ１ａと酸化シリコン膜６
との線膨張係数差に起因する歪みの発生を抑える効果も
得られる。

【００４７】なお、図５における工程 (g) でウエット
エッチングを施すと、その拡大断面図(l) で表すように
酸化シリコン膜６が完全に除去されるとともに、深溝１
ｃの内外周縁部では酸化シリコン膜の除去跡としてポリ
シリコン膜５とシリコンウェハ１ａの境界にスリット状
の隙間が局部的に残る。ところで、ダイヤフラムブロッ
クをウエットエッチング液から引出して乾燥させる際
に、前記したスリット状の隙間にエッチング液が残って
いると、スティクションという表面張力による張り付き
現象が生じることがある。

【００４８】そこで、本発明では、スリット状の隙間に
入り込んでいるエッチング液を常温，常圧で濡れ性のよ
いエタノールに置換し、さらに高圧環境で表面張力の小
さい液体二酸化炭素に置換して乾燥させ、前記したステ
ィクションの発生を防止するようにしている。〔実施例３〕次に、波形ダイヤフラムの可動電極部に補
強梁を形成した本発明の請求項６に対応する実施例の構
成，およびその製造方法を図６，図７で説明する。

【００４９】すなわち、図６(a) 〜(c) に示すセンサチ
ップでは、ポリシリコンをダイヤフラムの構造材料とし
てダイヤフラムブロック１のウェハ上面側に成膜形成し
た波形ダイヤフラム４の可動電極部４ａに対して、その
裏面側には十文字状に張出したリブ状の補強梁４ａ-1が
一体に形成されており、かつ可動電極部４ａの裏面側の
ウェハ材料が除去されている。

【００５０】ここで、補強梁４ａ-1は、その端部が波形
ダイヤフラム４の最内周に位置する波形リング４ｂに繋
がっている。この構造により、可動電極部４ａの曲げ剛
性が増し、ダイヤフラム４の裏面側から測定圧力を加え
ても可動電極部自身が撓み変形することなく、平板形状
を保ったまま固定電極２ａに対して平行に移動する。こ
れにより、測定圧力に対して固定電極／可動電極間の静
電容量が線形的に変化するようになる。しかも、図１に
示した実施例の可動電極部４ａと比べて、その裏面側の
ウェハ材料を除去した分だけ可動電極部が軽量となるの
で、重力，振動などに起因するセンサ出力の変動を小さ
く抑えることができる。なお、図示例では補強枠４ａ-1
の形状が十文字形であるがこれに限定されるものではな
く、補強枠４ａ-1を格子形，あるいはハニカム形に形成
して実施することもできる。

【００５１】次に、前記した補強梁付き可動電極部４ａ
を形成する波形ダイヤフラム４の製造プロセスを図７で
説明する。まず、工程(a) で図４で述べた製造プロセス
と同様にシリコンウェハ１ａの上面に凹部１ｂを形成し
た後、次の工程(b) でウェハ上面に多重の波形溝１ｅ、
ゴミトラップとなる凹溝１ｆをプラズマエッチングによ
り形成する際に、後から可動電極を形成する中心部のフ
ラットゾーン領域にスリット状の凹溝１ｇを十文字状に
刻印形成しておく。また、この凹溝１ｇはその溝幅を後
から成膜する酸化シリコン膜６とポリシリコン膜５を含
めた膜厚の２倍以下に設定する。

【００５２】続いて、工程(c) でウェハ上面に酸化シリ
コン膜６を形成し、さらに工程(d)で酸化シリコン膜６
の上に低抵抗のリンドープトポリシリコン膜５をＣＶＤ
法により成膜する。この成膜工程では、ポリシリコン膜
５が前記したスリット状の凹溝１ｇを埋め、図中のＣ部
にはその拡大断面図(i) で表すように可動電極部の裏面
側にリブ状の梁が同時形成される。なお、ポリシリコン
膜５を成膜した状態で、必要に応じて内部応力を緩和さ
せるためにアニール処理を行う。

【００５３】次に、工程(e) でシリコンウェハ１ａの裏
面側から反応イオンエッチング，プラズマエッチング法
などによりエッチングを施し、酸化シリコン膜５をエッ
チストップ層としてウェハ周縁部を除くポリシリコン膜
５の下面域に深溝１ｃを堀り、さらに工程(f) でふっ酸
などによるウエットエッチングでポリシリコン膜5 の下
面に残っている酸化シリコン膜６を除去してウェハから
解放された波形ダイヤフラム４を形成する。これによ
り、波形ダイヤフラム４の可動電極部４ａの裏面には図
６に示した補強梁４ａ-1が形成されることになる。

【００５４】その後に、図４の製造プロセスと同様に、
工程(g) で前記工程を経て作製したダイヤフラムブロッ
ク１とガラスウェハ２を重ね合わせて陽極接合し、続く
工程(h) でガラスウェハ２にスルーホール，ボンディン
グパッドを形成してセンサチップの組立体が完成する。

【００５５】

【発明の効果】以上述べたように、本発明によれば次記
の効果を奏する。 (1) 下面中心部に薄膜固定電極を形成したガラスウェハ
と、シリコンウェハの上面に可動電極部を有する低抵抗
な薄膜ダイヤフラム（ポリシリコン膜）を形成してその
裏面側のウェハ材料を除去したダイヤフラムブロックと
の組立体からなり、前記固定電極と可動電極を向かい合
わせに対峙させてダイヤフラムブロックとガラスウェハ
を重ね合わせて接合した構造になる静電容量形半導体セ
ンサにおいて、前記薄膜ダイヤフラムを、中心部の円形
フラットゾーンを可動電極部として、その外周域に同心
円状に並ぶ複数条の波形リングを形成した波形ダイヤフ
ラムとなしたことにより、ダイヤフラムの成膜時に生じ
た残留応力，温度変化に伴う内部応力を波形リングが吸
収してばね定数をほぼ一定に保持きるなど極めて高感
度，かつ小型な静電容量型半導体センサを低コストで実
現できる。

【００５６】(2) 前記構成において、波形ダイヤフラム
の形状を請求項２のように設定することにより、ＣＶＤ
法などで波形ダイヤフラムとして有効に機能する薄膜ダ
イヤフラムが形成できる。また、請求項３により固定電
極の成膜時にその周縁に生じたバリが可動電極に直接触
れるなどして干渉するの確実に防止して製品の歩留りが
向上し、さらに請求項４の構成により、ガラスウェハの
上面に開口するスルーホールを通じて外部から侵入した
異物が電極間のギャップに移動してセンサ機能を阻害す
るのを防止できるなどの実用的効果が得られる。

【００５７】(3) また、請求項６のように薄膜ダイヤフ
ラムの可動電極部に対して、その裏面側に補強梁を一体
形成するとにより、可動電極部に大きな質量（可動電極
部の裏面に結合したウェハ材料部分）を持たせることな
しにその剛性を高めることかでき、これにより可動電極
部の平行変位を保ちつつ、取付け方向，振動などによる
センサ出力の変動の影響を低く抑えてセンサ感度，測定
精度がより一層向上する。

【００５８】(4) さらに、請求項７の製造方法によれ
ば、シリコンウェハの上面に成膜したダイヤフラム構造
材料の薄膜に対し、シリコンウェハの裏面側からドライ
エッチング加工を施して薄膜をダイヤフラムとして解放
する際に、酸化シリコン膜がエッチングストップ層とし
て機能するので、肉厚が均一で，かつ内部応力が殆ど残
らない波形ダイヤフラムを歩留りよく形成ができる (5) また、この場合に請求項８の方法を併用すること
で、波形ダイヤフラムの径サイズをより高い加工精度で
規定してセンサ感度の安定化が図れるほか、ダイヤフラ
ムの裏面に残る酸化シリコン膜を完全に除去して構造材
料の線膨張係数差に起因する歪み発生が防げるなど、セ
ンサ特性，並びに製造で優れた効果を発揮するセンサを
提供することができる。

【図面の簡単な説明】

【図１】本発明の実施例１に係る静電容量型圧力センサ
の構成断面図

【図２】図１における要部の拡大図

【図３】図１に示したセンサチップ全体の外観斜視図で
あり、(a) は分解図、(b) は組立状態図

【図４】図１に示したセンサチップの製造プロセス説明
図であり、(a) 〜(h) はその工程順に表した状態図

【図５】本発明の実施例２に係るセンサチップの製造プ
ロセス説明図であり、(a) 〜(h) はその工程順に表した
状態図、(j) 〜(L) はそれぞれ(e) 〜(g) におけるＡ，
Ｂ部の拡大断面図

【図６】本発明の実施例３に係るセンサチップの構成図
であり、(a),(b) はそれぞれ上面，下面から見た外観斜
視図、(c) は縦断側面図

【図７】図６に示したセンサチップの製造プロセス説明
図であり、(a) 〜(h) はその工程順に表した状態図、
(i) は(d) におけるＣ部の拡大断面図

【図８】波形ダイヤフラム，および平形ダイヤフラムを
対比して表したダイヤフラムの動作特性を模式的に表し
た図

【図９】従来における静電容量型圧力センサの構成図で
あり、(a) は側視断面図、(b)は(a) 図の矢視Ａ−Ｂ断
面図

【符号の説明】

１ダイヤフラムブロック１ａシリコンウェハ２ガラスウェハ２ａ固定電極２ｂスルーホール４薄膜ダイヤフラム４ａ可動電極部４ａ-1 補強梁４ｂ波形リング４ｃごみトラップ５ポリシリコン膜６酸化シリコン膜

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 2F055 AA40 BB20 CC02 DD05 EE25 FF01 FF11 FF49 GG01 GG15 4M112 AA01 BA07 CA22 CA36 DA03 DA04 DA06 DA14 DA18 EA04 EA06 EA13

Claims

【特許請求の範囲】

【請求項１】下面中心部に薄膜固定電極を形成したガラ
スウェハと、シリコンウェハの上面に前記固定電極と微
小ギャップを隔てて対峙する可動電極一体形の薄膜ダイ
ヤフラムを形成し、かつその裏面側のウェハ材料を除去
してガラスウェハと重ね合わせたダイヤフラムブロック
との組立体からなり、前記薄膜ダイヤフラムが、中心部
の円形フラットゾーンを可動電極部としてその外周域に
同心円状に並ぶ複数条の波形リングを形成した波形ダイ
ヤフラムであることを特徴とする静電容量型半導体セン
サ。
【請求項２】請求項１記載の半導体センサにおいて、ガ
ラスウェハの下面に形成した薄膜固定電極の外径寸法
を、その外径周縁が波形ダイヤフラムの最内周に並ぶ波
形リングの谷部と対峙するように設定したことを特徴と
する静電容量型半導体センサ。
【請求項３】請求項１記載の半導体センサにおいて、ガ
ラスウェハの外周部に固定電極のリード引出し用スルー
ホールを形成するとともに、該スルーホールの直下に対
峙して、波形ダイヤフラムの外周部に凹状のごみトラッ
プを形成したことを特徴とする静電容量型半導体セン
サ。
【請求項４】請求項１記載の半導体センサにおいて、波
形ダイヤフラムの波形リングは、その波深さを薄膜固定
電極／可動電極部間のギャップの少なくとも５倍以上、
波ピッチを波深さの１〜２倍に設定したことを特徴とす
る静電容量型半導体センサ。
【請求項５】請求項１記載の半導体センサにおいて、波
形ダイヤフラムを、不純物元素をドーピングして導電性
を付与したポリシリコンを構造材料として形成したこと
を特徴とする静電容量型半導体センサ。
【請求項６】請求項１記載の半導体センサにおいて、波
形ダイヤフラムの中心部に形成した可動電極部の裏面側
にリブ状の補強梁を形成し、かつ電極部裏面側のウェハ
材料を除去したことを特徴とする静電容量型半導体セン
サ。
【請求項７】シリコンウェハの上面に固定／可動電極間
のギャップに相応する凹部，および波形ダイヤフラムの
波形リングに対応する同心多重溝をエッチングにより形
成した上で、ウェハ上面に酸化シリコン膜，およびダイ
ヤフラム構造材料を重ねて成膜し、しかる後にシリコン
ウェハの下面側から前記シリコン酸化膜をエッチングス
トップ層としてドライエッチングによりダイヤフラム下
面領域のウェハ材料を除去して波形ダイヤフラムを形成
したことを特徴とする請求項１記載の静電容量型半導体
センサの製造方法。
【請求項８】請求項７記載の製造方法において、シリコ
ンウェハの上面全域に酸化シリコン膜を成膜した後、ウ
ェハの多重溝領域を除いた残り領域の酸化シリコン膜を
除去してその上にダイヤフラム構造材料を成膜し、さら
にシリコン酸化膜をエッチングストップ層としてシリコ
ンウェハの裏面側からドライエッチング法によりダイヤ
フラム下面領域のウェハ材料を除去した後に、ダイヤフ
ラムの裏面に残る酸化シリコン膜をウエットエッチング
により除去することを特徴とする静電容量型半導体セン
サの製造方法。
【請求項９】請求項８記載の製造方法において、ダイヤ
フラムの裏面に残る酸化シリコン膜をウエットエッチン
グにより除去した後、エッチング液を常温，常圧でエタ
ノールに置換し、さらに高圧環境で液体二酸化炭素に置
換して乾燥させるようにしたことを特徴とする静電容量
型半導体センサの製造方法。
【請求項１０】請求項７記載の製造方法において、シリ
コンウェハに同心円状に並ぶ多重溝を形成する工程で、
シリコンウェハの上面コーナー部にごみトラップとなる
凹溝を同時形成したことを特徴とする静電容量型半導体
センサの製造方法。
【請求項１１】請求項７記載の製造方法において、波形
ダイヤフラムの形成後に、その内部応力を緩和させるよ
うにアニール処理を施したことを特徴とする静電容量型
半導体センサの製造方法。
【請求項１２】請求項７記載の製造方法において、ウェ
ハ上面の電極形成領域に請求項６記載の補強梁に対応す
るスリット状の凹溝を形成し、ダイヤフラム構造材料を
成膜する際に前記凹溝を埋めて可動電極部の補強梁を形
成したことを特徴とする静電容量型半導体センサの製造
方法。
【請求項１３】請求項１２記載の製造方法において、凹
溝の溝幅を、ウェハ上面に重ねて成膜する酸化シリコン
膜およびダイヤフラム構造材料の膜厚の２倍以下とした
ことを特徴とする静電容量型半導体センサの製造方法。