JP2001267542A - Infrared sensor and manufacturing method - Google Patents

Abstract

PROBLEM TO BE SOLVED: To provide an infrared sensor with low noise and high sensitivity. SOLUTION: A single-crystal silicon layer 8 and a metal silicide layer 13 layered on it are formed on a bulk silicon substrate side of a planar structure p-n junction, formed in an SOI layer which is a thermoelectric transducing part of a forward bias p-n junction type non-cooled infrared sensor. With this constitution, a sheet resistance component, which is produced undersirably by a large area planar structure p-n junction in a thin SOI layer, can be substantially subs reduced, and as a result, a non-cooled infrared sensor with low noise and high sensitivity can be obtained.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は赤外線センサおよび
その製造方法に係わるものであり、特に非冷却型の赤外
線センサの画素構造およびその製造方法に係わり、低雑
音、高感度の非冷却型赤外線センサおよびその製造方法
を提供するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an infrared sensor and a method of manufacturing the same, and more particularly to a pixel structure of an uncooled infrared sensor and a method of manufacturing the same. And a method for producing the same.

【０００２】[0002]

【従来の技術】赤外線撮像は、昼夜にかかわらず撮像可
能であるとともに、可視光よりも煙、霧に対して透過性
が高いという特長があり、さらに被写体の温度情報をも
得ることができることから、防衛分野をはじめ監視カメ
ラや火災検知カメラとして広い応用範囲を有する。2. Description of the Related Art Infrared imaging is characterized by being capable of imaging both day and night, being more transparent to smoke and fog than visible light, and being capable of obtaining temperature information of a subject. It has a wide range of applications as a surveillance camera and fire detection camera in the defense field.

【０００３】近年、従来の主流素子である量子型赤外線
固体撮像装置の最大の欠点である、低温動作のための冷
却機構を必要としない「非冷却型赤外線固体撮像素子」
の開発が盛んになってきている。非冷却型すなわち熱型
の赤外線固体撮像装置においては、波長１０μ程度の入
射赤外線を吸収構造により熱に変換した上で、この微弱
な熱により生じる感熱部の温度変化をなんらかの熱電変
換手段により電気的信号に変換し、この電気的信号を読
み出すことで赤外線画像情報を得ている。[0003] In recent years, a "non-cooled infrared solid-state imaging device" which does not require a cooling mechanism for low-temperature operation, which is a major drawback of a quantum infrared solid-state imaging device which is a conventional mainstream device, is known.
Has been actively developed. In an uncooled or thermal infrared solid-state imaging device, incident infrared light having a wavelength of about 10 μm is converted into heat by an absorption structure, and the temperature change of the heat-sensitive portion caused by the weak heat is electrically converted by some thermoelectric conversion means. The infrared image information is obtained by converting the signal into a signal and reading out the electrical signal.

【０００４】熱電変換手段については、ゼーベック効果
により温度差を電位差に変換するサーモパイル（たとえ
ば、 Ｔｏｓｈｉｏ Ｋａｎｎｏ， ｅｔ ａｌ．，
Ｐｒｏｃ．ＳＰＩＥ Ｖｏｌ．２２６９， ｐｐ．
４５０−４５９， １９９４）、抵抗体の変化温度に
より温度変化を抵抗変化に変換するボロメータ（たとえ
ば、Ａ．Ｗｏｏｄ， Ｐｒｏｃ． ＩＥＤＭ， ｐ
ｐ．１７５−１７７， １９９３）、焦電効果により
温度変化を電荷に変換する焦電素子（たとえば、Ｃｈａ
ｒｌｅｓ Ｈａｎｓｏｎ， ｅｔ ａｌ．， Ｐｒｏ
ｃ．ＳＰＩＥ Ｖｏｌ．２０２０， ｐｐ．３３０−３
３９， １９９３）、そして、一定の順方向電流により
温度変化を電圧変化に変換するシリコンｐｎ接合（たと
えば、Ｔｏｍｏｈｉｒｏ Ｉｓｈｉｋａｗａ， ｅｔ
ａｌ．， Ｐｒｏｃ． ＳＰＩＥ Ｖｏｌ．３６９８，
１９９９）等が報告されている。As for thermoelectric conversion means, a thermopile for converting a temperature difference into a potential difference by the Seebeck effect (for example, Toshio Kanno, et al.,
Proc. SPIE Vol. 2269, pp.
450-559, 1994), a bolometer that converts a temperature change into a resistance change according to the change temperature of the resistor (for example, A. Wood, Proc. IEDM, p.
p. 175-177, 1993), a pyroelectric element (for example, Cha
rrles Hanson, et al. , Pro
c. SPIE Vol. 2020, pp. 330-3
39, 1993), and a silicon pn junction that converts a temperature change into a voltage change by a constant forward current (for example, Tomohiro Ishikawa, et.
al. , Proc. SPIE Vol. 3698,
1999).

【０００５】ところで、入射する赤外線の光エネルギー
を吸収構造によって熱エネルギーに変換し、さらにこの
熱エネルギーによる温度変化を上述した熱電変換構造に
よって電気信号に変換するという動作原理からも、その
出力信号である電気的信号は非常に微弱な信号であるこ
とが理解できる。By the way, from the operating principle that the incident infrared light energy is converted into heat energy by an absorption structure and the temperature change due to the heat energy is converted into an electric signal by the above-described thermoelectric conversion structure, the output signal of the output signal is also used. It can be understood that a certain electrical signal is a very weak signal.

【０００６】たとえば、特許第２７１０２２８号に記載
されているように、５０μｍ角程度の大きさの画素を考
えた場合、温度差が１［Ｋ］の被写体（ｄＴｓ＝１
［Ｋ］）を撮像する場合に、画素内部の感熱部の温度
差：ｄＴｄは０．００２［Ｋ］程度である。 これを、
チタン材料からなるボロメータにより抵抗値の変化とし
て読み出せば、ボロメータ抵抗：Ｒを１０［ＫΩ］、抵
抗温度係数：αを０．５［％／Ｋ］、バイアス電流：Ｉ
ｂを１［ｍＡ］とすると、 信号電圧：Ｖｓは、Ｖｓ＝
α・Ｒ・ｄＴｄ・Ｉｂ≒１００［μＶ］である。For example, as described in Japanese Patent No. 2710228, when a pixel having a size of about 50 μm square is considered, an object having a temperature difference of 1 [K] (dTs = 1)
[K]), the temperature difference dTd of the heat-sensitive portion inside the pixel is about 0.002 [K]. this,
If read as a change in the resistance value using a bolometer made of a titanium material, the bolometer resistance: R is 10 [KΩ], the temperature coefficient of resistance: α is 0.5 [% / K], and the bias current is I.
Assuming that b is 1 [mA], the signal voltage: Vs becomes Vs =
α · R · dTd · Ib ≒ 100 [μV].

【０００７】また、最も新しいタイプの熱電変換手段で
ある順バイアスしたシリコンｐｎ接合を用いた場合（
Ｔｏｍｏｈｉｒｏ Ｉｓｈｉｋａｗａ， ｅｔ ａ
ｌ．，Ｐｒｏｃ． ＳＰＩＥ Ｖｏｌ．３６９８， １
９９９）には、バイアス電流：Ｉｂを１０［μＡ］とし
て駆動した場合、温度差が１［Ｋ］の被写体（ｄＴｓ＝
１［Ｋ］）を撮像する場合には、信号電圧：Ｖｓとして
８００［μＶ］を得ることが出来る。（図１０） 近年の非冷却赤外線センサへの要求仕様としては、被写
体の温度差として０．１［Ｋ］程度を識別する温度分解
能が要求されつつある。この場合には、上記の２種類の
熱電変換手段による出力電圧は、各々１０［μＶ］、８
０［μＶ］になる。In the case where a forward-biased silicon pn junction, which is the latest type of thermoelectric conversion means, is used (
Tomohiro Ishikawa, et a
l. Proc. SPIE Vol. 3698, 1
999), a subject having a temperature difference of 1 [K] (dTs =
1 [K]), 800 [μV] can be obtained as the signal voltage: Vs. (FIG. 10) As a required specification for an uncooled infrared sensor in recent years, a temperature resolution for identifying about 0.1 [K] as a temperature difference of a subject is being demanded. In this case, the output voltages of the two types of thermoelectric conversion means are 10 [μV] and 8 [V], respectively.
0 [μV].

【０００８】ところで、これらの赤外線センサの性能を
示す指標として、最も重要なものは温度分解能であり、
被写体の温度差が赤外線センサの雑音電圧と等しくなる
温度差であるＮＥＴＤが用いられることが多い。したが
って、信号電圧を大きくすることと全く同様に、雑音電
圧を低減することが重要であり、上述したＮＥＴＤ＝
０．１［Ｋ］という素子仕様を満たすためには、雑音電
圧として各々１０［μＶ］、８０［μＶ］に抑制するこ
とが必要となる。The most important index indicating the performance of these infrared sensors is the temperature resolution.
NETD, which is a temperature difference at which the temperature difference of the subject becomes equal to the noise voltage of the infrared sensor, is often used. Therefore, it is important to reduce the noise voltage, just like increasing the signal voltage.
In order to satisfy the element specification of 0.1 [K], it is necessary to suppress the noise voltage to 10 [μV] and 80 [μV], respectively.

【０００９】[0009]

【発明が解決しようとする課題】信号出力が大きい順バ
イアスｐｎ接合型の熱電変換手段について、発生する雑
音には以下の種類のものがある。ここでは、一定電流バ
イアス・電圧出力型について考える。The following types of noise are generated in the forward bias pn junction type thermoelectric conversion means having a large signal output. Here, a constant current bias / voltage output type is considered.

【００１０】まず、入射赤外線の光子数のゆらぎに起因
する光ショット雑音：Ｎｐ。First, light shot noise: Np due to fluctuations in the number of photons of incident infrared light.

【００１１】つぎに、熱電変換部の温度のゆらぎに起因
する温度ゆらぎ雑音：Ｎｔ。Next, temperature fluctuation noise: Nt due to temperature fluctuation of the thermoelectric converter.

【００１２】そして、熱電変換部全体の抵抗の両端に発
生する熱雑音（ジョンソン雑音）：Ｎｊ。Then, thermal noise (Johnson noise) generated at both ends of the resistance of the entire thermoelectric converter: Nj.

【００１３】最後に、バイアス電流の電子数のゆらぎに
起因する電流ショット雑音：Ｎｓ。Finally, current shot noise: Ns due to fluctuations in the number of electrons in the bias current.

【００１４】実際には、さらに、熱電変換手段以降の出
力回路等の雑音を考慮することが必要であるが、理想系
として後段の雑音は無いものとして考える。Actually, it is necessary to further consider the noise of the output circuit and the like after the thermoelectric conversion means, but it is assumed that there is no subsequent stage noise as an ideal system.

【００１５】光ショット雑音は、非冷却型赤外線センサ
においては入射光子数が多いために、他の雑音成分と比
較して十分低いので全く無視できる。また、ｐｎ接合型
の熱電変換部は一般にその熱容量：Ｃｔｈが大きい。し
たがって熱電変換部の温度ゆらぎ：δＴ＝（４ｋＴ^２／
Ｃｔｈ）^１／２に起因する雑音出力：ＮｔはＮｊ，Ｎｓ
より一桁程度低く、この温度ゆらぎ雑音を無視しても実
質的に問題は無い。また、仮に、熱容量：Ｃｔｈが相当
量低減されることでＮｔが無視できなくなったとして
も、上記の温度ゆらぎ：δＴは、以下で議論する付加抵
抗：Ｒａおよびバイアス電流：Ｉｂに依存しないことか
ら、以下の議論においてＮｔを無視することに問題は無
い。The light shot noise can be neglected since it is sufficiently low compared to other noise components due to the large number of incident photons in the uncooled infrared sensor. In addition, a pn junction type thermoelectric converter generally has a large heat capacity: Cth. Therefore, the temperature fluctuation of the thermoelectric converter: δT = (4 kT ² /
Cth) Noise output due to ^1/2 : Nt is Nj, Ns
There is substantially no problem even if this temperature fluctuation noise is ignored. Even if Nt cannot be ignored because the heat capacity: Cth is considerably reduced, the temperature fluctuation: δT does not depend on the additional resistance: Ra and the bias current: Ib discussed below. There is no problem in ignoring Nt in the following discussion.

【００１６】残る２つの雑音電圧：Ｎｊ，Ｎｓは式
（１）、（２）で表現される。 Ｎｊ＝（４ｋ・Ｔ・Ｒ・Ｂ）^１／２…（１） Ｎｓ＝Ｒ（２ｑ・Ｂ・Ｉｂ）^１／２…（２） ただし、ｋ：ボルツマン定数。Ｔ：絶対温度。Ｒ：熱電
変換部の抵抗。ｑ：電子電荷。Ｉｂ：バイアス電流。
Ｂ：信号帯域 ところで、Ｎｊ，ＮｓにおけるＲ：熱電変換部の抵抗
は、順バイアスしたｐｎ接合の抵抗：Ｒｐと、ｐｎ接合
に直列的に付加される抵抗：Ｒａからなっており、さら
に、このｐｎ接合の抵抗については、その非線形性か
ら、微分抵抗：Ｒｄ＝ｄＶ／ｄＩを使用することにな
る。したがって、活性化エネルギーの大きい拡散電流が
支配的な領域におけるｐｎ接合の電流−電圧特性の表現
を用いれば（１）（２）式は、以下のようになる。The remaining two noise voltages: Nj and Ns are expressed by equations (1) and (2). Nj = (4k · T · R · B) ^1/2 (1) Ns = R (2q · B · Ib) ^1/2 (2) where k is Boltzmann's constant. T: absolute temperature. R: resistance of the thermoelectric converter. q: electronic charge. Ib: bias current.
B: Signal Band By the way, in Nj and Ns, R: the resistance of the thermoelectric converter is composed of a forward-biased pn junction resistance: Rp and a resistance serially added to the pn junction: Ra. As for the resistance of the pn junction, the differential resistance: Rd = dV / dI is used due to its nonlinearity. Therefore, if the expression of the current-voltage characteristic of the pn junction in a region where the diffusion current having a large activation energy is dominant is used, the expressions (1) and (2) are as follows.

【００１７】ただし、熱電変換の感度を向上する手段と
して有効であることが報告（ Ｔｏｍｏｈｉｒｏ Ｉｓ
ｈｉｋａｗａ， ｅｔ ａｌ．， Ｐｒｏｃ． ＳＰＩ
ＥＶｏｌ．３６９８， １９９９）されているｐｎ接合
の直列接続構造を考慮して、直列接続されているｐｎ接
合数：ｎを考慮している。 Ｎｊ＝（４ｋＴ・（Ｒａ＋ｎＲｄ）・Ｂ）^１／２ ＝（４ｋＴ・（Ｒａ＋ｎｋＴ／ｑＩｂ）・Ｂ）^１／２…（３） Ｎｓ＝（Ｒａ＋Ｒｄ）・（２ｑＢＩｂ）^１／２ ＝（Ｒａ＋ｎｋＴ／ｑＩｂ）・（２ｑＢＩｂ）^１／２…（４） したがって、全雑音：Ｎ_Ｔは、（５）式で表現される。 Ｎ_Ｔ＝（Ｎｊ^２＋Ｎｓ^２）^１／２ ＝（２ｑＢ／Ｉｂ・（ＲａＩｂ＋ｎｋＴ／ｑ）（ＲａＩｂ＋（２＋ｎ）ｋＴ ／ｑ））^１／２…（５） この（５）式より、全雑音を最小にするための、最適な
バイアス電流：Ｉｏｐｔが存在することがわかる。However, it has been reported that the method is effective as a means for improving the sensitivity of thermoelectric conversion (Tomohiro Iso).
hikawa, et al. , Proc. SPI
EVol. 3698, 1999), the number of pn junctions connected in series: n is considered. Nj = (4 kT · (Ra + nRd) · B) ^1/2 = (4 kT · (Ra + nkT / qIb) · B) ^1/2 (3) Ns = (Ra + Rd) · (2qBIb) ^1/2 = (Ra + nkT / qIb) ) · (2qBIb) ^1/2 (4) Therefore, the total noise: _NT is expressed by the equation (5). _NT = (Nj ² + Ns ² ) ^1/2 = (2qB / Ib · (RaIb + nkT / q) (RaIb + (2 + n) kT / q)) ^1/2 (5) From the equation (5), the total noise is calculated. It can be seen that there is an optimum bias current: Iopt to minimize.

【００１８】雑音電圧のバイアス電流依存性の一例を図
１０に示す。図１０においてｈ、赤外線検出画素内部で
発生した雑音は増幅されており、また読み出し回路にお
ける雑音も含まれているので、定量的には（５）式での
説明はできない。しかしながら、上記の増幅率および読
み出し回路で発生する雑音は、バイアス電流に依存しな
いものであることから、（５）式の表現の妥当性を定性
的に示していると考えてよい。FIG. 10 shows an example of the bias current dependency of the noise voltage. In FIG. 10, h, noise generated inside the infrared detection pixel is amplified, and also includes noise in the readout circuit. Therefore, it cannot be quantitatively described by the expression (5). However, since the amplification factor and the noise generated in the readout circuit do not depend on the bias current, it can be considered that the expression of the expression (5) is qualitatively shown.

【００１９】ここで、バイアス電流：Ｉｏｐｔは（６）
式で表現され、その時に全雑音：Ｎ _Ｔは（７）式で表現
される最小値：Ｎｍｉｎをとる。 Ｉｏｐｔ＝（ｎ（ｎ＋２））^１／２・（ｋＴ／ｑ）／Ｒａ…（６） Ｎｍｉｎ＝４・（ｎ＋１＋（ｎ（ｎ＋２））^１／２）・ｋＴＢＲａ…（７） （７）式からも明らかなように、最小雑音：Ｎｍｉｎは
付加抵抗：Ｒａに比例しており、このＲａを低減するこ
とが低雑音化に有効である。この付加抵抗を構成するの
は、たとえば電気信号を出力するための配線抵抗や、感
熱部を半導体基板上の中空上に支持するための脚部に含
まれる配線部の抵抗、配線同士や配線とｐｎ接合とのコ
ンタクト部のコンタクト抵抗等である。Here, the bias current: Iopt is (6)
Where the total noise: N _TIs expressed by equation (7)
Take the minimum value: Nmin. Iopt = (n (n + 2))^1/2・ (KT / q) / Ra (6) Nmin = 4 ・ (n + 1 + (n (n + 2))^1/2) · KTBRa (7) As is clear from equation (7), the minimum noise: Nmin is
Additional resistance: proportional to Ra, it is necessary to reduce this Ra.
Are effective for reducing noise. Make up this additional resistance
For example, wiring resistance for outputting electrical signals,
Includes legs for supporting the hot part above the hollow on the semiconductor substrate.
Resistance of the wiring part to be inserted,
For example, the contact resistance of the contact portion.

【００２０】一方、雑音を最小化する最適なバイアス電
流は、（６）式に示されるように、付加抵抗：Ｒａの低
減に伴い増加する。したがって、低雑音化のためには付
加抵抗：Ｒａの低減とバイアス電流：Ｉｂの増加とを両
立することが必要であることがわかる。On the other hand, the optimal bias current for minimizing noise increases as the additional resistance: Ra decreases, as shown in equation (6). Therefore, it can be seen that it is necessary to achieve both a reduction in the additional resistance: Ra and an increase in the bias current: Ib in order to reduce the noise.

【００２１】バイアス電流：Ｉｂは、ｐｎ接合面積：Ｓ
とｐｎ接合を流れるバイアス電流密度：Ｊｂとの積であ
るが、バイアス電流密度：Ｊｂの増加のみにより高いバ
イアス電流を実現することは困難である。それは、動作
電圧領域の調整によりバイアス電流密度を制御すること
は容易であるが、ｐｎ接合が熱電変換素子であるがゆえ
に、動作電圧領域に対する制約が存在するからである。
すなわち、動作電圧領域については、熱電変換効率の高
い、言い換えれば活性化エネルギーの大きい領域である
必要があり、したがって拡散電流が支配的となるような
電圧領域を使用しなければならない。ｐｎ接合を形成す
る不純物濃度によりその領域は変化するが、その上限の
目安は概ね０．８Ｖ程度であり、それ以上の電圧領域で
は、活性化エネルギーが低い高注入領域となってしま
う。The bias current: Ib is the pn junction area: S
And the bias current density flowing through the pn junction: Jb, but it is difficult to realize a high bias current only by increasing the bias current density: Jb. This is because it is easy to control the bias current density by adjusting the operating voltage region, but because the pn junction is a thermoelectric conversion element, there is a restriction on the operating voltage region.
That is, the operating voltage region needs to be a region having high thermoelectric conversion efficiency, in other words, a region having high activation energy, and therefore, a voltage region in which the diffusion current is dominant must be used. The region varies depending on the impurity concentration forming the pn junction, but the upper limit is approximately 0.8 V, and in the voltage region higher than that, the region becomes a high implantation region with low activation energy.

【００２２】したがって、低雑音化のためにバイアス電
流を増加する場合には、ｐｎ接合面積：Ｓを増加するこ
とが避けられない。特に、低雑音化を目的に、付加抵
抗：Ｒａを大きく低減した場合には、ＳＯＩ（Ｓｉｌｉ
ｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）層内部にプレーナ
構造のｐｎ接合を形成することでｐｎ接合面積：Ｓを増
加することが必要となる。Therefore, when the bias current is increased to reduce noise, it is inevitable to increase the pn junction area: S. In particular, when the additional resistance Ra is greatly reduced for the purpose of noise reduction, the SOI (Sili)
It is necessary to increase the pn junction area: S by forming a pn junction having a planar structure inside a con on insulator (con on insulator) layer.

【００２３】ところで、この順バイアスｐｎ接合を感熱
手段とした赤外線センサにおいては、いわゆるＳＯＩ基
板のＳＯＩ層に熱電変換部を形成し、製造工程の最終段
でバルクシリコン基板をエッチングすることで形成した
中空構造上に支持するという構造を取ることになる。こ
のＳＯＩ層の厚さは、０．０５〜０．２［μｍ］程度と
薄く、通常の単結晶シリコン基板の厚さである５００〜
８００［μｍ］の数千分の一にしかならない。したがっ
て、通常の単結晶シリコン基板を用いて形成したｐｎ接
合と比較して、ＳＯＩ層に大面積のプレーナ構造のｐｎ
接合を形成した場合のｐ領域あるいはｎ領域のいわゆる
シート抵抗が数千倍に増加し、前述の付加抵抗：Ｒａを
大幅に増大してしまう。In the infrared sensor using the forward bias pn junction as a heat-sensitive means, a thermoelectric conversion section is formed on the SOI layer of a so-called SOI substrate, and the bulk silicon substrate is etched at the final stage of the manufacturing process. It will take the structure of supporting on a hollow structure. The thickness of this SOI layer is as thin as about 0.05 to 0.2 [μm], and is 500 to 500 μm, which is the thickness of a normal single crystal silicon substrate.
It is only one thousandth of 800 [μm]. Therefore, as compared with a pn junction formed using a normal single-crystal silicon substrate, a pn junction having a large-area planar structure is formed in the SOI layer.
When a junction is formed, the so-called sheet resistance of the p region or the n region is increased by several thousand times, and the above-mentioned additional resistance: Ra is greatly increased.

【００２４】赤外線入射側、すなわち表面側の不純物領
域については、その不純物領域を金属配線等で裏打ちす
る、いわゆるシャント配線を形成することで問題を回避
することが可能となる。しかし、バルクシリコン基板
側、すなわち裏面側の不純物領域については適当な問題
回避の手段が無かった。With respect to the impurity region on the infrared incident side, that is, the surface side, the problem can be avoided by forming a so-called shunt wiring lined with a metal wiring or the like. However, there is no appropriate means for avoiding the problem with respect to the impurity region on the bulk silicon substrate side, that is, on the back surface side.

【００２５】したがって、従来の順バイアスｐｎ接合型
の非冷却赤外線センサでは、裏面側不純物領域のシート
抵抗成分の存在により、低雑音化が困難であった。Therefore, in the conventional forward-biased pn junction type uncooled infrared sensor, it was difficult to reduce noise due to the presence of the sheet resistance component in the back side impurity region.

【００２６】[0026]

【課題を解決するための手段】本発明によれば、順バイ
アスｐｎ接合型の非冷却赤外線センサの熱電変換部とな
る、ＳＯＩ層に形成されたプレーナ構造のｐｎ接合のバ
ルクシリコン基板側に単結晶シリコン層と積層された金
属シリサイド層が形成されるので、薄いＳＯＩ層におけ
る大面積プレーナ構造ｐｎ接合で問題となっていたシー
ト抵抗成分を大幅に低減することができ、その結果とし
て低雑音・高感度の非冷却赤外線センサを得ることが出
来る。According to the present invention, a planar pn junction formed on an SOI layer and serving as a thermoelectric conversion unit of a forward-bias pn junction type uncooled infrared sensor is formed on the bulk silicon substrate side of a pn junction. Since the metal silicide layer laminated with the crystalline silicon layer is formed, the sheet resistance component, which has been a problem in the large-area planar structure pn junction in the thin SOI layer, can be significantly reduced. An uncooled infrared sensor with high sensitivity can be obtained.

【００２７】また、本発明によれば、順バイアスｐｎ接
合型の非冷却赤外線センサの熱電変換部となる、ＳＯＩ
層に形成されたプレーナ構造のｐｎ接合のバルクシリコ
ン基板側のｐｎ接合面より深い領域に高濃度不純物領域
が形成されるので、薄いＳＯＩ層における大面積プレー
ナ構造ｐｎ接合で問題となっていたシート抵抗成分を大
幅に低減することができ、その結果として低雑音・高感
度の非冷却赤外線センサを得ることが出来る。Further, according to the present invention, an SOI device serving as a thermoelectric converter of a forward-biased pn junction type uncooled infrared sensor is provided.
Since the high-concentration impurity region is formed in a region deeper than the pn junction surface on the bulk silicon substrate side of the pn junction of the planar structure formed in the layer, the sheet having a problem with the large-area planar structure pn junction in the thin SOI layer The resistance component can be greatly reduced, and as a result, an uncooled infrared sensor with low noise and high sensitivity can be obtained.

【００２８】さらに、本発明によれば、順バイアスｐｎ
接合型の非冷却赤外線センサの熱電変換部となる、ＳＯ
Ｉ層に形成されたプレーナ構造ｐｎ接合のｐｎ接合面よ
り深い領域の高濃度不純物領域を、室温以上の温度環境
下での硼素イオン注入により形成しており、イオン注入
した硼素が室温以上の温度環境でイオン注入と同時に単
結晶シリコンの略格子位置に置換されドーパントとなる
際に、多量の結晶欠陥を形成するので、この結晶欠陥を
再結合中心とした拡散電流が増加し、順バイアスｐｎ接
合の電流値を増加することになり、その結果として低雑
音・高感度の非冷却赤外線センサを得ることが出来る。Further, according to the present invention, the forward bias pn
SO, which is a thermoelectric converter of a junction type uncooled infrared sensor
A high-concentration impurity region deeper than the pn junction surface of the planar structure pn junction formed in the I layer is formed by boron ion implantation under a temperature environment of room temperature or higher. In the environment, when a large amount of crystal defects are formed when the ions are implanted into the approximate lattice position of single crystal silicon and become a dopant at the same time as the ion implantation, a diffusion current centering on the crystal defects as a recombination center increases, and a forward bias pn junction is formed. Is increased, and as a result, an uncooled infrared sensor with low noise and high sensitivity can be obtained.

【００２９】本発明によれば、低雑音・高感度の非冷却
赤外線センサを得ることが出来るAccording to the present invention, an uncooled infrared sensor with low noise and high sensitivity can be obtained.

【００３０】[0030]

【発明の実施の形態】以下、本発明の実施例を図を用い
て説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.

【００３１】図１は本発明の第１の実施例に係わる赤外
線センサの全体構成図である。入射赤外線を電気信号に
変換する赤外線検出画素１が半導体基板上に２次元的に
配置され、画素選択のための垂直アドレス回路および水
平アドレス回路が赤外線検出画素アレイ２に隣接配置さ
れ、選択された画素からの信号を順次出力するための出
力部を有している。図１における赤外線検出画素１は順
バイアスされたｐｎ接合であり、画素のｐｎ接合を順バ
イアスするための定電流源も赤外線検出画素アレイ２に
隣接して配置されている。ここで、図１では赤外線検出
画素アレイ２として２行×２列の４画素のアレイを示し
た。FIG. 1 is an overall configuration diagram of an infrared sensor according to a first embodiment of the present invention. An infrared detection pixel 1 for converting incident infrared light into an electric signal is two-dimensionally arranged on a semiconductor substrate, and a vertical address circuit and a horizontal address circuit for pixel selection are arranged adjacent to the infrared detection pixel array 2 and selected. It has an output unit for sequentially outputting signals from the pixels. The infrared detection pixel 1 in FIG. 1 is a forward-biased pn junction, and a constant current source for forward-biasing the pn junction of the pixel is also arranged adjacent to the infrared detection pixel array 2. Here, FIG. 1 shows an array of four pixels of 2 rows × 2 columns as the infrared detection pixel array 2.

【００３２】垂直アドレス回路により選択された赤外線
検出画素行には、定電流源から供給される順バイアス電
流が、垂直信号線３、選択画素、水平アドレス線４の電
流パスを流れ、垂直信号線３に発生した信号電圧は、水
平アドレス回路により順次選択され出力される。In the infrared detecting pixel row selected by the vertical address circuit, a forward bias current supplied from a constant current source flows through the current path of the vertical signal line 3, the selected pixel, and the horizontal address line 4, and the vertical signal line The signal voltage generated at 3 is sequentially selected and output by the horizontal address circuit.

【００３３】図１においては、最も単純な例として、垂
直信号線３に発生した信号電圧を、水平アドレス回路に
より順次選択される列選択トランジスタ５を介して、直
接出力する構造を示しているが、この信号電圧は微弱で
あるので、必要に応じて信号電圧を列単位で増幅する構
造を設けてもよい。FIG. 1 shows, as the simplest example, a structure in which a signal voltage generated on a vertical signal line 3 is directly output via a column selection transistor 5 sequentially selected by a horizontal address circuit. Since this signal voltage is very weak, a structure for amplifying the signal voltage in column units may be provided as necessary.

【００３４】図２には、図１の赤外線検出画素の等価回
路を示す。高感度化のためにｐｎ接合はｎ個直列接続さ
れており、ｐｎ接合に直列に付加抵抗：Ｒａが存在して
いる。FIG. 2 shows an equivalent circuit of the infrared detection pixel of FIG. For high sensitivity, n pn junctions are connected in series, and an additional resistance: Ra exists in series with the pn junction.

【００３５】付加抵抗：Ｒａは、ｐｎ接合と水平アドレ
ス線４およびｐｎ接合と垂直信号線５との間の画素内部
配線抵抗：Ｒｌ、この配線とｐｎ接合とのコンタクト抵
抗：Ｒｃ、およびｐｎ接合のｐ領域およびｎ領域の抵
抗：Ｒｓとからなっている。ここで、画素内部配線抵
抗：Ｒｌは、センサ部と半導体基板との間の熱分離の要
請とのトレードオフとなっており、高感度化のために必
要な熱抵抗の高抵抗化のために、その電気抵抗を必ずし
も十分に低抵抗化することはできない。The additional resistance: Ra is the internal resistance of the pixel between the pn junction and the horizontal address line 4 and between the pn junction and the vertical signal line: R1, the contact resistance between this wiring and the pn junction: Rc, and the pn junction. Resistance of the p region and the n region: Rs. Here, the pixel internal wiring resistance: Rl is a trade-off between the requirement for thermal isolation between the sensor unit and the semiconductor substrate, and is required to increase the thermal resistance required for high sensitivity. However, the electric resistance cannot always be sufficiently reduced.

【００３６】図３は、図２に示す赤外線検出画素の断面
構造と平面構造とを説明するための概略構成図である。
赤外線検出画素は単結晶シリコン支持基板６内部に形成
された中空構造７の上に、赤外線吸収層１８と、熱電変
換のために形成されたＳＯＩ層６内部のｐｎ接合と、こ
のＳＯＩ層６を支持している酸化シリコン層９とから成
るセンサ部１０と、このセンサ部１０を中空構造７上に
支持するとともにセンサ部１０からの電気信号を出力す
るための支持部１１と、このセンサ部１０と垂直信号線
４および水平アドレス線５とを接続する接続部（不図
示）からなっている。センサ部１０および支持部１１が
中空構造７上に設けられることにより、入射赤外線によ
るセンサ部１０の温度の変調を効率良く行う構造になっ
ている。図３では、ｎ＝２の場合の構造を示している。FIG. 3 is a schematic configuration diagram for explaining a sectional structure and a planar structure of the infrared detecting pixel shown in FIG.
The infrared detection pixels are formed by forming an infrared absorption layer 18, a pn junction inside the SOI layer 6 formed for thermoelectric conversion, and the SOI layer 6 on the hollow structure 7 formed inside the single crystal silicon support substrate 6. A sensor section 10 comprising a supporting silicon oxide layer 9; a support section 11 for supporting the sensor section 10 on the hollow structure 7 and outputting an electric signal from the sensor section 10; And a connection portion (not shown) for connecting the vertical signal line 4 and the horizontal address line 5. Since the sensor section 10 and the support section 11 are provided on the hollow structure 7, the temperature of the sensor section 10 can be efficiently modulated by incident infrared rays. FIG. 3 shows a structure when n = 2.

【００３７】図３に示す赤外線検出画素の製造工程を、
図４を用いて説明する。The manufacturing process of the infrared detection pixel shown in FIG.
This will be described with reference to FIG.

【００３８】まず、半導体基板として単結晶シリコン支
持基板６上に酸化シリコン層９、ポリシリコン層１２、
金属シリサイド層１３、単結晶シリコン層８が順次積層
された基板を準備する（図４（ａ））。この基板は、Ｓ
ＭＩ（Ｓｉｌｉｃｏｎ−ｏｎ−Ｍｅｔａｌ−ｏｎ−Ｉｎ
ｓｕｌａｔｏｒ）基板として知られている（Ｗ．Ｌ．Ｇ
ｏｈ ｅｔ ａｌ．， ＩＥＥＥ Ｅｌｅｃｔｒｏｎ
Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ， Ｖｏｌ．２０， Ｎ
ｏ．５，ｐ．２１２）。First, as a semiconductor substrate, a silicon oxide layer 9, a polysilicon layer 12,
A substrate on which a metal silicide layer 13 and a single-crystal silicon layer 8 are sequentially stacked is prepared (FIG. 4A). This substrate is S
MI (Silicon-on-Metal-on-In)
(W. L. G. sullator) substrate
oh et al. , IEEE Electron
Device Letters, Vol. 20, N
o. 5, p. 212).

【００３９】次に、素子分離としてＳＴＩ（Ｓｈａｌｌ
ｏｗ−Ｔｒｅｎｃｈ−Ｉｓｏｌａｔｉｏｎ）と同様の工
程を行う。すなわち、フォトリソグラフィー等の技術を
もちいて素子分離領域を定義し、素子分離領域の単結晶
シリコン層８、金属シリサイド層１３、ポリシリコン層
１２をエッチング除去した後に、酸化シリコン膜１４を
ＣＶＤ（Ｃｈｅｍｉｃａｌ−Ｖａｐｏｒ−Ｄｅｐｏｓｉ
ｔｉｏｎ）等の技術により埋め込み、ＣＭＰ（Ｃｈｅｍ
ｉｃａｌ−Ｍｅｃｈａｎｉｃａｌ−Ｐｏｌｉｓｈｉｎ
ｇ）等の技術で平坦化する（図４（ｂ））。このとき、
支持部１１の領域も素子分離領域として定義され、酸化
シリコン膜１４が埋め込まれることは言うまでも無い。Next, STI (Shall) is used as element isolation.
ow-Trench-Isolation). That is, an element isolation region is defined using a technique such as photolithography, and after the single crystal silicon layer 8, the metal silicide layer 13, and the polysilicon layer 12 in the element isolation region are removed by etching, the silicon oxide film 14 is formed by CVD (Chemical). -Vapor-Deposi
) and CMP (Chem)
ical-Mechanical-Polishin
g) or the like (FIG. 4B). At this time,
The region of the support 11 is also defined as an element isolation region, and it goes without saying that the silicon oxide film 14 is embedded.

【００４０】次に、アドレス回路、出力部、定電流源等
の周辺回路のソース・ドレイン領域と同様にセンサ部の
ｐｎ接合のためのｎ型不純物領域１５をフォトリソグラ
フィー技術とイオン注入等のドーピング技術とにより形
成する（図４（ｃ））。Next, the n-type impurity region 15 for the pn junction of the sensor portion as well as the source / drain regions of the peripheral circuit such as the address circuit, the output portion, and the constant current source are formed by photolithography and doping such as ion implantation. (FIG. 4C).

【００４１】次に、周辺回路およびｐｎ接合の配線のた
めのコンタクトホール１６形成、および金属配線１７形
成の、いわゆるメタライゼーション工程を行う。Next, a so-called metallization step of forming a contact hole 16 for a peripheral circuit and a wiring of a pn junction and forming a metal wiring 17 is performed.

【００４２】次に、センサ部には赤外線吸収層を形成す
るが、メタライゼーション工程において形成する層間絶
縁膜およびパッシベーション膜１８を流用することも可
能である（図４（ｄ））。Next, an infrared absorbing layer is formed in the sensor portion, but the interlayer insulating film and the passivation film 18 formed in the metallization step can be used (FIG. 4D).

【００４３】最後に、中空構造を形成するためのエッチ
ングホール１９をＲＩＥ（Ｒｅａｃｔｉｖｅ−Ｉｏｎ−
Ｅｔｃｈｉｎｇ）等により形成し、このエッチングホー
ル１９を介して単結晶シリコンのエッチャントとして、
たとえばＴＭＡＨ（Ｔｅｔｒａ−Ｍｅｔｈｙｌ−Ａｍｍ
ｏｎｉｕｍ−Ｈｙｄｒｏｘｉｄｅ）等の薬液を用いた単
結晶シリコンの異方性エッチングを行うことで、単結晶
シリコン支持基板６内部に中空構造７を形成し、図３の
赤外線検出画素の構造を得ることができる。Finally, an etching hole 19 for forming a hollow structure is formed by RIE (Reactive-Ion-
Etching) or the like, and as an etchant of single crystal silicon through this etching hole 19,
For example, TMAH (Tetra-Methyl-Amm)
The hollow structure 7 is formed inside the single crystal silicon support substrate 6 by performing anisotropic etching of the single crystal silicon using a chemical solution such as onium-hydroxide) to obtain the structure of the infrared detection pixel of FIG. it can.

【００４４】もちろん、周辺回路で用いるトランジスタ
形成のためのゲート電極形成工程が必要なことは言うま
でも無いが、赤外線検出画素の製造工程とは直接の関係
が無い工程であるので、上記の説明の中では省略してい
る。Needless to say, a gate electrode forming step for forming a transistor used in a peripheral circuit is necessary. However, since the step is not directly related to a manufacturing step of an infrared detecting pixel, the above description is omitted. It is omitted in.

【００４５】図３に示されるように、本実施例のセンサ
構造においては、ＳＯＩ層８の底部に金属シリサイド層
１３が積層形成されているので、センサ部のｐｎ接合に
付加されるｐ領域のシート抵抗は、低抵抗の金属シリサ
イド層１３により裏打ちされることになり、図２に示さ
れる付加抵抗：Ｒａを大幅に低減可能となり、その結果
として大幅な雑音低減が可能となる。As shown in FIG. 3, in the sensor structure of this embodiment, since the metal silicide layer 13 is formed on the bottom of the SOI layer 8, the p region added to the pn junction of the sensor portion is formed. The sheet resistance is backed by the low-resistance metal silicide layer 13, so that the additional resistance: Ra shown in FIG. 2 can be greatly reduced, and as a result, the noise can be significantly reduced.

【００４６】ここで、図３、４に示した金属シリサイド
層１３と酸化シリコン層９との間のポリシリコン層１２
については、ＳＭＩ基板を製造する際に必要とされるも
のであり、本実施例において必ずしも必要な構造ではな
い。Here, the polysilicon layer 12 between the metal silicide layer 13 and the silicon oxide layer 9 shown in FIGS.
Is required when manufacturing an SMI substrate, and is not necessarily required in the present embodiment.

【００４７】雑音低減の効果について、その一例を以下
に示す。An example of the effect of noise reduction will be described below.

【００４８】ｐ型にドープされたＳＯＩ層８の不純物濃
度が、アクセプタ密度：Ｎａ＝２×１０^１５［ｃ
ｍ^−３］で、ＳＯＩ層の厚さが０．１［μｍ］、センサ
部に形成されるｐｎ接合の深さが０．０５［μｍ］とす
る。上記のアクセプタ密度における単結晶シリコンの抵
抗率は約６［Ωｃｍ］であるので、ＳＯＩ底部のｐ領域
のシート抵抗は、６［Ωｃｍ］／０．０５［μｍ］≒１
×１０^６［Ω／ｓｑ．］にもなる。この値は、たかだか
数百Ωのコンタクト抵抗：Ｒｃや、数ＫΩの画素内部配
線抵抗：Ｒｌより３桁も高い値であり、付加抵抗：Ｒａ
は、このｐ領域のシート抵抗に支配されてしまう。たと
えば、Ｔ＝３００［Ｋ］、信号帯域：Ｂ＝１０［ＫＨ
ｚ］、Ｒａ＝１［ＭΩ］、ｎ＝８とすれば、最適電流：
Ｉｏｐｔと最小雑音電圧：Ｎｍｉｎは、式（６）、
（７）より各々２．３×１０^−７［Ａ］、５．５×１０
^−５［Ｖ］になる。すなわち、動作電圧領域やｐｎ接合
面積からの制約により制限されてしまうバイアス電流
が、仮に最適バイアス電流：Ｉｏｐｔに設定できたとし
ても、約５０［μＶ］もの雑音電圧が発生することにな
る。実際には、画素内部における温度揺らぎ雑音や、読
み出し回路において発生する雑音が発生することにな
る。The impurity concentration of the p-type doped SOI layer 8 is changed to an acceptor density: Na = 2 × 10 ¹⁵ [c
m ⁻³ ], the thickness of the SOI layer is 0.1 [μm], and the depth of the pn junction formed in the sensor portion is 0.05 [μm]. Since the resistivity of single crystal silicon at the above acceptor density is about 6 [Ωcm], the sheet resistance of the p region at the bottom of the SOI is 6 [Ωcm] /0.05 [μm] ≒ 1.
× 10 ⁶ [Ω / sq. ]. This value is a value which is three orders of magnitude higher than the contact resistance: Rc of several hundred Ω at the most and the internal wiring resistance of the pixel: Rl of several KΩ, and the additional resistance: Ra
Is dominated by the sheet resistance in the p region. For example, T = 300 [K], signal band: B = 10 [KH]
z], Ra = 1 [MΩ], and n = 8, the optimum current is:
Iopt and the minimum noise voltage: Nmin are given by Equation (6),
2.3 × 10 ⁻⁷ [A] and 5.5 × 10 each from (7)
^-5 [V]. That is, even if the bias current, which is limited by the restrictions of the operating voltage region and the pn junction area, can be set to the optimum bias current: Iopt, a noise voltage of about 50 [μV] is generated. Actually, temperature fluctuation noise inside the pixel and noise generated in the readout circuit are generated.

【００４９】一方、ＳＭＩ基板を用いれば、シート抵抗
成分は裏面に形成されている低抵抗の金属シリサイド層
１３のシート抵抗に支配される。たとえば、金属シリサ
イド層１３として、厚さが１２０［ｎｍ］のタングステ
ンシリサイド層を形成すれば、上記のシート抵抗はｐ型
ＳＯＩ層８の不純物濃度やＳＯＩ層の厚さに依らず約
２．５［Ω／ｓｑ．］という非常に低い値となる。した
がって、赤外線センサ画素に含まれる付加抵抗：Ｒａへ
のシート抵抗の影響はほぼ無視できることになり、その
結果センサ画素内部で発生する雑音を大幅に低減するこ
とが可能となる。On the other hand, if an SMI substrate is used, the sheet resistance component is governed by the sheet resistance of the low-resistance metal silicide layer 13 formed on the back surface. For example, if a tungsten silicide layer having a thickness of 120 [nm] is formed as the metal silicide layer 13, the above-mentioned sheet resistance becomes about 2.5 regardless of the impurity concentration of the p-type SOI layer 8 and the thickness of the SOI layer. [Ω / sq. ] Is a very low value. Therefore, the effect of the sheet resistance on the additional resistance Ra included in the infrared sensor pixel can be almost ignored, and as a result, noise generated inside the sensor pixel can be significantly reduced.

【００５０】すなわち、本実施例に示すように、ＳＭＩ
基板を用いることで、上記のシート抵抗成分を２．５
［Ω／ｓｑ．］にまで低減すれば、付加抵抗：Ｒａは画
素内部配線抵抗：Ｒｌにより支配される。すなわち、Ｒ
ａ≒Ｒｌとなり、その値は数ＫΩに過ぎない。仮に、Ｒ
ａ＝２［ＫΩ］として、その他の温度、信号帯域等を上
記の計算と同一条件として計算すると、最適電流：Ｉｏ
ｐｔと最小雑音電圧：Ｎｍｉｎは、式（６）、（７）よ
り各々１．２×１０^−４［Ａ］、２．４×１０
^{− ６}［Ｖ］になる。したがって、従来構造との単純比較
からは、雑音電圧が約１／２０にも低減されている。実
際には、動作電圧範囲とｐｎ接合面積の制約から、バイ
アス電流が最適電流より低くなってしまう場合もある
が、その条件を考慮したとしても、雑音電圧を大幅に低
減可能であることは明らかである。That is, as shown in this embodiment, the SMI
By using a substrate, the above-described sheet resistance component is reduced to 2.5
[Ω / sq. ], The additional resistance: Ra is governed by the pixel internal wiring resistance: Rl. That is, R
a ≒ Rl, the value of which is only a few KΩ. If R
When a = 2 [KΩ] and other temperatures, signal bands, and the like are calculated under the same conditions as the above calculation, the optimum current: Io
pt and the minimum noise voltage: Nmin are respectively 1.2 × 10 ⁻⁴ [A] and 2.4 × 10 from Equations (6) and (7).
^- become ⁶ [V]. Therefore, from a simple comparison with the conventional structure, the noise voltage is reduced to about 1/20. In practice, the bias current may be lower than the optimum current due to the restrictions on the operating voltage range and the pn junction area, but it is clear that the noise voltage can be significantly reduced even when the conditions are considered. It is.

【００５１】この、ｐｎ接合を構成するｐ型領域あるい
はｎが他領域のシート抵抗成分の影響を低減するため
に、ｐｎ接合をプレーナ構造ではなく横方向のいわゆる
ラテラル構造とする方法があり、その具体的な構造も報
告されている（Ｔｏｍｏｈｉｒｏ Ｉｓｈｉｋａｗａ，
ｅｔ ａｌ．， Ｐｒｏｃ． ＳＰＩＥ Ｖｏｌ．３
６９８， １９９９）（図９）。しかし、ＳＯＩ層内部
に形成したラテラル構造のｐｎ接合においては、ＳＯＩ
層が薄いために、ｐｎ接合面積を拡大することが困難で
あり、したがって雑音電圧を最小化するためのバイアス
電流での動作をおこなうためには、前述した動作電圧範
囲の上限の目安となる０．８［Ｖ］以上の電圧領域での
動作が必要となる。実際に、上記の報告（Ｔｏｍｏｈｉ
ｒｏ Ｉｓｈｉｋａｗａ， ｅｔ ａｌ．， Ｐｒｏ
ｃ． ＳＰＩＥ Ｖｏｌ．３６９８，１９９９）におい
てＦｉｇ．８に示されている雑音電圧と感度のバイアス
電流依存性（図１０）においても、バイアス電流を５０
［μＡ］とした場合に雑音が最小になるにもかかわら
ず、バイアス電流の増加に伴う感度低下のために、バイ
アス電流を１０［μＡ］と設定することでＮＥＴＤを最
小にしている。もちろん、図１０における雑音電圧に
は、センサ部からの信号読み出しに起因する、いわゆる
読み出し雑音も含まれているが、上記の報告において示
される読み出し回路における雑音はバイアス電流に依存
しないことが明らかであるので、上記の議論の内容とは
無関係であることは言うまでも無い。In order to reduce the influence of the sheet resistance component of the p-type region or n constituting the pn junction in the other region, there is a method in which the pn junction is formed not in a planar structure but in a lateral so-called lateral structure. The specific structure has also been reported (Tomohiro Ishikawa,
et al. , Proc. SPIE Vol. Three
698, 1999) (FIG. 9). However, in a lateral structure pn junction formed inside the SOI layer, the SOI
Since the layer is thin, it is difficult to increase the pn junction area. Therefore, in order to operate with a bias current for minimizing a noise voltage, the above-mentioned reference value of the upper limit of the operating voltage range is set to 0. Operation in a voltage range of .8 [V] or more is required. In fact, the above report (Tomohi
ro Ishikawa, et al. , Pro
c. SPIE Vol. 3698, 1999) in FIG. 8, the bias current depends on the bias current (FIG. 10).
Although the noise is minimized when [μA] is set, the NETD is minimized by setting the bias current to 10 [μA] because the sensitivity decreases with an increase in the bias current. Of course, the noise voltage in FIG. 10 includes so-called read noise caused by signal reading from the sensor unit, but it is clear that the noise in the read circuit shown in the above report does not depend on the bias current. It goes without saying that it has nothing to do with the above discussion.

【００５２】すなわち、本実施例によれば、感度低下が
発生しない電圧領域において、センサ部で発生する雑音
を最小にすることが可能であり、また、この最小化され
た雑音についても、前述のとおり付加抵抗：Ｒａを十分
に低減しているので、高感度かつ低雑音、すなわち、温
度分解能が高い赤外線センサを得ることができる。That is, according to the present embodiment, it is possible to minimize the noise generated in the sensor section in the voltage region where the sensitivity does not decrease, and the minimized noise is also reduced as described above. As described above, since the additional resistance Ra is sufficiently reduced, an infrared sensor having high sensitivity and low noise, that is, high temperature resolution can be obtained.

【００５３】さらに、本実施例の構造によれば、入射赤
外線による温度変化を熱電変換により、電気信号に変換
するセンサ部の温度が均一になるという効果もある。す
なわち、ＳＯＩ層８の底部に熱伝導率が高い金属シリサ
イド層１３が形成されることにより、ｐｎ接合が形成さ
れるＳＯＩ層８の温度が均一になり、複数のＳＯＩ層８
を内包するセンサ部１０の温度も均一となる。その結
果、すべてのＳＯＩ層８の温度が等しくなることにな
る。この温度均一化の効果は、入射赤外線が単位画素の
中心に入射しない場合に有効となる。たとえば、入射赤
外線がセンサ部１０の１／２の領域に入射しているよう
な場合には、赤外線が入射しているＳＯＩ層と、赤外線
が入射していないＳＯＩ層との温度が均一化されている
方が、電気出力が大きくなるからである。Further, according to the structure of the present embodiment, there is also an effect that the temperature of the sensor unit for converting a temperature change due to incident infrared rays into an electric signal by thermoelectric conversion becomes uniform. That is, since the metal silicide layer 13 having a high thermal conductivity is formed at the bottom of the SOI layer 8, the temperature of the SOI layer 8 where the pn junction is formed becomes uniform, and the plurality of SOI layers 8 are formed.
, The temperature of the sensor unit 10 containing the same also becomes uniform. As a result, the temperatures of all SOI layers 8 become equal. This temperature uniforming effect is effective when incident infrared rays do not enter the center of the unit pixel. For example, when incident infrared rays are incident on a half area of the sensor unit 10, the temperatures of the SOI layer on which the infrared rays are incident and the SOI layer on which the infrared rays are not incident are equalized. The reason for this is that the electrical output increases when the power supply is performed.

【００５４】また、本実施例の構造によれば、入射赤外
線をより有効に吸収することが可能となるという効果も
ある。すなわち、入射赤外線のうち、赤外線吸収層１８
を透過した赤外線は、入射赤外線に対して透明なＳＯＩ
層８を透過する。本実施例によれば、ＳＯＩ層８の底部
には、赤外線反射率が高い金属シリサイド層１３が形成
されており、透過した赤外線は金属シリサイド層１３に
より反射され、再度赤外線吸収層１８による吸収を受け
る。したがって、本実施例によれば、入射赤外線に対す
る吸収率を高めることが可能となり、さらに高感度にな
るという効果もある。Further, according to the structure of this embodiment, there is an effect that incident infrared rays can be more effectively absorbed. That is, of the incident infrared rays, the infrared absorbing layer 18
The infrared light that has passed through the
Permeates through layer 8. According to the present embodiment, the metal silicide layer 13 having a high infrared reflectance is formed at the bottom of the SOI layer 8, and the transmitted infrared rays are reflected by the metal silicide layer 13 and absorbed by the infrared absorption layer 18 again. receive. Therefore, according to the present embodiment, it is possible to increase the absorptance for incident infrared rays, and there is an effect that the sensitivity is further increased.

【００５５】次に、本発明の第２の実施例について説明
する。本実施例にかかわる赤外線センサの全体構成、お
よび赤外線検出画素の等価回路は、第１の実施例と同様
に各々図１および図２であり、その説明は省略する。Next, a second embodiment of the present invention will be described. The entire configuration of the infrared sensor and the equivalent circuit of the infrared detection pixel according to the present embodiment are respectively shown in FIGS. 1 and 2 as in the first embodiment, and the description thereof is omitted.

【００５６】図５は、本実施例にかかわる赤外線検出画
素の断面構造と平面構造とを説明するための概略構造図
である。図５に示した構造は、第１の実施例で示した図
３とほぼ同様のものであるが、ＳＯＩ層８の底部に金属
シリサイド層１３は積層形成されていない。第１の実施
例における金属シリサイド層１３の効果を得るために、
ＳＯＩ層８の底部には高不純物濃度のｐ＋領域２０が形
成されている。FIG. 5 is a schematic structural diagram for explaining a sectional structure and a planar structure of an infrared detecting pixel according to the present embodiment. The structure shown in FIG. 5 is substantially the same as that shown in FIG. 3 in the first embodiment, except that the metal silicide layer 13 is not formed on the bottom of the SOI layer 8. In order to obtain the effect of the metal silicide layer 13 in the first embodiment,
At the bottom of SOI layer 8, p + region 20 having a high impurity concentration is formed.

【００５７】図５に示す赤外線検出画素の製造工程を図
６を用いて説明する。The manufacturing process of the infrared detection pixel shown in FIG. 5 will be described with reference to FIG.

【００５８】まず、半導体基板として単結晶シリコン支
持基板６上に酸化シリコン層９、単結晶シリコン層８が
順次積層された、いわゆるＳＯＩ基板を準備する（図６
（ａ））。First, a so-called SOI substrate in which a silicon oxide layer 9 and a single crystal silicon layer 8 are sequentially laminated on a single crystal silicon support substrate 6 as a semiconductor substrate is prepared (FIG. 6).
(A)).

【００５９】次に素子分離としてＳＴＩ（Ｓｈａｌｌｏ
ｗ−Ｔｒｅｎｃｈ−Ｉｓｏｌａｔｉｏｎ）と同様の工程
を行う。すなわち、フォトリソグラフィー等の技術をも
ちいて素子分離領域を定義し、素子分離領域の単結晶シ
リコン層をエッチング除去した後に、酸化シリコン膜１
４をＣＶＤ（Ｃｈｅｍｉｃａｌ−Ｖａｐｏｒ−Ｄｅｐｏ
ｓｉｔｉｏｎ）等の技術により埋め込み、ＣＭＰ（Ｃｈ
ｅｍｉｃａｌ−Ｍｅｃｈａｎｉｃａｌ−Ｐｏｌｉｓｈｉ
ｎｇ）等の技術で平坦化する。素子分離の方法は、特に
ＳＴＩに限定するものでは無く、その他の素子分離方法
として、たとえばＬＯＣＯＳ法を用いることも可能であ
る。Next, STI (Shallo) is used as element isolation.
(W-Trench-Isolation). That is, an element isolation region is defined by using a technique such as photolithography, and after the single crystal silicon layer in the element isolation region is removed by etching, the silicon oxide film 1 is removed.
4 by CVD (Chemical-Vapor-Depo)
embedded by a technique such as position
electronic-Mechanical-Polish
ng) or the like. The element isolation method is not particularly limited to STI, and for example, a LOCOS method can be used as another element isolation method.

【００６０】このとき、支持部１１の領域も素子分離領
域として定義され、酸化シリコン膜１４が埋め込まれる
ことは言うまでも無い。（図６（ｂ）） 次に、アドレス回路、出力部、定電流源等の周辺回路の
ソース・ドレイン領域と同様にセンサ部のｐｎ接合のた
めのｎ型不純物領域１５をフォトリソグラフィー技術と
イオン注入等のドーピング技術とにより形成する。At this time, it is needless to say that the region of the support portion 11 is also defined as an element isolation region, and the silicon oxide film 14 is embedded. (FIG. 6 (b)) Next, the n-type impurity region 15 for the pn junction of the sensor unit is formed by photolithography and ion implantation in the same manner as the source / drain regions of peripheral circuits such as an address circuit, an output unit, and a constant current source. It is formed by a doping technique such as implantation.

【００６１】たとえば、ＳＯＩ基板としてＳＯＩ層８の
ｐ型不純物濃度が２×１０^１５［ｃｍ^−３］で、ＳＯＩ
層８の厚さが４００［ｎｍ］の基板を用いて、ｐｎ接合
形成のためのｎ型不純物ドーピング工程として、砒素イ
オンをイオン注入量が５×１０^１５［ｃｍ^−２］、イオ
ン注入エネルギーが４０［ＫｅＶ］のイオン注入を行
う。For example, when the p-type impurity concentration of the SOI layer 8 as the SOI substrate is 2 × 10 ¹⁵ [cm ⁻³ ],
An n-type impurity doping step for forming a pn junction is performed using a substrate having a thickness of 400 [nm] as a layer 8 and arsenic ions with an ion implantation amount of 5 × 10 ¹⁵ [cm ⁻² ] and ion implantation energy of 40 [KeV] ion implantation is performed.

【００６２】このｐｎ接合形成のための不純物ドーピン
グ工程の前後のいずれかの工程において、図５の高不純
物濃度層２０形成のための不純物ドーピングを行う。In any of the steps before and after the impurity doping step for forming the pn junction, impurity doping for forming the high impurity concentration layer 20 shown in FIG. 5 is performed.

【００６３】赤外線検出画素部を除く領域をフォトレジ
スト等のマスク材により保護した状態で、ｐ型不純物を
イオン注入する。本実施例では、ｐ型不純物として単体
の硼素イオンを室温でイオン注入しており、イオン注入
の加速エネルギーが１３０［ＫｅＶ］、イオン注入量が
８×１０^１４［ｃｍ^−２］なる条件でのイオン注入を行
う（図６（ｃ））。While a region other than the infrared detection pixel portion is protected by a mask material such as a photoresist, a p-type impurity is ion-implanted. In this embodiment, a single boron ion is implanted as a p-type impurity at room temperature, and the acceleration energy of the ion implantation is 130 [KeV] and the ion implantation amount is 8 × 10 ¹⁴ [cm ⁻² ]. Ion implantation is performed (FIG. 6C).

【００６４】上記の硼素イオン注入の後に、不純物活性
化工程として１０３５［℃］、２０［秒］のＲＴＡ（Ｒ
ａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）をおこなっ
た場合の赤外線検出画素部の不純物プロファイルを図７
に示す。After the above boron ion implantation, RTA (R) (R) of 1035 [° C.] and 20 [sec] is performed as an impurity activation step.
FIG. 7 shows an impurity profile of the infrared detection pixel portion when an amplifying thermal annealing is performed.
Shown in

【００６５】ｐｎ接合は、表面から深さ約１００［ｎ
ｍ］の位置に形成され、接合部近傍での不純物濃度は約
１０^１８［ｃｍ^−３］である。The pn junction has a depth of about 100 [n] from the surface.
m], and the impurity concentration near the junction is about 10 ¹⁸ [cm ⁻³ ].

【００６６】また、ｐｎ接合より深い領域には、ｐ型不
純物濃度が高い領域が形成されており、表面から３００
［ｎｍ］以上の深い領域には、２×１０^１９［ｃ
ｍ^−３］以上の高不純物濃度領域が形成される。Further, in a region deeper than the pn junction, a region having a high p-type impurity concentration is formed.
In a region deeper than [nm], 2 × 10 ¹⁹ [c
m ⁻³ ] or more.

【００６７】次に、周辺回路およびｐｎ接合の配線のた
めのコンタクトホール１６形成、および金属配線１７形
成の、いわゆるメタライゼーション工程を行う。Next, a so-called metallization step of forming a contact hole 16 for a peripheral circuit and a wiring of a pn junction and forming a metal wiring 17 is performed.

【００６８】次に、センサ部には赤外線吸収層を形成す
るが、メタライゼーション工程において形成する層間絶
縁膜およびパッシベーション膜１８を流用することも可
能である（図６（ｄ））。Next, an infrared absorbing layer is formed in the sensor portion, but the interlayer insulating film and the passivation film 18 formed in the metallization step can be used (FIG. 6D).

【００６９】最後に、中空構造を形成するためのエッチ
ングホール１９をＲＩＥ（Ｒｅａｃｔｉｖｅ−Ｉｏｎ−
Ｅｔｃｈｉｎｇ）等により形成し、このエッチングホー
ル１９を介して単結晶シリコンのエッチャントとして、
たとえばＴＭＡＨ（Ｔｅｔｒａ−Ｍｅｔｈｙｌ−Ａｍｍ
ｏｎｉｕｍ−Ｈｙｄｒｏｘｉｄｅ）等の薬液を用いた単
結晶シリコンの異方性エッチングを行うことで、単結晶
シリコン支持基板６内部に中空構造７を形成し、図５の
赤外線検出画素の構造を得ることができる（図６
（ｅ）） もちろん、周辺回路で用いるトランジスタ形成のための
ゲート電極形成工程が必要なことは言うまでも無いが、
赤外線検出画素の製造工程とは直接の関係が無い工程で
あるので、上記の説明の中では省略している。Finally, an etching hole 19 for forming a hollow structure is formed in RIE (Reactive-Ion-
Etching) or the like, and as an etchant of single crystal silicon through this etching hole 19,
For example, TMAH (Tetra-Methyl-Amm)
The hollow structure 7 is formed inside the single crystal silicon support substrate 6 by performing anisotropic etching of single crystal silicon using a chemical solution such as onium-hydroxide) to obtain the structure of the infrared detection pixel of FIG. Yes (Fig. 6
(E)) Needless to say, a gate electrode forming step is necessary for forming a transistor used in a peripheral circuit.
Since the process has no direct relation to the manufacturing process of the infrared detection pixel, it is omitted in the above description.

【００７０】本実施例によれば、図５および図７に示さ
れる、ｐｎ接合より深い領域に形成された高濃度不純物
領域２０の存在により、プレーナ構造のｐｎ接合におけ
るシート抵抗成分を大幅に低減することが可能となり、
その結果として低雑音の赤外線センサを得ることが可能
となる。According to the present embodiment, the presence of the high-concentration impurity region 20 formed in a region deeper than the pn junction shown in FIGS. 5 and 7 greatly reduces the sheet resistance component in the pn junction having the planar structure. It is possible to
As a result, a low-noise infrared sensor can be obtained.

【００７１】すでに述べた第１の実施例の説明と同様
に、従来構造との比較を行う。Similar to the description of the first embodiment, a comparison with the conventional structure is made.

【００７２】今回の場合には、ＳＯＩ層８の厚さと、ｐ
ｎ接合の深さを、いずれも本実施例と同一の値として比
較することにする。In this case, the thickness of the SOI layer 8 and p
The depth of the n-junction will be compared with the same value in this embodiment.

【００７３】従来型のプレーナ構造の場合には、ｐ型に
ドープされたＳＯＩ層８の不純物濃度が、アクセプタ密
度：Ｎａ＝２×１０^１５［ｃｍ^−３］で、ＳＯＩ層８の
厚さが４００［ｎｍ］、センサ部に形成されるｐｎ接合
の深さが１００［ｎｍ］とする。上記のアクセプタ密度
における単結晶シリコンの抵抗率は約６［Ωｃｍ］であ
るので、ＳＯＩ底部のｐ領域のシート抵抗は、６［Ωｃ
ｍ］／０．３［μｍ］≒２×１０^５［Ω／ｓｑ．］にも
なる。この値は、たかだか数百Ωのコンタクト抵抗：Ｒ
ｃや、数ＫΩの画素内部配線抵抗：Ｒｌより２桁も高い
値であり、付加抵抗：Ｒａは、このｐ領域のシート抵抗
に支配されてしまう。たとえば、Ｔ＝３００［Ｋ］、信
号帯域：Ｂ＝１０［ＫＨｚ］、そしてｎ＝８とすれば、
最適電流：Ｉｏｐｔと最小雑音電圧：Ｎｍｉｎは、式
（６）、（７）より各々１．２×１０^−６［Ａ］、２．
４×１０^−５［Ｖ］になる。すなわち、動作電圧領域や
ｐｎ接合面積からの制約により制限されてしまうバイア
ス電流が、仮に最適バイアス電流：Ｉｏｐｔに設定でき
たとしても、２４［μＶ］もの雑音電圧が発生すること
になる。実際には、画素内部における温度揺らぎ雑音
や、読み出し回路において発生する雑音が発生すること
になる。In the case of the conventional planar structure, the impurity concentration of the p-type doped SOI layer 8 is such that the acceptor density is Na = 2 × 10 ¹⁵ [cm ⁻³ ] and the thickness of the SOI layer 8 is 400 [nm], and the depth of the pn junction formed in the sensor section is 100 [nm]. Since the resistivity of single crystal silicon at the above acceptor density is about 6 [Ωcm], the sheet resistance of the p region at the bottom of the SOI is 6 [Ωc
m] /0.3 [μm] ≒ 2 × 10 ⁵ [Ω / sq. ]. This value is at most several hundred ohms of contact resistance: R
The value is two digits higher than c or a several KΩ pixel internal wiring resistance: Rl, and the additional resistance: Ra is dominated by the sheet resistance in the p region. For example, if T = 300 [K], signal band: B = 10 [KHz], and n = 8,
From the equations (6) and (7), the optimum current: Iopt and the minimum noise voltage: Nmin are 1.2 × 10 ⁻⁶ [A].
It becomes 4 × 10 ⁻⁵ [V]. That is, even if the bias current, which is limited by the restrictions of the operating voltage region and the pn junction area, can be set to the optimal bias current: Iopt, a noise voltage of 24 [μV] is generated. Actually, temperature fluctuation noise inside the pixel and noise generated in the readout circuit are generated.

【００７４】一方、本実施例によれば、実施にはシート
抵抗に寄与する深さ１００〜３００［ｎｍ］の低不純物
濃度領域の効果を無視して、深さ３００［ｎｍ］以上の
高不純物濃度領域２０のみがシート抵抗に寄与すると仮
定しても、そのシート抵抗は十分に低減される。On the other hand, according to the present embodiment, the effect of the low impurity concentration region having a depth of 100 to 300 [nm] which contributes to the sheet resistance is neglected, and the high impurity having a depth of 300 [nm] or more is ignored. Even if it is assumed that only the concentration region 20 contributes to the sheet resistance, the sheet resistance is sufficiently reduced.

【００７５】すなわち、高不純物濃度のアクセプタ濃度
は、約２×１０^１９［ｃｍ^−３］として、その抵抗率は
５×１０^−３［Ωｃｍ］に低減されることになり、高不
純物濃度領域２０の厚さが１００［ｎｍ］＝０．１［μ
ｍ］であることとあわせて、シート抵抗は、５×１０
^−３［Ωｃｍ］／０．１［μｍ］≒５００［Ω／ｓ
ｑ．］になる。この値は、たかだか数百Ωのコンタクト
抵抗：Ｒｃや、数ＫΩの画素内部配線抵抗：Ｒｌとほぼ
同レベルの値である。Ｒｃ＝５００［Ω］、Ｒｌ＝２
［ＫΩ］とすれば、Ｒａ＝３［ＫΩ］になる。ここで、
Ｔ＝３００［Ｋ］、信号帯域：Ｂ＝１０［ＫＨｚ］、そ
してｎ＝８とすれば、最適電流：Ｉｏｐｔと最小雑音電
圧：Ｎｍｉｎは、式（６）、（７）より各々７．７×１
０^−５［Ａ］、３．０×１０^−６［Ｖ］になる。すなわ
ち、雑音電圧は３［μＶ］と従来構造の約１／８に低減
される。That is, the acceptor concentration of the high impurity concentration is set to about 2 × 10 ¹⁹ [cm ⁻³ ], and the resistivity is reduced to 5 × 10 ⁻³ [Ωcm]. Is 100 [nm] = 0.1 [μ]
m], and the sheet resistance is 5 × 10
^-3 [Ωcm] /0.1 [μm] ≒ 500 [Ω / s
q. ]become. This value is almost the same level as the contact resistance: Rc of several hundred Ω at the most and the pixel internal wiring resistance: Rl of several KΩ. Rc = 500 [Ω], Rl = 2
If [KΩ], Ra = 3 [KΩ]. here,
Assuming that T = 300 [K], signal band: B = 10 [KHz], and n = 8, the optimum current: Iopt and the minimum noise voltage: Nmin are 7.7 from equations (6) and (7), respectively. × 1
0 ⁻⁵ [A] and 3.0 × 10 ⁻⁶ [V]. That is, the noise voltage is reduced to 3 [μV], which is about ８ of the conventional structure.

【００７６】もちろん、実際には、上記の比較で無視し
た低不純物濃度領域のシート抵抗への寄与や、ＳＯＩ層
底部近傍におけるさらに、高濃度なｐ＋不純物領域の効
果があるので、雑音電圧はより低減されることになるの
は言うまでも無く、実際の雑音電圧は約１［μＶ］程度
まで低減することが可能である。Of course, in practice, the low impurity concentration region ignored in the above comparison contributes to the sheet resistance, and the effect of the higher concentration p + impurity region near the bottom of the SOI layer has the effect of reducing the noise voltage. Needless to say, the actual noise voltage can be reduced to about 1 [μV].

【００７７】さらに、本実施例によれば、ＳＯＩ層８底
部に形成される高不純物濃度層２０における赤外線吸収
効果により、入射赤外線の吸収率を高め、その結果とし
て、さらに高感度化できるという効果もある。Further, according to the present embodiment, the absorptivity of incident infrared rays is increased by the infrared absorption effect of the high impurity concentration layer 20 formed at the bottom of the SOI layer 8, and as a result, the sensitivity can be further increased. There is also.

【００７８】ところで、本実施例の構造よりも単純な構
造として、高シート抵抗の原因となっているＳＯＩ領域
を高不純物濃度化するために、いわゆるウェル構造のよ
うな不純物濃度制御を行う方法を考えることも可能であ
るが、現実のウェル濃度はたかだか２×１０^１７［ｃｍ
^−３］程度であり、その場合のＳＯＩ基板領域の抵抗率
は０．１［Ωｃｍ］に低減されるに過ぎない。上記の比
較と同様の仮定のもとでは、そのシート抵抗は３０００
［Ω／ｓｑ．］となり、付加抵抗：Ｒａ＝５．５［Ｋ
Ω］、最適バイアス電流：Ｉｏｐｔ＝４．２×１０^−５
［Ａ］、最小雑音電圧：Ｎｍｉｎ＝４．０×１０
^−６［Ｖ］が得られる。このときの雑音電圧は４［μ
Ｖ］と、従来構造の約１／６程度に雑音が低減されてい
ることになるが、本実施例で約１［μＶ］の低雑音には
及ばない。もちろん、本実施例と同等の雑音低減を図る
ために、ＳＯＩ領域をさらに高不純物濃度化する方法も
考えられるが、その場合には、拡散電流の低下が発生す
るために、低雑音化のために必要な最適バイアス電流を
得ることに関する問題が発生する。すなわち、ｐｎ接合
の拡散電流密度：Ｊｄｉｆ＝Ｊｏ・ｅｘｐ（ｑＶ／ｋ
Ｔ）におけるＪｏは、Ｎｄ＞Ｎａの場合には、Ｊｏ≒
（ｑ・ｎｉ^２／Ｎａ）・（Ｄｎ／τｎ）^１／２と表現さ
れる。Ｄｎ、τｎは各々ｐ領域における電子の拡散係数
とライフタイムであり、前者はＮａに依存するがその依
存性は弱い。したがって、ＳＯＩ層の全領域におけるＮ
ａの上昇はＪｏの低下を招き、その結果、最適バイアス
電流を所望の電圧領域で得られないことになり、十分な
低雑音化と感度の維持を両立できないことになる。By the way, as a simpler structure than the structure of this embodiment, a method of controlling the impurity concentration such as a so-called well structure in order to increase the impurity concentration of the SOI region which causes a high sheet resistance. Although it is possible to consider, the actual well concentration is at most 2 × 10 ¹⁷ [cm
⁻³ ], in which case the resistivity of the SOI substrate region is merely reduced to 0.1 [Ωcm]. Under the same assumptions as in the above comparison, the sheet resistance is 3000
[Ω / sq. ] And the additional resistance: Ra = 5.5 [K
Ω], optimal bias current: Iopt = 4.2 × 10 ⁻⁵
[A], minimum noise voltage: Nmin = 4.0 × 10
^-6 [V] is obtained. The noise voltage at this time is 4 [μ
V], which means that the noise is reduced to about 1/6 of the conventional structure. However, in this embodiment, the noise is not as low as about 1 [μV]. Needless to say, a method of further increasing the impurity concentration in the SOI region may be considered in order to achieve the same noise reduction as that of the present embodiment. However, in this case, since the diffusion current decreases, the noise is reduced. A problem arises in obtaining the optimum bias current required for That is, the diffusion current density of the pn junction: Jdif = Joexp (qV / k
Jo in T) is Jo ≒ when Nd> Na.
(Q · ni ² / Na) · (Dn / τn) ^1/2 Dn and τn are the diffusion coefficient and the lifetime of electrons in the p region, respectively. The former depends on Na, but its dependence is weak. Therefore, N in all regions of the SOI layer
An increase in a causes a decrease in Jo, and as a result, an optimum bias current cannot be obtained in a desired voltage region, so that it is impossible to achieve both sufficient noise reduction and maintenance of sensitivity.

【００７９】また、本実施例では高濃度不純物領域を形
成するためのイオン注入工程において、単体の硼素イオ
ンを用いたが、ｐ型不純物イオンは特に単体の硼素イオ
ンに限るものでは無い。しかし、単体の硼素イオンを用
いることが、赤外線検出画素の特性を向上するためには
より好ましいと言える。In this embodiment, a single boron ion is used in the ion implantation step for forming the high-concentration impurity region. However, the p-type impurity ion is not limited to a single boron ion. However, it can be said that the use of a single boron ion is more preferable for improving the characteristics of the infrared detection pixel.

【００８０】すなわち、硼素はその質量が小さく、イオ
ン注入における単結晶シリコンのシリコン原子へのダメ
ージが低く、室温程度の基板温度でシリコン原子が結晶
性を回復する程度の影響しか及ぼさないことが知られて
いる。しかしながら、この室温における結晶性回復工程
は、硼素のイオン注入によるダメージを受けた領域にお
いて局所的に進行するために、ほかの不純物が高温でダ
メージの無い単結晶シリコン部をシードとした結晶性回
復を行う場合と比較して、単結晶内部に各々の単結晶領
域の境界領域に多数の欠陥がしやすい。特に、１０^１４
［ｃｍ^−２］以上の高ドーズの硼素イオン注入において
は、その影響が顕著に現れることが知られており、本実
施例では、まさにその影響が現れる領域での工程となっ
ている。ところで、前述のように、ｐｎ接合を順バイア
スして駆動する赤外線検出画素においては、前述したよ
うに順バイアス電流を大きくすることが低雑音化に有効
であり、ｐｎ接合の拡散電流密度：Ｊｄｉｆ＝Ｊｏ・ｅ
ｘｐ（ｑＶ／ｋＴ）におけるＪｏは、Ｎｄ＞Ｎａの場合
には、Ｊｏ≒（ｑ・ｎｉ^２／Ｎａ）・（Ｄｎ／τｎ）
^１／２と表現される。本実施例で示した高濃度イオン注
入工程によれば、上述したように、ＳＯＩ領域内に多数
の結晶欠陥が発生するために、ｐ領域内部での電子のラ
イフタイム：τｎを短くする効果があり、したがって所
望の順バイアスを容易に得ることが可能であることか
ら、より好ましい製造方法であると言える。That is, it is known that boron has a small mass, single-crystal silicon has low damage to silicon atoms in ion implantation, and has only an effect such that silicon atoms recover crystallinity at a substrate temperature of about room temperature. Have been. However, since the crystallinity recovery process at room temperature locally proceeds in a region damaged by boron ion implantation, the crystallinity recovery is performed using a single crystal silicon portion where other impurities are not damaged at high temperature. As compared with the case of performing the above, a large number of defects are more likely to occur in the boundary region of each single crystal region inside the single crystal. In particular, 10 ¹⁴
It is known that the effect is remarkable in boron ion implantation at a high dose of [cm ⁻² ] or more. In this embodiment, the process is performed in a region where the effect appears. By the way, as described above, in the infrared detection pixel driven by biasing the pn junction forward, it is effective to reduce the noise by increasing the forward bias current as described above, and the diffusion current density of the pn junction: Jdif = Jo ・ e
Jo in xp (qV / kT) is Jo ≒ (q · ni ² / Na) · (Dn / τn) when Nd> Na.
Expressed as ^1/2 . According to the high-concentration ion implantation process shown in this embodiment, as described above, a large number of crystal defects are generated in the SOI region, so that the effect of shortening the electron lifetime: τn in the p region is reduced. Since it is possible to easily obtain a desired forward bias, it can be said that this is a more preferable manufacturing method.

【００８１】以上説明してきた第１および第２の実施例
はいずれも、赤外線検出画素を２次元的にアレイ配置し
て構成された赤外線センサであるが、もちろん赤外線検
出画素を１次元的に配列した１次元センサや、アレイ配
置されない単一の赤外線センサに適用しても、同様の効
果が得られることは言うまでも無い。In each of the first and second embodiments described above, the infrared sensor is constituted by arranging the infrared detecting pixels in a two-dimensional array. Of course, the infrared detecting pixels are arranged one-dimensionally. It goes without saying that the same effect can be obtained by applying the present invention to a one-dimensional sensor or a single infrared sensor that is not arranged in an array.

【００８２】その他、本発明の要旨を逸脱しない範囲
で、種々変形実施可能である。In addition, various modifications can be made without departing from the spirit of the present invention.

【００８３】[0083]

【発明の効果】本発明によれば、順バイアスｐｎ接合型
の非冷却赤外線センサの熱電変換部となる、ＳＯＩ層に
形成されたプレーナ構造ｐｎ接合のバルクシリコン基板
側に単結晶シリコン層と積層された金属シリサイド層が
形成されるので、薄いＳＯＩ層における大面積プレーナ
型ｐｎ接合で問題となっていたシート抵抗成分を大幅に
低減することができ、その結果として低雑音・高感度の
非冷却赤外線センサを得ることが出来る。According to the present invention, a monocrystalline silicon layer is laminated on a bulk silicon substrate side of a planar structure pn junction formed on an SOI layer, which is a thermoelectric conversion part of a forward bias pn junction type uncooled infrared sensor. Since the metal silicide layer is formed, the sheet resistance component, which has been a problem in the large-area planar pn junction in the thin SOI layer, can be greatly reduced, and as a result, low noise and high sensitivity non-cooling can be achieved. An infrared sensor can be obtained.

【００８４】また、本発明によれば、順バイアスｐｎ接
合型の非冷却赤外線センサの熱電変換部となる、ＳＯＩ
層に形成されたプレーナ構造のｐｎ接合のバルクシリコ
ン基板側のｐｎ接合面より深い領域に高濃度不純物領域
が形成されるので、薄いＳＯＩ層における大面積プレー
ナ型ｐｎ接合で問題となっていたシート抵抗成分を大幅
に低減することができ、その結果として低雑音・高感度
の非冷却赤外線センサを得ることが出来る。Further, according to the present invention, the SOI, which serves as a thermoelectric converter of a forward-biased pn junction type uncooled infrared sensor,
Since the high-concentration impurity region is formed in a region deeper than the pn junction surface of the pn junction of the planar structure formed on the bulk silicon substrate side of the pn junction, a sheet which has been a problem in a large-area planar pn junction in a thin SOI layer The resistance component can be greatly reduced, and as a result, an uncooled infrared sensor with low noise and high sensitivity can be obtained.

【００８５】さらに、本発明によれば、順バイアスｐｎ
接合型の非冷却赤外線センサの熱電変換部となる、ＳＯ
Ｉ層に形成されたプレーナ構造ｐｎ接合のｐｎ接合面よ
り深い高濃度不純物領域を、室温以上の温度環境下での
硼素イオン注入により形成しており、イオン注入した硼
素が室温以上の温度環境でイオン注入と同時に単結晶シ
リコンの略格子位置に置換されドーパントとなる際に、
多量の結晶欠陥を形成するので、この結晶欠陥を再結合
中心とした拡散電流が増加し、順バイアスｐｎ接合の電
流値を増加することになり、その結果として低雑音・高
感度の非冷却赤外線センサを得ることが出来る。Further, according to the present invention, the forward bias pn
SO, which is a thermoelectric converter of a junction type uncooled infrared sensor
A high-concentration impurity region deeper than the pn junction surface of the planar structure pn junction formed in the I layer is formed by boron ion implantation at a temperature environment of room temperature or higher. At the same time as the ion implantation, when it is substituted at the approximate lattice position of single crystal silicon and becomes a dopant,
Since a large number of crystal defects are formed, the diffusion current centered on the crystal defects as a recombination center increases, and the current value of the forward bias pn junction increases. As a result, low noise and high sensitivity uncooled infrared rays A sensor can be obtained.

【００８６】このように、本発明によれば、低雑音・高
感度の非冷却赤外線センサを得ることが出来る。As described above, according to the present invention, an uncooled infrared sensor with low noise and high sensitivity can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の第１および第２の実施例に係わる赤外
線センサの全体構成図。FIG. 1 is an overall configuration diagram of an infrared sensor according to first and second embodiments of the present invention.

【図２】本発明の第１および第２の実施例に係わる赤外
線センサの、赤外線検出画素の等価回路。FIG. 2 is an equivalent circuit of an infrared detection pixel of the infrared sensor according to the first and second embodiments of the present invention.

【図３】本発明の第１の実施例に係わる赤外線センサ
の、赤外線検出画素の断面構造と平面構造を説明するた
めの図。FIG. 3 is a diagram illustrating a cross-sectional structure and a planar structure of an infrared detection pixel of the infrared sensor according to the first embodiment of the present invention.

【図４】本発明の第１の実施例に係わる赤外線センサ
の、赤外線検出画素の製造工程を説明するための図。FIG. 4 is a diagram for explaining a manufacturing process of an infrared detection pixel of the infrared sensor according to the first embodiment of the present invention.

【図５】本発明の第２の実施例に係わる赤外線センサ
の、赤外線検出画素の断面構造と平面構造を説明するた
めの図。FIG. 5 is a diagram illustrating a cross-sectional structure and a planar structure of an infrared detection pixel of the infrared sensor according to the second embodiment of the present invention.

【図６】本発明の第２の実施例に係わる赤外線センサ
の、赤外線検出画素の製造工程を説明するための図。FIG. 6 is a diagram for explaining a manufacturing process of an infrared detection pixel of the infrared sensor according to the second embodiment of the present invention.

【図７】本発明の第２の実施例に係わる赤外線センサ
の、赤外線検出画素内部のｐｎ接合を含むＳＯＩ層内部
の不純物プロファイル。FIG. 7 shows an impurity profile in the SOI layer including the pn junction in the infrared detection pixel of the infrared sensor according to the second embodiment of the present invention.

【図８】従来の赤外線センサにおける、赤外線検出画素
の断面構造と平面構造を説明するための図。FIG. 8 is a diagram illustrating a cross-sectional structure and a planar structure of an infrared detection pixel in a conventional infrared sensor.

【図９】従来の赤外線センサにおける、ラテラル型ｐｎ
接合を用いた赤外線検出画素の構造を説明するための斜
視図。FIG. 9 shows a lateral pn in a conventional infrared sensor.
FIG. 3 is a perspective view for explaining the structure of an infrared detection pixel using bonding.

【図１０】赤外線センサにおける、感度と雑音のバイア
ス電流依存性の一例。FIG. 10 shows an example of bias current dependence of sensitivity and noise in an infrared sensor.

【符号の説明】[Explanation of symbols]

１…赤外線検出画素 ２…赤外線検出画素アレイ ３…垂直信号線 ４…水平アドレス線 ５…列選択トランジスタ ６…単結晶シリコン支持基板 ７…中空構造 ８…単結晶シリコン層 ９…酸化シリコン層 １０…センサ部 １１…支持部 １２…多結晶シリコン層 １３…金属シリサイド層 １４…素子分離のためのシリコン酸化膜 １５…Ｎ型不純物領域 １６…コンタクトホール １７…金属配線 １８…パッシベーション膜 １９…エッチングホール ２０…Ｐ型高不純物濃度領域 DESCRIPTION OF SYMBOLS 1 ... Infrared detection pixel 2 ... Infrared detection pixel array 3 ... Vertical signal line 4 ... Horizontal address line 5 ... Column select transistor 6 ... Single crystal silicon support substrate 7 ... Hollow structure 8 ... Single crystal silicon layer 9 ... Silicon oxide layer 10 ... Sensor unit 11 Support unit 12 Polycrystalline silicon layer 13 Metal silicide layer 14 Silicon oxide film for element isolation 15 N-type impurity region 16 Contact hole 17 Metal wiring 18 Passivation film 19 Etching hole 20 ... P-type high impurity concentration region

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 31/02 Ｇ０１Ｖ 9/04 Ｓ Ｈ０４Ｎ 5/33 Ｈ０１Ｌ 27/14 Ａ 5/335 31/02 Ａ (72)発明者 重中 圭太郎 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 Ｆターム(参考） 2G065 AB02 BA02 BA11 BA12 BA13 BA34 BB49 CA12 DA18 2G066 BA01 BA08 BA09 BA13 BA55 BB07 CA08 4M118 AA01 AA05 AA10 AB01 BA06 CA03 CA35 CA40 5C024 AX06 BX04 CX03 CY47 GX08 5F088 AA02 AB03 BA01 BA03 BB03 EA04 GA04 LA01 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. ⁷ Identification symbol FI theme coat ゛ (Reference) H01L 31/02 G01V 9/04 S H04N 5/33 H01L 27/14 A 5/335 31/02 A (72 ) Inventor Keitaro Shigenaka 1-term, Komukai Toshiba-cho, Saiwai-ku, Kawasaki-shi, Kanagawa F-term in the Toshiba R & D Center (reference) 2G065 AB02 BA02 BA11 BA12 BA13 BA34 BB49 CA12 DA18 2G066 BA01 BA08 BA09 BA13 BA55 BB07 CA08 4M118 AA01 AA05 AA10 AB01 BA06 CA03 CA35 CA40 5C024 AX06 BX04 CX03 CY47 GX08 5F088 AA02 AB03 BA01 BA03 BB03 EA04 GA04 LA01

Claims (5)

【特許請求の範囲】[Claims] 【請求項１】 半導体基板上に、入射赤外線光を吸収し
熱に変換するための吸収構造と、該吸収構造で発生した
熱による温度変化を電気信号に変換するための熱電変換
手段と、を有する赤外線検出画素を二次元的に配列して
なり、前記熱電変換手段により発生する電気的信号を読
み出す画素を選択する画素選択手段と、該画素選択手段
により選択された赤外線検出画素からの電気信号を出力
するための出力手段とを有する赤外線センサであって、
前記熱電変換手段は第一導電型の単結晶半導体の赤外線
入射側表面近傍に第二導電型領域を形成してなるｐｎ接
合であって、前記熱電変換手段は前記半導体基板上の中
空構造上に少なくとも一つ以上の支持構造を介して配置
される赤外線センサにおいて、前記半導体基板は単結晶
シリコン基板上に、酸化シリコン層を介して、少なくと
も金属シリサイド層と単結晶シリコン層とが前記単結晶
シリコン基板側から順次積層されてなり、前記熱電変換
手段は該単結晶シリコン層に形成されることを特徴とす
る赤外線センサ。An absorption structure for absorbing incident infrared light and converting it into heat, and a thermoelectric conversion means for converting a temperature change due to heat generated by the absorption structure into an electric signal are provided on a semiconductor substrate. Pixel selecting means for selecting a pixel from which an electric signal generated by the thermoelectric conversion means is read out by arranging the infrared detecting pixels in a two-dimensional manner, and an electric signal from the infrared detecting pixel selected by the pixel selecting means An infrared sensor having output means for outputting
The thermoelectric conversion means is a pn junction formed by forming a second conductivity type region near the infrared incident side surface of the first conductivity type single crystal semiconductor, and the thermoelectric conversion means is formed on a hollow structure on the semiconductor substrate. In the infrared sensor arranged via at least one or more support structures, the semiconductor substrate is formed on a single crystal silicon substrate, and at least a metal silicide layer and a single crystal silicon layer are formed on the single crystal silicon layer via a silicon oxide layer. An infrared sensor, wherein the thermoelectric conversion means are sequentially laminated from the substrate side, and the thermoelectric conversion means is formed on the single crystal silicon layer. 【請求項２】 半導体基板上に、入射赤外線光を吸収し
熱に変換するための吸収構造と、該吸収構造で発生した
熱による温度変化を電気信号に変換するための熱電変換
手段と、を有する赤外線検出画素を二次元的に配列して
なり、前記熱電変換手段により発生する電気的信号を読
み出す画素を選択する画素選択手段と、該画素選択手段
により選択された赤外線検出画素からの電気信号を出力
するための出力手段とを有する赤外線センサであって、
前記熱電変換手段は第一導電型の単結晶半導体の赤外線
入射側表面近傍に第二導電型領域を形成してなるｐｎ接
合であって、前記熱電変換手段は前記半導体基板上の中
空構造上に少なくとも一つ以上の支持構造を介して配置
される赤外線センサにおいて、前記半導体基板は単結晶
シリコン基板上に、酸化シリコン層を介して単結晶シリ
コン層が積層されてなり、前記熱電変換手段は該単結晶
シリコン層に形成され、前記熱電変換手段には前記ｐｎ
接合の接合面よりも単結晶基板シリコン基板側に形成さ
れた前記単結晶層の第一導電型不純物濃度よりも高不純
物濃度の第一導電型領域が形成されたことを特徴とする
赤外線センサ。2. An absorption structure for absorbing incident infrared light and converting the heat into heat, and a thermoelectric conversion means for converting a temperature change due to heat generated by the absorption structure into an electric signal on a semiconductor substrate. Pixel selecting means for selecting a pixel from which an electric signal generated by the thermoelectric conversion means is read out by arranging the infrared detecting pixels in a two-dimensional manner, and an electric signal from the infrared detecting pixel selected by the pixel selecting means An infrared sensor having output means for outputting
The thermoelectric conversion means is a pn junction formed by forming a second conductivity type region near the infrared incident side surface of the first conductivity type single crystal semiconductor, and the thermoelectric conversion means is formed on a hollow structure on the semiconductor substrate. In an infrared sensor arranged via at least one or more support structures, the semiconductor substrate is formed by stacking a single-crystal silicon layer on a single-crystal silicon substrate via a silicon oxide layer, and the thermoelectric conversion unit includes a thermoelectric conversion unit. The thermoelectric conversion means is formed on a single crystal silicon layer, and the pn
An infrared sensor, wherein a first conductivity type region having a higher impurity concentration than the first conductivity type impurity concentration of the single crystal layer formed closer to the single crystal substrate silicon substrate than the bonding surface of the bond is formed. 【請求項３】 半導体基板上に、入射赤外線光を吸収し
熱に変換するための吸収構造と、該吸収構造で発生した
熱による温度変化を電気信号に変換するための熱電変換
手段と、該熱電変換手段からの電気信号を出力するため
の出力手段とを有する赤外線センサであって、前記熱電
変換手段は第一導電型の単結晶半導体の赤外線入射側表
面近傍に第二導電型領域を形成してなるｐｎ接合であっ
て、前記熱電変換手段は前記半導体基板上の中空構造上
に少なくとも一つ以上の支持構造を介して配置される赤
外線センサにおいて、前記半導体基板は単結晶シリコン
基板上に、酸化シリコン層を介して、少なくとも金属シ
リサイド層と単結晶シリコン層とが前記単結晶シリコン
基板側から順次積層されてなり、前記熱電変換手段は該
単結晶シリコン層に形成されることを特徴とする赤外線
センサ。3. An absorption structure for absorbing incident infrared light and converting the heat into heat, a thermoelectric conversion means for converting a temperature change due to heat generated by the absorption structure into an electric signal, and An infrared sensor having an output unit for outputting an electric signal from the thermoelectric conversion unit, wherein the thermoelectric conversion unit forms a second conductivity type region near an infrared incident side surface of the first conductivity type single crystal semiconductor. A thermoelectric conversion means, wherein the thermoelectric conversion means is disposed on the hollow structure on the semiconductor substrate via at least one or more support structures, wherein the semiconductor substrate is formed on a single crystal silicon substrate. Via a silicon oxide layer, at least a metal silicide layer and a single crystal silicon layer are sequentially stacked from the single crystal silicon substrate side, and the thermoelectric conversion means An infrared sensor characterized by being formed. 【請求項４】 半導体基板上に、入射赤外線光を吸収し
熱に変換するための吸収構造と、該吸収構造で発生した
熱による温度変化を電気信号に変換するための熱電変換
手段と、該熱電変換手段により発生する電気信号を出力
するための出力手段とを有する赤外線センサであって、
前記熱電変換手段は第一導電型の単結晶半導体の赤外線
入射側表面近傍に第二導電型領域を形成してなるｐｎ接
合であって、前記熱電変換手段は前記半導体基板上の中
空構造上に少なくとも一つ以上の支持構造を介して配置
される赤外線センサにおいて、前記半導体基板は単結晶
シリコン基板上に、酸化シリコン層を介して単結晶シリ
コン層が積層されてなり、前記熱電変換手段は該単結晶
シリコン層に形成され、前記熱電変換手段には前記ｐｎ
接合の接合面よりも単結晶基板シリコン基板側に形成さ
れた前記単結晶層の第一導電型不純物濃度よりも高不純
物濃度の第一導電型領域が形成されたことを特徴とする
赤外線センサ。4. An absorption structure for absorbing incident infrared light and converting the heat into heat, a thermoelectric conversion means for converting a temperature change caused by heat generated by the absorption structure into an electric signal, and An infrared sensor having an output unit for outputting an electric signal generated by the thermoelectric conversion unit,
The thermoelectric conversion means is a pn junction formed by forming a second conductivity type region near the infrared incident side surface of the first conductivity type single crystal semiconductor, and the thermoelectric conversion means is formed on a hollow structure on the semiconductor substrate. In an infrared sensor arranged via at least one or more support structures, the semiconductor substrate is formed by stacking a single-crystal silicon layer on a single-crystal silicon substrate via a silicon oxide layer, and the thermoelectric conversion unit includes a thermoelectric conversion unit. The thermoelectric conversion means is formed on a single crystal silicon layer, and the pn
An infrared sensor, wherein a first conductivity type region having a higher impurity concentration than the first conductivity type impurity concentration of the single crystal layer formed closer to the single crystal substrate silicon substrate than the bonding surface of the bond is formed. 【請求項５】 半導体基板上に、少なくとも入射赤外線
光を吸収し熱に変換するための吸収構造と、該吸収構造
で発生した熱による温度変化を電気信号に変換するため
の熱電変換手段と、該熱電変換手段により発生する電気
信号を出力するための出力手段と、を有する赤外線セン
サの製造方法であって、前記熱電変換手段は単結晶シリ
コンのｐｎ接合であり、前記半導体基板として単結晶シ
リコン支持基板上に、酸化シリコン層を介してｐ型単結
晶シリコン層が積層された構造のＳＯＩ基板を用いて、
該ｐ型単結晶シリコン層の表面側にｎ型領域を形成し、
該ｎ型領域形成工程の前後いずれかにおいて、室温以上
の温度環境下で硼素のイオン注入を行うことで前記ｐ型
単結晶シリコン層内部のｐｎ接合面よりも深い領域に前
記ｐ型単結晶シリコン層の不純物濃度よりも高不純物濃
度のｐ＋型領域を形成することを特徴とする赤外線セン
サの製造方法。5. An absorption structure for absorbing at least incident infrared light and converting the heat into heat, a thermoelectric conversion means for converting a temperature change caused by heat generated by the absorption structure into an electric signal, and An output unit for outputting an electric signal generated by the thermoelectric conversion unit, wherein the thermoelectric conversion unit is a pn junction of single crystal silicon, and the single crystal silicon is used as the semiconductor substrate. Using an SOI substrate having a structure in which a p-type single crystal silicon layer is stacked over a supporting substrate with a silicon oxide layer interposed therebetween,
Forming an n-type region on the surface side of the p-type single crystal silicon layer;
Either before or after the n-type region forming step, boron ion implantation is performed under a temperature environment of room temperature or higher, so that the p-type single-crystal silicon is deeper than a pn junction surface inside the p-type single-crystal silicon layer. A method for manufacturing an infrared sensor, comprising forming ap + -type region having a higher impurity concentration than a layer.