JP2001264808A - Liquid crystal display panel - Google Patents
Liquid crystal display panelInfo
- Publication number
- JP2001264808A JP2001264808A JP2000075970A JP2000075970A JP2001264808A JP 2001264808 A JP2001264808 A JP 2001264808A JP 2000075970 A JP2000075970 A JP 2000075970A JP 2000075970 A JP2000075970 A JP 2000075970A JP 2001264808 A JP2001264808 A JP 2001264808A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- pixel
- liquid crystal
- divided
- divided electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、垂直配向させた液
晶（以下、垂直配向液晶という）の配向分割制御をＭＶ
Ａ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａ
ｌｉｇｎｍｅｎｔ）方式により行う液晶表示パネルに関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for controlling the alignment division of a vertically aligned liquid crystal (hereinafter referred to as "vertically aligned liquid crystal").
A (Multi-domain Vertical A)
(Liquid Crystal Display).
【０００２】[0002]
【従来の技術】ＭＶＡ方式を用いた液晶表示パネルにつ
いて簡単に説明する。ＭＶＡ方式の液晶表示パネルは、
液晶に印加する電界を局所的に歪ませて液晶を配向規制
する部材として、電極上に設けた突起、あるいは電極内
で電極材が形成されていないスリット状の電極抜き領域
のいずれかを有している。ここでは、配向規制部材とし
て画素電極にスリット状の電極抜き領域が設けられてい
る液晶表示パネルについて図７を参照して説明する。2. Description of the Related Art A liquid crystal display panel using the MVA method will be briefly described. The liquid crystal display panel of the MVA system
As a member that locally distorts the electric field applied to the liquid crystal and regulates the alignment of the liquid crystal, it has either a protrusion provided on the electrode or a slit-shaped electrode extraction region in which no electrode material is formed in the electrode. ing. Here, a liquid crystal display panel provided with a slit-shaped electrode extraction region in a pixel electrode as an alignment regulating member will be described with reference to FIG.
【０００３】図７は、パネル表面に向かって見た従来の
液晶表示パネルの薄膜トランジスタ基板の概略構成を示
している。液晶表示パネルは、薄膜トランジスタ基板と
対向基板及びこれらの基板間に挟持される垂直配向液晶
とで構成される。FIG. 7 shows a schematic structure of a thin film transistor substrate of a conventional liquid crystal display panel viewed from the panel surface. The liquid crystal display panel includes a thin film transistor substrate, a counter substrate, and a vertically aligned liquid crystal sandwiched between these substrates.
【０００４】図７において、薄膜トランジスタ基板に
は、図中横方向に延びるゲートバスライン１と縦方向に
延びるデータバスライン２とで画定される画素領域毎
に、薄膜トランジスタ３と透明電極材料（例えば、ＩＴ
Ｏ；インジウム・ティン・オキサイド）からなる画素電
極４が形成されている。In FIG. 7, a thin-film transistor 3 and a transparent electrode material (for example, a pixel electrode) are provided on a thin-film transistor substrate for each pixel area defined by a gate bus line 1 extending in the horizontal direction and a data bus line 2 extending in the vertical direction. IT
A pixel electrode 4 made of O (indium tin oxide) is formed.
【０００５】画素電極４は、画素領域内に広く分布して
形成されるが、スリット状の電極抜き領域（以下、スリ
ットと略称する）５をゲートバスライン１及びデータバ
スライン２に対して斜め方向に並べて配置することによ
り、複数の分割電極領域ａ、ｂ、ｃ、ｄ、ｅに分割され
ている。これら複数の分割電極領域ａ、ｂ、ｃ、ｄ、ｅ
は、スリット５間に形成された細い接続電極６により相
互間の導通状態が維持されるようになっている。コンタ
クトホール７は、薄膜トランジスタ３に直近の分割電極
領域ａに設けられている。[0005] The pixel electrodes 4 are formed so as to be widely distributed in the pixel region, and a slit-shaped electrode removal region (hereinafter abbreviated as a slit) 5 is oblique to the gate bus line 1 and the data bus line 2. By arranging them in the direction, they are divided into a plurality of divided electrode regions a, b, c, d, and e. These plurality of divided electrode regions a, b, c, d, e
Are connected to each other by a thin connection electrode 6 formed between the slits 5. The contact hole 7 is provided in the divided electrode region a immediately adjacent to the thin film transistor 3.
【０００６】薄膜トランジスタ３は、ゲートバスライン
１とデータバスライン２との交差位置近傍に形成されて
いる。薄膜トランジスタ３のゲート電極はゲートバスラ
イン１に接続され、ドレイン電極はデータバスライン２
に接続され、ソース電極はコンタクトホール７を介して
分割電極領域ａに接続されている。[0006] The thin film transistor 3 is formed near the intersection of the gate bus line 1 and the data bus line 2. The thin-film transistor 3 has a gate electrode connected to the gate bus line 1 and a drain electrode connected to the data bus line 2.
And the source electrode is connected to the divided electrode region a via the contact hole 7.
【０００７】図示は省略したが、薄膜トランジスタ基板
と所定の間隙で対向する対向基板には対向電極が形成さ
れている。画素電極４及び対向電極上には不図示の垂直
配向膜が形成され、２つの垂直配向膜間には負の誘電異
方性を有する液晶が封止されている。対向基板上の対向
電極と垂直配向膜との間には誘電体からなる複数の線状
の突起が形成されている。線状突起は、画素電極４上の
スリットパターンに合わせて周期的に形成されている。
２枚の基板間で対向するスリット５と線状突起は基板面
から見て半ピッチずつずれて配置されている。スリット
５と線状突起は画素領域内の液晶を複数の配向方位に分
割する配向制御に用いられる。Although not shown, a counter electrode is formed on a counter substrate facing the thin film transistor substrate at a predetermined gap. A vertical alignment film (not shown) is formed on the pixel electrode 4 and the counter electrode, and a liquid crystal having negative dielectric anisotropy is sealed between the two vertical alignment films. A plurality of linear protrusions made of a dielectric are formed between the counter electrode on the counter substrate and the vertical alignment film. The linear protrusions are formed periodically in accordance with the slit pattern on the pixel electrode 4.
The slits 5 and the linear projections facing each other between the two substrates are shifted by a half pitch when viewed from the substrate surface. The slits 5 and the linear projections are used for alignment control for dividing the liquid crystal in the pixel region into a plurality of alignment directions.
【０００８】２枚の基板の外面には偏光軸が直交する２
枚の偏光板が設けられている。電圧印加時に基板表示面
で傾斜する液晶分子の長軸の方位が、基板面から見て偏
光板の偏光軸に対して概ね４５°の角度になるように偏
光板の取り付け方向が調整されている。On the outer surfaces of the two substrates, the polarization axes are orthogonal to each other.
There are provided polarizing plates. The mounting direction of the polarizing plate is adjusted such that the direction of the long axis of the liquid crystal molecules inclined on the substrate display surface when a voltage is applied is approximately 45 ° with respect to the polarizing axis of the polarizing plate when viewed from the substrate surface. .
【０００９】負の誘電異方性を有するネマチック液晶を
この基板間に封止すると、液晶分子の長軸は垂直配向膜
の膜面に対して垂直方向に配向する。このため、基板面
上の液晶分子は基板面に垂直に配向し、線状突起の斜面
上の液晶分子は基板面に対して傾斜して配向する。When a nematic liquid crystal having a negative dielectric anisotropy is sealed between the substrates, the major axes of the liquid crystal molecules are aligned in a direction perpendicular to the surface of the vertical alignment film. Therefore, the liquid crystal molecules on the substrate surface are oriented perpendicular to the substrate surface, and the liquid crystal molecules on the slopes of the linear projections are oriented with respect to the substrate surface.
【００１０】上記構造のＭＶＡ−ＬＣＤの両電極間に電
圧を印加しない状態で、一方の基板面から光を入射させ
ると、一方の偏光板を通過して液晶層に入射した直線偏
光の光は、垂直配向している液晶分子の長軸の方向に沿
って進む。液晶分子の長軸方向には複屈折が生じないた
め入射光は偏光方位を変えずに進み、一方の偏光板と直
交する偏光軸を有する他方の偏光板で吸収されてしま
う。これにより電圧無印加時において暗状態の表示が得
られる。When light is incident from one substrate surface with no voltage applied between both electrodes of the MVA-LCD having the above structure, linearly polarized light that has passed through one polarizing plate and entered the liquid crystal layer is The liquid crystal molecules that are vertically aligned proceed along the long axis direction. Since birefringence does not occur in the major axis direction of the liquid crystal molecules, the incident light proceeds without changing the polarization direction, and is absorbed by the other polarizing plate having a polarizing axis orthogonal to one polarizing plate. Thereby, a display in a dark state can be obtained when no voltage is applied.
【００１１】対向電極間に電圧が印加されると、線状突
起で予め傾斜している液晶分子の配向方位と、スリット
５近傍に生じる斜め電界により傾斜する液晶分子の配向
方位に倣って基板面上の液晶分子の配向方位が規制され
つつ液晶分子の長軸が基板面に平行に配向する。When a voltage is applied between the opposing electrodes, the substrate surface follows the orientation of the liquid crystal molecules that are tilted in advance by the linear projections and the orientation of the liquid crystal molecules that are tilted by the oblique electric field generated near the slit 5. The long axis of the liquid crystal molecules is oriented parallel to the substrate surface while the orientation of the liquid crystal molecules is regulated.
【００１２】この状態の液晶層に入射した直線偏光の光
に対して液晶分子は複屈折性を示し、入射光の偏光状態
は液晶分子の傾きに応じて変化する。所定の最大電圧印
加時において液晶層を通過する光は、その偏光方位が９
０°回転させられた直線偏光となるので、他方の偏光板
を透過して明状態の表示が得られる。再び電圧無印加状
態に戻すと配向規制力により暗状態の表示に戻すことが
できる。また、印加電圧を変化させて液晶分子の傾きを
制御して他の偏光板からの透過光強度を変化させること
により階調表示が可能となる。In this state, the liquid crystal molecules exhibit birefringence with respect to the linearly polarized light incident on the liquid crystal layer, and the polarization state of the incident light changes according to the tilt of the liquid crystal molecules. When a predetermined maximum voltage is applied, the light passing through the liquid crystal layer has a polarization direction of 9
Since the light becomes the linearly polarized light rotated by 0 °, it is transmitted through the other polarizing plate to obtain a bright display. When the state is returned to the state where no voltage is applied again, the display can be returned to the dark state due to the alignment regulating force. Further, by changing the applied voltage to control the tilt of the liquid crystal molecules and changing the intensity of the transmitted light from another polarizing plate, gradation display is possible.
【００１３】各画素にＴＦＴが形成されたアクティブマ
トリクス型のＭＶＡ方式ＴＦＴ−ＬＣＤによれば画素内
の液晶の配向方位を複数に分割できるので、ＴＮ型ＴＦ
Ｔ−ＬＣＤと比較して極めて広い視野角と高いコントラ
ストを実現することができる。また、ラビング処理が不
要であるので、製造工程が容易になると共に製造歩留ま
りを向上させることができるようになる。According to an active matrix type MVA type TFT-LCD in which a TFT is formed in each pixel, the orientation of the liquid crystal in the pixel can be divided into a plurality of directions.
An extremely wide viewing angle and high contrast can be realized as compared with a T-LCD. Further, since the rubbing treatment is not required, the manufacturing process is facilitated and the manufacturing yield can be improved.
【００１４】[0014]
【発明が解決しようとする課題】ところで、近年、液晶
表示パネルの需要は増加し、パソコンや携帯端末の表示
デバイスとして広く用いられてきている。そのような中
で市場からは、低価格で、かつ高精細、大画面化の要請
が強まってきている。したがって高精細、大画面化の要
請に応えるために、微細パターンが増加することにな
る。In recent years, the demand for liquid crystal display panels has increased, and liquid crystal display panels have been widely used as display devices for personal computers and portable terminals. Under such circumstances, the market has increasingly demanded a low price, high definition, and large screen. Therefore, in order to meet the demand for high definition and large screen, the number of fine patterns increases.
【００１５】その結果、画素電極４のパターニング工程
では、例えば図８に示すように、画素電極パターンの形
成中にごみ混入などによるパターン不良が発生すること
があり、歩留まり低下によるコスト高の原因となってい
る。As a result, in the patterning step of the pixel electrode 4, as shown in FIG. 8, for example, a pattern defect may occur due to contamination of the pixel electrode during the formation of the pixel electrode pattern. Has become.
【００１６】図８は、図７と同様にパネル正面方向から
見た薄膜トランジスタ基板の概略構成であって、横方向
に並ぶ２つの画素領域を示している。各画素領域にはそ
れぞれ薄膜トランジスタ３ａ、３ｂと、スリット５が形
成された画素電極４ａ、４ｂが形成されている。FIG. 8 is a schematic configuration of a thin film transistor substrate viewed from the front of the panel, similarly to FIG. 7, and shows two pixel regions arranged in a horizontal direction. In each pixel region, a thin film transistor 3a, 3b and a pixel electrode 4a, 4b having a slit 5 are formed.
【００１７】さて、図８において、薄膜トランジスタ３
ｂ上層の斜線領域Ｇは、画素電極４のパターニングの
際、薄膜トランジスタ３ｂ上層において画素電極４ａの
分割電極領域ｂと画素電極４ｂの分割電極領域ａとがＩ
ＴＯで接続されてしまっている領域を示している。Now, referring to FIG.
When the pixel electrode 4 is patterned, the hatched region G in the upper layer b is such that the divided electrode region b of the pixel electrode 4a and the divided electrode region a of the pixel electrode 4b are in the upper layer of the thin film transistor 3b.
The area connected by TO is shown.
【００１８】この場合、２つの画素電極４ａ、４ｂは導
通しているので互いに異なるデータが書き込まれると表
示不良になる。このような隣接画素電極同士が短絡して
しまう欠陥は連結不良と呼ぶが、従来はこの連結不良を
修復して画素を救済することができず製造歩留まりの低
下を引き起こしている。In this case, since the two pixel electrodes 4a and 4b are conductive, if different data is written, a display failure occurs. Such a defect in which adjacent pixel electrodes are short-circuited is referred to as a connection failure. Conventionally, however, the connection failure cannot be repaired to relieve the pixel, thereby lowering the manufacturing yield.
【００１９】本発明の目的は、連結不良を生じている画
素を救済して、製造歩留まりを向上させることができる
液晶表示パネルを提供することにある。An object of the present invention is to provide a liquid crystal display panel capable of relieving a pixel having a connection failure and improving a manufacturing yield.
【００２０】[0020]
【課題を解決するための手段】上記目的は、画素領域毎
に形成されて所定のバスラインに接続される薄膜トラン
ジスタと、前記画素領域に設けられ、スリット状の電極
抜き領域により少なくとも３つ以上の分割電極領域に分
割された画素電極と、隣り合う前記分割電極領域間を電
気的に接続する接続電極と、前記薄膜トランジスタと前
記画素電極とを電気的に接続する接続部とを有する薄膜
トランジスタ基板を備え、前記薄膜トランジスタ基板に
対向配置された対向基板との間に液晶を封止した液晶表
示パネルにおいて、前記接続部は、少なくとも２つ以上
の前記分割電極領域と前記接続電極を介して接続可能な
分割電極領域に設けられていることを特徴とする液晶表
示パネルによって達成される。SUMMARY OF THE INVENTION The object of the present invention is to provide a thin film transistor formed in each pixel region and connected to a predetermined bus line, and at least three or more thin film transistors provided in the pixel region and having slit-shaped electrode extraction regions. A thin film transistor substrate having a pixel electrode divided into divided electrode regions, a connection electrode for electrically connecting adjacent divided electrode regions, and a connection portion for electrically connecting the thin film transistor and the pixel electrode. A liquid crystal display panel in which liquid crystal is sealed between the thin film transistor substrate and an opposing substrate disposed opposite to the thin film transistor substrate, wherein the connection portion is connected to at least two or more of the divided electrode regions via the connection electrode. This is achieved by a liquid crystal display panel provided in the electrode region.
【００２１】本発明によれば、隣接画素との連結不良が
生じても、複数の分割電極領域のうち、連結不良に関連
する分割電極領域周囲の接続電極をレーザ光の照射等に
より非導通として、残りの大部分の分割電極領域を救済
することができるようになる。According to the present invention, even if a connection failure with an adjacent pixel occurs, of the plurality of divided electrode regions, the connection electrodes around the divided electrode region related to the connection failure are made non-conductive by irradiation of a laser beam or the like. Thus, most of the remaining divided electrode regions can be relieved.
【００２２】また、上記本発明の液晶表示パネルにおい
て、前記接続部は、前記バスライン又は前記薄膜トラン
ジスタに直近の前記分割電極領域に設けられることを特
徴とする。少なくとも２つ以上の前記分割電極領域と前
記接続電極を介して接続可能な分割電極領域が複数ある
場合には、バスライン又は薄膜トランジスタに最も近い
位置にある当該分割電極領域に接続部を設けるようにす
れば、配線パターンを短くでき、開口率を低下させずに
済むようになる。Further, in the liquid crystal display panel according to the present invention, the connection portion is provided in the divided electrode region immediately adjacent to the bus line or the thin film transistor. When there are a plurality of divided electrode regions connectable via at least two or more of the divided electrode regions and the connection electrodes, a connection portion is provided in the divided electrode region located closest to the bus line or the thin film transistor. By doing so, the wiring pattern can be shortened, and the aperture ratio does not need to be reduced.
【００２３】また、上記本発明の液晶表示パネルにおい
て、前記接続電極は、前記分割電極領域と同一の電極材
料で形成されていることを特徴とする。本発明によれ
ば、接続電極を分割電極領域のパターニング時に同時に
形成することができ、製造工程を増加させないようにす
ることができる。In the liquid crystal display panel according to the present invention, the connection electrode is formed of the same electrode material as the divided electrode region. According to the present invention, the connection electrode can be formed at the same time as the patterning of the divided electrode region, and the number of manufacturing steps can be prevented from increasing.
【００２４】さらに、上記本発明の液晶表示パネルにお
いて、前記電極抜き領域は、前記液晶に印加される電界
に歪みを生じさせて前記液晶の配向を制御する配向規制
部材であることを特徴とする。本発明によれば、不良と
なった分割電極領域を切り離した残りの分割電極領域で
垂直配向液晶の配向分割が行えるので、他の正常な画素
電極と同様に広視野の表示動作が行えるようになる。Further, in the liquid crystal display panel according to the present invention, the electrode extraction region is an alignment regulating member for controlling the alignment of the liquid crystal by causing a distortion in an electric field applied to the liquid crystal. . According to the present invention, it is possible to perform the orientation division of the vertically aligned liquid crystal in the remaining divided electrode region separated from the defective divided electrode region, so that a wide-field display operation can be performed similarly to other normal pixel electrodes. Become.
【００２５】さらに上記本発明の液晶表示パネルにおい
て、前記電極抜き領域は、バスラインに対して斜め形成
されている、あるいはバスラインに並列に形成されてい
ることを特徴とする。本発明によれば、両基板外面に貼
り付ける偏光板の偏光軸の調整や視野角特性の調整など
における設計の自由度を高めることができるようにな
る。Further, in the liquid crystal display panel according to the present invention, the electrode extraction region is formed obliquely with respect to a bus line or formed in parallel with the bus line. ADVANTAGE OF THE INVENTION According to this invention, it becomes possible to increase the degree of freedom of design in the adjustment of the polarization axis of the polarizing plate attached to the outer surfaces of both substrates and the adjustment of the viewing angle characteristics.
【００２６】[0026]
【発明の実施の形態】本発明の第１の実施の形態による
液晶表示パネルを図１を用いて説明する。なお、以下の
説明において、図７及び図８を用いて説明した構成要素
と同一の作用機能を有する構成要素には同一の符号を付
してその説明は省略する。図１は、パネル面に向かって
見た液晶表示パネルの概略構成を示しており、横方向に
並ぶ２つの画素領域を示している。各画素領域にはそれ
ぞれ薄膜トランジスタ３ａ、３ｂと、スリット５が形成
された画素電極４ａ、４ｂが形成されている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A liquid crystal display panel according to a first embodiment of the present invention will be described with reference to FIG. In the following description, components having the same functions and functions as those described with reference to FIGS. 7 and 8 are denoted by the same reference numerals, and description thereof is omitted. FIG. 1 shows a schematic configuration of a liquid crystal display panel viewed from the panel surface, and shows two pixel regions arranged in a horizontal direction. In each pixel region, a thin film transistor 3a, 3b and a pixel electrode 4a, 4b having a slit 5 are formed.
【００２７】本実施の形態における２つの画素電極４
ａ、４ｂに形成されるスリット５ａ、５ｂ、５ｃの形成
方向は、ゲートバスライン１及びデータバスライン２に
対して斜めになっている。この形成方向は、図７及び図
８を用いて説明した従来の薄膜トランジスタ基板に形成
されたスリット５の形成方向とはデータバスラインの延
びる方向に関して逆向きになっている。図１では、４つ
の分割電極領域ａ、ｂ、ｃ、ｄを示している。Two pixel electrodes 4 in the present embodiment
The formation directions of the slits 5a, 5b, 5c formed in the gate bus line 1 and the data bus line 2 are oblique. This forming direction is opposite to the forming direction of the slit 5 formed on the conventional thin film transistor substrate described with reference to FIGS. 7 and 8 with respect to the direction in which the data bus line extends. FIG. 1 shows four divided electrode regions a, b, c, and d.
【００２８】薄膜トランジスタ３ａ、３ｂのソース電極
と画素電極４ａ、４ｂとを電気的に接続する接続部を構
成するコンタクトホール７ａ、７ｂは、各画素電極４
ａ、４ｂの分割電極領域ｂに設けられている。なお、斜
線領域Ａ内にある画素電極４ｂの分割電極領域ｂに設け
られているコンタクトホール７ｂは表示を省略してい
る。このように本実施の形態での接続部は、２つの分割
電極領域ａ、ｃと接続電極６ａ、６ｂを介して接続する
分割電極領域ｂに設けられている。The contact holes 7a and 7b forming the connection portion for electrically connecting the source electrodes of the thin film transistors 3a and 3b and the pixel electrodes 4a and 4b are connected to the respective pixel electrodes 4a and 4b.
a, 4b are provided in the divided electrode regions b. The display of the contact hole 7b provided in the divided electrode region b of the pixel electrode 4b in the hatched region A is omitted. As described above, the connection portion in the present embodiment is provided in the divided electrode region b connected to the two divided electrode regions a and c via the connection electrodes 6a and 6b.
【００２９】接続部を構成するコンタクトホール７ａ、
７ｂが設けられる領域として分割電極領域ｂを選択する
のは、第１に、分割電極領域ｂが薄膜トランジスタ３
ａ、３ｂ及びデータバスライン２に直近に配置されてい
るからである。分割電極領域ｂを選択することにより、
データバスライン近傍に薄膜トランジスタ３を形成で
き、さらに、薄膜トランジスタ３のソース電極からコン
タクトホール７までの距離を短くすることができる。第
２に、隣接画素との連結不良が生じても、複数の分割電
極領域ａ、ｂ、ｃ、ｄのうち、例えば図１に示すよう
に、連結不良に関与する画素領域４ａの分割電極領域ａ
の周囲の接続電極６ａをレーザ光の照射等により非導通
にすれば、画素領域４ａの残りの大部分の分割電極領域
ｂ、ｃ、ｄを救済することができるからである。The contact holes 7a forming the connection portion,
The reason why the divided electrode region b is selected as the region where the thin film transistor 7b is provided is that the divided electrode region b
a, 3b and the data bus line 2. By selecting the divided electrode region b,
The thin film transistor 3 can be formed near the data bus line, and the distance from the source electrode of the thin film transistor 3 to the contact hole 7 can be reduced. Second, even if a connection failure with an adjacent pixel occurs, of the plurality of divided electrode regions a, b, c, and d, for example, as shown in FIG. a
This is because if the connection electrode 6a around the pixel electrode 4a is made non-conductive by irradiating a laser beam or the like, most of the remaining divided electrode regions b, c, and d of the pixel region 4a can be rescued.
【００３０】さて、図１において、薄膜トランジスタ３
ｂ上層の斜線領域Ａは、薄膜トランジスタ３ｂの近傍に
おいて画素電極４ａの分割電極領域ａと画素電極４ｂの
分割電極領域ｂとが電気的に接続された画素電極パター
ン不良による連結不良の生じた領域を示している。Now, referring to FIG.
The shaded area A in the upper layer b is an area where a defective connection due to a defective pixel electrode pattern in which the divided electrode area a of the pixel electrode 4a and the divided electrode area b of the pixel electrode 4b are electrically connected in the vicinity of the thin film transistor 3b. Is shown.
【００３１】この場合、本実施の形態では、画素電極４
ａ側の分割電極領域ａを画定するスリット５ａ上の接続
電極６ａにレーザ光等を照射して切断し、分割電極領域
ａ、ｂ間を非導通とし、分割電極領域ａを薄膜トランジ
スタ３ａから電気的に分離することにより、画素電極４
ａ、４ｂ間の電気的接続を遮断することができる。薄膜
トランジスタ３ａ、３ｂは、相互に影響されることなく
独立に動作できるようになる。In this case, in this embodiment, the pixel electrode 4
The connection electrode 6a on the slit 5a defining the a-side divided electrode region a is cut by irradiating the connection electrode 6a with a laser beam or the like, the divided electrode regions a and b are made non-conductive, and the divided electrode region a is electrically disconnected from the thin film transistor 3a. To separate the pixel electrode 4
The electrical connection between a and 4b can be cut off. The thin film transistors 3a and 3b can operate independently without being influenced by each other.
【００３２】このとき、画素電極４ａでは、分割電極領
域ｂ、ｃ、ｄが薄膜トランジスタ３ａに接続される状態
となる。また、画素電極４ｂでは、画素電極４ａ側の分
割電極領域ａが新たに画素トランジスタ３ｂに接続され
る状態となる。At this time, the divided electrode regions b, c, and d of the pixel electrode 4a are connected to the thin film transistor 3a. In the pixel electrode 4b, the divided electrode region a on the pixel electrode 4a side is newly connected to the pixel transistor 3b.
【００３３】画素電極４ａにおいては、相互に導通状態
にある分割電極領域ｂ、ｃ間のスリット５ｂと図示しな
い対向電極との間に生じる斜め電界により、垂直配向液
晶を所定方向に配向規制して配向分割が行われる。同様
に、分割電極領域ｃ、ｄ間のスリット５ｃと図示しない
対向電極との間に生じる斜め電界により、垂直配向液晶
を所定方向に配向規制して配向分割が行われる。つま
り、画素電極４ａでは、相互に導通状態にある分割電極
領域ｂ、ｃ、ｄにより、他の正常な画素の画素電極とほ
ぼ同様の広視野角の表示動作を行うことができるように
なる。In the pixel electrode 4a, the vertically aligned liquid crystal is regulated in a predetermined direction by an oblique electric field generated between the slit 5b between the divided electrode regions b and c in a mutually conductive state and a counter electrode (not shown). Orientation division is performed. Similarly, the oblique electric field generated between the slit 5c between the divided electrode regions c and d and the counter electrode (not shown) regulates the orientation of the vertically aligned liquid crystal in a predetermined direction to perform the alignment division. That is, in the pixel electrode 4a, the divided electrode regions b, c, and d which are in a mutually conductive state can perform a display operation with a wide viewing angle substantially similar to the pixel electrodes of other normal pixels.
【００３４】また、画素電極４ｂでは、新たに加わった
画素電極４ａ側の分割電極領域ａを除いたそれぞれの分
割電極領域ａ、ｂ、ｃ、ｄ間のスリット５において同様
の配向分割が行われる。In the pixel electrode 4b, the same alignment division is performed in the slits 5 between the divided electrode regions a, b, c, and d except for the newly added divided electrode region a on the pixel electrode 4a side. .
【００３５】このように、図１の斜線領域Ａで示す画素
電極パターン不良に対し画素電極４ａ側の分割電極領域
ａを切り離して連結不良を修復し、残りの分割電極領域
ｂ、ｃ、ｄを救済して画素電極４ａ、４ｂを同時に救済
できるようになるので、歩留まりを向上させることが可
能となる。As described above, for the defective pixel electrode pattern indicated by the hatched area A in FIG. 1, the divided electrode area a on the side of the pixel electrode 4a is separated to repair the connection failure, and the remaining divided electrode areas b, c, d are removed. Since the pixel electrodes 4a and 4b can be rescued at the same time, the yield can be improved.
【００３６】次に、本発明の第２の実施の形態による液
晶表示パネルを図２を用いて説明する。図２は、パネル
面に向かって見た液晶表示パネルの概略構成を示してお
り、横方向に並ぶ２つの画素領域を示している。各画素
領域にはそれぞれ薄膜トランジスタ３ａ、３ｂと、スリ
ット５が形成された画素電極４ａ、４ｂが形成されてい
る。Next, a liquid crystal display panel according to a second embodiment of the present invention will be described with reference to FIG. FIG. 2 shows a schematic configuration of the liquid crystal display panel viewed from the panel surface, and shows two pixel regions arranged in a horizontal direction. In each pixel region, a thin film transistor 3a, 3b and a pixel electrode 4a, 4b having a slit 5 are formed.
【００３７】本実施の形態における２つの画素電極４
ａ、４ｂに形成されるスリット５ａ、５ｂは、データバ
スライン２に並列に形成されている。図２では、図中横
方向に並ぶ３つの分割電極領域ａ、ｂ、ｃを示してい
る。Two pixel electrodes 4 in the present embodiment
The slits 5a and 5b formed in the data bus lines 2a and 4b are formed in parallel with the data bus line 2. FIG. 2 shows three divided electrode regions a, b, and c arranged in the horizontal direction in the drawing.
【００３８】薄膜トランジスタ３ａ、３ｂのソース電極
と画素電極４ａ、４ｂとを電気的に接続する接続部を構
成するコンタクトホール７ａ、７ｂは、各画素電極４
ａ、４ｂの分割電極領域ｂに設けられている。このよう
に本実施の形態での接続部は、２つの分割電極領域ａ、
ｃと接続電極６ａ、６ｂを介して接続する分割電極領域
ｂに設けられている。The contact holes 7a and 7b, which form connection portions for electrically connecting the source electrodes of the thin film transistors 3a and 3b and the pixel electrodes 4a and 4b,
a, 4b are provided in the divided electrode regions b. As described above, the connection portion in the present embodiment includes two divided electrode regions a,
c is provided in the divided electrode region b which is connected via the connection electrodes 6a and 6b.
【００３９】接続部を構成するコンタクトホール７ａ、
７ｂが設けられる領域として分割電極領域ｂを選択する
のは、隣接画素との連結不良が生じても、複数の分割電
極領域ａ、ｂ、ｃのうち、例えば図２に示すように、連
結不良に関与する画素領域４ａの分割電極領域ｃ周囲の
接続電極６ｂをレーザ光の照射等により非導通にすれ
ば、画素領域４ａの残りの分割電極領域ａ、ｂを救済す
ることができるからである。同様に、連結不良に関与す
る画素領域４ｂの分割電極領域ａ周囲の接続電極６ａを
レーザ光の照射等により非導通にすれば、画素領域４ａ
の残りの分割電極領域ｂ、ｃを救済することができるか
らである。The contact holes 7a forming the connection part,
The reason why the divided electrode region b is selected as the region in which the 7b is provided is that even if a defective connection with an adjacent pixel occurs, as shown in FIG. If the connection electrode 6b around the divided electrode region c of the pixel region 4a involved in the above is made non-conductive by irradiation of laser light or the like, the remaining divided electrode regions a and b of the pixel region 4a can be rescued. . Similarly, if the connection electrode 6a around the divided electrode region a of the pixel region 4b involved in the connection failure is made non-conductive by irradiation of laser light or the like, the pixel region 4a
This is because the remaining divided electrode regions b and c can be rescued.
【００４０】さて、図２において、斜線領域Ｂは、画素
電極４ａの分割電極領域ｃと画素電極４ｂの分割電極領
域ａとが電気的に接続されて画素電極パターン不良の生
じた領域を示している。この例において本実施の形態で
は２つの修復方法を採ることができる。In FIG. 2, a hatched area B indicates an area where the divided electrode area c of the pixel electrode 4a is electrically connected to the divided electrode area a of the pixel electrode 4b and a defective pixel electrode pattern occurs. I have. In this example, two repair methods can be adopted in the present embodiment.
【００４１】第１の修復方法は、画素電極４ａにおい
て、分割電極領域ｃを画定するスリット５ｂ上の接続電
極６ｂにレーザ光を照射して切断し、分割電極領域ｂ、
ｃ間を非導通とし、分割電極領域ｃを薄膜トランジスタ
３ａから電気的に分離する。こうすることにより、画素
電極４ａ、４ｂ間の電気的接続を遮断することができ
る。The first repairing method is as follows. In the pixel electrode 4a, the connection electrode 6b on the slit 5b that defines the divided electrode region c is cut by irradiating the connection electrode 6b with laser light.
c is made non-conductive, and the divided electrode region c is electrically separated from the thin film transistor 3a. This makes it possible to cut off the electrical connection between the pixel electrodes 4a and 4b.
【００４２】第２の修復方法は、画素電極４ｂにおい
て、分割電極領域ａを画定するスリット５ａ上の接続電
極６ａにレーザ光を照射して切断し、分割電極領域ａ、
ｂ間を非導通とし、分割電極領域ａを薄膜トランジスタ
３ｂから電気的に分離する。こうすることにより、画素
電極４ａ、４ｂ間の電気的接続を遮断することができ
る。In the second repairing method, the connection electrode 6a on the slit 5a defining the divided electrode region a in the pixel electrode 4b is cut by irradiating the connection electrode 6a with laser light.
b is made non-conductive, and the divided electrode region a is electrically separated from the thin film transistor 3b. This makes it possible to cut off the electrical connection between the pixel electrodes 4a and 4b.
【００４３】以上の何れの方法によっても画素電極４
ａ、４ｂ間の電気的接続を遮断できるので、薄膜トラン
ジスタ３ａ、３ｂは、相互に影響されることなく独立に
動作でき、両画素電極を共に救済できるようになる。The pixel electrode 4 can be formed by any of the above methods.
Since the electrical connection between a and b can be cut off, the thin film transistors 3a and 3b can operate independently without being affected by each other, and both pixel electrodes can be rescued together.
【００４４】第１の修復方法による場合には、画素電極
４ａにおいては、相互に導通状態にある分割電極領域
ａ、ｂ間のスリット５ａと図示しない対向電極との間に
生じる斜め電界により、垂直配向液晶を所定方向に配向
規制して配向分割が行われる。つまり、画素電極４ａで
は、相互に導通状態にある分割電極領域ａ、ｂにより、
他の正常な画素の画素電極とほぼ同様の広視野角の表示
動作を行うことができるようになる。また、画素電極４
ｂでは、新たに加わった画素電極４ａ側の分割電極領域
ｃを除いたそれぞれの分割電極領域ａ、ｂ、ｃ間のスリ
ット５において同様の配向分割が行われる。In the case of the first repair method, in the pixel electrode 4a, the vertical electric field generated between the slit 5a between the divided electrode regions a and b in a mutually conductive state and the opposite electrode (not shown) causes vertical movement. The alignment division is performed by regulating the alignment of the aligned liquid crystal in a predetermined direction. That is, in the pixel electrode 4a, the divided electrode regions a and b which are in a conductive state with each other cause
The same wide-angle display operation as the pixel electrodes of other normal pixels can be performed. In addition, the pixel electrode 4
In b, the same alignment division is performed in the slits 5 between the divided electrode regions a, b, and c except for the newly added divided electrode region c on the pixel electrode 4a side.
【００４５】また、第２の方法による場合には、画素電
極４ｂにおいては、相互に導通状態にある分割電極領域
ｂ、ｃ間のスリット５ｂと図示しない対向電極との間に
生じる斜め電界により、垂直配向液晶を所定方向に配向
規制して配向分割が行われる。つまり、画素電極４ｂで
は、相互に導通状態にある分割電極領域ｂ、ｃにより、
他の正常な画素の画素電極とほぼ同様の広視野角の表示
動作を行うことができるようになる。また、画素電極４
ａでは、新たに加わった画素電極４ｂ側の分割電極領域
ａを除いたそれぞれの分割電極領域ａ、ｂ、ｃ間のスリ
ット５において同様の配向分割が行われる。In the case of the second method, in the pixel electrode 4b, an oblique electric field generated between the slit 5b between the divided electrode regions b and c in a mutually conductive state and a counter electrode (not shown) causes The alignment division is performed by regulating the alignment of the vertically aligned liquid crystal in a predetermined direction. That is, in the pixel electrode 4b, the divided electrode regions b and c that are in a mutually conductive state allow
The same wide-angle display operation as the pixel electrodes of other normal pixels can be performed. In addition, the pixel electrode 4
In a, the same alignment division is performed in the slits 5 between the divided electrode regions a, b, and c except for the newly added divided electrode region a on the pixel electrode 4b side.
【００４６】このように、図２の斜線領域Ｂで示す画素
電極パターン不良に対し画素電極４ａ側の分割電極領域
ｃを切り離して連結不良を修復して残りの分割電極領域
ａ、ｂを救済し、あるいは、画素電極４ｂの分割電極領
域ａを切り離して残りの分割電極領域ｂ、ｃを救済する
ことにより、画素電極４ａ、４ｂを同時に救済できるよ
うになる。これにより、歩留まりを向上させることが可
能となる。As described above, for the defective pixel electrode pattern indicated by the hatched area B in FIG. 2, the divided electrode area c on the pixel electrode 4a side is cut off to repair the connection failure, and the remaining divided electrode areas a and b are rescued. Alternatively, by separating the divided electrode region a of the pixel electrode 4b and rescuing the remaining divided electrode regions b and c, the pixel electrodes 4a and 4b can be rescued simultaneously. Thereby, the yield can be improved.
【００４７】次に、本発明の第３の実施の形態による液
晶表示パネルを図３を用いて説明する。図３は、パネル
面に向かって見た液晶表示パネルの概略構成を示してお
り、横方向に並ぶ２つの画素領域を示している。各画素
領域にはそれぞれ薄膜トランジスタ３ａ、３ｂと、スリ
ット５が形成された画素電極４ａ、４ｂが形成されてい
る。Next, a liquid crystal display panel according to a third embodiment of the present invention will be described with reference to FIG. FIG. 3 shows a schematic configuration of the liquid crystal display panel as viewed from the panel surface, and shows two pixel regions arranged in a horizontal direction. In each pixel region, a thin film transistor 3a, 3b and a pixel electrode 4a, 4b having a slit 5 are formed.
【００４８】本実施の形態における２つの画素電極４
ａ、４ｂに形成されるスリット５ａ、５ｂ、５ｃ、５
ｄ、５ｅは、ゲートバスライン１に並列に形成されてい
る。図３では、図中縦方向に並ぶ６つの分割電極領域
ａ、ｂ、ｃ、ｄ、ｅ、ｆを示している。Two pixel electrodes 4 in the present embodiment
a, 4b formed in slits 5a, 5b, 5c, 5
d and 5e are formed in parallel with the gate bus line 1. FIG. 3 shows six divided electrode regions a, b, c, d, e, and f arranged in the vertical direction in the drawing.
【００４９】薄膜トランジスタ３ａ、３ｂのソース電極
と画素電極４ａ、４ｂとを電気的に接続する接続部を構
成するコンタクトホール７ａ、７ｂは、各画素電極４
ａ、４ｂの分割電極領域ｃに設けられている。このよう
に本実施の形態での接続部は、２つの分割電極領域ｂ、
ｄと接続電極６ｂ、６ｃを介して接続する分割電極領域
ｃに設けられている。The contact holes 7a and 7b forming the connection portion for electrically connecting the source electrodes of the thin film transistors 3a and 3b and the pixel electrodes 4a and 4b
a, 4b are provided in the divided electrode regions c. As described above, the connection portion in the present embodiment includes two divided electrode regions b,
d is provided in the divided electrode region c connected to the connection electrode 6 via the connection electrodes 6b and 6c.
【００５０】接続部を構成するコンタクトホール７ａ、
７ｂが設けられる領域として分割電極領域ｃを選択する
のは、隣接画素との連結不良が生じても、複数の分割電
極領域ａ、ｂ、ｃ、ｄ、ｅ、ｆのうち、例えば図３に示
すように、連結不良に関与する画素領域４ａの分割電極
領域ａ周囲の接続電極６ａをレーザ光の照射等により非
導通にすれば、画素領域４ａの残りの分割電極領域ｂ〜
ｆを救済することができるからである。同様に、連結不
良に関与する画素領域４ｂの分割電極領域ａ周囲の接続
電極６ａをレーザ光の照射等により非導通にすれば、画
素領域４ａの残りの分割電極領域ｂ〜ｆを救済すること
ができる。さらに本実施の形態では、仮に分割電極領域
ｂに連結不良が生じても、残りの分割領域ｃ〜ｆを救済
することができる。Contact holes 7a forming connection portions
The reason why the divided electrode region c is selected as the region where 7b is provided is that, even if a connection failure with an adjacent pixel occurs, among the plurality of divided electrode regions a, b, c, d, e, and f, for example, as shown in FIG. As shown, if the connection electrode 6a around the divided electrode region a of the pixel region 4a involved in the connection failure is made non-conductive by irradiation of a laser beam or the like, the remaining divided electrode regions b to
This is because f can be rescued. Similarly, if the connection electrode 6a around the divided electrode region a of the pixel region 4b involved in the connection failure is made non-conductive by irradiating a laser beam or the like, the remaining divided electrode regions b to f of the pixel region 4a can be rescued. Can be. Furthermore, in the present embodiment, even if a connection failure occurs in the divided electrode region b, the remaining divided regions c to f can be rescued.
【００５１】さて、図３において、斜線領域Ｃは、画素
電極４ａ、４ｂの分割電極領域ａ同士が電気的に接続さ
れている画素電極パターン不良が生じた領域を示してい
る。この例において本実施の形態では２つの修復方法を
採ることができる。In FIG. 3, a hatched area C indicates an area where a pixel electrode pattern defect occurs in which the divided electrode areas a of the pixel electrodes 4a and 4b are electrically connected to each other. In this example, two repair methods can be adopted in the present embodiment.
【００５２】第１の修復方法は、画素電極４ａにおい
て、分割電極領域ａを画定するスリット５ａ上の接続電
極６ａにレーザ光を照射して切断し、分割電極領域ａ、
ｂ間を非導通とし、分割電極領域ａを薄膜トランジスタ
３ａから電気的に分離する。こうすることにより、画素
電極４ａ、４ｂ間の電気的接続を遮断することができ
る。The first repairing method is as follows. In the pixel electrode 4a, the connection electrode 6a on the slit 5a defining the divided electrode region a is irradiated with a laser beam and cut, and the divided electrode region a,
b is made non-conductive, and the divided electrode region a is electrically separated from the thin film transistor 3a. This makes it possible to cut off the electrical connection between the pixel electrodes 4a and 4b.
【００５３】第２の修復方法は、画素電極４ｂにおい
て、分割電極領域ａを画定するスリット５ａ上の接続電
極６ａにレーザ光を照射して切断し、分割電極領域ａ、
ｂ間を非導通とし、分割電極領域ａを薄膜トランジスタ
３ｂから電気的に分離する。こうすることにより、画素
電極４ａ、４ｂ間の電気的接続を遮断することができ
る。In the second repairing method, in the pixel electrode 4b, the connection electrode 6a on the slit 5a defining the divided electrode region a is cut by irradiating the connection electrode 6a with laser light.
b is made non-conductive, and the divided electrode region a is electrically separated from the thin film transistor 3b. This makes it possible to cut off the electrical connection between the pixel electrodes 4a and 4b.
【００５４】以上の何れの方法によっても画素電極４
ａ、４ｂ間の電気的接続を遮断できるので、薄膜トラン
ジスタ３ａ、３ｂは、相互に影響されることなく独立に
動作でき、両画素電極４ａ、４ｂを共に救済できるよう
になる。本実施の形態も第２の実施の形態と同様に、救
済された分割電極領域を用いて他の正常な画素の画素電
極とほぼ同様の広視野角の表示動作を行うことができる
ようになる。The pixel electrode 4 can be formed by any of the above methods.
Since the electrical connection between the transistors a and b can be cut off, the thin film transistors 3a and 3b can operate independently without being influenced by each other, and both the pixel electrodes 4a and 4b can be rescued. In the present embodiment, similarly to the second embodiment, it is possible to perform a display operation with a wide viewing angle substantially similar to that of the pixel electrodes of other normal pixels by using the rescued divided electrode region. .
【００５５】このように、図３の斜線領域Ｃで示す画素
電極パターン不良に対し画素電極４ａまたは画素電極４
ｂにおいて分割電極領域ａを切り離して残りの分割電極
領域ｂ〜ｆを救済することにより、画素電極４ａ、４ｂ
を同時に救済できるようになる。これにより、歩留まり
を向上させることが可能となる。As described above, the pixel electrode 4a or the pixel electrode 4a is protected against the defective pixel electrode pattern indicated by the hatched area C in FIG.
b, the divided electrode region a is separated and the remaining divided electrode regions b to f are rescued, whereby the pixel electrodes 4a, 4b
At the same time. Thereby, the yield can be improved.
【００５６】次に、本発明の第４の実施の形態による液
晶表示パネルを図４を用いて説明する。図４は、パネル
面に向かって見た液晶表示パネルの概略構成を示してお
り、横方向に並ぶ２つの画素領域を示している。各画素
領域にはそれぞれ薄膜トランジスタ３ａ、３ｂと、スリ
ット５が形成された画素電極４ａ、４ｂが形成されてい
る。Next, a liquid crystal display panel according to a fourth embodiment of the present invention will be described with reference to FIG. FIG. 4 shows a schematic configuration of the liquid crystal display panel as viewed from the panel surface, and shows two pixel regions arranged in a horizontal direction. In each pixel region, a thin film transistor 3a, 3b and a pixel electrode 4a, 4b having a slit 5 are formed.
【００５７】本実施の形態における２つの画素電極４
ａ、４ｂに形成されるスリット５ａ、５ｂ、５ｃは、ゲ
ートバスライン１及びデータバスライン２に対して斜め
に形成されている。この形成方向は、図７及び図８を用
いて説明した従来の薄膜トランジスタ基板に形成された
スリット５の形成方向と同じである。なお、斜線領域Ｄ
中に表れる画素電極４ｂの分割電極領域ａは表示を省略
している。Two pixel electrodes 4 in the present embodiment
The slits 5a, 5b, and 5c formed in the gate bus lines 1 and the data bus lines 2 are formed obliquely. This forming direction is the same as the forming direction of the slit 5 formed on the conventional thin film transistor substrate described with reference to FIGS. Note that the shaded area D
The display of the divided electrode region a of the pixel electrode 4b appearing inside is omitted.
【００５８】本実施の形態による薄膜トランジスタ３
ａ、３ｂは、図中右隣りのデータバスライン２近傍に形
成されている。薄膜トランジスタ３ａ、３ｂのソース電
極と画素電極４ａ、４ｂとを電気的に接続する接続部を
構成するコンタクトホール７ａ、７ｂは、各画素電極４
ａ、４ｂの分割電極領域ｃに設けられている。このよう
に本実施の形態での接続部は、２つの分割電極領域ｂ、
ｄと接続電極６ｂ、６ｃを介して接続する分割電極領域
ｃに設けられている。薄膜トランジスタ３ａ、３ｂを図
中右隣りデータバスライン２近傍に形成することによ
り、それぞれの分割電極領域ｃ内のコンタクトホール７
ａ、７ｂと接続する薄膜トランジスタ３ａ、３ｂのソー
ス電極の長さを最短にしている。The thin film transistor 3 according to the present embodiment
a and 3b are formed in the vicinity of the data bus line 2 on the right side in the figure. The contact holes 7a and 7b which form a connection portion for electrically connecting the source electrodes of the thin film transistors 3a and 3b and the pixel electrodes 4a and 4b are provided at the respective pixel electrodes 4a and 4b.
a, 4b are provided in the divided electrode regions c. As described above, the connection portion in the present embodiment includes two divided electrode regions b,
d is provided in the divided electrode region c connected to the connection electrode 6 via the connection electrodes 6b and 6c. By forming the thin film transistors 3a and 3b near the data bus line 2 on the right side in the figure, the contact holes 7 in the respective divided electrode regions c are formed.
The lengths of the source electrodes of the thin film transistors 3a and 3b connected to a and 7b are minimized.
【００５９】接続部を構成するコンタクトホール７ａ、
７ｂが設けられる領域として分割電極領域ｃを選択する
のは、隣接画素との連結不良が生じても、複数の分割電
極領域ａ、ｂ、ｃ、ｄのうち、例えば図４に示すよう
に、連結不良に関与する画素領域４ａ、４ｂの分割電極
領域ｂの周囲の接続電極６ｂをレーザ光の照射等により
非導通にすれば、画素領域４ａ、４ｂの残りの分割電極
領域ｃ、ｄを救済することができるからである。Contact holes 7a forming connection portions
The reason for selecting the divided electrode region c as the region where the 7b is provided is that even if a connection failure with an adjacent pixel occurs, among the plurality of divided electrode regions a, b, c, d, as shown in FIG. If the connection electrodes 6b around the divided electrode regions b of the pixel regions 4a and 4b involved in the connection failure are made non-conductive by irradiation of a laser beam or the like, the remaining divided electrode regions c and d of the pixel regions 4a and 4b are rescued. Because you can.
【００６０】さて、図４において、斜線領域Ｄは、ゲー
トバスライン１とデータバスライン２が交差する付近に
おいて、画素電極４ａの分割電極領域ａと画素電極４ｂ
の分割電極領域ａ、ｂとが電気的に接続されている比較
的広範囲の画素電極パターン不良が生じた領域を示して
いる。In FIG. 4, a hatched area D indicates a divided electrode area a of the pixel electrode 4a and a pixel electrode 4b near the intersection of the gate bus line 1 and the data bus line 2.
And a relatively wide area where a pixel electrode pattern defect has occurred is electrically connected to the divided electrode areas a and b.
【００６１】この場合、本実施の形態では、画素電極４
ｂ側の分割電極領域ｂ、ｃ間のスリット５ｂ上の接続電
極６ｂをレーザ光等を照射して切断し、分割電極領域
ｂ、ｃ間を非導通とし、分割電極領域ａ、ｂを薄膜トラ
ンジスタ３ｂから電気的に分離することにより、画素電
極４ａ、４ｂ間の電気的接続を遮断することができる。
薄膜トランジスタ３ａ、３ｂは、相互に影響されること
なく独立に動作できるようになる。In this case, in the present embodiment, the pixel electrode 4
The connection electrode 6b on the slit 5b between the b-side divided electrode regions b and c is cut by irradiating a laser beam or the like to make the divided electrode regions b and c non-conductive, and the divided electrode regions a and b are connected to the thin film transistor 3b. The electrical connection between the pixel electrodes 4a and 4b can be cut off by electrically separating the pixel electrodes 4a and 4b from each other.
The thin film transistors 3a and 3b can operate independently without being influenced by each other.
【００６２】このとき、画素電極４ｂでは、画素分割電
極領域ｃ、ｄが薄膜トランジスタ３ｂに接続される状態
となる。また、画素電極４ａでは、斜線領域Ｄ下方の画
素電極４ｂ側の分割電極領域ａが新たに画素トランジス
タ３ａに接続される状態となる。このような状態におい
て、画素電極４ａ側では所望の配向分割制御が行われ、
同様に、画素電極４ｂ側では分割電極領域ｃ、ｄにおい
て正常な分割配向制御が行われる。At this time, in the pixel electrode 4b, the pixel divided electrode regions c and d are connected to the thin film transistor 3b. In the pixel electrode 4a, the divided electrode region a on the pixel electrode 4b side below the hatched region D is newly connected to the pixel transistor 3a. In such a state, desired alignment division control is performed on the pixel electrode 4a side,
Similarly, on the pixel electrode 4b side, normal divided alignment control is performed in the divided electrode regions c and d.
【００６３】このように、図４の斜線領域Ｄで示す画素
電極パターン不良に対し画素電極４ｂ側の分割電極領域
ａ、ｂを切り離して連結不良を修復し、残りの分割電極
領域ｃ、ｄを救済することにより、画素電極４ａ、４ｂ
を同時に救済できるようになるので、歩留まりを向上さ
せることが可能となる。As described above, for the defective pixel electrode pattern indicated by the hatched area D in FIG. 4, the divided electrode areas a and b on the side of the pixel electrode 4b are separated to repair the connection failure, and the remaining divided electrode areas c and d are restored. By relieving, the pixel electrodes 4a, 4b
At the same time, it is possible to improve the yield.
【００６４】次に、本発明の第５の実施の形態による液
晶表示パネルを図５を用いて説明する。図５は、パネル
面に向かって見た液晶表示パネルの概略構成を示してお
り、横方向に並ぶ２つの画素領域を示している。各画素
領域にはそれぞれ薄膜トランジスタ３ａ、３ｂと、スリ
ット５が形成された画素電極４ａ、４ｂが形成されてい
る。Next, a liquid crystal display panel according to a fifth embodiment of the present invention will be described with reference to FIG. FIG. 5 shows a schematic configuration of the liquid crystal display panel viewed from the panel surface, and shows two pixel regions arranged in a horizontal direction. In each pixel region, a thin film transistor 3a, 3b and a pixel electrode 4a, 4b having a slit 5 are formed.
【００６５】本実施の形態における２つの画素電極４
ａ、４ｂに形成されるスリット５ａ、５ｂ、５ｃ、５ｄ
は、第４の実施の形態と同様にゲートバスライン１及び
データバスライン２に対して斜めに形成されている。但
し、スリットの形成パターンが図４に示すパターンと異
なっている。Two pixel electrodes 4 in the present embodiment
a, 4b, slits 5a, 5b, 5c, 5d
Are formed obliquely with respect to the gate bus line 1 and the data bus line 2 as in the fourth embodiment. However, the formation pattern of the slit is different from the pattern shown in FIG.
【００６６】本実施の形態による薄膜トランジスタ３
ａ、３ｂは、図中右隣りのデータバスライン２近傍に形
成されている。薄膜トランジスタ３ａ、３ｂのソース電
極と画素電極４ａ、４ｂとを電気的に接続する接続部を
構成するコンタクトホール７ａ、７ｂは、各画素電極４
ａ、４ｂの分割電極領域ｂに設けられている。このよう
に本実施の形態での接続部は、２つの分割電極領域ａ、
ｃと接続電極６ａ、６ｂを介して接続する分割電極領域
ｂに設けられている。薄膜トランジスタ３ａ、３ｂを図
中右隣りデータバスライン２近傍に形成することによ
り、それぞれの分割電極領域ｂ内のコンタクトホール７
ａ、７ｂと接続する薄膜トランジスタ３ａ、３ｂのソー
ス電極の長さを最短にしている。The thin film transistor 3 according to the present embodiment
a and 3b are formed in the vicinity of the data bus line 2 on the right side in the figure. The contact holes 7a and 7b which form a connection portion for electrically connecting the source electrodes of the thin film transistors 3a and 3b and the pixel electrodes 4a and 4b are provided at the respective pixel electrodes 4a and 4b.
a, 4b are provided in the divided electrode regions b. As described above, the connection portion in the present embodiment includes two divided electrode regions a,
c is provided in the divided electrode region b which is connected via the connection electrodes 6a and 6b. By forming the thin film transistors 3a and 3b in the vicinity of the data bus line 2 on the right side in the figure, the contact holes 7 in the respective divided electrode regions b are formed.
The lengths of the source electrodes of the thin film transistors 3a and 3b connected to a and 7b are minimized.
【００６７】接続部を構成するコンタクトホール７ａ、
７ｂが設けられる領域として分割電極領域ｂを選択する
理由は、第４の実施の形態と同様である。すなわち、隣
接画素との連結不良が生じても、ソース電極と接続する
コンタクトホール７ａ、７ｂを分割電極領域ｂに設けて
おけば、複数の分割電極領域ａ、ｂ、ｃ、ｄのうち、例
えば図５に示すように、連結不良に関与する画素領域４
ｂの分割電極領域ａの周囲の接続電極６ａをレーザ光の
照射等により非導通にすれば、画素領域４ａの全てと画
素領域４ｂの残りの大部分の分割電極領域ｂ、ｃ、ｄを
救済することができる。Contact holes 7a forming connection portions
The reason why the divided electrode region b is selected as the region where 7b is provided is the same as in the fourth embodiment. That is, even if a connection failure with an adjacent pixel occurs, if the contact holes 7a and 7b connected to the source electrode are provided in the divided electrode region b, for example, among the plurality of divided electrode regions a, b, c, and d, As shown in FIG. 5, the pixel region 4 involved in the connection failure
If the connection electrode 6a around the divided electrode region a of b is made nonconductive by irradiation of laser light or the like, all of the pixel region 4a and most of the remaining divided electrode regions b, c, and d of the pixel region 4b are rescued. can do.
【００６８】さて、図５において斜線領域Ｅは、ゲート
バスライン１とデータバスライン２が交差する付近にお
いて、画素電極４ａの分割電極領域ｂと画素電極４ｂの
分割電極領域ａとが電気的に接続されている画素電極パ
ターン不良が生じた領域を示している。本実施の形態で
は、画素電極４ｂ側の分割電極領域ａ、ｂ間のスリット
５ａ上の接続電極６ａをレーザ光等を照射して切断し、
分割電極領域ａ、ｂ間を非導通とし、分割電極領域ａを
薄膜トランジスタ３ｂから電気的に分離することによ
り、画素電極４ａ、４ｂ間の電気的接続を遮断すること
ができる。薄膜トランジスタ３ａ、３ｂは、相互に影響
されることなく独立に動作できるようになる。In FIG. 5, the shaded area E is defined by the fact that the divided electrode area b of the pixel electrode 4a and the divided electrode area a of the pixel electrode 4b are electrically connected near the intersection of the gate bus line 1 and the data bus line 2. It shows a region where a connected pixel electrode pattern defect has occurred. In the present embodiment, the connection electrode 6a on the slit 5a between the divided electrode regions a and b on the pixel electrode 4b side is cut by irradiating a laser beam or the like.
The electrical connection between the pixel electrodes 4a and 4b can be cut off by making the divided electrode regions a and b non-conductive and electrically separating the divided electrode region a from the thin film transistor 3b. The thin film transistors 3a and 3b can operate independently without being influenced by each other.
【００６９】このとき、画素電極４ｂでは、画素分割電
極領域ｂ、ｃ、ｄが薄膜トランジスタ３ｂに接続される
状態となる。また、画素電極４ａでは、画素電極４ｂ側
の分割電極領域ａが新たに画素トランジスタ３ａに接続
される状態となる。このような状態において、画素電極
４ａ側では所望の配向分割制御が行われ、同様に、画素
電極４ｂ側では分割電極領域ｂ、ｃ、ｄにおいて正常な
分割配向制御が行われる。At this time, in the pixel electrode 4b, the pixel division electrode regions b, c and d are connected to the thin film transistor 3b. In the pixel electrode 4a, the divided electrode region a on the pixel electrode 4b side is newly connected to the pixel transistor 3a. In such a state, desired alignment division control is performed on the pixel electrode 4a side, and similarly, normal division alignment control is performed on the divided electrode regions b, c, and d on the pixel electrode 4b side.
【００７０】このように、図５の斜線領域Ｅで示す画素
電極パターン不良に対し画素電極４ｂ側の分割電極領域
ａを切り離して連結不良を修復し、残りの分割電極領域
ｂ、ｃ、ｄを救済することにより、画素電極４ａ、４ｂ
を同時に救済できるようになるので、歩留まりを向上さ
せることが可能となる。As described above, for the defective pixel electrode pattern indicated by the hatched area E in FIG. 5, the divided electrode area a on the pixel electrode 4b side is cut off to repair the connection failure, and the remaining divided electrode areas b, c, d are removed. By relieving, the pixel electrodes 4a, 4b
At the same time, it is possible to improve the yield.
【００７１】次に、本発明の第６の実施の形態による液
晶表示パネルを図６を用いて説明する。図６は、パネル
面に向かって見た液晶表示パネルの概略構成を示してお
り、横方向に並ぶ２つの画素領域を示している。各画素
領域にはそれぞれ薄膜トランジスタ３ａ、３ｂと、スリ
ット５が形成された画素電極４ａ、４ｂが形成されてい
る。Next, a liquid crystal display panel according to a sixth embodiment of the present invention will be described with reference to FIG. FIG. 6 shows a schematic configuration of the liquid crystal display panel viewed from the panel surface, and shows two pixel regions arranged in a horizontal direction. In each pixel region, a thin film transistor 3a, 3b and a pixel electrode 4a, 4b having a slit 5 are formed.
【００７２】本実施の形態における２つの画素電極４
ａ、４ｂに形成されるスリット５ａ、５ｂ、５ｃのパタ
ーン形状は、第４の実施の形態と同じである。本実施の
形態による薄膜トランジスタ３ａ、３ｂは、図中右隣り
データバスライン２近傍に形成されている。薄膜トラン
ジスタ３ａ、３ｂのソース電極と画素電極４ａ、４ｂと
を電気的に接続する接続部を構成するコンタクトホール
７ａ、７ｂは、各画素電極４ａ、４ｂの分割電極領域ｂ
に設けられている。このように本実施の形態での接続部
は、２つの分割電極領域ａ、ｃと接続電極６ａ、６ｂを
介して接続する分割電極領域ｂに設けられている。薄膜
トランジスタ３ａ、３ｂを図中右隣りのデータバスライ
ン２近傍に形成することにより、それぞれの分割電極領
域ｂ内のコンタクトホール７ａ、７ｂと接続する薄膜ト
ランジスタ３ａ、３ｂのソース電極の長さを最短にして
いる。Two pixel electrodes 4 in the present embodiment
The pattern shapes of the slits 5a, 5b, and 5c formed in a and 4b are the same as those in the fourth embodiment. The thin film transistors 3a and 3b according to the present embodiment are formed near the data bus line 2 on the right side in the figure. The contact holes 7a and 7b forming a connection part for electrically connecting the source electrodes of the thin film transistors 3a and 3b and the pixel electrodes 4a and 4b are formed by the divided electrode regions b of the pixel electrodes 4a and 4b.
It is provided in. As described above, the connection portion in the present embodiment is provided in the divided electrode region b connected to the two divided electrode regions a and c via the connection electrodes 6a and 6b. By forming the thin film transistors 3a and 3b in the vicinity of the data bus line 2 on the right side in the figure, the length of the source electrodes of the thin film transistors 3a and 3b connected to the contact holes 7a and 7b in the respective divided electrode regions b is minimized. ing.
【００７３】接続部を構成するコンタクトホール７ａ、
７ｂが設けられる領域として分割電極領域ｂを選択する
理由は、第４の実施の形態と同様である。この場合、隣
接画素との連結不良が生じても、複数の分割電極領域
ａ、ｂ、ｃ、ｄのうち、例えば図６に示すように、連結
不良に関与する画素領域４ｂの分割電極領域ａの周囲の
接続電極６ａをレーザ光の照射等により非導通にすれ
ば、画素領域４ａの全てと画素領域４ｂの残りの大部分
の分割電極領域ｂ、ｃ、ｄを救済することができる。Contact holes 7a forming connection portions
The reason why the divided electrode region b is selected as the region where 7b is provided is the same as in the fourth embodiment. In this case, even if a connection failure with the adjacent pixel occurs, of the plurality of divided electrode regions a, b, c, and d, for example, as shown in FIG. If the connection electrode 6a around the pixel electrode 4a is made non-conductive by irradiation of a laser beam or the like, all of the pixel region 4a and most of the remaining divided electrode regions b, c, and d of the pixel region 4b can be rescued.
【００７４】さて、図６において斜線領域Ｆは、ゲート
バスライン１とデータバスライン２が交差する付近にお
いて、画素電極４ａの分割電極領域ｂと画素電極４ｂの
分割電極領域ａとが電気的に接続されている画素電極パ
ターン不良が生じた領域を示している。本実施の形態で
は、画素電極４ｂ側の分割電極領域ａを画定するスリッ
ト５ａ上の接続電極６ａをレーザ光等を照射して切断
し、分割電極領域ａ、ｂ間を非導通とし、分割電極領域
ａを薄膜トランジスタ３ｂから電気的に分離することに
より、画素電極４ａ、４ｂ間の電気接続を遮断するよう
にしている。薄膜トランジスタ３ａ、３ｂは、相互に影
響されることなく独立に動作できるようになる。In FIG. 6, the shaded area F is defined by the fact that the divided electrode area b of the pixel electrode 4a and the divided electrode area a of the pixel electrode 4b are electrically connected near the intersection of the gate bus line 1 and the data bus line 2. It shows a region where a connected pixel electrode pattern defect has occurred. In the present embodiment, the connection electrode 6a on the slit 5a that defines the divided electrode area a on the pixel electrode 4b side is cut by irradiating a laser beam or the like, and the divided electrode areas a and b are made non-conductive. By electrically separating the region a from the thin film transistor 3b, the electric connection between the pixel electrodes 4a and 4b is cut off. The thin film transistors 3a and 3b can operate independently without being influenced by each other.
【００７５】このとき、画素電極４ｂでは、画素分割電
極領域ｂ、ｃ、ｄが薄膜トランジスタ３ｂに接続される
状態となる。また、画素電極４ａでは、画素電極４ｂ側
の分割電極領域ａが新たに画素トランジスタ３ａに接続
される状態となる。このような状態において、画素電極
４ａ側では所望の配向分割制御が行われ、同様に、画素
電極４ｂ側では分割電極領域ｂ、ｃ、ｄにおいて正常な
分割配向制御が行われる。At this time, in the pixel electrode 4b, the pixel division electrode regions b, c, and d are connected to the thin film transistor 3b. In the pixel electrode 4a, the divided electrode region a on the pixel electrode 4b side is newly connected to the pixel transistor 3a. In such a state, desired alignment division control is performed on the pixel electrode 4a side, and similarly, normal division alignment control is performed on the divided electrode regions b, c, and d on the pixel electrode 4b side.
【００７６】このように、図６の斜線領域Ｆで示す画素
電極パターン不良に対し画素電極４ｂ側の分割電極領域
ａを切り離して連結不良を修復し、残りの分割電極領域
ｂ、ｃ、ｄを救済することにより、画素電極４ａ、４ｂ
を同時に救済できるようになるので、歩留まりを向上さ
せることが可能となる。As described above, for the defective pixel electrode pattern indicated by the hatched area F in FIG. 6, the divided electrode area a on the side of the pixel electrode 4b is separated to repair the connection failure, and the remaining divided electrode areas b, c, d are removed. By relieving, the pixel electrodes 4a, 4b
At the same time, it is possible to improve the yield.
【００７７】本発明は、上記実施の形態に限らず種々の
変形が可能である。例えば上記実施の形態によるスリッ
ト５上の接続電極６は、画素電極４がフォトリソグラフ
ィ工程を用いたパターニングで形成される際、画素電極
４と同一工程で同一材料により形成される。本発明はこ
れに限らず、画素電極４の形成工程とは別の工程を用い
て別の材料により接続電極６を形成してももちろんよ
い。The present invention is not limited to the above embodiment, but can be variously modified. For example, when the pixel electrode 4 is formed by patterning using a photolithography process, the connection electrode 6 on the slit 5 according to the above-described embodiment is formed of the same material in the same step as the pixel electrode 4. The present invention is not limited to this, and it goes without saying that the connection electrode 6 may be formed of a different material using a different process from the process of forming the pixel electrode 4.
【００７８】[0078]
【発明の効果】以上の通り、本発明によれば、連結不良
を生じている画素を救済して、製造歩留まりを向上させ
ることができる。As described above, according to the present invention, it is possible to relieve a pixel in which a connection failure has occurred and to improve the manufacturing yield.
【図１】本発明の第１実施の形態による液晶表示パネル
の概略構成を示す図である。FIG. 1 is a diagram showing a schematic configuration of a liquid crystal display panel according to a first embodiment of the present invention.
【図２】本発明の第２実施の形態による液晶表示パネル
の概略構成を示す図である。FIG. 2 is a diagram showing a schematic configuration of a liquid crystal display panel according to a second embodiment of the present invention.
【図３】本発明の第３実施の形態による液晶表示パネル
の概略構成を示す図である。FIG. 3 is a diagram showing a schematic configuration of a liquid crystal display panel according to a third embodiment of the present invention.
【図４】本発明の第４実施の形態による液晶表示パネル
の概略構成を示す図である。FIG. 4 is a diagram showing a schematic configuration of a liquid crystal display panel according to a fourth embodiment of the present invention.
【図５】本発明の第５実施の形態による液晶表示パネル
の概略構成を示す図である。FIG. 5 is a diagram showing a schematic configuration of a liquid crystal display panel according to a fifth embodiment of the present invention.
【図６】本発明の第６実施の形態による液晶表示パネル
の概略構成を示す図である。FIG. 6 is a diagram showing a schematic configuration of a liquid crystal display panel according to a sixth embodiment of the present invention.
【図７】従来の液晶表示パネルの概略構成を示す図であ
る。FIG. 7 is a diagram showing a schematic configuration of a conventional liquid crystal display panel.
【図８】従来の液晶表示パネルにおいて画素電極にパタ
ーン不良が発生した状態を示す図である。FIG. 8 is a diagram showing a state in which a pattern defect has occurred in a pixel electrode in a conventional liquid crystal display panel.
１ ゲートバスライン ２ データバスライン ３ａ、３ｂ 薄膜トランジスタ ４ａ、４ｂ 画素電極 ５ａ、５ｂ、５ｃ、５ｄ、５ｅ スリット ６ａ、６ｂ、６ｃ、６ｄ、６ｅ 接続電極 ７ａ、７ｂ コンタクトホール ａ、ｂ、ｃ、ｄ、ｅ、ｆ 分割電極領域 Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ 斜線領域 DESCRIPTION OF SYMBOLS 1 Gate bus line 2 Data bus line 3a, 3b Thin film transistor 4a, 4b Pixel electrode 5a, 5b, 5c, 5d, 5e Slit 6a, 6b, 6c, 6d, 6e Connection electrode 7a, 7b Contact hole a, b, c, d , E, f Split electrode area A, B, C, D, E, F, G Shaded area
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H090 LA04 MA01 MA15 MB14 2H092 GA13 HA04 JA24 JB05 JB75 MA47 MA52 NA01 NA15 NA29 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 2H090 LA04 MA01 MA15 MB14 2H092 GA13 HA04 JA24 JB05 JB75 MA47 MA52 NA01 NA15 NA29
Claims (4)
に接続される薄膜トランジスタと、前記画素領域に設け
られ、スリット状の電極抜き領域により少なくとも３つ
以上の分割電極領域に分割された画素電極と、隣り合う
前記分割電極領域間を電気的に接続する接続電極と、前
記薄膜トランジスタと前記画素電極とを電気的に接続す
る接続部とを有する薄膜トランジスタ基板を備え、前記
薄膜トランジスタ基板に対向配置された対向基板との間
に液晶を封止した液晶表示パネルにおいて、 前記接続部は、少なくとも２つ以上の前記分割電極領域
と前記接続電極を介して接続可能な分割電極領域に設け
られていることを特徴とする液晶表示パネル。1. A thin film transistor formed for each pixel region and connected to a predetermined bus line, and a pixel provided in the pixel region and divided into at least three or more divided electrode regions by a slit-shaped electrode extraction region. An electrode, a connection electrode that electrically connects between the adjacent divided electrode regions, and a thin film transistor substrate having a connection portion that electrically connects the thin film transistor and the pixel electrode, and is disposed to face the thin film transistor substrate. In a liquid crystal display panel in which liquid crystal is sealed between the liquid crystal display panel and a counter substrate, the connection portion is provided in at least two or more of the divided electrode regions and the divided electrode regions connectable via the connection electrodes. A liquid crystal display panel characterized by the following.
タに直近の前記分割電極領域に設けられることを特徴と
する液晶表示パネル。2. The liquid crystal display panel according to claim 1, wherein said connection portion is provided in said divided electrode region immediately adjacent to said bus line or said thin film transistor.
おいて、 前記接続電極は、前記分割電極領域と同一の電極材料で
形成されていることを特徴とする液晶表示パネル。3. The liquid crystal display panel according to claim 1, wherein said connection electrode is formed of the same electrode material as said divided electrode region.
晶表示パネルにおいて、 前記電極抜き領域は、前記液晶に印加される電界に歪み
を生じさせて前記液晶の配向を制御する配向規制部材で
あることを特徴とする液晶表示パネル。4. The liquid crystal display panel according to claim 1, wherein the electrode extraction region causes a distortion in an electric field applied to the liquid crystal to control the alignment of the liquid crystal. A liquid crystal display panel, which is a regulating member.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000075970A JP4571727B2 (en) | 2000-03-17 | 2000-03-17 | LCD panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000075970A JP4571727B2 (en) | 2000-03-17 | 2000-03-17 | LCD panel |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010144129A Division JP5112475B2 (en) | 2010-06-24 | 2010-06-24 | LCD panel |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001264808A true JP2001264808A (en) | 2001-09-26 |
| JP4571727B2 JP4571727B2 (en) | 2010-10-27 |
Family
ID=18593781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000075970A Expired - Fee Related JP4571727B2 (en) | 2000-03-17 | 2000-03-17 | LCD panel |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4571727B2 (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006073370A (en) * | 2004-09-02 | 2006-03-16 | Hitachi Displays Ltd | Liquid crystal display device and light source |
| CN1301436C (en) * | 2004-08-02 | 2007-02-21 | 友达光电股份有限公司 | Multiple zone vertical arrangement type liquid crystal display and its pixel electrode forming method |
| CN1303645C (en) * | 2003-08-13 | 2007-03-07 | 友达光电股份有限公司 | Multi-area vertical allocated thin film transistor array base board mnaufacturing method |
| CN100373250C (en) * | 2005-05-12 | 2008-03-05 | 友达光电股份有限公司 | Multi-zone vertical alignment nematic type liquid crystal display panel and driving method thereof |
| CN100376944C (en) * | 2003-11-17 | 2008-03-26 | 鸿富锦精密工业（深圳）有限公司 | Multifield vertical orientation liquid crystal display device |
| CN100420996C (en) * | 2003-06-05 | 2008-09-24 | 友达光电股份有限公司 | Multi-vision vertical oriented liquid crystal display device |
| US7586573B2 (en) | 2002-04-15 | 2009-09-08 | Sharp Kabushiki Kaisha | Substrate for liquid crystal display and liquid crystal display having the same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9046713B2 (en) | 2012-01-26 | 2015-06-02 | Samsung Display Co., Ltd. | Liquid crystal display |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11326927A (en) * | 1998-05-07 | 1999-11-26 | Nec Corp | Liquid crystal display device |
| JP2000231098A (en) * | 1999-02-10 | 2000-08-22 | Sanyo Electric Co Ltd | Color liquid crystal display device |
| JP2001083517A (en) * | 1999-07-09 | 2001-03-30 | Fujitsu Ltd | Liquid crystal display device and its production |
-
2000
- 2000-03-17 JP JP2000075970A patent/JP4571727B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11326927A (en) * | 1998-05-07 | 1999-11-26 | Nec Corp | Liquid crystal display device |
| JP2000231098A (en) * | 1999-02-10 | 2000-08-22 | Sanyo Electric Co Ltd | Color liquid crystal display device |
| JP2001083517A (en) * | 1999-07-09 | 2001-03-30 | Fujitsu Ltd | Liquid crystal display device and its production |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7586573B2 (en) | 2002-04-15 | 2009-09-08 | Sharp Kabushiki Kaisha | Substrate for liquid crystal display and liquid crystal display having the same |
| CN100420996C (en) * | 2003-06-05 | 2008-09-24 | 友达光电股份有限公司 | Multi-vision vertical oriented liquid crystal display device |
| CN1303645C (en) * | 2003-08-13 | 2007-03-07 | 友达光电股份有限公司 | Multi-area vertical allocated thin film transistor array base board mnaufacturing method |
| CN100376944C (en) * | 2003-11-17 | 2008-03-26 | 鸿富锦精密工业（深圳）有限公司 | Multifield vertical orientation liquid crystal display device |
| CN1301436C (en) * | 2004-08-02 | 2007-02-21 | 友达光电股份有限公司 | Multiple zone vertical arrangement type liquid crystal display and its pixel electrode forming method |
| JP2006073370A (en) * | 2004-09-02 | 2006-03-16 | Hitachi Displays Ltd | Liquid crystal display device and light source |
| JP4550529B2 (en) * | 2004-09-02 | 2010-09-22 | 株式会社 日立ディスプレイズ | Liquid crystal display |
| CN100373250C (en) * | 2005-05-12 | 2008-03-05 | 友达光电股份有限公司 | Multi-zone vertical alignment nematic type liquid crystal display panel and driving method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4571727B2 (en) | 2010-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100444538B1 (en) | Active matrix liquid crystal display device | |
| KR100243732B1 (en) | Liquid crystal display device | |
| JP2859093B2 (en) | Liquid crystal display | |
| US7728943B2 (en) | Substrate for a display device, a method for repairing the same, a method for repairing a display device and a liquid-crystal display device | |
| JP3234357B2 (en) | Liquid crystal display | |
| JP3850002B2 (en) | Liquid crystal electro-optical device | |
| WO2009130908A1 (en) | Liquid crystal display device | |
| JPH0736058A (en) | Active matrix type liquid crystal display device | |
| WO2011089774A1 (en) | Liquid crystal panel and liquid crystal display device | |
| KR20010095170A (en) | Liquid crystal display device and method for manufacturing the same | |
| JP4156342B2 (en) | Liquid crystal display | |
| JPH11271810A (en) | Liquid crystal display panel and liquid crystal display | |
| JP2006133619A (en) | Liquid crystal display device and method for manufacturing the same | |
| JPH10123563A (en) | Liquid crystal display device and its fault correction method | |
| KR20040062139A (en) | Iquid crystal display device and repair methode of the same | |
| JP4571727B2 (en) | LCD panel | |
| JPH09281497A (en) | Liquid crystal display device | |
| JP3733011B2 (en) | Liquid crystal display | |
| JP3979234B2 (en) | Liquid crystal display and manufacturing method thereof | |
| JP5112475B2 (en) | LCD panel | |
| JP3346354B2 (en) | LCD panel | |
| JPH0980415A (en) | Active matrix type liquid crystal display device and its manufacture | |
| JP2003066453A (en) | Liquid crystal display | |
| JP2955161B2 (en) | Liquid crystal display | |
| JP2003075867A (en) | Liquid crystal display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050712 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050722 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060810 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090428 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091002 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100330 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100624 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100706 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100810 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100813 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4571727 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |