JP2001260015A - Method and device for lapping semiconductor wafer - Google Patents
Method and device for lapping semiconductor waferInfo
- Publication number
- JP2001260015A JP2001260015A JP2000067469A JP2000067469A JP2001260015A JP 2001260015 A JP2001260015 A JP 2001260015A JP 2000067469 A JP2000067469 A JP 2000067469A JP 2000067469 A JP2000067469 A JP 2000067469A JP 2001260015 A JP2001260015 A JP 2001260015A
- Authority
- JP
- Japan
- Prior art keywords
- lapping
- semiconductor wafer
- carrier plate
- wafer
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】この発明は半導体ウェーハの
ラッピング方法およびその装置、詳しくはラッピング後
のウェーハ平坦度を高め、各半導体ウェーハの厚さのバ
ラツキを抑えた半導体ウェーハのラッピング方法および
その装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method and an apparatus for lapping a semiconductor wafer, and more particularly to a method and an apparatus for lapping a semiconductor wafer in which the flatness of the wafer after lapping is enhanced and the thickness of each semiconductor wafer is suppressed from varying. .
【0002】[0002]
【従来の技術】汎用されているラッピング装置は、キャ
リアプレートに形成された複数個のウェーハ保持孔にシ
リコンウェーハを挿入・保持し、スラリー(ラップ液)
を上方から供給しながら各ウェーハをラッピングする。
具体的には、回転モータによって回転する太陽ギヤおよ
びインターナルギヤの間で、キャリアプレートを自転,
公転させ、これによりウェーハ保持孔内のシリコンウェ
ーハの表裏面(上面および下面)を、上定盤および下定
盤の各対向面(ラップ作用面)に押圧・摺接してラッピ
ングしていた。なお、ラップ中、キャリアプレートの下
面は下定盤のラップ作用面に接触している。この際に、
従来品のキャリアプレートの厚さは、あらかじめ設定さ
れたラップ後のシリコンウェーハの厚さよりも薄く設計
されていた。例えば、キャリアプレートとシリコンウェ
ーハとの厚さの差は、70μm以上であった。また、従
来手段では、ラップ終了の検知、すなわちウェーハが設
定厚さまでラッピングされた時の検知は、距離センサを
用いて、上定盤と下定盤との間の距離を計測することで
行われていた。2. Description of the Related Art A lapping apparatus, which is widely used, inserts and holds a silicon wafer into a plurality of wafer holding holes formed in a carrier plate, and forms a slurry (lap liquid).
Is supplied from above, and each wafer is wrapped.
Specifically, the carrier plate rotates between a sun gear and an internal gear rotated by a rotation motor,
The silicon wafer in the wafer holding hole was wrapped by pressing / sliding the front and back surfaces (upper surface and lower surface) of the silicon wafer in the wafer holding hole against respective opposing surfaces (lap action surfaces) of the upper and lower stools. During the lap, the lower surface of the carrier plate is in contact with the lap working surface of the lower platen. At this time,
The thickness of the conventional carrier plate has been designed to be smaller than the thickness of the silicon wafer after wrapping which is set in advance. For example, the difference in thickness between the carrier plate and the silicon wafer was 70 μm or more. Further, in the conventional means, the detection of the end of the lap, that is, the detection when the wafer is wrapped to the set thickness, is performed by measuring the distance between the upper stool and the lower stool using a distance sensor. Was.
【0003】[0003]
【発明が解決しようとする課題】しかしながら、このよ
うな従来のラッピング装置によれば、上定盤と下定盤と
の間の距離を計測することによりラップの終了を検知
し、しかも、キャリアプレートの厚さは、ラップ後のウ
ェーハの厚さよりも薄かった。このため、例えば直径1
400〜1500mmなどの大口径の上定盤、下定盤で
はその距離計測の誤差が大きく、よって、ラップ後のシ
リコンウェーハの平坦度はGBIRで1.2〜1.5μ
m程度であった。しかも、例えば1バッチでの各ウェー
ハ間において、ウェーハ厚さにバラツキがあった。特
に、各バッチ間におけるウェーハ厚さにも大きなバラツ
キが生じていた。However, according to such a conventional lapping apparatus, the end of the lap is detected by measuring the distance between the upper platen and the lower platen. The thickness was less than the thickness of the wrapped wafer. For this reason, for example, a diameter of 1
The upper surface plate and the lower surface plate having a large diameter such as 400 to 1500 mm have a large error in the distance measurement. Therefore, the flatness of the wrapped silicon wafer is 1.2 to 1.5 μg in GBIR.
m. In addition, for example, there is a variation in wafer thickness between wafers in one batch. In particular, large variations occurred in the wafer thickness between batches.
【0004】そこで、発明者は、鋭意研究の結果、キャ
リアプレートの厚さをラップ後のウェーハの厚さと略同
じに設計し、さらにラップ終了の検知時を、ラップ中の
上定盤がキャリアプレートに当接した時とすれば、前述
したウェーハの厚さのバラツキがなくなり、ウェーハの
平坦度が高まることを知見し、この発明を完成させた。[0004] Therefore, as a result of diligent research, the inventor has designed the thickness of the carrier plate to be substantially the same as the thickness of the wafer after wrapping, and furthermore, when the end of wrapping is detected, the upper platen in the lap is used as a carrier plate The present inventors have found that the above-mentioned variation in the thickness of the wafer is eliminated and the flatness of the wafer is increased, and the present invention has been completed.
【0005】[0005]
【発明の目的】この発明は、半導体ウェーハの厚さバラ
ツキを低減することができ、しかもウェーハ平坦度も高
めることができる半導体ウェーハのラッピング方法およ
びその装置を提供することを、その目的としている。ま
た、この発明は、定盤のラップ作用面を疵つけずに、定
盤がキャリアプレートに当接したことを検出することが
できる半導体ウェーハのラッピング方法およびその装置
を提供することを、その目的としている。さらに、この
発明は、簡単な制御によって、正確なラップ終了時の検
出を行うことができる半導体ウェーハのラッピング方法
およびその装置を提供することを、その目的としてい
る。SUMMARY OF THE INVENTION An object of the present invention is to provide a method and an apparatus for wrapping a semiconductor wafer, which can reduce the variation in the thickness of the semiconductor wafer and can increase the flatness of the wafer. Another object of the present invention is to provide a method and an apparatus for wrapping a semiconductor wafer, which can detect that the surface plate has contacted the carrier plate without damaging the lapping surface of the surface plate. And Another object of the present invention is to provide a method and an apparatus for wrapping a semiconductor wafer, which can accurately detect the end of lapping by simple control.
【0006】[0006]
【課題を解決するための手段】請求項1に記載の発明
は、互いに平行に設けられた上定盤および下定盤の間
で、砥粒を含むラップ液を供給しながら、半導体ウェー
ハがウェーハ保持孔に保持されたキャリアプレートを自
転,公転させて、半導体ウェーハの表裏両面を同時にラ
ッピングする半導体ウェーハのラッピング方法におい
て、あらかじめ設定されたラッピング後の半導体ウェー
ハの厚さと略同じ厚さのキャリアプレートを準備する工
程と、上記上定盤がキャリアプレートに当接したことを
検出したとき、半導体ウェーハのラッピングを終了する
工程とを備えた半導体ウェーハのラッピング方法であ
る。According to the first aspect of the present invention, a semiconductor wafer is held between an upper surface plate and a lower surface plate provided in parallel with each other while supplying a lapping liquid containing abrasive grains. In a semiconductor wafer lapping method in which a carrier plate held in a hole is rotated and revolved, and the front and back surfaces of the semiconductor wafer are simultaneously wrapped, a carrier plate having a thickness substantially equal to a predetermined thickness of the semiconductor wafer after lapping is set. A method for lapping a semiconductor wafer, comprising a step of preparing and a step of ending the lapping of a semiconductor wafer when detecting that the upper platen has contacted a carrier plate.
【0007】キャリアプレートのウェーハ保持孔の個数
は限定されない。1つでも複数でもよい。すなわち、枚
葉式のラッピング装置であっても、多数枚の半導体ウェ
ーハを一括してラップ加工するバッチ式の装置であって
もよい。また、キャリアプレートの材質は限定されな
い。例えば、SK材が挙げられる。キャリアプレートの
大きさは限定されない。また、通常、ラッピングされる
半導体ウェーハの口径に合わせて変更される。さらに、
ここで使用されるラップ液の種類は限定されない。例え
ば、水にアルミナ粉末を分散したものがある。キャリア
プレートの厚さは、半導体ウェーハのラップ終了時の厚
さに合わせて変更される。[0007] The number of wafer holding holes in the carrier plate is not limited. One or more may be used. That is, a single-wafer lapping apparatus or a batch-type lapping apparatus for batch-lapping a large number of semiconductor wafers may be used. Further, the material of the carrier plate is not limited. For example, SK material can be used. The size of the carrier plate is not limited. In addition, it is usually changed according to the diameter of the semiconductor wafer to be wrapped. further,
The type of lapping liquid used here is not limited. For example, there is a dispersion of alumina powder in water. The thickness of the carrier plate is changed according to the thickness of the semiconductor wafer at the end of the lap.
【0008】それから、上定盤がキャリアプレートに当
接した状態を検出する方法も限定されない。例えば、上
定盤の駆動部および/または下定盤の駆動部に対する過
負荷を検出するようにしてもよい。なお、下定盤は、ラ
ップ中、常時キャリアプレートに接触しているので、こ
のように上定盤がキャリアプレートに接触することで、
通常は、上定盤の駆動部だけでなく下定盤の駆動部にも
過負荷がかかる。負荷検出用のセンサには、汎用の負荷
検出センサを用いることができる。ラップの終了の操作
は、通常、上定盤および下定盤の回転を停止させること
で行われる。[0008] The method of detecting the state in which the upper stool contacts the carrier plate is not limited. For example, an overload on the drive unit of the upper stool and / or the drive unit of the lower stool may be detected. In addition, since the lower platen is always in contact with the carrier plate during the lap, the upper platen contacts the carrier plate in this way,
Usually, not only the drive unit of the upper stool but also the drive unit of the lower stool is overloaded. A general-purpose load detection sensor can be used as the load detection sensor. The operation of ending the lap is usually performed by stopping the rotation of the upper stool and the lower stool.
【0009】請求項2に記載の発明は、上記上定盤の駆
動部および/または下定盤の駆動部の過負荷を検出した
際、半導体ウェーハのラッピングを終了する請求項1に
記載の半導体ウェーハのラッピング方法である。According to a second aspect of the present invention, the semiconductor wafer wrapping is terminated when an overload of the drive unit of the upper surface plate and / or the drive unit of the lower surface plate is detected. Wrapping method.
【0010】請求項3に記載の発明は、互いに平行に設
けられた上定盤および下定盤と、上記上定盤と下定盤と
の間に介在されて、半導体ウェーハを保持するウェーハ
保持孔が形成されたキャリアプレートとを備えたラッピ
ング装置において、上記キャリアプレートが、ラッピン
グ後の半導体ウェーハの所望の厚さと略同じ厚さを有
し、上記上定盤がキャリアプレートに当接したことを検
出して、半導体ウェーハのラッピングを終了するラップ
終了手段を設けた半導体ウェーハのラッピング装置であ
る。According to a third aspect of the present invention, there is provided an upper platen and a lower platen provided in parallel with each other, and a wafer holding hole for holding a semiconductor wafer interposed between the upper platen and the lower platen. In the lapping apparatus including the formed carrier plate, the carrier plate has a thickness substantially equal to a desired thickness of the wrapped semiconductor wafer, and detects that the upper platen has contacted the carrier plate. Then, the present invention provides a semiconductor wafer lapping apparatus provided with a lap ending means for ending the lapping of the semiconductor wafer.
【0011】請求項4に記載の発明は、上記ラップ終了
手段が、上記上定盤の駆動部および/または下定盤の駆
動部の過負荷を検出する負荷検出センサを有する請求項
3に記載の半導体ウェーハのラッピング装置である。According to a fourth aspect of the present invention, the lap ending means has a load detection sensor for detecting an overload of the drive unit of the upper stool and / or the drive unit of the lower stool. It is a lapping device for semiconductor wafers.
【0012】[0012]
【作用】請求項1に記載の発明および請求項3に記載の
発明によれば、ラップ加工時、上定盤がキャリアプレー
トに当接したことを検出したとき、半導体ウェーハのラ
ップ作業を終了する。これにより、半導体ウェーハの厚
さのバラツキを低減することができる。しかも、このキ
ャリアプレートが、半導体ウェーハの表裏両面の全域の
厚さを揃えるガイド板の役目も果たす。その結果、ラッ
プ加工後の半導体ウェーハの平坦度も、従来のシリコン
ウェーハのGBIRが1.2〜1.5μmであったのに
対して、GBIRが0.5μm程度にまで高まる。According to the first and third aspects of the present invention, the lapping operation of the semiconductor wafer is terminated when it is detected that the upper platen has contacted the carrier plate during the lapping process. . As a result, variations in the thickness of the semiconductor wafer can be reduced. In addition, the carrier plate also serves as a guide plate for adjusting the thickness of the entire surface on both the front and back surfaces of the semiconductor wafer. As a result, the flatness of the semiconductor wafer after the lapping process is increased to about 0.5 μm, whereas the conventional silicon wafer has a GBIR of 1.2 to 1.5 μm.
【0013】また、請求項2に記載の発明および請求項
4に記載の発明によれば、上定盤の駆動部および/また
は下定盤の駆動部の過負荷を検出したとき、半導体ウェ
ーハのラッピングを終了する。その結果、簡単な制御機
構であっても、正確なラップ終了時を検出することがで
きる。According to the second and fourth aspects of the present invention, when an overload of the drive unit of the upper platen and / or the drive unit of the lower platen is detected, lapping of the semiconductor wafer is performed. To end. As a result, even when a simple control mechanism is used, it is possible to accurately detect the end of the lap.
【0014】[0014]
【発明の実施の形態】以下、この発明の一実施例を図面
を参照して説明する。図1は、この発明の一実施例に係
る半導体ウェーハのラッピング装置の主要部の斜視図で
ある。図2(a)は、この発明の一実施例に係る半導体
ウェーハのラッピング中の状態を示すその主要部の拡大
断面図である。図2(b)は、この発明の一実施例に係
る半導体ウェーハのラッピング終了時の状態を示す主要
部の拡大断面図である。図3は、この発明の一実施例に
係る半導体ウェーハのラッピング装置の制御系を示すブ
ロック図である。DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a perspective view of a main part of a semiconductor wafer lapping apparatus according to one embodiment of the present invention. FIG. 2A is an enlarged sectional view of a main part of a semiconductor wafer according to one embodiment of the present invention, showing a state during lapping. FIG. 2B is an enlarged sectional view of a main part showing a state at the end of lapping of the semiconductor wafer according to one embodiment of the present invention. FIG. 3 is a block diagram showing a control system of a semiconductor wafer lapping apparatus according to one embodiment of the present invention.
【0015】図1および図2に示すように、このラッピ
ング装置10は、軸回りに回転自在に設けられた太陽ギ
ヤ11と、この軸と同軸で回転自在に設けられたインタ
ーナルギヤ12と、これらの両ギヤ11,12に同時に
歯合して公転および自転する円形板状のキャリアプレー
ト13とを有している。キャリアプレート13の厚さ
は、あらかじめ設定されたラッピング後のシリコンウェ
ーハWの厚さと略同じであり、また、その素材はSK材
である。キャリアプレート13は、太陽ギヤ11の回り
に複数個配置されており、しかも各キャリアプレート1
3にはシリコンウェーハWを収納するウェーハ保持孔1
3aが穿設されている。各シリコンウェーハWは、これ
らのウェーハ保持孔13aに挿入されて保持される。As shown in FIGS. 1 and 2, the wrapping device 10 includes a sun gear 11 rotatably provided around an axis, an internal gear 12 provided rotatably coaxially with the shaft. A circular plate-shaped carrier plate 13 that meshes with these gears 11 and 12 at the same time and revolves and rotates. The thickness of the carrier plate 13 is substantially the same as the preset thickness of the silicon wafer W after lapping, and the material is SK material. A plurality of carrier plates 13 are arranged around the sun gear 11 and each carrier plate 1
3 is a wafer holding hole 1 for accommodating a silicon wafer W.
3a is drilled. Each silicon wafer W is inserted and held in these wafer holding holes 13a.
【0016】図1〜図3に示すように、各キャリアプレ
ート13の上下には、このプレート13と平行に、上定
盤15および下定盤16が配設されている。両定盤1
5,16は、歯車式の動力伝達系を介して、1個の駆動
モータ(駆動部)14によって互いに反対方向へ回転さ
せられる。また、駆動モータ14には、そのモータの負
荷を検出するための負荷検出センサ17が設けられてい
る。一方、ラッピング装置10の制御系には、負荷検出
センサ17からの過負荷検出信号に基づき、駆動モータ
14を停止させてラッピングを終了するラップ終了手段
18が搭載されている。As shown in FIGS. 1 to 3, an upper surface plate 15 and a lower surface plate 16 are arranged above and below each carrier plate 13 in parallel with the plates 13. Both surface plates 1
The gears 5 and 16 are rotated in opposite directions by a single drive motor (drive unit) 14 via a gear type power transmission system. The drive motor 14 is provided with a load detection sensor 17 for detecting the load of the motor. On the other hand, the control system of the lapping device 10 is provided with lap ending means 18 for stopping the drive motor 14 and ending lapping based on an overload detection signal from the load detection sensor 17.
【0017】次に、図4〜図6を参照して、ラッピング
装置10によるシリコンウェーハWのラッピング加工法
を説明する。図4は、この発明の一実施例に係るシリコ
ンウェーハのラッピング装置での制御手順を示すフロー
シートである。図5にて(a)は、この発明の一実施例
に係るラッピング装置によるラップ中の過負荷検出時期
を示すグラフである。図5の(b)は、従来手段のラッ
ピング装置によるラップ中のモータ電流値の推移を示す
グラフである。図6において(a)は、この発明の一実
施例に係るラッピング装置によるラッピング後のシリコ
ンウェーハの平坦度(GBIR)とその1バッチでの度
数との関係を示したグラフである。図6の(b)は、従
来のラッピング装置によるラッピング後のシリコンウェ
ーハの度数と平坦度との関係を示したグラフである。Next, a method of lapping the silicon wafer W by the lapping apparatus 10 will be described with reference to FIGS. FIG. 4 is a flow sheet showing a control procedure in the silicon wafer lapping apparatus according to one embodiment of the present invention. FIG. 5A is a graph showing an overload detection timing during lapping by the lapping device according to one embodiment of the present invention. FIG. 5B is a graph showing the transition of the motor current value during lapping by the conventional lapping device. FIG. 6A is a graph showing the relationship between the flatness (GBIR) of the silicon wafer after lapping by the lapping apparatus according to one embodiment of the present invention and the frequency in one batch. FIG. 6B is a graph showing the relationship between the frequency and the flatness of a silicon wafer after lapping by a conventional lapping apparatus.
【0018】まず、ラッピング装置によりラップを開始
する(S100)。すなわち、上定盤15および下定盤
16と、各キャリアプレート13との間にラッピングス
ラリーを供給しながら、太陽ギヤ11、インターナルギ
ヤ12を互いに反対方向へ回転させる。また、駆動モー
タ14により、両定盤15,16を反対方向へ回転させ
る。First, lapping is started by the lapping device (S100). That is, the sun gear 11 and the internal gear 12 are rotated in directions opposite to each other while supplying the lapping slurry between the upper platen 15 and the lower platen 16 and each carrier plate 13. The drive motors 14 rotate both the platens 15, 16 in opposite directions.
【0019】これにより、キャリアプレート13に保持
された例えば5枚のシリコンウェーハWは、上定盤1
5、下定盤16の間で自転、公転しながら、シリコンウ
ェーハ表裏両面(上,下面)のラッピングがなされる
(図2(a)参照)。なお、ラップ中、各キャリアプレ
ート13の下面は下定盤16のラップ作用面に接触して
いる。また、ラップ中に供給されるスラリーには、例え
ば複合人造エメリを含むもの(FO#1200)が用い
られる。このラップ時には、常に、駆動モータ14の出
力軸にかかる負荷の大きさが検出されている(S10
1、S102)。具体的には、モータ電流をモニタリン
グし、その実測値が設定値以上となった場合は、停止信
号をONとするものである。モータ電流とは、定盤の回
転軸を駆動するモータの電流値で、シリコンウェーハの
ラップ中は一定の電流値を示す(図5(b))。Thus, for example, five silicon wafers W held on the carrier plate 13 are
5. Lapping of the front and back surfaces (upper and lower surfaces) of the silicon wafer is performed while rotating and revolving between the lower platen 16 (see FIG. 2A). During lapping, the lower surface of each carrier plate 13 is in contact with the lapping surface of the lower platen 16. As the slurry supplied during the wrap, for example, a slurry containing composite artificial emery (FO # 1200) is used. During this lap, the magnitude of the load applied to the output shaft of the drive motor 14 is always detected (S10).
1, S102). Specifically, the motor current is monitored, and when the measured value is equal to or more than the set value, the stop signal is turned ON. The motor current is a current value of a motor for driving a rotating shaft of a surface plate, and shows a constant current value during lapping of a silicon wafer (FIG. 5B).
【0020】したがって、ラップ加工中、上定盤15の
ラップ作用面が、キャリアプレート13の対向する面
(上面)に当接した場合には、駆動モータ14に過負荷
がかかることとなる。詳しくは、上定盤15がキャリア
プレート13の上面に接すると、その回転軸ひいてはモ
ータ主軸への負荷が大となる。よって、電流値(実測
値)がシリコンウェーハWのラップ中よりも大きくなる
(図5(a))。もちろん、下定盤16のラップ面に
は、ラップ開始時からキャリアプレート13が接触して
いる。したがって、この上定盤15のキャリアプレート
接触時は、上定盤15および下定盤16の間でキャリア
プレート13が挟まれることから、実際は下定盤16側
の経路からも過負荷の検出が行われていることになる。
この過負荷を負荷検出センサ17が検出し、それをラッ
プ終了手段18に過負荷信号として伝達する。なお、従
来では、キャリアプレートに上定盤が当接することがな
いため、このような過負荷はかからない(図5(b)参
照)。次に、ラップ終了手段18からは駆動モータ14
にモータ停止命令が発せられる(S103)。この結
果、駆動モータ14が停止し、ラップの加工が終了する
(S104)。なお、このモータ停止時には、太陽ギヤ
11、インターナルギヤ12の回転も停止する。Therefore, if the lap action surface of the upper platen 15 comes into contact with the opposing surface (upper surface) of the carrier plate 13 during lapping, the drive motor 14 is overloaded. More specifically, when the upper platen 15 contacts the upper surface of the carrier plate 13, the load on the rotating shaft and thus the motor main shaft becomes large. Therefore, the current value (actually measured value) is larger than during the lap of the silicon wafer W (FIG. 5A). Of course, the carrier plate 13 is in contact with the lap surface of the lower platen 16 from the start of the lap. Therefore, when the upper platen 15 comes into contact with the carrier plate, the carrier plate 13 is sandwiched between the upper platen 15 and the lower platen 16, so that the overload is actually detected from the path on the lower platen 16 side. Will be.
This overload is detected by the load detection sensor 17 and transmitted to the lap ending means 18 as an overload signal. Conventionally, such an overload is not applied since the upper platen does not contact the carrier plate (see FIG. 5B). Next, the drive motor 14
, A motor stop command is issued (S103). As a result, the drive motor 14 stops, and the processing of the wrap ends (S104). When the motor stops, the rotation of the sun gear 11 and the internal gear 12 also stops.
【0021】このように、上定盤15がキャリアプレー
ト13に当接した状態を負荷検出センサ17で検出した
時、シリコンウェーハWのラップ作業を終了するように
したので、ラップ加工後の1バッチ(20枚)での各シ
リコンウェーハWの厚さのバラツキ、および、各バッチ
間でのシリコンウェーハWの厚さのバラツキを低減する
ことができる。しかも、このキャリアプレート13が、
シリコンウェーハWの表裏両面の全域の厚さを揃えるガ
イド板の役目を果たすので、ラップ後のシリコンウェー
ハWの平坦度(GBIR)を0.5μm程度まで高める
ことができる。As described above, when the load detection sensor 17 detects that the upper platen 15 is in contact with the carrier plate 13, the lapping operation of the silicon wafer W is completed. It is possible to reduce the variation in the thickness of each silicon wafer W (20 wafers) and the variation in the thickness of the silicon wafer W between batches. Moreover, this carrier plate 13
Since it serves as a guide plate for adjusting the thickness of the entire surface on both the front and back surfaces of the silicon wafer W, the flatness (GBIR) of the wrapped silicon wafer W can be increased to about 0.5 μm.
【0022】図6の(a)には、この発明の一実施例に
係るラッピング装置10によってラップ加工された後の
シリコンウェーハの平坦度を示す。その平坦度の平均値
は0.43μmである。キャリアプレートの厚さは78
0μmとした。また、図6の(b)には従来のラッピン
グ装置によりラップ加工された後のシリコンウェーハの
それを示す。その平坦度の平均値は1.30μm、キャ
リアプレートの厚さは750μmであった。両者を対比
すると、明らかにこの発明の一実施例に係るラッピング
装置10によるシリコンウェーハの方が高平坦度である
ことがわかる。しかも、この一実施例では、キャリアプ
レート13が所定の硬度で設計されているので、両定盤
15,16のラップ作用面を疵つけずに、これらの定盤
15,16がキャリアプレート13に当接した状態を検
出することができる。さらに、上定盤15および/また
は下定盤16の駆動モータ14の過負荷を検出したと
き、シリコンウェーハWのラッピングを終了するように
構成したので、簡単な制御機構で、正確なラップ終了時
の検出を行うことができる。FIG. 6A shows the flatness of a silicon wafer after lapping by a lapping apparatus 10 according to one embodiment of the present invention. The average value of the flatness is 0.43 μm. Carrier plate thickness is 78
It was set to 0 μm. FIG. 6B shows a silicon wafer after being lapped by a conventional lapping apparatus. The average value of the flatness was 1.30 μm, and the thickness of the carrier plate was 750 μm. When the two are compared, it is apparent that the silicon wafer by the lapping apparatus 10 according to one embodiment of the present invention has higher flatness. In addition, in this embodiment, since the carrier plate 13 is designed with a predetermined hardness, these lapping surfaces 15 and 16 can be attached to the carrier plate 13 without damaging the lap action surfaces of both lapping plates 15 and 16. The contact state can be detected. Furthermore, since the lapping of the silicon wafer W is terminated when an overload of the drive motor 14 of the upper lapping plate 15 and / or the lower lapping plate 16 is detected, a simple control mechanism can be used for accurate lapping. Detection can be performed.
【0023】[0023]
【発明の効果】この発明によれば、キャリアプレートに
上定盤が当接した時がラッピングの終了時としたので、
1バッチ分のウェーハ間および各バッチのウェーハ間に
おいて、半導体ウェーハの厚さのバラツキを小さくする
ことができる。しかも、ラップドウェーハの平坦度も高
めることができる。According to the present invention, the time when the upper surface plate abuts on the carrier plate is the time when the lapping is completed.
The variation in the thickness of the semiconductor wafer can be reduced between wafers of one batch and between wafers of each batch. In addition, the flatness of the wrapped wafer can be increased.
【0024】また、請求項2、請求項4の発明によれ
ば、上定盤の駆動部および/または下定盤の駆動部に過
剰の負荷がかかったのを検出したときに、ラップ加工を
終了するようにしたので、簡単な制御機構で、正確にラ
ップ加工の終了時を検出することができる。According to the second and fourth aspects of the present invention, when it is detected that an excessive load is applied to the drive unit of the upper stool and / or the drive unit of the lower stool, the lapping process is terminated. As a result, the end of the lapping process can be accurately detected with a simple control mechanism.
【図1】この発明の一実施例に係る半導体ウェーハのラ
ッピング装置の要部斜視図である。FIG. 1 is a perspective view of a main part of a semiconductor wafer lapping apparatus according to an embodiment of the present invention.
【図2】(a)は、この発明の一実施例に係る半導体ウ
ェーハのラッピング中の要部拡大断面図である。(b)
は、この発明の一実施例に係る半導体ウェーハのラッピ
ング終了時を示す要部拡大断面図である。FIG. 2A is an enlarged cross-sectional view of a main part during lapping of a semiconductor wafer according to an embodiment of the present invention. (B)
FIG. 2 is an enlarged sectional view of a main part showing a state at the time of lapping of a semiconductor wafer according to one embodiment of the present invention.
【図3】この発明の一実施例に係る半導体ウェーハのラ
ッピング装置の制御系を示すブロック図である。FIG. 3 is a block diagram showing a control system of a semiconductor wafer lapping apparatus according to one embodiment of the present invention.
【図4】この発明の一実施例に係る半導体ウェーハのラ
ッピング装置の制御系のフローシートである。FIG. 4 is a flow sheet of a control system of the semiconductor wafer lapping apparatus according to one embodiment of the present invention.
【図5】(a)は、この発明のラッピング装置によるラ
ップ中の過負荷検出時期を示すグラフである。(b)
は、従来手段のラッピング装置によるラップ中のモータ
電流値の推移を示すグラフである。FIG. 5A is a graph showing an overload detection timing during lapping by the lapping device of the present invention. (B)
5 is a graph showing a transition of a motor current value during lapping by a conventional lapping device.
【図6】(a)は、この発明のラッピング装置によるラ
ッピング後のシリコンウェーハの平坦度を示したグラフ
である。(b)は、従来のラッピング装置によるラッピ
ング後のシリコンウェーハの平坦度を示したグラフであ
る。FIG. 6A is a graph showing the flatness of a silicon wafer after lapping by the lapping apparatus of the present invention. (B) is a graph showing the flatness of a silicon wafer after lapping by a conventional lapping apparatus.
10 ラッピング装置、 15 上定盤、 16 下定盤、 13 キャリアプレート、 13a ウェーハ保持孔、 14 駆動モータ、 17 負荷検出センサ、 18 ラップ終了手段、 W シリコンウェーハ(半導体ウェーハ)。 Reference Signs List 10 lapping device, 15 upper surface plate, 16 lower surface plate, 13 carrier plate, 13a wafer holding hole, 14 drive motor, 17 load detection sensor, 18 lap end means, W silicon wafer (semiconductor wafer).
───────────────────────────────────────────────────── フロントページの続き (72)発明者 細見 和弥 東京都千代田区大手町1丁目5番1号 三 菱マテリアルシリコン株式会社内 Fターム(参考) 3C058 AB04 AB08 AC02 BA01 BA06 BA07 CB01 CB06 DA06 DA09 DA18 ────────────────────────────────────────────────── ─── Continuing from the front page (72) Inventor Kazuya Hosomi F-term (reference) 3C058 AB04 AB08 AC02 BA01 BA06 BA07 CB01 CB06 DA06 DA09 DA18 at 1-1-5 Otemachi, Chiyoda-ku, Tokyo
Claims (4)
定盤の間で、砥粒を含むラップ液を供給しながら、半導
体ウェーハがウェーハ保持孔に保持されたキャリアプレ
ートを自転,公転させて、半導体ウェーハの表裏両面を
同時にラッピングする半導体ウェーハのラッピング方法
において、 あらかじめ設定されたラッピング後の半導体ウェーハの
厚さと略同じ厚さのキャリアプレートを準備する工程
と、 上記上定盤がキャリアプレートに当接したことを検出し
たとき、半導体ウェーハのラッピングを終了する工程と
を備えた半導体ウェーハのラッピング方法。1. A carrier plate in which a semiconductor wafer is held in a wafer holding hole is rotated and revolved while supplying a lapping liquid containing abrasive grains between an upper surface plate and a lower surface plate provided in parallel with each other. In a semiconductor wafer lapping method of lapping the front and back surfaces of a semiconductor wafer at the same time, a step of preparing a carrier plate having a thickness substantially equal to the thickness of the semiconductor wafer after lapping set in advance; and Ending the lapping of the semiconductor wafer when the contact is detected.
盤の駆動部の過負荷を検出した際、半導体ウェーハのラ
ッピングを終了する請求項1に記載の半導体ウェーハの
ラッピング方法。2. The lapping method of a semiconductor wafer according to claim 1, wherein the lapping of the semiconductor wafer is terminated when an overload of the drive unit of the upper stool and / or the drive unit of the lower stool is detected.
定盤と、 上記上定盤と下定盤との間に介在されて、半導体ウェー
ハを保持するウェーハ保持孔が形成されたキャリアプレ
ートとを備えたラッピング装置において、 上記キャリアプレートが、ラッピング後の半導体ウェー
ハの所望の厚さと略同じ厚さを有し、 上記上定盤がキャリアプレートに当接したことを検出し
て、半導体ウェーハのラッピングを終了するラップ終了
手段を設けた半導体ウェーハのラッピング装置。3. An upper platen and a lower platen provided in parallel with each other, and a carrier plate interposed between the upper platen and the lower platen and having a wafer holding hole for holding a semiconductor wafer formed therein. In the lapping apparatus, the carrier plate has a thickness substantially equal to a desired thickness of the semiconductor wafer after lapping, and detects that the upper platen has contacted the carrier plate, and wraps the semiconductor wafer. A semiconductor wafer wrapping device provided with a wrap ending means for ending the wrapping.
動部および/または下定盤の駆動部の過負荷を検出する
負荷検出センサを有する請求項3に記載の半導体ウェー
ハのラッピング装置。4. The semiconductor wafer lapping apparatus according to claim 3, wherein said lap ending means includes a load detection sensor for detecting an overload of the drive unit of the upper stool and / or the drive unit of the lower stool.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000067469A JP2001260015A (en) | 2000-03-10 | 2000-03-10 | Method and device for lapping semiconductor wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000067469A JP2001260015A (en) | 2000-03-10 | 2000-03-10 | Method and device for lapping semiconductor wafer |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001260015A true JP2001260015A (en) | 2001-09-25 |
Family
ID=18586659
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000067469A Pending JP2001260015A (en) | 2000-03-10 | 2000-03-10 | Method and device for lapping semiconductor wafer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001260015A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002239895A (en) * | 2001-01-31 | 2002-08-28 | Internatl Business Mach Corp <Ibm> | Polishing holding member, polishing method and polishing device |
JP2011036962A (en) * | 2009-08-13 | 2011-02-24 | Disco Abrasive Syst Ltd | Method for grinding workpiece |
KR20190004771A (en) | 2016-08-31 | 2019-01-14 | 가부시키가이샤 사무코 | Method of lapping semiconductor wafers and semiconductor wafers |
-
2000
- 2000-03-10 JP JP2000067469A patent/JP2001260015A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002239895A (en) * | 2001-01-31 | 2002-08-28 | Internatl Business Mach Corp <Ibm> | Polishing holding member, polishing method and polishing device |
JP2011036962A (en) * | 2009-08-13 | 2011-02-24 | Disco Abrasive Syst Ltd | Method for grinding workpiece |
KR20190004771A (en) | 2016-08-31 | 2019-01-14 | 가부시키가이샤 사무코 | Method of lapping semiconductor wafers and semiconductor wafers |
DE112017004349T5 (en) | 2016-08-31 | 2019-05-23 | Sumco Corporation | Method for lapping a semiconductor wafer and semiconductor wafers |
US11456168B2 (en) | 2016-08-31 | 2022-09-27 | Sumco Corporation | Method of lapping semiconductor wafer and semiconductor wafer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4094743B2 (en) | Chemical mechanical polishing method and apparatus | |
AU732569B2 (en) | Substrate processing apparatus, substrate support apparatus, substrate processing method, and substrate fabrication method | |
US5389579A (en) | Method for single sided polishing of a semiconductor wafer | |
JP3271658B2 (en) | Method for lapping or polishing semiconductor silicon single crystal wafer | |
JPH09139367A (en) | Method and device for flattening semiconductor device | |
KR20030024834A (en) | Method for processing a semiconductor wafer using double-side polishing | |
JP2000228382A (en) | Wafer cleaner | |
JP2002254299A (en) | Polishing method for wafer | |
JP2001260015A (en) | Method and device for lapping semiconductor wafer | |
JPH0878369A (en) | Polishing end point detecting method and its polishing apparatus | |
JP7110877B2 (en) | Double-sided polishing device for workpiece and double-sided polishing method | |
JP2650422B2 (en) | Wafer grinding equipment | |
JPH08316179A (en) | Flattening method and apparatus in semiconductor process | |
JPH06315850A (en) | Detecting device for polishing end point | |
JP4384742B2 (en) | Semiconductor wafer lapping apparatus and lapping method | |
JP3324235B2 (en) | Polishing method for workpiece, polishing apparatus therefor, and semiconductor substrate using the same | |
JP2001260014A (en) | Sheet-type double-face lapping machine and wafer manufacturing method | |
JP2007290050A (en) | Polishing method, and plane polishing device | |
JPH11104955A (en) | Polishing end point detection method, polishing method and device | |
US20140030956A1 (en) | Control of polishing of multiple substrates on the same platen in chemical mechanical polishing | |
JP2002353173A (en) | Lapping method for semiconductor wafer and device therefor | |
JPH10180625A (en) | Polishing method and polishing device | |
US6858449B2 (en) | Process and device for the abrasive machining of surfaces, in particular semiconductor wafers | |
JPH08243917A (en) | Polishing end point detecting method and polishing device and manufacture of semiconductor device using it | |
JP2010023167A (en) | Abrasive particle processing apparatus and abrasive particle processing method therewith |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041206 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051014 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051207 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060602 |