JP2001257184A - Polishing method of wafer - Google Patents
Polishing method of waferInfo
- Publication number
- JP2001257184A JP2001257184A JP2000069082A JP2000069082A JP2001257184A JP 2001257184 A JP2001257184 A JP 2001257184A JP 2000069082 A JP2000069082 A JP 2000069082A JP 2000069082 A JP2000069082 A JP 2000069082A JP 2001257184 A JP2001257184 A JP 2001257184A
- Authority
- JP
- Japan
- Prior art keywords
- polishing
- wafer
- protective film
- peripheral portion
- outer peripheral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Weting (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明はウェーハの表面を研
磨するウェーハの研磨方法に係わり、特にウェーハの外
周部の過剰な研磨をなくしたウェーハの研磨方法に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wafer polishing method for polishing a wafer surface, and more particularly to a wafer polishing method for eliminating excessive polishing of the outer peripheral portion of a wafer.
【０００２】[0002]
【従来の技術】シリコンウェーハを製造するには、多結
晶シリコンから、例えばチョクラルスキー法により単結
晶のシリコンインゴットを作り、このインゴットをマル
チワイヤソーなどにより所定の厚さにスライシングし、
このスライシングしたシリコンウェーハを研削装置によ
り研削し、さらに研磨装置により鏡面研磨してシリコン
ウェーハを製造する。2. Description of the Related Art To manufacture a silicon wafer, a single-crystal silicon ingot is made from polycrystalline silicon by, for example, the Czochralski method, and the ingot is sliced to a predetermined thickness using a multi-wire saw or the like.
The sliced silicon wafer is ground by a grinding device and mirror-polished by a polishing device to produce a silicon wafer.
【０００３】しかし、近年、シリコンデバイスの高集積
化に伴い、シリコンウェーハに対する平坦度が要求され
ており、鏡面研磨工程では、シリコンウェーハの外周部
の過剰な研磨（外周ダレ）が問題となっている。However, in recent years, as the degree of integration of silicon devices has increased, flatness of the silicon wafer has been required, and excessive polishing (peripheral sagging) of the outer peripheral portion of the silicon wafer has become a problem in the mirror polishing process. I have.
【０００４】これは、研磨布の沈み込みによる影響が一
因として考えられており、研磨布自体の硬度化およびリ
テーナリング等で事前に研磨布を押し込むことにより、
シリコンウェーハの研磨布への沈み込みを緩和する等の
対策がなされている。[0004] This is considered to be due in part to the influence of the sinking of the polishing cloth. The hardness of the polishing cloth itself and the pressing of the polishing cloth in advance by retainer ring or the like are considered.
Measures have been taken to alleviate the sinking of the silicon wafer into the polishing cloth.
【０００５】しかし、前者の研磨布自体の硬度化による
対策では、研磨布が硬いため、ウェーハの表面を傷つけ
易くなり、マイクロクラック等の表面ダメージの発生が
懸念される。また、後者のリテーナリングを用いて事前
に研磨布を沈み込ませる対策では、ウェーハの外周部に
かかる過剰な圧力を緩和する方法が用いられ、この方法
は１枚づつ研磨する枚葉研磨に対しては有効であるが、
ウェーハを一度に複数枚加工するバッチ研磨タイプの研
磨方法、特にセラミックプレートにワックスを塗布した
ウェーハを貼り付ける研磨方法に対しては、リテーナリ
ングヘのウェーハの着脱が非常に困難なこと、またウェ
ーハのリテーナリングからの突出し量の管理が非常に困
難であることから、実用化には至っていない。However, in the former countermeasures by increasing the hardness of the polishing cloth itself, since the polishing cloth is hard, the surface of the wafer is easily damaged, and there is a concern that surface damage such as micro cracks may occur. Also, in the latter countermeasure for pre-submerging the polishing cloth using the retainer ring, a method of relieving excessive pressure applied to the outer peripheral portion of the wafer is used. This method is used for single wafer polishing in which polishing is performed one by one. Is effective,
For a batch polishing type polishing method for processing a plurality of wafers at a time, particularly for a polishing method in which a wax-coated wafer is attached to a ceramic plate, it is very difficult to attach / detach the wafer to / from the retainer ring. Since it is very difficult to control the amount of protrusion from the retainer ring, it has not been put to practical use.
【０００６】[0006]
【発明が解決しようとする課題】そこで、ウェーハの外
周部の過剰な研磨（外周ダレ）を防止でき、高平坦度の
研磨が可能なウェーハの研磨方法が要望されている。Therefore, there is a demand for a wafer polishing method capable of preventing excessive polishing (peripheral sag) of the outer peripheral portion of the wafer and capable of polishing with high flatness.
【０００７】本発明は上記事情に鑑みてなされたもの
で、ウェーハの外周部の過剰な研磨（外周ダレ）を防止
でき、高平坦度の研磨が可能なウェーハの研磨方法を提
供することを目的とする。The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a wafer polishing method capable of preventing excessive polishing (peripheral sag) of the outer peripheral portion of a wafer and enabling high flatness polishing. And
【０００８】[0008]
【課題を解決するための手段】上記目的を達成するため
になされた本願請求項１の発明は、ウェーハの裏面に保
護膜を形成する成膜工程と、前記保護膜の外周部をエッ
チングにより除去し、この除去により露出する裏面外周
部と残存する保護膜との段差面を形成する第１のエッチ
ング工程と、ウェーハの表面のみをメカノケミカル研磨
する片面研磨工程と、前記残存する保護膜をエッチング
により除去する第２のエッチング工程とを有することを
特徴とするウェーハの研磨方法であることを要旨として
いる。According to a first aspect of the present invention, there is provided a film forming step of forming a protective film on a back surface of a wafer, and an outer peripheral portion of the protective film is removed by etching. Then, a first etching step of forming a step surface between the outer peripheral portion of the back surface exposed by this removal and the remaining protective film, a one-side polishing step of mechanically polishing only the surface of the wafer, and etching of the remaining protective film And a second etching step of removing the wafer by the method described above.
【０００９】本願請求項２の発明では、上記ウェーハ
は、シリコンウェーハであり、保護膜は、ＳｉＯ２また
はＳｉ３Ｎ４からなることを特徴とする請求項１に記載
のウェーハの研磨方法であることを要旨としている。In the invention according to claim 2, the wafer is a silicon wafer, and the protective film is made of SiO 2 or Si 3 N 4, wherein the wafer is polished. The gist is that.
【００１０】本願請求項３の発明では、上記保護膜の厚
さは、０．２〜１．０μｍであることを特徴とする請求
項１または２に記載のウェーハの研磨方法であることを
要旨としている。According to a third aspect of the present invention, there is provided the method of polishing a wafer according to the first or second aspect, wherein the thickness of the protective film is 0.2 to 1.0 μm. And
【００１１】本願請求項４の発明では、上記第１のエッ
チング工程における保護膜の外周部の除去幅は、２〜５
ｍｍであることを特徴とする請求項１ないし３のいずれ
か１項に記載のウェーハの研磨方法であることを要旨と
している。According to the invention of claim 4 of the present application, the removal width of the outer peripheral portion of the protective film in the first etching step is 2 to 5 times.
mm, wherein the method is a method for polishing a wafer according to any one of claims 1 to 3.
【００１２】[0012]
【発明の実施の形態】以下、本発明に係わるウェーハの
研磨方法の実施形態について添付図面を参照して説明す
る。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a wafer polishing method according to the present invention will be described below with reference to the accompanying drawings.
【００１３】本発明に係わるウェーハの研磨方法は、図
１に示すような研磨工程図に沿って行われる。The method for polishing a wafer according to the present invention is performed according to a polishing process diagram as shown in FIG.
【００１４】例えば、図１（ａ）に示すような研削工程
では、シリコン単結晶インゴットからスライスされたシ
リコンウェーハ１に対し、ラッピングまたは研削を行
い、スライスダメージを除去するとともに平行度を向上
させる。さらに、シリコンウェーハ１の表面２および裏
面３をケミカルポリッシュ処理し、前工程のラッピング
または研削により生じたダメージを除去する。For example, in a grinding process as shown in FIG. 1A, lapping or grinding is performed on a silicon wafer 1 sliced from a silicon single crystal ingot to remove slice damage and improve parallelism. Further, the front surface 2 and the back surface 3 of the silicon wafer 1 are subjected to a chemical polishing treatment to remove damage caused by lapping or grinding in the previous step.
【００１５】次に、図１（ｂ）に示すような成膜工程で
は、ウェーハ１の裏面３からベベル端面３ｂにＳｉＯ２
またはＳｉ３Ｎ４からなる均一厚さの保護膜４を形成す
る。ＳｉＯ２またはＳｉ３Ｎ４からなる保護膜４は、図
１（ｄ）に示すような研磨工程時におけるウェーハ１を
保護し、また、研磨後のエッチングが容易であり、さら
に、保護膜４によりウェーハ１を研磨工程時に汚染する
ことがない。Next, in a film forming process as shown in FIG. 1B, SiO 2 is applied from the back surface 3 of the wafer 1 to the bevel end surface 3b.
Alternatively, a protective film 4 made of Si 3 N 4 having a uniform thickness is formed. The protective film 4 made of SiO 2 or Si 3 N 4 protects the wafer 1 during the polishing step as shown in FIG. 1D, is easy to etch after polishing, and is further protected by the protective film 4. There is no contamination of the wafer 1 during the polishing process.
【００１６】ＳｉＯ２からなる保護膜４を形成する方法
としては、シリコンウェーハ１をＯ ２雰囲気中で加熱す
る酸化法、ＳｉＨ４−Ｏ２混合ガスやＴＥＯＳ（ｔｅｔ
ｒａｅｔｈｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ）−Ｏ３等
のガスを用いた化学蒸着法（ＣＶＤ法）、スパッタリン
グ法などが可能である。[0016] SiO2For forming protective film 4 made of
As the silicon wafer 1 2Heat in atmosphere
Oxidation method, SiH4-O2Mixed gas or TEOS (tet
raethylorthosilicate) -O3etc
Chemical vapor deposition (CVD) using a gas of
And the like.
【００１７】また、保護膜４をＳｉ３Ｎ４で形成する場
合には、シリコンウェーハ１をＳｉＨ２Ｃｌ２−ＮＨ３
やＳｉＨ４−ＮＨ３ガスを用いたＣＶＤ法、スパッタリ
ング法などが可能である。その他の成膜物質についても
同様の薄膜形成法が可能である。When the protective film 4 is made of Si 3 N 4 , the silicon wafer 1 is made of SiH 2 Cl 2 —NH 3
Or a sputtering method using SiH 4 —NH 3 gas or the like. The same thin film forming method can be applied to other film forming substances.
【００１８】保護膜４の厚さは、０．２〜１．０μｍで
あることが好ましい。０．２μｍ未満では、図１（ｄ）
および図２に示すシリコンウエーハ１の裏面３と大部分
残存する保護膜（膜主部）４ｍとの段差面ｌｇがワック
ス厚さｗｔで消されてしまうおそれがあるためである。
１μｍより厚いと保護膜４を形成するのに時間とコスト
がかかって好ましくない。なお、ＳｉＯ２膜を形成した
うえで、ＳｉＯ２膜上に、さらにＳｉ３Ｎ４膜を形成
し、保護膜４としてもよい。The thickness of the protective film 4 is preferably 0.2 to 1.0 μm. In the case of less than 0.2 μm, FIG.
Also, the step surface lg between the back surface 3 of the silicon wafer 1 shown in FIG. 2 and the mostly remaining protective film (film main portion) 4m may be erased by the wax thickness wt.
If the thickness is more than 1 μm, it takes time and cost to form the protective film 4, which is not preferable. After forming the SiO 2 film, an Si 3 N 4 film may be further formed on the SiO 2 film to form the protective film 4.
【００１９】なお、本成膜工程では、上記のようにシリ
コンウェーハ１の表面２に成膜を行うが、採用される成
膜方法により、成膜時、シリコンウェーハ１の裏面３に
限らず、表面２を含む全面に亘って成膜してもよい。こ
の場合には、図１（ｅ）に示ような第２のエッチング工
程において、表面に形成された保護膜も除去する必要が
ある。In the present film forming step, the film is formed on the front surface 2 of the silicon wafer 1 as described above. The film may be formed over the entire surface including the surface 2. In this case, it is necessary to remove the protective film formed on the surface in the second etching step as shown in FIG.
【００２０】また、図１（ｃ）に示すような第１のエッ
チング工程では、裏面３の裏面外周部３ｐおよびベベル
端面３ｂに形成された保護膜４の膜外周部４ｐをウェッ
トエッチング法により除去し、残存する膜主部４ｍとの
間に段差ｇを形成し、裏面３と膜主部４ｍとの段差面ｌ
ｇを形成する。具体的な膜外周部４ｐの除去方法として
は、保護膜４をＳｉＯ２膜で形成した場合には、裏面３
をマスクしたうえでＨＦ処理し、裏面外周部３ｐおよび
ベベル端面３ｂの膜外周部４ｐを溶解処理すればよい。In the first etching step as shown in FIG. 1C, the outer peripheral portion 3p of the back surface 3 and the outer peripheral portion 4p of the protective film 4 formed on the bevel end surface 3b are removed by wet etching. Then, a step g is formed between the remaining film main portion 4m and the step surface l between the back surface 3 and the film main portion 4m.
Form g. As a specific method for removing the film outer peripheral portion 4p, when the protective film 4 is formed of a SiO 2 film,
HF treatment, and the outer peripheral portion 3p of the back surface 3p and the outer peripheral portion 4p of the bevel end surface 3b may be dissolved.
【００２１】また、保護膜４をＳｉ３Ｎ４で形成した場
合には、同様に裏面３をマスクしたうえで、熱Ｈ３ＰＯ
４で溶解処理すればよい。ＳｉＯ２膜上にさらにＳｉ３
Ｎ４膜を形成した場合には、上記の方法を逐次行えばよ
い。When the protective film 4 is formed of Si 3 N 4 , the back surface 3 is similarly masked, and the hot H 3 PO 4 is formed.
The dissolution treatment may be performed in step 4 . Si 3 on the SiO 2 film
When the N 4 film is formed, the above method may be performed sequentially.
【００２２】裏面外周部３ｐに形成される膜外周部４ｐ
の除去幅は、２〜５ｍｍが好ましい。２ｍｍ未満では鏡
面研磨時にかかるシリコンウェーハ１の表面外周部２ｐ
の過剰な圧力が逃げ切れず好ましくない。５ｍｍより大
きいと表面外周部２ｐにかかるべき必要圧力が得られ
ず、研磨レートが遅くなり逆に平坦度を悪化させてしま
う。なお、裏面３のマスクとしては、耐酸性で任意の直
径を持った保護テープを使用するか、レジストを用いた
写真蝕刻法等がある。Film outer peripheral portion 4p formed on back outer peripheral portion 3p
Is preferably 2 to 5 mm. If it is less than 2 mm, the outer peripheral portion 2p of the surface of the silicon wafer 1 required for mirror polishing is used.
Excessive pressure is not preferable because it cannot escape. If it is larger than 5 mm, the required pressure to be applied to the outer peripheral portion 2p of the surface cannot be obtained, and the polishing rate becomes slow, and conversely, the flatness deteriorates. As a mask for the back surface 3, a protective tape having an acid-resistant and arbitrary diameter may be used, or a photolithography method using a resist may be used.
【００２３】さらに、図１（ｄ）に示すような片面研磨
工程では、シリコンウェーハ１の裏面外周部３ｐ以外に
残存する膜主部４ｍを保持した状態で、裏面３上にワッ
クスＷを塗布し、この塗布面を片面研磨装置１０のセラ
ミックプレート１１に貼り付ける。Further, in a one-side polishing step as shown in FIG. 1D, a wax W is applied on the back surface 3 while the remaining film main portion 4m other than the outer peripheral portion 3p of the silicon wafer 1 is held. Then, the application surface is attached to the ceramic plate 11 of the single-side polishing apparatus 10.
【００２４】その後、研磨布１２を貼り付けた定盤１３
上にシリカを分散させたスラリを滴下し、シリコンウェ
ーハ１を保持したセラミックプレート１１を押圧、回転
させることにより、露出面である表面２が鏡面研磨され
て研磨面となる。Thereafter, the platen 13 on which the polishing cloth 12 is attached
A slurry in which silica is dispersed is dropped, and the ceramic plate 11 holding the silicon wafer 1 is pressed and rotated, whereby the exposed surface 2 is mirror-polished to become a polished surface.
【００２５】このとき、図２に示すように、裏面外周部
３ｐは膜外周部４ｐで覆われていないため、つまり、段
差面ｌｇが存在し、保護膜４を介してセラミックプレー
ト１１に貼り付けられていない分、鏡面研磨時にかかる
表面外周部２ｐの過剰な圧力を裏面３方向に逃がすこと
が可能となり、表面外周部２ｐの過剰な研磨が解消され
る。At this time, as shown in FIG. 2, since the outer peripheral portion 3p of the back surface is not covered with the outer peripheral portion 4p of the film, that is, there is a step surface lg, and the outer peripheral portion 3p is attached to the ceramic plate 11 via the protective film 4. The excess pressure applied to the outer peripheral portion 2p during the mirror polishing can be released in the direction of the back surface 3 because of the lack of the polishing, and the excessive polishing of the outer peripheral portion 2p can be eliminated.
【００２６】また、図１（ｅ）に示すような第２のエッ
チング工程では、シリコンウェーハ１の裏面３に残存す
る膜主部４ｍを上記第１のエッチング工程と同様に化学
処理により残留研磨剤と併せて溶解除去し、裏面３を完
全に露出させて製品シリコンウェーハ１とする。In the second etching step as shown in FIG. 1E, the film main portion 4m remaining on the back surface 3 of the silicon wafer 1 is subjected to a chemical treatment similar to the first etching step by a chemical treatment. , And the back surface 3 is completely exposed to obtain a product silicon wafer 1.
【００２７】上記のような研磨工程において、シリコン
ウェーハ１の裏面３に保護膜４を形成し、裏面外周部３
ｐの膜外周部４ｐのみ除去したシリコンウェーハ１を、
セラミックプレート１１に貼り付けるため、裏面外周部
３ｐとセラミックプレート１１間に段差面ｌｇが存在し
て、膜外周部４ｐが存在せず、研磨時にかかる表面外周
部２ｐの過剰な圧力を裏面３方向に逃がすことが可能と
なり、これにより、表面外周部２ｐの過剰な研磨（外周
ダレ）が解消され、高平坦度を得ることができる。In the above polishing step, a protective film 4 is formed on the back surface 3 of the silicon wafer 1 and
The silicon wafer 1 from which only the outer peripheral portion 4p of p is removed,
Since it is attached to the ceramic plate 11, there is a step surface lg between the outer peripheral portion 3 p and the ceramic plate 11, the outer peripheral portion 4 p does not exist, and excessive pressure applied to the outer peripheral portion 2 p during polishing is applied to the rear surface 3. In this way, excessive polishing (peripheral sag) of the outer peripheral portion 2p can be eliminated, and high flatness can be obtained.
【００２８】[0028]
【実施例】（１）試験目的：本発明に係わるウェーハの
研磨方法により研磨したシリコンウェーハの周辺部のダ
レ状態を調べる。EXAMPLES (1) Purpose of test: The sagging state of the peripheral portion of a silicon wafer polished by the wafer polishing method according to the present invention is examined.
【００２９】（２）試験方法：ケミカルポリッシュ後の
８インチシリコンウェーハを、図１に示すような本発明
に係わるウェーハの研磨方法により鏡面研磨加工した
後、シリコンウェーハの厚さを測定し、シリコンウェー
ハの等高線図を作製する。従来の鏡面研磨方法により研
磨したシリコンウェーハについても等高線図を作製す
る。(2) Test method: An 8-inch silicon wafer after chemical polishing is mirror-polished by the wafer polishing method according to the present invention as shown in FIG. 1, and then the thickness of the silicon wafer is measured. Create a contour map of the wafer. A contour map is also prepared for a silicon wafer polished by a conventional mirror polishing method.
【００３０】（３）試験結果：結果を図３（実施例）お
よび図４（従来例）に示す。 ・図３に示すように、実施例は周辺部にダレが発生して
いない。 ・これに対して、図４に示すように、従来例は周辺部に
ダレ領域が見られる。(3) Test results: The results are shown in FIG. 3 (Example) and FIG. 4 (Conventional example). As shown in FIG. 3, no sagging occurs in the peripheral part in the embodiment. On the other hand, as shown in FIG. 4, in the conventional example, a sagging region is seen in the peripheral portion.
【００３１】[0031]
【発明の効果】本発明に係わるウェーハの研磨方法によ
れば、ウェーハの外周部の過剰な研磨（外周ダレ）を防
止でき、高平坦度の研磨が可能なウェーハの研磨方法を
提供することができる。According to the method of polishing a wafer according to the present invention, it is possible to prevent excessive polishing (peripheral sag) of the outer peripheral portion of the wafer and to provide a method of polishing a wafer capable of polishing with high flatness. it can.
【００３２】すなわち、ウェーハの裏面に保護膜を形成
する成膜工程と、保護膜の外周部をエッチングにより除
去し、この除去により露出する裏面の外周部と残存する
保護膜との段差面を形成する第１のエッチング工程と、
ウェーハの表面のみをメカノケミカル研磨する片面研磨
工程と、残存する保護膜をエッチングにより除去する第
２のエッチング工程とを有するウェーハの研磨方法であ
るので、ウェーハの裏面に保護膜を形成し、裏面の外周
部の保護膜のみ除去したウェーハを、セラミックプレー
トに貼り付けるため、段差面が存在し、裏面の外周部と
セラミックプレート間に保護膜が存在せず、研磨時にか
かる表面の外周部の過剰な圧力を裏面方向に逃がすこと
が可能となり、この結果、ウェーハ外周部の過剰な研磨
（外周ダレ）が解消され、高平坦度を得ることができ
る。That is, a film forming step of forming a protective film on the back surface of the wafer, an outer peripheral portion of the protective film is removed by etching, and a step surface is formed between the exposed outer peripheral portion of the back surface and the remaining protective film. A first etching step,
Since it is a method of polishing a wafer having a one-side polishing step of mechanochemical polishing only the front surface of the wafer and a second etching step of removing the remaining protective film by etching, a protective film is formed on the back surface of the wafer, Since the wafer from which only the protective film at the outer peripheral portion of the wafer is removed is stuck to the ceramic plate, there is a step surface, and no protective film exists between the outer peripheral portion of the back surface and the ceramic plate. As a result, excessive polishing (peripheral sag) of the outer peripheral portion of the wafer can be eliminated, and high flatness can be obtained.
【００３３】また、ウェーハは、シリコンウェーハであ
り、保護膜は、ＳｉＯ２またはＳｉ ３Ｎ４からなるの
で、研磨工程時のウェーハの保護、研磨後のエッチング
が容易であり、さらに、保護膜によりウェーハを汚染す
ることがない。Further, the wafer is a silicon wafer.
And the protective film is made of SiO2Or Si 3N4Consisting of
Protection of wafers during polishing process, etching after polishing
Is easy, and the wafer is contaminated with a protective film.
Never.
【００３４】また、保護膜２の厚さは、０．２〜１．０
μｍであるので、研磨時にかかる表面の外周部の過剰な
圧力を裏面方向に逃がすことが可能となり、かつ、保護
膜の形成が容易である。The thickness of the protective film 2 is 0.2 to 1.0.
Since it is μm, excess pressure applied to the outer peripheral portion of the front surface during polishing can be released in the back direction, and the formation of the protective film is easy.
【００３５】また、第１のエッチング工程における保護
膜の外周部の除去幅は、２〜５ｍｍであるので、ウェー
ハの外周部に適切な圧力をかけることができ、ウェーハ
外周部の過剰な研磨（外周ダレ）が解消され、高平坦度
を得ることができる。Further, since the width of removal of the outer peripheral portion of the protective film in the first etching step is 2 to 5 mm, an appropriate pressure can be applied to the outer peripheral portion of the wafer, and excessive polishing of the outer peripheral portion of the wafer can be performed. Outer periphery sag) is eliminated, and high flatness can be obtained.
【図１】図（ａ）〜（ｅ）は本発明に係わるウェーハの
研磨方法の研磨工程図。FIGS. 1 (a) to 1 (e) are views showing polishing steps of a wafer polishing method according to the present invention.
【図２】本発明に係わるウェーハの研磨方法の鏡面研磨
工程におけるウェーハの状態を示す概念図。FIG. 2 is a conceptual diagram showing a state of a wafer in a mirror polishing step of the wafer polishing method according to the present invention.
【図３】本発明に係わるウェーハの研磨方法を用いて研
磨したシリコンウェーハの等高線図。FIG. 3 is a contour diagram of a silicon wafer polished using the wafer polishing method according to the present invention.
【図４】従来のウェーハの研磨方法に用いて研磨したシ
リコンウェーハの等高線図。FIG. 4 is a contour diagram of a silicon wafer polished using a conventional wafer polishing method.
１ シリコンウェーハ ２ 表面 ２ｐ 表面外周部 ３ 裏面 ３ｂ ベベル端面 ３ｐ 裏面外周部 ４ 保護膜 ４ｍ 膜主部 ４ｐ 膜外周部 １０ 片面研磨装置 １１ セラミックプレート １２ 研磨布 １３ 定盤 ｌｇ 段差面 ｇ 段差 Ｗ ワックス ｗｔ ワックス厚さ REFERENCE SIGNS LIST 1 silicon wafer 2 front surface 2p outer peripheral portion 3 back surface 3b bevel end surface 3p outer peripheral portion 4 protective film 4m main film portion 4p outer peripheral portion 10 single-side polishing apparatus 11 ceramic plate 12 polishing cloth 13 platen lg step surface g step W wax wt Wax thickness
Claims (4)
工程と、前記保護膜の外周部をエッチングにより除去
し、この除去により露出する裏面外周部と残存する保護
膜との段差面を形成する第１のエッチング工程と、ウェ
ーハの表面のみをメカノケミカル研磨する片面研磨工程
と、前記残存する保護膜をエッチングにより除去する第
２のエッチング工程とを有することを特徴とするウェー
ハの研磨方法。1. A film forming step of forming a protective film on a back surface of a wafer, and an outer peripheral portion of the protective film is removed by etching to form a step between an exposed outer peripheral portion of the protective film and a remaining protective film. A first etching step of performing polishing, a one-side polishing step of performing only mechanochemical polishing of the surface of the wafer, and a second etching step of removing the remaining protective film by etching.
り、保護膜は、ＳｉＯ２またはＳｉ３Ｎ４からなること
を特徴とする請求項１に記載のウェーハの研磨方法。2. The method according to claim 1, wherein the wafer is a silicon wafer, and the protective film is made of SiO 2 or Si 3 N 4 .
μｍであることを特徴とする請求項１または２に記載の
ウェーハの研磨方法。3. The protective film 2 has a thickness of 0.2 to 1.0.
3. The method for polishing a wafer according to claim 1, wherein the thickness is μm.
膜の外周部の除去幅は、２〜５ｍｍであることを特徴と
する請求項１ないし３のいずれか１項に記載のウェーハ
の研磨方法。4. The wafer polishing method according to claim 1, wherein a removal width of an outer peripheral portion of the protective film in the first etching step is 2 to 5 mm.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000069082A JP2001257184A (en) | 2000-03-13 | 2000-03-13 | Polishing method of wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000069082A JP2001257184A (en) | 2000-03-13 | 2000-03-13 | Polishing method of wafer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001257184A true JP2001257184A (en) | 2001-09-21 |
Family
ID=18588037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000069082A Pending JP2001257184A (en) | 2000-03-13 | 2000-03-13 | Polishing method of wafer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001257184A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006004955A (en) * | 2003-05-30 | 2006-01-05 | Ebara Corp | Substrate processing apparatus and substrate processing method |
| JP2015126111A (en) * | 2013-12-26 | 2015-07-06 | 豊田合成株式会社 | Semiconductor element manufacturing method |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0567598A (en) * | 1991-07-11 | 1993-03-19 | Fujitsu Ltd | Manufacture of semiconductor substrate |
| JPH05315305A (en) * | 1992-05-06 | 1993-11-26 | Mitsubishi Materials Shilicon Corp | Wafer polishing method |
| JPH07226349A (en) * | 1994-02-12 | 1995-08-22 | Shin Etsu Handotai Co Ltd | Semiconductor single crystal substrate and its manufacture |
| JP2001223202A (en) * | 1999-12-01 | 2001-08-17 | Sharp Corp | Method of reducing thickness of semiconductor wafer and device for gliding back face of semiconductor wafer |
-
2000
- 2000-03-13 JP JP2000069082A patent/JP2001257184A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0567598A (en) * | 1991-07-11 | 1993-03-19 | Fujitsu Ltd | Manufacture of semiconductor substrate |
| JPH05315305A (en) * | 1992-05-06 | 1993-11-26 | Mitsubishi Materials Shilicon Corp | Wafer polishing method |
| JPH07226349A (en) * | 1994-02-12 | 1995-08-22 | Shin Etsu Handotai Co Ltd | Semiconductor single crystal substrate and its manufacture |
| JP2001223202A (en) * | 1999-12-01 | 2001-08-17 | Sharp Corp | Method of reducing thickness of semiconductor wafer and device for gliding back face of semiconductor wafer |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006004955A (en) * | 2003-05-30 | 2006-01-05 | Ebara Corp | Substrate processing apparatus and substrate processing method |
| JP2015126111A (en) * | 2013-12-26 | 2015-07-06 | 豊田合成株式会社 | Semiconductor element manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4148105B2 (en) | Method for manufacturing SiC substrate | |
| JP2008227534A (en) | SiC SUBSTRATE | |
| JPH08316180A (en) | Fabrication method of semiconductor wafer | |
| JPH03295235A (en) | Manufacture of epitaxial wafer | |
| JP4675749B2 (en) | Epitaxial wafer manufacturing method | |
| JPH11251277A (en) | Pasted silicon wafers and manufacturing method therefor | |
| JP4492293B2 (en) | Manufacturing method of semiconductor substrate | |
| JP2006120819A (en) | Semiconductor wafer and manufacturing method therefor | |
| US6211088B1 (en) | Manufacturing method for semiconductor gas-phase epitaxial wafer | |
| JP2759594B2 (en) | Manufacturing method of epitaxial substrate | |
| JP2001257184A (en) | Polishing method of wafer | |
| JP2006294691A (en) | Semiconductor substrate and semiconductor apparatus, and its manufacturing method | |
| JP3787485B2 (en) | Thin plate processing method | |
| JP2848158B2 (en) | Method for manufacturing semiconductor silicon epitaxial substrate | |
| JP2001076981A (en) | Semiconductor wafer and its manufacture | |
| JP2010153488A (en) | Manufacturing method of soi wafer, and soi wafer | |
| JPH01201922A (en) | Manufacture of wafer | |
| JPH09266212A (en) | Silicon wafer | |
| JP2000340571A (en) | Manufacture of wafer of high planarity degree | |
| JPH05109677A (en) | Manufacture of soi substrate | |
| JP3473654B2 (en) | Method for manufacturing semiconductor mirror-surface wafer | |
| JP2000211997A (en) | Production of epitaxial wafer | |
| JPH05235004A (en) | Manufacture of semiconductor substrate | |
| JP2005005490A (en) | Method of manufacturing semiconductor wafer | |
| JPH05291215A (en) | Semiconductor wafer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040608 |