JP2001250912A - Semiconductor device and its manufacturing method and electronic equipment - Google Patents
Semiconductor device and its manufacturing method and electronic equipmentInfo
- Publication number
- JP2001250912A JP2001250912A JP2000062298A JP2000062298A JP2001250912A JP 2001250912 A JP2001250912 A JP 2001250912A JP 2000062298 A JP2000062298 A JP 2000062298A JP 2000062298 A JP2000062298 A JP 2000062298A JP 2001250912 A JP2001250912 A JP 2001250912A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- hole
- manufacturing
- conductive film
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体装置および
その製造方法ならびに電子機器に係り、特に半導体チッ
プを複数個積層して用いるのに好適なものに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, a method of manufacturing the same, and an electronic apparatus, and more particularly to a semiconductor device suitable for stacking and using a plurality of semiconductor chips.
【０００２】[0002]
【従来の技術】半導体装置の分野においては、近年半導
体装置の小型化、軽量化を目的として、単一のパッケー
ジ内に複数の半導体チップを設ける、特に各半導体チッ
プを積層状態に設けるものが多く開発されてきた。この
ような半導体装置は、マルチチップパッケージ（ＭＣ
Ｐ）、またはマルチチップモジュール（ＭＣＭ）と呼ば
れている。このような装置の具体的な例としては、実開
昭６２−１５８８４０号の発明が挙げられる。すなわ
ち、単一のセラミック・パッケージにおいて複数のチッ
プを積層し、各チップの電極をワイヤーで接続するもの
である。また、別な事例として、特開平１１−１３５７
１１号の発明のように、インターポーザと呼ばれる配線
基板に半導体チップを実装し、インターポーザ同士を相
互に接続するとともに、積層して単一の半導体装置とす
るものである。2. Description of the Related Art In the field of semiconductor devices, in recent years, in order to reduce the size and weight of semiconductor devices, a plurality of semiconductor chips are provided in a single package, and in particular, many semiconductor chips are provided in a stacked state. Has been developed. Such a semiconductor device is a multi-chip package (MC
P), or multi-chip module (MCM). A specific example of such a device is the invention disclosed in Japanese Utility Model Laid-Open No. Sho 62-158840. That is, a plurality of chips are stacked in a single ceramic package, and the electrodes of each chip are connected by wires. Another example is disclosed in Japanese Patent Application Laid-Open No. 11-1357.
As in the invention of No. 11, a semiconductor chip is mounted on a wiring board called an interposer, and the interposers are connected to each other and stacked to form a single semiconductor device.
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、実開昭
６２−１５８８４０号の発明においては、半導体チップ
の周囲に多数をワイヤーを配することになるので、当該
構成を有する半導体装置の容積を必要以上に大きなもの
にしてしまう。また、積層される半導体チップの大きさ
が略同一の場合、最上部に位置する半導体チップ以外の
ものは、その電極が上位に位置する半導体チップで隠さ
れた状態になるので、ボンディングが困難となる。さら
に、特開平１１−１３５７１１号の発明においては、略
同一の大きさの半導体チップを積層して単一の半導体装
置とすることは容易にできるが、各半導体チップをイン
ターポーザに実装するとともに、インターポーザ間の電
気的接続を確保するために、実開昭６２−１５８８４０
号の発明よりもはるかに複雑な製造工程を要することに
なる。However, in the invention disclosed in Japanese Utility Model Application Laid-Open No. Sho 62-158840, a large number of wires are arranged around the semiconductor chip, so that the volume of the semiconductor device having the above-mentioned structure is increased more than necessary. To make it bigger. Also, when the size of the semiconductor chips to be stacked is substantially the same, the bonding of the semiconductor chips other than the uppermost one is difficult because the electrodes are hidden by the uppermost semiconductor chip. Become. Further, in the invention of Japanese Patent Application Laid-Open No. 11-135711, it is easy to stack semiconductor chips of substantially the same size to form a single semiconductor device. In order to secure the electrical connection between
This would require a much more complicated manufacturing process than that of the invention.
【０００４】そこで、本発明は、前記した従来技術の欠
点を解消するためになされたもので、インターポーザな
どの補助的手段を用いることなく、積層された半導体チ
ップと外部装置等とを電気的に接続することが可能であ
るとともに、当該構成を積層される半導体チップの大き
さに関係なく採用できる半導体装置およびその製造方法
ならびに電子機器を提供することを目的としている。Therefore, the present invention has been made to solve the above-mentioned drawbacks of the prior art, and electrically connects a stacked semiconductor chip and an external device without using an auxiliary means such as an interposer. It is an object of the present invention to provide a semiconductor device that can be connected and that can adopt the configuration regardless of the size of a semiconductor chip to be stacked, a manufacturing method thereof, and an electronic device.
【０００５】[0005]
【課題を解決するための手段】そこで、本発明は、上記
の目的を達成するために、半導体チップを複数個積層し
てなる半導体装置の製造方法において、複数個積層され
た前記半導体チップに貫通孔を形成する第１の工程と、
前記貫通孔の内周面上に無電解メッキにより導電膜を形
成する第２の工程と、前記貫通孔内に樹脂を充填する第
３の工程と、を少なくとも有することを特徴とするもの
とした。In order to achieve the above object, the present invention provides a method for manufacturing a semiconductor device comprising a plurality of stacked semiconductor chips. A first step of forming a hole;
It is characterized by comprising at least a second step of forming a conductive film on the inner peripheral surface of the through hole by electroless plating, and a third step of filling the inside of the through hole with a resin. .
【０００６】このように構成した本発明においては、積
層された半導体チップに形成された貫通孔内部に導電手
段を設けることが簡単にできる。また、樹脂を貫通孔内
部に設けるため、導電膜自体は導通が取れる程度であれ
ばよく、その内面に充填する樹脂により信頼性が高ま
る。さらに内部に充填する樹脂に導電粒子を含んだ樹脂
を用いることにより、電気的接続の信頼性がさらに向上
する。According to the present invention having such a configuration, it is possible to easily provide the conductive means inside the through holes formed in the stacked semiconductor chips. In addition, since the resin is provided inside the through-hole, the conductive film itself only needs to be conductive, and the reliability is enhanced by the resin filling the inner surface. Furthermore, by using a resin containing conductive particles as the resin to be filled therein, the reliability of electrical connection is further improved.
【０００７】また、上記の半導体装置の製造方法におい
て、前記導電膜を前記貫通孔の開口部の近傍にも形成す
るこことを特徴とするものとした。Further, in the above-described method for manufacturing a semiconductor device, the conductive film is also formed near the opening of the through hole.
【０００８】このように構成した本発明においては、貫
通孔の開口部の近傍に形成された導電膜が外部装置の配
線や端子等との電気的接続に寄与するので、当該外部装
置との電気的接続の信頼性が高まる。In the present invention thus configured, the conductive film formed in the vicinity of the opening of the through-hole contributes to the electrical connection with the wiring and terminals of the external device, so that the electrical connection with the external device can be made. Connection reliability is improved.
【０００９】また、上記の半導体装置の製造方法におい
て、前記第１の工程において、前記半導体チップの能動
素子形成面に形成された電極パッドの一部を穿設するよ
うに貫通孔を形成することを特徴とするものとした。In the above-mentioned method of manufacturing a semiconductor device, in the first step, a through hole is formed so as to partially open an electrode pad formed on an active element forming surface of the semiconductor chip. .
【００１０】このように構成した本発明においては、電
極パッドと導電膜とが電気的に接続されるので、貫通孔
の開口部付近に設けられた導電膜または電着樹脂に外部
装置の配線や端子等を接続すれば、当該外部装置と積層
された各半導体チップとを電気的に接続することが容易
にできる。In the present invention thus configured, since the electrode pad and the conductive film are electrically connected, the wiring of the external device or the conductive film provided near the opening of the through-hole is not connected to the conductive film or the electrodeposited resin. If terminals and the like are connected, the external device can be easily electrically connected to the stacked semiconductor chips.
【００１１】また、上記の半導体装置の製造方法におい
て、前記第１の工程と前記第２の工程との間に、前記貫
通孔の内周面に絶縁膜を形成する工程を有することを特
徴とするものとした。Further, in the above-described method of manufacturing a semiconductor device, a step of forming an insulating film on an inner peripheral surface of the through hole is provided between the first step and the second step. To do.
【００１２】このように構成した本発明においては、積
層された各半導体チップと導電膜とが絶縁膜により絶縁
されるので、当該導電膜を当該半導体チップとの電気的
接続に無関係なコンタクトとして利用することができ
る。In the present invention thus configured, since the stacked semiconductor chips and the conductive film are insulated by the insulating film, the conductive film is used as a contact unrelated to the electrical connection with the semiconductor chip. can do.
【００１３】また、上記の半導体装置の製造方法におい
て、前記第２の工程は、前記複数個積層された前記半導
体チップの、前記導電膜を形成する領域以外の領域にフ
ォトレジストを設ける工程と、前記導電膜を形成する領
域に触媒核を付着させる工程と、前記複数個積層された
前記半導体チップをメッキ浴する工程と、を含むことを
特徴とするものとした。In the above method of manufacturing a semiconductor device, the second step includes a step of providing a photoresist in a region other than a region where the conductive film is formed, of the plurality of stacked semiconductor chips; A step of attaching a catalyst nucleus to a region where the conductive film is to be formed; and a step of plating a bath of the plurality of stacked semiconductor chips.
【００１４】このように構成した本発明においては、導
電膜を無電解メッキにより形成するので、貫通孔内部に
導電膜を形成することが容易にできる。In the present invention having such a configuration, since the conductive film is formed by electroless plating, the conductive film can be easily formed inside the through hole.
【００１５】また、上記の半導体装置の製造方法におい
て、前記第３の工程において、貫通孔内に充填する樹脂
として、電着樹脂を用いることを特徴とするものにし
た。このようにして構成した本発明においては、貫通孔
内に樹脂を選択的にかつ容易に、短時間で形成すること
ができる。Further, in the above-described method for manufacturing a semiconductor device, in the third step, an electrodeposition resin is used as a resin to be filled in the through hole. In the present invention thus configured, the resin can be selectively and easily formed in the through hole in a short time.
【００１６】さらに、半導体装置において、上記のいず
れかに記載の半導体装置の製造方法により製造されてな
ることを特徴とするものとした。Further, in the semiconductor device, the semiconductor device is manufactured by any one of the above-described methods for manufacturing a semiconductor device.
【００１７】このように構成した本発明においては、積
層された半導体チップ同士の電気的導通を確保するの
に、ワイヤー等が不要になるので、半導体装置の小型化
を図ることが容易にできる。In the present invention having the above-described structure, wires and the like are not required for securing electrical continuity between the stacked semiconductor chips, so that the size of the semiconductor device can be easily reduced.
【００１８】くわえて、電子機器において、上記の半導
体装置を備えてなることを特徴とするものとした。In addition, an electronic apparatus is provided with the above-described semiconductor device.
【００１９】このように構成した本発明においては、従
来よりも小型化された半導体装置を利用できるので、電
子機器自体の小型化を図ることが容易にできる。In the present invention configured as described above, a semiconductor device smaller than the conventional one can be used, so that it is easy to reduce the size of the electronic device itself.
【００２０】[0020]
【発明の実施の形態】以下に、本発明に係る半導体装置
およびその製造方法ならびに電子機器の好適な実施の形
態について添付図面を参照しながら詳細に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of a semiconductor device, a method of manufacturing the same, and electronic equipment according to the present invention will be described below in detail with reference to the accompanying drawings.
【００２１】図１は、本発明の第１の実施の形態に係る
半導体装置の概略を示す断面図である。また、図２は、
本発明の第１の実施の形態に係る半導体装置の製造工程
を説明する断面図（１）である。また、図３は、本発明
の第１の実施の形態に係る半導体装置の製造工程を説明
する断面図（２）である。また、図４は、本発明の第２
の実施の形態に係る半導体装置の概略を示す断面図であ
る。また、図５は、本発明の第３の実施の形態に係る半
導体装置の概略を示す断面図である。FIG. 1 is a sectional view schematically showing a semiconductor device according to a first embodiment of the present invention. Also, FIG.
FIG. 4 is a cross-sectional view (1) illustrating a manufacturing step of the semiconductor device according to the first embodiment of the present invention. FIG. 3 is a cross-sectional view (2) illustrating a manufacturing process of the semiconductor device according to the first embodiment of the present invention. FIG. 4 shows a second embodiment of the present invention.
FIG. 3 is a cross-sectional view schematically showing a semiconductor device according to an embodiment. FIG. 5 is a sectional view schematically showing a semiconductor device according to the third embodiment of the present invention.
【００２２】本発明の実施の形態に係る半導体装置つい
て図１に基づいて説明する。この実施の形態に係る半導
体装置１００は、半導体チップ１０ａ、１０ｂ、１０
ｃ、１０ｄを能動素子形成面（以下、能動面とする）を
同方向に揃えた状態で積層している。積層された半導体
チップ１０ａ、１０ｂ、１０ｃ、１０ｄは、これらの半
導体チップの間に介在する接着剤２０ａ、２０ｂ、２０
ｃによって接着されている。A semiconductor device according to an embodiment of the present invention will be described with reference to FIG. The semiconductor device 100 according to this embodiment includes semiconductor chips 10a, 10b, 10
The layers c and 10d are stacked with their active element forming surfaces (hereinafter referred to as active surfaces) aligned in the same direction. The stacked semiconductor chips 10a, 10b, 10c, and 10d are provided with adhesives 20a, 20b, and 20 interposed between these semiconductor chips.
c.
【００２３】また、半導体チップ１０ａ、１０ｂ、１０
ｃ、１０ｄには、これらを積層方向に貫通する貫通孔１
２が設けられている。貫通孔１２の内周面には、導電膜
１６が形成されている。導電膜１６は、金（Ａｕ）によ
って形成されている。なお、その形成方法については後
述する。さらに、導電膜１６の端部１７ａ、１７ｂは、
貫通孔１２から外部に露出している。くわえて、貫通孔
１２内部には、樹脂１８が充填されている。樹脂１８は
アクリル系樹脂であり、カチオン型アクリル電着樹脂を
使用し、電着方式により形成されている。The semiconductor chips 10a, 10b, 10
c and 10d have through holes 1 penetrating them in the laminating direction.
2 are provided. A conductive film 16 is formed on the inner peripheral surface of the through hole 12. The conductive film 16 is formed of gold (Au). In addition, the formation method will be described later. Further, the ends 17a and 17b of the conductive film 16 are
It is exposed to the outside from the through hole 12. In addition, the inside of the through hole 12 is filled with a resin 18. The resin 18 is an acrylic resin, and is formed by an electrodeposition method using a cationic acrylic electrodeposition resin.
【００２４】以上説明した本発明の実施の形態によれ
ば、半導体チップ１０ａ、１０ｂ、１０ｃ、１０ｄのい
ずれかの面において、外部装置の端子等を電極パッド１
４ｄに接続すれば、導電膜１６がコンタクトとしての役
割を果たして、半導体チップ１０ａ、１０ｂ、１０ｃ、
１０ｄの反対側の面に設けられた基板等への接続を行う
ことができる。よって、例えば、半導体チップ１０ｄに
形成された電極パッド１４ｄと導電膜１６とを電気的導
体２４で接続することにより、半導体チップ１０ａ側に
設けた図示しない外部装置と半導体チップ１０ｄとを電
気的に接続することが可能になる。なお、電極パッド１
４ｄと導電膜１６との接続は、スズやスズ合金等で行う
ことが好ましい。According to the above-described embodiment of the present invention, terminals or the like of an external device are connected to the electrode pads 1 on any of the surfaces of the semiconductor chips 10a, 10b, 10c and 10d.
4d, the conductive film 16 serves as a contact, and the semiconductor chips 10a, 10b, 10c,
Connection to a substrate or the like provided on the opposite surface of 10d can be made. Accordingly, for example, by connecting the electrode pad 14d formed on the semiconductor chip 10d and the conductive film 16 with the electric conductor 24, the external device (not shown) provided on the semiconductor chip 10a side is electrically connected to the semiconductor chip 10d. It will be possible to connect. The electrode pad 1
The connection between 4d and the conductive film 16 is preferably made of tin or a tin alloy.
【００２５】なお、積層される半導体チップの個数は４
個に限られるものではなく、他の個数にしても良い。ま
た、積層される半導体チップの大きさは、それぞれ異な
るものであっても良い。また、貫通孔１２は、積層され
る各半導体チップの回路等を損なわなければ、複数個、
例えばすべて電極パッドに対応して設けても良い。さら
に、半導体チップ１０ａ、１０ｂ、１０ｃ、１０ｄの間
に放熱板を設けても良い。なお、これらのことは他の実
施の形態にも適用できる。The number of stacked semiconductor chips is four.
The number is not limited to the number and may be another number. Further, the sizes of the stacked semiconductor chips may be different from each other. In addition, a plurality of through-holes 12 are provided as long as the circuit of each semiconductor chip to be laminated is not damaged.
For example, all may be provided corresponding to the electrode pads. Further, a heat sink may be provided between the semiconductor chips 10a, 10b, 10c, and 10d. Note that these can be applied to other embodiments.
【００２６】また、樹脂１８は、貫通孔１２を完全に充
填していなくても良く、外部装置の端子等と接続可能に
設けられていれば良い。また、樹脂１８は、導電膜１６
の端部を電気的接続に使用しない場合は１７ａ、１７ｂ
上に設けられてあっても良い。さらに、導電膜１６は、
金で形成するほかに、ニッケル（Ｎｉ）、銅（Ｃｕ）
や、ニッケル−金（Ｎｉ−Ａｕ）、ニッケル−金−銅
（Ｎｉ−Ａｕ−Ｃｕ）などの合金で形成しても良い。な
お、これらのことは他の実施の形態にも適用できる。The resin 18 does not need to completely fill the through-hole 12, but may be provided as long as it can be connected to a terminal of an external device. Further, the resin 18 is made of the conductive film 16.
17a and 17b when the ends of
It may be provided above. Furthermore, the conductive film 16
In addition to forming with gold, nickel (Ni), copper (Cu)
Alternatively, an alloy such as nickel-gold (Ni-Au) or nickel-gold-copper (Ni-Au-Cu) may be used. Note that these can be applied to other embodiments.
【００２７】くわえて、半導体チップ１０ａ、１０ｂ、
１０ｃ、１０ｄの能動面上には、当該能動面を保護する
ための絶縁膜を設けることが好ましい。具体的には、絶
縁膜としてシリコン酸化膜（ＳｉＯ2）やシリコン窒化
膜（ＳｉＮ）を設けることが好適である。なお、この絶
縁膜は、半導体ウェハ製造工程中で形成される後述する
ようなものを半導体ウェハ製造段階で形成すれば良い。
また、半導体ウェハを各半導体チップに分割後した設け
ても良い。さらに、半導体チップ１０ａ、１０ｂ、１０
ｃ、１０ｄの側面や裏面に後加工、例えばポッティン
グ、蒸着、トランスファーモールドなどの方法により絶
縁膜を形成しても良い。なお、これらのことは他の実施
の形態にも適用できる。In addition, the semiconductor chips 10a, 10b,
It is preferable to provide an insulating film for protecting the active surfaces on the active surfaces 10c and 10d. Specifically, it is preferable to provide a silicon oxide film (SiO 2 ) or a silicon nitride film (SiN) as the insulating film. The insulating film may be formed at the semiconductor wafer manufacturing stage as described later, which is formed during the semiconductor wafer manufacturing process.
Further, the semiconductor wafer may be provided after being divided into respective semiconductor chips. Further, the semiconductor chips 10a, 10b, 10
An insulating film may be formed on the side and back surfaces of c and 10d by post-processing, for example, potting, vapor deposition, transfer molding, or the like. Note that these can be applied to other embodiments.
【００２８】また、本発明の第２の実施の形態に係る半
導体装置のように、半導体チップ１０ａ、１０ｂ、１０
ｃ、１０ｄに形成された金属配線層等と導電膜１６との
電気的絶縁を確実なものにするために、絶縁膜２２を設
けることが好ましい。すなわち、図４に示すように、ま
ず、貫通孔１２の内周面に絶縁膜２２を形成し、その上
に導電膜１６を積層して設けるものとする。このように
すれば、導電膜１６と半導体チップ１０ａ、１０ｂ、１
０ｃ、１０ｄの図示しない金属配線層との電気的絶縁を
確実に図ることができる。Further, as in the semiconductor device according to the second embodiment of the present invention, the semiconductor chips 10a, 10b, 10
In order to ensure electrical insulation between the conductive film 16 and the metal wiring layer or the like formed in c and 10d, it is preferable to provide the insulating film 22. That is, as shown in FIG. 4, first, the insulating film 22 is formed on the inner peripheral surface of the through hole 12, and the conductive film 16 is provided thereon by lamination. By doing so, the conductive film 16 and the semiconductor chips 10a, 10b, 1
Electrical insulation between the metal wiring layers 0c and 10d (not shown) can be ensured.
【００２９】なお、絶縁膜２２としては、シリコン酸化
膜（ＳｉＯ２）やシリコン窒化膜（ＳｉＮ）が好適であ
る。さらに、ポリイミドなどの有機絶縁膜を形成しても
良い。なお、その形成方法は、例えば、ＣＶＤ法や、半
導体チップ１０ａ、１０ｂ、１０ｃ、１０ｄを酸素を含
む高温雰囲気中で熱処理して、接続孔１８の内周面に露
出した部分を酸化して酸化膜を形成するなど、いずれの
方法によっても良い。The insulating film 22 is preferably a silicon oxide film (SiO2) or a silicon nitride film (SiN). Further, an organic insulating film such as polyimide may be formed. The formation method is, for example, a CVD method or a heat treatment of the semiconductor chips 10 a, 10 b, 10 c, and 10 d in a high-temperature atmosphere containing oxygen to oxidize a portion exposed on the inner peripheral surface of the connection hole 18. Any method such as forming a film may be used.
【００３０】次に、本発明の実施の形態に係る半導体装
置の製造方法について説明する。Next, a method of manufacturing a semiconductor device according to an embodiment of the present invention will be described.
【００３１】まず、図２（Ａ）に示すように、半導体チ
ップの工程を終えた半導体ウェハ４０を積層状態で接着
し、貫通孔を形成する部位にレーザ光を照射して貫通孔
１２を形成する。なお、レーザ光の照射は、能動素子を
穿孔するなどの損傷を与えないように注意深く行わなけ
ればならない。First, as shown in FIG. 2A, the semiconductor wafers 40 having undergone the process of semiconductor chips are bonded in a laminated state, and a portion where a through hole is to be formed is irradiated with laser light to form a through hole 12. I do. Note that the laser light irradiation must be performed carefully so as not to damage the active element or the like.
【００３２】なお、貫通孔１２は、ウェット法やドライ
法のエッチングで設けるものとしても良い。ドライ法で
エッチングする場合、レーザ光を用いる方法よりも穿孔
に時間を要するが、貫通孔１２の内周面の荒れが小さ
い。具体的な、エッチング方法としては、ウェットエッ
チングはＫＯＨ等のアルカリ溶液、ドライエッチングは
ＣＦ4等のエッチングガスを用いた方法、プラズマを用
いた方法など、シリコン加工で用いられるものを用いる
ようにすれば良い。The through-holes 12 may be formed by wet or dry etching. In the case of etching by the dry method, the drilling requires more time than the method using laser light, but the inner peripheral surface of the through hole 12 is less rough. As a specific etching method, a method used in silicon processing, such as a method using an alkaline solution such as KOH for wet etching, a method using an etching gas such as CF 4 for dry etching, and a method using plasma, may be used. Good.
【００３３】次に、図２（Ｂ）に示すように、積層され
た半導体チップ１０ａ、１０ｂ、１０ｃ、１０ｄの両面
にフォトレジストを塗布してフォトレジスト膜３０を設
け、後工程で導電膜を設ける部分を除去する。Next, as shown in FIG. 2B, a photoresist is applied to both surfaces of the stacked semiconductor chips 10a, 10b, 10c and 10d to form a photoresist film 30, and a conductive film is formed in a later step. The part to be provided is removed.
【００３４】次に、図２（Ｃ）に示すように、積層され
た半導体チップ１０ａ、１０ｂ、１０ｃ、１０ｄの両面
に金の無電解メッキを施して、導電膜１６を設ける。Next, as shown in FIG. 2C, electroless plating of gold is performed on both surfaces of the stacked semiconductor chips 10a, 10b, 10c and 10d to provide a conductive film 16.
【００３５】続けて、図３（Ａ）に示すように、電着樹
脂を用いて導電膜１６上にアクリル樹脂を形成する。こ
の時、後に外部装置と電気的接続をとる必要がある端子
部分に関しては、あらかじめレジスト等で電着樹脂が形
成されないようにしておく。Subsequently, as shown in FIG. 3A, an acrylic resin is formed on the conductive film 16 using an electrodeposition resin. At this time, for the terminal portions that need to be electrically connected to an external device later, the electrodeposition resin is not formed with a resist or the like in advance.
【００３６】次に、図３（Ｂ）に示すように、電着樹脂
１８が貫通孔１２に充填されたら、フォトレジスト膜３
０を除去する。Next, as shown in FIG. 3B, when the electrodeposition resin 18 is filled in the through holes 12, the photoresist film 3 is removed.
Remove 0.
【００３７】以上の手順により、本発明の実施の形態に
係る半導体装置を製造することができる。なお、図４に
示した第２の実施の形態に係る半導体装置においては、
貫通孔の形成後に、前述の方法で絶縁膜２２を形成し、
その後に導電膜１６を形成する。また、絶縁膜２２の材
質によっては、その上に無電解メッキによって金属を析
出させて付着するのが困難な場合がある。このような場
合は、図２（Ｃ）に示す無電解メッキの工程の前に、半
導体チップ１０ａ、１０ｂ、１０ｃ、１０ｄをパラジウ
ムコロイド溶液に浸潤し、導電膜を形成する部位にパラ
ジウムを付着させる処理を行う。この処理を行うと、パ
ラジウムが触媒核となって、絶縁膜２２上に導電膜を形
成することが容易にできる。According to the above procedure, the semiconductor device according to the embodiment of the present invention can be manufactured. In the semiconductor device according to the second embodiment shown in FIG.
After the formation of the through hole, the insulating film 22 is formed by the method described above,
After that, the conductive film 16 is formed. Further, depending on the material of the insulating film 22, it may be difficult to deposit and attach a metal thereon by electroless plating. In such a case, before the step of electroless plating shown in FIG. 2C, the semiconductor chips 10a, 10b, 10c, and 10d are immersed in a palladium colloid solution, and palladium is attached to a portion where a conductive film is to be formed. Perform processing. By performing this treatment, palladium serves as a catalyst nucleus to easily form a conductive film on the insulating film 22.
【００３８】次に、本発明の実施の形態に係る半導体装
置について図５に基づいて説明する。この実施の形態に
係る半導体装置１００は、半導体チップ１０ａ、１０
ｂ、１０ｃ、１０ｄを、それぞれの電極パッド１４ａ、
１４ｂ、１４ｃ、１４ｄを設けた面を同方向に揃えた状
態で積層している。電極パッド１４ａ、１４ｂ、１４
ｃ、１４ｄは、それぞれ半導体チップ１０ａ、１０ｂ、
１０ｃ、１０ｄに形成された図示しない回路に接続され
ている。なお、接着剤１０ａ、１０ｂ、１０ｃ、導電膜
１６および樹脂１８は、第１の実施の形態に係るものと
同じ構成であり、樹脂１８はアクリル系電着樹脂を使用
している。Next, a semiconductor device according to an embodiment of the present invention will be described with reference to FIG. The semiconductor device 100 according to this embodiment includes semiconductor chips 10a, 10a,
b, 10c, and 10d are replaced with the respective electrode pads 14a,
The layers provided with 14b, 14c, and 14d are stacked in the same direction. Electrode pads 14a, 14b, 14
c and 14d are the semiconductor chips 10a and 10b, respectively.
They are connected to circuits (not shown) formed in 10c and 10d. The adhesives 10a, 10b, 10c, the conductive film 16 and the resin 18 have the same configuration as those according to the first embodiment, and the resin 18 uses an acrylic electrodeposition resin.
【００３９】以上説明した本発明の実施の形態によれ
ば、外部装置の端子等を導電膜１６の端部１７ａ、１７
ｂのいずれかに接続すれば、導電膜１６を介して半導体
チップ１０ａ、１０ｂ、１０ｃ、１０ｄの電極パッド１
４ａ、１４ｂ、１４ｃ、１４ｄと接続されることにな
る。よって、積層される半導体チップの大きさに関係な
く、積層された半導体チップと外部装置とを電気的に接
続することができる。また、インターポーザのような補
助的手段を必要としない。According to the embodiment of the present invention described above, the terminals and the like of the external device are connected to the ends 17 a and 17 of the conductive film 16.
b, the electrode pads 1 of the semiconductor chips 10a, 10b, 10c, and 10d via the conductive film 16.
4a, 14b, 14c and 14d. Therefore, regardless of the size of the stacked semiconductor chips, the stacked semiconductor chips can be electrically connected to the external device. Also, no auxiliary means such as an interposer is required.
【００４０】なお、電極パッド１４ａ、１４ｂ、１４ｃ
と導電膜１６との電気的導通を確実に確保するために、
電極パッド１４ａ、１４ｂ、１４ｃ上にスズやスズ系合
金などの導電材を設け、電極パッド１４ａ、１４ｂ、１
４ｃに併せて導電膜１６とこの導電材とが接続されるよ
うにしても良い。さらに、電極パッド１４ａ、１４ｂ、
１４ｃ、１４ｄは、アルミニウム（Ａｌ）、アルミニウ
ム−シリコン（Ａｌ−Ｓｉ）、銅（Ｃｕ）、アルミニウ
ム−シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）など一般的に半
導体チップの電極や配線として用いられているものであ
れば、どのような材質のものであっても良い。さらに、
電極パッド１４ｄ上に、導電膜１６がとの接続が安定的
に行えるように、一般的にアンダーバンプメタルとして
知られているような金属層（例えば、Ｔｉ−Ｗ、Ｐｔ−
Ａｕ、Ｎｉ、Ｃｕ−Ａｕなど）を形成するようにするこ
とが好ましい。The electrode pads 14a, 14b, 14c
In order to ensure the electrical conduction between the conductive film 16 and
A conductive material such as tin or a tin-based alloy is provided on the electrode pads 14a, 14b, 14c, and the electrode pads 14a, 14b, 1
4c, the conductive film 16 and the conductive material may be connected. Further, the electrode pads 14a, 14b,
14c and 14d are generally used as electrodes and wiring of a semiconductor chip such as aluminum (Al), aluminum-silicon (Al-Si), copper (Cu), aluminum-silicon-copper (Al-Si-Cu). Any material may be used as long as it is available. further,
On the electrode pads 14d, a metal layer (for example, Ti-W, Pt-
Au, Ni, Cu-Au) is preferably formed.
【００４１】以上述べたように、本発明の各実施の形態
に係る半導体装置１００は、その内部を貫通して周辺装
置の電気的接続を図ることが可能であり、ワイヤーやイ
ンターポーザ等を用いる必要がない。また、ワイヤーや
インターポーザ等を設けない分だけ用い半導体装置の実
装面積の縮小化を図ることができるので、この半導体装
置１００を電子機器に実装すれば電気機器自体の小型化
を図ることができる。As described above, the semiconductor device 100 according to each embodiment of the present invention can penetrate through the inside thereof to electrically connect peripheral devices, and it is necessary to use wires, interposers, and the like. There is no. In addition, since the mounting area of the semiconductor device can be reduced by using no wires or interposers, the size of the electric device itself can be reduced by mounting the semiconductor device 100 on an electronic device.
【００４２】[0042]
【発明の効果】以上に説明したように、本発明によれ
ば、半導体チップを複数個積層してなる半導体装置の製
造方法において、複数個積層された前記半導体チップに
貫通孔を形成する第１の工程と、前記貫通孔の内周面上
に無電解メッキにより導電膜を形成する第２の工程と、
前記貫通孔内に導電性のある樹脂を設ける第３の工程
と、を少なくとも有する構成としているため、積層され
た半導体チップの貫通孔を介して半導体チップ同士や、
半導体チップとの外部装置とを電気的に接続することが
できる。また、ワイヤーやインターポーザ等の補助的手
段を介することなく、電気的な接続を行うことができる
ので、半導体装置の小型化にも寄与するとともに、半導
体装置のコストダウンにも著しく寄与する。As described above, according to the present invention, in a method of manufacturing a semiconductor device in which a plurality of semiconductor chips are stacked, a first method for forming a through hole in the plurality of stacked semiconductor chips is described. And a second step of forming a conductive film on the inner peripheral surface of the through hole by electroless plating,
And a third step of providing a conductive resin in the through-holes, the semiconductor chips are connected to each other through the through-holes of the stacked semiconductor chips,
The semiconductor chip can be electrically connected to an external device. In addition, since electrical connection can be made without using an auxiliary means such as a wire or an interposer, it contributes to downsizing of the semiconductor device and significantly reduces the cost of the semiconductor device.
【図１】本発明の第１の実施の形態に係る半導体装置の
概略を示す断面図である。FIG. 1 is a sectional view schematically showing a semiconductor device according to a first embodiment of the present invention.
【図２】本発明の第１の実施の形態に係る半導体装置の
製造工程を説明する断面図（１）である。FIG. 2 is a cross-sectional view (1) illustrating a manufacturing process of the semiconductor device according to the first embodiment of the present invention.
【図３】本発明の第１の実施の形態に係る半導体装置の
製造工程を説明する断面図（２）である。FIG. 3 is a sectional view (2) illustrating a manufacturing step of the semiconductor device according to the first embodiment of the present invention;
【図４】本発明の第２の実施の形態に係る半導体装置の
概略を示す断面図である。FIG. 4 is a sectional view schematically showing a semiconductor device according to a second embodiment of the present invention.
【図５】本発明の第３の実施の形態に係る半導体装置の
概略を示す断面図である。FIG. 5 is a sectional view schematically showing a semiconductor device according to a third embodiment of the present invention.
１０ａ………半導体チップ １０ｂ………半導体チップ １０ｃ………半導体チップ １０ｄ………半導体チップ １２………貫通孔 １４ａ………電極パッド １４ｂ………電極パッド １４ｃ………電極パッド １４ｄ………電極パッド １６………導電膜 １７ａ………端部 １７ｂ………端部 １８………電着樹脂 ２０ａ………接着剤 ２０ｂ………接着剤 ２０ｃ………接着剤 ２２………絶縁膜 ２４………電気的導体 ３０………フォトレジスト膜 ４０………積層した半導体ウェハ １００………半導体装置 10a ... semiconductor chip 10b ... semiconductor chip 10c ... semiconductor chip 10d ... semiconductor chip 12 ... through hole 14a ... electrode pad 14b ... electrode pad 14c ... electrode pad 14d ... ... Electrode pad 16 ... Conductive film 17a ... End 17b ... End 18 ... Electrodeposited resin 20a ... Adhesive 20b ... Adhesive 20c ... Adhesive 22 ... An insulating film 24 An electric conductor 30 A photoresist film 40 A laminated semiconductor wafer 100 A semiconductor device
Claims (9)
体装置の製造方法において、 複数個積層された前記半導体チップに貫通孔を形成する
第１の工程と、 前記貫通孔の内周面上に無電解メッキにより導電膜を形
成する第２の工程と、 前記貫通孔内に樹脂を充填する第３の工程と、を少なく
とも有することを特徴とする半導体装置の製造方法。1. A method of manufacturing a semiconductor device comprising a plurality of stacked semiconductor chips, comprising: a first step of forming a through hole in the plurality of stacked semiconductor chips; A method of manufacturing a semiconductor device, comprising: at least a second step of forming a conductive film by electroless plating; and a third step of filling a resin in the through hole.
電粒子を含んだ樹脂を充填することを特徴とする請求項
１に記載の半導体装置の製造方法。2. The method according to claim 1, wherein a resin containing conductive particles is filled as the resin filling the through-hole.
にも形成することを特徴とする請求項１に記載の半導体
装置の製造方法。3. The method of manufacturing a semiconductor device according to claim 1, wherein said conductive film is also formed near an opening of said through hole.
ップの能動素子形成面に形成された電極パッドの一部に
貫通孔を形成することを特徴とする請求項１ないし請求
項３のいずれかに記載の半導体装置の製造方法。4. The semiconductor device according to claim 1, wherein in the first step, a through hole is formed in a part of the electrode pad formed on the active element forming surface of the semiconductor chip. 13. The method for manufacturing a semiconductor device according to item 5.
に、前記貫通孔の内周面に絶縁膜を形成する工程を有す
ることを特徴とする請求項１ないし請求項４のいずれか
に記載の半導体装置の製造方法。5. The method according to claim 1, further comprising a step of forming an insulating film on an inner peripheral surface of the through hole between the first step and the second step. A method for manufacturing a semiconductor device according to any one of the above.
を形成する領域以外の領域にフォトレジストを設ける工
程と、 前記導電膜を形成する領域に触媒核を付着させる工程
と、 前記複数個積層された前記半導体チップをメッキ浴する
工程と、を含むことを特徴とする請求項１ないし請求項
５のいずれかに記載の半導体装置の製造方法。6. The step of providing a photoresist in a region other than the region where the conductive film is formed of the plurality of stacked semiconductor chips, and a step of forming a catalyst in a region where the conductive film is formed. 6. The method of manufacturing a semiconductor device according to claim 1, further comprising: attaching a nucleus; and plating the plurality of the stacked semiconductor chips.
填する樹脂として、電着樹脂を用いることを特徴とする
請求項１ないし請求項６のいずれかに記載の半導体装置
の製造方法。7. The method of manufacturing a semiconductor device according to claim 1, wherein in the third step, an electrodeposition resin is used as a resin to be filled in the through hole.
載の半導体装置の製造方法により製造されてなることを
特徴とする半導体装置。8. A semiconductor device manufactured by the method for manufacturing a semiconductor device according to claim 1. Description:
ることを特徴とする電子機器。9. An electronic apparatus comprising the semiconductor device according to claim 8.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000062298A JP2001250912A (en) | 2000-03-07 | 2000-03-07 | Semiconductor device and its manufacturing method and electronic equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000062298A JP2001250912A (en) | 2000-03-07 | 2000-03-07 | Semiconductor device and its manufacturing method and electronic equipment |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001250912A true JP2001250912A (en) | 2001-09-14 |
Family
ID=18582327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000062298A Withdrawn JP2001250912A (en) | 2000-03-07 | 2000-03-07 | Semiconductor device and its manufacturing method and electronic equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001250912A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004152812A (en) * | 2002-10-28 | 2004-05-27 | Sharp Corp | Semiconductor device and stacked semiconductor device |
| JP2004152810A (en) * | 2002-10-28 | 2004-05-27 | Sharp Corp | Semiconductor device and laminated semiconductor device |
| KR100708887B1 (en) * | 2005-05-27 | 2007-04-17 | 디엔제이 클럽 인코 | multi chip package device with lead frame |
| JP2007520054A (en) * | 2003-10-21 | 2007-07-19 | ジプトロニクス・インコーポレイテッド | Single mask via method and apparatus |
-
2000
- 2000-03-07 JP JP2000062298A patent/JP2001250912A/en not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004152812A (en) * | 2002-10-28 | 2004-05-27 | Sharp Corp | Semiconductor device and stacked semiconductor device |
| JP2004152810A (en) * | 2002-10-28 | 2004-05-27 | Sharp Corp | Semiconductor device and laminated semiconductor device |
| US7276780B2 (en) | 2002-10-28 | 2007-10-02 | Sharp Kabushiki Kaisha | Semiconductor device and chip-stack semiconductor device |
| JP2007520054A (en) * | 2003-10-21 | 2007-07-19 | ジプトロニクス・インコーポレイテッド | Single mask via method and apparatus |
| KR100708887B1 (en) * | 2005-05-27 | 2007-04-17 | 디엔제이 클럽 인코 | multi chip package device with lead frame |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3684978B2 (en) | SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE | |
| JP4865197B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP4575782B2 (en) | Manufacturing method of three-dimensional device | |
| JP3687435B2 (en) | Semiconductor chip and manufacturing method thereof, semiconductor device, computer, circuit board, and electronic device | |
| JP5222459B2 (en) | Semiconductor chip manufacturing method, multichip package | |
| JP4380130B2 (en) | Semiconductor device | |
| JP3918350B2 (en) | Manufacturing method of semiconductor device | |
| JP5091221B2 (en) | Semiconductor device | |
| US20050167812A1 (en) | Semiconductor device, three-dimensional semiconductor device, and method of manufacturing semiconductor device | |
| JP2016213465A (en) | Multilayer electronic device and manufacturing method therefor | |
| JP2004152810A (en) | Semiconductor device and laminated semiconductor device | |
| JP2005327984A (en) | Electronic component and method of manufacturing electronic-component mounting structure | |
| JP2009522767A (en) | Three-dimensional package module, method for manufacturing the same, and method for manufacturing passive elements applied to the three-dimensional package module | |
| WO2006070652A1 (en) | Semiconductor device and method for manufacturing same, wiring board and method for manufacturing same, semiconductor package, and electronic device | |
| US8777638B2 (en) | Wiring board and method of manufacturing the same | |
| JP3285919B2 (en) | Semiconductor device | |
| JP2001135776A (en) | Semiconductor device and method of manufacture the same | |
| JP3823636B2 (en) | Semiconductor chip module and manufacturing method thereof | |
| JP3731420B2 (en) | Manufacturing method of semiconductor device | |
| JP5171726B2 (en) | Semiconductor device | |
| JP2001250912A (en) | Semiconductor device and its manufacturing method and electronic equipment | |
| US7193297B2 (en) | Semiconductor device, method for manufacturing the same, circuit substrate and electronic device | |
| JP2569789B2 (en) | Method for forming electrodes on semiconductor chip | |
| TW200843063A (en) | Structure of semiconductor chip and package structure having semiconductor chip embedded therein | |
| EP0511218A4 (en) | Fabricating eletronic circuitry unit containing stacked ic layers having lead rerouting |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040308 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050802 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050817 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051012 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051108 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20051227 |