JP2001249741A - Bus system and image processor - Google Patents

Abstract

PROBLEM TO BE SOLVED: To automatically change the characteristic impedance of a bus system for optimizing the transmission characteristics according to the attachment and detachment of an expansion memory for storing image data by making a connector for mounting the expansion memory always available in a bus system. SOLUTION: This image processor is provided with image processing means SCR/PRR, a control means 206 for performing image processing by controlling the image processing means, connectors CN311 and CN312 for mounting expansion memories 228 and 229 for storing image data related with the image processing, bus lines PA, PB/PC/PD, and PE having a plurality of characteristic impedances A and B to which the connectors are connected, means 223A/223 for detecting extended memory capacity 228 and 229 connected to the bus lines, and selecting means DS, GS, GS1, and GS2 for setting one of the plurality of characteristic impedances A and B to the bus lines corresponding to the detected expansion memory capacity.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、デジタルデータ処
理装置のバスシステムに関し、特に、これに限定する意
図ではないが、画像処理装置の、画像データ格納用の増
設メモリスロットをもつバスシステムに関する。画像処
理装置の代表的な例は、複写機，ファクシミリ，単体の
スキャナ，単体のプリンタ、および、複写機能要素に加
えて画像データ処理ボード，画像データ蓄積ボード，プ
リンタコントローラボード，あるいはファクシミリコン
トローラボードを常設又はオプションで備える複合機能
複写機である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a bus system for a digital data processing apparatus, and more particularly, but not exclusively, to a bus system having an additional memory slot for storing image data in an image processing apparatus. Typical examples of the image processing apparatus include a copier, a facsimile, a single scanner, a single printer, and an image data processing board, an image data storage board, a printer controller board, or a facsimile controller board in addition to a copying function element. It is a multifunction copier that is permanently or optionally provided.

【０００２】[0002]

【従来技術】例えば、増設メモリコネクタを搭載する画
像処理コントローラ基板において、コネクタの搭載数、
それぞれの搭載位置により、各コネクタ上での信号波形
は変わってくる。ここで、コントローラを搭載したプリ
ント基板上の信号の周波数が低い場合には問題にならな
いことが多い。しかし、プリント基板の信号の周波数が
50ＭＨｚ近くならびにそれ以上等、高速になってきた場
合にはデジタル回路における伝送線路を、アナログ的分
布定数回路として考える必要がでてくる。このことは、
特性インピーダンスの違いにより、プリント基板上の信
号に反射が起こり、オーバーシュート、アンダーシュー
トあるいはショルダー等の波形歪が発生し、プリント回
路の誤動作を防ぐためである。2. Description of the Related Art For example, in an image processing controller board on which an additional memory connector is mounted, the number of mounted connectors,
The signal waveform on each connector changes depending on each mounting position. Here, when the frequency of the signal on the printed circuit board on which the controller is mounted is low, there is often no problem. However, the frequency of the PCB signal
At higher speeds, such as near 50 MHz and above, transmission lines in digital circuits need to be considered as analog distributed constant circuits. This means
This is to prevent a signal on the printed circuit board from being reflected due to a difference in characteristic impedance, causing a waveform distortion such as an overshoot, an undershoot, or a shoulder, and preventing a malfunction of the printed circuit.

【０００３】従来は、信号の反射を防ぐために信号線を
テブナン終端等により終端させていた。しかし、コネク
タのピン数の増加により、すべての信号線に終端処理を
するためには、搭載面積の増加，部品点数によるコスト
アップとなっていた。Conventionally, a signal line is terminated by a Thevenin termination or the like to prevent signal reflection. However, due to the increase in the number of pins of the connector, in order to terminate all signal lines, the mounting area increases and the cost increases due to the number of components.

【０００４】特開平１０−１９８４７３号公報には、バ
スラインの各信号線の各端に、終端抵抗とスイッチとの
直列回路の複数を並列に接続して終端抵抗を切換える接
続機構と、バスラインに接続した各コネクタに対する各
機能回路の装着有無を検出してバスラインに接続されて
いる機能回路の数に対応して終端抵抗の切換えを制御す
る機構と、を備える終端抵抗制御形バスシステムが開示
されている。Japanese Patent Application Laid-Open No. 10-198473 discloses a connection mechanism for switching a terminating resistor by connecting a plurality of series circuits of a terminating resistor and a switch in parallel to each end of each signal line of a bus line, and a bus line. A termination resistance control type bus system comprising: a mechanism for detecting whether or not each functional circuit is attached to each connector connected to the bus, and controlling switching of the termination resistance in accordance with the number of functional circuits connected to the bus line. It has been disclosed.

【０００５】[0005]

【発明が解決しようとする課題】本発明は、バスシステ
ムの伝送特性を良好にするために伝送特性を調整可能に
することを第１の目的とし、そのための部品の増加はで
きるだけ少なくしコストアップを抑えることを第２の目
的とし、バスシステムの伝送特性を良好にするために、
バスシステムに対する負荷接続の変更に対応して自動的
に伝送線路の特性インピーダンスを変更することを第３
の目的とし、画像データ格納用の増設メモリを装着する
ためのコネクタをバスシステムに常備し増設メモリの着
脱に応じて自動的に該バスシステムの特性インピーダン
スを増設メモリ装着量対応に変更する画像処理装置を提
供することを第４の目的とする。SUMMARY OF THE INVENTION It is a first object of the present invention to make it possible to adjust the transmission characteristics in order to improve the transmission characteristics of a bus system. In order to improve the transmission characteristics of the bus system with the second object of suppressing
The third is to automatically change the characteristic impedance of the transmission line in response to a change in the load connection to the bus system.
Image processing for automatically installing a connector for mounting an additional memory for storing image data in a bus system and automatically changing the characteristic impedance of the bus system according to the amount of the additional memory when the additional memory is attached or detached A fourth object is to provide a device.

【０００６】[0006]

【課題を解決するための手段】（１）複数の特性インピ
ーダンス(A,B)を有するバスライン(PA,PB/PC/PD,PE)；
該バスラインに接続された負荷量(228,229)を検出する
手段(223A/223)；および、検出した負荷量に対応して前
記複数の特性インピーダンス(A,B)の１つを前記バスラ
インに設定する選択手段(DS,GS,GS1,GS2)；を有するバ
スシステム。(1) Bus lines (PA, PB / PC / PD, PE) having a plurality of characteristic impedances (A, B);
Means (223A / 223) for detecting a load amount (228, 229) connected to the bus line; and one of the plurality of characteristic impedances (A, B) corresponding to the detected load amount to the bus line. A bus system having selection means for setting (DS, GS, GS1, GS2);

【０００７】なお、理解を容易にするために括弧内に
は、図面に示し後述する実施例の対応要素又は対応事項
の符号を、参考までに付記した。以下も同様である。[0007] In order to facilitate understanding, the reference numerals in parentheses for the corresponding elements or corresponding items of the embodiment shown in the drawings and described later are added for reference. The same applies to the following.

【０００８】これによれば、バスラインに接続する負荷
量と、その負荷量でバスラインの信号伝送特性が良好と
なる特性インピーダンスとの関係を予め求めて、これら
の特性インピーダンスを選択的に呈する導体配線をバス
ラインに備えておくことにより、バスラインに接続した
負荷量に対応した良好な信号伝送特性を自動的に設定す
ることができる。すなわち、接続負荷量に変動があって
も常に、信号の終端反射，オーバーシュート，アンダー
シュート，ショルダー等の波形歪が少ないデジタル信号
伝送を実現することができる。According to this, the relationship between the amount of load connected to the bus line and the characteristic impedance at which the signal transmission characteristics of the bus line is improved by the amount of load is determined in advance, and these characteristic impedances are selectively presented. By providing the conductor wiring in the bus line, it is possible to automatically set a good signal transmission characteristic corresponding to the load connected to the bus line. In other words, digital signal transmission with little waveform distortion such as signal end reflection, overshoot, undershoot, shoulder, etc. can be always realized even if the connection load varies.

【０００９】たとえば画像処理装置，パソコン，サーバ
などでのデジタルデータ処理は、画像解像度あるいは精
細度（ｄｐｉ）の向上，処理速度の高速化，処理機能の
充実および多彩化等、高機能化が進む一方で、低価格化
が進行しており、高機能の可能性を保持しつつ低価格化
を実現するために、増設用の機能回路又はメモリを着脱
する増設用コネクタを備えることが多くなっているが、
このような設計が容易になる。For example, digital data processing in an image processing apparatus, a personal computer, a server, and the like, has been advanced in functions such as improvement in image resolution or definition (dpi), increase in processing speed, enhancement of processing functions, and versatility. On the other hand, price reduction is progressing, and in order to realize the price reduction while maintaining the possibility of high functionality, it is often provided with an additional function circuit or an additional connector for attaching and detaching a memory. But
Such a design becomes easy.

【００１０】[0010]

【発明の実施の形態】（２）前記バスラインに接続され
る負荷は増設メモリ(228,229)である。(2) The load connected to the bus line is an additional memory (228, 229).

【００１１】上述の高機能化で第１番に増設が必要とな
るものは通常、メモリボードである。本実施態様のバス
システムによれば、増設メモリ用のコネクタを予め接続
しておくことにより、メモリボードの増設を極めて簡易
に行うことができる。The first thing that needs to be additionally provided with the above-mentioned advanced functions is usually a memory board. According to the bus system of the present embodiment, the expansion of the memory board can be performed extremely easily by connecting the connector for the additional memory in advance.

【００１２】（３）画像処理手段(SCR/PRR)，それを制
御して画像処理を行う制御手段(206)，前記画像処理に
関連する画像データを格納するための増設メモリを装着
するための増設用コネクタ，該コネクタを接続した、複
数の特性インピーダンス(A,B)を有するバスライン(PA,P
B/PC/PD,PE)；該バスラインに接続された増設メモリ量
(228,229)を検出する手段(223A/223)；および、検出し
た増設メモリ量に対応して前記複数の特性インピーダン
ス(A,B)の１つを前記バスラインに設定する選択手段(D
S,GS,GS1,GS2)、を備える画像処理装置。(3) Image processing means (SCR / PRR), control means (206) for controlling the image processing, and for mounting an additional memory for storing image data relating to the image processing. An extension connector and a bus line (PA, P) having a plurality of characteristic impedances (A, B) connected to the connector.
B / PC / PD, PE); Amount of additional memory connected to the bus line
Means (223A / 223) for detecting (228,229); and selecting means (D for setting one of the plurality of characteristic impedances (A, B) to the bus line in accordance with the detected additional memory amount.
S, GS, GS1, GS2).

【００１３】画像処理装置は、画像解像度あるいは精細
度（ｄｐｉ）の向上，処理速度の高速化，処理機能の充
実および多彩化等、高機能化が進む一方で、低価格化が
進行しており、高機能の可能性を保持しつつ低価格化を
実現するために、画像データメモリを着脱する増設用コ
ネクタを備えることが多くなっているが、本実施態様に
よれば、これが容易に可能となる。Image processing apparatuses are becoming more sophisticated, such as improving image resolution or definition (dpi), increasing processing speed, and enriching and versatile processing functions. In order to realize a low price while retaining the possibility of high functionality, it is common to provide an additional connector for attaching and detaching the image data memory, but according to the present embodiment, this is easily possible. Become.

【００１４】（４）前記バスライン(PA,PB)は、各１つ
の信号伝送ラインをパターン幅が異なる複数本の導体配
線とすることにより、複数の特性インピーダンス(A,B)
を有するものとした、上記（１），（２）又は（３）に
記載のバスシステム又は画像処理装置。(4) The bus lines (PA, PB) have a plurality of characteristic impedances (A, B) by forming one signal transmission line as a plurality of conductor wirings having different pattern widths.
The bus system or the image processing apparatus according to the above (1), (2) or (3), having:

【００１５】これによれば、パターン幅により、特性イ
ンピーダンスを任意の値に設定することが可能であり、
バスラインに接続する負荷量に対応する特性インピーダ
ンスの設定を容易にできる。According to this, it is possible to set the characteristic impedance to an arbitrary value according to the pattern width.
The setting of the characteristic impedance corresponding to the load connected to the bus line can be facilitated.

【００１６】（５）前記バスライン(PC)は、信号伝送ラ
インの導体配線に絶縁体を介して対向する広面積導体
(接地パターン)を含み、この広面積導体の接地／非接地
によって複数の特性インピーダンスを呈する、上記
（１），（２）又は（３）に記載のバスシステム又は画
像処理装置。(5) The bus line (PC) is a wide-area conductor facing the conductor wiring of the signal transmission line via an insulator.
The bus system or the image processing apparatus according to the above (1), (2) or (3), which includes a (grounding pattern) and exhibits a plurality of characteristic impedances by grounding / non-grounding of the wide area conductor.

【００１７】これによれば、信号導体配線のパターンに
沿った広面積導体(接地パターン)を接地するか否を制御
するため、配線スペースを１本の信号線にて接続した場
合と同じにすることができ、プリント基板を小さくする
ことができ、低コストとすることが可能となる。According to this, in order to control whether or not the wide area conductor (ground pattern) along the signal conductor wiring pattern is grounded, the wiring space is made the same as when one signal line is connected. The size of the printed circuit board can be reduced, and the cost can be reduced.

【００１８】（６）前記バスライン(PD,PE)は、各１つ
の信号伝送ラインを、絶縁体を介して積層した複数の導
体配線を含むものとし、それらの中のどの導体配線を１
つの信号の伝送に接続するかによって複数の特性インピ
ーダンスを呈すものとした、請求項１，２又は３に記載
のバスシステム又は画像処理装置。(6) Each of the bus lines (PD, PE) includes a plurality of conductor wirings in which one signal transmission line is stacked via an insulator, and any one of the conductor wirings is one of them.
The bus system or the image processing apparatus according to claim 1, 2, or 3, wherein the bus system or the image processing apparatus exhibits a plurality of characteristic impedances depending on whether it is connected to transmission of one signal.

【００１９】これによれば、信号線を各層ごとに配線
し、どれか１本あるいは何本の導体配線を１つの信号の
伝送に接続するかを制御するため、配線スペースは１本
の信号線の場合と同じで、かつ、複数種類の特性インピ
ーダンスに切り替えることが可能となり、省スペースに
て、より適した特性インピーダンスを選択することが可
能となる。According to this, the signal space is wired for each layer, and one or several conductor wires are connected to control the transmission of one signal. Therefore, the wiring space is limited to one signal line. It is possible to switch to a plurality of types of characteristic impedances in the same manner as in the above case, and it is possible to select a more suitable characteristic impedance in a small space.

【００２０】（７）画像処理のコントローラ(206)にあ
って、増設メモリ(228,229)の有無を検知する手段(223
A)を持ち、増設メモリ用コネクタ(CN311,CN312)に接続
される信号線(PA,PB)の特性インピーダンスを複数(A,B)
持っているプリント配線基板において、増設メモリ(22
8,229)の有無により、コネクタ(CN311,CN312)に接続さ
れる信号線の特性インピーダンスを変化させる(図４の
（ｂ）)ことを特徴とするプリント配線基板。(7) Means (223) in the image processing controller (206) for detecting the presence or absence of the additional memories (228, 229)
A) and have multiple characteristic impedances (A, B) for the signal lines (PA, PB) connected to the extension memory connectors (CN311, CN312).
On the printed wiring board that you have,
8,229), the characteristic impedance of the signal line connected to the connector (CN311, CN312) is changed (FIG. 4 (b)).

【００２１】メモリ検知手段(223A)を用いて、それぞれ
のコネクタ上にメモリが搭載されているかを検知するの
で、検知の方法が例えば、コネクタ一個につき検知信号
線一本の電圧の状態を確認するだけでよく、検知手段(2
23A)を簡単な構成とすることができ、検知後の結果の種
類も少ないため、伝送線路制御(223B)の構成も簡単にす
る事ができる。The memory detection means (223A) is used to detect whether a memory is mounted on each connector. For example, the detection method is to check the voltage state of one detection signal line per connector. Only the detection means (2
23A) can have a simple configuration and the types of results after detection are small, so that the configuration of the transmission line control (223B) can also be simplified.

【００２２】（８）増設メモリ(228,229)のメモリ容量
を検知する手段(223)を持つ画像処理のコントローラ(20
6)にあって、増設メモリ用コネクタ(CN311,CN312)に接
続される信号線の特性インピーダンスを複数持っている
プリント配線基板であって、増設メモリ(228,229)に接
続されるメモリ容量により、コネクタ(CN311,CN312)に
接続される信号線の特性インピーダンスを変化させる
(図７の（ａ）)ことを特徴とするプリント配線基板。(8) An image processing controller (20) having means (223) for detecting the memory capacity of the additional memories (228, 229)
6), a printed wiring board having a plurality of characteristic impedances of signal lines connected to the additional memory connectors (CN311, CN312), and the connector capacity is determined by a memory capacity connected to the additional memory (228, 229). Change the characteristic impedance of the signal line connected to (CN311, CN312)
(A) in FIG. 7.

【００２３】一般的に使用される画像処理装置，パソコ
ン，サーバなどのデジタルデータ処理装置は、装置に備
わるメモリボードのメモリ容量検知は、例えば電源オン
応答の初期化時に行われていることが多く、また、メモ
リ容量により、負荷容量の推測もある程度つくため、新
たにメモリ容量検知機能を付加する必要はなく、上記メ
モリ容量検知で検出したメモリ容量に基づいて、良好な
伝送波形を得るための特性インピーダンスを設定するこ
とが可能である。In a digital data processing apparatus such as an image processing apparatus, a personal computer, and a server which are generally used, the detection of the memory capacity of a memory board provided in the apparatus is often performed, for example, at the time of initializing a power-on response. Also, since the load capacity can be estimated to some extent depending on the memory capacity, it is not necessary to add a new memory capacity detection function, and to obtain a good transmission waveform based on the memory capacity detected by the memory capacity detection. It is possible to set the characteristic impedance.

【００２４】（９）増設メモリ(228,229)の信号線の負
荷容量を検知する手段(223)を持つ画像処理のコントロ
ーラ(206)にあって、増設メモリ用コネクタ(CN311,CN31
2)に接続される信号線の特性インピーダンスを複数持っ
ているプリント配線基板であって、増設メモリ(228,22
9)に接続される信号線の負荷容量により、コネクタ(CN3
11,CN312)に接続される信号線の特性インピーダンスを
変化させる(図７の（ｂ）)ことを特徴とするプリント配
線基板。(9) An image processing controller (206) having means (223) for detecting the load capacity of the signal lines of the additional memories (228, 229), and the additional memory connectors (CN311, CN31
A printed wiring board having a plurality of characteristic impedances of signal lines connected to 2), and additional memory (228, 22
9) Depending on the load capacity of the signal line connected to
11. A printed wiring board characterized by changing the characteristic impedance of a signal line connected to (11, CN312) (FIG. 7 (b)).

【００２５】それぞれのコネクタ(CN311,CN312)上に搭
載されているメモリデバイス(228,229)の種類，容量を
検知することにより、信号線にいくつのデバイスが接続
されているかを知ることができ、この結果、信号線の負
荷容量を正確に知ることが出きる。このため、良好な伝
送波形を得るための伝送線路の切換えを正確に行うこと
が出きる。By detecting the type and capacity of the memory devices (228, 229) mounted on the respective connectors (CN311, CN312), it is possible to know how many devices are connected to the signal lines. As a result, the load capacity of the signal line can be accurately known. For this reason, the transmission line can be accurately switched to obtain a good transmission waveform.

【００２６】本発明の他の目的および特徴は図面を参照
した以下の実施例の説明より明らかになろう。Other objects and features of the present invention will become apparent from the following description of embodiments with reference to the drawings.

【００２７】[0027]

【実施例】−第１実施例− 図１に本発明の一実施例の外観を示す。この実施例は、
デジタル複写機に、外部アクセスコントロ−ラを組込ん
だ画像形成システムである。デジタル複写機は同図に示
すように、レ−ザプリンタＰＲＲと、自動原稿送り装置
〔ＡＤＦ〕を装備した原稿スキャナＳＣＲと、面ディス
プレイを備える操作ボ−ドＯＰＢと、ステープラ及びシ
フトトレイ付きのフィニッシャＦＩＲと、両面反転ユニ
ットＵＳＲと、標準給紙トレイＳＴ１，ＳＴ２および拡
張給紙トレイＯＰＴと、大容量給紙トレイＬＣＴから構
成されている。レ−ザプリンタＰＲＲには、その上にあ
る紙搬送ユニットＰＴＲの排紙トレイ面に画像形成した
シ−ト（記録紙）を排出する第１排紙ル−トＰＲ１と、
紙搬送ユニットＰＴＲを通してフィニッシャＦＩＲに排
出する第２排紙ル−トＰＲ２があり、いずれのル−トに
排紙するかは、動作モ−ド対応で選択設定できる。標準
装備の動作モ−ドには、複写モ−ド，パソコン出力モ−
ド，パソコン入力モ−ド，ファクシミリ送信モ−ドおよ
びファクシミリ受信モ−ドがある。Embodiment 1 First Embodiment FIG. 1 shows an appearance of an embodiment of the present invention. This example is
This is an image forming system in which an external access controller is incorporated in a digital copying machine. As shown in FIG. 1, the digital copier includes a laser printer PRR, a document scanner SCR equipped with an automatic document feeder [ADF], an operation board OPB equipped with a surface display, and a stapler and a shift tray. It comprises a finisher FIR, a duplex reversing unit USR, standard paper feed trays ST1 and ST2, an extended paper feed tray OPT, and a large capacity paper feed tray LCT. The laser printer PRR has a first paper discharge route PR1 for discharging a sheet (recording paper) formed with an image on a paper discharge tray surface of the paper transport unit PTR thereon,
There is a second paper discharge route PR2 for discharging paper to the finisher FIR through the paper transport unit PTR, and which of the paper discharge routes can be selected and set according to the operation mode. The standard operation modes include copy mode and PC output mode.
Mode, personal computer input mode, facsimile transmission mode and facsimile reception mode.

【００２８】図２に、図１に示す複写機の電気システム
の構成を示す。このシステムは、１つのマイクロコンピ
ュ−タ（以下ＭＰＵ）２００と１つのＣＰＵ２０１を複
写制御主体とする構成となっており、ＭＰＵ２００は作
像シーケンスとシステム関係の制御を、ＣＰＵ２０１は
スキャナＳＣＲ関係の制御をそれぞれ行う。ＭＰＵ２０
０とＣＰＵ２０１とは、スキャナインタ−フェイス（Ｉ
／Ｆ）２３０を介して、画像データ及びシリアルインタ
ーフェースによって接続されている。また、図２におい
て、２０２はハードディスクＨＤＤ系のメモリ制御板、
ＯＰＢはディスプレイおよび各種キ−を備える操作部ユ
ニット、２０４はＩ／Ｏ制御板、２０５はスキャナ制御
板、２０６はメイン制御板、２０７はレ−ザスキャナ３
０のレ−ザ光を制御するＬＤ制御板、２０８は給紙制御
板、２０９はＣＣＤを搭載する画像読み取り制御板、２
１０はマザーボードである。FIG. 2 shows the configuration of the electric system of the copying machine shown in FIG. This system has a configuration in which one microcomputer (hereinafter, MPU) 200 and one CPU 201 are mainly used for copy control. The MPU 200 controls an image forming sequence and system related, and the CPU 201 controls a scanner SCR related. Is performed respectively. MPU20
0 and the CPU 201 are connected to the scanner interface (I
/ F) 230 via image data and a serial interface. In FIG. 2, reference numeral 202 denotes a hard disk HDD-based memory control board;
OPB is an operation unit having a display and various keys, 204 is an I / O control board, 205 is a scanner control board, 206 is a main control board, and 207 is a laser scanner 3
LD control plate for controlling the laser light of 0, 208 for a paper feed control plate, 209 for an image reading control plate equipped with a CCD, 2
10 is a motherboard.

【００２９】２１１から２１４は、複合機能を実現する
ためのアプリケーション拡張ユニットである。その中の
２１１は、ファクシミリ機能を搭載したファクシミリユ
ニット（ＦＣＵ）である。２１２はプリンタアプリケー
ションボード，２１３はスキャナアプリケーションボー
ドであり、それぞれ外部のプリンタ，スキャナを接続す
るものである。２１４は外部拡張Ｉ／Ｆボードである。
また、周辺機器として、２１５は両面反転機構１２０を
制御する両面ドライブ板、２１６は給紙バンク、２１７
はＬＣＴ、２１８はソータ／ステープラ制御板である。Reference numerals 211 to 214 denote application extension units for realizing a composite function. Reference numeral 211 denotes a facsimile unit (FCU) having a facsimile function. A printer application board 212 and a scanner application board 213 connect external printers and scanners, respectively. Reference numeral 214 denotes an external expansion I / F board.
Further, as peripheral devices, 215 is a double-sided drive plate for controlling the double-side reversing mechanism 120, 216 is a paper feed bank, 217
Is an LCT, 218 is a sorter / stapler control plate.

【００３０】図３に、メイン制御板２０６上の要素を示
す。メイン制御板２０６には、全体の制御を司るＭＰＵ
２００，ＵＡＲＴや周辺デバイスとのＩ／Ｆ機能を持っ
たＭＰＵ周辺ＬＳＩ２２１，画像処理と画像データのフ
ロー制御を行うＬＳＩ２２２，増設メモリである画像メ
モリ２２８，２２９への画像データの圧縮書き込み、伸
張読み出しとその他画像メモリの各種操作を行うメモリ
制御ＬＳＩ２２３，増設メモリである画像メモリ２２
８，２２９，ＭＰＵ２００のプログラム／データ領域と
してのＦＬＡＳＨ−ＲＯＭ２２４および２０５，ＭＰＵ
２００のワーク領域であるＤＲＡＭ２２６、および、複
写機の調整データや動作モードを記録しておく不揮発メ
モリｎｖＲＡＭ２２７、がある。FIG. 3 shows the elements on the main control board 206. The main control board 206 includes an MPU that controls the entire system.
200, an MPU peripheral LSI 221 having an I / F function with a UART and peripheral devices, an LSI 222 for performing image processing and flow control of image data, and compression writing and decompression reading of image data to image memories 228 and 229 as additional memories Memory control LSI 223 for performing various operations of image memory and other image memories, and image memory 22 as an additional memory
8, 229, FLASH-ROMs 224 and 205 as program / data areas of MPU 200, MPU 200
A DRAM 226, which is a work area 200, and a non-volatile memory nvRAM 227, which stores adjustment data and operation modes of the copying machine.

【００３１】メイン制御板２０６には、複数のコネクタ
が実装されているが、それぞれ、ＣＮ３０２はスキャナ
制御板２０５とのＩ／Ｆ用コネクタ、ＣＮ３０３はＬＤ
制御板２０７とのＩ／Ｆ用コネクタ、ＣＮ３０４，ＣＮ
３０５はアプリケーション用拡張ボードを接続するため
のマザーボード２１０とのＩ／Ｆ用コネクタ、ＣＮ３０
７はＩＯ制御板２０４とのＩ／Ｆ用コネクタ、ＣＮ３０
８はＩＣカード（外部メモリ）用コネクタ、ＣＮ３１０
はポリゴンモータ駆動用、ＣＮ３１１およびＣＮ３１２
は、画像メモリ増設用の拡張用コネクタ、ＣＮ３１３は
メモリ応用のオプションボードＩ／Ｆ用コネクタとして
用意されている。A plurality of connectors are mounted on the main control board 206. CN302 is an I / F connector with the scanner control board 205, and CN303 is an LD.
I / F connector with control plate 207, CN304, CN
305, an I / F connector with the motherboard 210 for connecting an application expansion board;
7 is a connector for I / F with the IO control board 204, CN30
8 is a connector for an IC card (external memory), CN310
Is a polygon motor drive, CN311 and CN312
Is an extension connector for adding an image memory, and CN 313 is provided as an option board I / F connector for memory application.

【００３２】図２に示すスキャナ制御板２０５は、スキ
ャナＩ／Ｆ用コネクタＣＮ３０２を介して、メイン制御
板２０６上のスキャナＩ／Ｆボード２３０に接続され
る。ＭＰＵ周辺２２１の入力ＸＳＷＰＳＷ（図３）は、
通常ＧＮＤにプルダウンされており、スキャナＩ／Ｆボ
ード２３０にスキャナ制御板２０５が接続されている
と、Ｈレベルになり、接続されない状態であるとＬレベ
ルとなる構成となっている。この接続検出機構と同様な
検出機構が、画像メモリ増設用の拡張用コネクタＣＮ３
１１，ＣＮ３１２に対する増設メモリである画像メモリ
２２８，２２９の接続有無を検出するために、メモリ制
御ＬＳＩ２２３に備わっている。その詳細は、図４の
（ａ）を参照して後述する。The scanner control board 205 shown in FIG. 2 is connected to the scanner I / F board 230 on the main control board 206 via a scanner I / F connector CN302. The input XSWPSW of the MPU peripheral 221 (FIG. 3)
Normally, the signal is pulled down to GND. When the scanner control board 205 is connected to the scanner I / F board 230, the level becomes H level. When the scanner control board 205 is not connected, the level becomes L level. A detection mechanism similar to this connection detection mechanism is an expansion connector CN3 for expanding an image memory.
The memory control LSI 223 is provided to detect whether or not the image memories 228 and 229, which are additional memories, are connected to the CN 312. The details will be described later with reference to FIG.

【００３３】コネクタＣＮ３０８にＩＣカ−ド（外部メ
モリ）Ｍicを接続することにより、ＩＣカードＭicの内
容をメイン制御板２０６上のＦＬＡＳＨ−ＲＯＭ（プロ
グラム格納用メモリ）２２４，２２５へ書き込み、ある
いはその逆の動作が可能な構成となっている。By connecting an IC card (external memory) Mic to the connector CN 308, the contents of the IC card Mic are written to FLASH-ROMs (memory for storing programs) 224, 225 on the main control board 206, or the contents thereof are written. The configuration is such that the reverse operation is possible.

【００３４】図４の（ａ）に、メモリ制御ＬＳＩ２２３
の機能の一部を示す。増設メモリ用のコネクタＣＮ３１
１，ＣＮ３１２およびメモリ制御ＬＳＩ２２３を装備し
たプリント基板の表面には、データ信号ライン，アドレ
ス信号ラインおよび制御信号ラインを含むバスラインの
導体配線（ＰＡ，ＰＢ）があり、１本の信号ラインは、
一対の導体配線ＰＡ，ＰＢで構成されている。増設メモ
リ用のコネクタＣＮ３１１，ＣＮ３１２の各導体ピン
（コネクタ接続導体）は、一対の導体配線ＰＡ，ＰＢの
両者に接続されている。一方の導体配線ＰＡは、パター
ン幅Ａであって、コネクタＣＮ３１１，ＣＮ３１２の一
方のみに増設メモリ２２８又は２２９が接続されている
場合にデジタル信号伝送特性が良好な特性インピーダン
スＡを有する。他方の導体配線ＰＢは、パターン幅Ｂで
あって、コネクタＣＮ３１１，ＣＮ３１２の両方に増設
メモリ２２８および２２９が接続されている場合にデジ
タル信号伝送特性が良好な特性インピーダンスＢを有す
る。FIG. 4A shows a memory control LSI 223.
Here are some of the functions of Connector CN31 for additional memory
1, on the surface of the printed circuit board equipped with the CN 312 and the memory control LSI 223, there are conductor wirings (PA, PB) of bus lines including data signal lines, address signal lines, and control signal lines.
It is composed of a pair of conductor wirings PA and PB. Each conductor pin (connector connection conductor) of the additional memory connectors CN311 and CN312 is connected to both of the pair of conductor wires PA and PB. One conductor wiring PA has a pattern width A, and has characteristic impedance A with good digital signal transmission characteristics when the additional memory 228 or 229 is connected to only one of the connectors CN311 and CN312. The other conductor wiring PB has a pattern width B, and has characteristic impedance B with good digital signal transmission characteristics when the additional memories 228 and 229 are connected to both the connectors CN311 and CN312.

【００３５】バスライン（ＰＡ，ＰＢ）の信号ラインの
端部は、パターン幅Ａの導体配線ＰＡのグループＡと、
パターン幅Ｂの導体配線ＰＢのグループＢに区分され
て、各グループが、伝送線路制御２２３Ｂのデータセレ
クタＤＳの選択グループ端子（グループＡ用とグループ
Ｂ用）に接続されている。データセレクタＤＳの固定グ
ループ端子には、バスドライバ２２３Ｃが接続された共
通導体ｐｓが接続されている。データセレクタＤＳは、
固定グループ端子の、共通導体ｐｓが接続した各端子
を、グループＡの、導体配線ＰＡが接続した選択グルー
プ端子と、グループＢの、導体配線ＰＢが接続した選択
グループ端子と、の一方に選択的に接続する切換スイッ
チである。The end of the signal line of the bus line (PA, PB) is connected to the group A of the conductor wiring PA having the pattern width A,
Each of the groups is divided into groups B of the conductor wiring PB having the pattern width B, and each group is connected to a selected group terminal (for group A and group B) of the data selector DS of the transmission line control 223B. The common conductor ps to which the bus driver 223C is connected is connected to the fixed group terminal of the data selector DS. The data selector DS is
Each terminal of the fixed group terminals connected to the common conductor ps is selectively selected as one of a selected group terminal connected to the conductor wiring PA of the group A and a selected group terminal connected to the conductor wiring PB of the group B. Switch.

【００３６】装着検知回路２２３Ａには、コネクタＣＮ
３１１，ＣＮ３１２のそれぞれに高レベルＨの電位を与
える１本の探索信号ラインと、増設メモリ２２８，２２
９がコネクタＣＮ３１１，ＣＮ３１２に装着されている
時にはそれによって該探索信号ラインに接続されてＨ電
位を出力する、各コネクタ当たり１本の検知信号ライン
が接続されている。これらの検知信号ラインは、抵抗を
介してＧＮＤ（接地）にプルダウンされており、コネク
タに増設メモリが装着されていないと、低レベルＬ（Ｇ
ＮＤ）の電位である。The mounting detection circuit 223A includes a connector CN.
One search signal line for applying a high-level H potential to each of the reference memories 311 and 312;
When 9 is attached to the connectors CN311 and CN312, one detection signal line is connected to each connector, which is connected to the search signal line and outputs an H potential. These detection signal lines are pulled down to GND (ground) via a resistor, and if no additional memory is attached to the connector, a low level L (G
ND).

【００３７】図４の（ｂ）に、装着検知回路２２３Ａ
の、それに動作電圧が加わったときの動作を示す。装着
検知回路２２３Ａは、電源オンになると、探索信号ライ
ンにＨ電位を与えて、各コネクタに接続した検知信号ラ
インの電位を読み込む（ステップ１，２）。それがＬで
あると増設メモリの装着なし、Ｈであると装着あり、で
ある。FIG. 4B shows the mounting detection circuit 223A.
The operation when the operating voltage is applied to the above is shown. When the power is turned on, the attachment detection circuit 223A applies an H potential to the search signal line and reads the potential of the detection signal line connected to each connector (steps 1 and 2). If it is L, no additional memory is installed, and if it is H, it is installed.

【００３８】一方のコネクタのみに増設メモリの装着が
あるときには装着検知回路２２３Ａは、データセレクタ
ＤＳに、共通導体ｐｓが接続した端子を、導体配線ＰＡ
が接続した端子に接続することを指示する信号を与える
（ステップ３，４）。これにより、コネクタＣＮ３１
１，ＣＮ３１２とバスドライバ２２３Ｃとの間は、特性
インピーダンスＡの導体線群（ＰＡ）で接続される。両
方のコネクタＣＮ３１１，ＣＮ３１２に増設メモリ２２
８，２２９が装着されている時、ならびに、いずれのコ
ネクタにも増設メモリが装着されていない時には装着検
知回路２２３Ａは、データセレクタＤＳに、共通導体ｐ
ｓが接続した端子を、導体配線ＰＢが接続した端子に接
続することを指示する信号を与える（ステップ３，
５）。これにより、コネクタＣＮ３１１，ＣＮ３１２と
バスドライバ２２３Ｃとの間は、特性インピーダンスＢ
の導体線群（ＰＢ）で接続される。When the additional memory is mounted on only one connector, the mounting detection circuit 223A connects the terminal connected to the common conductor ps to the data selector DS to the conductor wiring PA.
Give a signal instructing connection to the connected terminal (steps 3 and 4). Thereby, the connector CN31
1, CN 312 and bus driver 223C are connected by a conductor line group (PA) having characteristic impedance A. Extension memory 22 is connected to both connectors CN311 and CN312.
8 and 229, and when no additional memory is attached to any connector, the attachment detection circuit 223A sends the common conductor p to the data selector DS.
A signal indicating that the terminal connected to s is connected to the terminal connected to conductor wiring PB is given (step 3,
5). Thus, the characteristic impedance B is established between the connectors CN311 and CN312 and the bus driver 223C.
Are connected by a conductor line group (PB).

【００３９】図４の（ａ）に示すバスドライバ２２３Ｃ
において、読み書きデータ信号ラインには、双方向（２
２３Ｃから２２３Ｂへの方向と、それとは逆の方向）の
バッファアンプＢＢが接続されているが、アドレス信号
ラインおよび制御信号ラインには単方向（２２３Ｃから
２２３Ｂへの方向）のバッフアアンプＭＢが接続されて
いる。The bus driver 223C shown in FIG.
, The read / write data signal line has a bidirectional (2
A buffer amplifier BB is connected in the direction from 23C to 223B and in the opposite direction, while a buffer amplifier MB in one direction (in the direction from 223C to 223B) is connected to the address signal line and the control signal line. ing.

【００４０】−第２実施例− 第２実施例の、第１実施例と異なる部分を図５に示す。
この第２実施例では、図５の（ａ）に示すように、１本
の信号ラインは１本の導体線ＰＣで構成されている。一
般的なプリント配線基板において、例えば、４層基板の
場合には、１層目と４層目に信号線を用い、２層目と３
層目に接地層，電源を設ける。この第２実施例では、導
体線ＰＣに対向する広面積導体である接地パターン（接
地層）を、接地（ＧＮＤ）から分離し、図示しない抵抗
を介して接地して、図５の（ｂ）に示すように、接地ス
イッチＧＳで、直接に接地するかしないかを切換える。
この実施例の装着検知回路２２３Ａは、一方のコネクタ
のみに増設メモリの装着があるときには、接地スイッチ
ＧＳに、直接接地となる接地接続（ＯＮ：スイッチ閉）
を指示する信号を与える。これにより、接地パターンが
接地スイッチＧＳで直接に接地される。両方のコネクタ
ＣＮ３１１，ＣＮ３１２に増設メモリ２２８，２２９が
装着されている時、ならびに、いずれのコネクタにも増
設メモリが装着されていない時には装着検知回路２２３
Ａは、接地スイッチＧＳに、開放（ＯＦＦ：スイッチ
開）を指示する信号を与える。これにより、接地パター
ンが図示しない抵抗を介した接地すなわち抵抗接地とな
る。このように、接地パターンを直接に接地した場合と
直接には接地しない場合で、導体線Ｃの特性インピーダ
ンスが変わる。Second Embodiment FIG. 5 shows a portion of the second embodiment different from the first embodiment.
In the second embodiment, as shown in FIG. 5A, one signal line is constituted by one conductor line PC. In a general printed wiring board, for example, in the case of a four-layer board, signal lines are used for the first and fourth layers, and the second and third layers are used.
A ground layer and a power supply are provided on the layer. In the second embodiment, a ground pattern (ground layer), which is a wide-area conductor facing the conductor line PC, is separated from ground (GND) and grounded via a resistor (not shown), thereby forming a ground pattern shown in FIG. As shown in (1), the grounding switch GS switches whether to directly ground.
The mounting detection circuit 223A of this embodiment is configured such that when an additional memory is mounted on only one connector, the ground switch GS is directly connected to ground (ON: switch closed).
To give a signal. Thus, the ground pattern is directly grounded by the ground switch GS. When the extension memories 228 and 229 are attached to both connectors CN311 and CN312, and when the extension memory is not attached to either connector, the attachment detection circuit 223.
A gives a signal instructing the ground switch GS to open (OFF: switch open). As a result, the ground pattern becomes ground via a resistor (not shown), that is, a resistance ground. As described above, the characteristic impedance of the conductor line C changes depending on whether the ground pattern is directly grounded or not.

【００４１】−第３実施例− 第３実施例の、第１実施例と異なる部分を図６に示す。
この第３実施例では、図６の（ａ）および（ｂ）に示す
ように、１本の信号ラインは絶縁体を介して積層した２
本の導体線ＰＤ，ＰＥで構成されている。すなわち第３
実施例では、多層プリント基板の表層導体ＰＤおよび内
層導体ＰＥを信号ラインの、特性インピーダンスが異な
る導体線に用いる。装着検知回路２２３Ａが各コネクタ
ＣＮ３１１，ＣＮ３１２に増設メモリが装着されている
かを検知して、検知結果に基づいて、導体線ＰＤとＰＥ
を両方接続して１本の信号ラインとするか、導体線ＰＤ
にて信号を接続し、導体線ＰＥの部分は、導体線ＰＤと
は未接続とし、接地接続（抵抗接地）とする。または、
導体線ＰＥにて信号を接続し、導体線ＰＤの部分は、導
体線ＰＥとは未接続とし、接地接続（抵抗接地）とす
る。Third Embodiment FIG. 6 shows a portion of the third embodiment different from the first embodiment.
In the third embodiment, as shown in FIGS. 6 (a) and 6 (b), one signal line is laminated with an insulator.
It is composed of the conductor wires PD and PE. That is, the third
In the embodiment, the surface conductor PD and the inner conductor PE of the multilayer printed circuit board are used for conductor lines having different characteristic impedances of signal lines. The attachment detection circuit 223A detects whether an extension memory is attached to each of the connectors CN311 and CN312, and based on the detection result, detects the conductor wires PD and PE.
Are connected to one signal line, or the conductor line PD
Are connected to the conductor line PE, and the conductor line PE is not connected to the conductor line PD and is grounded (resistance ground). Or
Signals are connected by the conductor line PE, and the portion of the conductor line PD is not connected to the conductor line PE and is grounded (resistance ground).

【００４２】バスライン（ＰＤ，ＰＥ）の信号ラインの
端部は、表層導体の導体配線ＰＤのグループＤと、内層
導体の導体配線ＰＥのグループＥに区分されて、各グル
ープが、伝送線路制御２２３Ｂの３モードデータセレク
タＤＳの選択グループ端子（グループＤ用とグループＥ
用）に接続されている。データセレクタＤＳの固定グル
ープ端子には、バスドライバ２２３Ｃが接続された共通
導体ｐｓが接続されている。The end of the signal line of the bus line (PD, PE) is divided into a group D of the conductor wiring PD of the surface conductor and a group E of the conductor wiring PE of the inner layer conductor. 223B 3 mode data selector DS selection group terminal (for group D and group E
Connected). The common conductor ps to which the bus driver 223C is connected is connected to the fixed group terminal of the data selector DS.

【００４３】データセレクタＤＳは、固定グループ端子
の、共通導体ｐｓが接続した各端子を、グループＤの、
導体配線ＰＤが接続した選択グループ端子に接続する第
１モード，グループＥの、導体配線ＰＥが接続した選択
グループ端子に接続する第２モード、および、導体配線
ＰＤが接続した選択グループ端子および導体配線ＰＥが
接続した選択グループ端子の両者に同時に接続する第３
モード、の三態様の接続をする切換スイッチである。The data selector DS connects each terminal of the fixed group terminal, which is connected to the common conductor ps, to the group D,
The first mode connected to the selected group terminal connected to the conductor wiring PD, the second mode connected to the selected group terminal connected to the conductor wiring PE of the group E, and the selected group terminal and the conductor wiring connected to the conductor wiring PD Third connected to both selected group terminals connected by PE at the same time
Mode, a changeover switch for connection in three modes.

【００４４】第１モードの接続のときには、第２接地ス
イッチＧＳ２が、使用されない導体配線ＰＥのそれぞれ
を個別に抵抗接地する。すなわち抵抗ｒ２を介して接地
する。このとき第１接地スイッチＧＳ１は開放（オフ：
スイッチ開）であり、導体線ＰＤを接地から分離する。
第２モードの接続のときには、第１接地スイッチＧＳ１
が、使用されない導体配線ＰＤのそれぞれを個別に抵抗
接地する。すなわち抵抗ｒ１を介して接地する。このと
き第２接地スイッチＧＳ２は開放（オフ：スイッチ開）
であり、導体線ＰＥを接地から分離する。第３モードの
接続のときには、第１および第２接地スイッチＧＳ１，
ＧＳ２は共に開放（オフ：スイッチ開）であり、導体線
ＰＤ，ＰＥを接地から分離する。At the time of the connection in the first mode, the second ground switch GS2 individually grounds each of the unused conductor wirings PE with a resistance. That is, it is grounded via the resistor r2. At this time, the first ground switch GS1 is opened (off:
Switch open) to separate the conductor line PD from the ground.
When the connection is in the second mode, the first ground switch GS1
However, each of the unused conductor wirings PD is individually resistance grounded. That is, it is grounded via the resistor r1. At this time, the second ground switch GS2 is open (off: switch open)
And separates the conductor line PE from ground. At the time of connection in the third mode, the first and second ground switches GS1,
GS2 is both open (off: switch open), and separates the conductor lines PD and PE from the ground.

【００４５】装着検知回路２２３Ａは、１個の増設メモ
リのみが装着されている時には、第第３モードの接続を
セレクタＤＳおよびスイッチＧＳ１，ＧＳ２に指示し、
２個の増設メモリが装着されている時には、第２モード
の接続を指示し、増設メモリの装着がない時には、第１
モードの接続を指示する。When only one additional memory is mounted, the mounting detection circuit 223A instructs the selector DS and the switches GS1 and GS2 to connect in the third mode,
When two additional memories are installed, the connection in the second mode is instructed. When no additional memory is installed, the first mode is connected.
Instruct mode connection.

【００４６】−変形例１− 上述の第１〜３実施例のいずれも、メモリ増設用のコネ
クタのそれぞれに増設メモリが装着されているかを検知
する装着検知回路２２３Ａを用いている。しかし、一般
的に使用される画像処理装置，パソコン，サーバなどの
デジタルデータ処理装置は、装置に備わるメモリボード
のメモリ容量検知は、例えば電源オン応答の初期化時に
行われていることが多く、また、メモリ容量により、負
荷容量の推測もある程度つくため、新たにメモリ容量検
知機能を付加する必要はなく、上記メモリ容量検知で検
出したメモリ容量に基づいて、良好な伝送波形を得るた
めの特性インピーダンスを設定することが可能である。-Variation 1- Each of the first to third embodiments uses the mounting detection circuit 223A for detecting whether an additional memory is mounted on each of the memory expansion connectors. However, digital data processing apparatuses such as image processing apparatuses, personal computers, and servers that are generally used often detect the memory capacity of a memory board included in the apparatus, for example, when initializing a power-on response. In addition, since the load capacity can be estimated to some extent depending on the memory capacity, there is no need to add a new memory capacity detection function. Based on the memory capacity detected by the memory capacity detection, a characteristic for obtaining a good transmission waveform can be obtained. It is possible to set the impedance.

【００４７】図７の（ａ）に、メモリ制御ＬＳＩ２２３
の図示しないＣＰＵが、それに動作電圧が加わって電源
オン初期化を行いそして増設メモリのメモリ容量を自動
的に検知し、検知したメモリ容量をＭＰＵ２００に報知
する構成のメイン制御板２０６を用いて、装着検知回路
２２３Ａを省略した態様での、メモリ制御ＬＳＩ２２３
の図示しないＣＰＵの、増設メモリバスラインの特性イ
ンピーダンスの設定制御を示す。動作電圧が印加される
と、メモリ制御ＬＳＩ２２３の図示しないＣＰＵは、増
設メモリ用のコネクタＣＮ３１１およびＣＮ３１２に装
着されている増設メモリの総容量を検出する（ステップ
１１）。そして検知した総容量が設定値（例えば５０Ｍ
Ｂ）以上であるかをチエックして（ステップ１２）、設
定値以上であると、データセレクタＤＳで、特性インピ
ーダンスＡの導体線ＰＡをバスドライバ２２３Ｃに接続
する（ステップ１３）。設定値未満であると特性インピ
ーダンスＢの導体線ＰＢをバスドライバ２２３Ｃに接続
する（ステップ１４）。この、検出容量に応じた特性イ
ンピーダンスの設定によれば、コネクタ１個だけが装着
されている場合の搭載容量に応じて特性インピーダンス
の切換えを行う等、より細かく特性インピーダンスの設
定を行うことも出きる。FIG. 7A shows a memory control LSI 223
The CPU (not shown) performs the power-on initialization by applying the operating voltage thereto, automatically detects the memory capacity of the additional memory, and notifies the MPU 200 of the detected memory capacity by using the main control board 206 having a configuration. The memory control LSI 223 in a mode in which the attachment detection circuit 223A is omitted.
2 shows setting control of the characteristic impedance of the additional memory bus line by the CPU (not shown). When the operating voltage is applied, the CPU (not shown) of the memory control LSI 223 detects the total capacity of the additional memory mounted on the additional memory connectors CN311 and CN312 (step 11). Then, the detected total capacity is equal to the set value (for example, 50M
B) It is checked whether it is equal to or greater than (Step 12). If it is equal to or greater than the set value, the conductor line PA having the characteristic impedance A is connected to the bus driver 223C by the data selector DS (Step 13). If it is less than the set value, the conductor line PB having the characteristic impedance B is connected to the bus driver 223C (step 14). According to the setting of the characteristic impedance according to the detection capacitance, the characteristic impedance can be set more finely, such as by switching the characteristic impedance according to the mounting capacitance when only one connector is mounted. Wear.

【００４８】−変形例２− 増設メモリ用のそれぞれのコネクタの負荷容量は、伝送
線路、コネクタのピン、コネクタに接続されるメモリモ
ジュールのパターン等にも依存するが、メモリモジュー
ル上のメモリデバイスのタイプ，個数によって知ること
が出きる。そこで、増設メモリモジュールは、メモリデ
バイスのタイプおよび個数を表す信号を出す端子を有
し、コネクタは該端子を受ける接触子を有し、増設メモ
リ用のバスラインには、該接触子を接続する信号ライン
を有するものとし、メモリ制御ＬＳＩ２２３の図示しな
いＣＰＵが、該信号ラインの信号から増設メモリ用の各
コネクタＣＮ３１１，ＣＮ３１２に増設メモリモジュー
ル２２８，２２９が接続されているか否かをチェック
し、接続されている場合には、メモリデバイスのタイプ
および個数を信号ラインの負荷容量にエンコードする。Modification 2 The load capacity of each connector for the additional memory depends on the transmission line, the pin of the connector, the pattern of the memory module connected to the connector, and the like. You can find out by type and number. Therefore, the additional memory module has a terminal for outputting a signal indicating the type and number of the memory device, the connector has a contact for receiving the terminal, and the contact is connected to a bus line for the additional memory. A signal line is provided, and a CPU (not shown) of the memory control LSI 223 checks whether or not the additional memory modules 228 and 229 are connected to the additional memory connectors CN311 and CN312 based on the signal of the signal line. If so, encode the type and number of memory devices into the load capacitance of the signal line.

【００４９】図７の（ｂ）に、メモリ制御ＬＳＩ２２３
の図示しないＣＰＵが、それに動作電圧が加わって電源
オン初期化を行いそして信号ラインの負荷容量を検知
し、増設メモリバスラインの特性インピーダンスを設定
する制御を示す。動作電圧が印加されると、メモリ制御
ＬＳＩ２２３の図示しないＣＰＵは、増設メモリ用のコ
ネクタＣＮ３１１およびＣＮ３１２に増設メモリモジュ
ール２２８，２２９が接続されているか否かをチェック
し、接続されている場合には、メモリデバイスのタイプ
および個数を信号ラインの負荷容量にエンコードする
（ステップ２１，２２）。そして、コネクタＣＮ３１１
およびＣＮ３１２に接続された各メモリモジュールの負
荷容量の和がある規定値以上であるかをチエックして
（ステップ２３）、規定値以上であるとデータセレクタ
ＤＳで、特性インピーダンスＡの導体線ＰＡをバスドラ
イバ２２３Ｃに接続する（ステップ２４）。設定値未満
であると特性インピーダンスＢの導体線ＰＢをバスドラ
イバ２２３Ｃに接続する（ステップ２５）。FIG. 7B shows a memory control LSI 223
2 shows a control in which a CPU (not shown) applies an operating voltage to perform power-on initialization, detects a load capacity of a signal line, and sets a characteristic impedance of an additional memory bus line. When the operating voltage is applied, the CPU (not shown) of the memory control LSI 223 checks whether or not the additional memory modules 228 and 229 are connected to the additional memory connectors CN311 and CN312. Then, the type and the number of the memory devices are encoded into the load capacity of the signal line (steps 21 and 22). Then, the connector CN311
Then, it is checked whether the sum of the load capacities of the respective memory modules connected to the CN 312 is equal to or more than a predetermined value (step 23). The connection is made to the bus driver 223C (step 24). If it is less than the set value, the conductor line PB having the characteristic impedance B is connected to the bus driver 223C (step 25).

【図面の簡単な説明】[Brief description of the drawings]

【図１】 本発明のバスシステムを装備した画像処理装
置の１実施例を示す正面図である。FIG. 1 is a front view showing an embodiment of an image processing apparatus equipped with a bus system of the present invention.

【図２】 図１に示す画像処理装置の電気システム構成
を示すブロック図である。FIG. 2 is a block diagram showing an electric system configuration of the image processing apparatus shown in FIG.

【図３】 図２に示すメイン制御板２０６の電気要素の
概要を示すブロック図である。FIG. 3 is a block diagram showing an outline of electric elements of a main control board 206 shown in FIG.

【図４】 （ａ）は図３に示す第１実施例のメモリ制御
ＬＳＩ２２３の一部分の構成を示すブロック図、（ｂ）
は（ａ）に示す装着検知回路２２３Ａの特性インピーダ
ンス設定処理の内容を示すフローチャートである。4A is a block diagram showing a configuration of a part of the memory control LSI 223 of the first embodiment shown in FIG. 3, and FIG.
5 is a flowchart showing the content of a characteristic impedance setting process of the mounting detection circuit 223A shown in FIG.

【図５】 （ａ）は第２実施例のメモリ制御ＬＳＩ２２
３の一部分の構成を示すブロック図、（ｂ）は（ａ）に
示す導体線ＰＣがあるプリント基板の拡大縦断面図であ
る。FIG. 5A illustrates a memory control LSI 22 according to a second embodiment;
3 is a block diagram showing a configuration of a part of FIG. 3, and (b) is an enlarged vertical sectional view of a printed circuit board having a conductor line PC shown in (a).

【図６】 （ａ）は第３実施例のメモリ制御ＬＳＩ２２
３の一部分の構成を示すブロック図、（ｂ）は（ａ）に
示す導体線ＰＤ，ＰＥがあるプリント基板の拡大縦断面
図である。FIG. 6A shows a memory control LSI 22 according to a third embodiment;
3 is a block diagram showing a configuration of a part of FIG. 3, and (b) is an enlarged vertical sectional view of a printed circuit board having the conductor lines PD and PE shown in (a).

【図７】 （ａ）はメモリ容量を自動的に検知する構成
のメイン制御板２０６を用いて、装着検知回路２２３Ａ
を省略した態様での、メモリ制御ＬＳＩ２２３の、増設
メモリバスラインの特性インピーダンスの設定制御を示
すフローチャートである。（ｂ）は、コネクタＣＮ３１
１，ＣＮ３１２に接続する増設メモリモジュールのメモ
リデバイスの種類と個数がメモリ制御ＬＳＩ２２３にて
把握できる場合の、メモリ制御ＬＳＩ２２３の特性イン
ピーダンスの設定制御を示すフローチャートである。FIG. 7A illustrates a mounting detection circuit 223A using a main control board 206 configured to automatically detect a memory capacity.
9 is a flowchart showing the setting control of the characteristic impedance of the additional memory bus line of the memory control LSI 223 in a mode in which is omitted. (B) shows the connector CN31
1 is a flowchart showing setting control of characteristic impedance of the memory control LSI 223 when the type and number of memory devices of an additional memory module connected to the CN 312 can be grasped by the memory control LSI 223.

【符号の説明】[Explanation of symbols]

ＰＲＲ：レーザプリンタ ＡＤＦ：自動原稿送り装
置 ＳＣＲ：原稿スキャナ ＯＰＢ：操作ボ−ド ＦＩＲ：フィニッシャ ＵＳＲ：両面反転ユニッ
ト ＳＴ１，ＳＴ２：標準給紙トレイ ＯＰＴ：拡張給紙トレイ ＬＣＴ：大容量給紙トレ
イ ＣＮ３１１、ＣＮ３１２：増設メモリ用のコネクタ ２２８，２２９：増設メモリPRR: Laser printer ADF: Automatic document feeder SCR: Document scanner OPB: Operation board FIR: Finisher USR: Double-sided reversing unit ST1, ST2: Standard paper feed tray OPT: Extended paper feed tray LCT: Large capacity paper feed tray CN311 , CN312: extension memory connectors 228, 229: extension memory

Claims (6)

【特許請求の範囲】[Claims] 【請求項１】複数の特性インピーダンスを有するバスラ
イン；該バスラインに接続された負荷量を検出する手
段；および、 検出した負荷量に対応して前記複数の特性インピーダン
スの１つを前記バスラインに設定する選択手段；を有す
るバスシステム。A bus line having a plurality of characteristic impedances; means for detecting a load connected to the bus line; and a bus line having one of the plurality of characteristic impedances corresponding to the detected load. A bus system comprising: selecting means for setting the value to 【請求項２】前記バスラインに接続される負荷は増設メ
モリである、請求項１記載のバスシステム。2. The bus system according to claim 1, wherein the load connected to the bus line is an additional memory. 【請求項３】画像処理手段，それを制御して画像処理を
行う制御手段，前記画像処理に関連する画像データを格
納するための増設メモリを装着するための増設用コネク
タ，該コネクタを接続した、複数の特性インピーダンス
を有するバスライン；該バスラインに接続された増設メ
モリ量を検出する手段；および、検出した増設メモリ量
に対応して前記複数の特性インピーダンスの１つを前記
バスラインに設定する選択手段、を備える画像処理装
置。3. An image processing means, a control means for controlling the image processing and performing image processing, an expansion connector for mounting an expansion memory for storing image data related to the image processing, and the connector connected thereto. A bus line having a plurality of characteristic impedances; means for detecting an amount of additional memory connected to the bus line; and setting one of the plurality of characteristic impedances to the bus line in accordance with the detected amount of additional memory. An image processing apparatus comprising: 【請求項４】前記バスラインは、各１つの信号伝送ライ
ンをパターン幅が異なる複数本の導体配線とすることに
より、複数の特性インピーダンスを有するものとした、
請求項１，２又は３に記載のバスシステム又は画像処理
装置。4. The bus line has a plurality of characteristic impedances by making each signal transmission line a plurality of conductor wirings having different pattern widths.
The bus system or the image processing device according to claim 1, 2 or 3. 【請求項５】前記バスラインは、信号伝送ラインの導体
配線に絶縁体を介して対向する広面積導体を含み、この
広面積導体の接地／非接地によって複数の特性インピー
ダンスを呈する、請求項１，２又は３に記載のバスシス
テム又は画像処理装置。5. The bus line includes a wide area conductor opposed to a conductor wiring of a signal transmission line via an insulator, and exhibits a plurality of characteristic impedances by grounding / non-grounding of the wide area conductor. , 2 or 3, the bus system or the image processing apparatus. 【請求項６】前記バスラインは、各１つの信号伝送ライ
ンを、絶縁体を介して積層した複数の導体配線を含むも
のとし、それらの中どの導体配線を１つの信号の伝送に
接続するかによって複数の特性インピーダンスを呈すも
のとした、請求項１，２又は３に記載のバスシステム又
は画像処理装置。6. The bus line according to claim 1, wherein each of the signal transmission lines includes a plurality of conductor wirings stacked on each other with an insulator interposed therebetween, depending on which of the conductor wirings is connected to one signal transmission. The bus system or the image processing device according to claim 1, 2 or 3, wherein the bus system or the image processing device exhibits a plurality of characteristic impedances.