JP2001238432A - 半導体電力変換装置 - Google Patents
半導体電力変換装置Info
- Publication number
- JP2001238432A JP2001238432A JP2000049587A JP2000049587A JP2001238432A JP 2001238432 A JP2001238432 A JP 2001238432A JP 2000049587 A JP2000049587 A JP 2000049587A JP 2000049587 A JP2000049587 A JP 2000049587A JP 2001238432 A JP2001238432 A JP 2001238432A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- signal
- negative bias
- semiconductor power
- detector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【課題】正バイアス領域のゲート信号本来の特性を損な
うことなく、ゲート帰還信号を検出することにある。 【解決手段】制御器から出力されるゲート制御信号２２
がオンの時ゲート正バイアス電圧のゲート信号２５を出
力し、ゲート制御信号がオフの時ゲート負バイアス電圧
のゲート信号２５を出力して半導体素子２６を駆動する
ゲート駆動回路２０を備えた半導体電力変換装置におい
て、ゲート駆動回路２０より半導体素子２６に与えられ
るゲート信号２５が負バイアス領域の所定電圧以下とな
ったときだけ半導体素子２６がオフであることを検出し
てゲート帰還信号３２を出力し、ゲートが所定電圧以上
のときはゲート信号の流入を阻止するゲート負バイアス
検出器３３を設ける。
うことなく、ゲート帰還信号を検出することにある。 【解決手段】制御器から出力されるゲート制御信号２２
がオンの時ゲート正バイアス電圧のゲート信号２５を出
力し、ゲート制御信号がオフの時ゲート負バイアス電圧
のゲート信号２５を出力して半導体素子２６を駆動する
ゲート駆動回路２０を備えた半導体電力変換装置におい
て、ゲート駆動回路２０より半導体素子２６に与えられ
るゲート信号２５が負バイアス領域の所定電圧以下とな
ったときだけ半導体素子２６がオフであることを検出し
てゲート帰還信号３２を出力し、ゲートが所定電圧以上
のときはゲート信号の流入を阻止するゲート負バイアス
検出器３３を設ける。
Description
【０００１】
【発明の属する技術分野】本発明は、電動機または他の
負荷に必要な電力を供給する半導体電力変換装置に関す
る。
負荷に必要な電力を供給する半導体電力変換装置に関す
る。
【０００２】
【従来の技術】従来、交流電動機を負荷として駆動する
代表的な半導体電力変換装置として、図９に示すような
システム構成が採用されている。
代表的な半導体電力変換装置として、図９に示すような
システム構成が採用されている。
【０００３】図９において、１は負荷となる三相交流電
動機で、この三相交流電動機１は三相各相に対応するＵ
相正側回路２、Ｖ相正側回路３、Ｗ相正側回路４、Ｕ相
負側回路５、Ｖ相負側回路６、Ｗ相負側回路７の６つの
回路により駆動される。
動機で、この三相交流電動機１は三相各相に対応するＵ
相正側回路２、Ｖ相正側回路３、Ｗ相正側回路４、Ｕ相
負側回路５、Ｖ相負側回路６、Ｗ相負側回路７の６つの
回路により駆動される。
【０００４】また、これら各相の正、負側回路には、制
御器８よりゲート制御信号９が入力される。この制御器
８は、運転開始信号、異常検出信号等の制御信号をもと
に制御を行って、ゲート制御信号９を出力する。
御器８よりゲート制御信号９が入力される。この制御器
８は、運転開始信号、異常検出信号等の制御信号をもと
に制御を行って、ゲート制御信号９を出力する。
【０００５】各正側回路は、Ｕ相正側回路２に代表され
るように、正側主回路電位１０に接続される正側半導体
素子１１のオン、オフによって駆動電圧を制御し、また
同様に各負側回路はＵ相負側回路５に代表されるよう
に、負側主回路電位１２に接続される負側半導体素子１
３のオン、オフによって駆動電圧を制御するもので、こ
れらによって必要な電力変換が行われる。
るように、正側主回路電位１０に接続される正側半導体
素子１１のオン、オフによって駆動電圧を制御し、また
同様に各負側回路はＵ相負側回路５に代表されるよう
に、負側主回路電位１２に接続される負側半導体素子１
３のオン、オフによって駆動電圧を制御するもので、こ
れらによって必要な電力変換が行われる。
【０００６】上記正側半導体素子１１は、Ｕ相正側ゲー
ト制御信号１４をもとにＵ相正側ゲート駆動回路１５か
ら出力されるＵ相正側ゲート信号１６で駆動され、負側
半導体素子１３はＵ相負側ゲート制御信号１７をもとに
Ｕ相負側ゲート駆動回路１８から出力されるＵ相負側ゲ
ート信号１９で駆動される。
ト制御信号１４をもとにＵ相正側ゲート駆動回路１５か
ら出力されるＵ相正側ゲート信号１６で駆動され、負側
半導体素子１３はＵ相負側ゲート制御信号１７をもとに
Ｕ相負側ゲート駆動回路１８から出力されるＵ相負側ゲ
ート信号１９で駆動される。
【０００７】ところで、このような構成の半導体電力変
換装置において、ゲート駆動回路から半導体素子に与え
られるゲート信号を検証するものに、このゲート信号を
検出して正常かどうか検証する方法がある。この方法と
しては多々あり、その一つにゲート信号線にＣＴ等の検
出器を設置して直接ゲート信号に対して検出回路を設置
する必要のない間接的な方法もあるが、この方法は回路
が複雑になるため、あまり用いられていない。
換装置において、ゲート駆動回路から半導体素子に与え
られるゲート信号を検証するものに、このゲート信号を
検出して正常かどうか検証する方法がある。この方法と
しては多々あり、その一つにゲート信号線にＣＴ等の検
出器を設置して直接ゲート信号に対して検出回路を設置
する必要のない間接的な方法もあるが、この方法は回路
が複雑になるため、あまり用いられていない。
【０００８】これに対して、ゲート信号線に直接検出回
路を設置してその電圧レベルを測定する方法がある。こ
の方法の従来の構成例を図１０により説明する。
路を設置してその電圧レベルを測定する方法がある。こ
の方法の従来の構成例を図１０により説明する。
【０００９】図１０に示すように、ゲート駆動回路２０
にフォトカプラ２１を設け、このフォトカプラ２１を介
して入力される図９の制御器８からのゲート制御信号２
２がオンを示すときはゲート正バイアス電位２３を、オ
フを示すときはゲート負バイアス電位２４をゲート信号
２５として半導体素子２６にそれぞれ出力する。
にフォトカプラ２１を設け、このフォトカプラ２１を介
して入力される図９の制御器８からのゲート制御信号２
２がオンを示すときはゲート正バイアス電位２３を、オ
フを示すときはゲート負バイアス電位２４をゲート信号
２５として半導体素子２６にそれぞれ出力する。
【００１０】この場合、ゲート制御信号２２とゲート信
号２５とはフォトカプラ２１で絶縁される。
号２５とはフォトカプラ２１で絶縁される。
【００１１】このゲート駆動回路２０から出力されたゲ
ート信号２５はゲート信号検出器２９に取込まれる。こ
のゲート信号検出回路２９は、ゲート正バイアス電位２
３と負バイアス電位２４との間の電位を直列接続された
正側分圧抵抗２７と負側分圧抵抗２８により分圧し、そ
の分圧点の電位を検出レベルとしている。また、ゲート
信号検出回路２９は、ゲート信号２５の電位と検出レベ
ルとを比較するレベル検出器３０を備え、このレベル検
出器３０はゲート信号２５の電位が検出レベルより高い
場合はオン、低い場合はオフとしてゲート帰還信号３２
をフォトカプラ３１を介して図示しない制御器に出力す
る。この場合、レベル検出器３０としてはオペアンプな
どが使用される。
ート信号２５はゲート信号検出器２９に取込まれる。こ
のゲート信号検出回路２９は、ゲート正バイアス電位２
３と負バイアス電位２４との間の電位を直列接続された
正側分圧抵抗２７と負側分圧抵抗２８により分圧し、そ
の分圧点の電位を検出レベルとしている。また、ゲート
信号検出回路２９は、ゲート信号２５の電位と検出レベ
ルとを比較するレベル検出器３０を備え、このレベル検
出器３０はゲート信号２５の電位が検出レベルより高い
場合はオン、低い場合はオフとしてゲート帰還信号３２
をフォトカプラ３１を介して図示しない制御器に出力す
る。この場合、レベル検出器３０としてはオペアンプな
どが使用される。
【００１２】
【発明が解決しようとする課題】このようにゲート駆動
回路２０は、ゲート制御信号２２がオフの場合にはゲー
ト負バイアス電位２４をゲート信号２５として出力し、
逆にオンの場合はゲート正バイアス電位３２を出力す
る。このとき、ゲート制御信号２２がオンあるいはオフ
した後、ゲート信号２５のレベルの変化速度が速いこと
が望まれる。この変化速度が遅いと、半導体素子２６の
損失が増大する等の弊害が生じる。
回路２０は、ゲート制御信号２２がオフの場合にはゲー
ト負バイアス電位２４をゲート信号２５として出力し、
逆にオンの場合はゲート正バイアス電位３２を出力す
る。このとき、ゲート制御信号２２がオンあるいはオフ
した後、ゲート信号２５のレベルの変化速度が速いこと
が望まれる。この変化速度が遅いと、半導体素子２６の
損失が増大する等の弊害が生じる。
【００１３】実際に半導体素子２６がオン状態とオフ状
態との間を変化するのは、ゲート信号２５がゲート正バ
イアスの領域なので、特にこの領域での変化速度が速い
ことが要求される。
態との間を変化するのは、ゲート信号２５がゲート正バ
イアスの領域なので、特にこの領域での変化速度が速い
ことが要求される。
【００１４】しかし、従来回路のようにレベル検出器３
０にオペアンプを使用した場合、ゲート信号２５から必
ずゲート信号検出器２９に検出用の電流が流れるため、
半導体素子２６をオン、オフする電流の一部が検出に使
われ、その分ゲート信号２５の変化速度が遅くなってし
まうという問題がある。
０にオペアンプを使用した場合、ゲート信号２５から必
ずゲート信号検出器２９に検出用の電流が流れるため、
半導体素子２６をオン、オフする電流の一部が検出に使
われ、その分ゲート信号２５の変化速度が遅くなってし
まうという問題がある。
【００１５】本発明は上記のような事情に鑑みてなされ
たもので、本来のゲート特性を損なうことなく、ゲート
信号の検出を行うことができる半導体電力変換装置を提
供することを目的とする。
たもので、本来のゲート特性を損なうことなく、ゲート
信号の検出を行うことができる半導体電力変換装置を提
供することを目的とする。
【００１６】
【課題を解決するための手段】本発明は上記の目的を達
成するため、次のような手段により半導体電力変換装置
を構成する。
成するため、次のような手段により半導体電力変換装置
を構成する。
【００１７】請求項１に対応する発明は、制御器から出
力されるゲート制御信号がオンの時ゲート正バイアス電
圧のゲート信号を出力し、ゲート制御信号がオフの時ゲ
ート負バイアス電圧のゲート信号を出力して半導体素子
を駆動するゲート駆動回路を備えた半導体電力変換装置
において、前記ゲート駆動回路より前記半導体素子に与
えられるゲート信号が負バイアス領域の所定電圧以下と
なったときだけ前記半導体素子がオフであることを検出
してゲート帰還信号を出力し、ゲート信号が前記所定電
圧以上のときはゲート信号の流入を阻止するゲート負バ
イアス検出器を設ける。
力されるゲート制御信号がオンの時ゲート正バイアス電
圧のゲート信号を出力し、ゲート制御信号がオフの時ゲ
ート負バイアス電圧のゲート信号を出力して半導体素子
を駆動するゲート駆動回路を備えた半導体電力変換装置
において、前記ゲート駆動回路より前記半導体素子に与
えられるゲート信号が負バイアス領域の所定電圧以下と
なったときだけ前記半導体素子がオフであることを検出
してゲート帰還信号を出力し、ゲート信号が前記所定電
圧以上のときはゲート信号の流入を阻止するゲート負バ
イアス検出器を設ける。
【００１８】請求項２に対応する発明は、請求項１に対
応する発明の半導体電力変換装置において、ゲート負バ
イアス検出器から出力されるゲート帰還信号と制御器か
ら出力されるゲート制御信号とを記録するゲート記録手
段を設ける。
応する発明の半導体電力変換装置において、ゲート負バ
イアス検出器から出力されるゲート帰還信号と制御器か
ら出力されるゲート制御信号とを記録するゲート記録手
段を設ける。
【００１９】請求項３に対応する発明は、請求項１に対
応する発明の半導体電力変換装置において、複数の半導
体素子の各駆動回路にそれぞれ対応するゲート負バイア
ス検出器を備え、且つこれらのゲート負バイアス検出器
から出力されるゲート帰還信号を取込んで、運転前に全
てのまたは一部のゲート信号が負バイアスになっていな
いことを条件に回路の異常を検出する運転前ゲート負バ
イアス異常検出手段を設ける。
応する発明の半導体電力変換装置において、複数の半導
体素子の各駆動回路にそれぞれ対応するゲート負バイア
ス検出器を備え、且つこれらのゲート負バイアス検出器
から出力されるゲート帰還信号を取込んで、運転前に全
てのまたは一部のゲート信号が負バイアスになっていな
いことを条件に回路の異常を検出する運転前ゲート負バ
イアス異常検出手段を設ける。
【００２０】請求項４に対応する発明は、請求項１に対
応する発明の半導体電力変換装置において、ゲート負バ
イアス検出器から出力されるゲート帰還信号を取込ん
で、半導体素子の必要とするデッドタイムが確保されな
いで信号が出力されたとき、その信号を検出してデッド
タイム異常検出信号を出力するデッドタイム異常検出手
段を設ける。
応する発明の半導体電力変換装置において、ゲート負バ
イアス検出器から出力されるゲート帰還信号を取込ん
で、半導体素子の必要とするデッドタイムが確保されな
いで信号が出力されたとき、その信号を検出してデッド
タイム異常検出信号を出力するデッドタイム異常検出手
段を設ける。
【００２１】請求項５に対応する発明は、請求項１に対
応する発明の半導体電力変換装置において、ゲート負バ
イアス検出器から出力されるゲート帰還信号を取込ん
で、半導体素子が必要とする最小オンパルス幅が確保さ
れていないことを検出すると最小オンパルス異常信号を
出力する最小オンパルス異常検出手段を設ける。
応する発明の半導体電力変換装置において、ゲート負バ
イアス検出器から出力されるゲート帰還信号を取込ん
で、半導体素子が必要とする最小オンパルス幅が確保さ
れていないことを検出すると最小オンパルス異常信号を
出力する最小オンパルス異常検出手段を設ける。
【００２２】
【発明の実施の形態】以下本発明の実施の形態を図面を
参照して説明する。
参照して説明する。
【００２３】図１は本発明による電力半導体電力変換装
置の第１の実施の形態を示す１回路分のブロック図で、
図１０と同一部分には同一符号を付して説明する。
置の第１の実施の形態を示す１回路分のブロック図で、
図１０と同一部分には同一符号を付して説明する。
【００２４】図１に示すように、ゲート駆動回路２０に
フォトカプラ２１を設け、このフォトカプラ２１を介し
て入力される図９の制御器８からのゲート制御信号２２
のオン、オフに対応して、ゲート正バイアス電位２３を
オン信号として、ゲート負バイアス電位２４をオフ信号
として、ゲート信号２５を半導体素子２６にそれぞれ出
力する。
フォトカプラ２１を設け、このフォトカプラ２１を介し
て入力される図９の制御器８からのゲート制御信号２２
のオン、オフに対応して、ゲート正バイアス電位２３を
オン信号として、ゲート負バイアス電位２４をオフ信号
として、ゲート信号２５を半導体素子２６にそれぞれ出
力する。
【００２５】また、ゲート駆動回路２０にゲート負バイ
アス検出器３３を設ける。このゲート負バイアス検出器
３３は、ゲート信号２５ラインと半導体素子２６のエミ
ッタ電位３４ラインとの間に直列接続されたダイオード
３５、電流制限抵抗３６及びツェナダイオード３７とフ
ォトカプラ３１とから構成され、ゲート信号２５をツェ
ナダイオード３７でクランプし、エミッタ電位３４との
電位差でフォトカプラ３１を駆動する。また、ダイオー
ド３５と電流制限抵抗３６は、これらから構成されるゲ
ート負バイアス検出器３３の入力保護として動作する。
アス検出器３３を設ける。このゲート負バイアス検出器
３３は、ゲート信号２５ラインと半導体素子２６のエミ
ッタ電位３４ラインとの間に直列接続されたダイオード
３５、電流制限抵抗３６及びツェナダイオード３７とフ
ォトカプラ３１とから構成され、ゲート信号２５をツェ
ナダイオード３７でクランプし、エミッタ電位３４との
電位差でフォトカプラ３１を駆動する。また、ダイオー
ド３５と電流制限抵抗３６は、これらから構成されるゲ
ート負バイアス検出器３３の入力保護として動作する。
【００２６】この構成によって、ツェナダイオード３７
で規定される負バイアス領域の検出電位よりも電圧が低
く印加されたときにゲート帰還信号３２がオンとなる。
で規定される負バイアス領域の検出電位よりも電圧が低
く印加されたときにゲート帰還信号３２がオンとなる。
【００２７】図２はゲート負バイアス検出器の動作波形
の示すタイムチャートである。
の示すタイムチャートである。
【００２８】図２において、ゲート制御信号２２のオ
ン、オフに対応してゲート信号２５の電位がゲート負バ
イアス電位２４と正バイアス電位２３との間を図のよう
に変動する。
ン、オフに対応してゲート信号２５の電位がゲート負バ
イアス電位２４と正バイアス電位２３との間を図のよう
に変動する。
【００２９】この時、ツェナダイオード３７で規定され
る検出電位３８近傍でダイオード３５等のスイッチング
が生じるため、若干ゲート信号２５に波形の遅れが生じ
る。しかし、実際に半導体素子が動作するのはエミッタ
電位３４よりも電位の高い領域なので、半導体素子２６
のスイッチング特性に対する影響は小さい。
る検出電位３８近傍でダイオード３５等のスイッチング
が生じるため、若干ゲート信号２５に波形の遅れが生じ
る。しかし、実際に半導体素子が動作するのはエミッタ
電位３４よりも電位の高い領域なので、半導体素子２６
のスイッチング特性に対する影響は小さい。
【００３０】従って、半導体素子２６のスイッチング特
性に対して、本発明に係るゲート負バイアス検出器３３
の影響は殆どなくなる。
性に対して、本発明に係るゲート負バイアス検出器３３
の影響は殆どなくなる。
【００３１】また、半導体素子２６のゲート特性は、図
２中のゲート信号立上がり時間ｔｒとゲート信号立ち下
がり時間ｔｆが急峻であることが要求されるので、本回
路がゲート帰還信号３２を検出する上で、本来のゲート
特性に及ぼす悪影響を小さくできる。
２中のゲート信号立上がり時間ｔｒとゲート信号立ち下
がり時間ｔｆが急峻であることが要求されるので、本回
路がゲート帰還信号３２を検出する上で、本来のゲート
特性に及ぼす悪影響を小さくできる。
【００３２】このように第１の実施の形態によれば、正
バイアス領域のゲート信号本来の特性を損なうことな
く、ゲート帰還信号を検出できる。
バイアス領域のゲート信号本来の特性を損なうことな
く、ゲート帰還信号を検出できる。
【００３３】図３は本発明による半導体電力変換装置の
第２の実施の形態を示すブロック図である。
第２の実施の形態を示すブロック図である。
【００３４】第２の実施の形態は、図１と同一構成の各
相回路、即ちＵ相正側回路４１、Ｖ相正側回路４２、Ｗ
相正側回路４３、Ｕ相負側回路４４、Ｖ相負側回路４
５、Ｗ相負側回路４６に入力される各ゲート制御信号と
各相回路から出力される各ゲート帰還信号とをゲート信
号記録器４７で記録するようにしたものである。
相回路、即ちＵ相正側回路４１、Ｖ相正側回路４２、Ｗ
相正側回路４３、Ｕ相負側回路４４、Ｖ相負側回路４
５、Ｗ相負側回路４６に入力される各ゲート制御信号と
各相回路から出力される各ゲート帰還信号とをゲート信
号記録器４７で記録するようにしたものである。
【００３５】従って、上記第２の実施の形態によれば、
負バイアス領域を利用して検出したゲート帰還信号とゲ
ート制御信号とをゲート信号記録器４７に記録し、これ
らのデータを事後検証することにより、故障時の原因が
ゲート信号の異常によるものかどうかを判別することが
できる。
負バイアス領域を利用して検出したゲート帰還信号とゲ
ート制御信号とをゲート信号記録器４７に記録し、これ
らのデータを事後検証することにより、故障時の原因が
ゲート信号の異常によるものかどうかを判別することが
できる。
【００３６】図４は本発明による半導体電力変換装置の
第３の実施の形態における要部を示すブロック図であ
る。
第３の実施の形態における要部を示すブロック図であ
る。
【００３７】第３の実施の形態は、運転前において全て
のゲートをオフとしたとき、図１に示す各相回路のゲー
ト負バイアス検出器３３から出力されるゲート帰還信号
３２を運転前ゲート負バイアス異常検出器５１に入力
し、全て正常にゲートオフを示しているかどうかを検証
し、異常時に運転前ゲート負バイアス異常検出信号５３
を出力するようにしたものである。この場合、各ゲート
帰還信号３２はナンド回路５２に入力され、いずれか一
つのゲート帰還信号３２がオフでないことを示すと運転
前ゲート負バイアス異常検出信号５３を出力する。
のゲートをオフとしたとき、図１に示す各相回路のゲー
ト負バイアス検出器３３から出力されるゲート帰還信号
３２を運転前ゲート負バイアス異常検出器５１に入力
し、全て正常にゲートオフを示しているかどうかを検証
し、異常時に運転前ゲート負バイアス異常検出信号５３
を出力するようにしたものである。この場合、各ゲート
帰還信号３２はナンド回路５２に入力され、いずれか一
つのゲート帰還信号３２がオフでないことを示すと運転
前ゲート負バイアス異常検出信号５３を出力する。
【００３８】このような構成の半導体電力変換装置にお
いて、運転前の状態では全てのゲート信号２５はオフの
状態となる。従って、回路が正常な場合は全てのゲート
信号２５のレベルはゲート負バイアス電位２４であるは
ずであり、これ以外の状態では回路の故障が推定され
る。この状態で運転を開始すると、正常に動作できない
ばかりでなく、故障している回路以外に被害が拡大する
恐れがあるため、運転してはならない。
いて、運転前の状態では全てのゲート信号２５はオフの
状態となる。従って、回路が正常な場合は全てのゲート
信号２５のレベルはゲート負バイアス電位２４であるは
ずであり、これ以外の状態では回路の故障が推定され
る。この状態で運転を開始すると、正常に動作できない
ばかりでなく、故障している回路以外に被害が拡大する
恐れがあるため、運転してはならない。
【００３９】従って、運転前の状態でゲート帰還信号３
２を運転前ゲート負バイアス異常検出器５１に入力し、
ＮＡＮＤ回路５２で全てのゲート帰還信号３２がゲート
オフを示していれば正常と判定し、一つでもゲート帰還
信号がゲートオフでなければ運転前ゲート負バイアス異
常検出信号５３を出力して運転を開始させないようなイ
ンターロックをかける。
２を運転前ゲート負バイアス異常検出器５１に入力し、
ＮＡＮＤ回路５２で全てのゲート帰還信号３２がゲート
オフを示していれば正常と判定し、一つでもゲート帰還
信号がゲートオフでなければ運転前ゲート負バイアス異
常検出信号５３を出力して運転を開始させないようなイ
ンターロックをかける。
【００４０】このように第３の実施の形態によれば、運
転前の状態において、全ゲート信号オフの健全性を、負
バイアス領域を利用したゲート帰還信号を用いること
で、実際に正常な負バイアスレベルが印加されているか
を検証することができる。
転前の状態において、全ゲート信号オフの健全性を、負
バイアス領域を利用したゲート帰還信号を用いること
で、実際に正常な負バイアスレベルが印加されているか
を検証することができる。
【００４１】図５は本発明による半導体電力変換装置の
第４の実施の形態の要部を示すブロック図である。
第４の実施の形態の要部を示すブロック図である。
【００４２】第４の実施の形態では、図１に示す各相回
路の正側ゲート負バイアス検出器３３ａより出力される
正側ゲート帰還信号３２ａと負側ゲート負バイアス検出
器３３ｂの負側ゲート帰還信号３２ｂをデッドタイム異
常検出器６１に入力して、正側ゲート帰還信号３２ａと
負側ゲート帰還信号３２ｂとを相互に監視し、各ゲート
のデッドタイムが必要最小限確保されない場合にデッド
タイム異常検出信号６２を出力するようにしたものであ
る。
路の正側ゲート負バイアス検出器３３ａより出力される
正側ゲート帰還信号３２ａと負側ゲート負バイアス検出
器３３ｂの負側ゲート帰還信号３２ｂをデッドタイム異
常検出器６１に入力して、正側ゲート帰還信号３２ａと
負側ゲート帰還信号３２ｂとを相互に監視し、各ゲート
のデッドタイムが必要最小限確保されない場合にデッド
タイム異常検出信号６２を出力するようにしたものであ
る。
【００４３】上記デッドタイム異常検出器６１は、正側
ゲート帰還信号３２ａが入力されるデッドタイム異常検
出用正側ワンショット回路６３、負側ゲート帰還信号３
２ｂが入力されるデッドタイム異常検出用負側ワンショ
ット回路６４、デッドタイム異常検出用正側ワンショッ
ト回路６３の出力が一方の入力端に、負側ゲート帰還信
号３２ｂが他方のインヒビット端に加えられる第１のイ
ンヒビット回路６５、デッドタイム異常検出用負側ワン
ショット回路６５の出力が一方の入力端に、正側ゲート
帰還信号３２ａが他方のインヒビット端に加えられる第
２のインヒビット回路６６、これら第１のインヒビット
回路６５及び第２のインヒビット回路６６の出力の論理
和をデットタイム異常検出信号６２として送出するオア
回路６７から構成されている。
ゲート帰還信号３２ａが入力されるデッドタイム異常検
出用正側ワンショット回路６３、負側ゲート帰還信号３
２ｂが入力されるデッドタイム異常検出用負側ワンショ
ット回路６４、デッドタイム異常検出用正側ワンショッ
ト回路６３の出力が一方の入力端に、負側ゲート帰還信
号３２ｂが他方のインヒビット端に加えられる第１のイ
ンヒビット回路６５、デッドタイム異常検出用負側ワン
ショット回路６５の出力が一方の入力端に、正側ゲート
帰還信号３２ａが他方のインヒビット端に加えられる第
２のインヒビット回路６６、これら第１のインヒビット
回路６５及び第２のインヒビット回路６６の出力の論理
和をデットタイム異常検出信号６２として送出するオア
回路６７から構成されている。
【００４４】ところで、正側ゲート信号２５ａと負側ゲ
ート信号２５ｂが交互にオン、オフする間に、両方とも
オフ状態となるデッドタイムがある。この時間が確保さ
れていない場合には、装置故障に至る場合があるが、上
記のような構成の半導体電力変換装置とすれば、その異
常を検出することができる。
ート信号２５ｂが交互にオン、オフする間に、両方とも
オフ状態となるデッドタイムがある。この時間が確保さ
れていない場合には、装置故障に至る場合があるが、上
記のような構成の半導体電力変換装置とすれば、その異
常を検出することができる。
【００４５】即ち、図５において、正側ゲート負バイア
ス検出器３２ａと負側ゲート負バイアス検出器３３ｂと
で、正側ゲート信号２５ａと負側ゲート信号２５ｂとを
検出し、正側ゲート帰還信号３２ａと負側ゲート帰還信
号３２ｂとを出力する。
ス検出器３２ａと負側ゲート負バイアス検出器３３ｂと
で、正側ゲート信号２５ａと負側ゲート信号２５ｂとを
検出し、正側ゲート帰還信号３２ａと負側ゲート帰還信
号３２ｂとを出力する。
【００４６】また、デッドタイム異常検出用正側ワンシ
ョット回路６３及びデッドタイム異常検出用負側ワンシ
ョット回路６４では、これらの立上がりを検出し、一定
時間オン信号を出力し、第１のインヒビット回路６５、
第２のインヒビット回路６６及びオア回路６７の論理回
路の条件が満たされるとデットタイム異常検出信号６２
を出力する。
ョット回路６３及びデッドタイム異常検出用負側ワンシ
ョット回路６４では、これらの立上がりを検出し、一定
時間オン信号を出力し、第１のインヒビット回路６５、
第２のインヒビット回路６６及びオア回路６７の論理回
路の条件が満たされるとデットタイム異常検出信号６２
を出力する。
【００４７】図６は上記デッドタイム異常検出器の動作
波形を示すタイムチャートである。
波形を示すタイムチャートである。
【００４８】従って、このタイムチャートから分るよう
に、デッドタイム異常検出用正側ワンショット回路６３
及びデッドタイム異常検出用負側ワンショット回路６４
とで規定される、必要なデッドタイムが確保されずに信
号が出力された場合は、そのことを検出することができ
る。
に、デッドタイム異常検出用正側ワンショット回路６３
及びデッドタイム異常検出用負側ワンショット回路６４
とで規定される、必要なデッドタイムが確保されずに信
号が出力された場合は、そのことを検出することができ
る。
【００４９】また、この異常検出信号をラッチすること
で、故障の情報を維持することができる。
で、故障の情報を維持することができる。
【００５０】このように第４の実施の形態によれば、負
バイアス領域を利用したゲート帰還信号をゲートのオ
ン、オフのロジック信号に利用することで、デットタイ
ムが正常に確保されているかを検出することができる。
バイアス領域を利用したゲート帰還信号をゲートのオ
ン、オフのロジック信号に利用することで、デットタイ
ムが正常に確保されているかを検出することができる。
【００５１】図７は本発明による半導体電力変換装置の
第５の実施の形態の要部を示すブロック図である。
第５の実施の形態の要部を示すブロック図である。
【００５２】第５の実施の形態では、ゲート信号２５の
入力を受けてゲート負バイアス検出器３３より出力され
るゲート帰還信号３２を最小オンパルス幅異常検出器７
１に与え、ゲート帰還信号３２のオンパルスが必要最小
限確保されない場合に最小オンパルス異常検出信号７２
を出力するようにしたものである。
入力を受けてゲート負バイアス検出器３３より出力され
るゲート帰還信号３２を最小オンパルス幅異常検出器７
１に与え、ゲート帰還信号３２のオンパルスが必要最小
限確保されない場合に最小オンパルス異常検出信号７２
を出力するようにしたものである。
【００５３】上記最小オンパルス幅異常検出器７１は、
ゲート帰還信号３２の立ち下がりを検出し、一定時間の
オン信号を出力する最小オンパルス幅異常検出用ワンシ
ョット回路７２と、この最小オンパルス幅異常検出用ワ
ンショット回路７２の出力とゲート帰還信号３２との論
理積をとり、その条件が満たされると最小オンパルス幅
異常検出信号７３を出力するアンド回路７４とから構成
されている。
ゲート帰還信号３２の立ち下がりを検出し、一定時間の
オン信号を出力する最小オンパルス幅異常検出用ワンシ
ョット回路７２と、この最小オンパルス幅異常検出用ワ
ンショット回路７２の出力とゲート帰還信号３２との論
理積をとり、その条件が満たされると最小オンパルス幅
異常検出信号７３を出力するアンド回路７４とから構成
されている。
【００５４】ところで、半導体素子２６は半導体電力変
換装置で使用される場合、その点弧している間のオンパ
ルス幅について、最小値の規定がある。これに反して点
弧、消弧を行った場合には装置故障に至ることがある
が、上記のような構成の半導体電力変換装置とすれば、
その異常を検出することができる。
換装置で使用される場合、その点弧している間のオンパ
ルス幅について、最小値の規定がある。これに反して点
弧、消弧を行った場合には装置故障に至ることがある
が、上記のような構成の半導体電力変換装置とすれば、
その異常を検出することができる。
【００５５】即ち、図７において、各相のゲート負バイ
アス検出器３３でゲート信号２５を検出し、ゲート帰還
信号３２を最小オンパルス幅異常検出器７１に与える。
最小オンパルス幅異常検出器７１では、最小オンパルス
幅異常検出用ワンショット回路７３により、ゲート帰還
信号の立ち下がりを検出し、一定時間オン信号を出力
し、アンド回路７４により最小オンパルス幅異常検出用
ワンショット回路７３の出力とゲート帰還信号３２との
論理積出力を最小オンパルス幅異常検出信号７２として
出力する。
アス検出器３３でゲート信号２５を検出し、ゲート帰還
信号３２を最小オンパルス幅異常検出器７１に与える。
最小オンパルス幅異常検出器７１では、最小オンパルス
幅異常検出用ワンショット回路７３により、ゲート帰還
信号の立ち下がりを検出し、一定時間オン信号を出力
し、アンド回路７４により最小オンパルス幅異常検出用
ワンショット回路７３の出力とゲート帰還信号３２との
論理積出力を最小オンパルス幅異常検出信号７２として
出力する。
【００５６】図８は上記最小オンパルス幅異常検出器の
動作波形を示すタイムチャートである。
動作波形を示すタイムチャートである。
【００５７】このタイムチャートから分るように、最小
オンパルス幅異常検出用ワンショット回路７３で規定さ
れる、必要な最小オンパルス幅が確保されずに信号が出
力された場合は、その信号を検出することができる。
オンパルス幅異常検出用ワンショット回路７３で規定さ
れる、必要な最小オンパルス幅が確保されずに信号が出
力された場合は、その信号を検出することができる。
【００５８】また、この異常検出信号をラッチすること
で、故障の情報を維持することができる。
で、故障の情報を維持することができる。
【００５９】このように第５の実施の形態によれば、負
バイアス領域を利用したゲート帰還信号をゲートのオ
ン、オフのロジック信号に利用することで、最小オンパ
ルス幅が正常に確保されているかを検出することができ
る。
バイアス領域を利用したゲート帰還信号をゲートのオ
ン、オフのロジック信号に利用することで、最小オンパ
ルス幅が正常に確保されているかを検出することができ
る。
【００６０】
【発明の効果】以上述べたように本発明によれば、負バ
イアス領域を利用してゲート帰還信号を検出することに
より、正バイアス領域のゲート信号本来の特性を損なう
ことなく、ゲート帰還信号を検出できる半導体電力変換
装置を提供することができる。
イアス領域を利用してゲート帰還信号を検出することに
より、正バイアス領域のゲート信号本来の特性を損なう
ことなく、ゲート帰還信号を検出できる半導体電力変換
装置を提供することができる。
【図１】本発明のによる半導体電力変換装置の第１の実
施の形態を示すブロック図。
施の形態を示すブロック図。
【図２】同実施の形態において、ゲート負バイアス検出
器の動作波形を示すタイムチャート。
器の動作波形を示すタイムチャート。
【図３】本発明のによる半導体電力変換装置の第２の実
施の形態を示すブロック図。
施の形態を示すブロック図。
【図４】本発明のによる半導体電力変換装置の第３の実
施の形態における要部を示すブロック図。
施の形態における要部を示すブロック図。
【図５】本発明による半導体電力変換装置の第４の実施
の形態における要部を示すブロック図。
の形態における要部を示すブロック図。
【図６】同実施の形態におけるデッドタイム異常検出器
の動作波形を示すタイムチャート。
の動作波形を示すタイムチャート。
【図７】本発明のによる半導体電力変換装置の第５の実
施の形態における要部を示すブロック図。
施の形態における要部を示すブロック図。
【図８】同実施の形態における最小オンパルス幅異常検
出器の動作波形を示すタイムチャート。
出器の動作波形を示すタイムチャート。
【図９】半導体電力変換装置と周辺機器とで構成される
システムの全体構成図。
システムの全体構成図。
【図１０】従来の電力変換装置の各相回路に対応させて
設けられるゲート信号検出器を示すブロック図。
設けられるゲート信号検出器を示すブロック図。
２０……ゲート駆動回路 ２１，３１……フォトカプラ ２２……ゲート制御信号 ２３……ゲート正バイアス電位 ２４……ゲート負バイアス電位 ２５……ゲート信号 ２５ａ……正側ゲート信号 ２５ｂ……負側ゲート信号 ２６……半導体素子 ３２……ゲート帰還信号 ３２ａ……正側ゲート帰還信号 ３２ｂ……負側ゲート帰還信号 ３３……ゲート負バイアス検出器 ３３ａ……正側ゲート負バイアス検出器 ３３ｂ……負側ゲート負バイアス検出器 ３４……エミッタ電位 ３５……ダイオード ３６……電流制限抵抗 ３７……ツェナダイオード ３８……検出電位 ４１，４２，４３……Ｕ相，Ｖ相，Ｗ相正側回路 ４４，４５，４６……Ｕ相，Ｖ相，Ｗ相負側回路 ４７……ゲート信号記録器 ５１……運転前ゲート負バイアス異常検出器 ５２……ナンド回路 ５３……運転前ゲート負バイアス異常検出信号 ６１……デッドタイム異常検出器 ６２……デッドタイム異常検出信号 ６３……デッドタイム異常検出用正側ワンショット回路 ６４……デッドタイム異常検出用負側ワンショット回路 ６５，６６……インヒビット回路 ６７……オア回路 ７１……最小オンパルス幅異常検出器 ７２……最小オンパルス幅異常検出用ワンショット回路 ７３……最小オンパルス幅異常検出信号 ７４……アンド回路
Claims (5)
- 【請求項１】 制御器から出力されるゲート制御信号が
オンの時ゲート正バイアス電圧のゲート信号を出力し、
ゲート制御信号がオフの時ゲート負バイアス電圧のゲー
ト信号を出力して半導体素子を駆動するゲート駆動回路
を備えた半導体電力変換装置において、 前記ゲート駆動回路より前記半導体素子に与えられるゲ
ート信号が負バイアス領域の所定電圧以下となったとき
だけ前記半導体素子がオフであることを検出してゲート
帰還信号を出力し、ゲート信号が前記所定電圧以上のと
きはゲート信号の流入を阻止するゲート負バイアス検出
器を設けたことを特徴とする半導体電力変換装置。 - 【請求項２】 請求項１記載の半導体電力変換装置にお
いて、 ゲート負バイアス検出器から出力されるゲート帰還信号
と制御器から出力されるゲート制御信号とを記録するゲ
ート記録手段を設けたことを特徴とする半導体電力変換
装置。 - 【請求項３】 請求項１記載の半導体電力変換装置にお
いて、 複数の半導体素子の各駆動回路にそれぞれ対応するゲー
ト負バイアス検出器を備え、且つこれらのゲート負バイ
アス検出器から出力されるゲート帰還信号を取込んで、
運転前に全てのまたは一部のゲート信号が負バイアスに
なっていないことを条件に回路の異常を検出する運転前
ゲート負バイアス異常検出手段を設けたことを特徴とす
る半導体電力変換装置。 - 【請求項４】 請求項１記載の半導体電力変換装置にお
いて、 ゲート負バイアス検出器から出力されるゲート帰還信号
を取込んで、半導体素子の必要とするデッドタイムが確
保されないで信号が出力されたとき、その信号を検出し
てデッドタイム異常検出信号を出力するデッドタイム異
常検出手段を設けたことを特徴とする半導体電力変換装
置。 - 【請求項５】 請求項１記載の半導体電力変換装置にお
いて、 ゲート負バイアス検出器から出力されるゲート帰還信号
を取込んで、半導体素子が必要とする最小オンパルス幅
が確保されていないことを検出すると最小オンパルス異
常信号を出力する最小オンパルス異常検出手段を設けた
ことを特徴とする半導体電力変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000049587A JP2001238432A (ja) | 2000-02-25 | 2000-02-25 | 半導体電力変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000049587A JP2001238432A (ja) | 2000-02-25 | 2000-02-25 | 半導体電力変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001238432A true JP2001238432A (ja) | 2001-08-31 |
Family
ID=18571502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000049587A Pending JP2001238432A (ja) | 2000-02-25 | 2000-02-25 | 半導体電力変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001238432A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006042557A (ja) * | 2004-07-29 | 2006-02-09 | Hitachi Ltd | 電力変換装置 |
| JP2007185024A (ja) * | 2006-01-05 | 2007-07-19 | Hitachi Ltd | スイッチング素子の駆動装置 |
| JP2008054375A (ja) * | 2006-08-22 | 2008-03-06 | Hitachi Ltd | 電力変換装置及びその異常検出方法 |
| JP2009165348A (ja) * | 2009-04-01 | 2009-07-23 | Hitachi Ltd | 電力変換装置及びその異常検出方法 |
| JP2013051547A (ja) * | 2011-08-31 | 2013-03-14 | Renesas Electronics Corp | 半導体集積回路及びそれを備えた駆動装置 |
| DE102013224800A1 (de) * | 2013-12-04 | 2015-06-11 | Robert Bosch Gmbh | Schaltungsanordnung, Verfahren zum Betreiben |
| CN112567611A (zh) * | 2018-10-26 | 2021-03-26 | 欧姆龙株式会社 | 开关元件的驱动电路和开关电路 |
-
2000
- 2000-02-25 JP JP2000049587A patent/JP2001238432A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006042557A (ja) * | 2004-07-29 | 2006-02-09 | Hitachi Ltd | 電力変換装置 |
| JP4488824B2 (ja) * | 2004-07-29 | 2010-06-23 | 株式会社日立製作所 | 電力変換装置 |
| JP2007185024A (ja) * | 2006-01-05 | 2007-07-19 | Hitachi Ltd | スイッチング素子の駆動装置 |
| JP2008054375A (ja) * | 2006-08-22 | 2008-03-06 | Hitachi Ltd | 電力変換装置及びその異常検出方法 |
| JP2009165348A (ja) * | 2009-04-01 | 2009-07-23 | Hitachi Ltd | 電力変換装置及びその異常検出方法 |
| JP2013051547A (ja) * | 2011-08-31 | 2013-03-14 | Renesas Electronics Corp | 半導体集積回路及びそれを備えた駆動装置 |
| JP2015149731A (ja) * | 2011-08-31 | 2015-08-20 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| DE102013224800A1 (de) * | 2013-12-04 | 2015-06-11 | Robert Bosch Gmbh | Schaltungsanordnung, Verfahren zum Betreiben |
| US9819298B2 (en) | 2013-12-04 | 2017-11-14 | Robert Bosch Gmbh | Circuit arrangement and operating method |
| CN112567611A (zh) * | 2018-10-26 | 2021-03-26 | 欧姆龙株式会社 | 开关元件的驱动电路和开关电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5452551B2 (ja) | 電力変換装置及び電力変換システム | |
| US5880918A (en) | Method and device for monitoring the serviceability of a load | |
| US20110058826A1 (en) | Apparatus and method to protect half or full bridge circuit including first switching unit and second switching unit in image forming apparatus performing induction heating | |
| JP2001238432A (ja) | 半導体電力変換装置 | |
| US10479402B2 (en) | Method for supplying an inductive load | |
| JP2002369498A (ja) | 電力用半導体素子のゲート駆動回路 | |
| US10998836B2 (en) | System and method of driving motor | |
| US7701738B2 (en) | Supply unit for a driver circuit and method for operating same | |
| JP2007336665A (ja) | ゲート駆動装置およびそれを備えた電力変換装置 | |
| KR20040081176A (ko) | 부하의 고장 진단 방법 및 장치, 및 부하의 고장 처리방법 및 장치 | |
| JP2007013024A (ja) | 半導体集積回路装置 | |
| JPH06233402A (ja) | 電気自動車の駆動制御回路 | |
| JP2003079129A (ja) | ゲート駆動回路とそれを用いた電力変換器 | |
| JP3365808B2 (ja) | モータ駆動制御回路、モータ駆動制御回路を備えた装置、及びモータ駆動制御方法 | |
| JP2010107341A (ja) | 電源回路 | |
| JPH0640756B2 (ja) | ステツピングモ−タの異常検知装置 | |
| JPH09182463A (ja) | 電圧形インバータのアーム短絡検出装置 | |
| JPH09312555A (ja) | スイッチング回路用制御装置及びインバータ装置 | |
| JPH10337029A (ja) | サイリスタ変換器 | |
| US11777438B2 (en) | Motor drive device | |
| JP7145435B2 (ja) | 遮断回路診断装置、モータ制御装置及び遮断回路診断方法 | |
| JP3245728B2 (ja) | 電力変換装置 | |
| JPH053680A (ja) | Ｉｇｂｔインバータの過電流保護回路 | |
| KR20150139798A (ko) | 검출 장치와 전기 부하장치 사이의 공급 라인에서의 차단을 검출하기 위한 검출 장치 및 방법 | |
| JPH08317686A (ja) | ブラシレスモータの制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040623 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040629 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040924 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041109 |