JP2001237446A - Thin-film polycrystalline silicon, silicon-based photoelectric conversion element and its manufacturing method - Google Patents
Thin-film polycrystalline silicon, silicon-based photoelectric conversion element and its manufacturing methodInfo
- Publication number
- JP2001237446A JP2001237446A JP2000046298A JP2000046298A JP2001237446A JP 2001237446 A JP2001237446 A JP 2001237446A JP 2000046298 A JP2000046298 A JP 2000046298A JP 2000046298 A JP2000046298 A JP 2000046298A JP 2001237446 A JP2001237446 A JP 2001237446A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- metal
- silicon
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、薄膜多結晶シリコ
ン、シリコン系光電変換素子、及びその製造方法に関す
る。The present invention relates to a thin-film polycrystalline silicon, a silicon-based photoelectric conversion element, and a method for manufacturing the same.
【０００２】[0002]
【従来の技術】薄膜太陽電池や薄膜トランジスタの製造
プロセスを簡素化するため、製造コストを低減化するた
め、および性能及び信頼性向上のために、薄膜多結晶シ
リコンがこれらのデバイスに採用されている。2. Description of the Related Art Thin-film polycrystalline silicon is used in thin-film solar cells and thin-film transistors in these devices in order to simplify the manufacturing process, reduce manufacturing costs, and improve performance and reliability. .
【０００３】薄膜多結晶シリコンは、ＣＶＤ法やスパッ
タリング法を用いて基板上に直接堆積させるか、又は同
様のプロセスで一旦アモルファス膜を基板上に堆積させ
た後に熱アニールやレーザーアニールを行なうことによ
って結晶化して形成される。[0003] Thin-film polycrystalline silicon is deposited directly on a substrate by using a CVD method or a sputtering method, or by performing a thermal anneal or a laser anneal after depositing an amorphous film on a substrate once by a similar process. It is formed by crystallization.
【０００４】[0004]
【発明が解決しようとする課題】しかし、前者の方法で
形成された薄膜多結晶シリコンは、結晶化率が低く、結
晶粒子が小さいので、半導体物性の重要なパラメータで
ある移動度が単結晶のそれに比べると小さい。However, the thin film polycrystalline silicon formed by the former method has a low crystallization rate and small crystal grains, so that the mobility, which is an important parameter of the physical properties of the semiconductor, is a single crystal. Smaller than that.
【０００５】一方、後者の方法で形成された薄膜多結晶
シリコンは、結晶化率をある程度高くはできるが、高温
の熱処理にさらされるためにガラス、セラミックス、金
属、樹脂などの安価な基板上に形成することができな
い。ガラス等の安価な基板上に薄膜多結晶シリコンを製
膜する場合は、少なくとも５５０℃以下の低温プロセス
とする必要がある。On the other hand, the thin-film polycrystalline silicon formed by the latter method can have a high crystallization rate to some extent, but is exposed to a high-temperature heat treatment, so that it can be formed on an inexpensive substrate such as glass, ceramics, metal or resin. Cannot be formed. When thin-film polycrystalline silicon is formed on an inexpensive substrate such as glass, a low-temperature process of at least 550 ° C. is required.
【０００６】本発明は上記の課題を解決するためになさ
れたものであって、ガラス、セラミックス、金属、樹脂
などの安価な基板上に低温プロセスで結晶化率の高い薄
膜多結晶シリコンを形成することができる薄膜多結晶シ
リコン、シリコン系光電変換素子、及びその製造方法を
提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and forms a thin film polycrystalline silicon having a high crystallization rate by a low-temperature process on an inexpensive substrate such as glass, ceramics, metal, or resin. It is an object of the present invention to provide a thin-film polycrystalline silicon, a silicon-based photoelectric conversion element, and a method for manufacturing the same.
【０００７】[0007]
【課題を解決するための手段】本発明に係る薄膜多結晶
シリコンは、ガラス、セラミックス、金属、透明導電膜
又は金属若しくは合金を薄膜として表面に形成したガラ
ス、透明導電膜又は金属若しくは合金を薄膜として表面
に形成したセラミックス、および透明導電膜又は金属若
しくは合金を薄膜として表面に形成した樹脂からなる群
から選ばれた基板上に積層形成され、金属、合金、金属
酸化物およびシリコンのいずれかからなる結晶核下地層
としての第１の層と、この第１の層の上に積層形成さ
れ、シリコンからなる結晶核層としての第２の層と、こ
の第２の層の上に５００℃以下の製膜プロセスを用いて
積層形成された多結晶シリコンからなる第３の層と、を
具備することを特徴とする。According to the present invention, there is provided a thin-film polycrystalline silicon comprising a glass, a transparent conductive film or a metal or an alloy formed on the surface of a glass, a ceramic, a metal, a transparent conductive film or a metal or an alloy as a thin film. As a ceramic formed on the surface, and a transparent conductive film or a metal or an alloy is formed on a substrate selected from the group consisting of a resin formed on the surface as a thin film, and is formed of any of a metal, an alloy, a metal oxide and silicon. A first layer as a crystal nucleus underlayer, a second layer as a crystal nucleus layer formed on the first layer and formed of silicon, and 500 ° C. or lower on the second layer. And a third layer made of polycrystalline silicon formed by lamination using the film forming process described above.
【０００８】第１の層（結晶核下地層）は、例えばＩＴ
Ｏのような透明導電膜からなり、化学蒸着法、熱ＣＶＤ
法、イオンプレーティング法、スパッタリング法などの
製膜方法を用いて形成される。The first layer (crystal nucleus underlayer) is made of, for example, IT
Made of transparent conductive film like O, chemical vapor deposition, thermal CVD
It is formed using a film forming method such as a method, an ion plating method, and a sputtering method.
【０００９】第２の層（結晶核層）は、その膜厚が１０
ｎｍ以上で１０００ｎｍ以下であり、かつ体積結晶化率
が７０％以上であり、かつ（２２０）面に優先的に配向
していることが好ましい。ここで「結晶核層」とは、一
部に非晶質のアモルファスを含む結晶を主体とする層を
意味するものとする。The second layer (crystal nucleus layer) has a thickness of 10
It is preferable that the thickness is not less than 1000 nm and not more than 1000 nm, the volume crystallization ratio is not less than 70%, and the (220) plane is preferentially oriented. Here, the “crystal nucleus layer” means a layer mainly composed of a crystal partially containing amorphous.
【００１０】第３の層（多結晶シリコン膜）は、その体
積結晶化率が７０％以上であり、かつ（２２０）面に優
先的に配向していることが好ましい。The third layer (polycrystalline silicon film) preferably has a volume crystallization ratio of 70% or more and is preferentially oriented in the (220) plane.
【００１１】本発明に係る薄膜多結晶シリコンの製造方
法は、ガラス、セラミックス、金属、透明導電膜又は金
属若しくは合金を薄膜として表面に形成したガラス、透
明導電膜又は金属若しくは合金を薄膜として表面に形成
したセラミックス、および透明導電膜又は金属若しくは
合金を薄膜として表面に形成した樹脂からなる群から選
ばれた基板を化学蒸着、熱CVD法、イオンプレーティン
グ法、スパッタリング法などの製膜方法により金属、合
金、金属酸化物およびシリコンのいずれかからなる結晶
核下地層としての第１の層を前記基板上に積層形成する
工程（ａ）と、シリコンからなる結晶核層としての第２
の層を前記第１の層の上に積層形成する工程（ｂ）と、
この第２の層の上に５００℃以下の製膜プロセスを用い
て多結晶シリコンからなる第３の層を積層形成する工程
（ｃ）と、を具備することを特徴とする。The method for producing thin-film polycrystalline silicon according to the present invention is characterized in that a glass, a transparent conductive film or a metal or an alloy is formed as a thin film on a surface of a glass, a ceramic, a metal, a transparent conductive film or a metal or an alloy as a thin film. A substrate selected from the group consisting of formed ceramics and a transparent conductive film or a resin formed on the surface of a metal or alloy as a thin film is coated with a metal by a film forming method such as chemical vapor deposition, thermal CVD, ion plating, or sputtering. (A) laminating a first layer as a crystal nucleus underlayer made of any one of an alloy, a metal oxide and silicon on the substrate, and forming a second layer as a crystal nucleus layer made of silicon.
(B) laminating and forming a layer on the first layer;
And (c) forming a third layer made of polycrystalline silicon on the second layer by using a film forming process at 500 ° C. or lower.
【００１２】上記工程（ｂ）では電子ビーム励起プラズ
マ法を用いて第２の層となる結晶核層を形成し、かつ上
記工程（ｃ）ではラダー状の放電電極を用いるプラズマ
ＣＶＤ法を用いて第３の層となる多結晶シリコン層を形
成することが好ましい。In the step (b), a crystal nucleus layer serving as a second layer is formed using an electron beam excited plasma method, and in the step (c), a plasma CVD method using a ladder-like discharge electrode is used. It is preferable to form a polycrystalline silicon layer serving as a third layer.
【００１３】上記工程（ｂ）では、電子ビームのエネル
ギーを２０ｅＶ以上２００ｅＶ以下の範囲とし、基板の
温度を５００℃以下とし、水素に対するシラン系ガスの
流量比を.０．５%以上２０%以下の範囲とし、圧力を0.5
mTorr以上50mTorr以下とすることが好ましい。In the step (b), the energy of the electron beam is in the range of 20 eV to 200 eV, the temperature of the substrate is 500 ° C. or less, and the flow ratio of the silane-based gas to hydrogen is 0.5% to 20%. And a pressure of 0.5
It is preferable that the pressure is not less than mTorr and not more than 50 mTorr.
【００１４】上記工程（ｃ）では、水素に対するシラン
ＳｉＨ4の流量比を０．５％以上２０％以下の範囲と
し、ラダー状の放電電極の放電周波数を５０ＭＨｚ以上
３００ＭＨｚ以下の範囲とし、圧力を０．１Ｔｏｒｒ以
上５Ｔｏｒｒ以下の範囲とし、基板の温度を５００℃以
下とすることが好ましい。In the above step (c), the flow rate ratio of silane SiH 4 to hydrogen is set in the range of 0.5% to 20%, the discharge frequency of the ladder-shaped discharge electrode is set in the range of 50 MHz to 300 MHz, and the pressure is increased. It is preferable that the temperature be in the range of 0.1 Torr or more and 5 Torr or less, and the temperature of the substrate be 500 ° C. or less.
【００１５】本発明に係るシリコン系光電変換素子は、
ガラス、セラミックス、金属、透明導電膜又は金属若し
くは合金を薄膜として表面に形成したガラス、透明導電
膜又は金属若しくは合金を薄膜として表面に形成したセ
ラミックス、および透明導電膜又は金属若しくは合金を
薄膜として表面に形成した樹脂からなる群から選ばれた
基板上に積層形成され、金属、合金、金属酸化物および
シリコンのいずれかからなる結晶核下地層としての第１
の層と、この第１の層の上に積層形成され、シリコンか
らなる結晶核層としての第２の層と、この第２の層の上
に５００℃以下の製膜プロセスを用いて積層形成された
膜厚０．５μｍ以上１０μｍ以下の多結晶シリコンから
なり、発電層として用いられる第３の層と、を具備する
ことを特徴とする。[0015] The silicon-based photoelectric conversion element according to the present invention comprises:
Glass, ceramic, metal, transparent conductive film or glass formed on the surface as a thin film of metal or alloy, transparent conductive film or ceramic formed on the surface as a thin film of metal or alloy, and transparent conductive film or metal or alloy as a thin film on the surface A first layer serving as a crystal nucleus base layer formed of any one of a metal, an alloy, a metal oxide and silicon on a substrate selected from the group consisting of
And a second layer as a crystal nucleus layer made of silicon, which is formed on the first layer by lamination, and formed on the second layer by a film forming process at 500 ° C. or less. A third layer which is made of polycrystalline silicon having a thickness of 0.5 μm or more and 10 μm or less and is used as a power generation layer.
【００１６】本発明に係るシリコン系光電変換素子の製
造方法は、ガラス、セラミックス、金属、透明導電膜又
は金属若しくは合金を薄膜として表面に形成したガラ
ス、透明導電膜又は金属若しくは合金を薄膜として表面
に形成したセラミックス、および透明導電膜又は金属若
しくは合金を薄膜として表面に形成した樹脂からなる群
から選ばれた基板を化学蒸着、熱CVD法、イオンプレー
ティング法、スパッタリング法などの製膜方法により金
属、合金、金属酸化物およびシリコンのいずれかからな
る結晶核下地層としての第１の層を前記基板上に積層形
成する工程（ａ）と、シリコンからなる結晶核層として
の第２の層を前記第１の層の上に積層形成する工程
（ｂ）と、この第２の層の上に５００℃以下の製膜プロ
セスを用いて積層形成された膜厚０．５μｍ以上１０μ
ｍ以下の多結晶シリコンからなり、発電層として用いら
れる第３の層を積層形成する工程（ｃ）と、を具備する
ことを特徴とする。The method for manufacturing a silicon-based photoelectric conversion element according to the present invention is directed to a method for manufacturing a glass, a ceramic, a metal, a transparent conductive film or a metal or alloy formed on a surface thereof as a thin film. A substrate selected from the group consisting of ceramics formed on, and a transparent conductive film or a resin formed on the surface of a metal or alloy as a thin film by a film forming method such as chemical vapor deposition, thermal CVD, ion plating, or sputtering. (A) laminating a first layer as a crystal nucleus underlayer made of any of metal, alloy, metal oxide and silicon on the substrate, and a second layer as a crystal nucleus layer made of silicon (B) forming a layer on the first layer, and forming a layer on the second layer using a film forming process at 500 ° C. or lower. 10μ or more thickness of 0.5μm
m) or less of polycrystalline silicon, and a step (c) of laminating and forming a third layer used as a power generation layer.
【００１７】上記工程（ｂ）では電子ビーム励起プラズ
マ法を用いて第２の層となる結晶核層を形成し、かつ上
記工程（ｃ）ではラダー状の放電電極を用いるプラズマ
ＣＶＤ法を用いて第３の層となる多結晶シリコン層を形
成することが好ましい。In the above step (b), a crystal nucleus layer as a second layer is formed by using an electron beam excited plasma method, and in the above step (c), a plasma CVD method using a ladder-like discharge electrode is used. It is preferable to form a polycrystalline silicon layer serving as a third layer.
【００１８】上記工程（ｂ）では、電子ビームのエネル
ギーを２０ｅＶ以上２００ｅＶ以下の範囲とし、基板の
温度を５００℃以下とし、水素に対するシラン系ガスの
流量比を.０．５%以上２０%以下の範囲とし、圧力を0.5
mTorr以上50mTorr以下とすることが好ましい。In the step (b), the energy of the electron beam is in the range of 20 eV to 200 eV, the temperature of the substrate is 500 ° C. or less, and the flow ratio of the silane-based gas to hydrogen is 0.5% to 20%. And a pressure of 0.5
It is preferable that the pressure is not less than mTorr and not more than 50 mTorr.
【００１９】上記工程（ｃ）では、水素に対するシラン
ＳｉＨ4の流量比を０．５％以上２０％以下の範囲と
し、ラダー状の放電電極の放電周波数を５０ＭＨｚ以上
３００ＭＨｚ以下の範囲とし、圧力を０．１Ｔｏｒｒ以
上５Ｔｏｒｒ以下の範囲とし、基板の温度を５００℃以
下とすることが好ましい。In the step (c), the flow rate ratio of silane SiH 4 to hydrogen is set in the range of 0.5% to 20%, the discharge frequency of the ladder-shaped discharge electrode is set in the range of 50 MHz to 300 MHz, and the pressure is set. It is preferable that the temperature be in the range of 0.1 Torr or more and 5 Torr or less, and the temperature of the substrate be 500 ° C. or less.
【００２０】[0020]
【発明の実施の形態】以下、添付の図面を参照して本発
明の種々の好ましい実施の形態について説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Various preferred embodiments of the present invention will be described below with reference to the accompanying drawings.
【００２１】図１０に示すように、本発明の薄膜多結晶
シリコンでは、基板２０上に結晶核下地層５１、結晶核
層５２、多結晶シリコン層５３が順次積層されている。As shown in FIG. 10, in the thin-film polycrystalline silicon of the present invention, a crystal nucleus underlayer 51, a crystal nucleus layer 52, and a polycrystalline silicon layer 53 are sequentially laminated on a substrate 20.
【００２２】第１の層５１（結晶核下地層）は、化学蒸
着法、熱ＣＶＤ法、イオンプレーティング法、スパッタ
リング法などにより結晶核層５２の下地層として基板２
０上に形成され、例えばＩＴＯのような透明導電膜から
なる。The first layer 51 (crystal nucleus underlayer) is used as an underlayer of the crystal nucleus layer 52 by chemical vapor deposition, thermal CVD, ion plating, sputtering, or the like.
0, and is made of, for example, a transparent conductive film such as ITO.
【００２３】第２の層５２（結晶核層）は、電子ビーム
励起プラズマ法により結晶核下地層５１の上に形成さ
れ、その膜厚が１０ｎｍ以上で１０００ｎｍ以下であ
り、かつ体積結晶化率が７０％以上であり、かつ（２２
０）面に優先的に配向している。The second layer 52 (crystal nucleus layer) is formed on the crystal nucleus underlayer 51 by an electron beam excited plasma method, has a thickness of 10 nm or more and 1000 nm or less, and has a volume crystallization ratio of not less than 10 nm. 70% or more, and (22
0) It is preferentially oriented on the plane.
【００２４】第３の層５３（多結晶シリコン層）は、ラ
ダー状電極を有するプラズマＣＶＤ法により形成され、
その体積結晶化率が７０％以上であり、かつ（２２０）
面に優先的に配向している。The third layer 53 (polycrystalline silicon layer) is formed by a plasma CVD method having a ladder electrode.
(220) the volume crystallization ratio is 70% or more;
It is preferentially oriented on the surface.
【００２５】（第２層の製造方法）図１に第２層となる
初期核層（結晶核層）の製膜に用いた電子ビーム励起プ
ラズマ装置（以下、装置Ａという）の断面図を示す。装
置Ａは電子ビームが水平方向に射出される方式であり、
一方端側に放電室１を規定する放電チャンバ１ａを、他
方端側に製膜室１７を規定するプロセスチャンバ２８Ａ
を、中間に中間室２を規定する中間チャンバ２ａおよび
電子加速室３を規定する加速チャンバ３ａを備えてい
る。(Method of Manufacturing Second Layer) FIG. 1 is a cross-sectional view of an electron beam excited plasma apparatus (hereinafter referred to as apparatus A) used for forming an initial nucleation layer (crystal nucleation layer) serving as a second layer. . Device A is a system in which an electron beam is emitted in the horizontal direction,
Discharge chamber 1a defining discharge chamber 1 at one end, and process chamber 28A defining film forming chamber 17 at the other end.
And an intermediate chamber 2a defining an intermediate chamber 2 and an acceleration chamber 3a defining an electron acceleration chamber 3 in the middle.
【００２６】放電室１内には熱フィラメント４および熱
電子放出板５が対向して設けられている。熱フィラメン
ト４と熱電子放出板５とには電源１４の回路が接続され
ている。放電室１内にガス供給路１０を介して放電ガス
を導入するとともに、熱フィラメント４と熱電子放出板
５との間に電源１４から給電すると、両者間に放電プラ
ズマ１３が生成されるようになっている。In the discharge chamber 1, a hot filament 4 and a hot electron emission plate 5 are provided to face each other. A circuit of a power supply 14 is connected to the hot filament 4 and the hot electron emission plate 5. When a discharge gas is introduced into the discharge chamber 1 through the gas supply path 10 and power is supplied from the power supply 14 between the hot filament 4 and the thermionic emission plate 5, a discharge plasma 13 is generated between the two. Has become.
【００２７】放電室１と中間室２との間には絶縁体６で
絶縁された電極７が挿入され、電極７の中央孔１２ａを
介して両室１，２は連通している。電極７により放電プ
ラズマ１３の中から電子が引き出され、電子は中央孔１
２ａを通って中間室２に導かれるようになっている。中
間室２と加速室３との間には絶縁体６で絶縁された電極
８が挿入され、電極８の中央孔１２ｂを介して両室２，
３は連通している。さらに、加速室３と製膜室１７との
間には絶縁体６で絶縁された電極９が挿入され、電極９
の中央孔１２ｃを介して両室３，１７は連通している。
熱電子放出板５と電極７との間の回路には電源１５が設
けられ、電極８と電極９との間の回路には電源１６が設
けられている。An electrode 7 insulated by an insulator 6 is inserted between the discharge chamber 1 and the intermediate chamber 2, and the two chambers 1 and 2 communicate with each other via a central hole 12a of the electrode 7. Electrons are extracted from the discharge plasma 13 by the electrode 7, and the electrons pass through the central hole 1.
It is led to the intermediate chamber 2 through 2a. An electrode 8 insulated by an insulator 6 is inserted between the intermediate chamber 2 and the acceleration chamber 3, and the two chambers 2 are inserted through a central hole 12 b of the electrode 8.
3 is communicating. Further, an electrode 9 insulated by the insulator 6 is inserted between the acceleration chamber 3 and the film forming chamber 17.
The two chambers 3 and 17 communicate with each other through the central hole 12c.
A power supply 15 is provided in a circuit between the thermionic emission plate 5 and the electrode 7, and a power supply 16 is provided in a circuit between the electrode 8 and the electrode 9.
【００２８】加速室３の側面部には差動排気路１１が開
口し、加速室３の内圧が中間室２の内圧より低くなるよ
うに差動排気されるようになっている。加速室３の入口
側電極８および出口側電極９はコイル２３によりそれぞ
れ取り囲まれ、加速された電子ビームを収束させるため
の磁場が形成されるようになっている。A differential exhaust passage 11 is opened at the side surface of the acceleration chamber 3 so that the differential exhaust is performed so that the internal pressure of the acceleration chamber 3 becomes lower than the internal pressure of the intermediate chamber 2. The entrance-side electrode 8 and the exit-side electrode 9 of the acceleration chamber 3 are each surrounded by a coil 23 to form a magnetic field for converging the accelerated electron beam.
【００２９】製膜室１７内にはチャックヒータ２１およ
び２つのカスプ磁場形成用コイル２４ａ，２４ｂが設け
られている。チャックヒータ２１は基板２０を保持し加
熱するためのものであり、このチャックヒータ２１に保
持された基板２０を上方および下方から挟むように１対
のコイル２４ａ，２４ｂが配置されている。In the film forming chamber 17, a chuck heater 21 and two cusp magnetic field forming coils 24a and 24b are provided. The chuck heater 21 is for holding and heating the substrate 20. A pair of coils 24a and 24b are arranged so as to sandwich the substrate 20 held by the chuck heater 21 from above and below.
【００３０】主排気路１８Ａおよび原料ガス供給路１９
が製膜室１７にそれぞれ連通している。主排気路１８Ａ
は、チャンバ２８Ａの後面部にて開口し、図示しない真
空排気ポンプの吸込口に連通している。原料ガス供給路
１９は、チャンバ２８Ａの側面部にて開口し、図示しな
いガスドーザーおよびガス供給源にそれぞれ連通してい
る。ガスドーザーは基板２０に向けて原料ガスを均一に
供給するための整流板を備えている。なお、チャンバ２
８Ａはアース２６に接続されている。Main exhaust passage 18A and source gas supply passage 19
Are respectively connected to the film forming chambers 17. Main exhaust path 18A
Is opened at the rear surface of the chamber 28A and communicates with a suction port of a vacuum pump (not shown). The source gas supply path 19 is opened at a side surface of the chamber 28A, and communicates with a gas dozer and a gas supply source (not shown). The gas dozer includes a rectifying plate for uniformly supplying a source gas toward the substrate 20. In addition, chamber 2
8A is connected to the earth 26.
【００３１】製膜室１７内に原料ガスを供給しながら図
示しない電極に給電し、電子ビームを打ち込むと、プラ
ズマ２２が生成され、コイル２４ａ，２４ｂに通電する
と、図４に示すようにカスプ磁場が形成される。このカ
スプ磁場は、図４中に矢印で示すように生成プラズマ２
２に作用してプラズマ２２を製膜室１７内に封じ込め、
プラズマ２２中の活性種の基板２０に対するデポジット
を促進させる。When power is supplied to an electrode (not shown) while supplying a raw material gas into the film forming chamber 17 and an electron beam is injected, a plasma 22 is generated. When current is applied to the coils 24a and 24b, a cusp magnetic field as shown in FIG. Is formed. This cusp magnetic field is generated by the generated plasma 2 as shown by the arrow in FIG.
2 to confine the plasma 22 in the film forming chamber 17;
The deposition of the active species in the plasma 22 on the substrate 20 is promoted.
【００３２】次に、第２層となる結晶核層（初期核層）
の製膜方法について述べる。Next, a crystal nucleus layer (initial nucleus layer) serving as a second layer
Will be described.
【００３３】装置Ａの放電室１に設けた熱フィラメント
４にフィラメント電源１４によって電力を供給し、熱電
子放出板５から電子を放出させる。放電電極７に放電電
源１５によって印加した電圧によってガス供給口１０か
ら導入されたガスをプラズマ１３として放電させる。放
電電極７に印加された放電電源１５によって中間室２に
引き出された電子ビーム１２は中間電極８および加速電
源１６によって電圧の印加された加速電極９によって加
速されて製膜室１７に導入される。このとき、放電室１
に供給されたガスは、差動排気路１１を介して製膜室１
７での製膜に影響しない程度に真空排気される。製膜室
１７に導入された電子ビーム１２は、高エネルギである
ので原料ガス１９を励起して多数のラジカル水素Ｈ＊を
発生させる。この結果、製膜室１７内に高密度のガスプ
ラズマ２２が生成される。Electric power is supplied from the filament power supply 14 to the hot filament 4 provided in the discharge chamber 1 of the apparatus A, and electrons are emitted from the thermoelectron emission plate 5. The gas introduced from the gas supply port 10 is discharged as plasma 13 by the voltage applied to the discharge electrode 7 by the discharge power supply 15. The electron beam 12 drawn into the intermediate chamber 2 by the discharge power supply 15 applied to the discharge electrode 7 is accelerated by the intermediate electrode 8 and the acceleration electrode 9 to which a voltage is applied by the acceleration power supply 16 and introduced into the film forming chamber 17. . At this time, the discharge chamber 1
Supplied to the film forming chamber 1 through the differential exhaust path 11.
7 is evacuated to such an extent as not to affect the film formation. Since the electron beam 12 introduced into the film forming chamber 17 has high energy, it excites the source gas 19 to generate a large number of radical hydrogens H *. As a result, a high-density gas plasma 22 is generated in the film forming chamber 17.
【００３４】製膜室１７内には基板ヒータ２１により加
熱された基板２０が設置してあり、原料ガスプラズマ２
２によって下地層５１（第１層）上に初期核層５２（第
２層）が製膜される。原料ガス１９は主排気路１８Ａを
介して製膜室１７から排気される。また、製膜室１７内
あるいは製膜室１７の外側にはカスプ磁場２４を設置す
ることにより、基板２０表面付近に原料ガスプラズマ２
２を高密度に閉じ込めることができる。A substrate 20 heated by a substrate heater 21 is provided in the film forming chamber 17.
2, an initial core layer 52 (second layer) is formed on the underlayer 51 (first layer). The source gas 19 is exhausted from the film forming chamber 17 via the main exhaust path 18A. Further, a cusp magnetic field 24 is provided inside the film forming chamber 17 or outside the film forming chamber 17 so that the raw material gas plasma 2
2 can be confined at high density.
【００３５】図３に従来から用いられている汎用の電子
ビーム励起プラズマ装置（以下、装置Ｃという）の断面
図を示す。装置Ｃは電子ビームが垂直方向に射出される
方式の装置であり、熱電子を上方から加速させて下方の
処理室１７に打ち込むようになっている。この従来装置
Ｃにおいて電子ビーム１２は製膜室１７内に設置された
基板２０の表面に対して垂直方向に入射してもよいとさ
れていた。しかしながら、従来装置Ｃにおいて電子ビー
ム１２を基板２０に垂直に入射させた場合には、基板２
０の表面が負電位に帯電し、電子ビーム１２によって励
起された原料ガスプラズマ２２内に発生した正イオンが
基板２０表面に高いエネルギーで入射して膜質を劣化さ
せることが判明した。FIG. 3 is a cross-sectional view of a conventional general-purpose electron beam excited plasma apparatus (hereinafter referred to as apparatus C). The device C is a device of a type in which an electron beam is emitted in the vertical direction, and is configured to accelerate thermoelectrons from above and drive them into the processing chamber 17 below. In this conventional apparatus C, the electron beam 12 may be incident on the surface of the substrate 20 installed in the film forming chamber 17 in a vertical direction. However, when the electron beam 12 is vertically incident on the substrate 20 in the conventional apparatus C, the substrate 2
It has been found that the surface of the substrate 0 is charged to a negative potential, and the positive ions generated in the source gas plasma 22 excited by the electron beam 12 are incident on the surface of the substrate 20 with high energy to deteriorate the film quality.
【００３６】これに対して、本発明に用いる装置Ａでは
製膜室１７内に入射した電子ビーム１２に対して基板２
０を水平方向に設置することにより、基板２０表面が負
電位に帯電することを防止し、原料ガスプラズマ２２内
に発生した正イオンによる初期核層の膜質を向上させる
ことができる。On the other hand, in the apparatus A used in the present invention, the electron beam 12 entering the film forming chamber 17 is
By disposing 0 in the horizontal direction, the surface of the substrate 20 can be prevented from being charged to a negative potential, and the film quality of the initial nucleus layer by positive ions generated in the source gas plasma 22 can be improved.
【００３７】また、装置Ｃを用いる従来法では基板２０
の設置方向については規定されていなかったが、基板２
０表面を上向きに設置した場合に原料ガスプラズマ２２
内で発生するパーティクルが製膜中に基板２０表面に堆
積してしまい膜質を劣化させる問題があった。これに対
して、装置Ａのように基板２０表面を下向きになるよう
に設置することにより製膜中にパーティクルが堆積する
ことを抑制することができる。In the conventional method using the device C, the substrate 20
Although the installation direction of the substrate was not specified,
0 When the source gas plasma 22
There is a problem that particles generated in the film accumulate on the surface of the substrate 20 during film formation, thereby deteriorating the film quality. On the other hand, by installing the substrate 20 so that the surface of the substrate 20 faces downward as in the apparatus A, it is possible to suppress the deposition of particles during film formation.
【００３８】本発明の効果は、図２に示す他の実施形態
の電子ビーム励起プラズマ装置（以下、装置Ｂという）
においても実現することができる。この装置Ｂは、電子
ビーム１２の入射軸に対して垂直に取り付けられ、アー
ス２６に接地された遮蔽板２５を備えている。このよう
な遮蔽板２５により電子ビーム１２が基板２０表面へ直
接入射しないようにし、基板２０を鉛直方向に設置して
表面へのパーティクルの堆積を抑制することができる。The effect of the present invention is that the electron beam excited plasma apparatus (hereinafter referred to as apparatus B) of another embodiment shown in FIG.
Can also be realized. This device B includes a shield plate 25 which is mounted perpendicular to the incident axis of the electron beam 12 and is grounded to a ground 26. The shielding plate 25 prevents the electron beam 12 from directly entering the surface of the substrate 20, and the substrate 20 can be installed in the vertical direction to suppress the deposition of particles on the surface.
【００３９】次に、上記の装置Ａおよび装置Ｂを用いて
本発明の薄膜を形成するときの製膜条件についてそれぞ
れ説明する。Next, the film forming conditions for forming the thin film of the present invention using the above apparatuses A and B will be described.
【００４０】製膜室１７に導入する原料ガスとしてはＳ
ｉＨ4、Ｓｉ2Ｈ6等のシラン系ガスあるいは、ＳｉＦ4、
ＳｉＨ2Ｃｌ2等のハロシラン系ガスあるいはこれらのガ
スを水素もしくは水素と希ガスの混合ガスで希釈したも
のを用いることができる。また同時にＢ2Ｈ6、ＰＨ3、
ＡｓＨ3等のガスを俳給することによりｐ型あるいはｎ
型の膜を形成することも可能である。原料ガスは製膜室
１７内に０．５〜５０ｍＴｏｒｒの圧力範囲で供給す
る。基板２０にはガラス、セラミックス、金属、透明導
電膜又は金属若しくは合金を薄膜として表面に形成した
ガラス、透明導電膜又は金属若しくは合金を薄膜として
表面に形成したセラミックス、および透明導電膜又は金
属若しくは合金を薄膜として表面に形成した樹脂からな
る群から選ばれた基板を用いることができる。The source gas introduced into the film forming chamber 17 is S
a silane-based gas such as iH 4 , Si 2 H 6, or SiF 4 ,
A halosilane-based gas such as SiH 2 Cl 2 or a gas obtained by diluting these gases with hydrogen or a mixed gas of hydrogen and a rare gas can be used. At the same time, B 2 H 6 , PH 3 ,
By supplying gas such as AsH 3, it becomes p-type or n-type.
It is also possible to form a mold film. The source gas is supplied into the film forming chamber 17 at a pressure in the range of 0.5 to 50 mTorr. The substrate 20 is made of glass, ceramics, a metal, a transparent conductive film or glass formed on the surface of a metal or alloy as a thin film, a transparent conductive film or ceramics formed on the surface of a metal or alloy as a thin film, and a transparent conductive film or a metal or alloy. A substrate selected from the group consisting of resins formed on the surface as a thin film can be used.
【００４１】熱フィラメント４としてタングステンフィ
ラメント等の高融点金属、熱電子放出板５としてはＬａ
Ｂ6板等を用いることができる。ガス供給口１０から供
給するガスとしてＡｒガスを０．５〜１０ｓｃｃｍの流
量で放電室１内の圧力が１×１０-3Ｔｏｒｒ以下となる
ように供給してプラズマ１３を発生させる。放電電極７
に印可する放電電源１５としては放電電流値が５〜１０
０Ａとなるように設定する。加速電極９に印加する加速
電源１６は３０〜２００Ｖである。これにより、電子ビ
ーム１２を放電電流にほぼ等しい５〜１００Ａの範囲で
製膜室１７に入射させることができる。このとき加速電
源１６を５０Ｖ〜１５０Ｖとすると、原料ガスの励起効
率が向上し、高密度プラズマを発生させることができる
のでより好ましい。A high melting point metal such as a tungsten filament is used as the hot filament 4, and La is used as the thermoelectron emission plate 5.
B 6 plate or the like can be used. As a gas supplied from the gas supply port 10, Ar gas is supplied at a flow rate of 0.5 to 10 sccm so that the pressure in the discharge chamber 1 becomes 1 × 10 −3 Torr or less, and the plasma 13 is generated. Discharge electrode 7
The discharge current value is 5 to 10
Set to be 0A. The acceleration power supply 16 applied to the acceleration electrode 9 has a voltage of 30 to 200V. Thereby, the electron beam 12 can be made to enter the film forming chamber 17 in the range of 5 to 100 A which is almost equal to the discharge current. At this time, it is more preferable to set the acceleration power supply 16 to 50 V to 150 V because the excitation efficiency of the source gas is improved and high-density plasma can be generated.
【００４２】ヒータ２１によって基板２０を１５０℃か
ら５００℃までの範囲の温度域に加熱する。結晶化率７
０％以上、（２２０）配向膜を得るためには、より好ま
しくは２００℃〜５００℃の範囲の温度域に加熱するこ
とが望ましい。The substrate 21 is heated by the heater 21 to a temperature range of 150 ° C. to 500 ° C. Crystallization rate 7
In order to obtain a (220) alignment film of 0% or more, it is more preferable to heat the film to a temperature range of 200 ° C. to 500 ° C.
【００４３】カスプ磁楊２４によって発生させる磁場は
カスプ磁場とし、図４に示すような磁場を発生させるよ
うにすることにより原料ガスプラズマ２２を空間的に閉
じ込めることが可能である。The magnetic field generated by the cusp magnet 24 is a cusp magnetic field, and the source gas plasma 22 can be spatially confined by generating a magnetic field as shown in FIG.
【００４４】（実施例）表１に実施例および比較例の製
膜条件をそれぞれ示す。実施例１〜５は装置Ａ（図１）
を用いた製膜条件に、実施例６〜１０は装置Ｂ（図２）
を用いた製膜条件に、比較例１〜３は装置Ｃ（図３）を
用いた製膜条件にそれぞれ該当する。チャンバ内圧を１
６ｍＴｏｒｒに、シランガス流量を３ｓｃｃｍに、水素
流量を８０ｓｃｃｍにそれぞれ設定し、基板温度を１８
０℃，２７０℃，４０５℃に様々に変えるとともに、加
速電圧を５０Ｖ，１００Ｖ，１５０Ｖに種々変えて実施
した。(Examples) Table 1 shows the film forming conditions of the examples and the comparative examples. In Examples 1 to 5, device A (FIG. 1)
Examples 6 to 10 show the apparatus B (FIG. 2) in the film forming conditions using
Comparative Examples 1 to 3 correspond to the film forming conditions using the apparatus C (FIG. 3), respectively. 1 chamber pressure
At 6 mTorr, the silane gas flow rate was set at 3 sccm, the hydrogen flow rate was set at 80 sccm, and the substrate temperature was set at 18 sccm.
Various changes were made to 0 ° C, 270 ° C, and 405 ° C, and the acceleration voltage was changed to 50V, 100V, and 150V.
【００４５】次に、図５〜図９及び表２をそれぞれ参照
して上記の実施例１〜１０および比較例１〜３に対する
膜質評価について述べる。Next, the film quality evaluation for the above Examples 1 to 10 and Comparative Examples 1 to 3 will be described with reference to FIGS.
【００４６】図５は、横軸に基板温度（℃）をとり、縦
軸にラマン比（ｌｃ／ｌａ）をとって、各装置Ａ，Ｂ，
Ｃにおける両者の相関について示す特性線図である。図
中にて菱形は装置Ａにより製膜した薄膜の結果を、四角
は装置Ｂにより製膜した薄膜の結果を、三角は装置Ｃに
より製膜した薄膜の結果をそれぞれ示す。In FIG. 5, the horizontal axis indicates the substrate temperature (° C.), and the vertical axis indicates the Raman ratio (lc / la).
It is a characteristic diagram which shows the correlation of both in C. In the figure, diamonds indicate the results of the thin films formed by the apparatus A, squares indicate the results of the thin films formed by the apparatus B, and triangles indicate the results of the thin films formed by the apparatus C.
【００４７】ここで「ラマン比」とは、製膜した膜のラ
マン分光測定結果の５２０ｃｍ-1および４８０ｃｍ-1の
分光強度の比を示し、膜の結晶化率の高さに対応する。
図から明らかなように、装置Ｃで製膜した膜のラマン比
は基板温度に拘わりなく低い値となるが、装置Ａ，Ｂで
製膜した膜のラマン比は基板温度が１８０℃から２７０
℃〜４０５℃の温度域に上昇するにともない急激に増大
した。[0047] Here the "Raman ratio" refers to the ratio of the spectral intensity of 520 cm -1 and 480 cm -1 in the Raman spectroscopic measurements of a film was formed, corresponding to the height of the crystallization of the film.
As is clear from the figure, the Raman ratio of the film formed by the apparatus C has a low value irrespective of the substrate temperature, but the Raman ratio of the film formed by the apparatuses A and B is from 180 ° C. to 270 ° C.
The temperature increased sharply as the temperature rose to the temperature range from ℃ to 405 ° C.
【００４８】図６は、横軸に基板温度（℃）をとり、縦
軸に結晶粒径（ｎｍ）をとって、各装置Ａ，Ｂ，Ｃにお
ける両者の相関について示す特性線図である。図中の図
形記号は図５と同様である。図から明らかなように、装
置Ｃで製膜した膜の結晶粒径は基板温度に拘わりなく小
さいが、装置Ａ，Ｂで製膜した膜の結晶粒径は基板温度
が１８０℃から２７０℃〜４０５℃の温度域に上昇する
にともない急激に増大した。FIG. 6 is a characteristic diagram showing the correlation between the respective devices A, B, and C by taking the substrate temperature (° C.) on the horizontal axis and the crystal grain size (nm) on the vertical axis. The graphic symbols in the figure are the same as those in FIG. As is clear from the figure, the crystal grain size of the film formed by the apparatus C is small irrespective of the substrate temperature, but the crystal grain size of the film formed by the apparatuses A and B is from 180 ° C. to 270 ° C. As the temperature rose to a temperature range of 405 ° C., it rapidly increased.
【００４９】図７は、横軸に加速電圧（Ｖ）をとり、縦
軸にラマン比（ｌｃ／ｌａ）をとって、各装置Ａ，Ｂ，
Ｃにおける両者の相関について示す特性線図である。図
中の図形記号は図５と同様である。図から明らかなよう
に、装置Ｃで製膜した膜のラマン比は加速電圧に拘わり
なく低い値となるが、装置Ａ，Ｂで製膜した膜のラマン
比は加速電圧が５０Ｖから１００Ｖ〜１５０Ｖに上昇す
るにともない急激に増大した。FIG. 7 shows the acceleration voltages (V) on the horizontal axis and the Raman ratio (lc / la) on the vertical axis.
It is a characteristic diagram which shows the correlation of both in C. The graphic symbols in the figure are the same as those in FIG. As is clear from the figure, the Raman ratio of the film formed by the apparatus C has a low value irrespective of the acceleration voltage, but the Raman ratio of the film formed by the apparatuses A and B indicates that the acceleration voltage is from 50 V to 100 V to 150 V. It increased sharply as it rose.
【００５０】図８は、横軸に加速電圧（Ｖ）をとり、縦
軸に結晶粒径（ｎｍ）をとって、各装置Ａ，Ｂ，Ｃにお
ける両者の相関について示す特性線図である。図中の図
形記号は図５と同様である。図から明らかなように、装
置Ｃで製膜した膜の結晶粒径は加速電圧に拘わりなく小
さいが、装置Ａ，Ｂで製膜した膜の結晶粒径は加速電圧
が５０Ｖから１００Ｖ〜１５０Ｖに上昇するにともない
急激に増大した。FIG. 8 is a characteristic diagram showing the correlation between the devices A, B, and C, with the acceleration voltage (V) on the horizontal axis and the crystal grain size (nm) on the vertical axis. The graphic symbols in the figure are the same as those in FIG. As is clear from the figure, the crystal grain size of the film formed by the apparatus C is small irrespective of the acceleration voltage, but the crystal grain size of the film formed by the apparatuses A and B is from 50 V to 100 V to 150 V when the acceleration voltage is from 50 V. It increased sharply as it rose.
【００５１】図９の（ａ）は装置Ｃを用いる従来方法に
より製膜された膜表面の電子顕微鏡写真を示す図、
（ｂ）は装置Ａ，Ｂを用いる本発明方法により製膜され
た膜表面の電子顕微鏡写真を示す図である。両図を比較
してみると、従来の膜は凹凸状の表面欠陥が多いのに対
して、本発明の膜は欠陥の無い均一な表面となることが
判明した。FIG. 9A is a view showing an electron micrograph of the film surface formed by the conventional method using the apparatus C.
(B) is a view showing an electron micrograph of the film surface formed by the method of the present invention using the devices A and B. Comparing the two figures, it was found that the conventional film had many irregular surface defects, whereas the film of the present invention had a uniform surface without defects.
【００５２】[0052]
【表１】 [Table 1]
【００５３】[0053]
【表２】 [Table 2]
【００５４】（第３層の製膜方法）次に、第３層となる
薄膜多結晶シリコン５３の製膜方法について述べる。(Method of Forming Third Layer) Next, a method of forming the thin-film polycrystalline silicon 53 serving as the third layer will be described.
【００５５】図１１および図１２に第３層となる薄膜多
結晶シリコンの製膜に用いた装置の構成図を示す。FIGS. 11 and 12 show configuration diagrams of an apparatus used for forming a thin-film polycrystalline silicon film serving as a third layer.
【００５６】図１１に示すように、装置Ｅは、真空容器
３０、ガス混合箱３５、基板ヒータ３１、放電用電極３
８、及び真空ポンプ３４等を備えている。基板２０は、
製膜面を下にして基板ヒータ３１に密着して配置される
構造となっている。放電用電極として後述のラダー電極
を用いた。As shown in FIG. 11, the apparatus E comprises a vacuum vessel 30, a gas mixing box 35, a substrate heater 31, a discharge electrode 3
8 and a vacuum pump 34 and the like. The substrate 20
The structure is such that the film forming surface is placed in close contact with the substrate heater 31. A ladder electrode described later was used as a discharge electrode.
【００５７】図１２に示すように、ラダー電極３８は、
基板ヒータ３１と対峙する位置に配置され、同軸ケーブ
ル４１を介してインピーダンス整合器３９及び高周波電
源４１が接続されている。ラダー電極３８は、直径４〜
１２ｍｍ程度のステンレス製の線材をはしご状に組み合
わせた構造である。ラダー電極３８は、容量結合型放電
と誘導結合型放電の双方の特性を兼ね備えている点に特
徴がある。また、従来から用いられている平行平板型電
極と比べて、ラダー電極３８は開口部が広く、原料ガス
流れの制御性に優れていることも特徴の１つである。As shown in FIG. 12, the ladder electrode 38
The impedance matching unit 39 and the high-frequency power supply 41 are arranged at a position facing the substrate heater 31 via a coaxial cable 41. The ladder electrode 38 has a diameter of 4 to
This is a structure in which stainless steel wires of about 12 mm are combined in a ladder shape. The ladder electrode 38 is characterized in that it has both characteristics of a capacitively coupled discharge and an inductively coupled discharge. One of the features is that the ladder electrode 38 has a wider opening and is superior in controllability of the flow of the source gas, as compared with a conventionally used parallel plate type electrode.
【００５８】（実施例）次に、実施例について説明す
る。本実施例では基板としてガラス基板を用いた。本発
明の効果は、ガラス基板に限定されるものではなく、金
属、セラミックス等からなる他の基板でも同様の効果を
生じる。(Example) Next, an example will be described. In this embodiment, a glass substrate was used as the substrate. The effect of the present invention is not limited to a glass substrate, and the same effect is obtained with another substrate made of metal, ceramics, or the like.
【００５９】ガラス基板２０上に第１の層５１（結晶核
下地層）及び第２の層５２（結晶核層）を形成した基板
を、図１１に示すように、製膜面を下にして基板ヒータ
３１に密着するように設置した。その後、真空ポンプ３
４により、ステンレス製の真空容器３０内を５×１０-7
Ｔｏｒｒまで排気した。A substrate having a first layer 51 (crystal nucleus underlayer) and a second layer 52 (crystal nucleus layer) formed on a glass substrate 20 is placed with its film-forming surface down as shown in FIG. It was set so as to be in close contact with the substrate heater 31. Then, vacuum pump 3
4, the inside of the stainless steel vacuum vessel 30 is 5 × 10 −7.
Evacuated to Torr.
【００６０】製膜用の原料ガスとして、シランＳｉＨ4
及び水素Ｈ2を用いた。シランＳｉＨ 4及び水素Ｈ2を原
料ガス導入管３６を介してガス混合箱３５に導入した。
シランＳｉＨ4及び水素Ｈ2の流量は、図示しないマスフ
ローコントローラにより制御されており、各々７ｓｃｃ
ｍと３００ｓｃｃｍに設定した。シランＳｉＨ4及び水
素Ｈ2の流量は、記述した値に限定されるものではな
く、水素Ｈ2に対するＳｉＨ 4の流量が０．５〜２０原子
％の範囲において、本発明の効果が生じる。水素Ｈ2に
対するＳｉＨ4の流量が０．５原子％以下の場合は、薄
膜多結晶シリコンは成長するものの、製膜速度が小さ
く、生産性が向上しないという問題を生じる。また、水
素Ｈ2に対するＳｉＨ4の流量が２０％以上の場合は、水
素ラジカルの発生量が少ないため薄膜多結晶シリコンが
成長せず、アモルファスシリコンが製膜されるという問
題がある。As a raw material gas for film formation, silane SiHFour
And hydrogen HTwoWas used. Silane SiH FourAnd hydrogen HTwoThe field
The gas was introduced into the gas mixing box 35 via the feed gas introduction pipe 36.
Silane SiHFourAnd hydrogen HTwoThe flow rate of the
7scc each controlled by low controller
m and 300 sccm. Silane SiHFourAnd water
Element HTwoFlow rate is not limited to the stated value.
And hydrogen HTwoSiH against FourFlow rate of 0.5 to 20 atoms
%, The effect of the present invention is obtained. Hydrogen HTwoTo
Against SiHFourIf the flow rate is 0.5 atomic% or less,
Film polycrystalline silicon grows, but film formation speed is low
In addition, there is a problem that productivity is not improved. Also water
Element HTwoSiH againstFourIf the flow rate of water is 20% or more,
Thin film polycrystalline silicon due to low generation of elemental radicals
The problem that amorphous silicon is deposited without growing
There is a title.
【００６１】第３層製膜中の圧力（製膜室の内圧）は、
図示しない圧力調整弁によって制御されており、本実施
例ではこれが１．５Ｔｏｒｒになるように設定した。圧
力調整と併行して、基板ヒータに所定量の電力を投入
し、基板表面温度が４００℃になるように制御した。
１．５Ｔｏｒｒに圧力を調整した後、基板ヒータに電力
を投入した状態で、所定時間保持し、基板表面温度を安
定させた。続いて、高周波電源から周波数１００ＭＨｚ
の高周波電力をラダー電極３８に供給した。次いで、イ
ンピーダンス整合器３９を調整し、反射電力を低減さ
せ、ラダー電極３８と基板２０との間にプラズマを発生
させ、基板２０上に薄膜多結晶シリコンを製膜した。所
定時間製膜後、基板ヒータ３１の電力を下げ、基板２０
を室温程度まで冷却した後に、容器３０内から基板２０
を取り出した。The pressure during the formation of the third layer (the internal pressure of the film forming chamber)
The pressure is controlled by a pressure adjusting valve (not shown). In this embodiment, the pressure is set to 1.5 Torr. Simultaneously with the pressure adjustment, a predetermined amount of electric power was supplied to the substrate heater, and the substrate surface temperature was controlled to 400 ° C.
After adjusting the pressure to 1.5 Torr, the substrate heater was held for a predetermined time while power was supplied to the substrate heater to stabilize the substrate surface temperature. Then, from the high frequency power source,
Is supplied to the ladder electrode 38. Next, the impedance matching device 39 was adjusted, the reflected power was reduced, plasma was generated between the ladder electrode 38 and the substrate 20, and a thin film polycrystalline silicon was formed on the substrate 20. After film formation for a predetermined time, the power of the substrate
After cooling to about room temperature, the substrate 20 is removed from the container 30.
Was taken out.
【００６２】第３層製膜中の圧力は、１．５Ｔｏｒｒの
みに限定されるものではなく、下記の範囲内で種々変更
可能であり、同様の効果を得ることができる。また、他
の製膜条件も上記のみに限定されるものではなく、下記
の範囲内で種々変更可能であり、同様の効果を得ること
ができる。The pressure during the formation of the third layer is not limited to 1.5 Torr, but can be variously changed within the following range, and the same effect can be obtained. Further, other film forming conditions are not limited to the above, and various changes can be made within the following range, and similar effects can be obtained.
【００６３】製膜圧力（Ｔｏｒｒ）；０.１〜５.０ ＳｉＨ4／Ｈ2流量比（％） ；０.５〜２０ 基板温度（℃） ；１００〜５００ 電源周波数（ＭＨｚ）；５０〜３００ 製膜条件を上記の範囲とした理由について説明する。Film forming pressure (Torr); 0.1 to 5.0 SiH 4 / H 2 flow ratio (%); 0.5 to 20 Substrate temperature (° C.); 100 to 500 Power frequency (MHz); The reason why the film forming conditions are set in the above range will be described.
【００６４】製膜圧力が０．１Ｔｏｒｒを下回ると、製
膜速度が極めて小さくなり、生産性が向上しないので、
圧力の下限値は０．１Ｔｏｒｒとする。一方、製膜圧力
が５Ｔｏｒｒを上回ると、製膜中に気相中で微少なパー
ティクルを生じやすくなるとともに、局所的な異常放電
が発生しやすくなり、膜の品質が低下するので、圧力の
上限値は５Ｔｏｒｒとする。When the film forming pressure is lower than 0.1 Torr, the film forming speed becomes extremely low and the productivity is not improved.
The lower limit of the pressure is set to 0.1 Torr. On the other hand, if the film forming pressure exceeds 5 Torr, fine particles are likely to be generated in the gas phase during film formation, and local abnormal discharge is likely to occur, and the quality of the film deteriorates. The value is 5 Torr.
【００６５】製膜時の基板表面温度が１００℃を下回る
と、成長表面に吸着した活性種の表面拡散が促進されな
いため、核形成が進まず、薄膜多結晶シリコンが成長し
なくなるので、基板表面温度の下限値は１００℃とす
る。一方、基板表面温度が５００℃を上回ると、成長表
面からの水素の脱離が活発となり、表面の未結合手が増
加して、活性種の表面拡散が促進されなくなり、膜中の
欠陥が増加するので、基板表面温度の上限値は５００℃
とする。また、製膜時の温度を高く設定しすぎると、使
用可能な基板が耐熱性の高い材料のみに限られてしまう
ことも温度の上限値の理由となる。If the substrate surface temperature during film formation is lower than 100 ° C., surface diffusion of active species adsorbed on the growth surface is not promoted, so that nucleation does not proceed and thin-film polycrystalline silicon does not grow. The lower limit of the temperature is 100 ° C. On the other hand, when the substrate surface temperature exceeds 500 ° C., the desorption of hydrogen from the growth surface becomes active, the number of dangling bonds on the surface increases, the surface diffusion of active species is not promoted, and defects in the film increase. Therefore, the upper limit of the substrate surface temperature is 500 ° C.
And Further, if the temperature at the time of film formation is set too high, usable substrates are limited to only materials having high heat resistance, which is another reason for the upper limit of the temperature.
【００６６】高周波電源の周波数が５０ＭＨｚを下回る
と、周波数の２乗に比例してプラズマ密度は低下するた
めにプラズマ中で励起される水素ラジカルの数が不足
し、薄膜多結晶シリコンの成長が促進されなくなるの
で、周波数の下限値は５０ＭＨｚとする。一方、電源の
周波数が３００ＭＨｚを上回ると、放電電極内での電圧
分布が不均一となり、膜厚及び膜質均一性が著しく低下
するので、周波数の上限値は３００ＭＨｚとする。When the frequency of the high-frequency power source is lower than 50 MHz, the plasma density decreases in proportion to the square of the frequency, so that the number of hydrogen radicals excited in the plasma becomes insufficient, and the growth of thin-film polycrystalline silicon is accelerated. Therefore, the lower limit of the frequency is set to 50 MHz. On the other hand, if the frequency of the power supply exceeds 300 MHz, the voltage distribution in the discharge electrode becomes non-uniform, and the uniformity of the film thickness and film quality is significantly reduced. Therefore, the upper limit of the frequency is set to 300 MHz.
【００６７】上記の製膜条件で生成したプラズマは、極
めて安定しており、入射電力及び反射電力の時間的変化
はほとんど認められなかった。The plasma generated under the above-described film forming conditions was extremely stable, and almost no change in the incident power and the reflected power with time was recognized.
【００６８】[0068]
【発明の効果】本発明によれば、ガラス、セラミック
ス、金属、樹脂などの安価な基板上に低温プロセスで結
晶化率の高い薄膜多結晶シリコンを形成することができ
る。According to the present invention, thin-film polycrystalline silicon having a high crystallization rate can be formed on an inexpensive substrate such as glass, ceramics, metal, and resin by a low-temperature process.
【図１】本発明の第１の実施形態に係る製造装置の内部
透視断面図。FIG. 1 is an internal perspective cross-sectional view of a manufacturing apparatus according to a first embodiment of the present invention.
【図２】本発明の第２の実施形態に係る製造装置の内部
透視断面図。FIG. 2 is an internal perspective sectional view of a manufacturing apparatus according to a second embodiment of the present invention.
【図３】従来装置の内部透視断面図。FIG. 3 is an internal perspective sectional view of a conventional device.
【図４】カスプ磁界を形成する一対のリング電極を切り
欠いて示す斜視図。FIG. 4 is a cutaway perspective view showing a pair of ring electrodes forming a cusp magnetic field.
【図５】各装置における基板温度とラマン比との相関を
示す特性線図。FIG. 5 is a characteristic diagram showing a correlation between a substrate temperature and a Raman ratio in each device.
【図６】各装置における基板温度と結晶粒径（ｎｍ）と
の相関を示す特性線図。FIG. 6 is a characteristic diagram showing a correlation between a substrate temperature and a crystal grain size (nm) in each device.
【図７】各装置における加速電圧とラマン比との相関を
示す特性線図。FIG. 7 is a characteristic diagram showing a correlation between an acceleration voltage and a Raman ratio in each device.
【図８】各装置における加速電圧と結晶粒径（ｎｍ）と
の相関を示す特性線図。FIG. 8 is a characteristic diagram showing a correlation between an acceleration voltage and a crystal grain size (nm) in each device.
【図９】（ａ）は従来方法により製膜された膜表面の電
子顕微鏡写真、（ｂ）は本発明方法により製膜された膜
表面の電子顕微鏡写真。FIG. 9A is an electron micrograph of a film surface formed by a conventional method, and FIG. 9B is an electron micrograph of a film surface formed by a method of the present invention.
【図１０】本発明方法を用いて製造された薄膜多結晶シ
リコンの概要を示す縦断面図。FIG. 10 is a longitudinal sectional view showing an outline of a thin-film polycrystalline silicon manufactured using the method of the present invention.
【図１１】薄膜多結晶シリコンの製膜に用いた装置を示
す内部透視断面図。FIG. 11 is an internal perspective sectional view showing an apparatus used for forming a thin-film polycrystalline silicon film.
【図１２】図１１の製膜装置の一部を示す平面模式図。FIG. 12 is a schematic plan view showing a part of the film forming apparatus of FIG.
１…放電室、１ａ…放電チャンバ、 ２…中間室、２ａ…中間チャンバ、 ３…電子加速室、３ａ…加速チャンバ、 ４…熱フィラメント、 ５…熱電子放出板、 ６…絶縁板、 ７…放電電極、 ８…中間電極、 ９…加速電極、 １０…ガス供給路、 １１…差動排気路、 １２ａ，１２ｂ，１２ｃ…電子ビーム通路（電極の
孔）、 １３…プラズマ、 １４，１５，１６…電源、 １７…製膜室、 １８Ａ，１８Ｂ，１８Ｃ…主排気路、 １９…原料ガス供給路、 ２０…基板、 ２１…ヒータ、 ２２…プラズマ、 ２３…電子ビーム収束磁場形成用コイル、 ２４ａ，２４ｂ…カスプ磁場形成用コイル、 ２５…遮蔽板、 ２６…アース、 ２７…カスプ磁場、 ２８Ａ，２８Ｂ，２８Ｃ…プロセスチャンバ、 ３０…真空容器、 ３１…ヒータ、 ３２…製膜室、 ３３…排気路、 ３４…真空ポンプ、 ３５…ガス混合箱、 ３６…ガスノズル、 ３７…原料ガス供給源、 ３８…ラダー電極、 ３９…インピーダンス整合器、 ５１…結晶核下地層、 ５２…結晶核層、 ５３…薄膜多結晶シリコン層。DESCRIPTION OF SYMBOLS 1 ... Discharge chamber, 1a ... Discharge chamber, 2 ... Intermediate chamber, 2a ... Intermediate chamber, 3 ... Electron acceleration room, 3a ... Acceleration chamber, 4 ... Hot filament, 5 ... Thermoelectron emission plate, 6 ... Insulating plate, 7 ... Discharge electrode, 8: intermediate electrode, 9: acceleration electrode, 10: gas supply path, 11: differential exhaust path, 12a, 12b, 12c: electron beam path (hole of electrode), 13: plasma, 14, 15, 16 ... Power supply, 17 ... Film forming chamber, 18A, 18B, 18C ... Main exhaust path, 19 ... Source gas supply path, 20 ... Substrate, 21 ... Heater, 22 ... Plasma, 23 ... Electron beam converging magnetic field forming coil, 24A, 24b: cusp magnetic field forming coil, 25: shielding plate, 26: ground, 27: cusp magnetic field, 28A, 28B, 28C: process chamber, 30: vacuum vessel, 31: heater, 32: film forming chamber, 33 Exhaust passage 34 Vacuum pump 35 Gas mixing box 36 Gas nozzle 37 Source gas supply source 38 Ladder electrode 39 Impedance matching device 51 Crystal nucleus underlayer 52 Crystal nucleus layer 53 ... Thin film polycrystalline silicon layer.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山口 賢剛 神奈川県横浜市金沢区幸浦一丁目８番地１ 三菱重工業株式会社基盤技術研究所内 Ｆターム(参考） 4K030 AA06 AA17 BA29 BB03 BB12 CA05 CA06 DA01 FA01 HA04 JA01 KA14 LA04 5F045 AA03 AA08 AA14 AA19 AB03 AB04 AB40 AC01 AC02 AC04 AD05 AD06 AD07 AD08 AE13 AE15 AE17 AE19 AE21 AF07 AF10 AF14 BB07 BB12 CA13 DA61 DP04 EB08 EE06 EE12 EF17 EH04 EH16 EH18 EH19 5F051 AA03 BA14 CB11 CB12 CB14 CB15 CB30 FA02 FA04 GA02 GA03 GA06 ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Kengo Yamaguchi 1-8-1 Koura, Kanazawa-ku, Yokohama-shi, Kanagawa Prefecture F-term in Basic Research Laboratory, Mitsubishi Heavy Industries, Ltd. 4K030 AA06 AA17 BA29 BB03 BB12 CA05 CA06 DA01 FA01 HA04 JA01 KA14 LA04 5F045 AA03 AA08 AA14 AA19 AB03 AB04 AB40 AC01 AC02 AC04 AD05 AD06 AD07 AD08 AE13 AE15 AE17 AE19 AE21 AF07 AF10 AF14 BB07 BB12 CA13 DA61 DP04 EB08 EE06 EE12 EF17 EB17 EB17 EB17 EB17 EB17 CB GA02 GA03 GA06
Claims (14)
膜又は金属若しくは合金を薄膜として表面に形成したガ
ラス、透明導電膜又は金属若しくは合金を薄膜として表
面に形成したセラミックス、および透明導電膜又は金属
若しくは合金を薄膜として表面に形成した樹脂からなる
群から選ばれた基板上に積層形成され、金属、合金、金
属酸化物およびシリコンのいずれかからなる結晶核下地
層としての第１の層と、 この第１の層の上に積層形成され、シリコンからなる結
晶核層としての第２の層と、 この第２の層の上に５００℃以下の製膜プロセスを用い
て積層形成された多結晶シリコンからなる第３の層と、
を具備することを特徴とする薄膜多結晶シリコン。1. Glass, ceramics, metal, transparent conductive film or glass formed on the surface as a thin film of metal or alloy, transparent conductive film or ceramics formed on the surface of metal or alloy as a thin film, and transparent conductive film or metal or thin film A first layer serving as a crystal nucleus underlayer formed of a metal, an alloy, a metal oxide, or silicon; and a first layer formed on a substrate selected from the group consisting of a resin formed on the surface of the alloy as a thin film; A second layer as a crystal nucleus layer formed of silicon and formed on the first layer, and a polycrystalline silicon layer formed on the second layer by using a film forming process at 500 ° C. or less. A third layer comprising:
A thin-film polycrystalline silicon, comprising:
上で１０００ｎｍ以下であり、かつ体積結晶化率が７０
％以上であり、かつ（２２０）面に優先的に配向してい
ることを特徴とする請求項１記載の薄膜多結晶シリコ
ン。2. The second layer has a thickness of not less than 10 nm and not more than 1000 nm and a volume crystallization ratio of 70 nm.
% Or more, and is preferentially oriented to the (220) plane.
０％以上であり、かつ（２２０）面に優先的に配向して
いることを特徴とする請求項１記載の薄膜多結晶シリコ
ン。3. The third layer has a volume crystallization ratio of 7
2. The thin-film polycrystalline silicon according to claim 1, wherein it is 0% or more and is preferentially oriented to the (220) plane.
膜又は金属若しくは合金を薄膜として表面に形成したガ
ラス、透明導電膜又は金属若しくは合金を薄膜として表
面に形成したセラミックス、および透明導電膜又は金属
若しくは合金を薄膜として表面に形成した樹脂からなる
群から選ばれた基板を化学蒸着、熱CVD法、イオンプレ
ーティング法、スパッタリング法などの製膜方法により
金属、合金、金属酸化物およびシリコンのいずれかから
なる結晶核下地層としての第１の層を前記基板上に積層
形成する工程（ａ）と、 シリコンからなる結晶核層としての第２の層を前記第１
の層の上に積層形成する工程（ｂ）と、 この第２の層の上に５００℃以下の製膜プロセスを用い
て多結晶シリコンからなる第３の層を積層形成する工程
（ｃ）と、を具備することを特徴とする薄膜多結晶シリ
コンの製造方法。4. Glass, ceramics, metal, transparent conductive film or glass formed on the surface as a thin film of metal or alloy, transparent conductive film or ceramics formed on the surface of metal or alloy as a thin film, and transparent conductive film or metal or metal. A substrate selected from the group consisting of a resin formed on the surface of an alloy as a thin film is formed of a metal, alloy, metal oxide or silicon by a film forming method such as chemical vapor deposition, thermal CVD, ion plating, or sputtering. (A) laminating and forming a first layer as a crystal nucleus base layer made of silicon on the substrate;
(B) forming a layer on the second layer, and (c) forming a third layer made of polycrystalline silicon on the second layer by using a film forming process at 500 ° C. or lower. And a method for producing thin-film polycrystalline silicon.
ズマ法を用いて第２の層となる結晶核層を形成し、かつ
上記工程（ｃ）ではラダー状の放電電極を用いるプラズ
マＣＶＤ法を用いて第３の層となる多結晶シリコン層を
形成することを特徴とする請求項４記載の方法。5. In the step (b), a crystal nucleus layer serving as a second layer is formed by using an electron beam excited plasma method, and in the step (c), a plasma CVD method using a ladder-shaped discharge electrode is used. 5. The method according to claim 4, wherein the third layer is used to form a polycrystalline silicon layer.
ルギーを２０ｅＶ以上２００ｅＶ以下の範囲とし、基板
の温度を５００℃以下とし、水素に対するシラン系ガス
の流量比を.０．５%以上２０%以下の範囲とし、圧力を
0.5mTorr以上50mTorr以下とすることを特徴とする請求
項５記載の方法。6. In the step (b), the energy of the electron beam is in the range of 20 eV to 200 eV, the temperature of the substrate is 500 ° C. or less, and the flow rate ratio of the silane-based gas to hydrogen is 0.5% to 20 eV. % Range and the pressure
The method according to claim 5, wherein the pressure is 0.5 mTorr or more and 50 mTorr or less.
ンＳｉＨ4の流量比を０．５％以上２０％以下の範囲と
し、ラダー状の放電電極の放電周波数を５０ＭＨｚ以上
３００ＭＨｚ以下の範囲とし、圧力を０．１Ｔｏｒｒ以
上５Ｔｏｒｒ以下の範囲とし、基板の温度を５００℃以
下とすることを特徴とする請求項５記載の方法。7. In the step (c), the flow rate ratio of silane SiH 4 to hydrogen is in the range of 0.5% to 20%, and the discharge frequency of the ladder-like discharge electrode is in the range of 50 MHz to 300 MHz. 6. The method according to claim 5, wherein the pressure is in a range of 0.1 Torr to 5 Torr, and the temperature of the substrate is 500 ° C. or less.
膜又は金属若しくは合金を薄膜として表面に形成したガ
ラス、透明導電膜又は金属若しくは合金を薄膜として表
面に形成したセラミックス、および透明導電膜又は金属
若しくは合金を薄膜として表面に形成した樹脂からなる
群から選ばれた基板上に積層形成され、金属、合金、お
よびシリコンのいずれかからなる結晶核下地層としての
第１の層と、 この第１の層の上に積層形成され、シリコンのからなる
結晶核下地層としての第２の層と、 この第２の層の上に５００℃以下の製膜プロセスを用い
て積層形成された膜厚０．５μｍ以上１０μｍ以下の多
結晶シリコンからなり、発電層として用いられる第３の
層と、を具備することを特徴とするシリコン系光電変換
素子。8. Glass, ceramics, metal, a transparent conductive film or glass formed on the surface of a metal or alloy as a thin film, transparent conductive film or ceramics formed on a surface of a metal or alloy as a thin film, and transparent conductive film or a metal or alloy. A first layer serving as a crystal nucleus underlayer formed of a metal, an alloy, or silicon; and a first layer formed on a substrate selected from the group consisting of a resin formed on the surface of an alloy as a thin film; A second layer as a crystal nucleus underlayer made of silicon, and a film having a film thickness of 0.degree. C. formed on the second layer by a film forming process at 500.degree. C. or less. A silicon-based photoelectric conversion element, comprising: a third layer made of polycrystalline silicon having a size of 5 μm or more and 10 μm or less and used as a power generation layer.
上で１０００ｎｍ以下であり、かつ体積結晶化率が７０
％以上であり、かつ（２２０）面に優先的に配向してい
ることを特徴とする請求項８記載のシリコン系光電変換
素子。9. The second layer has a thickness of not less than 10 nm and not more than 1000 nm, and a volume crystallization ratio of 70 nm.
9. The silicon-based photoelectric conversion device according to claim 8, wherein the content of the silicon-based photoelectric conversion device is at least 0.1% and the (220) plane is preferentially oriented.
７０％以上であり、かつ（２２０）面に優先的に配向し
ていることを特徴とする請求項８記載のシリコン系光電
変換素子。10. The silicon-based photoelectric device according to claim 8, wherein the third layer has a volume crystallization ratio of 70% or more and is preferentially oriented to a (220) plane. Conversion element.
電膜又は金属若しくは合金を薄膜として表面に形成した
ガラス、透明導電膜又は金属若しくは合金を薄膜として
表面に形成したセラミックス、および透明導電膜又は金
属若しくは合金を薄膜として表面に形成した樹脂からな
る群から選ばれた基板を化学蒸着、熱CVD法、イオンプ
レーティング法、スパッタリング法などの製膜方法によ
り金属、合金、金属酸化物およびシリコンのいずれかか
らなる結晶核下地層としての第１の層を前記基板上に積
層形成する工程（ａ）と、 シリコンからなる結晶核層としての第２の層を前記第１
の層の上に積層形成する工程（ｂ）と、 この第２の層の上に５００℃以下の製膜プロセスを用い
て積層形成された膜厚０．５μｍ以上１０μｍ以下の多
結晶シリコンからなり、発電層として用いられる第３の
層を積層形成する工程（ｃ）と、を具備することを特徴
とするシリコン系光電変換素子の製造方法。11. A glass formed on a surface of a glass, ceramics, metal, transparent conductive film or metal or alloy as a thin film, a ceramic formed on a surface of a transparent conductive film or metal or alloy as a thin film, and a transparent conductive film or metal or A substrate selected from the group consisting of a resin formed on the surface of an alloy as a thin film is formed of a metal, alloy, metal oxide or silicon by a film forming method such as chemical vapor deposition, thermal CVD, ion plating, or sputtering. (A) forming a first layer as a crystal nucleus base layer made of silicon on the substrate, and forming a second layer as a crystal nucleus layer made of silicon in the first layer.
(B) forming a layer on the second layer; and forming polycrystalline silicon having a thickness of 0.5 μm or more and 10 μm or less on the second layer by using a film forming process of 500 ° C. or less. And (c) forming a third layer to be used as a power generation layer by lamination.
ラズマ法を用いて第２の層となる結晶核層を形成し、か
つ上記工程（ｃ）ではラダー状の放電電極を用いるプラ
ズマＣＶＤ法を用いて第３の層となる多結晶シリコン層
を形成することを特徴とする請求項１１記載の方法。12. In the step (b), a crystal nucleus layer serving as a second layer is formed by using an electron beam excited plasma method, and in the step (c), a plasma CVD method using a ladder-like discharge electrode is performed. The method according to claim 11, wherein the third layer is used to form a polycrystalline silicon layer.
ネルギーを２０ｅＶ以上２００ｅＶ以下の範囲とし、基
板の温度を５００℃以下とし、水素に対するシラン系ガ
スの流量比を.０．５%以上２０%以下の範囲とし、圧力
を0.5mTorr以上50mTorr以下とすることを特徴とする請
求項１２記載の方法。13. In the step (b), the energy of the electron beam is in the range of 20 eV to 200 eV, the temperature of the substrate is 500 ° C. or less, and the flow rate ratio of the silane-based gas to hydrogen is 0.5% to 20 eV. The method according to claim 12, wherein the pressure is 0.5 mTorr or more and 50 mTorr or less.
ランＳｉＨ4の流量比を０．５％以上２０％以下の範囲
とし、ラダー状の放電電極の放電周波数を５０ＭＨｚ以
上３００ＭＨｚ以下の範囲とし、圧力を０．１Ｔｏｒｒ
以上５Ｔｏｒｒ以下の範囲とし、基板の温度を５００℃
以下とすることを特徴とする請求項１２記載の方法。14. In the step (c), the flow rate ratio of silane SiH 4 to hydrogen is in the range of 0.5% to 20%, and the discharge frequency of the ladder-shaped discharge electrode is in the range of 50 MHz to 300 MHz. 0.1 Torr pressure
At least 5 Torr and a substrate temperature of 500 ° C.
13. The method according to claim 12, wherein:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000046298A JP4813637B2 (en) | 2000-02-23 | 2000-02-23 | Thin film polycrystalline silicon and silicon photoelectric conversion device manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000046298A JP4813637B2 (en) | 2000-02-23 | 2000-02-23 | Thin film polycrystalline silicon and silicon photoelectric conversion device manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001237446A true JP2001237446A (en) | 2001-08-31 |
| JP4813637B2 JP4813637B2 (en) | 2011-11-09 |
Family
ID=18568734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000046298A Expired - Fee Related JP4813637B2 (en) | 2000-02-23 | 2000-02-23 | Thin film polycrystalline silicon and silicon photoelectric conversion device manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4813637B2 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003073515A1 (en) * | 2002-02-28 | 2003-09-04 | National Institute Of Advanced Industrial Science And Technology | Thin-film solar cell and its production method |
| WO2004086516A1 (en) * | 2003-03-26 | 2004-10-07 | Canon Kabushiki Kaisha | Solar cell |
| WO2006006368A1 (en) * | 2004-07-12 | 2006-01-19 | Kaneka Corporation | Method for manufacturing thin film photoelectric converter |
| CN1309016C (en) * | 2003-09-01 | 2007-04-04 | 旺宏电子股份有限公司 | Method for forming PN boundary and once programmable read-only memory structure and mfg. process |
| CN103346072A (en) * | 2013-07-08 | 2013-10-09 | 北京航空航天大学 | Method for manufacturing polycrystalline silicon thin film |
| CN113496871A (en) * | 2020-04-03 | 2021-10-12 | 重庆超硅半导体有限公司 | Back film layer of silicon wafer for epitaxial substrate and manufacturing method thereof |
-
2000
- 2000-02-23 JP JP2000046298A patent/JP4813637B2/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003073515A1 (en) * | 2002-02-28 | 2003-09-04 | National Institute Of Advanced Industrial Science And Technology | Thin-film solar cell and its production method |
| WO2004086516A1 (en) * | 2003-03-26 | 2004-10-07 | Canon Kabushiki Kaisha | Solar cell |
| CN1309016C (en) * | 2003-09-01 | 2007-04-04 | 旺宏电子股份有限公司 | Method for forming PN boundary and once programmable read-only memory structure and mfg. process |
| WO2006006368A1 (en) * | 2004-07-12 | 2006-01-19 | Kaneka Corporation | Method for manufacturing thin film photoelectric converter |
| CN103346072A (en) * | 2013-07-08 | 2013-10-09 | 北京航空航天大学 | Method for manufacturing polycrystalline silicon thin film |
| CN113496871A (en) * | 2020-04-03 | 2021-10-12 | 重庆超硅半导体有限公司 | Back film layer of silicon wafer for epitaxial substrate and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4813637B2 (en) | 2011-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6143128A (en) | Apparatus for preparing and metallizing high aspect ratio silicon semiconductor device contacts to reduce the resistivity thereof | |
| KR100497778B1 (en) | Inductively coupled plasma CVD | |
| JP4906169B2 (en) | Method for manufacturing a coated workpiece, use of the method and apparatus therefor | |
| US20080254203A1 (en) | Silicon nitride passivation for a solar cell | |
| KR100779176B1 (en) | Method and apparatus for forming silicon body | |
| US20080188062A1 (en) | Method of forming microcrystalline silicon film | |
| JP2005005280A (en) | Method for passivating semiconductor substrate | |
| CN101151712A (en) | A method and system for removing an oxide from a substrate | |
| JPS63197329A (en) | Method and apparatus for applying amorphous silicon hydride to substrate in plasma chamber | |
| WO1994019509A1 (en) | Film forming method and film forming apparatus | |
| JPS5934421B2 (en) | Thin film manufacturing method | |
| JP2001332749A (en) | Method for forming semiconductor thin film and amorphous silicon solar cell element | |
| JP4813637B2 (en) | Thin film polycrystalline silicon and silicon photoelectric conversion device manufacturing method | |
| Pribil et al. | Deposition of electronic quality amorphous silicon, a-Si: H, thin films by a hollow cathode plasma-jet reactive sputtering system | |
| JPH1081968A (en) | Production of amorphous silicon coating | |
| US11844290B2 (en) | Plasma co-doping to reduce the forming voltage in resistive random access memory (ReRAM) devices | |
| JP2004519108A (en) | Member manufacturing method and vacuum processing system | |
| JPH06244175A (en) | Method and device for manufacturing insulating film | |
| US20020160620A1 (en) | Method for producing coated workpieces, uses and installation for the method | |
| JP2001313257A (en) | Method for producing high quality silicon based thin film | |
| JP2001291882A (en) | Method of manufacturing thin film | |
| JP3007579B2 (en) | Manufacturing method of silicon thin film | |
| RU2769751C1 (en) | Device for deposition of ultra-thick layers of polycrystalline silicon | |
| JPH06179968A (en) | High frequency sputtering device | |
| JP2002164290A (en) | Method of manufacturing polycrystalline silicone film |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070206 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070207 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080626 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100126 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100325 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100831 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101021 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110802 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110825 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140902 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |