JP2001230275A - 半導体集積回路装置の製造方法 - Google Patents

半導体集積回路装置の製造方法

Info

Publication number
JP2001230275A
JP2001230275A JP2000036820A JP2000036820A JP2001230275A JP 2001230275 A JP2001230275 A JP 2001230275A JP 2000036820 A JP2000036820 A JP 2000036820A JP 2000036820 A JP2000036820 A JP 2000036820A JP 2001230275 A JP2001230275 A JP 2001230275A
Authority
JP
Japan
Prior art keywords
wiring board
solder
semiconductor
semiconductor pellet
pellet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000036820A
Other languages
English (en)
Other versions
JP2001230275A5 (ja
JP3686567B2 (ja
Inventor
Tsutomu Ida
勤 伊田
Akio Ishizu
昭夫 石津
Masakazu Hashizume
正和 橋詰
Isao Hagiwara
萩原　　勲
Yoshinori Shiokawa
吉則 塩川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Ltd
Hitachi Tohbu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Tohbu Semiconductor Ltd filed Critical Hitachi Ltd
Priority to JP2000036820A priority Critical patent/JP3686567B2/ja
Priority to TW090102782A priority patent/TWI248672B/zh
Priority to KR1020010007235A priority patent/KR100562453B1/ko
Priority to US09/783,605 priority patent/US6709890B2/en
Publication of JP2001230275A publication Critical patent/JP2001230275A/ja
Publication of JP2001230275A5 publication Critical patent/JP2001230275A5/ja
Application granted granted Critical
Publication of JP3686567B2 publication Critical patent/JP3686567B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75302—Shape
    • H01L2224/75303—Shape of the pressing surface
    • H01L2224/75305—Shape of the pressing surface comprising protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】 半田接続部に形成されるボイドを除去してそ
の接続信頼性の向上を図り、かつ半導体ペレットの配線
基板に対する取り付け水平度の向上を図る。 【解決手段】 チップ部品２２とベアチップ実装される
半導体ペレット２１を配線基板２上に配置した後、半田
接続によってチップ部品２２および半導体ペレット２１
を実装することにより組み立てられる高周波モジュール
の製造方法において、リフロー用半田を加熱溶融した本
加熱部で半導体ペレット２１を配線基板２に対して加圧
したままヒートブロック２８から配線基板２を離脱させ
て半田接続部２６を冷却することにより、半田接続部２
６におけるボイド４１の発生を防いで半田接続部２６の
接続信頼性を向上させるとともに、半導体ペレット２１
の配線基板２に対する取り付け水平度の向上を図る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に、高周波モジュール（高周波電力増幅装置）
の組み立てにおける半導体ペレット搭載時の半田接続に
適用して有効な技術に関する。
【０００２】
【従来の技術】半導体ペレットを基板に搭載する際の半
田接続方法としては、例えば、特開平１１−１２１９２
１号公報（町田など）にその技術が記載されており、そ
こには、リフロー時（半田接続時）に、半導体ペレット
が搭載された基板の裏面側を剣山形のピンによって支持
する技術が記載されている。
【０００３】
【発明が解決しようとする課題】チップコンデンサやチ
ップ抵抗などの表面実装形の電子部品と、ベアチップ実
装用の半導体ペレットとが配線基板に搭載されて組み立
てられる半導体集積回路装置として、高周波モジュール
（ＲＦモジュールともいう）と呼ばれる高周波電力増幅
装置が知られている。
【０００４】ところが、高周波モジュールの組み立てに
おける電子部品と半導体ペレットの配線基板へのリフロ
ー実装では、半導体ペレットの半田接続部にボイドが発
生し、その結果、半田接続不良に至ることが問題とな
る。
【０００５】さらに、半田接続時に半導体ペレットが傾
いて取り付けられ、その結果、半導体ペレットの表面電
極であるパッドの高さが不均一となり、ワイヤボンディ
ング時のボンディング不良を引き起こすことが問題とな
る。
【０００６】したがって、本発明の目的は、半田接続部
に形成されるボイドを除去して半田接続部の接続信頼性
の向上を図る半導体集積回路装置の製造方法を提供する
ことにある。
【０００７】また、本発明の他の目的は、半導体ペレッ
トの配線基板に対する取り付け水平度の向上を図る半導
体集積回路装置の製造方法を提供することにある。
【０００８】さらに、本発明の他の目的は、溶融によっ
て飛散した半田異物を除去してワイヤボンディングへの
悪影響を防止する半導体集積回路装置の製造方法を提供
することにある。
【０００９】また、本発明の他の目的は、半導体ペレッ
トと表面実装形の電子部品とを一括リフローして半導体
集積回路装置にかかる熱ストレスを低減する半導体集積
回路装置の製造方法を提供することにある。
【００１０】さらに、本発明の他の目的は、半導体ペレ
ットと表面実装形の電子部品とを一括リフローしてリフ
ロー工程の簡略化を図る半導体集積回路装置の製造方法
を提供することにある。
【００１１】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１２】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を箇条書きにして簡単
に説明すれば、以下のとおりである。
【００１３】すなわち、本発明の半導体集積回路装置の
製造方法は、配線基板と表面実装形の電子部品およびベ
アチップ実装される半導体ペレットとを半田接続して前
記電子部品および前記半導体ペレットを前記配線基板に
実装することにより組み立てられるものであり、前記配
線基板上に前記電子部品および前記半導体ペレットを配
置する工程と、半田溶融可能な加熱部において前記半導
体ペレットを前記配線基板に対して加圧しながら前記半
導体ペレットと前記配線基板との間に配置された接続用
半田を加熱溶融する工程と、前記加熱部において前記半
導体ペレットを前記配線基板に対して加圧した状態で前
記半導体ペレットと前記配線基板との半田接続部を冷却
して前記配線基板と前記電子部品および前記半導体ペレ
ットとを前記半田接続する工程とを有するものである。
【００１４】本発明によれば、半導体ペレットを配線基
板に対して加圧した状態で半田接続部を冷却することに
より、半田接続部を押さえ付けた状態で冷却することが
できる。
【００１５】したがって、半田接続部におけるボイドの
発生を防ぐことができ、その結果、半田接続部の接続信
頼性を向上させることができる。
【００１６】さらに、半導体ペレットを配線基板に対し
て加圧した状態で半田接続部を冷却することにより、半
導体ペレットを配線基板に対して水平に取り付けること
ができ、その結果、半導体ペレットの取り付け水平度を
向上できる。
【００１７】したがって、ワイヤボンディング時のボン
ディング精度を向上でき、その結果、ボンディング不良
を低減できる。
【００１８】また、加熱部において、半導体ペレットを
配線基板に対して加圧した状態で半田接続部を冷却する
ことにより、加熱したその場所で半田接続部を冷却する
ことができ、これにより、冷却領域を少なくすることが
できる。
【００１９】その結果、リフロー装置の大きさをコンパ
クトにすることができ、これにより、省スペース化を図
ることができる。
【００２０】さらに、本発明の半導体集積回路装置の製
造方法は、配線基板と表面実装形の電子部品およびベア
チップ実装される半導体ペレットとを半田接続して前記
電子部品および前記半導体ペレットを前記配線基板に実
装することにより組み立てられるものであり、前記配線
基板上に前記電子部品および前記半導体ペレットを配置
する工程と、半田溶融可能な加熱部において前記半導体
ペレットを前記配線基板に対して加圧しながら前記半導
体ペレットと前記配線基板との間に配置された接続用半
田を加熱溶融し、この加熱溶融中に前記加圧の量を変化
させる工程と、前記半導体ペレットと前記配線基板との
半田接続部を冷却して前記配線基板と前記電子部品およ
び前記半導体ペレットとを前記半田接続する工程とを有
するものである。
【００２１】本発明によれば、加熱溶融中に半導体ペレ
ットによる加圧の量を変化させることにより、溶融中の
半田接続部に掛かる圧力が変化するため、これにより、
半田接続部に形成されたボイドの空気に運動エネルギを
与えることができる。
【００２２】その結果、ボイドの空気の運動エネルギが
活性化され、かつ半田接続部が加圧されることにより、
ボイドを外部に押し出すことができる。
【００２３】したがって、半田接続部のボイドを除去す
ることができ、その結果、半田接続部の接続信頼性を向
上させることができる。
【００２４】また、本発明の半導体集積回路装置の製造
方法は、配線基板と表面実装形の電子部品およびベアチ
ップ実装される半導体ペレットとを半田接続して前記電
子部品および前記半導体ペレットを前記配線基板に実装
することにより組み立てられるものであり、前記配線基
板上に前記電子部品および前記半導体ペレットを配置す
る工程と、半田溶融可能な加熱部において前記半導体ペ
レットを前記配線基板に対して加圧しながら前記半導体
ペレットと前記配線基板との間に配置された接続用半田
を加熱溶融する工程と、前記半導体ペレットと前記配線
基板との半田接続部を冷却して前記配線基板と前記電子
部品および前記半導体ペレットとを前記半田接続する工
程と、前記加熱溶融によって飛散した半田異物を吸引し
て前記配線基板上から前記半田異物を除去する工程とを
有するものである。
【００２５】本発明によれば、飛散した半田異物を吸引
して除去することにより、ワイヤボンディング時に半田
異物が除去されているため、半田異物によるボンディン
グ不良の発生を防止することができる。
【００２６】さらに、本発明の半導体集積回路装置の製
造方法は、表面実装形の電子部品とベアチップ実装され
る半導体ペレットを配線基板上に配置した後、半田接続
によって前記電子部品および前記半導体ペレットを前記
配線基板に実装することにより組み立てられるものであ
り、端子に接続用半田が形成された前記配線基板上に前
記電子部品および前記半導体ペレットを配置する工程
と、半田溶融可能な加熱部において前記半導体ペレット
を前記配線基板に対して加圧しながら前記接続用半田を
一括リフローによって加熱溶融する工程と、前記加熱部
において前記半導体ペレットを前記配線基板に対して加
圧した状態で前記半導体ペレットと前記配線基板との半
田接続部を冷却して前記配線基板と前記電子部品および
前記半導体ペレットとを前記半田接続する工程とを有す
るものである。
【００２７】本発明によれば、電子部品と半導体ペレッ
トとを一括リフローすることにより、半導体集積回路装
置にかかる熱ストレスの回数を減らすことができ、その
結果、半導体集積回路装置の品質を向上できる。
【００２８】さらに、前記一括リフローすることによ
り、リフロー処理を短縮することができ、その結果、リ
フロー工程を簡略化することができる。
【００２９】また、前記一括リフローすることにより、
リフロー装置が１台で済むため、リフロー工程への投資
コストを低減できる。
【００３０】本願発明のその他の発明の概要を項に分け
て以下に示す。１．表面実装形の電子部品とベアチップ
実装される半導体ペレットを配線基板上に配置した後、
半田接続によって前記電子部品および前記半導体ペレッ
トを前記配線基板に実装することにより組み立てられる
半導体集積回路装置の製造方法であって、(a) 端子に接
続用半田が形成された前記配線基板上に前記電子部品お
よび前記半導体ペレットを配置する工程と、(b) 半田溶
融可能な加熱部において前記半導体ペレットを前記配線
基板に対して加圧しながら前記接続用半田を一括リフロ
ーによって加熱溶融する工程と、(c) 前記加熱部におい
て前記半導体ペレットを前記配線基板に対して加圧した
状態で前記半導体ペレットと前記配線基板との半田接続
部を冷却して前記配線基板と前記電子部品および前記半
導体ペレットとを前記半田接続する工程とを有し、電界
効果トランジスタが形成された前記半導体ペレットを前
記配線基板に実装して高周波パワーモジュールを組み立
てることを特徴とする半導体集積回路装置の製造方法。
２．ベアチップ実装可能な半導体ペレットを配線基板上
に配置した後、半田接続によって前記半導体ペレットを
前記配線基板に実装することにより組み立てられる半導
体集積回路装置の製造方法であって、(a) 端子に接続用
半田が形成された前記配線基板上に前記半導体ペレット
を配置する工程と、(b) 半田溶融可能な加熱部において
前記半導体ペレットを前記配線基板に対して加圧しなが
ら前記接続用半田をリフローによって加熱溶融する工程
と、(c) 前記加熱部において前記半導体ペレットを前記
配線基板に対して加圧した状態で前記半導体ペレットと
前記配線基板との半田接続部を冷却して前記配線基板と
前記半導体ペレットとを前記半田接続する工程とを有
し、電界効果トランジスタが形成された前記半導体ペレ
ットを前記配線基板に実装して高周波パワーモジュール
を組み立てることを特徴とする半導体集積回路装置の製
造方法。３．表面実装形の電子部品と薄板状の放熱板を
配線基板上に配置した後、半田接続によって前記電子部
品および前記放熱板を前記配線基板に実装し、その後、
前記放熱板上にベアチップ実装可能な半導体ペレットを
取り付けることにより組み立てられる半導体集積回路装
置の製造方法であって、(a) 端子に接続用半田が形成さ
れた前記配線基板上に前記電子部品および前記放熱板を
配置する工程と、(b) 半田溶融可能な加熱部において前
記放熱板を前記配線基板に対して加圧しながら前記接続
用半田を一括リフローによって加熱溶融する工程と、
(c) 前記加熱部において前記放熱板を前記配線基板に対
して加圧した状態で前記放熱板と前記配線基板との半田
接続部を冷却して前記配線基板と前記電子部品および前
記放熱板とを前記半田接続する工程と、(d) 前記放熱板
接続後、前記放熱板上に前記半導体ペレットを取り付け
る工程とを有し、電界効果トランジスタが形成された前
記半導体ペレットを前記配線基板に実装して高周波パワ
ーモジュールを組み立てることを特徴とする半導体集積
回路装置の製造方法。
【００３１】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
【００３２】以下の実施の形態では特に必要なとき以外
は同一または同様な部分の説明を原則として繰り返さな
い。
【００３３】また、以下の実施の形態では便宜上、複数
の発明を単一の一連の実施の形態の中で説明するが、特
に明示した場合を除き、各ステップは全ての発明につい
て必ずしも必須のものではないことは言うまでもない。
【００３４】さらに、以下の実施の形態では便宜上その
必要があるときは、複数のセクションまたは実施の形態
に分割して説明するが、特に明示した場合を除き、それ
らはお互いに無関係なものではなく、一方は他方の一部
または全部の変形例、詳細、補足説明などの関係にあ
る。
【００３５】また、以下の実施の形態において、要素の
数等（個数、数値、量、範囲等を含む）に言及する場
合、特に明示した場合及び原理的に明らかに特定の数に
限定される場合などを除き、その特定の数に限定される
ものではなく、特定の数以上でも以下でも良いものとす
る。
【００３６】さらに、以下の実施の形態において、その
構成要素（要素ステップなどを含む）は、特に明示した
場合及び原理的に明らかに必須であると考えられる場合
などを除き、必ずしも必須のものではないことは言うま
でもない。
【００３７】同様に、以下の実施の形態において、構成
要素等の形状、位置関係等に言及するときは、特に明示
した場合及び原理的に明らかにそうでないと考えられる
場合などを除き、実質的にその形状などに近似または類
似するものなどを含むものとする。このことは前記数値
及び範囲についても同様である。
【００３８】なお、実施の形態を説明するための全図に
おいて、同一の機能を有する部材には同一の符号を付
し、その繰り返しの説明は省略する。
【００３９】図１は本発明の半導体集積回路装置の製造
方法によって組み立てられる高周波モジュールの構造の
実施の形態の一例を示す図であり、（ａ）は斜視図、
（ｂ）は断面図、図２は図１に示す高周波モジュールの
構造を示す底面図、図３は本発明の半導体集積回路装置
の製造方法のリフロー工程で用いられるリフロー装置の
構造の実施の形態の一例を示す構成概念図、図４は図３
に示すリフロー装置におけるヒートブロック部の構成の
一例を示すブロック構成図、図５は図３に示すリフロー
装置の加圧機構の構成の一例を示す斜視図、図６は図５
に示す加圧機構における剣山治具の構造の一例を示す図
であり、（ａ）はプッシャーピンの側面図、（ｂ）は剣
山治具の断面図、図７は図６に示す剣山治具におけるプ
ッシャーピンの支持構造とエアー吹き出し状態の一例を
示す拡大部分断面図、図８は図１に示す高周波モジュー
ルの製造方法における組み立て手順の一例を示す製造プ
ロセスフロー図、図９（ａ),（ｂ),（ｃ),（ｄ),（ｅ),
（ｆ),（ｇ),（ｈ),（ｉ）は図８に示す主要工程に対応
した配線基板および高周波モジュールの構造の一例を示
す断面図、側面図および斜視図、図１０は図１に示す高
周波モジュールの製造の際に用いられる基板とその部品
搭載状態の構造の一例を示す図であり、（ａ）は多数個
取り基板の斜視図、（ｂ）は配線基板の斜視図、（ｃ）
は配線基板の平面図、（ｄ）は部品搭載状態を示す部分
断面図、図１１（ａ),（ｂ),（ｃ),（ｄ）および図１２
（ａ),（ｂ),（ｃ),（ｄ),（ｅ）は本発明の半導体集積
回路装置の製造方法のリフロー工程における半田接続方
法の実施の形態の一例を示す部分断面図、図１３は本発
明の半導体集積回路装置の製造方法のリフロー工程にお
ける半導体ペレット加圧状態の一例を示す概念図、図１
４は本発明の半導体集積回路装置の製造方法のリフロー
工程における半導体ペレット加圧後の冷却状態の一例を
示す概念図、図１５は本発明の半導体集積回路装置の製
造方法におけるリフロー工程後の部品搭載状態の一例を
示す拡大部分断面図、図１６は本発明の半導体集積回路
装置の製造方法のリフロー工程における半田異物吸引状
態の一例を示す図であり、（ａ）はその構成概念図、
（ｂ）は（ａ）のＡ−Ａ線に沿う部分断面図である。
【００４０】図１、図２に示す本実施の形態の半導体集
積回路装置の製造方法によって組み立てられる半導体集
積回路装置は、高周波モジュール１と呼ばれる（高周波
パワーモジュールともいう）高周波電力増幅装置であ
り、板状の配線基板２の主面（上面）にキャップ４が重
ねられ、外観的には偏平な矩形体構造のものである。
【００４１】したがって、主に携帯用電話などの小形の
携帯用電子機器などに組み込まれるものであり、電界効
果トランジスタが形成されるとともにベアチップ実装さ
れる能動部品である半導体ペレット２１（集積回路ペレ
ット）と、表面実装形のチップコンデンサやチップ抵抗
などの電子部品（面実装部品または面付け部品）である
とともに受動部品であるチップ部品２２とが配線基板２
上に搭載（混載）されている。
【００４２】なお、高周波モジュール１は、図１（ａ）
に示すように、キャップ４の外周縁が配線基板２の外周
縁に一致するか、それよりも内側に位置するようになっ
ており、さらに、キャップ４は、金属板を矩形箱状に絞
り成形して、下面周縁に沿って突出した周壁３を有する
構造となっている。
【００４３】また、図１（ｂ）に示すように、キャップ
４には、その両側中央の周壁３から下方に向けて突出す
るフック支持アーム１７が設けられており、さらに、こ
のフック支持アーム１７の先端側の内側には、これも成
形によって形成された突出するフック爪１８が設けられ
ている。このフック爪１８とフック支持アーム１７とに
よって弾性力を有した係止部であるフック１９が形成さ
れている。
【００４４】なお、キャップ４の厚さは、例えば、０.1
ｍｍ程度であり、メッキレスの洋白（ニッケルと銅と亜
鉛の合金）や、ニッケルメッキを施したリン青銅などに
よって形成され、これにより、半田との濡れ性を高めて
いる。
【００４５】また、配線基板２の両側中央部には、フッ
ク支持アーム１７が配置される窪み１５が形成されてお
り、この窪み１５の底には、さらに一段凹んだ引っ掛か
り部１６が形成され、フック１９のフック爪１８がこの
引っ掛かり部１６に係合される。
【００４６】なお、窪み１５が形成されていることによ
り、フック爪１８が引っ掛かり部１６に引っ掛かった状
態では、フック支持アーム１７が窪み１５より外側に突
出することはない。
【００４７】また、フック支持アーム１７が金属板によ
って形成されていることにより、フック１９に弾性力を
作用させることができる。したがって、キャップ４の周
壁３の先端が配線基板２の主面に接触し、かつ配線基板
２の裏面にフック爪１８が弾力性を有して引っ掛かるこ
とにより、キャップ４を配線基板２に確実に固定するこ
とができる。
【００４８】その際、フック１９は、配線基板２に弾性
力を作用させていることにより、キャップ４を容易に取
り外すこともできる。
【００４９】なお、配線基板２とキャップ４との係止部
については、他の構造であってもよい。
【００５０】また、図２に示すように、配線基板２の裏
面には、複数の外部端子５が設けられており、これらの
外部端子５は、配線基板２の裏面の長手方向の両側にそ
れぞれほぼ一定の間隔で配置され、一方の列（図２に示
す上側の列）には、左から右に向かって入力端子（Ｐｉ
ｎ）６、グラウンド端子（ＧＮＤ）７、グラウンド端子
（ＧＮＤ）８およびゲートバイアス端子（Ｖｇ）９が設
けられ、かつ、他方の列（図２に示す下側の列）には、
左から右に向かって出力端子（Ｐｏｕｔ）１０、グラウ
ンド端子（ＧＮＤ）１１、グラウンド端子（ＧＮＤ）１
２および電源端子（Ｖｄｄ）１３が設けられている。
【００５１】さらに、入力端子６、ゲートバイアス端子
９、出力端子１０および電源端子１３に対応する配線基
板２の側面には、図１（ａ）に示すように、配線基板２
の表面から裏面に至る箇所に端面スルーホール２０が設
けられている。これは、高周波モジュール１をプリント
配線基板などの実装基板に実装する際、各外部端子５
が、配線基板２の裏面の電極部分と側面の端面スルーホ
ール２０部分とで接続されて実装されることになり、こ
れにより、高周波モジュール１の確実な実装を行うこと
ができる。
【００５２】なお、配線基板２の裏面において４つのグ
ラウンド端子７，８，１１，１２を区画するように延在
する領域には、高周波モジュール１を実装する際使用さ
れる実装用接合材（例えば、半田）に濡れない材料によ
って形成されたレジスト膜１４が設けられている。
【００５３】また、高周波モジュール１では、図１
（ｂ）に示すように、配線基板２の表面にチップ部品２
２が搭載され、かつ配線基板２の表面に形成されたキャ
ビティ部である凹部２ａに半導体ペレット２１が半田接
続部２６を介して搭載されている。
【００５４】さらに、チップ部品２２は、半田フィレッ
ト２５を形成して配線基板２の図１０（ｂ）に示すチッ
プ部品用電極２ｂ（端子）と半田接続しており、一方、
半導体ペレット２１は、その表面電極であるボンディン
グパッド２１ａ（図１３参照）が金線などのワイヤ２４
によって配線基板２の基板側端子２ｅと接続されてい
る。
【００５５】なお、半導体ペレット２１とワイヤ２４
は、エポキシ樹脂などの封止用樹脂２３によって樹脂封
止されている。
【００５６】また、高周波モジュール１の大きさは、例
えば、幅８ｍｍ、長さ１２.3ｍｍ、高さ１.8ｍｍであ
る。
【００５７】次に、図３から図７を用いて、本実施の形
態の半導体集積回路装置（高周波モジュール１）の製造
方法におけるリフロー工程で用いられるリフロー装置の
構成について説明する。
【００５８】なお、図３に示すリフロー装置３０は、図
１（ｂ）に示すチップ部品２２と半導体ペレット２１と
が載置された配線基板２を有する図５に示す多数個取り
基板２７を一括リフローによって半田接続するものであ
り、その際、半導体ペレット２１のみを押さえて半田溶
融加熱を行い、その後、半導体ペレット２１を断続的も
しくは所定時間押さえた状態を維持して冷却を行うもの
である。
【００５９】さらに、半導体ペレット２１を加圧する際
には、独立懸架構造で、かつ剣山形の図６（ａ）に示す
ようなピン部材であるプッシャーピン３６ａによって加
圧する（荷重を掛ける）。
【００６０】また、リフロー装置３０は、図１０に示す
ような複数の配線基板２が形成された多数個取り基板２
７を用いて複数の高周波モジュール１をまとめて組み立
てることが可能なものである。
【００６１】図３に示すように、リフロー装置３０は、
多数個取り基板２７を供給する基板供給部３１と、基板
供給部３１から供給された多数個取り基板２７を図１３
に示す基板搬送系４２に送り出す継ぎコンベア部３２
と、基板搬送系４２において多数個取り基板２７を順送
りする基板順送り部３３と、多数個取り基板２７を徐々
に加熱するヒートブロック部３５と、ヒートブロック部
３５において多数個取り基板２７の位置決めを行う基板
位置決め部３４と、半導体ペレット２１を加圧するペレ
ットコンタクト部３６と、リフロー後の多数個取り基板
２７を収納するアンローダ部３７とによって構成されて
いる。
【００６２】また、ヒートブロック部３５は、図４に示
すように、加熱または冷却温度によって分けられた５つ
のステーションすなわち第ｌ予備加熱部３５ａと、第２
予備加熱部３５ｂと、第３予備加熱部３５ｃと、本加熱
部（加熱部）３５ｄと、徐冷却部３５ｅとからなり、そ
れぞれの前記ステーションに図１３に示すヒートブロッ
ク２８が設置されており、それぞれのヒートブロック２
８を様々な温度に設定可能なようになっている。
【００６３】これにより、予備加熱を複数回に分けて行
うことにより、多数個取り基板２７の急激な温度変化を
防ぐことができ、例えば、多数個取り基板２７がセラミ
ック基板の場合には、その基板割れを防止できる。
【００６４】また、ペレットコンタクト部３６には、図
６（ａ),（ｂ）に示すように、複数のプッシャーピン３
６ａを可動自在に支持するピンブロック３６ｂと、図５
に示すエアー２９によるプッシャーピン３６ａへの圧力
領域３６ｈを形成するエアーテンション用ブロック３６
ｃと、エアーテンション用ブロック３６ｃおよびピンブ
ロック３６ｂからなる剣山治具３６ｉをＸ方向、Ｙ方
向、Ｚ方向およびθ回転に可動自在に支持する４軸ロボ
ットアーム３６ｄと、エアー２９によるプッシャーピン
３６ａへの圧力を調整するエアーレギュレータ３６ｅ
と、エアー２９の流量を調整する流量調整器３６ｆとが
設置されている。
【００６５】なお、剣山治具３６ｉを支持している４軸
ロボットアーム３６ｄが、Ｘ方向、Ｙ方向、Ｚ方向およ
びθ回転に可動自在なため、剣山治具３６ｉの動作を容
易にかつ自由に設定できる。
【００６６】また、図６（ａ）に示すプッシャーピン３
６ａは、搭載される半導体ペレット２１に１対１に対応
してそれぞれの半導体ペレット２１の位置に合うように
設けられており、その頭部３６ｇが鍔状に形成されてい
る。
【００６７】したがって、ピンブロック３６ｂは、複数
のプッシャーピン３６ａを独立懸架で、かつ剣山状に摺
動自在に支持している。これにより、エアーテンション
用ブロック３６ｃの圧力領域３６ｈにエアー２９を供給
すると、エアー２９がプッシャーピン３６ａの頭部３６
ｇを加圧し、これにより、プッシャーピン３６ａが半導
体ペレット２１に圧力を付与する。
【００６８】すなわち、プッシャーピン３６ａの半導体
ペレット２１への圧力は、エアーテンション用ブロック
３６ｃの圧力領域３６ｈに供給されるエアー２９の圧力
とその流量によって制御される。
【００６９】したがって、全プッシャーピン３６ａへの
低荷重制御（数ｇ程度）を容易に行うことができる。
【００７０】なお、プッシャーピン３６ａは、所定量ピ
ンブロック３６ｂから突出すると、その頭部３６ｇがピ
ンブロック３６ｂの内部受け面に突き当たり、それ以上
プッシャーピン３６ａがピンブロック３６ｂから突出す
ることはない。
【００７１】また、エアー２９からの圧力より大きな圧
力をプッシャーピン３６ａの先端側から付与すれば、プ
ッシャーピン３６ａを押し上げることもできる。
【００７２】なお、図７（ａ) に示すように、ピンブロ
ック３６ｂに支持されたプッシャーピン３６ａに対し
て、図５に示す流量調整器３６ｆによってエアー２９の
流量を調整することにより、図７（ｂ) に示すように、
ピンブロック３６ｂとプッシャーピン３６ａとの隙間か
ら流出するエアー２９の吹き出し量２９ａも調整するこ
とができる。
【００７３】したがって、この吹き出し量２９ａを調整
することにより、プッシャーピン３６ａへのフラックス
などによる摺動阻害を防止でき、その結果、半導体ペレ
ット２１への過負荷荷重を防止できる。
【００７４】また、図１３に示すように、基板搬送系４
２には、多数個取り基板２７を支持する搬送シュート４
２ｃと、この搬送シュート４２ｃが取り付けられた搬送
レール４２ａと、この搬送レール４２ａを支持してかつ
昇降させる昇降アクチュエータ４２ｂとが設けられてお
り、図１４に示すように、搬送レール４２ａに取り付け
られた搬送シュート４２ｃを、昇降アクチュエータ４２
ｂによってヒートブロック２８とは独立させて昇降させ
ることができる。
【００７５】したがって、多数個取り基板２７をヒート
ブロック２８から離脱させる際には、昇降アクチュエー
タ４２ｂによって搬送レール４２ａを上昇させ、その結
果、図１４に示すように、プッシャーピン３６ａが図１
（ｂ）に示す半導体ペレット２１を押した状態（加圧し
た状態）のまま多数個取り基板２７をヒートブロック２
８から離脱させることができる。
【００７６】また、図１６（ａ）に示すように、４軸ロ
ボットアーム３６ｄには、加熱溶融によって飛散した配
線基板２（多数個取り基板２７）上の図１６（ｂ）に示
す半田玉などの半田異物３９を吸引して除去する吸引ユ
ニット３８が取り付けられている。
【００７７】なお、吸引ユニット３８は、半田異物３９
を吸引するための気流３８ｃを案内する吸引フード３８
ｂと、気流３８ｃを発生させて半田異物３９を吸い取っ
て配線基板２上から除去する吸引部３８ａとからなる。
【００７８】次に、本実施の形態の半導体集積回路装置
（高周波モジュール１）の製造方法を図８に示す製造プ
ロセスフロー図にしたがって説明する。
【００７９】なお、前記半導体集積回路装置の製造方法
では、図１０に示すような複数の配線基板２が形成され
た多数個取り基板２７を用いて、１枚の多数個取り基板
２７から複数の高周波モジュール１をまとめて組み立て
る場合を説明する。
【００８０】まず、図９（ａ）および図１０（ａ）に示
すような、複数の配線基板２が形成された多数個取り基
板２７を準備する。なお、多数個取り基板２７は、例え
ば、セラミック基板であり、その大きさは、一例とし
て、配線基板２が４０個形成されている場合、７８.7５
ｍｍ×７５.0０ｍｍ程度である。ただし、多数個取り基
板２７は、セラミック基板以外のガラスエポキシ系基板
などであってもよい。
【００８１】なお、配線基板２は、例えば、多層配線基
板であり、それぞれの配線基板２の表面には、ベアチッ
プ実装する半導体ペレット２１およびチップ部品２２の
数に応じて、図１０（ｂ）に示すように、１つまたは複
数の凹部２ａやチップ部品用電極（端子）２ｂが形成さ
れており、このチップ部品用電極２ｂが、図１０（ｃ）
に示すように、様々な表面配線２ｄによって接続されて
いる。
【００８２】また、図１０（ｄ）に示すように、凹部２
ａには半導体ペレット２１が搭載され、一方、チップ部
品２２は配線基板２の表面の図１０（ｃ）に示すチップ
部品用電極２ｂ上に搭載される。
【００８３】その後、図８のステップＳ１に示す配線基
板２への半田形成を行う。
【００８４】すなわち、図９（ｂ）に示すように、半田
印刷やポッティングなどによって配線基板２の凹部２ａ
およびチップ部品用電極２ｂに接続用半田であるリフロ
ー用半田２ｃを形成する。
【００８５】さらに、ステップＳ２に示すペレット・部
品搭載を行って、図９（ｃ）に示すように、多数個取り
基板２７の配線基板２の凹部２ａに半導体ペレット２１
を、一方、多数個取り基板２７の配線基板２の表面のチ
ップ部品用電極２ｂにチップ部品２２を配置する。
【００８６】その後、ステップＳ３に示すリフローを行
う。
【００８７】すなわち、多数個取り基板２７を加熱して
それぞれの配線基板２上に形成されたリフロー用半田２
ｃを溶融し、これにより、図９（ｄ）に示すように、半
導体ペレット２１およびチップ部品２２の半田接続を行
う。
【００８８】リフロー工程では、図３に示すリフロー装
置３０において、まず、基板供給部３１から継ぎコンベ
ア部３２を介して多数個取り基板２７を基板搬送系４２
に供給する。
【００８９】さらに、基板搬送系４２の基板順送り部３
３によって図４に示す第ｌ予備加熱部３５ａに多数個取
り基板２７を搬送し、そこで多数個取り基板２７を予備
加熱する。この第ｌ予備加熱部３５ａにおける設定加熱
温度は、例えば、８０℃であり、１枚の多数個取り基板
２７の通過時間は、例えば、６０秒である。
【００９０】その後、第２予備加熱部３５ｂ（例えば、
設定加熱温度１３０℃、通過時間６０秒）、第３予備加
熱部３５ｃ（例えば、設定加熱温度２１５℃、通過時間
６０秒）に、順次、多数個取り基板２７を通し、多数個
取り基板２７を徐々に加熱していく。
【００９１】なお、第ｌ予備加熱から第３予備加熱まで
のヒートブロック２８と多数個取り基板２７の配線基板
２の状態を図１１（ａ）に示す。
【００９２】続いて、多数個取り基板２７を本加熱部３
５ｄ（例えば、設定加熱温度３２５℃、通過時間６０
秒）に送り、そこで、リフローを行う。
【００９３】すなわち、本加熱部３５ｄにおいてチップ
部品２２と半導体ペレット２１の両者を一括リフローす
る。なお、本加熱部３５ｄでのヒートブロック２８と配
線基板２の状態を図１１（ｂ）に示す。
【００９４】まず、本加熱部３５ｄでは、多数個取り基
板２７の位置決めの際に、４軸ロボットアーム３６ｄに
取り付けられた位置補正用の図１６（ａ）に示すカメラ
３６ｊによって多数個取り基板２７の画像を取り込み、
自動で多数個取り基板２７の位置を補正する。
【００９５】続いて、４軸ロボットアーム３６ｄによっ
て剣山治具３６ｉの位置決めを行い、各半導体ペレット
２１とこれに対応するプッシャーピン３６ａとの位置決
めを行う。
【００９６】その後、半導体ペレット２１を多数個取り
基板２７の配線基板２に対して加圧しながら半田接続部
２６を一括リフローによって加熱溶融するとともに、こ
の加熱溶融中に半導体ペレット２１への前記加圧の量を
変化させる。
【００９７】その際、まず、エアーレギュレータ３６ｅ
と流量調整器３６ｆとによってプッシャーピン３６ａに
掛かるエアー２９の圧力を所定量に調整し、この状態
で、図１１（ｃ）に示すように、図５に示す４軸ロボッ
トアーム３６ｄにより剣山治具３６ｉのピンブロック３
６ｂによって支持されたプッシャーピン３６ａを下降さ
せ、図１１（ｄ）に示すように、プッシャーピン３６ａ
が半導体ペレット２１に接触し、プッシャーピン３６ａ
から半導体ペレット２１に所定量の圧力が掛かった時点
で剣山治具３６ｉの下降を停止させる。
【００９８】続いて、図１２（ａ）に示すように、プッ
シャーピン３６ａを上下動させ、プッシャーピン３６ａ
の半導体ペレット２１への加圧と離脱とを繰り返して、
これにより、加熱溶融中のプッシャーピン３６ａの半導
体ペレット２１への加圧量を変化させる。
【００９９】本実施の形態では、その加圧変化を、プッ
シャーピン３６ａによる半導体ペレット２１への加圧を
行うのと行わないのとを繰り返して行う。その際、例え
ば、プッシャーピン３６ａによる加圧・離脱の動作を２
回ずつ行った後、最後に３回目の加圧を行って離脱させ
る。
【０１００】すなわち、図１２（ｂ）に示すように、一
度半導体ペレット２１をプッシャーピン３６ａによって
加圧して半田接続部２６を押しつぶした後、４軸ロボッ
トアーム３６ｄにより剣山治具３６ｉを上昇させて図１
２（ｃ）に示すようにプッシャーピン３６ａを半導体ペ
レット２１から離脱させる。
【０１０１】その後、再度、４軸ロボットアーム３６ｄ
によって剣山治具３６ｉを下降させて図１２（ｂ）に示
すようにプッシャーピン３６ａによる半導体ペレット２
１への加圧を行い、これにより、半田接続部２６を再度
押しつぶす。
【０１０２】その後、再び、４軸ロボットアーム３６ｄ
により剣山治具３６ｉを上昇させてプッシャーピン３６
ａを半導体ペレット２１から離脱させる。
【０１０３】続いて、再び、４軸ロボットアーム３６ｄ
によって剣山治具３６ｉを下降させてプッシャーピン３
６ａによる半導体ペレット２１への加圧を行い、これに
より、半田接続部２６を再度押しつぶす。
【０１０４】これにより、図１２（ｂ）に示すように、
半導体ペレット２１と配線基板２との半田接続部２６か
らボイド４１を除去することができる。
【０１０５】なお、プッシャーピン３６ａの加圧・離脱
の繰り返し動作は、何回であってもよく、また、前記離
脱については、必ずしも離脱させなくてもよく、プッシ
ャーピン３６ａによる半導体ペレット２１への加圧力が
弱まる程度にプッシャーピン３６ａを僅かに上昇させる
だけでもよい。
【０１０６】その後、本加熱部３５ｄにおいて半導体ペ
レット２１を多数個取り基板２７の配線基板２に対して
加圧した状態のまま半導体ペレット２１と配線基板２と
の半田接続部２６を冷却して配線基板２とチップ部品２
２および配線基板２と半導体ペレット２１を半田接続す
る。
【０１０７】ここでは、半田接続部２６を冷却する際
に、図１２（ｄ）および図１４に示すように、本加熱部
３５ｄに設けられたヒートブロック２８から配線基板２
（多数個取り基板２７）を離脱させて半田接続部２６の
温度を下げる（冷却する）。
【０１０８】すなわち、本加熱部３５ｄにおいて、図１
４に示すように、昇降アクチュエータ４２ｂによって搬
送レール４２ａを上昇させ、その結果、図１２（ｄ）に
示すように、プッシャーピン３６ａが半導体ペレット２
１を押した状態（加圧した状態）のまま多数個取り基板
２７の配線基板２をヒートブロック２８から離脱させて
半田接続部２６を冷却する。
【０１０９】続いて、半田接続終了後、４軸ロボットア
ーム３６ｄによって剣山治具３６ｉを上昇させ、これに
より、図１２（ｅ）に示すように、プッシャーピン３６
ａを上昇させて半導体ペレット２１から離脱させる。
【０１１０】本実施の形態によれば、半導体ペレット２
１を配線基板２に対して加圧した状態で半田接続部２６
を冷却することにより、半導体ペレット２１を配線基板
２に対して水平に取り付けることができ、その結果、半
導体ペレット２１の配線基板２に対する取り付け水平度
を向上できる。
【０１１１】これにより、図１５に示すように、半導体
ペレット２１のボンディングパッド２１ａと配線基板２
の基板側端子２ｅとが水平に配置されるため、ワイヤボ
ンディング時のボンディング精度を向上でき、したがっ
て、ボンディング不良を低減できる。
【０１１２】その後、本実施の形態のリフロー装置３０
では、本加熱部３５ｄにおいて、図１６に示すように、
加熱溶融によって飛散した半田玉などの半田異物３９を
吸引して配線基板２およびこれに搭載された半導体ペレ
ット２１上から半田異物３９を除去する。
【０１１３】すなわち、図１６（ａ）に示すように、４
軸ロボットアーム３６ｄによって多数個取り基板２７上
に吸引フード３８ｂを配置し、さらに、図１６（ｂ）に
示すように、吸引部３８ａによって半田異物３９を吸引
する。その際、吸引フード３８ｂによって気流３８ｃの
通路を形成し、その結果、吸引部３８ａによって半田異
物３９を吸い込み、多数個取り基板２７上から半田異物
３９を除去する。
【０１１４】その後、多数個取り基板２７を図４に示す
徐冷却部３５ｅに送り、多数個取り基板２７を徐々に冷
却する。
【０１１５】なお、徐冷却部３５ｅにおけるヒートブロ
ック２８の温度は、例えば、１８０℃であり、徐冷却部
３５ｅでの通過時間は、６０秒程度である。
【０１１６】これにより、図８に示すステップＳ３のリ
フロー工程を終了する。
【０１１７】その後、ステップＳ４に示す自動検査を行
う。
【０１１８】ここでは、リフロー後の多数個取り基板２
７の外観検査を行い、リフロー不良の有無を検査する。
【０１１９】続いて、ステップＳ５に示すワイヤボンデ
ィングを行う。
【０１２０】ここでは、例えば、図９（ｅ）に示すよう
に、金線などのワイヤ２４を用いてワイヤボンディング
を行い、半導体ペレット２１の表面電極であるボンディ
ングパッド２１ａとこれに対応する多数個取り基板２７
の配線基板２における基板側端子２ｅとをワイヤ２４に
よって接続する。
【０１２１】その後、ステップＳ６に示す外観検査を行
う。
【０１２２】ここでは、ワイヤボンディング後の多数個
取り基板２７の外観検査を行い、ワイヤボンディング不
良の有無を検査する。
【０１２３】その後、ステップＳ７に示すレジン（封止
用樹脂）塗布を行う。
【０１２４】ここでは、図９（ｆ）に示すように、ポッ
ティング方法によって、多数個取り基板２７の配線基板
２における図９（ｂ）に示す凹部２ａ上に封止用樹脂２
３を滴下し、これによって、半導体ペレット２１および
ワイヤ２４を封止用樹脂２３により樹脂封止する。
【０１２５】その後、ステップＳ８に示すキャップ挿入
を行って、図９（ｇ）に示すように配線基板２にキャッ
プ４を取り付ける。
【０１２６】これにより、多数個取り基板２７における
各配線基板２がキャップ４によって覆われる。
【０１２７】その後、ステップＳ９に示す基板分割を行
って、多数個取り基板２７を個々の配線基板２に分割
し、これにより、図９（ｈ）に示すような個々の高周波
モジュール１の形態とする。
【０１２８】その後、ステップＳ１０に示す特性選別を
行って、それぞれの高周波モジュール１の電気的特性を
取得するとともに、その結果により高周波モジュール１
を選別する。
【０１２９】その後、ステップＳ１１に示すテーピング
を行う。
【０１３０】すなわち、選別された複数の高周波モジュ
ール１をテーピングして、図９（ｉ）に示すリール４３
に巻き取って収納する。
【０１３１】本実施の形態の半導体集積回路装置（高周
波モジュール１）の製造方法によれば、以下のような作
用効果が得られる。
【０１３２】すなわち、高周波モジュール１を組み立て
る際のリフロー工程において、ベアチップ実装可能な半
導体ペレット２１を多数個取り基板２７の配線基板２に
対して加圧した状態で半導体ペレット２１と配線基板２
との半田接続部２６を冷却することにより、半田接続部
２６を押さえ付けた状態で冷却することができる。
【０１３３】したがって、半田接続部２６におけるボイ
ド４１の発生を防ぐことができ、その結果、半田接続部
２６の接続信頼性を向上させることができる。
【０１３４】さらに、半導体ペレット２１を配線基板２
に対して加圧した状態で半田接続部２６を冷却すること
により、半導体ペレット２１を配線基板２に対して水平
に取り付けることができ、その結果、半導体ペレット２
１の配線基板２に対する取り付け水平度を向上できる。
【０１３５】したがって、図１５に示すように、半導体
ペレット２１のボンディングパッド２１ａと配線基板２
の基板側端子２ｅとが水平に配置されるため、ワイヤボ
ンディング時のボンディング精度を向上でき、その結
果、ボンディング不良を低減できる。
【０１３６】また、本加熱部３５ｄ（加熱部）におい
て、半導体ペレット２１を配線基板２に対して加圧した
状態で半田接続部２６を冷却することにより、加熱した
その場所で半田接続部２６を冷却することができ、これ
により、冷却領域を少なくすることができる。
【０１３７】その結果、リフロー装置３０の大きさをコ
ンパクトにすることができ、これにより、省スペース化
を図ることができる。
【０１３８】また、リフロー工程の半田接続部２６の加
熱溶融中にプッシャーピン３６ａからの半導体ペレット
２１による加圧の量を変化させることにより、溶融中の
半田接続部２６に掛かる圧力が変化するため、これによ
り、半田接続部２６に形成されたボイド４１の空気に運
動エネルギを与えることができる。
【０１３９】その結果、ボイド４１の空気の運動エネル
ギが活性化され、かつ半田接続部２６が加圧されること
により、ボイド４１を半田接続部２６の外部に押し出す
ことができる。
【０１４０】したがって、半田接続部２６のボイド４１
を除去することができ、その結果、半田接続部２６の接
続信頼性を向上させることができる。
【０１４１】また、リフロー工程において、半田接続部
２６の加熱溶融によって飛散した半田異物３９を吸引部
３８ａによって吸引することにより、配線基板２および
半導体ペレット２１上から半田異物３９を除去すること
ができる。
【０１４２】その結果、ワイヤボンディング時に配線基
板２上および半導体ペレット２１上から半田異物３９が
除去されているため、半田異物３９によるボンディング
不良の発生を防止することができる。
【０１４３】また、リフロー工程において、表面実装形
のチップ部品２２とベアチップ実装可能な半導体ペレッ
ト２１とを一括リフローすることにより、製品すなわち
高周波モジュール１にかかる熱ストレスの回数を減らす
ことができ、その結果、高周波モジュール１の品質を向
上できる。
【０１４４】さらに、チップ部品２２と半導体ペレット
２１とを一括リフローすることにより、リフロー処理を
短縮することができ、その結果、リフロー工程を簡略化
することができる。
【０１４５】また、チップ部品２２と半導体ペレット２
１とを一括リフローすることにより、リフロー装置３０
が１台で済むため、リフロー工程への投資コストを低減
できる。
【０１４６】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
【０１４７】例えば、前記実施の形態では、リフロー工
程においてプッシャーピン３６ａによって半導体ペレッ
ト２１を加圧する場合を説明したが、図１７の他の実施
の形態の高周波モジュール４５（半導体集積回路装置）
に示すように、放熱板であるヒートシンク４４を図６に
示すプッシャーピン３６ａによって加圧してチップ部品
２２との半田一括リフローを行ってもよい。
【０１４８】すなわち、図１７に示す高周波モジュール
４５は、例えば、ガリウム・ヒ素（ＧａＡｓ）の半導体
ウェハから取得した半導体ペレット２１を搭載するもの
であり、まず、図４に示す本加熱部３５ｄにおいてヒー
トシンク４４を配線基板２に対して加圧しながら一括リ
フローによってチップ部品２２の半田リフローとともに
半田接続部２６を加熱溶融し、さらに、前記本加熱部３
５ｄにおいてヒートシンク４４を配線基板２に対して加
圧した状態で半田接続部２６を冷却して配線基板２とチ
ップ部品２２およびヒートシンク４４とを半田接続する
ものであり、その後、このヒートシンク４４上に銀ペー
ストなどの接合材４０を介して半導体ペレット２１を搭
載したものである。
【０１４９】この高周波モジュール４５の場合において
も、ヒートシンク４４の半田接続において前記実施の形
態の半導体ペレット２１の半田接続と同様の作用効果が
得られる。
【０１５０】なお、ヒートシンク４４は薄板状のもので
あり、例えば、銅板などによって形成されている。した
がって、図１７に示すように、高周波モジュール４５
は、薄板状のヒートシンク４４上に接合材４０を介して
半導体ペレット２１が固定される構造であり、半導体ペ
レット２１搭載以降の組み立て工程については、前記実
施の形態で説明した高周波モジュール１のものと同様で
ある。
【０１５１】また、前記実施の形態の半導体集積回路装
置（高周波モジュール１）では、電子部品であるチップ
部品２２と半導体ペレット２１とが混載される場合を説
明したが、前記実施の形態で説明したリフロー装置３０
を用いたリフロー技術については、半導体ペレット２１
のみを配線基板２などに搭載する際にも適用可能であ
る。
【０１５２】すなわち、図４に示す本加熱部３５ｄにお
いて半導体ペレット２１を配線基板２に対して加圧しな
がら半田接続部２６をリフローによって加熱溶融し、さ
らに、本加熱部３５ｄにおいて半導体ペレット２１を配
線基板２に対して加圧した状態で半導体ペレット２１と
配線基板２との半田接続部２６を冷却して配線基板２と
半導体ペレット２１とを半田接続するものである。
【０１５３】なお、前記実施の形態で説明した半導体ペ
レット２１は、シリコンの半導体ウェハから取得したも
のであってもよく、また、ガリウム・ヒ素の半導体ウェ
ハから取得したものであってもよく、さらに、ＳＯＩ、
ＧｅＳｉ、ＴＦＴ（Thin Film Transistor) などを用い
ても良い。
【０１５４】また、前記実施の形態で用いたエアー２９
の代わりとして、窒素ガスを用いてもよい。
【０１５５】これにより、半田接続時の半田接続部２６
の酸化防止を図ることができる。
【０１５６】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【０１５７】（１）．リフロー工程において半導体ペレ
ットを配線基板に対して加圧した状態で半田接続部を冷
却することにより、半田接続部におけるボイドの発生を
防ぐことができ、その結果、半田接続部の接続信頼性を
向上させることができる。
【０１５８】（２）．半導体ペレットを配線基板に対し
て加圧した状態で半田接続部を冷却することにより、半
導体ペレットの取り付け水平度を向上できる。これによ
り、ワイヤボンディング時のボンディング精度を向上で
き、その結果、ボンディング不良を低減できる。
【０１５９】（３）．加熱部において半導体ペレットを
配線基板に対して加圧した状態で半田接続部を冷却する
ことにより、加熱したその場所で半田接続部を冷却する
ことができる。その結果、リフロー装置の大きさをコン
パクトにすることができ、これにより、省スペース化を
図ることができる。
【０１６０】（４）．リフロー工程において加熱溶融中
に半導体ペレットによる加圧の量を変化させることによ
り、半田接続部に形成されたボイドの空気の運動エネル
ギが活性化され、これにより、ボイドを半田接続部の外
部に押し出すことができる。その結果、半田接続部の接
続信頼性を向上させることができる。
【０１６１】（５）．加熱溶融によって飛散した半田異
物を吸引して除去することにより、ワイヤボンディング
時に半田異物が除去されているため、半田異物によるボ
ンディング不良の発生を防止することができる。
【０１６２】（６）．表面実装形の電子部品と半導体ペ
レットとを一括リフローすることにより、半導体集積回
路装置にかかる熱ストレスの回数を減らすことができ、
その結果、半導体集積回路装置の品質を向上できる。さ
らに、リフロー工程を簡略化することができる。
【図面の簡単な説明】
【図１】（ａ),（ｂ) は本発明の半導体集積回路装置の
製造方法によって組み立てられる高周波モジュールの構
造の実施の形態の一例を示す図であり、（ａ）は斜視
図、（ｂ）は断面図である。
【図２】図１に示す高周波モジュールの構造を示す底面
図である。
【図３】本発明の半導体集積回路装置の製造方法のリフ
ロー工程で用いられるリフロー装置の構造の実施の形態
の一例を示す構成概念図である。
【図４】図３に示すリフロー装置におけるヒートブロッ
ク部の構成の一例を示すブロック構成図である。
【図５】図３に示すリフロー装置の加圧機構の構成の一
例を示す斜視図である。
【図６】（ａ),（ｂ) は図５に示す加圧機構における剣
山治具の構造の一例を示す図であり、（ａ）はプッシャ
ーピンの側面図、（ｂ）は剣山治具の断面図である。
【図７】（ａ),（ｂ) は図６に示す剣山治具におけるプ
ッシャーピンの支持構造とエアー吹き出し状態の一例を
示す拡大部分断面図である。
【図８】図１に示す高周波モジュールの製造方法におけ
る組み立て手順の一例を示す製造プロセスフロー図であ
る。
【図９】（ａ),（ｂ),（ｃ),（ｄ),（ｅ),（ｆ),（ｇ),
（ｈ),（ｉ）は図８に示す主要工程に対応した配線基板
および高周波モジュールの構造の一例を示す断面図、側
面図および斜視図である。
【図１０】（ａ),（ｂ),（ｃ),（ｄ）は図１に示す高周
波モジュールの製造の際に用いられる基板とその部品搭
載状態の構造の一例を示す図であり、（ａ）は多数個取
り基板の斜視図、（ｂ）は配線基板の斜視図、（ｃ）は
配線基板の平面図、（ｄ）は部品搭載状態を示す部分断
面図である。
【図１１】（ａ),（ｂ),（ｃ),（ｄ）は本発明の半導体
集積回路装置の製造方法のリフロー工程における半田接
続方法の実施の形態の一例を示す部分断面図である。
【図１２】（ａ),（ｂ),（ｃ),（ｄ),（ｅ）は本発明の
半導体集積回路装置の製造方法のリフロー工程における
半田接続方法の実施の形態の一例を示す部分断面図であ
る。
【図１３】本発明の半導体集積回路装置の製造方法のリ
フロー工程における半導体ペレット加圧状態の一例を示
す概念図である。
【図１４】本発明の半導体集積回路装置の製造方法のリ
フロー工程における半導体ペレット加圧後の冷却状態の
一例を示す概念図である。
【図１５】本発明の半導体集積回路装置の製造方法にお
けるリフロー工程後の部品搭載状態の一例を示す拡大部
分断面図である。
【図１６】（ａ),（ｂ) は本発明の半導体集積回路装置
の製造方法のリフロー工程における半田異物吸引状態の
一例を示す図であり、（ａ）はその構成概念図、（ｂ）
は（ａ）のＡ−Ａ線に沿う部分断面図である。
【図１７】本発明による他の実施の形態の半導体集積回
路装置の製造方法によって組み立てられる高周波モジュ
ールの構造を示す部分断面図である。
【符号の説明】
１ 高周波モジュール（半導体集積回路装置） ２ 配線基板 ２ａ 凹部 ２ｂ チップ部品用電極（端子） ２ｃ リフロー用半田（接続用半田） ２ｄ 表面配線 ２ｅ 基板側端子 ３ 周壁 ４ キャップ ５ 外部端子 ６ 入力端子（Ｐｉｎ） ７，８ グラウンド端子（ＧＮＤ） ９ ゲートバイアス端子（Ｖｇ） １０ 出力端子（Ｐｏｕｔ） １１，１２ グラウンド端子（ＧＮＤ） １３ 電源端子（Ｖｄｄ） １４ レジスト膜 １５ 窪み １６ 引っ掛かり部 １７ フック支持アーム １８ フック爪 １９ フック ２０ 端面スルーホール ２１ 半導体ペレット ２１ａ ボンディングパッド ２２ チップ部品（電子部品） ２３ 封止用樹脂 ２４ ワイヤ ２５ 半田フィレット ２６ 半田接続部 ２７ 多数個取り基板 ２８ ヒートブロック ２９ エアー ２９ａ 吹き出し量 ３０ リフロー装置 ３１ 基板供給部 ３２ 継ぎコンベア部 ３３ 基板順送り部 ３４ 基板位置決め部 ３５ ヒートブロック部 ３５ａ 第ｌ予備加熱部 ３５ｂ 第２予備加熱部 ３５ｃ 第３予備加熱部 ３５ｄ 本加熱部（加熱部） ３５ｅ 徐冷却部 ３６ ペレットコンタクト部 ３６ａ プッシャーピン（ピン部材） ３６ｂ ピンブロック ３６ｃ エアーテンション用ブロック ３６ｄ ４軸ロボットアーム ３６ｅ エアーレギュレータ ３６ｆ 流量調整器 ３６ｇ 頭部 ３６ｈ 圧力領域 ３６ｉ 剣山治具 ３６ｊ カメラ ３７ アンローダ部 ３８ 吸引ユニット ３８ａ 吸引部 ３８ｂ 吸引フード ３８ｃ 気流 ３９ 半田異物 ４０ 接合材 ４１ ボイド ４２ 基板搬送系 ４２ａ 搬送レール ４２ｂ 昇降アクチュエータ ４２ｃ 搬送シュート ４３ リール ４４ ヒートシンク（放熱板） ４５ 高周波モジュール（半導体集積回路装置）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 石津 昭夫 群馬県高崎市西横手町１番地１ 日立東部 セミコンダクタ株式会社内 (72)発明者 橋詰 正和 群馬県高崎市西横手町１番地１ 日立東部 セミコンダクタ株式会社内 (72)発明者 萩原 勲 群馬県高崎市西横手町１番地１ 日立東部 セミコンダクタ株式会社内 (72)発明者 塩川 吉則 群馬県高崎市西横手町１番地１ 日立東部 セミコンダクタ株式会社内 Ｆターム(参考） 5E319 AA03 AC04 CC33 CD35 GG03 GG11 5F044 LL01 LL04 LL05 PP15 PP16 PP19

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 配線基板と表面実装形の電子部品および
    ベアチップ実装される半導体ペレットとを半田接続して
    前記電子部品および前記半導体ペレットを前記配線基板
    に実装することにより組み立てられる半導体集積回路装
    置の製造方法であって、 (a) 前記配線基板上に前記電子部品および前記半導体ペ
    レットを配置する工程と、 (b) 半田溶融可能な加熱部において前記半導体ペレット
    を前記配線基板に対して加圧しながら前記半導体ペレッ
    トと前記配線基板との間に配置された接続用半田を加熱
    溶融する工程と、 (c) 前記加熱部において前記半導体ペレットを前記配線
    基板に対して加圧した状態で前記半導体ペレットと前記
    配線基板との半田接続部を冷却して前記配線基板と前記
    電子部品および前記半導体ペレットとを前記半田接続す
    る工程とを有することを特徴とする半導体集積回路装置
    の製造方法。
  2. 【請求項２】 配線基板と表面実装形の電子部品および
    ベアチップ実装される半導体ペレットとを半田接続して
    前記電子部品および前記半導体ペレットを前記配線基板
    に実装することにより組み立てられる半導体集積回路装
    置の製造方法であって、 (a) 前記配線基板上に前記電子部品および前記半導体ペ
    レットを配置する工程と、 (b) 半田溶融可能な加熱部において前記半導体ペレット
    を前記配線基板に対して加圧しながら前記半導体ペレッ
    トと前記配線基板との間に配置された接続用半田を加熱
    溶融し、この加熱溶融中に前記加圧の量を変化させる工
    程と、 (c) 前記半導体ペレットと前記配線基板との半田接続部
    を冷却して前記配線基板と前記電子部品および前記半導
    体ペレットとを前記半田接続する工程とを有することを
    特徴とする半導体集積回路装置の製造方法。
  3. 【請求項３】 配線基板と表面実装形の電子部品および
    ベアチップ実装される半導体ペレットとを半田接続して
    前記電子部品および前記半導体ペレットを前記配線基板
    に実装することにより組み立てられる半導体集積回路装
    置の製造方法であって、 (a) 前記配線基板上に前記電子部品および前記半導体ペ
    レットを配置する工程と、 (b) 半田溶融可能な加熱部において前記半導体ペレット
    を前記配線基板に対して加圧しながら前記半導体ペレッ
    トと前記配線基板との間に配置された接続用半田を加熱
    溶融する工程と、 (c) 前記半導体ペレットと前記配線基板との半田接続部
    を冷却して前記配線基板と前記電子部品および前記半導
    体ペレットとを前記半田接続する工程と、 (d) 前記加熱溶融によって飛散した半田異物を吸引して
    前記配線基板上から前記半田異物を除去する工程とを有
    することを特徴とする半導体集積回路装置の製造方法。
  4. 【請求項４】 表面実装形の電子部品とベアチップ実装
    される半導体ペレットを配線基板上に配置した後、半田
    接続によって前記電子部品および前記半導体ペレットを
    前記配線基板に実装することにより組み立てられる半導
    体集積回路装置の製造方法であって、 (a) 端子に接続用半田が形成された前記配線基板上に前
    記電子部品および前記半導体ペレットを配置する工程
    と、 (b) 半田溶融可能な加熱部において前記半導体ペレット
    を前記配線基板に対して加圧しながら前記接続用半田を
    一括リフローによって加熱溶融する工程と、 (c) 前記加熱部において前記半導体ペレットを前記配線
    基板に対して加圧した状態で前記半導体ペレットと前記
    配線基板との半田接続部を冷却して前記配線基板と前記
    電子部品および前記半導体ペレットとを前記半田接続す
    る工程とを有することを特徴とする半導体集積回路装置
    の製造方法。
  5. 【請求項５】 請求項１記載の半導体集積回路装置の製
    造方法であって、前記加熱部において前記半田接続部を
    冷却する際に、前記加熱部に設けられたヒートブロック
    から前記配線基板を離脱させて前記半田接続部を冷却す
    ることを特徴とする半導体集積回路装置の製造方法。
  6. 【請求項６】 請求項２記載の半導体集積回路装置の製
    造方法であって、前記接続用半田の加熱溶融中に前記半
    導体ペレットの加圧の量を変化せさる際に、前記加圧を
    行うのと行わないのとを繰り返して変化させることを特
    徴とする半導体集積回路装置の製造方法。
  7. 【請求項７】 表面実装形の電子部品とベアチップ実装
    される半導体ペレットを配線基板上に配置した後、半田
    接続によって前記電子部品および前記半導体ペレットを
    前記配線基板に実装することにより組み立てられる半導
    体集積回路装置の製造方法であって、 (a) 端子に接続用半田が形成された前記配線基板上に前
    記電子部品および前記半導体ペレットを配置する工程
    と、 (b) 半田溶融可能な加熱部において前記半導体ペレット
    を前記配線基板に対して加圧しながら前記接続用半田を
    一括リフローによって加熱溶融し、この加熱溶融中に前
    記加圧の量を変化させる工程と、 (c) 前記加熱部において前記半導体ペレットを前記配線
    基板に対して加圧した状態で前記半導体ペレットと前記
    配線基板との半田接続部を冷却して前記配線基板と前記
    電子部品および前記半導体ペレットとを前記半田接続す
    る工程とを有することを特徴とする半導体集積回路装置
    の製造方法。
  8. 【請求項８】 表面実装形の電子部品とベアチップ実装
    される半導体ペレットを配線基板上に配置した後、半田
    接続によって前記電子部品および前記半導体ペレットを
    前記配線基板に実装することにより組み立てられる半導
    体集積回路装置の製造方法であって、 (a) 端子に接続用半田が形成された前記配線基板上に前
    記電子部品および前記半導体ペレットを配置する工程
    と、 (b) 半田溶融可能な加熱部において前記半導体ペレット
    を前記配線基板に対して加圧しながら前記接続用半田を
    一括リフローによって加熱溶融する工程と、 (c) 前記加熱部において前記半導体ペレットを前記配線
    基板に対して加圧した状態で前記半導体ペレットと前記
    配線基板との半田接続部を冷却して前記配線基板と前記
    電子部品および前記半導体ペレットとを前記半田接続す
    る工程と、 (d) 前記加熱溶融によって飛散した半田異物を吸引して
    前記配線基板上から前記半田異物を除去する工程とを有
    することを特徴とする半導体集積回路装置の製造方法。
  9. 【請求項９】 表面実装形の電子部品とベアチップ実装
    される半導体ペレットを配線基板上に配置した後、半田
    接続によって前記電子部品および前記半導体ペレットを
    前記配線基板に実装することにより組み立てられる半導
    体集積回路装置の製造方法であって、 (a) 端子に接続用半田が形成された前記配線基板上に前
    記電子部品および前記半導体ペレットを配置する工程
    と、 (b) 半田溶融可能な加熱部において前記半導体ペレット
    を前記配線基板に対して加圧しながら前記接続用半田を
    一括リフローによって加熱溶融し、この加熱溶融中に前
    記加圧の量を変化させる工程と、 (c) 前記半導体ペレットと前記配線基板との半田接続部
    を冷却して前記配線基板と前記電子部品および前記半導
    体ペレットとを前記半田接続する工程と、 (d) 前記加熱溶融によって飛散した半田異物を吸引して
    前記配線基板上から前記半田異物を除去する工程とを有
    することを特徴とする半導体集積回路装置の製造方法。
  10. 【請求項１０】 表面実装形の電子部品とベアチップ実
    装される半導体ペレットを配線基板上に配置した後、半
    田接続によって前記電子部品および前記半導体ペレット
    を前記配線基板に実装することにより組み立てられる半
    導体集積回路装置の製造方法であって、 (a) 端子に接続用半田が形成された前記配線基板上に前
    記電子部品および前記半導体ペレットを配置する工程
    と、 (b) 半田溶融可能な加熱部において前記半導体ペレット
    を前記配線基板に対して加圧しながら前記接続用半田を
    一括リフローによって加熱溶融し、この加熱溶融中に前
    記加圧の量を変化させる工程と、 (c) 前記加熱部において前記半導体ペレットを前記配線
    基板に対して加圧した状態で前記半導体ペレットと前記
    配線基板との半田接続部を冷却して前記配線基板と前記
    電子部品および前記半導体ペレットとを前記半田接続す
    る工程と、 (d) 前記加熱溶融によって飛散した半田異物を吸引して
    前記配線基板上から前記半田異物を除去する工程とを有
    することを特徴とする半導体集積回路装置の製造方法。
  11. 【請求項１１】 表面実装形の電子部品とベアチップ実
    装される複数の半導体ペレットを配線基板上に配置した
    後、半田接続によって前記電子部品および前記複数の半
    導体ペレットを前記配線基板に実装することにより組み
    立てられる半導体集積回路装置の製造方法であって、 (a) 端子に接続用半田が形成された前記配線基板上に前
    記電子部品および前記複数の半導体ペレットを配置する
    工程と、 (b) 半田溶融可能な加熱部において、前記複数の半導体
    ペレットそれぞれに対応した剣山形の複数のピン部材に
    よって個々の前記半導体ペレットの上方から前記半導体
    ペレットを前記配線基板に対して加圧しながら前記半導
    体ペレットと前記配線基板との間に配置された前記接続
    用半田を加熱溶融する工程と、 (c) 前記加熱部において前記半導体ペレットを前記配線
    基板に対して加圧した状態で前記半導体ペレットと前記
    配線基板との半田接続部を冷却して前記配線基板と前記
    電子部品および前記半導体ペレットとを前記半田接続す
    る工程とを有することを特徴とする半導体集積回路装置
    の製造方法。
  12. 【請求項１２】 表面実装形の電子部品とベアチップ実
    装される半導体ペレットを配線基板上に配置した後、半
    田接続によって前記電子部品および前記半導体ペレット
    を前記配線基板に実装することにより組み立てられる半
    導体集積回路装置の製造方法であって、 (a) 端子に接続用半田が形成された複数の前記配線基板
    を有する多数個取り基板を半田溶融可能な加熱部に配置
    する工程と、 (b) 前記加熱部において前記多数個取り基板の複数の前
    記配線基板上に前記電子部品および前記半導体ペレット
    を配置する工程と、 (c) 前記加熱部において前記半導体ペレットを前記配線
    基板に対して加圧しながら前記接続用半田を一括リフロ
    ーによって加熱溶融する工程と、 (d) 前記加熱部において前記半導体ペレットを前記配線
    基板に対して加圧した状態で前記半導体ペレットと前記
    配線基板との半田接続部を冷却して前記配線基板と前記
    電子部品および前記半導体ペレットとを前記半田接続す
    る工程とを有することを特徴とする半導体集積回路装置
    の製造方法。
  13. 【請求項１３】 表面実装形の電子部品とベアチップ実
    装される半導体ペレットを配線基板であるセラミック基
    板上に配置した後、半田接続によって前記電子部品およ
    び前記半導体ペレットを前記セラミック基板に実装する
    ことにより組み立てられる半導体集積回路装置の製造方
    法であって、 (a) 端子に接続用半田が形成された複数の前記セラミッ
    ク基板を有する多数個取り基板を半田溶融可能な加熱部
    に配置する工程と、 (b) 前記加熱部において前記多数個取り基板の複数の前
    記セラミック基板上に前記電子部品および前記半導体ペ
    レットを配置する工程と、 (c) 前記加熱部において前記半導体ペレットを前記セラ
    ミック基板に対して加圧しながら前記接続用半田を一括
    リフローによって加熱溶融する工程と、 (d) 前記加熱部において前記半導体ペレットを前記セラ
    ミック基板に対して加圧した状態で前記半導体ペレット
    と前記配線基板との半田接続部を冷却して前記セラミッ
    ク基板と前記電子部品および前記半導体ペレットとを前
    記半田接続する工程とを有することを特徴とする半導体
    集積回路装置の製造方法。
  14. 【請求項１４】 ベアチップ実装可能な半導体ペレット
    を配線基板上に配置した後、半田接続によって前記半導
    体ペレットを前記配線基板に実装することにより組み立
    てられる半導体集積回路装置の製造方法であって、 (a) 端子に接続用半田が形成された前記配線基板上に前
    記半導体ペレットを配置する工程と、 (b) 半田溶融可能な加熱部において前記半導体ペレット
    を前記配線基板に対して加圧しながら前記接続用半田を
    リフローによって加熱溶融する工程と、 (c) 前記加熱部において前記半導体ペレットを前記配線
    基板に対して加圧した状態で前記半導体ペレットと前記
    配線基板との半田接続部を冷却して前記配線基板と前記
    半導体ペレットとを前記半田接続する工程とを有するこ
    とを特徴とする半導体集積回路装置の製造方法。
  15. 【請求項１５】 表面実装形の電子部品と薄板状の放熱
    板を配線基板上に配置した後、半田接続によって前記電
    子部品および前記放熱板を前記配線基板に実装し、その
    後、前記放熱板上にベアチップ実装可能な半導体ペレッ
    トを取り付けることにより組み立てられる半導体集積回
    路装置の製造方法であって、 (a) 端子に接続用半田が形成された前記配線基板上に前
    記電子部品および前記放熱板を配置する工程と、 (b) 半田溶融可能な加熱部において前記放熱板を前記配
    線基板に対して加圧しながら前記接続用半田を一括リフ
    ローによって加熱溶融する工程と、 (c) 前記加熱部において前記放熱板を前記配線基板に対
    して加圧した状態で前記放熱板と前記配線基板との半田
    接続部を冷却して前記配線基板と前記電子部品および前
    記放熱板とを前記半田接続する工程と、 (d) 前記放熱板接続後、前記放熱板上に前記半導体ペレ
    ットを取り付ける工程とを有することを特徴とする半導
    体集積回路装置の製造方法。
  16. 【請求項１６】 以下の工程を含む半導体集積回路装置
    の製造方法： (a) 配線基板上に面実装部品および集積回路ペレットを
    配置する工程； (b) 前記面実装部品と前記集積回路ペレットのリフロー
    時に、加熱部において前記集積回路ペレットを押さえ付
    けたまま冷却してリフローを行う工程。
  17. 【請求項１７】 以下の工程を含む半導体集積回路装置
    の製造方法： (a) 配線基板上に面実装部品および集積回路ペレットを
    配置する工程； (b) 前記面実装部品と前記集積回路ペレットのリフロー
    時に、加熱溶融中に前記集積回路ペレットの前記配線基
    板に対する押さえ圧を変化させてリフローを行う工程。
  18. 【請求項１８】 以下の工程を含む半導体集積回路装置
    の製造方法： (a) 配線基板上に面実装部品および集積回路ペレットを
    配置する工程； (b) 前記面実装部品と前記集積回路ペレットの半田リフ
    ロー時に、前記集積回路ペレットを押さえ付けたまま冷
    却して前記面実装部品と前記集積回路ペレットの同時半
    田リフローを行う工程。
  19. 【請求項１９】 以下の工程を含む半導体集積回路装置
    の製造方法： (a) 配線基板上に面実装部品および集積回路ペレットを
    配置する工程； (b) 前記面実装部品と前記集積回路ペレットの半田リフ
    ロー時に、加熱溶融によって飛散した半田異物を吸引し
    て前記面実装部品と前記集積回路ペレットの同時半田リ
    フローを行う工程。
JP2000036820A 2000-02-15 2000-02-15 半導体集積回路装置の製造方法および高周波電力増幅装置の製造方法 Expired - Fee Related JP3686567B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000036820A JP3686567B2 (ja) 2000-02-15 2000-02-15 半導体集積回路装置の製造方法および高周波電力増幅装置の製造方法
TW090102782A TWI248672B (en) 2000-02-15 2001-02-08 Method of manufacturing semiconductor integrated circuit device
KR1020010007235A KR100562453B1 (ko) 2000-02-15 2001-02-14 반도체 집적 회로 장치의 제조 방법
US09/783,605 US6709890B2 (en) 2000-02-15 2001-02-15 Method of manufacturing semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000036820A JP3686567B2 (ja) 2000-02-15 2000-02-15 半導体集積回路装置の製造方法および高周波電力増幅装置の製造方法

Publications (3)

Publication Number Publication Date
JP2001230275A true JP2001230275A (ja) 2001-08-24
JP2001230275A5 JP2001230275A5 (ja) 2005-02-03
JP3686567B2 JP3686567B2 (ja) 2005-08-24

Family

ID=18560808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000036820A Expired - Fee Related JP3686567B2 (ja) 2000-02-15 2000-02-15 半導体集積回路装置の製造方法および高周波電力増幅装置の製造方法

Country Status (4)

Country Link
US (1) US6709890B2 (ja)
JP (1) JP3686567B2 (ja)
KR (1) KR100562453B1 (ja)
TW (1) TWI248672B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013191840A (ja) * 2012-03-13 2013-09-26 Ableprint Technology Co Ltd チップ圧着装置およびその方法
JP2016039201A (ja) * 2014-08-06 2016-03-22 日亜化学工業株式会社 発光装置及び光源モジュール
JP2017005080A (ja) * 2015-06-09 2017-01-05 新電元工業株式会社 搬送装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3896285B2 (ja) * 2002-01-24 2007-03-22 三菱電機株式会社 半導体装置の製造方法
US7301242B2 (en) 2004-11-04 2007-11-27 Tabula, Inc. Programmable system in package
US7642644B2 (en) 2004-12-03 2010-01-05 Mayo Foundation For Medical Education And Research Packaging for high power integrated circuits
WO2006060396A2 (en) * 2004-12-03 2006-06-08 Mayo Foundation For Medical Education And Research Packaging for high power integrated circuits using supercritical fluid
US8201124B1 (en) 2005-03-15 2012-06-12 Tabula, Inc. System in package and method of creating system in package
DE102005038416B3 (de) * 2005-08-12 2006-09-21 Mühlbauer Ag Thermodenvorrichtung für eine Vielzahl von Halbleiterbauelementen
US7534320B2 (en) * 2005-11-15 2009-05-19 Northrop Grumman Corporation Lamination press pad

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1593348A (ja) * 1967-12-07 1970-05-25
US3791018A (en) * 1971-11-16 1974-02-12 Western Electric Co Heating method and apparatus for securing a member to an article
US4605152A (en) * 1984-02-24 1986-08-12 Pace, Incorporated Device for attaching modular electronic components to or removing them from an insulative substrate
US4979664A (en) * 1989-11-15 1990-12-25 At&T Bell Laboratories Method for manufacturing a soldered article
JPH0645377A (ja) * 1992-07-22 1994-02-18 Mitsubishi Electric Corp 半導体製造装置及び半導体パッケージ並びにチップ実装方法
JPH0722744A (ja) * 1993-06-30 1995-01-24 Toyota Motor Corp 各種部品のリフローはんだ付け方法並びに同方法の実施に使用する部品組付補助具及びリフロー炉
JPH07297363A (ja) * 1994-04-27 1995-11-10 Matsushita Electric Works Ltd 混成集積回路実装基板及びその部品実装方法
JPH10335386A (ja) * 1997-05-30 1998-12-18 T I F:Kk 半導体実装方法
JPH11121921A (ja) 1997-10-09 1999-04-30 Fuji Electric Co Ltd 電子部品のはんだ付け方法および装置
US5927589A (en) 1997-11-25 1999-07-27 Lucent Technologies Inc. Method and fixture for use in bonding a chip to a substrate
JP2000183508A (ja) * 1998-12-15 2000-06-30 Toyota Motor Corp 電子部品装着用コレット

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013191840A (ja) * 2012-03-13 2013-09-26 Ableprint Technology Co Ltd チップ圧着装置およびその方法
JP2016039201A (ja) * 2014-08-06 2016-03-22 日亜化学工業株式会社 発光装置及び光源モジュール
US10283679B2 (en) 2014-08-06 2019-05-07 Nichia Corporation Light emitting device and light source module
JP2017005080A (ja) * 2015-06-09 2017-01-05 新電元工業株式会社 搬送装置

Also Published As

Publication number Publication date
KR20010082623A (ko) 2001-08-30
TWI248672B (en) 2006-02-01
JP3686567B2 (ja) 2005-08-24
KR100562453B1 (ko) 2006-03-21
US6709890B2 (en) 2004-03-23
US20010014490A1 (en) 2001-08-16

Similar Documents

Publication Publication Date Title
US6133064A (en) Flip chip ball grid array package with laminated substrate
US7838987B2 (en) Electronic device, standoff member, and method of manufacturing electronic device
US6095405A (en) Method for soldering integrated circuits
US5251100A (en) Semiconductor integrated circuit device with cooling system and manufacturing method therefor
JP2009130269A (ja) 半導体製造装置および半導体装置の製造方法
KR100919931B1 (ko) 레이저 솔더링 장치 및 방법과 이를 이용한 전력용 반도체모듈의 제조방법
JP3686567B2 (ja) 半導体集積回路装置の製造方法および高周波電力増幅装置の製造方法
KR20040105625A (ko) 실장기판의 제조방법
TWI617228B (zh) Electronic component bonding head
KR20080036557A (ko) 전자 부품 실장 방법
JPH10247700A (ja) 電子部品及びその実装方法並びにマスク
US20210057876A1 (en) Semiconductor module and method of manufacturing same
US20060163330A1 (en) Site flattening tool and method for circuit board repair
JP4702237B2 (ja) 電子部品搭載装置および電子部品実装方法
KR100283744B1 (ko) 집적회로실장방법
JP2809207B2 (ja) 半導体装置のリペア方法とリペア装置
JP2851779B2 (ja) 電子部品の実装方法
JP3014989B2 (ja) 電子部品の製造装置
JPH08139096A (ja) 電子部品及び電子部品の実装方法並びに電子部品の実装装置
JPH0983128A (ja) 半導体モジュールの接合構造
JP2002184791A (ja) 半導体デバイス
KR100666990B1 (ko) Ｂｇａ 패키지 및 그 제조방법
JP2001127496A (ja) 半導体装置の実装方法
JP2002261195A (ja) 半導体装置の形成方法及びボールマウント装置
JP2000357861A (ja) 電子回路装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040302

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050301

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050603

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080610

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090610

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees