JP2001217411A - Electronic parts and manufacturing method thereof - Google Patents
Electronic parts and manufacturing method thereofInfo
- Publication number
- JP2001217411A JP2001217411A JP2000027675A JP2000027675A JP2001217411A JP 2001217411 A JP2001217411 A JP 2001217411A JP 2000027675 A JP2000027675 A JP 2000027675A JP 2000027675 A JP2000027675 A JP 2000027675A JP 2001217411 A JP2001217411 A JP 2001217411A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electronic component
- component according
- region
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Combinations Of Printed Boards (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、一般に電子部品
に関するものであり、より特定的には、信頼性品質、歩
留まりが向上し、効率よく製造することができるように
改良された電子部品に関する。この発明は、また、その
ような電子部品の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention generally relates to electronic components, and more particularly, to an electronic component improved in reliability and quality and yield so that it can be manufactured efficiently. The present invention also relates to a method for manufacturing such an electronic component.
【０００２】[0002]
【従来の技術】本発明は、たとえばコンピュータやテレ
ビジョン受像機などのディスプレイに利用され、アドレ
ス素子として薄膜トランジスタ（以下、「ＴＦＴ」とい
う。Thin Film Transistor）などのスイッチング素子を
備えた透過型あるいは反射型等の液晶表示装置に係る。
本発明は、より詳しくは、ゲート配線と、ソース配線
と、ゲート配線とソース配線との交差部の近傍に設けら
れたスイッチング素子とを有し、このスイッチング素子
は上記ゲート配線に接続されたゲート電極と、上記ソー
ス配線に接続されたソース電極と、液晶層に電圧を印加
するための画素電極に接続されたドレイン電極とを有す
る液晶表示装置に係る。また、本発明は、そのように多
数の配線やスイッチング素子やセンサ部などの繰返しパ
ターンを備え、複数の膜のパターンを形成した半導体素
子や、液晶以外の表示装置（たとえばＤＭＤ）や、さら
に、イメージセンサなどの各種電子部品およびその製造
方法に関する。2. Description of the Related Art The present invention is used for a display such as a computer or a television receiver, and is a transmission type or a reflection type having a switching element such as a thin film transistor (hereinafter referred to as "TFT") as an address element. The present invention relates to a liquid crystal display device such as a mold.
More specifically, the present invention has a gate wiring, a source wiring, and a switching element provided near an intersection of the gate wiring and the source wiring, and the switching element is a gate connected to the gate wiring. The present invention relates to a liquid crystal display device including an electrode, a source electrode connected to the source wiring, and a drain electrode connected to a pixel electrode for applying a voltage to a liquid crystal layer. Further, the present invention provides a semiconductor device having such a repetitive pattern of a large number of wirings, switching elements, sensor units, and the like, and a pattern of a plurality of films, a display device other than a liquid crystal (for example, a DMD), The present invention relates to various electronic components such as an image sensor and a method for manufacturing the same.
【０００３】ＴＦＴ型の液晶表示装置を例にして、従来
技術を説明する。図１６は、アクチブマトリックス基板
を備えた透過型の液晶表示装置の一般的な構成を示す回
路図である。The prior art will be described using a TFT type liquid crystal display device as an example. FIG. 16 is a circuit diagram showing a general configuration of a transmission type liquid crystal display device provided with an active matrix substrate.
【０００４】図１６を参照して、アクチブマトリックス
基板１０１には、数万から数十万個以上の画素電極１０
２がマトリックス上に形成されている。画素電極１０２
には、スイッチング素子であるＴＦＴ１０３が接続され
ている。ＴＦＴ１０３のゲート電極には、操作信号を供
給するためのゲート配線１０４が接続され、ゲート電極
に入力されるゲート信号によってＴＦＴ１０３が駆動制
御される。Referring to FIG. 16, active matrix substrate 101 has tens of thousands to hundreds of thousands or more pixel electrodes 10.
2 are formed on the matrix. Pixel electrode 102
Is connected to a TFT 103 which is a switching element. A gate wiring 104 for supplying an operation signal is connected to a gate electrode of the TFT 103, and the driving of the TFT 103 is controlled by a gate signal input to the gate electrode.
【０００５】また、ＴＦＴ１０３のソース電極には、表
示信号（データ信号）を供給するためのソース配線１０
５が接続され、ＴＦＴ１０３の駆動時に、ＴＦＴ１０３
を介して、データ（表示）信号が画素電極１０２に入力
される。A source electrode of the TFT 103 has a source line 10 for supplying a display signal (data signal).
5 is connected, and the TFT 103 is driven when the TFT 103 is driven.
, A data (display) signal is input to the pixel electrode 102.
【０００６】各ゲート配線１０４とソース配線１０５と
は、マトリックス上に配列された画素電極１０２の周囲
を通り、絶縁膜を介した状態で互いに直交差するように
設けられている。Each of the gate wirings 104 and the source wirings 105 are provided so as to pass around the pixel electrodes 102 arranged on a matrix and to be orthogonal to each other with an insulating film interposed therebetween.
【０００７】さらに、ＴＦＴ１０３のドレイン電極は、
画素電極１０２および負荷容量１０６に接続されてお
り、負荷容量１０６の対向電極は、それぞれ共通配線１
０７に接続されている。Further, the drain electrode of the TFT 103 is
The pixel electrode 102 and the load capacitance 106 are connected to each other.
07.
【０００８】図１７は、従来の技術に係る液晶表示装置
におけるアクチブマトリックス基板のＴＦＴ部分の断面
図である。FIG. 17 is a sectional view of a TFT portion of an active matrix substrate in a liquid crystal display device according to the prior art.
【０００９】図１６と図１７を参照して、透明絶縁性基
板１０７上に、図１６に示すゲート配線１０４に接続さ
れたゲート電極１０８が形成されているとともに、その
上を、ゲート絶縁膜１０９が覆っている。さらに、その
上には、ゲート電極１０８と重なるように、半導体層１
１０が形成され、その中央部上にチャネル保護層１１１
が形成されている。Referring to FIGS. 16 and 17, a gate electrode 108 connected to the gate wiring 104 shown in FIG. 16 is formed on a transparent insulating substrate 107, and a gate insulating film 109 is formed thereon. Is covering. Further, the semiconductor layer 1 is formed thereon so as to overlap with the gate electrode 108.
10 is formed, and a channel protective layer 111 is formed on the central portion thereof.
Are formed.
【００１０】チャネル保護層１１１の両端部および半導
体層１１０の一部を覆い、チャネル保護層１１１上で分
断された状態で、ソース電極１１２ａおよびドレイン電
極１１２ｂとなる、ｎ+Ｓｉ層が形成されている。一方
のｎ+Ｓｉ層であるソース電極１１２ａ上には、図１７
に示すようなソース配線１０５と同一の膜で形成された
金属層１１３ａが設けられ、他方のｎ+Ｓｉ層であるド
レイン電極１１２ｂ上には、ドレイン電極１１２ｂと画
素電極１１４とを接続する金属層１１３ｂが設けられて
おり、スイッチング素子であるＴＦＴおよびその周辺構
造が形成されている。さらに、ＴＦＴ、ゲート配線およ
びソース配線の上部を、層間絶縁膜１１６が覆ってい
る。[0010] An n + Si layer serving as a source electrode 112 a and a drain electrode 112 b is formed in such a manner as to cover both ends of the channel protection layer 111 and a part of the semiconductor layer 110 and be divided on the channel protection layer 111. I have. On the source electrode 112a, which is one n + Si layer, FIG.
A metal layer 113a formed of the same film as the source wiring 105 is provided, and a metal layer connecting the drain electrode 112b and the pixel electrode 114 is provided on the other n + Si layer, which is the drain electrode 112b. A TFT 113b is provided, and a TFT as a switching element and its peripheral structure are formed. Further, an upper part of the TFT, the gate wiring, and the source wiring is covered with an interlayer insulating film 116.
【００１１】層間絶縁膜１１６の上には、画素電極１１
４となる透明導電膜が形成され、透明導電膜は、層間絶
縁膜１１６を貫くコンタクトホール１１６ａを介して、
金属層１１３ｂに接続されている。The pixel electrode 11 is formed on the interlayer insulating film 116.
4 is formed, and the transparent conductive film is formed through a contact hole 116a penetrating the interlayer insulating film 116.
It is connected to the metal layer 113b.
【００１２】このように、ゲート配線およびソース配線
と画素電極１１４となる透明導電膜との間に層間絶縁膜
１１６が形成されているので、ゲート配線とソース配線
とに対して、画素電極１１４をオーバラップさせること
ができる。このような構造は、たとえば特開昭５８−１
７２６８５号公報に開示されている。これによって、液
晶表示装置の開孔率を向上させることができるととも
に、ゲート配線およびソース配線に起因する電界をシー
ルドすることにより、液晶分子の配向が崩れるディスク
リネーションを抑制することができる。As described above, since the interlayer insulating film 116 is formed between the gate wiring and the source wiring and the transparent conductive film serving as the pixel electrode 114, the pixel electrode 114 is formed between the gate wiring and the source wiring. Can overlap. Such a structure is disclosed in, for example,
No. 72,885. Thus, the aperture ratio of the liquid crystal display device can be improved, and the electric field caused by the gate wiring and the source wiring is shielded, whereby disclination in which the alignment of liquid crystal molecules is broken can be suppressed.
【００１３】上記の絶縁膜１０９あるいは層間絶縁膜１
１６としては、従来、窒化シリコン（ＳｉＮ）などの無
機膜をＣＶＤ法（Chemical Vapor Deposition：プラズ
マ励起化学気相成長）を用いて、膜厚３００〜５００ｎ
ｍ（０．３〜０．５μｍ）程度に形成していた。これ以
上の膜厚を形成しないのは、デポジションに時間がかか
り、生産効率が悪くなったり、残留応力で基板が反った
り、クラック等の不良が増すためである。あるいは、層
間絶縁膜１１６だけは、有機膜を膜厚１〜５μｍ程度に
形成する場合もある。あるいは、開孔率は落ちるが、層
間絶縁膜１１６を形成しない場合などもある。The above-mentioned insulating film 109 or interlayer insulating film 1
Conventionally, an inorganic film such as silicon nitride (SiN) is formed by a CVD method (Chemical Vapor Deposition: plasma-excited chemical vapor deposition) to a thickness of 300 to 500 n.
m (0.3 to 0.5 μm). The reason why the film thickness is not formed more than this is that the deposition takes time, the production efficiency is deteriorated, the substrate warps due to residual stress, and defects such as cracks increase. Alternatively, only the interlayer insulating film 116 may be formed of an organic film with a thickness of about 1 to 5 μm. Alternatively, there may be a case where the interlayer insulating film 116 is not formed although the porosity decreases.
【００１４】[0014]
【発明が解決しようとする課題】このように、従来の装
置では、半導体層あるいは導電膜層が０〜２層と比較的
少ない領域と、２〜５層程度と比較的多い領域が、繰返
しパターンの中で混在している。したがって、生産タク
トおよび不良率の異なる領域を同一工程で形成すること
になり、基本的に非効率である。As described above, in the conventional device, a region having a relatively small number of semiconductor layers or conductive layers of 0 to 2 layers and a region having a relatively large number of layers of about 2 to 5 layers have a repetitive pattern. Are mixed in. Therefore, regions having different production tacts and defective rates are formed in the same process, which is basically inefficient.
【００１５】また、図１７を参照して、ＴＦＴ上に、Ｓ
ｉＮX、ＳｉＯ2、ＴａＯX（Ｔａ：タンタル）などを用
いて、ＣＶＤ法またはスパッタ法により、絶縁膜１０９
あるいは層間絶縁膜１１６を成膜した場合、成膜された
絶縁膜１０９あるいは層間絶縁膜１１６の表面形状は、
その下地膜の膜厚により凹凸を有する。このような多層
構造のＴＦＴや、ソース配線とゲート配線のクロス部な
どの凹凸部では、残留応力（大型基板ほど面内でばらつ
く）の影響などで、クラックＡ、Ｂが入りやすかった
り、残留応力その他の影響でエッチング液が染み込ん
で、短絡や断線の不良が生じやすくなっている。したが
って、大型基板ほど、残留応力や温度やエッチング液あ
るいは不純物の濃度分布等のばらつきが増すために、不
良率が低下する。これらの要因の均一化のため、装置や
条件をより厳密に制御する必要が生じ、処理時間が増し
たり、装置について、特殊な改良を要したりする。Further, referring to FIG. 17, S
The insulating film 109 is formed by a CVD method or a sputtering method using iN x , SiO 2 , TaO x (Ta: tantalum) or the like.
Alternatively, when the interlayer insulating film 116 is formed, the surface shape of the formed insulating film 109 or the interlayer insulating film 116 is
The base film has irregularities depending on the film thickness. In such a multi-layered TFT or uneven portions such as a cross portion between a source wiring and a gate wiring, cracks A and B are easily formed due to the influence of residual stress (a larger substrate varies in a plane), and residual stress is reduced. The etchant soaks due to other influences, and short-circuits and disconnection failures are likely to occur. Therefore, the larger the substrate, the greater the variation in the residual stress, the temperature, the concentration distribution of the etchant or the impurity, and the like, so that the defective rate is reduced. In order to make these factors uniform, it is necessary to control the apparatus and conditions more strictly, which increases the processing time and requires special improvement of the apparatus.
【００１６】一方、液晶表示装置などでは、全体の生産
効率を向上するために、部品の取れ数が多くなるよう
に、ますます大きい寸法の基板を採用する動きがある
が、たとえば、量産開始時に思うほどのスピードでライ
ンが立上がらず、需給バランスのうねりの中、収益が十
分確保されなかったり、ユーザにタイムリーに商品を納
入できない場合も多々ある。On the other hand, in a liquid crystal display device and the like, there is a movement to adopt a board of an increasingly larger size so as to increase the number of parts to be taken in order to improve the overall production efficiency. In many cases, the line does not start up as fast as expected, and the supply and demand balance swells, making it difficult to secure sufficient profits or deliver products to users in a timely manner.
【００１７】あるいは、同様の要因で信頼性が低下する
場合もある。あるいは、基板サイズの大型化で製造装置
が大型化して、組立や搬送に（搬送手段や経路や時間が
制限され）苦労する場合や、工場全体が大きくなり、用
地確保が困難であったり、工場内のラインのクリーン度
を均一に制御することが困難となる。また、装置各々の
外形寸法のばらつきも増し、ライン設計が困難となる。Alternatively, the reliability may be reduced due to similar factors. Alternatively, if the manufacturing equipment becomes large due to the increase in the size of the substrate, and the assembly and transport are difficult (transportation means, routes, and time are limited), or if the entire factory becomes large, it is difficult to secure land, It is difficult to uniformly control the cleanliness of the lines in the inside. In addition, variations in the external dimensions of each device also increase, making line design difficult.
【００１８】それゆえに、本発明の目的は、液晶表示装
置その他も含む各種電子部品の製造方法および電子部品
を提供することにある。本発明は、特に製造用の元基板
の寸法が大きくなっている、液晶表示装置や半導体装置
などの電子部品を提供することを目的とする。本発明の
目的は、さらに、高信頼性で生産効率を向上し、装置の
大型化を低減して、上記の不具合を低減した電子部品の
製造方法およびそれによって生産された電子部品を提供
することにある。It is therefore an object of the present invention to provide a method of manufacturing various electronic components including a liquid crystal display device and others, and an electronic component. An object of the present invention is to provide an electronic component, such as a liquid crystal display device or a semiconductor device, in which the dimensions of an original substrate for manufacturing are particularly large. It is still another object of the present invention to provide a method of manufacturing an electronic component in which the above-mentioned problems are reduced by improving the production efficiency with high reliability, reducing the size of the apparatus, and providing the electronic component produced thereby. It is in.
【００１９】[0019]
【課題を解決するための手段】請求項１に係る電子部品
は、配線などの同一パターンが多数個形成された第１基
板を備える。上記第１基板上に、少なくとも１層の第１
の膜層を含む第１領域部が形成されている。上記第１基
板上に、第１の膜層が、該第１の膜層と異なる他の第２
の膜層に積層されている第２領域部が設けられている。
上記第２領域部は、上記第１基板とは異なる別の第２基
板上に形成されたものである。上記第２領域部が形成さ
れた上記第２基板を、上記第１基板上に実装している。According to a first aspect of the present invention, there is provided an electronic component including a first substrate on which a plurality of identical patterns such as wirings are formed. On the first substrate, at least one first layer
The first region including the film layer is formed. On the first substrate, a first film layer is provided with another second film layer different from the first film layer.
The second region part laminated on the film layer is provided.
The second region is formed on a second substrate different from the first substrate. The second substrate on which the second region is formed is mounted on the first substrate.
【００２０】この発明によれば、従来は同一基板内に形
成していた、多層領域と少層領域を別々に作る。これに
より、ＴＦＴスイッチング部などの多層領域は、他の少
層領域と別に製造でき、より高密度に配置して、小基板
上で作れる。信頼性や品質も、歩留まりも容易に向上
し、効率よく製造できる。また、装置も小型化が可能
で、搬送装置や経路を小さくできる。クリーン度も工程
内で均一化が容易であるので、ライン設計や装置の搬入
が容易となる。According to the present invention, a multi-layer region and a low-layer region which have conventionally been formed on the same substrate are separately formed. Thus, a multilayer region such as a TFT switching portion can be manufactured separately from other small-layer regions, and can be arranged on a small substrate at a higher density. Reliability, quality, and yield can be easily improved, and manufacturing can be performed efficiently. In addition, the apparatus can be reduced in size, and the transfer device and the path can be reduced. Since the degree of cleanliness can be easily made uniform in the process, the line design and the loading of the apparatus become easy.
【００２１】請求項２に係る電子部品は、スイッチング
素子部および互いに絶縁された配線同士のクロス部を含
む。上記スイッチング素子部と上記クロス部は、第２の
基板の上に形成されている。An electronic component according to a second aspect includes a switching element portion and a cross portion between mutually insulated wires. The switching element section and the cross section are formed on a second substrate.
【００２２】この発明によれば、クロス部とスイッチン
グ素子部を同一の第２基板上に設けることにより、部品
の種類と点数を減らし、生産効率が良くなる。According to the present invention, by providing the cross portion and the switching element portion on the same second substrate, the type and the number of components are reduced, and the production efficiency is improved.
【００２３】請求項３に係る電子部品においては、上記
第１基板に溝部が形成されている。上記溝部に第２基板
が挿入されている。In the electronic component according to the third aspect, a groove is formed in the first substrate. The second substrate is inserted into the groove.
【００２４】この発明によれば、第１基板と第２基板の
位置決めが容易となり、生産効率が良い。また、第１基
板からの突出が減り、平坦性が良くなる。ひいては、液
晶表示装置のような、基板表面にラビング処理で液晶の
配向制御を行なう装置の品位や開孔率を高く維持するの
に都合が良く、隣接配線との接続も比較的容易となる。According to the present invention, the first substrate and the second substrate can be easily positioned, and the production efficiency is good. Further, the protrusion from the first substrate is reduced, and the flatness is improved. As a result, it is convenient to maintain the quality and aperture ratio of a device such as a liquid crystal display device that controls the orientation of liquid crystal by rubbing the substrate surface, and the connection with adjacent wiring is relatively easy.
【００２５】請求項４に係る電子部品においては、上記
第２基板は、上面から下面に向かって細められている。In the electronic component according to the fourth aspect, the second substrate is tapered from the upper surface to the lower surface.
【００２６】この発明によれば、第１基板と第２基板の
位置決め、組付けが一層容易となる。According to the present invention, the positioning and assembly of the first substrate and the second substrate are further facilitated.
【００２７】請求項５に係る電子部品においては、上記
溝部と上記第２基板には、互いの位置を決める、１対の
位置決め手段が設けられている。In the electronic component according to the fifth aspect, the groove and the second substrate are provided with a pair of positioning means for determining a mutual position.
【００２８】この発明によれば、第１基板と第２基板の
位置決めが一層容易となる。請求項６に係る電子部品に
おいては、第２基板は、ほぼ球または楕円球形状であ
る。According to the present invention, the positioning of the first substrate and the second substrate is further facilitated. In the electronic component according to claim 6, the second substrate has a substantially spherical or elliptical spherical shape.
【００２９】この発明によれば、従来の絶縁クロス部の
配線も、クロスを避けることができ、ひいては、短絡や
断線が減る。その結果、信頼性や製造時の歩留まりが増
す。また、液晶表示装置などにおいてスペーサ部品とし
て使用することが容易で、部品点数を減らし、ひいて
は、スペーサ形成プロセスを簡素化し、光の利用効率が
向上する。According to the present invention, the wiring of the conventional insulating cross portion can also avoid the cross, and the short circuit and the disconnection are reduced. As a result, reliability and production yield increase. Further, it can be easily used as a spacer component in a liquid crystal display device or the like, which reduces the number of components, simplifies the spacer formation process, and improves light use efficiency.
【００３０】請求項７に係る電子部品においては、上記
第２基板は遮光性材料で形成されている。[0030] In the electronic component according to claim 7, the second substrate is formed of a light-shielding material.
【００３１】この発明によれば、透過型の液晶表示装置
やＣＣＤなどの場合に、ＴＦＴスイッチング部を（対向
基板側に遮光膜を形成したり、大型基板で後工程で遮光
膜を形成する場合などに比べ）高精度に遮光し、ひいて
は、特性ずれや信頼性低下を低減し、かつ開孔率も向上
できる。According to the present invention, in the case of a transmission type liquid crystal display device or a CCD, a TFT switching portion is formed by forming a light shielding film on the counter substrate side or forming a light shielding film on a large substrate in a later step. This makes it possible to shield the light with high precision, thereby reducing the characteristic deviation and the decrease in reliability, and improve the aperture ratio.
【００３２】請求項８に係る電子部品の製造方法におい
ては、まず、少なくとも１層の第１の膜層を含む第１領
域部が形成された第１基板を準備する。上記第１の膜層
が、該第１の膜層とは異なる他の第２の膜層に積層され
ている第２領域部を有する第２基板を準備する。上記第
２基板を上記第１基板の上に実装する。In the method of manufacturing an electronic component according to the present invention, first, a first substrate on which a first region including at least one first film layer is formed is prepared. A second substrate having a second region where the first film layer is stacked on another second film layer different from the first film layer is prepared. The second substrate is mounted on the first substrate.
【００３３】請求項９に係る電子部品の製造方法におい
ては、上記第２基板として、その上にスイッチング素子
部とクロス部が形成されているものを用いる。In the method for manufacturing an electronic component according to the ninth aspect, the second substrate on which a switching element portion and a cross portion are formed is used.
【００３４】請求項１０に係る電子部品の製造方法にお
いては、上記第１の基板に溝部が形成されているものを
用い、上記溝部に上記第２基板を挿入することにより、
上記実装を行なう。According to a tenth aspect of the present invention, in the method for manufacturing an electronic component, the first substrate having a groove is used, and the second substrate is inserted into the groove.
Perform the above mounting.
【００３５】請求項１１に係る電子部品の製造方法にお
いては、上記第２基板として、上面から下面に向かって
細められているものを用いる。In the method for manufacturing an electronic component according to the eleventh aspect, the second substrate used is one that is tapered from the upper surface to the lower surface.
【００３６】請求項１２に係る電子部品の製造方法にお
いては、上記溝部と上記第２基板に互いの位置を決める
１対の位置決め手段を設ける。これらの位置決め手段を
用いて上記実装を行なう。In a twelfth aspect of the present invention, the groove and the second substrate are provided with a pair of positioning means for determining a mutual position. The above mounting is performed using these positioning means.
【００３７】請求項１３に係る電子部品の製造方法にお
いては、上記第２基板として、ほぼ球または楕円球形状
のものを用いる。In the method of manufacturing an electronic component according to the thirteenth aspect, the second substrate has a substantially spherical or elliptical spherical shape.
【００３８】請求項１４に係る電子部品の製造方法にお
いては、上記第２基板として遮光性材料を用いる。According to a fourteenth aspect of the present invention, a light-shielding material is used as the second substrate.
【００３９】[0039]
【発明の実施の形態】以下、本発明に係る実施の形態に
ついて、ＴＦＴ型の液晶表示装置を例に、図面に基づい
て、詳細に説明する。ただし、本発明の適用は、ＴＦＴ
型の液晶表示装置に限らない。Embodiments of the present invention will be described below in detail with reference to the drawings, taking a TFT type liquid crystal display device as an example. However, the present invention is applied to TFT
It is not limited to the liquid crystal display device of the type.
【００４０】実施の形態１ 図１は、実施の形態１に係る液晶表示装置におけるアク
チブマトリックス側基板の画像近傍の構成を示す平面図
であり、図２は、その断面図である。 Embodiment 1 FIG. 1 is a plan view showing a configuration near an image of an active matrix side substrate in a liquid crystal display device according to Embodiment 1, and FIG. 2 is a sectional view thereof.
【００４１】これらの図を参照して、第１基板としての
アクチブマトリックス側基板１には、複数の透明導電材
料からなる画素電極２が、マトリックス状に数万個以上
設けられており（図では、３個示されている）、これら
の画素電極２の周囲を通り、互いに直交するように、走
査信号を供給するための各ゲート配線３と表示信号（デ
ータ信号）を供給するためのソース配線４が設けられて
いる。Referring to these figures, on the active matrix side substrate 1 as the first substrate, tens of thousands or more of pixel electrodes 2 made of a plurality of transparent conductive materials are provided in a matrix form (in the figure, FIG. , Three gate wirings 3 for supplying a scanning signal and a source wiring for supplying a display signal (data signal) so as to pass around these pixel electrodes 2 and to be orthogonal to each other. 4 are provided.
【００４２】また、これらのゲート配線３とソース配線
４の絶縁クロス部（交差部）９の近傍において、画素電
極２に接続されるスイッチング素子としてのＴＦＴ（Th
in Film Transistor：薄膜トランジスタ）５が設けられ
ている。ＴＦＴ５のゲート電極６にはゲート配線３が接
続されている。ゲート電極６に入力される信号によっ
て、ＴＦＴ５が駆動制御される。ＴＦＴ５のソース電極
７ａにはソース配線４が接続され、そのソース電極７ａ
にデータ信号（表示信号）が入力される。さらに、ＴＦ
Ｔ５のドレイン電極７ｂは、画素電極２と接続されてい
る。In the vicinity of the insulating cross section (intersection) 9 between the gate wiring 3 and the source wiring 4, a TFT (Th) as a switching element connected to the pixel electrode 2 is connected.
in Film Transistor (thin film transistor) 5 is provided. The gate wiring 3 is connected to the gate electrode 6 of the TFT 5. The driving of the TFT 5 is controlled by a signal input to the gate electrode 6. The source line 4 is connected to the source electrode 7a of the TFT 5, and the source electrode 7a
Is supplied with a data signal (display signal). Furthermore, TF
The drain electrode 7b of T5 is connected to the pixel electrode 2.
【００４３】さらに、第２基板としてのチップ８が、ア
クチブマトリックス側基板１に互いの上面がほぼ同一位
置になるようにして、第１基板１に設けられた溝部１０
に挿入されている。チップ８は、次のようにして作られ
る。すなわち、第１基板１より一般的に小さい元基板を
準備し、これに、予め、ＴＦＴ５およびゲート配線４と
ソース配線３のクロス部９を作り込んでおき、個々のチ
ップに分離することにより、チップ８が形成される。Further, the chip 8 serving as the second substrate is placed on the active matrix side substrate 1 such that the upper surfaces thereof are substantially at the same position.
Has been inserted. The chip 8 is manufactured as follows. That is, an original substrate generally smaller than the first substrate 1 is prepared, and a TFT 5 and a cross portion 9 of the gate wiring 4 and the source wiring 3 are formed in advance and separated into individual chips. A chip 8 is formed.
【００４４】図３は、チップ８の近傍の分解斜視図であ
る。図４は、チップの部分の断面の拡大図である。実際
は、もっと大きなテーパθを設けて、挿入を容易にす
る。チップ８には、通常、バンプ１１と呼ばれる金や銅
などからなる突起電極と、ポリイミドなどからなる保護
絶縁膜１２が形成されている。本実施の形態では、チッ
プ８を基板１に実装後に、絶縁膜の溝１５ａ、１５ｂと
第１基板１側に設けられた溝１６ａ，１６ｂに、めっき
や導電性樹脂などからなるソース電極接続配線１３とド
レイン電極接続配線１４が埋込まれている。これらは一
括形成されている。FIG. 3 is an exploded perspective view showing the vicinity of the chip 8. FIG. 4 is an enlarged view of a cross section of a chip portion. In practice, a larger taper θ is provided to facilitate insertion. The chip 8 is usually formed with bump electrodes 11 called bumps 11 made of gold or copper and a protective insulating film 12 made of polyimide or the like. In the present embodiment, after the chip 8 is mounted on the substrate 1, the source electrode connection wiring made of plating or conductive resin is formed in the grooves 15a and 15b of the insulating film and the grooves 16a and 16b provided on the first substrate 1 side. 13 and the drain electrode connection wiring 14 are buried. These are formed collectively.
【００４５】このような構造は、金属バンプの熱圧着や
異方性導電などによる一般的な集積回路半導体素子の実
装方法より、低温で容易に実現できる。低抵抗の配線と
電極の接続を一括的に形成できる。Such a structure can be easily realized at a lower temperature than a general method of mounting an integrated circuit semiconductor element by thermocompression bonding of metal bumps or anisotropic conduction. The connection between the low-resistance wiring and the electrode can be formed collectively.
【００４６】あるいは、配線材料と構造を少し変えて、
予めチップ８をはんだで第１基板１と接続しても、比較
的低温で容易にこれらを接続することができる。さら
に、本実施の形態では、２〜５μｍ程度の厚みで低誘電
率の有機材料からなる絶縁膜１７を形成して、この上に
画素電極２を形成している。このような厚膜の絶縁膜１
７を形成することにより、チップ８の取付け時の高さの
誤差を吸収して、平坦な上面を形成できる。ひいては、
均一なラビング配向を向上できる。また、画素電極をド
レイン電極接続配線１４やあるいは他の配線上の領域に
重畳させることができ、さらに開孔率を向上できる。Alternatively, by slightly changing the wiring material and structure,
Even if the chip 8 is connected to the first substrate 1 by soldering in advance, they can be easily connected at a relatively low temperature. Further, in the present embodiment, an insulating film 17 made of an organic material having a low dielectric constant and a thickness of about 2 to 5 μm is formed, and the pixel electrode 2 is formed thereon. Such a thick insulating film 1
By forming the chip 7, an error in height when the chip 8 is attached can be absorbed, and a flat upper surface can be formed. In turn,
Uniform rubbing orientation can be improved. In addition, the pixel electrode can be overlapped with the drain electrode connection wiring 14 or a region on another wiring, and the aperture ratio can be further improved.
【００４７】また、チップ８もシリコン基板とすること
で、既存の半導体プロセスラインで容易に高品位、高特
性の素子製造ができ、かつ、従来の樹脂ＢＭ（ブラック
マトリックスと呼ばれる遮光膜）より、高精度に遮光構
造を、プロセスを追加することなく得られる。Further, since the chip 8 is also made of a silicon substrate, it is possible to easily manufacture a high-quality and high-performance element in an existing semiconductor process line, and to use a conventional resin BM (a light shielding film called a black matrix). A light-shielding structure can be obtained with high accuracy without adding a process.
【００４８】この後、図示しないが、対向基板を第１基
板１上に対向するように供給し、数μｍ程度の両者の間
隙部に液晶を注入して、液晶表示装置の素子部の構造が
完成する。Thereafter, although not shown, a counter substrate is supplied so as to face the first substrate 1, and liquid crystal is injected into a gap of about several μm between the two, so that the structure of the element portion of the liquid crystal display device is reduced. Complete.
【００４９】次に、図５〜図１０を参照して、上述の液
晶表示装置の製造方法について説明する。Next, a method for manufacturing the above-described liquid crystal display device will be described with reference to FIGS.
【００５０】図５を参照して、まず、ガラスからなる、
加工前の第１基板１ａ上に平坦な樹脂膜を供給する。型
１８で樹脂膜をスタンピングして、後から形成されるチ
ップ埋込溝および埋込配線溝形状を写した形状の樹脂膜
１９を形成する。Referring to FIG. 5, first, made of glass,
A flat resin film is supplied on the first substrate 1a before processing. The resin film is stamped by the mold 18 to form a resin film 19 having a shape that reflects the shape of the chip buried groove and the buried wiring groove to be formed later.
【００５１】図６を参照して、ドライエッチングなどの
エッチング処理により、第１基板１ａの中まで彫り込ん
でいき、図７のような、樹脂膜１９の表面形状が転写さ
れた表面形状を有する形状の第１基板１ｂを得る。Referring to FIG. 6, the first substrate 1a is etched into the first substrate 1a by an etching process such as dry etching, and a shape having a surface shape on which the surface shape of the resin film 19 is transferred as shown in FIG. Is obtained.
【００５２】さらに、図８を参照して、チップ８ａを溝
１０に挿入する。チップ８は、予めシリコンウェハなど
の元基板上で、ＴＦＴおよびゲート配線とソース配線の
クロス部を作り込んでおいたものを個々に分離してなる
ものである。Further, referring to FIG. 8, chip 8a is inserted into groove 10. The chip 8 is formed by individually separating TFTs and cross-sections of gate wiring and source wiring on an original substrate such as a silicon wafer.
【００５３】図９を参照して、第１基板１ｂ上に、スピ
ンコートやスキージ処理で、表面が平坦な導電性樹脂材
料２０を塗布する。その後、表面をエッチングして、図
１０のように第１基板１ｂの表面上に、チップ８とほぼ
面一の配線層１３、１４を形成する。配線層１３、１４
はチップ８の端子部と電気的接続される。Referring to FIG. 9, a conductive resin material 20 having a flat surface is applied to first substrate 1b by spin coating or squeegee processing. Thereafter, the surface is etched to form wiring layers 13 and 14 which are substantially flush with the chip 8 on the surface of the first substrate 1b as shown in FIG. Wiring layers 13, 14
Are electrically connected to the terminals of the chip 8.
【００５４】なお、以上は、チップ８を第１基板に埋込
んだ例であるが、必ずしも、埋込む必要はなく、これに
より製造プロセスを減らしてもよい。第２基板は、シリ
コンの他、セラミックスやガラスや金属や樹脂などであ
ってもよい。チップは、平面が四角であるが、円形や他
の多角形でもよい。また、以上および以下の発明の実施
の形態は、液晶表示装置に限らず、さまざまの電子部品
に応用できる。Although the above is an example in which the chip 8 is embedded in the first substrate, it is not always necessary to embed the chip 8 and the manufacturing process may be reduced. The second substrate may be made of ceramic, glass, metal, resin, or the like, in addition to silicon. The chip is square in plane, but may be circular or other polygonal. Further, the above and following embodiments of the invention can be applied not only to the liquid crystal display device but also to various electronic components.
【００５５】実施の形態２ 図１１は、実施の形態２に係る半導体装置の断面図であ
る。図１１を参照して、チップ２１は、第２基板２２
と、第２基板２２上に形成された有機または無機の絶縁
膜２３で位置決めされている。 Second Embodiment FIG. 11 is a sectional view of a semiconductor device according to a second embodiment. Referring to FIG. 11, chip 21 includes second substrate 22.
Are positioned by the organic or inorganic insulating film 23 formed on the second substrate 22.
【００５６】また、粘着剤や接着剤などの固定剤２４
で、チップ２１が第２基板２２に固定されることが好ま
しい。固定剤２４が、光可逆性の粘着剤や熱可塑性の樹
脂などであれば、リワークや初期位置決めが容易であ
る。Further, a fixing agent 24 such as an adhesive or an adhesive is used.
It is preferable that the chip 21 is fixed to the second substrate 22. If the fixing agent 24 is a photoreversible adhesive or a thermoplastic resin, rework and initial positioning are easy.
【００５７】実施の形態３ 図１２に示すように、球状や楕円状のチップ２５を基板
の溝部２６に収容してもよい。このような立体曲面のチ
ップ２５を用いると、ゲート配線２７とソース配線２８
とのつなぎ配線２７ａ、２８ａが基板表面で重なること
がない。それゆえ、クロス部（通常、数万個以上ある）
における断線や短絡という不良発生を、格段に低減し
て、信頼性を向上できる。 Embodiment 3 As shown in FIG. 12, a spherical or elliptical chip 25 may be accommodated in a groove 26 of a substrate. When the chip 25 having such a three-dimensional curved surface is used, the gate wiring 27 and the source wiring 28
Are not overlapped on the substrate surface. Therefore, the cross section (usually more than tens of thousands)
In this case, the occurrence of defects such as disconnection or short circuit can be significantly reduced, and the reliability can be improved.
【００５８】また、図１３のように、チップ２５を第１
基板２９と対向基板３０のスペーサ代わりに使用する
と、スペーサ形成または配置プロセスが簡略化できる。
ひいては、画素部にスペーサが配置されないので、表示
品位が向上できる。Further, as shown in FIG.
When used instead of the spacers of the substrate 29 and the counter substrate 30, the spacer formation or arrangement process can be simplified.
As a result, since no spacer is provided in the pixel portion, display quality can be improved.
【００５９】実施の形態４ 図１４のように、チップ３１に凹溝部３２を設け、第１
基板の溝部３３の底面に凸突起部３４を設けて、チップ
と第１基板の位置合わせをしてもよい。 Fourth Embodiment As shown in FIG. 14, a concave groove 32 is
A projection 34 may be provided on the bottom surface of the groove 33 of the substrate to align the chip with the first substrate.
【００６０】実施の形態５ 図１５のように、チップ３５に凹溝部３６を設け、第１
基板の溝部３７にも凹溝部３８を設ける。チップ３５を
第１基板の溝部３７に挿入した後、ピン３９を押し込ん
で、これらの最終位置決めをしてもよい。 Fifth Embodiment As shown in FIG.
The groove 37 is also provided in the groove 37 of the substrate. After inserting the chip 35 into the groove 37 of the first substrate, the pins 39 may be pushed in to perform the final positioning.
【００６１】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。The embodiments disclosed this time are to be considered in all respects as illustrative and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
【図１】 実施の形態１に係るアクチブマトリックス側
基板の画素近傍の構成を示す平面図である。FIG. 1 is a plan view showing a configuration near a pixel of an active matrix side substrate according to a first embodiment;
【図２】 実施の形態１に係るアクチブマトリックス側
基板の画素近傍の断面図である。FIG. 2 is a cross-sectional view near a pixel of an active matrix side substrate according to the first embodiment.
【図３】 実施の形態１に係る電子部品の、チップ近傍
の分解斜視図である。FIG. 3 is an exploded perspective view of a vicinity of a chip of the electronic component according to the first embodiment.
【図４】 実施の形態１に係る電子部品の、チップ部の
断面拡大図である。FIG. 4 is an enlarged cross-sectional view of a chip part of the electronic component according to the first embodiment.
【図５】 実施の形態１に係る電子部品の製造方法の順
序の第１の工程における半導体装置の断面図である。FIG. 5 is a cross-sectional view of the semiconductor device in a first step in the sequence of the method for manufacturing the electronic component according to the first embodiment.
【図６】 実施の形態１に係る電子部品の製造方法の順
序の第２の工程における半導体装置の断面図である。FIG. 6 is a sectional view of the semiconductor device in a second step of the sequence of the method for manufacturing an electronic component according to the first embodiment;
【図７】 実施の形態１に係る電子部品の製造方法の順
序の第３の工程における半導体装置の断面図である。FIG. 7 is a cross-sectional view of the semiconductor device in a third step in the sequence of the method for manufacturing the electronic component according to the first embodiment.
【図８】 実施の形態１に係る電子部品の製造方法の順
序の第４の工程における半導体装置の断面図である。FIG. 8 is a sectional view of the semiconductor device in a fourth step of the sequence of the method for manufacturing the electronic component according to the first embodiment;
【図９】 実施の形態１に係る電子部品の製造方法の順
序の第５の工程における半導体装置の断面図である。FIG. 9 is a cross-sectional view of the semiconductor device in a fifth step in the sequence of the method for manufacturing the electronic component according to the first embodiment.
【図１０】 実施の形態１に係る電子部品の製造方法の
順序の第６の工程における半導体装置の断面図である。FIG. 10 is a sectional view of the semiconductor device in a sixth step in the sequence of the method for manufacturing the electronic component according to the first embodiment;
【図１１】 実施の形態２に係る電子部品の断面図であ
る。FIG. 11 is a sectional view of the electronic component according to the second embodiment.
【図１２】 実施の形態３に係る電子部品の断面図であ
る。FIG. 12 is a sectional view of an electronic component according to a third embodiment.
【図１３】 実施の形態３に係る電子部品の他の態様を
示す断面図である。FIG. 13 is a cross-sectional view showing another aspect of the electronic component according to the third embodiment.
【図１４】 実施の形態４に係る電子部品の断面図であ
る。FIG. 14 is a sectional view of an electronic component according to a fourth preferred embodiment.
【図１５】 実施の形態５に係る電子部品の概念図であ
る。FIG. 15 is a conceptual diagram of an electronic component according to a fifth embodiment.
【図１６】 従来のアクチブマトリックス基板を備えた
透過型の液晶表示装置の一般的な構成を示す回路図であ
る。FIG. 16 is a circuit diagram showing a general configuration of a transmission type liquid crystal display device including a conventional active matrix substrate.
【図１７】 従来の液晶表示装置のアクチブマトリック
ス基板の断面図である。FIG. 17 is a sectional view of an active matrix substrate of a conventional liquid crystal display device.
１ 第１基板、８ チップ、１０ 溝。 1 First substrate, 8 chips, 10 grooves.
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 1/14 Ｈ０１Ｌ 29/78 ６２６Ｃ ６２７Ｄ (72)発明者 谷川 徹 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 Ｆターム(参考） 2H092 GA60 JA24 JA27 JB01 JB22 JB31 JB51 JB58 MA05 MA07 MA08 NA27 NA29 5E344 AA05 AA16 AA19 AA26 BB02 BB06 BB07 BB12 BB16 CC05 CC15 CC23 CD02 CD23 DD06 DD10 EE21 5F110 AA14 AA18 AA26 BB01 DD02 DD12 DD21 DD24 NN72 QQ04 QQ16 QQ30 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H05K 1/14 H01L 29/78 626C 627D (72) Inventor Toru Tanigawa 22-22 Nagaikecho, Abeno-ku, Osaka-shi, Osaka. No. Sharp Corporation F-term (reference) 2H092 GA60 JA24 JA27 JB01 JB22 JB31 JB51 JB58 MA05 MA07 MA08 NA27 NA29 5E344 AA05 AA16 AA19 AA26 BB02 BB06 BB07 BB12 BB16 CC05 CC15 CC23 CD02 CD23 DD06 A10 DDA DDA DD21 DD24 NN72 QQ04 QQ16 QQ30
Claims (14)
れた第１基板と、 前記第１基板上に形成され、少なくとも１層の第１の膜
層を含む第１領域部と、 前記第１基板上に設けられ、第１の膜層が、該第１の膜
層と異なる他の第２の膜層に積層されている第２領域部
とを有する電子部品において、 前記第２領域部は、前記第１基板とは異なる別の第２基
板上に形成されたものであり、 前記第２領域部が形成された前記第２基板を前記第１基
板上に実装してなることを特徴とする、電子部品。A first substrate on which a large number of identical patterns such as wirings are formed; a first region formed on the first substrate and including at least one first film layer; An electronic component provided on a substrate, the electronic component having a first film layer and a second region portion laminated on another second film layer different from the first film layer, wherein the second region portion is , Formed on a second substrate different from the first substrate, wherein the second substrate on which the second region is formed is mounted on the first substrate. Electronic components.
よび互いに絶縁された配線同士のクロス部を含み、 前記スイッチング素子部と前記クロス部を前記第２基板
の上に形成している、請求項１に記載の電子部品。2. The electronic component according to claim 1, wherein the electronic component includes a switching element portion and a cross portion between wires insulated from each other, and the switching element portion and the cross portion are formed on the second substrate. Electronic components according to the above.
たは２に記載の電子部品。3. The electronic component according to claim 1, wherein a groove is formed in the first substrate, and the second substrate is inserted in the groove.
て細められている、請求項１〜３のいずれかに記載の電
子部品。4. The electronic component according to claim 1, wherein said second substrate is tapered from an upper surface to a lower surface.
置を決める、１対の位置決め手段が設けられている、請
求項３または４に記載の電子部品。5. The electronic component according to claim 3, wherein the groove and the second substrate are provided with a pair of positioning means for determining a mutual position.
状である、請求項２に記載の電子部品。6. The electronic component according to claim 2, wherein the second substrate has a substantially spherical or elliptical spherical shape.
いる、請求項１〜６のいずれかに記載の電子部品。7. The electronic component according to claim 1, wherein said second substrate is formed of a light-shielding material.
領域部が形成された第１基板を準備する工程と、 前記第１の膜層が、該第１の膜層と異なる他の第２の膜
層に積層されている第２領域部を有する第２基板を準備
する工程と、 前記第２基板を前記第１基板の上に実装する工程と、を
備えた電子部品の製造方法。8. A first device comprising at least one first film layer.
Preparing a first substrate on which a region is formed; and forming a first region having a second region in which the first film layer is stacked on another second film layer different from the first film layer. A method for manufacturing an electronic component, comprising: preparing two substrates; and mounting the second substrate on the first substrate.
子部とクロス部が形成されている、請求項８に記載の電
子部品の製造方法。9. The method according to claim 8, wherein a switching element portion and a cross portion are formed on the second substrate.
おり、 前記溝部に前記第２基板を挿入することにより、前記実
装を行なう、請求項８に記載の電子部品の製造方法。10. The method for manufacturing an electronic component according to claim 8, wherein a groove is formed in the first substrate, and the mounting is performed by inserting the second substrate into the groove.
向かって細められているものを用いる、請求項８〜１０
のいずれかに記載の電子部品の製造方法。11. The substrate according to claim 8, wherein said second substrate is tapered from an upper surface to a lower surface.
The method for manufacturing an electronic component according to any one of the above.
置を決める、１対の位置決め手段を設け、 これらの位置決め手段を用いて前記実装を行なう、請求
項８に記載の電子部品の製造方法。12. The manufacturing of the electronic component according to claim 8, wherein a pair of positioning means for determining a mutual position is provided in the groove and the second substrate, and the mounting is performed using these positioning means. Method.
円球形状のものを用いる、請求項９に記載の電子部品の
製造方法。13. The method according to claim 9, wherein the second substrate has a substantially spherical or elliptical spherical shape.
る、請求項８〜１３のいずれかに記載の電子部品の製造
方法。14. The method according to claim 8, wherein a light-shielding material is used for the second substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000027675A JP2001217411A (en) | 2000-02-04 | 2000-02-04 | Electronic parts and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000027675A JP2001217411A (en) | 2000-02-04 | 2000-02-04 | Electronic parts and manufacturing method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001217411A true JP2001217411A (en) | 2001-08-10 |
Family
ID=18553216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000027675A Pending JP2001217411A (en) | 2000-02-04 | 2000-02-04 | Electronic parts and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001217411A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004184797A (en) * | 2002-12-05 | 2004-07-02 | Seiko Epson Corp | Electronic device, its manufacturing method and electronic equipment |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0872307A (en) * | 1994-08-31 | 1996-03-19 | Kyocera Corp | Image system |
| JPH09120943A (en) * | 1995-06-07 | 1997-05-06 | Univ California | Method of mounting microstrocture on substrate |
| JPH1065174A (en) * | 1996-08-21 | 1998-03-06 | Sharp Corp | Thin-film transistor and its manufacture |
| JPH11142878A (en) * | 1997-11-12 | 1999-05-28 | Sharp Corp | Formation of display transistor array panel |
| JPH11340417A (en) * | 1998-03-25 | 1999-12-10 | Seiko Epson Corp | Semiconductor device, active matrix substrate for liquid display, and their manufacture |
| JPH11354806A (en) * | 1998-06-10 | 1999-12-24 | Mitsubishi Electric Corp | Tft array board, liquid crystal display using the same and manufacture of the tft array board |
| JP2000330131A (en) * | 1999-05-25 | 2000-11-30 | Rohm Co Ltd | Liquid crystal display device |
-
2000
- 2000-02-04 JP JP2000027675A patent/JP2001217411A/en active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0872307A (en) * | 1994-08-31 | 1996-03-19 | Kyocera Corp | Image system |
| JPH09120943A (en) * | 1995-06-07 | 1997-05-06 | Univ California | Method of mounting microstrocture on substrate |
| JPH1065174A (en) * | 1996-08-21 | 1998-03-06 | Sharp Corp | Thin-film transistor and its manufacture |
| JPH11142878A (en) * | 1997-11-12 | 1999-05-28 | Sharp Corp | Formation of display transistor array panel |
| JPH11340417A (en) * | 1998-03-25 | 1999-12-10 | Seiko Epson Corp | Semiconductor device, active matrix substrate for liquid display, and their manufacture |
| JPH11354806A (en) * | 1998-06-10 | 1999-12-24 | Mitsubishi Electric Corp | Tft array board, liquid crystal display using the same and manufacture of the tft array board |
| JP2000330131A (en) * | 1999-05-25 | 2000-11-30 | Rohm Co Ltd | Liquid crystal display device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004184797A (en) * | 2002-12-05 | 2004-07-02 | Seiko Epson Corp | Electronic device, its manufacturing method and electronic equipment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3671192B2 (en) | Insulating layered prismatic bump, chip-on-glass product using the bump, and method of manufacturing prismatic bump with insulating layer on the IC chip surface | |
| TWI538074B (en) | Flexible circuit board, method of fabricating the same, and semiconductor package | |
| KR100829276B1 (en) | Liquid crystal display device and its manufacturing method | |
| US9929083B2 (en) | Semiconductor packages and package modules using the same | |
| US7209207B2 (en) | Flat panel display and drive chip thereof | |
| CN113193017B (en) | Display panel and display device | |
| JP2005050891A (en) | Flexible wiring board, flexible wiring board for mounting semiconductor chip, display device, and method for mounting semiconductor chip | |
| JP2009054833A (en) | Ectronic device and its manufacturing emthod, electrooptical device, and electronic device | |
| KR20010043384A (en) | Liquid crystal device and its production method | |
| WO2024093120A1 (en) | Display panel and display apparatus | |
| US20120138968A1 (en) | Semiconductor package and display panel assembly having the same | |
| JP2001217411A (en) | Electronic parts and manufacturing method thereof | |
| JP3564367B2 (en) | Spherical semiconductor | |
| JP2001217245A (en) | Electronic component and its manufacturing method | |
| JP2000111939A (en) | Liquid crystal display device | |
| JP2010281905A (en) | Electro-optical device | |
| JP2000208178A (en) | Semiconductor application device and its production | |
| JP3660848B2 (en) | Display device | |
| JP3660856B2 (en) | Display device | |
| TWI323378B (en) | Pad structure and a display substrate and a liquid crystal display device comprising the same | |
| JP3921323B2 (en) | Manufacturing method of electronic parts | |
| US11415844B2 (en) | Liquid crystal display | |
| JP2004186174A (en) | External electrode connector | |
| JP3566181B2 (en) | Manufacturing method of electronic components | |
| JP2005121757A (en) | Substrate connecting structure, electronic component, liquid crystal display device, and method for manufacturing electronic component |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060829 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061023 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070403 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070531 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080401 |