JP2001217389A - 低リアクタンスパワー回路実装構造 - Google Patents
低リアクタンスパワー回路実装構造Info
- Publication number
- JP2001217389A JP2001217389A JP2000027214A JP2000027214A JP2001217389A JP 2001217389 A JP2001217389 A JP 2001217389A JP 2000027214 A JP2000027214 A JP 2000027214A JP 2000027214 A JP2000027214 A JP 2000027214A JP 2001217389 A JP2001217389 A JP 2001217389A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- wiring
- power circuit
- mounting structure
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】電流回路に寄生するリアクタンス成分の抑制
と、半導体素子発熱量の高効率小形の放熱を実現するパ
ワーエレクトロニクス回路の実装構造を提供すること。 【解決手段】電源から半導体素子までの大電流配線の往
路と復路を、平板導体よりなる平板配線で構成して該平
板導体を隣り合わせに配置し、両平板導体で平型半導体
素子をはさみ構造とする。該半導体素子の表面と裏面の
電極を両配線に接続することにより、半導体素子に大電
流を印加する配線を構成すると同時に、往路と帰路で構
成される配線ループ面積を最小にし、大電流回路に寄生
するリアクタンス成分を最少に抑制しその弊害を最少に
した。
と、半導体素子発熱量の高効率小形の放熱を実現するパ
ワーエレクトロニクス回路の実装構造を提供すること。 【解決手段】電源から半導体素子までの大電流配線の往
路と復路を、平板導体よりなる平板配線で構成して該平
板導体を隣り合わせに配置し、両平板導体で平型半導体
素子をはさみ構造とする。該半導体素子の表面と裏面の
電極を両配線に接続することにより、半導体素子に大電
流を印加する配線を構成すると同時に、往路と帰路で構
成される配線ループ面積を最小にし、大電流回路に寄生
するリアクタンス成分を最少に抑制しその弊害を最少に
した。
Description
【０００１】
【発明の属する技術分野】本発明は、パワーエレクトロ
ニクス回路の実装構造に関する。
ニクス回路の実装構造に関する。
【０００２】
【従来の技術】パワー回路を構成するデバイスに半導体
素子をパッケージに包んだＩＣも使用されるが特に大電
流を制御するシステムでは、発熱量が多いためその対策
のためにパッケージをしないで平型のシリコンチップそ
のままで実装されている。ここではその中で電流のスイ
ッチング素子として多く使われるＩＧＢＴ（絶縁ゲート
型バイポーラトランジスター）を実装例に説明する。Ｉ
ＧＢＴは図７のような電極で構成され、各電極は図８の
ように平型シリコンチップ１の表面２と裏面３に配置さ
れている。２は半導体プロセス加工側で、エミッター電
極４とゲート電極５が配置され、３にはコレクター電極
６が配置されている。これらデバイスが実装されるパワ
ーエレクトロニクス回路例を三相のインバーター回路で
説明すると図９のように結線し実装する。直流電源１０
より平滑用のコンデンサー１１を経て正電圧配線１２と
負電圧配線１３で供給する直流電力にＩＧＢＴ１４，１
５，１６，１７，１８，１９を接続しこれらをスイッチ
ング制御し三相の交流電力２０に変換し出力する。従来
ＩＧＢＴの実装は図８のような平型半導体素子を図１０
の断面図で示すようなモジュール２１に実装している。
図１０は図９の回路のうち、２０の交流電力に変換する
１４と１５の実装構成例を示す。１４のコレクターは２
２に出力され、１４のエミッターは２３に出力される。
同様に１５のコレクターは２４に出力され１５のエミッ
ターは２５に出力される。電流による１４，１５の発熱
量は銅などの高熱伝導材によるベース２６を通し外部に
放熱する様構成されている。また２２は端子２７を通し
直流母線２８に接続し１２に接続される。また２５は端
子２９を通し直流母線３０に接続し１３に接続される。
また１４，１５の表面の電極４からの出力はアルミの直
径３００ミクロン程度の細線によるワイヤーボンディン
グ接続３１で複数本並列に直接外部配線に接続する方法
が一般的に採用されている。
素子をパッケージに包んだＩＣも使用されるが特に大電
流を制御するシステムでは、発熱量が多いためその対策
のためにパッケージをしないで平型のシリコンチップそ
のままで実装されている。ここではその中で電流のスイ
ッチング素子として多く使われるＩＧＢＴ（絶縁ゲート
型バイポーラトランジスター）を実装例に説明する。Ｉ
ＧＢＴは図７のような電極で構成され、各電極は図８の
ように平型シリコンチップ１の表面２と裏面３に配置さ
れている。２は半導体プロセス加工側で、エミッター電
極４とゲート電極５が配置され、３にはコレクター電極
６が配置されている。これらデバイスが実装されるパワ
ーエレクトロニクス回路例を三相のインバーター回路で
説明すると図９のように結線し実装する。直流電源１０
より平滑用のコンデンサー１１を経て正電圧配線１２と
負電圧配線１３で供給する直流電力にＩＧＢＴ１４，１
５，１６，１７，１８，１９を接続しこれらをスイッチ
ング制御し三相の交流電力２０に変換し出力する。従来
ＩＧＢＴの実装は図８のような平型半導体素子を図１０
の断面図で示すようなモジュール２１に実装している。
図１０は図９の回路のうち、２０の交流電力に変換する
１４と１５の実装構成例を示す。１４のコレクターは２
２に出力され、１４のエミッターは２３に出力される。
同様に１５のコレクターは２４に出力され１５のエミッ
ターは２５に出力される。電流による１４，１５の発熱
量は銅などの高熱伝導材によるベース２６を通し外部に
放熱する様構成されている。また２２は端子２７を通し
直流母線２８に接続し１２に接続される。また２５は端
子２９を通し直流母線３０に接続し１３に接続される。
また１４，１５の表面の電極４からの出力はアルミの直
径３００ミクロン程度の細線によるワイヤーボンディン
グ接続３１で複数本並列に直接外部配線に接続する方法
が一般的に採用されている。
【０００３】この半導体素子の表面電極からの出力の方
法に関連するものに特開平９−２７５１８６号公報に記
載のように端子体を加圧接触する方法が論じられてい
る。しかし加圧接触法は接触抵抗を極力小さくするため
強い加圧力で押し付けておく必要が有り構造が強固で大
型となる。また加圧力で素子を破壊する事が無いよう、
押し付け電極を高精度に平坦度管理し品質管理する必要
がある。
法に関連するものに特開平９−２７５１８６号公報に記
載のように端子体を加圧接触する方法が論じられてい
る。しかし加圧接触法は接触抵抗を極力小さくするため
強い加圧力で押し付けておく必要が有り構造が強固で大
型となる。また加圧力で素子を破壊する事が無いよう、
押し付け電極を高精度に平坦度管理し品質管理する必要
がある。
【０００４】
【発明が解決しようとする課題】上記従来技術は大電流
が流れる線路が１２から２８を経て２２を通り１４に至
り、さらに２３を経て２４を通し１５，３１，２５から
３０に接続され１３を経て電源１０に還流している。こ
れらの電流の通路は電源１０より出て回路を通り電源に
戻る大きいループ回路を構成する事になる。この配線が
電流回路に比較的大きい直列の寄生リアクタンス成分を
生じる。これを図９の直列リアクタンス４０にまとめて
図示する。この結果、図１１に示すようにトランジスタ
素子がスイッチングする時電流が急変４１し、この時４
０に貯えられたリアクタンスエネルギーがトランジスタ
ーのコレクター，エミッター間の電圧４２に重畳し４３
の様にはね上がり電圧が大きくなる。また大きい電磁ノ
イズを発生する事となる。このため、図１２に示すよう
にトランジスターと並列に大容量の抵抗とコンデンサー
よりなるスナバー４４を設けるなど、保護回路が必要と
なっている。また図１０に示したように、大型のモジュ
ールで構成し、大電流の印加によるトランジスター素子
の大きい発熱量を放熱するベース構造とトランジスター
の大電流を導入する配線構造などを要し、このため大き
い設置スペースを要し、また高価な構成となる。
が流れる線路が１２から２８を経て２２を通り１４に至
り、さらに２３を経て２４を通し１５，３１，２５から
３０に接続され１３を経て電源１０に還流している。こ
れらの電流の通路は電源１０より出て回路を通り電源に
戻る大きいループ回路を構成する事になる。この配線が
電流回路に比較的大きい直列の寄生リアクタンス成分を
生じる。これを図９の直列リアクタンス４０にまとめて
図示する。この結果、図１１に示すようにトランジスタ
素子がスイッチングする時電流が急変４１し、この時４
０に貯えられたリアクタンスエネルギーがトランジスタ
ーのコレクター，エミッター間の電圧４２に重畳し４３
の様にはね上がり電圧が大きくなる。また大きい電磁ノ
イズを発生する事となる。このため、図１２に示すよう
にトランジスターと並列に大容量の抵抗とコンデンサー
よりなるスナバー４４を設けるなど、保護回路が必要と
なっている。また図１０に示したように、大型のモジュ
ールで構成し、大電流の印加によるトランジスター素子
の大きい発熱量を放熱するベース構造とトランジスター
の大電流を導入する配線構造などを要し、このため大き
い設置スペースを要し、また高価な構成となる。
【０００５】本発明の目的は電源から半導体素子までの
配線ループを最小に構成して回路に寄生するリアクタン
ス成分を抑制し、パワー回路特有の半導体素子の過電圧
保護を不要とし、かつ半導体素子の発熱量を小型高効率
に放熱する実装構成を提供する事にある。
配線ループを最小に構成して回路に寄生するリアクタン
ス成分を抑制し、パワー回路特有の半導体素子の過電圧
保護を不要とし、かつ半導体素子の発熱量を小型高効率
に放熱する実装構成を提供する事にある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、電源から半導体素子までの大電流配線の往路と復路
を、平板導体よりなる平板配線で構成して該平板導体を
隣り合わせに配置し、両平板導体で平型半導体素子をは
さみ構造とする。該半導体素子の表面と裏面の電極を両
配線に接続することにより、半導体素子に大電流を印加
する配線を構成すると同時に、往路と復路で構成される
配線ループ面積を最小にし、大電流回路に寄生するリア
クタンス成分を最少に抑制し大電流スイッチング時に生
ずる誘導電圧の弊害を最少にし、安定動作できるように
した。さらに半導体素子を挟んだ配線と該半導体素子の
電極部を、はんだ接合や金属間の合金層の生成による金
属接合で直接接合する事により、大電流の導通性能を確
保し、かつ半導体素子の大電流印加による発熱量を該金
属接合面と接合した両配線平面を経て外側に導引し、両
面より冷却する事を可能とし、従来の片面冷却の方法に
比べ、倍の高効率冷却を両面配線に兼ね備える構成と
し、小形、高効率冷却性能の実装構成とした。
に、電源から半導体素子までの大電流配線の往路と復路
を、平板導体よりなる平板配線で構成して該平板導体を
隣り合わせに配置し、両平板導体で平型半導体素子をは
さみ構造とする。該半導体素子の表面と裏面の電極を両
配線に接続することにより、半導体素子に大電流を印加
する配線を構成すると同時に、往路と復路で構成される
配線ループ面積を最小にし、大電流回路に寄生するリア
クタンス成分を最少に抑制し大電流スイッチング時に生
ずる誘導電圧の弊害を最少にし、安定動作できるように
した。さらに半導体素子を挟んだ配線と該半導体素子の
電極部を、はんだ接合や金属間の合金層の生成による金
属接合で直接接合する事により、大電流の導通性能を確
保し、かつ半導体素子の大電流印加による発熱量を該金
属接合面と接合した両配線平面を経て外側に導引し、両
面より冷却する事を可能とし、従来の片面冷却の方法に
比べ、倍の高効率冷却を両面配線に兼ね備える構成と
し、小形、高効率冷却性能の実装構成とした。
【０００７】
【発明の実施の形態】以下、本発明の実施例を図９の回
路を例に、図１により説明する。回路実装の基本構造を
平板配線材の積層構造とする。電気伝導性が良く、また
熱伝導性能が優れた材料（例えば銅材）の正極直流母線
５０と同じく負極直流母線５１および交流出力母線５
２，５３，５４を積層構造とし１４，１５，１６，１
７，１８，１９を挟み接続する。電流は１４がＯＮの時
５０を通して往路電流５５が流れ、５２に出力する。同
時に５３，５４を通して復路電流５６が流れ戻り電流と
なるよう制御される。この積層構造および電流の流れは
図２のようになる。５０，５１，５２，５３，５４は積
層構造で電流５５の例では１４を通して５０から５２へ
往復電流として流れる。このように全ての電流は往路電
流，復路電流としてこの積層配線に流れとなる。この結
果この回路に寄生するリアクタンス成分は従来の単線配
線構成に比べ１／１０程度に抑制できる。このような電
気回路により全体の実施例を図３に示す。５０，５１，
５２，５３，５４の各母線を積層配線し母線に接続する
半導体素子を積層配線５７で挟み半導体素子接続部５８
で接続するよう構成する。ここでは５８の実装デバイス
を１４で例示したが、トランジスターやダイオードなど
複数のデバイスを一緒に実装が出来る事は言うまでもな
い。また電源用コンデンサー１１も５０，５１間に接続
する。５８は素子の発熱量の放熱を考慮し図４のように
構成する。絶縁特性と高伝熱特性を兼ね備えた素材（例
えば窒化アルミや窒化シリコンまたはアルミナなど）６
３に配線パターン６０を金属溶着や金属溶接や金属蒸着
またはメッキ加工などによるメタライズ加工で生成し、
半導体素子１４の裏面３を６０にはんだ接合や金属間の
合金生成等による金属接合する。１４の表面電極は半導
体素子の熱膨張率に近い導電材からなる接合電極６１と
金属接合し、６１を介し、もう一方の配線パターン６２
と金属接合する。６２と絶縁材６４は、６０と６３に同
じくメタライズ加工し、直接接合しておく。このように
半導体素子を、５７の延長部分である６０と６２に電気
的に接続し、かつ各接合面を金属接合で直接接合し、こ
の間の低熱抵抗性を確保し、６３と６４より両面に小形
で効率の良い放熱機能を持たせる様に構成する。図５に
この変形例を示す。全ての接合方法は同様に金属結合と
し、絶縁特性と高伝熱特性を兼ね備えた素材６５を設
け、配線パターン６０，６２を６５にメタライズ加工で
生成しておき１４，６１と電気的に接続し、その外部に
伝熱特性が良好な金属（銅，アルミ等）またはセラミッ
クによる両面放熱面６６をメタライズ加工で６５に接合
し、１４から６６までを高い伝熱特性で接合することに
より、小型高効率の放熱機能を実現出来る。また図６に
他の変形例を示す。電気的接続は図５，図６の例と同じ
にし、６５の外側に７０，７２の穴を設けた外枠７１，
７３を６５に接合し、伝熱特性が良好な金属またはセラ
ミック材より成る放熱フィン７４を７０，７２の中で６
５に直接メタライズ加工で接合する事により、１４の発
熱量を、各接合面を経ても、効率よく７４に伝える、小
型，高効率の放熱機構を実現する構造である。
路を例に、図１により説明する。回路実装の基本構造を
平板配線材の積層構造とする。電気伝導性が良く、また
熱伝導性能が優れた材料（例えば銅材）の正極直流母線
５０と同じく負極直流母線５１および交流出力母線５
２，５３，５４を積層構造とし１４，１５，１６，１
７，１８，１９を挟み接続する。電流は１４がＯＮの時
５０を通して往路電流５５が流れ、５２に出力する。同
時に５３，５４を通して復路電流５６が流れ戻り電流と
なるよう制御される。この積層構造および電流の流れは
図２のようになる。５０，５１，５２，５３，５４は積
層構造で電流５５の例では１４を通して５０から５２へ
往復電流として流れる。このように全ての電流は往路電
流，復路電流としてこの積層配線に流れとなる。この結
果この回路に寄生するリアクタンス成分は従来の単線配
線構成に比べ１／１０程度に抑制できる。このような電
気回路により全体の実施例を図３に示す。５０，５１，
５２，５３，５４の各母線を積層配線し母線に接続する
半導体素子を積層配線５７で挟み半導体素子接続部５８
で接続するよう構成する。ここでは５８の実装デバイス
を１４で例示したが、トランジスターやダイオードなど
複数のデバイスを一緒に実装が出来る事は言うまでもな
い。また電源用コンデンサー１１も５０，５１間に接続
する。５８は素子の発熱量の放熱を考慮し図４のように
構成する。絶縁特性と高伝熱特性を兼ね備えた素材（例
えば窒化アルミや窒化シリコンまたはアルミナなど）６
３に配線パターン６０を金属溶着や金属溶接や金属蒸着
またはメッキ加工などによるメタライズ加工で生成し、
半導体素子１４の裏面３を６０にはんだ接合や金属間の
合金生成等による金属接合する。１４の表面電極は半導
体素子の熱膨張率に近い導電材からなる接合電極６１と
金属接合し、６１を介し、もう一方の配線パターン６２
と金属接合する。６２と絶縁材６４は、６０と６３に同
じくメタライズ加工し、直接接合しておく。このように
半導体素子を、５７の延長部分である６０と６２に電気
的に接続し、かつ各接合面を金属接合で直接接合し、こ
の間の低熱抵抗性を確保し、６３と６４より両面に小形
で効率の良い放熱機能を持たせる様に構成する。図５に
この変形例を示す。全ての接合方法は同様に金属結合と
し、絶縁特性と高伝熱特性を兼ね備えた素材６５を設
け、配線パターン６０，６２を６５にメタライズ加工で
生成しておき１４，６１と電気的に接続し、その外部に
伝熱特性が良好な金属（銅，アルミ等）またはセラミッ
クによる両面放熱面６６をメタライズ加工で６５に接合
し、１４から６６までを高い伝熱特性で接合することに
より、小型高効率の放熱機能を実現出来る。また図６に
他の変形例を示す。電気的接続は図５，図６の例と同じ
にし、６５の外側に７０，７２の穴を設けた外枠７１，
７３を６５に接合し、伝熱特性が良好な金属またはセラ
ミック材より成る放熱フィン７４を７０，７２の中で６
５に直接メタライズ加工で接合する事により、１４の発
熱量を、各接合面を経ても、効率よく７４に伝える、小
型，高効率の放熱機構を実現する構造である。
【０００８】尚図４，図５，図６の説明で用いた接合電
極６１は、半導体素子が高電圧耐圧の素子では半導体素
子の周辺に、耐圧を維持するためガードリングを配置す
る素子が多く、この場合、そのガードリング部と配線パ
ターン間に隔離距離を持たせる目的で６１を設けたもの
で、１４が、このガードリングが不要な素子であれば６
１を設けず、１４を直接６２に電気的に接続する事が出
来る。
極６１は、半導体素子が高電圧耐圧の素子では半導体素
子の周辺に、耐圧を維持するためガードリングを配置す
る素子が多く、この場合、そのガードリング部と配線パ
ターン間に隔離距離を持たせる目的で６１を設けたもの
で、１４が、このガードリングが不要な素子であれば６
１を設けず、１４を直接６２に電気的に接続する事が出
来る。
【０００９】
【発明の効果】（１）本発明によれば電源より半導体素
子までのパワー回路全体の寄生するリアクタンス成分を
従来の構成に比べ１／１０程度に低減できるため、常識
的になされている電流のスイッチング動作時に発生する
跳ね上がり電圧の対策は不用になる。 （２）上記の結果、パワー回路から発する電磁ノイズも
同様に低減できる。 （３）パワー回路全域を積層配線と出来るため、配線の
占めるスペースを従来配線の１／３程度縮小できる。配
線作業経費の節減とともに配線の配置構成が確定し、信
頼度が確保できる。 （４）半導体素子実装が従来のモジュール方式に比べ、
占有実装体積は約１／１０に小型化できる。 （５）半導体素子の冷却性能が従来のモジュール方式の
片面冷却に比べ、本発明は両面冷却が出来るため、２倍
の効果がある。
子までのパワー回路全体の寄生するリアクタンス成分を
従来の構成に比べ１／１０程度に低減できるため、常識
的になされている電流のスイッチング動作時に発生する
跳ね上がり電圧の対策は不用になる。 （２）上記の結果、パワー回路から発する電磁ノイズも
同様に低減できる。 （３）パワー回路全域を積層配線と出来るため、配線の
占めるスペースを従来配線の１／３程度縮小できる。配
線作業経費の節減とともに配線の配置構成が確定し、信
頼度が確保できる。 （４）半導体素子実装が従来のモジュール方式に比べ、
占有実装体積は約１／１０に小型化できる。 （５）半導体素子の冷却性能が従来のモジュール方式の
片面冷却に比べ、本発明は両面冷却が出来るため、２倍
の効果がある。
【図面の簡単な説明】
【図１】本発明の実施例の配置構成図である。
【図２】本発明の積層配線の断面図である。
【図３】本発明の実施例の構成図である。
【図４】本発明の半導体素子接続部の実施例断面図であ
る。
る。
【図５】図４の変形例断面図である。
【図６】図５の変形例断面図である。
【図７】本発明を構成する半導体素子の例のＩＧＢＴの
電極構成図である。
電極構成図である。
【図８】ＩＧＢＴの電極の配置図である。
【図９】本発明の一実施例のインバータ回路である。
【図１０】従来の半導体実装モジュールの断面図であ
る。
る。
【図１１】スイッチング時のＩＧＢＴの電圧，電流波形
図である。
図である。
【図１２】保護回路図である。
【符号の説明】 １…平型シリコンチップ、２…表面、３…裏面、４…エ
ミッター電極、５…ゲート電極、６…コレクター電極、
１０…直流電源、１１…平滑用コンデンサー、１２…正
電圧配線、１３…負電圧配線、１４，１５，１６，１
７，１８，１９…ＩＧＢＴ、２０…三相の交流電力、２
６…高熱伝導材によるベース、２７…端子、２８…直流
母線、２９…端子、３０…直流母線、３１…ワイヤーボ
ンディング接続、４０…直列リアクタンス、４１…電流
の急変、４２…コレクター，エミッター間の電圧、４３
…はね上がり電圧、４４…スナバー、５０…正極直流母
線、５１…負極直流母線、５２，５３，５４…交流出力
母線、５５…往路電流、５６…帰路電流、５７…積層配
線、５８…半導体素子接続部、６０…配線パターン、６
１…接合電極、６２…配線パターン、６３，６４，６５
…絶縁特性と高伝熱特性を兼ね備えた素材、６６…両面
放熱面、７０，７２…穴、７１，７３…外枠、７４…放
熱フィン。
ミッター電極、５…ゲート電極、６…コレクター電極、
１０…直流電源、１１…平滑用コンデンサー、１２…正
電圧配線、１３…負電圧配線、１４，１５，１６，１
７，１８，１９…ＩＧＢＴ、２０…三相の交流電力、２
６…高熱伝導材によるベース、２７…端子、２８…直流
母線、２９…端子、３０…直流母線、３１…ワイヤーボ
ンディング接続、４０…直列リアクタンス、４１…電流
の急変、４２…コレクター，エミッター間の電圧、４３
…はね上がり電圧、４４…スナバー、５０…正極直流母
線、５１…負極直流母線、５２，５３，５４…交流出力
母線、５５…往路電流、５６…帰路電流、５７…積層配
線、５８…半導体素子接続部、６０…配線パターン、６
１…接合電極、６２…配線パターン、６３，６４，６５
…絶縁特性と高伝熱特性を兼ね備えた素材、６６…両面
放熱面、７０，７２…穴、７１，７３…外枠、７４…放
熱フィン。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山村 博久 茨城県ひたちなか市大字高場2520番地 株 式会社日立製作所自動車機器グループ内 (72)発明者 増野 敬一 茨城県ひたちなか市大字高場2520番地 株 式会社日立製作所自動車機器グループ内 (72)発明者 杢屋 錦司 東京都千代田区神田駿河台四丁目６番地 株式会社日立製作所内 (72)発明者 清水 泉 茨城県ひたちなか市高場2477番地 株式会 社日立カーエンジニアリング内
Claims (4)
- 【請求項１】電源とパワー回路配線とパワー回路電流を
制御する半導体素子よりなるパワー回路構成において、
電源より電流を供給する配線に平板導体を隣り合わせに
配置した積層配線で母線を構成し、該母線より積層配線
のまま分岐し延長した半導体素子接続部で平型チップの
半導体素子を平板導体で挟み、該半導体素子の入出力電
極と電気的に接続するよう構成することを特徴とする低
リアクタンスパワー回路実装構造。 - 【請求項２】請求項１において、半導体素子接続部に熱
伝導率が良好な絶縁板にメタライズ加工した配線パター
ンを設け、平型の半導体素子の電極と両面で金属接合
し、該配線パターンと積層配線を接続する様構成するこ
とを特徴とする低リアクタンスパワー回路実装構造。 - 【請求項３】請求項１において、半導体素子接続部に熱
伝導率が良好な絶縁板にメタライズ加工した配線パター
ンを設け、平型の半導体素子の電極と両面で金属接合
し、該配線パターンと積層配線を接続する様構成し、両
面絶縁板の外側に高伝熱特性の金属による放熱面をメタ
ライズ加工で接合したことを特徴とする低リアクタンス
パワー回路実装構造。 - 【請求項４】請求項１において、半導体素子接続部に熱
伝導率が良好な絶縁板にメタライズ加工した配線パター
ンを設け、平型の半導体素子の電極と両面で金属接合
し、該配線パターンと積層配線を接続する様構成し、両
面絶縁板の外側に高伝熱特性材による放熱フィンをメタ
ライズ加工で接合したことを特徴とする低リアクタンス
パワー回路実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000027214A JP2001217389A (ja) | 2000-01-31 | 2000-01-31 | 低リアクタンスパワー回路実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000027214A JP2001217389A (ja) | 2000-01-31 | 2000-01-31 | 低リアクタンスパワー回路実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001217389A true JP2001217389A (ja) | 2001-08-10 |
Family
ID=18552812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000027214A Pending JP2001217389A (ja) | 2000-01-31 | 2000-01-31 | 低リアクタンスパワー回路実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001217389A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010016947A (ja) * | 2008-07-02 | 2010-01-21 | Fuji Electric Device Technology Co Ltd | 電力変換装置のパワーモジュール |
| JP2014116272A (ja) * | 2012-12-12 | 2014-06-26 | Nichicon Corp | 電磁石用電源装置 |
-
2000
- 2000-01-31 JP JP2000027214A patent/JP2001217389A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010016947A (ja) * | 2008-07-02 | 2010-01-21 | Fuji Electric Device Technology Co Ltd | 電力変換装置のパワーモジュール |
| JP2014116272A (ja) * | 2012-12-12 | 2014-06-26 | Nichicon Corp | 電磁石用電源装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100695031B1 (ko) | 전자 반도체 모듈 | |
| US10943845B2 (en) | Three-dimensional packaging structure and packaging method of power devices | |
| JP4409600B2 (ja) | 電力半導体回路及びその製造方法 | |
| US5038194A (en) | Semiconductor device | |
| JP2000164800A (ja) | 半導体モジュール | |
| JP2002026251A (ja) | 半導体装置 | |
| JPH1093017A (ja) | 多層構造方式での高実装密度の半導体パワーモジュール | |
| WO2005119896A1 (ja) | インバータ装置 | |
| JP2022062235A (ja) | パワー・デバイス用のパッケージ構造 | |
| JP2004165626A (ja) | 半導体装置の放熱システム | |
| CN112864113A (zh) | 功率器件、功率器件组件与相关装置 | |
| JP2021141222A (ja) | 半導体モジュール | |
| JP3603354B2 (ja) | 混成集積回路装置 | |
| CN113557603B (zh) | 半导体装置 | |
| CN220233181U (zh) | 一种功率模块 | |
| JP2001077260A (ja) | 半導体装置及びインバータ装置 | |
| JP2002164485A (ja) | 半導体モジュール | |
| US10356926B1 (en) | Electronic assembly with enhanced high power density | |
| JP3974747B2 (ja) | パワー回路 | |
| CN215008199U (zh) | 功率器件、功率器件组件、电能转换装置及电能转换设备 | |
| JP2002534050A (ja) | マトリックスコンバータ | |
| JP2010251582A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2001217389A (ja) | 低リアクタンスパワー回路実装構造 | |
| CN115039523A (zh) | 电力电子装置和电力电子功能*** | |
| JP2016101071A (ja) | 半導体装置 |