JP2001217057A - チップ型サージ吸収素子およびその製造方法 - Google Patents
チップ型サージ吸収素子およびその製造方法Info
- Publication number
- JP2001217057A JP2001217057A JP2000028494A JP2000028494A JP2001217057A JP 2001217057 A JP2001217057 A JP 2001217057A JP 2000028494 A JP2000028494 A JP 2000028494A JP 2000028494 A JP2000028494 A JP 2000028494A JP 2001217057 A JP2001217057 A JP 2001217057A
- Authority
- JP
- Japan
- Prior art keywords
- absorbing element
- surge absorbing
- electrode
- electrodes
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】
【課題】 量産性が良く、低コストで、表面実装が可能
な、放電回数の繰り返し寿命が優れたチップ型サージ吸
収素子を得る。 【解決手段】 一対の外部電極７ａ，７ｂを有する絶縁
性セラミック焼結体１１の内部、１対の内部電極８ａ，
８ｂと放電空間１０を有したチップ型サージ吸収素子で
あって、一対の内部電極８ａ，８ｂの最近接部の電極９
の形状が円環形状であり、電極間ギャップに形成される
放電空間１０の平面の面積が、最近接部の電極９の面積
より大きい平面を有する空間であるチップ型サージ吸収
素子とする。
な、放電回数の繰り返し寿命が優れたチップ型サージ吸
収素子を得る。 【解決手段】 一対の外部電極７ａ，７ｂを有する絶縁
性セラミック焼結体１１の内部、１対の内部電極８ａ，
８ｂと放電空間１０を有したチップ型サージ吸収素子で
あって、一対の内部電極８ａ，８ｂの最近接部の電極９
の形状が円環形状であり、電極間ギャップに形成される
放電空間１０の平面の面積が、最近接部の電極９の面積
より大きい平面を有する空間であるチップ型サージ吸収
素子とする。
Description
【０００１】
【発明の属する技術分野】本発明は、主として電子回路
や電子部品をサージから保護するためのサージ吸収素子
であって、プリント基板への自動実装に好適な積層型の
チップ型サージ吸収素子およびその製造方法に関するも
のである。
や電子部品をサージから保護するためのサージ吸収素子
であって、プリント基板への自動実装に好適な積層型の
チップ型サージ吸収素子およびその製造方法に関するも
のである。
【０００２】
【従来の技術】従来、通信機器等をサージから保護する
サージ吸収素子として、電圧非直線性を有する高抵抗素
子よりなるバリスタや放電空間を気密容器内に封入した
放電式サージ吸収素子等が広く利用されていた。
サージ吸収素子として、電圧非直線性を有する高抵抗素
子よりなるバリスタや放電空間を気密容器内に封入した
放電式サージ吸収素子等が広く利用されていた。
【０００３】従来のバリスタは、サージ吸収の応答性に
優れると共に、素子の小型化や表面実装化が容易である
とういう利点を有しているが、静電容量が大きく信号系
回路に不向きであるという欠点を有していた。
優れると共に、素子の小型化や表面実装化が容易である
とういう利点を有しているが、静電容量が大きく信号系
回路に不向きであるという欠点を有していた。
【０００４】従来の放電式サージ吸収素子は静電容量が
小さく信号系回路にも広く利用されていた。
小さく信号系回路にも広く利用されていた。
【０００５】図２は、従来の放電式サージ吸収素子の概
観図である。放電式サージ吸収素子１の構造は、ガラス
管３の中に、主電極４ａ，４ｂと、補助電極５ａ，５ｂ
が形成されていて、補助電極５ａ，５ｂとの間にマイク
ロギャップ６が設けられた構造となっている。
観図である。放電式サージ吸収素子１の構造は、ガラス
管３の中に、主電極４ａ，４ｂと、補助電極５ａ，５ｂ
が形成されていて、補助電極５ａ，５ｂとの間にマイク
ロギャップ６が設けられた構造となっている。
【０００６】
【発明が解決しようとする課題】しかし、図２に示す放
電式サージ吸収素子は気密構造とするため、ガラス封入
しリード線を引き出す構造となっている。従って、基板
への実装方法は、リード線を適切な長さに切断し、曲げ
加工を行った後、基板の穴へ挿入し半田付けする方法で
あり、作業工数が多くかかるという問題点があった。
電式サージ吸収素子は気密構造とするため、ガラス封入
しリード線を引き出す構造となっている。従って、基板
への実装方法は、リード線を適切な長さに切断し、曲げ
加工を行った後、基板の穴へ挿入し半田付けする方法で
あり、作業工数が多くかかるという問題点があった。
【０００７】現在では、多くの電子部品が表面実装型へ
と移り変わっており、表面実装型のサージ吸収素子の提
案もなされている（例特開平7-245878）。しかしなが
ら、従来の表面実装型のサージ吸収素子は、放電ギャッ
プを気密に保つため、数枚のセラミックス板を張り付け
る等、作業工数がかかり、大量生産には不向きであると
いう問題点があった。
と移り変わっており、表面実装型のサージ吸収素子の提
案もなされている（例特開平7-245878）。しかしなが
ら、従来の表面実装型のサージ吸収素子は、放電ギャッ
プを気密に保つため、数枚のセラミックス板を張り付け
る等、作業工数がかかり、大量生産には不向きであると
いう問題点があった。
【０００８】従って、本発明の目的は、量産性が良く、
低コストで、表面実装が可能な、放電回数の繰り返し寿
命が優れたチップ型サージ吸収素子およびその製造方法
を提供するものである。
低コストで、表面実装が可能な、放電回数の繰り返し寿
命が優れたチップ型サージ吸収素子およびその製造方法
を提供するものである。
【０００９】
【課題を解決するための手段】本発明のチップ型サージ
吸収素子は、一対の外部電極を有する絶縁性セラミック
焼結体内部に、１対の内部電極と放電空間を有したサー
ジ吸収素子で、一対の内部電極の最近接部の電極の形状
が円環形状であり、電極間ギャップに形成される放電空
間の平面の面積が該円環状電極の直径により形成される
面積より大きい平面をもった空間であることを特徴とし
たチップ型サージ吸収素子である。
吸収素子は、一対の外部電極を有する絶縁性セラミック
焼結体内部に、１対の内部電極と放電空間を有したサー
ジ吸収素子で、一対の内部電極の最近接部の電極の形状
が円環形状であり、電極間ギャップに形成される放電空
間の平面の面積が該円環状電極の直径により形成される
面積より大きい平面をもった空間であることを特徴とし
たチップ型サージ吸収素子である。
【００１０】最近接部の電極を円環状とすることによっ
て、放電の切っ掛けは最近接部の円環状電極部でおきる
が、放電が進みアーク放電に至るときには、面対向とな
っている内部電極で放電経路が形成される。そのため、
円環状電極の放電による電極損傷は最小限に押さえられ
る。つまり、繰り返し放電させた場合に、放電の切っ掛
け、言い換えると、放電開始電圧が安定し繰り返し放電
に寄る特性変動が少なくなる。
て、放電の切っ掛けは最近接部の円環状電極部でおきる
が、放電が進みアーク放電に至るときには、面対向とな
っている内部電極で放電経路が形成される。そのため、
円環状電極の放電による電極損傷は最小限に押さえられ
る。つまり、繰り返し放電させた場合に、放電の切っ掛
け、言い換えると、放電開始電圧が安定し繰り返し放電
に寄る特性変動が少なくなる。
【００１１】さらには、放電空間部の平面の面積を円環
状電極の直径により形成される面積より大きな平面面積
をもった空間にすることにより、内部電極部のスパッタ
粒子により短絡にいたるのを延命することが可能であ
る。つまり、サージ吸収素子の寿命を長くすることが可
能である。また、本発明のチップ型サージ吸収素子は、
印刷法、グリーンシート法によって作製することを特徴
としており、従来技術のもとで大量生産が可能である。
状電極の直径により形成される面積より大きな平面面積
をもった空間にすることにより、内部電極部のスパッタ
粒子により短絡にいたるのを延命することが可能であ
る。つまり、サージ吸収素子の寿命を長くすることが可
能である。また、本発明のチップ型サージ吸収素子は、
印刷法、グリーンシート法によって作製することを特徴
としており、従来技術のもとで大量生産が可能である。
【００１２】即ち、本発明は、一対の外部電極を有する
絶縁性セラミック焼結体の内部に１対の内部電極と放電
空間を有したチップ型サージ吸収素子であって、前記一
対の内部電極の最近接部の電極の形状が円環形状であ
り、電極間ギャップに形成される放電空間の平面の面積
が、前記最近接部の電極の円環形状に含まれる面積より
大きいチップ型サージ吸収素子である。
絶縁性セラミック焼結体の内部に１対の内部電極と放電
空間を有したチップ型サージ吸収素子であって、前記一
対の内部電極の最近接部の電極の形状が円環形状であ
り、電極間ギャップに形成される放電空間の平面の面積
が、前記最近接部の電極の円環形状に含まれる面積より
大きいチップ型サージ吸収素子である。
【００１３】また、本発明は、一対の外部電極を有する
絶縁性セラミック焼結体の内部に１対の内部電極と放電
空間を形成したチップ型サージ吸収素子の製造方法であ
って、一対の内部電極の最近接部の電極の形状を円環形
状とし、電極間ギャップに形成される放電空間の平面の
面積を、前記最近接部の電極の円環形状に含まれる面積
より大きくするチップ型サージ吸収素子の製造方法であ
る。
絶縁性セラミック焼結体の内部に１対の内部電極と放電
空間を形成したチップ型サージ吸収素子の製造方法であ
って、一対の内部電極の最近接部の電極の形状を円環形
状とし、電極間ギャップに形成される放電空間の平面の
面積を、前記最近接部の電極の円環形状に含まれる面積
より大きくするチップ型サージ吸収素子の製造方法であ
る。
【００１４】また、本発明は、前記チップ型サージ吸収
素子を、スクリーン印刷法あるいはグリーンシート法に
よって作製することを特徴としたチップ型サージ吸収素
子の製造方法である。
素子を、スクリーン印刷法あるいはグリーンシート法に
よって作製することを特徴としたチップ型サージ吸収素
子の製造方法である。
【００１５】
【実施例】本発明の実施例によるチップ型サージ吸収素
子およびその製造方法について、以下に説明する。
子およびその製造方法について、以下に説明する。
【００１６】図１（ａ）に、本発明によるサージ吸収素
子の平面図、図１（ｂ）に、本発明によるサージ吸収素
子の断面図を示す。本実施例において、絶縁性セラミッ
クス１１として、主成分Ｎａ２Ｏ・Ｂ２Ｏ３・ＳｉＯ２
のガラスを４０重量％添加したステアタイトと、内部電
極８ａ，８ｂとしてＡｇ−３０％Ｐｄを用い、スクリー
ン印刷法により作製し、１０００℃で焼結を行った。
子の平面図、図１（ｂ）に、本発明によるサージ吸収素
子の断面図を示す。本実施例において、絶縁性セラミッ
クス１１として、主成分Ｎａ２Ｏ・Ｂ２Ｏ３・ＳｉＯ２
のガラスを４０重量％添加したステアタイトと、内部電
極８ａ，８ｂとしてＡｇ−３０％Ｐｄを用い、スクリー
ン印刷法により作製し、１０００℃で焼結を行った。
【００１７】実施例において、内部電極８ａ，８ｂと最
近接部の電極９とは、同一材としたが、異なる材質を用
いてもよい。その場合、内部電極８ａ，８ｂの抵抗値
が、最近接部の電極９の抵抗値より小さいことが望まし
い。
近接部の電極９とは、同一材としたが、異なる材質を用
いてもよい。その場合、内部電極８ａ，８ｂの抵抗値
が、最近接部の電極９の抵抗値より小さいことが望まし
い。
【００１８】放電空間１０は、カーボンペーストをスク
リーン印刷で放電空間部に充填し、焼結時に焼失させ
た。外部電極７ａ，７ｂは、６００℃でＡｇ電極を焼き
つけた後、Ｎｉめっきを施し、形成した。なお、絶縁性
セラミックス材、内部電極材、外部電極材、ガラス材、
およびサージ吸収素子の電極形状は、本実施例に限るも
のではない。
リーン印刷で放電空間部に充填し、焼結時に焼失させ
た。外部電極７ａ，７ｂは、６００℃でＡｇ電極を焼き
つけた後、Ｎｉめっきを施し、形成した。なお、絶縁性
セラミックス材、内部電極材、外部電極材、ガラス材、
およびサージ吸収素子の電極形状は、本実施例に限るも
のではない。
【００１９】本実施例において、円環状電極の外径を９
０μｍ、内径を５０μｍ、電極間ギャップを５０μｍ、
放電空間部の直径２００μｍとして放電実験を行った。
その結果、直流放電開始電圧は約５００Ｖであった。
０μｍ、内径を５０μｍ、電極間ギャップを５０μｍ、
放電空間部の直径２００μｍとして放電実験を行った。
その結果、直流放電開始電圧は約５００Ｖであった。
【００２０】この素子に静電気サージ（１０ｋＶ−１５
０ｐＦ−３３０Ω）を１００００回印加した後の直流放
電開始電圧のばらつきは、初期値に対して±３０％以内
の変動であった。また、絶縁抵抗は、１０１０Ω以上の
値を示した。この結果は、従来のギャップ放電式サージ
吸収素子の特性と同等もしくはそれ以上の特性値であ
る。
０ｐＦ−３３０Ω）を１００００回印加した後の直流放
電開始電圧のばらつきは、初期値に対して±３０％以内
の変動であった。また、絶縁抵抗は、１０１０Ω以上の
値を示した。この結果は、従来のギャップ放電式サージ
吸収素子の特性と同等もしくはそれ以上の特性値であ
る。
【００２１】以上説明したとおり、本発明によれば、従
来のスクリーン印刷技術等の量産性の高い技術を利用し
た容易な製造工程で、サージ寿命特性の優れたチップ型
サージ吸収素子が得られる。
来のスクリーン印刷技術等の量産性の高い技術を利用し
た容易な製造工程で、サージ寿命特性の優れたチップ型
サージ吸収素子が得られる。
【００２２】
【発明の効果】本発明は、量産性が良く、低コストで、
放電回数の繰り返し寿命が優れた、表面実装が可能なチ
ップ型サージ吸収素子およびその製造方法を提供するも
のである。
放電回数の繰り返し寿命が優れた、表面実装が可能なチ
ップ型サージ吸収素子およびその製造方法を提供するも
のである。
【図１】本発明のチップ型サージ吸収素子の説明図。
図１（ａ）は、チップ型サージ吸収素子の平面図、図１
（ｂ）は、図１（ａ）でのＡ−Ａ断面図。
図１（ａ）は、チップ型サージ吸収素子の平面図、図１
（ｂ）は、図１（ａ）でのＡ−Ａ断面図。
【図２】従来の放電式サージ吸収素子の概観図。
１ 放電式サージ吸収素子 ２ リード線 ３ ガラス管 ４ａ，４ｂ 主電極 ５ａ，５ｂ 補助電極 ６ マイクロギャップ ７ａ，７ｂ 外部電極 ８ａ，８ｂ 内部電極 ９ 最近接部の電極 １０ 放電空間 １１ 絶縁性セラミック焼結体
Claims (3)
- 【請求項１】 一対の外部電極を有する絶縁性セラミッ
ク焼結体の内部に１対の内部電極と放電空間を有したチ
ップ型サージ吸収素子であって、前記一対の内部電極の
最近接部の電極の形状が円環形状であり、電極間ギャッ
プに形成される放電空間の平面の面積が、前記最近接部
の電極の円環形状に含まれる面積より大きいことを特徴
とするチップ型サージ吸収素子。 - 【請求項２】 一対の外部電極を有する絶縁性セラミッ
ク焼結体の内部に１対の内部電極と放電空間を形成した
チップ型サージ吸収素子の製造方法であって、一対の内
部電極の最近接部の電極の形状を円環形状とし、電極間
ギャップに形成される放電空間の平面の面積を、前記最
近接部の電極の円環形状に含まれる面積より大きくする
ことを特徴とするチップ型サージ吸収素子の製造方法。 - 【請求項３】 前記チップ型サージ吸収素子の製造方法
において、スクリーン印刷法あるいはグリーンシート法
を使用することを特徴とする請求項２に記載のチップ型
サージ吸収素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000028494A JP2001217057A (ja) | 2000-02-07 | 2000-02-07 | チップ型サージ吸収素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000028494A JP2001217057A (ja) | 2000-02-07 | 2000-02-07 | チップ型サージ吸収素子およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001217057A true JP2001217057A (ja) | 2001-08-10 |
Family
ID=18553889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000028494A Pending JP2001217057A (ja) | 2000-02-07 | 2000-02-07 | チップ型サージ吸収素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001217057A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9826611B2 (en) | 2013-06-24 | 2017-11-21 | Murata Manufacturing Co., Ltd. | ESD protection device |
-
2000
- 2000-02-07 JP JP2000028494A patent/JP2001217057A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9826611B2 (en) | 2013-06-24 | 2017-11-21 | Murata Manufacturing Co., Ltd. | ESD protection device |
| US10219362B2 (en) | 2013-06-24 | 2019-02-26 | Murata Manufacturing Co., Ltd. | ESD protection device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4140173B2 (ja) | チップ型サージアブソーバおよびその製造方法 | |
| JP2004014466A (ja) | チップ型サージアブソーバ及びその製造方法 | |
| JP2001267037A (ja) | サージ吸収素子及びその製造方法 | |
| JP2001143846A (ja) | 表面実装型サージアブソーバおよびその製造方法 | |
| JP2000277229A (ja) | 表面実装型サージ吸収素子の製造方法 | |
| JP2004127614A (ja) | サージアブソーバ及びその製造方法 | |
| JP2001217057A (ja) | チップ型サージ吸収素子およびその製造方法 | |
| TW478229B (en) | Chip type surge absorbing device and its manufacturing method | |
| JP2001076840A (ja) | 積層チップ型サージ吸収素子 | |
| JP3303025B2 (ja) | チップ型マイクロギャップ式サージアブソーバ | |
| JP2004014437A (ja) | チップ型サージアブソーバ及びその製造方法 | |
| KR101607727B1 (ko) | 서지 업소버 | |
| JP2001210445A (ja) | チップ型サージ吸収素子およびその製造方法 | |
| JP2000311764A (ja) | サージ吸収素子及びその製造方法 | |
| JPH11265808A (ja) | サージ吸収素子及びその製造方法 | |
| JP2001185322A (ja) | 表面実装型サージ吸収素子およびその製造方法 | |
| JP5304998B2 (ja) | サージアブソーバ及びその製造方法 | |
| JP2000077163A (ja) | 表面実装型サージ吸収素子 | |
| JP2000077162A (ja) | 表面実装型サージ吸収素子およびその製造方法 | |
| JP2005251458A (ja) | チップ型サージアブソーバ及びその製造方法 | |
| JP4239422B2 (ja) | サージアブソーバ | |
| JP2001143845A (ja) | 表面実装型サージアブソーバおよびその製造方法 | |
| KR200405295Y1 (ko) | 칩형 써지 어레스터 | |
| JP2000353583A (ja) | サージ吸収素子及びその製造方法 | |
| JP2001006840A (ja) | サージ吸収素子及びその製造方法 |