JP2001203198A - 表面に絶縁膜を有するシリコン基板およびその製造方法および装置 - Google Patents
表面に絶縁膜を有するシリコン基板およびその製造方法および装置Info
- Publication number
- JP2001203198A JP2001203198A JP2000014203A JP2000014203A JP2001203198A JP 2001203198 A JP2001203198 A JP 2001203198A JP 2000014203 A JP2000014203 A JP 2000014203A JP 2000014203 A JP2000014203 A JP 2000014203A JP 2001203198 A JP2001203198 A JP 2001203198A
- Authority
- JP
- Japan
- Prior art keywords
- oxygen
- silicon
- silicon substrate
- gas
- atoms
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
を抑制し、且つ酸化膜と半導体の界面をより平坦で均一
にした原子層レベルの酸化膜を提供すること。 【解決手段】 シリコン結晶表面の最表面の未結合ボン
ドが水素の原子または分子により終端されている半導体
表面に、未結合ボンドを任意の数密度でほぼ均一に分散
させたのちに酸素分子ガスと反応させる。また酸素分圧
と酸化時間の積および温度を制御して表面から1層毎に
任意の層まで酸化する。
Description
するシリコン基板およびその製造方法および装置に係わ
り、特に絶縁膜の厚さが原子レベルで制御されたシリコ
ン基板およびその製造方法および装置に関する。
は絶縁膜として非常に大きな役割を有するため、その膜
質、形成方法について多くの研究が重ねられてきてい
る。シリコン酸化膜の製造方法に関しては、S.M.SZE著
「VLSI Technology、McGRAW-Hill」、98pp.-140pp.に記述さ
れている。半導体酸化膜の形成方法としては半導体表面
を高温で大気圧中の酸素分子ガスにさらす熱酸化工程が
広く用いられている。この熱工程において半導体の酸化
過程は表面より内部に向かって進行し、酸化膜が成長す
るとともに酸化膜の界面は半導体の内部に移動していく
ことになる。
は酸素分子の原子への解離とその解離した酸素原子と半
導体原子との化学結合の形成からなり、この反応は主と
して酸化膜と半導体の界面付近で発生するため、界面が
浅い時の初期酸化においては反応律速となり反応は急激
に進行する。しかし、界面が深くなるにつれて酸素が表
面より界面まで拡散し移動する必要があるので、酸化反
応は酸素の拡散律速となり、酸化膜の成長が次第に遅く
なる。
酸素の化学吸着が急激に進行するため、温度による熱的
揺らぎなどにより場所により反応の進行が異なる場合が
多い。また、半導体表面の洗浄処理により、表面の未結
合ボンドが他の原子や分子によって終端されることとな
り、その後の製造工程中において低温での酸化が妨げら
れることになる。このため、この表面終端された半導体
表面をそのまま熱酸化しようとすると、例えば水素脱離
による酸化反応促進のため当初より600℃以上の高温
にする酸化工程が必要であり、1層目の酸化後急激に2
層目以降で酸化が進行することになり、酸化膜厚の不均
一さが拡大する原因ともなっていた。その後の酸化膜の
成長によって酸化速度が低下するが、不均一な界面構造
が保たれたまま酸化が進行し、最終的に半導体と酸化膜
の間に不均一な界面が形成されてしまうことになってい
た。
ギャップ中に界面付近での状態密度を比較的多く含むた
め、例えばMOSトランジスターのゲート絶縁膜に使用
するとしきい値電圧のばらつきが大きく半導体装置の信
頼性の低下につながっていた。
飾された半導体表面を高温において大気圧で熱酸化を行
う方法では、均一な酸化膜界面の形成が難しく、不均一
な酸化膜界面が形成されてしまうという問題があった。
また、清浄表面より酸化を開始するには、修飾された表
面から清浄表面を生成する必要があり、このため超高真
空又は非酸化性雰囲気で予め高温処理する必要があり、
工程の複雑さにも繋がっていた。
関しては、特許第2880993号において、酸化シリ
コンとシリコンの界面を原子レベルで平坦にできる熱酸
化工程が提示されている。しかしながら、清浄シリコン
の熱酸化工程中の不純物混入の問題は依然未解決のまま
である。
信頼性の低下の問題を解決するためになされたもので、
表面の未結合ボンドが不活性化されていることに着目し
て、酸化工程での不純物混入を抑制し、且つ酸化膜と半
導体の界面をより平坦で均一にした原子層レベルの酸化
膜を持つシリコン基板を提供することを目的とする。ま
た、この酸化膜に代わる絶縁膜としてのシリコン酸窒化
膜を持つシリコン基板を提供することを目的とする。
め、本発明は、先に提案した特願平11−013134
に開示されている露出された未結合ボンド周辺のダイマ
ボンドおよびバックボンドが酸化される現象を利用す
る。本発明では、先の発明に加えて、未結合ボンドを終
端している原子のドミノ的な移動が起こる新たな発見に
着目してなされたものである。すなわち、未結合ボンド
周辺のダイマボンドおよびバックボンドが酸化される
と、その未結合ボンドが、近隣の未結合ボンドを終端し
ている原子の移動により終端され、この原子の移動によ
る新たな未結合ボンドの生成が起こること、また、この
新たな未結合ボンドにより酸化が誘発されることの発見
に着目したものである。いわば、未結合ボンドをトリガ
ーとする酸化が起こると、この未結合ボンドの近隣の未
結合ボンドを終端している原子が酸化を誘発した未結合
ボンドに移動し、これが繰り返されることによりドミノ
的な未結合ボンドを終端している原子の移動が起こる。
したがって、基板表面上に未結合ボンドをほぼ均一に分
散させることにより、短時間で全面の酸化が可能となる
ばかりでなく、酸化開始サイトを分散させることができ
るので、酸化に伴う結晶ひずみを等方化できる。これに
より特に第1層の酸化においては結晶表面に対して垂直
方向への結晶膨張が均一に起こり、酸化膜とシリコン結
晶の界面の完全性を確保できる。
行に表面第1層を完全に酸化し、その後表面より1層毎
に酸化反応を行い、その1層毎の酸化反応が終了する度
に半導体と反応しないガスに対する酸素分子ガスの分圧
比または半導体表面の温度をもしくは双方とも酸化膜の
成長とともに上昇させることで必要な厚さの原子レベル
で管理された酸化膜を作製する。
ごとに進行するため、酸化膜の成長とともに酸素分子ガ
スの分圧比もしくは半導体表面の温度を上げていくこと
により、原子レベルで平坦で均一な界面の構造を保った
まま酸化膜が成長することになる。
するまでは、未結合ボンド以外の場所は原子で終端され
ているので、酸化反応中の不純物の侵入を防ぐことがで
きる。酸化反応前の未結合ボンドの数密度は、シリコン
(100)面の場合、1013/cm2程度が一応の目安
となるが、この値は酸化温度、酸素分圧によっても異な
る。ここで、酸化に代えて窒化の環境を作れば、酸化と
同様に絶縁膜としての酸窒化膜を持つシリコン基板を形
成することができる。
に際しては、まず、原子レベルで平坦な半導体表面が原
子または分子で終端されているのが望ましい。酸化工程
に供される半導体の表面が平坦でなければ、形成される
酸化膜の界面も平坦でなくなる可能性が高い。
を、室温から500℃の間において酸素分圧と酸化時間
の積を10-6Torr・秒から10-2Torr・秒で行
うのが望ましい。工程温度が高い程、この値を小さくし
ていくことができる。
ート絶縁膜はトタンジスタの集積度の向上に伴い年々膜
厚が薄くなっている。たとえば1ギガビットの随時読み
出し書き出し記憶素子では膜厚を3nm以下にまで薄く
することが求められている。SiO2の膜厚がこのよう
に薄くなると、Si/SiO2界面の原子レベルでの乱
れ,SiO2中の結晶欠陥、転位、不純物による絶縁耐
圧不良などの問題が信頼性の高いSiO2絶縁膜の形成
の障害になっている。SiO2の膜厚が2nm以下にな
るとトンネル電流の増大により絶縁膜としての使用が困
難になる。このためSiO2に代わる高誘電率の絶縁材
料をシリコン表面に直接堆積する技術が求められてい
る。
説明する。
膜の形成方法に使用される酸化膜形成装置の構造を示す
模式図である。この酸化膜形成装置は、複数の半導体基
板1を支持する移動可能なサセプタ2を収容し、電子ビ
ーム照射源3と加熱炉4を有するチャンバー5により構
成される。このチャンバー5には、雰囲気ガスとして酸
素ガス源6と窒素ガス源7と酸素ガスと窒素ガスを導入
するガス導入口8とガスの排出を制御するガス排出バル
ブ9とを備えている。酸素ガス源6と窒素ガス源7には
それぞれバルブ10、11が取り付けられており、ガス
分圧の制御が可能とされている。加熱炉4の周囲には、
ヒーター12が配置され、温度制御装置により、制御さ
れるようになっている。
リコン基板の一例の原子構造を示す模式図である。(1
00)面を主面とするシリコン基板1は希フッ酸処理さ
れて、図2に示すようにシリコン基板1の未結合ボンド
が水素により終端された構造を形成する。以下、原子構
造を示す模式図において、大きいハッチングを付した丸
で示すのはシリコン原子であり、これよりやや小さい白
丸で示すのは酸素原子であり、最も小さい黒丸は水素原
子を表す。この場合、最外表面の隣接するシリコン原子
は、図の左側にあるようにダイマーボンドにより結合さ
れる場合と、独立した二つの水素終端とを持つ場合とが
有る。この水素終端したシリコン基板1をサセプタ2上
に設置し、室温においてバルブ9、11を開、バルブ1
0を閉とすることによりチャンバー4内の雰囲気を窒素
ガスのみとした後バルブ9、11を閉とする。そこで、
電子ビーム照射源3によりシリコン基板1に電子ビーム
を照射する。電子ビーム照射源3は、所定の電子密度と
することおよび万遍なくシリコン基板1に電子ビームを
照射するためには、所定の電子密度の電子線ビームでシ
リコン基板1表面をスキャンするのが良い。
れたシリコン基板1が電子ビームを照射されたことによ
り、シリコン表面に部分的に水素の脱離した未結合ボン
ドを生成した原子構造を示す模式図である。
セプタ2を炉心部分に移動し、基板温度を200℃まで
上昇させるとともに、バルブ9、10の開閉操作によ
り、チャンバー4内の酸素ガスを10―6Torrの酸
素分圧として、この温度のまま1分間維持する。この操
作により、シリコン表面の未結合ボンドへの酸素分子の
吸着が起こり、この酸素分子が酸素原子に解離してダイ
マボンド、バックボンドに吸着されてシリコン原子が酸
化される。このとき、水素原子にとっては酸化されてい
るシリコン原子と結合した方がエネルギーが低くなるの
で、同じダイマボンド列にあるシリコン原子のシリコン
表面を終端している水素原子がこの新しい未結合ボンド
に移動する。かくして新たな未結合ボンドを持つシリコ
ン原子が酸化される。このようにして、シリコン表面を
終端している原子が除去されて未結合ボンドとなると、
この未結合ボンドへの酸素分子の吸着をトリガーとし
て、終端原子のドミノ的な移動が起こる。
れることになる。この際、シリコン表面は、酸素分子の
雰囲気に曝されているわけであるが、上述の未結合ボン
ドへの酸素分子の吸着による酸化が最も低エネルギーに
より進むために、第2層への酸化は起きにくく、第1層
のみが酸化されることになる。
しながらもう少し具体的に説明する。
原子構造の一部を3次元的に表現した図である。
原子、H1−H4はシリコン基板の最表面を終端している
水素原子である。シリコン原子S1−S5は図2に示す左
側最上段に示される5角形を形成している原子に対応す
る。シリコン原子S1はシリコン原子S5とダイマボンド
で結合されるとともに、シリコン原子S2とバックボン
ドで結合される。また、シリコン原子S5はシリコン原
子S4とバックボンドで結合される。さらに、シリコン
原子S1は、背面にあるシリコン原子S6とバックボンド
で結合され、また、シリコン原子S5は、背面にあるシ
リコン原子S7とバックボンドで結合される。背面にあ
るシリコン原子S6はバックボンドでシリコン原子S8と
結合され、また、シリコン原子S7はバックボンドでシ
リコン原子S9と結合される。さらに、シリコン原子S8
はシリコン原子S9とダイマボンドで結合される。さら
にシリコン基板の最表面にあるシリコン原子は、水素原
子H1−H4で終端されている。このようにして、参照符
号を付さなかった原子も含めて、第1層のシリコン原子
は[110]の方向に伸びている。
により、シリコン原子S1を終端している水素原子H1が
除去されて未結合ボンドD1が形成されると、酸素ガス
の雰囲気中にあるシリコン基板表面の未結合ボンドD1
には酸素分子が吸着される。
であり、未結合ボンドD1には酸素分子O1−O2が結合
している。この状態は安定しないから、酸素分子O1−
O2は酸素原子O1、O2に解離して、たとえば、ダイマ
ボンドあるいはバックボンドに吸着される。
離して、シリコン原子S1とシリコン原子S5とを結合す
るダイマボンドおよびシリコン原子S1とシリコン原子
S2とを結合するバックボンドに吸着された状態を示
す。このとき、水素原子にとっては酸素分子O1−O2を
失った未結合ボンドD1と結合した方がエネルギー的に
安定となるので、ダイマボンドで結合されているシリコ
ン原子S8を終端していた水素原子H3が移動して水素原
子H3により終端されるとともに、シリコン原子S8に新
たに未結合ボンドD2が生成されている。
未結合ボンドD2に酸素分子O3−O4が吸着した状態の
原子構造を示す模式図である。この状態は、図6と同じ
であり、上述したように、酸素分子は酸素原子の解離し
て、ダイマボンドあるいはバックボンドに入り込む。
未結合ボンドD2に吸着された酸素分子O3−O4が酸素
原子O3、O4に解離してシリコン原子S8とシリコン原
子S9とを結合するダイマボンドおよびシリコン原子S5
とシリコン原子S4とを結合するバックボンドに吸着さ
れた状態を示す。このとき、図7で説明したと同様に、
新たに未結合ボンドD3が生成されている。
ンドのいくつかは酸化から取り残されたようにみえる
が、このバックボンドも酸化が進む過程で、いずれ酸化
されるから、問題となることはない。すなわち、未結合
ボンドへの酸素分子の結合は1回に限られるわけではな
く、酸素分子が吸着して酸素原子に解離される現象が何
度か繰り返されることもある。未結合ボンドへの水素原
子が吸着される場合と、酸素分子が結合する場合につい
て見ると、シリコン基板の表面の温度が高いときは、未
結合ボンドへの水素原子が吸着されやすく、周辺ガスの
酸素分圧が高いときは酸素分子が結合し易い。したがっ
て、両者の制御を工夫すれば、いずれはシリコン基板表
面のダイマボンドおよびバックボンドを全て酸化するこ
とができる。
合ボンドを終端している原子のドミノ的な移動はダイマ
ー列内でしか起きないから、図1で説明した電子線照射
により生成される未結合ボンドが、もし、あるダイマー
列には一つも出来なかったときには、このダイマー列は
酸化の処理がなされないことになりうる。しかし、この
確率は極めて低い上に、周辺の未結合ボンドで解離した
酸素原子により酸化が進められることになり、本質的な
問題とはならない。
り、シリコン基板1の第1層めのバックボンドやダイマ
ーボンドのすべてが酸化した原子構造を示す模式図であ
る。図で100はシリコン層と酸化層との界面を示す。
1を開閉操作してチャンバー4内の雰囲気を窒素ガスの
みにして、基板温度を10分間で500℃まで上昇させ
る。その後、バルブ9および10を開閉操作して、チャ
ンバー4内の酸素ガスを10―5Torrの酸素分圧ま
で上昇させて、この温度のまま10分間維持する。この
酸化処理では、上述した第1の酸化層は影響を受けず、
第2層の酸化のみが進行する。
り、シリコン基板1の第2層めのボンドのすべてが酸化
した原子構造を示す模式図である。図で200はシリコ
ン層と酸化層との界面を示す。
1を開閉操作してチャンバー4内の雰囲気を窒素ガスの
みにして、基板温度を10分間で700℃まで上昇させ
る。その後、バルブ9および10を開閉操作してチャン
バー4内の酸素ガスを10―3Torrの酸素分圧まで
上昇させて、この温度のまま10分間維持する。この酸
化処理でも、上述した第1および第2の酸化層は影響を
受けず、第3層の酸化のみが進行する。
り、シリコン基板1の第3層めのボンドのすべてが酸化
した原子構造を示す模式図である。図で300はシリコ
ン層と酸化層との界面を示す。
で上げ、基板温度を850℃にまで上げて20分間さら
すと、酸化反応は拡散律速となり、均一な界面構造を保
ったまま酸化が進行し、界面構造が原子レベルで平坦な
構造の30Åの膜厚のシリコン酸化膜が形成される。
に電子ビームにより基板表面上の水素を一部脱離させた
が、水素の脱離は熱工程などによっても可能であり、脱
離の方法としてはあらゆる可能性が考えられる。
ない限りにおいてあらゆるガス種、例えば、アルゴン等
の不活性ガスを用いることができる。また、半導体とし
ては、シリコン基板以外に酸化反応を起こすあらゆる半
導体の酸化膜形成に応用することができる。
示すようなMOSFETのゲート絶縁膜の形成に適用す
ることができる。即ち、図13に示すように、シリコン
基板13にフィールド酸化膜14を形成し、このフィー
ルド酸化膜14により分離された素子領域表面に、ゲー
ト酸化膜15およびゲート電極16を形成し、イオン注
入によりソース領域17aおよびドレイン領域17bを
形成して、MOSFETが得られる。この場合、膜厚3
0オングストロームのゲート酸化膜15を本発明の酸化
膜形成方法により形成することが出来る。
5は、その界面が極めて均一であり、その結果得られた
MOSFETは、しきい値電圧のばらつきが少なく、安
定した特性を示す。
成について説明したが、本発明の原理は、半導体デバイ
スに有用な絶縁膜としてのシリコン酸窒化膜の均一な生
成への応用が可能である。すなわち、酸素ガスに代え酸
化窒素ガス(NO)あるいは酸素ガスと酸化窒素ガスの
混合ガス(O2+NO)の雰囲気中で前述の酸化処理と
同様の処理を行えばよい。
の堆積基板として有用な原子層酸化膜を形成することが
できる。Ta2O5やBaTiO3などの金属酸化物をシ
リコン基板上に成膜する場合、従来、金属シリサイドの
形成によって回路が短絡するのを防ぐためにシリコン酸
化膜がバッファー層として使用されていたが、本発明に
よれば、原子層酸化膜は絶縁性のシリコン酸化膜として
形成されていて、さらに最表面が水素原子などで覆われ
ているので、金属原子とシリコン原子の反応を抑えるこ
とができ、金属シリサイドが形成されることを防ぐ効果
がある。
より酸化してその後の酸化を容易にし、第2層以下では
酸素ガスにより、酸化膜の成長に伴って窒素ガス中の酸
素ガスの分圧と基板温度を上げていくことにより層毎の
酸化膜の形成が可能となり、原子レベルで平坦な界面が
形成されて、界面付近におけるバンドギャップ中の状態
密度が大幅に減少し、例えば、MOSトランジスターの
ゲート酸化膜として適用した場合、しきい値電圧にばら
つきの少なく均一で安定した動作を行う素子の形成が可
能となる。
を利用して酸化しているため、水素終端された半導体表
面でも比較的低温で層毎の酸化が可能という利点があ
る。
に使用される酸化膜形成装置の構造を示す模式図。
の一例の原子構造を示す模式図。
基板1が電子ビームを照射されたことにより、シリコン
表面に部分的に水素の脱離した未結合ボンドを生成した
原子構造を示す模式図。
現した図。
現した図。
着した状態の原子構造を示す模式図。
素分子が酸素原子に解離してダイマボンドおよびバック
ボンドの一つに吸着するとともに、終端原子が移動して
新たに未結合ボンドが生成された状態の原子構造を示す
模式図。
子が吸着した状態の原子構造を示す模式図。
素分子が酸素原子に解離してダイマボンドおよびバック
ボンドの一つに吸着するとともに、終端原子が移動して
新たに未結合ボンドが生成された状態の原子構造を示す
模式図。
1層めのバックボンドやダイマーボンドのすべてが酸化
した原子構造を示す模式図。
2層めのバックボンドやダイマーボンドのすべてが酸化
した原子構造を示す模式図。
3層めのバックボンドやダイマーボンドのすべてが酸化
した原子構造を示す模式図。
膜を有するMOSFETを示す断面図。
源、4:加熱炉、5:チャンバー、6:酸素ガス源、
7:窒素ガス源、8:ガス導入口、9:ガス排出口、1
0,11:バルブ、12:ヒーター、13:シリコン基
板、14:フィールド酸化膜、15:ゲート酸化膜、1
6:ゲート電極、17a:ソース領域、17b:ドレイ
ン領域、S:シリコン原子、H:水素原子。
9)
Claims (8)
- 【請求項1】水素原子または重水素原子によって表面の
未結合ボンドが終端されているシリコン(100)面の
2×1再構成表面あるいは1×1再構成表面を持つシリ
コン基板であって、該基板を終端している水素原子また
は重水素原子を任意の数密度でほぼ均一に除去した後に
酸素原子を含む分子ガスと反応させることにより作製し
た絶縁膜を表面に有することを特徴とするシリコン基
板。 - 【請求項2】前記酸素原子を含む分子ガスが酸素ガスで
ある請求項1に記載のシリコン基板。 - 【請求項3】前記酸素原子を含む分子ガスが酸化窒素ガ
スまたはこれと酸素ガスの混合ガスである請求項1記載
のシリコン基板。 - 【請求項4】水素原子または重水素原子によって表面の
未結合ボンドが終端されているシリコン(100)面の
2×1再構成表面あるいは1×1再構成表面を持つ基板
を準備すること、 該基板表面を終端している水素原子または重水素原子を
任意の数密度でほぼ均一に除去すること、 終端している水素原子または重水素原子を任意の数密度
でほぼ均一に除去された基板表面を室温以上500℃以
下の温度範囲で、所定の酸素分圧の酸素ガスを有する雰
囲気中で酸化する工程を有することを特徴とする表面に
絶縁膜を有するシリコン基板の製造方法。 - 【請求項5】前記酸化が酸素ガスの酸素分圧と酸化時間
の積を10-6Torr・秒以上10-2Torr・秒以下
の範囲として表面にSiO2の絶縁膜を有する請求項4
記載のシリコン基板の製造方法。 - 【請求項6】前記酸素ガスによる酸化に代えて、酸化窒
素ガスまたはこれと酸素ガスの混合ガスによる酸窒化が
行われて、表面に絶縁膜としてのシリコン酸窒化膜を有
する請求項4記載のシリコン基板の製造方法。 - 【請求項7】前記酸化工程の後、前記温度または酸素分
圧若しくは双方とも前記酸化工程の値よりもより高い値
でさらに酸化させる請求項5記載のシリコン基板の製造
方法。 - 【請求項8】シリコン基板を保持しおよび移動させる第
1の手段と、該第1の手段の周辺を所定のガス分圧およ
び温度を持つ雰囲気に制御する手段と、前記第1の手段
に保持されたシリコン基板表面に電子線を照射する手段
とよりなることを特徴とするシリコン基板の製造装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000014203A JP3250996B2 (ja) | 2000-01-20 | 2000-01-20 | 表面に絶縁膜を有するシリコン基板およびその製造方法および装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000014203A JP3250996B2 (ja) | 2000-01-20 | 2000-01-20 | 表面に絶縁膜を有するシリコン基板およびその製造方法および装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001203198A true JP2001203198A (ja) | 2001-07-27 |
JP3250996B2 JP3250996B2 (ja) | 2002-01-28 |
Family
ID=18541692
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000014203A Expired - Lifetime JP3250996B2 (ja) | 2000-01-20 | 2000-01-20 | 表面に絶縁膜を有するシリコン基板およびその製造方法および装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3250996B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7098153B2 (en) * | 2002-09-17 | 2006-08-29 | Fujitsu Limited | Semiconductor device, manufacture and evaluation methods for semiconductor device, and process condition evaluation method |
US7160818B2 (en) | 2002-03-08 | 2007-01-09 | Kabushiki Kaisha Toshiba | Semiconductor device and method for fabricating same |
WO2007043709A1 (ja) * | 2005-10-14 | 2007-04-19 | Nec Corporation | 半導体装置の製造方法およびその製造装置 |
US7358198B2 (en) | 2002-03-08 | 2008-04-15 | Kabushiki Kaisha Toshiba | Semiconductor device and method for fabricating same |
-
2000
- 2000-01-20 JP JP2000014203A patent/JP3250996B2/ja not_active Expired - Lifetime
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7160818B2 (en) | 2002-03-08 | 2007-01-09 | Kabushiki Kaisha Toshiba | Semiconductor device and method for fabricating same |
US7358198B2 (en) | 2002-03-08 | 2008-04-15 | Kabushiki Kaisha Toshiba | Semiconductor device and method for fabricating same |
US7098153B2 (en) * | 2002-09-17 | 2006-08-29 | Fujitsu Limited | Semiconductor device, manufacture and evaluation methods for semiconductor device, and process condition evaluation method |
US7361613B2 (en) | 2002-09-17 | 2008-04-22 | Fujitsu Limited | Semiconductor device, manufacture and evaluation methods for semiconductor device, and process condition evaluation method |
WO2007043709A1 (ja) * | 2005-10-14 | 2007-04-19 | Nec Corporation | 半導体装置の製造方法およびその製造装置 |
US8034727B2 (en) | 2005-10-14 | 2011-10-11 | Nec Corporation | Method and apparatus for manufacturing semiconductor devices |
Also Published As
Publication number | Publication date |
---|---|
JP3250996B2 (ja) | 2002-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5926741A (en) | Method of forming gate dielectric films for MOSFETs without generation of natural oxide films | |
KR100939125B1 (ko) | 절연막 형성 방법 및 기판 처리 방법 | |
US6767760B2 (en) | Process of manufacturing a thin-film transistor | |
JPH0786271A (ja) | シリコン酸化膜の作製方法 | |
JP2003297822A (ja) | 絶縁膜の形成方法 | |
JPS6142145A (ja) | ウエハ処理法 | |
JP2002532900A (ja) | 酸窒化ケイ素膜 | |
JP4590556B2 (ja) | 半導体装置の製造方法 | |
JPH0317373B2 (ja) | ||
US7160818B2 (en) | Semiconductor device and method for fabricating same | |
JP3250996B2 (ja) | 表面に絶縁膜を有するシリコン基板およびその製造方法および装置 | |
US7358198B2 (en) | Semiconductor device and method for fabricating same | |
JPS62136827A (ja) | 半導体装置の製造方法 | |
JP3647850B2 (ja) | 半導体装置およびその製造方法 | |
JPH03227525A (ja) | 薄膜トランジスタの製造方法 | |
JP2000114253A (ja) | 半導体酸化膜形成法 | |
JPH04111362A (ja) | 薄膜トランジスタとその製造方法 | |
JPH08335576A (ja) | シリコン酸化膜の形成方法 | |
JP2880993B1 (ja) | 半導体酸化膜の形成方法 | |
JPH11283975A (ja) | 薄くて均一な酸化物を低い温度で形成する方法 | |
JPH05291220A (ja) | 半導体装置の製造方法 | |
JP3531672B2 (ja) | 金属酸化膜の形成方法 | |
JPH05218006A (ja) | 絶縁膜形成方法 | |
JPH03280471A (ja) | 半導体装置の製造方法 | |
JP3181570B2 (ja) | 金属酸化膜の形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
R150 | Certificate of patent or registration of utility model |
Ref document number: 3250996 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071116 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071116 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081116 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081116 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091116 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131116 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term |