JP2001196240A - Laminated inductor - Google Patents
Laminated inductorInfo
- Publication number
- JP2001196240A JP2001196240A JP2000006655A JP2000006655A JP2001196240A JP 2001196240 A JP2001196240 A JP 2001196240A JP 2000006655 A JP2000006655 A JP 2000006655A JP 2000006655 A JP2000006655 A JP 2000006655A JP 2001196240 A JP2001196240 A JP 2001196240A
- Authority
- JP
- Japan
- Prior art keywords
- coil
- chip
- external electrodes
- laminated inductor
- tolerance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、移動体通信器機等
の高周波回路に使用されるインダクタ素子に関し、特に
コイル軸方向に外部電極を形成した積層インダクタに関
するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inductor element used in a high-frequency circuit of a mobile communication device or the like, and more particularly to a multilayer inductor having external electrodes formed in a coil axis direction.
【０００２】[0002]
【従来の技術】前記積層インダクタは、磁性体や非磁性
体による電気絶縁層と、導体によるコイルパターンを交
互に積層し、各コイルパターンの端部を順次接続するこ
とにより電気絶縁層体中に積層方向に重畳した周回コイ
ルを形成すると共に、そのコイル両端部を引出導体にて
引き出してチップ両端の外部電極に接続することにより
構成されるものであって、前記外部電極が周回コイルの
軸方向に形成されるものと、コイル軸と直角方向に形成
されるものとの二つのタイプが知られている。2. Description of the Related Art The above-mentioned laminated inductor is formed by alternately laminating an electric insulating layer made of a magnetic material or a non-magnetic material and a coil pattern made of a conductor, and sequentially connecting the ends of each coil pattern to the electric insulating layer body. The coil is formed by forming a circulating coil superimposed in the laminating direction, extracting both end portions of the coil with extraction conductors and connecting to external electrodes at both ends of the chip. And those formed in a direction perpendicular to the coil axis.
【０００３】一般的に、前者のようにコイルの軸方向に
外部電極を形成した積層インダクタ（チップ長手コイル
という）は、コイルと外部電極間の距離を比較的確保し
易い構造であるため両導体間の浮遊容量を小さくでき、
後者のコイル軸と直角方向に外部電極を形成したチップ
に比べてより高い共振周波数を得ることが可能であり、
高周波化が期待できるというメリットを有している。In general, a laminated inductor having an external electrode formed in the axial direction of a coil (referred to as a chip longitudinal coil) as in the former has a structure in which a distance between the coil and the external electrode is relatively easily secured, so that both conductors are used. Stray capacitance between them can be reduced,
It is possible to obtain a higher resonance frequency as compared to the latter chip in which external electrodes are formed in a direction perpendicular to the coil axis,
It has the advantage that higher frequencies can be expected.
【０００４】また、前者の電極構造では、チップ長手方
向を軸とする回転に対し磁界は常に一定方向となり、且
つ、各引出導体をコイル軸に対して対称に引き出せるか
ら、チップの置き方によって磁界の方向が変化し難い
（すなわち、基板へ実装する際、実装面が相違してもコ
イル特性の変化が少ない）という大きなメリットも有し
ていることから無方向性チップの実現として好適であ
り、そのための様々な提案（周回コイルの外部電極への
接続方法）が成されている。In the former electrode structure, the magnetic field is always in a fixed direction with respect to rotation about the longitudinal direction of the chip, and each lead conductor can be drawn symmetrically with respect to the coil axis. Is difficult to change (that is, when mounted on a substrate, there is little change in coil characteristics even if the mounting surface is different), so it is suitable for realizing a non-directional chip. Various proposals (methods for connecting the winding coil to the external electrode) have been made.
【０００５】例えば、特開平１１−２６２４１号公報に
は、図１０に示すように周回コイル３の引出導体４ａ、
４ｂをチップ断面の中心部に配置する構造とし、チップ
実装時に実装面や入出力の極性を変えても基板と各コイ
ル端部までの距離が常に一定となるようにした無方向性
の積層型電子部品１が開示されている。For example, Japanese Unexamined Patent Application Publication No. 11-26241 discloses an extraction conductor 4a of a circling coil 3 as shown in FIG.
4b is arranged at the center of the cross section of the chip, so that the distance between the substrate and each coil end is always constant even if the mounting surface and the polarity of input / output are changed during chip mounting. An electronic component 1 is disclosed.
【０００６】[0006]
【発明が解決しようとする課題】チップの無方向化を実
現することにより、従来、チップ焼成前のコイル積層工
程で行っていた煩雑な方向マーカの印刷工程を無くすこ
とができること、また、製品出荷時にチップの方向を揃
える必要が無くなること等のメリットを得るが、一方で
は、周回コイル３の内側に張り出した引出導体４ａ、４
ｂやコイル巻端の張出し部分によって周回コイル３の内
側を通過する磁束の一部が遮断され、その際の渦電流に
よる磁束損失によりコイルの特性が低下するという問題
も有していた。このように、無方向性を優先し過ぎると
チップ長手方向コイルの持つ本来のメリットが充分に生
かしきれないという不合理な結果が生じる。また、磁束
は上記以外コイル軸方向の端面に形成された外部電極５
ａ、５ｂによっても影響されるものである。By realizing the non-direction of the chip, it is possible to eliminate the complicated step of printing the direction marker, which has been conventionally performed in the coil laminating step before firing the chip. At the same time, there is an advantage that it is not necessary to align the chip directions, but on the other hand, the lead conductors 4a, 4a
A part of the magnetic flux passing inside the orbiting coil 3 is interrupted by b and the projecting portion of the coil winding end, and there is also a problem that the characteristics of the coil deteriorate due to the magnetic flux loss due to the eddy current at that time. In this way, giving too much priority to the non-directionality has an irrational result that the original merits of the chip longitudinal coil cannot be fully utilized. The magnetic flux is applied to the external electrode 5 formed on the end face in the coil axis direction other than the above.
a and 5b.
【０００７】本発明は、上記問題に鑑みて成されたもの
で、チップの無方向化に拘らずチップ長手コイルの特性
を最大限に生かすようにした積層インダクを提供するこ
とを目的としている。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and has as its object to provide a laminated inductor that maximizes the characteristics of a chip longitudinal coil irrespective of a non-directional chip.
【０００８】[0008]
【課題を解決するための手段】すなわち、上記目的を達
成するため、請求項１に記載の発明では、電気絶縁層と
コイルパターンが交互に積層され、各コイルパターンの
端部が順次接続されて電気絶縁層体（２）中に外部電極
（５ａ、５ｂ）側に向けた周回コイル（３）が形成され
ると共に、当該周回コイル（３）の両端が引出導体（４
ａ、４ｂ）にて前記外部電極（５ａ、５ｂ）に接続され
て成る積層インダクタにおいて（１）、前記引出導体
（４ａ、４ｂ）が前記周回コイル（３）上に、且つ、コ
イル軸方向に対し面対称に形成されていると共に、チッ
プの一面にインダクタンス値の公差と相関する方向マー
カ（６）が形成されているものである。That is, in order to achieve the above object, according to the first aspect of the present invention, the electric insulating layers and the coil patterns are alternately laminated, and the ends of the coil patterns are sequentially connected. A circulating coil (3) is formed in the electrically insulating layer body (2) toward the external electrodes (5a, 5b), and both ends of the circulating coil (3) are connected to the extraction conductor (4).
a, 4b), in the multilayer inductor connected to the external electrodes (5a, 5b) (1), the lead conductors (4a, 4b) are placed on the orbiting coil (3) and in the coil axial direction. A direction marker (6) correlated with the tolerance of the inductance value is formed on one surface of the chip while being formed plane-symmetrically.
【０００９】本構成では、引出導体を周回コイル上に配
置することにより当該周回コイルで発生する磁束を極力
遮断しないようにすることができ、これによりコイル特
性の低下が極力防止でき、高いＱ値を実現することがで
きる。また、図２のように、引出導体の位置をコイル軸
に対し面対称にすることによりチップの入出力を無極性
にすることができる。但し、本構成では、引出導体がコ
イル上に配置されるから実装面を変更すると引出導体と
基板との間の距離が変わり、インダクタンス（Ｌ値）が
変化してしまう。そこで本発明では、前記方向マーカは
所定の許容公差が得られる実装面のみを規定するための
マーカとした。従って、この方向マーカを目安にチップ
を実装すると常に一定の公差が得られることになり、チ
ップの狭公差化に対応することができる。In this configuration, by arranging the lead conductor on the orbiting coil, it is possible to prevent the magnetic flux generated in the orbiting coil from being interrupted as much as possible. Can be realized. Further, as shown in FIG. 2, the input and output of the chip can be made non-polar by making the position of the lead conductor plane-symmetric with respect to the coil axis. However, in this configuration, since the lead conductor is arranged on the coil, if the mounting surface is changed, the distance between the lead conductor and the substrate changes, and the inductance (L value) changes. Therefore, in the present invention, the direction marker is a marker for defining only a mounting surface on which a predetermined tolerance is obtained. Therefore, when the chip is mounted with the direction marker as a guide, a constant tolerance is always obtained, and it is possible to cope with the narrowing of the chip.
【００１０】また、請求項２に記載の発明では、前記外
部電極（５ａ、５ｂ）はコイル軸方向の端面を除くチッ
プ側端部にのみ形成されており、且つ、当該外部電極
（５ａ、５ｂ）と前記引出導体（４ａ、４ｂ）を最短距
離で接続するための第２の引出導体（７ａ、７ｂ）が形
成されているものである。Further, in the invention according to claim 2, the external electrodes (5a, 5b) are formed only on the chip-side end excluding the end surface in the coil axis direction, and the external electrodes (5a, 5b) are formed. ) And second lead conductors (7a, 7b) for connecting the lead conductors (4a, 4b) with the shortest distance.
【００１１】本構成では、コイルで発生する磁束が外部
電極で遮断されないよう、図５のように磁束方向に当た
るチップ端面の外部電極を無くした電極構造とした。そ
して、図６のようにコイル端から引き出した引出導体を
第２の引出導体によりチップ側面に引き出した。これに
より、外部電極での磁束損出を無くすことができ、コイ
ル特性を改善できる。In this configuration, as shown in FIG. 5, the external electrode on the end face of the chip, which corresponds to the direction of the magnetic flux, is eliminated so that the magnetic flux generated by the coil is not interrupted by the external electrode. Then, as shown in FIG. 6, the lead conductor pulled out from the coil end was drawn out to the chip side surface by the second lead conductor. Thereby, the loss of magnetic flux at the external electrode can be eliminated, and the coil characteristics can be improved.
【００１２】また、請求項３に記載の本発明では、前記
方向マーカ（６）は、チップ焼成後のコイル特性評価時
に作製されるものである。According to the present invention, the direction marker (6) is produced at the time of evaluation of coil characteristics after chip firing.
【００１３】前記方向マーカは、単に所定のチップ面の
みを認識できれば良いから如何なる形状であっても良
く、且つ、チップ焼成後に形成されるものであるから、
レーザやインクジェット等の簡単で安価な方法が採用可
能である。The direction marker may have any shape as long as only the predetermined chip surface can be recognized, and is formed after firing the chip.
Simple and inexpensive methods such as laser and ink jet can be adopted.
【００１４】また、請求項４に記載の本発明では、前記
方向マーカ（６）は、さらに、形状や色により公差の範
囲、製造元、製造時期等チップの個別情報を示唆するよ
うに構成した。このように、方向マーカに各種の情報を
盛り込むことにより、製品の管理・識別が容易に行える
ようになる。According to the present invention, the direction marker (6) is further configured to indicate individual information of the chip such as a tolerance range, a manufacturer, a manufacturing time, and the like by a shape and a color. As described above, by incorporating various kinds of information in the direction marker, it is possible to easily manage and identify products.
【００１５】[0015]
【発明の実施の形態】以下、図面により本発明の一実施
形態を説明する。尚、説明を簡略化するため、以下の説
明において従来と共通する部分については同一の符号を
用いた。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an embodiment of the present invention will be described with reference to the drawings. To simplify the description, the same reference numerals are used in the following description for portions common to the related art.
【００１６】図１は本発明に係る積層インダクタ１の内
部構造を示す外観透視図である。図１に示すように、本
発明の積層インダクタ１は、磁性体あるいは非磁性体よ
り成る電気絶縁層体２中にチップ長手方向に向けた周回
コイル３を形成し、コイルの両端を引出導体４ａ、４ｂ
にてチップ両端の外部電極５ａ、５ｂに引き出して構成
した直方体状のチップ部品である。FIG. 1 is an external perspective view showing the internal structure of a multilayer inductor 1 according to the present invention. As shown in FIG. 1, a laminated inductor 1 according to the present invention has a circular coil 3 extending in a chip longitudinal direction in an electric insulating layer 2 made of a magnetic material or a non-magnetic material, and both ends of the coil are connected to a lead conductor 4a. , 4b
Is a rectangular parallelepiped chip component that is drawn out to external electrodes 5a and 5b at both ends of the chip.
【００１７】ここで、図２の断面図にも示すように、前
記引出導体４ａ、４ｂは各々周回コイル３上に配置して
これらが周回コイル３の発生する磁束を遮ることのない
よう考慮されており、且つ、各々コイルを軸方向（チッ
プ長手方向）に対し面対称となるように形成してチップ
実装時の入出力を無極性にしてある。但し、本構成で
は、図３（ａ）〜図３（ｃ）のように実装面を変えると
引出導体４ａ、４ｂと基板（図示しないが、図３のチッ
プの下側）との距離が変わるため、チップのＬ値が変化
する。そこで、実装時に常に一定のＬ値が得られるよう
チップ面上に方向マーカ６を付して実装面を規定するよ
うにした。後述するが、この方向マーカ６が付されるチ
ップ面はＬ値の公差と相関するものである。尚、図３に
対し、図４は引出導体４ａ、４ｂをコイル軸方向に対し
て点対称に配置した例であって、引出導体４ａ、４ｂの
位置が入出力の向きによって変わる構造であるため、こ
の場合入出力は無極性にできない。As shown in the sectional view of FIG. 2, the lead conductors 4a and 4b are arranged on the orbiting coil 3 so that they do not block the magnetic flux generated by the orbiting coil 3. The coils are formed so as to be plane-symmetric with respect to the axial direction (the longitudinal direction of the chip), so that the input and output during chip mounting are non-polar. However, in this configuration, when the mounting surface is changed as shown in FIGS. 3A to 3C, the distance between the lead conductors 4a and 4b and the substrate (not shown, but the lower side of the chip in FIG. 3) changes. Therefore, the L value of the chip changes. Therefore, the mounting surface is defined by attaching a direction marker 6 on the chip surface so that a constant L value is always obtained during mounting. As will be described later, the chip surface to which the direction marker 6 is attached is correlated with the L value tolerance. In contrast to FIG. 3, FIG. 4 shows an example in which the lead conductors 4a and 4b are arranged point-symmetrically with respect to the coil axis direction, and has a structure in which the positions of the lead conductors 4a and 4b change depending on the input and output directions. In this case, the input and output cannot be made non-polar.
【００１８】図５は、図１とは別の実施形態を示す積層
インダクタ１の外観斜視図である。本構成は、図１と同
様に電気絶縁層体２中にチップ長手方向に向けた周回コ
イル３を形成したものであるが、本実施形態では周回コ
イル３で発生する磁束が外部電極５ａ、５ｂで遮断され
ないよう、磁束が通過するチップ両端面の外部電極を無
くした電極構造としてある。このため、前記実施形態と
異なり引出導体４ａ、４ｂをチップ側面の外部電極５
ａ、５ｂに引き出す必要があるが、図６に示すように、
引出導体４ａ、４ｂと直交する第２の引出導体７ａ、７
ｂを形成してコイル端を最短距離でチップ側面に引き出
せる引出構造とした。これにより、外部電極５ａ、５ｂ
での渦電流損失を無くすことができ、前記実施形態と同
様にＱ値が改善されコイル特性を向上できる。勿論、本
構成の場合も、各引出導体４ａ、５ｂはコイル軸方向に
対し面対称に形成されており、且つ、これら引出導体４
ａ、４ｂ、７ａ、７ｂが磁束を遮るといった不都合は無
い。FIG. 5 is an external perspective view of a laminated inductor 1 showing another embodiment different from FIG. In this configuration, as in FIG. 1, the circling coil 3 is formed in the electrical insulating layer body 2 in the chip longitudinal direction. In the present embodiment, the magnetic flux generated by the circulating coil 3 is generated by the external electrodes 5 a and 5 b. In order not to be interrupted by an external electrode, an external electrode on both end surfaces of the chip through which the magnetic flux passes is eliminated. Therefore, unlike the above embodiment, the lead conductors 4a and 4b are connected to the external electrodes 5 on the side surfaces of the chip.
a and 5b, but as shown in FIG.
Second lead conductors 7a, 7 orthogonal to lead conductors 4a, 4b
b was formed so that the coil end could be pulled out to the side of the chip in the shortest distance. Thereby, the external electrodes 5a, 5b
Eddy current loss can be eliminated, and the Q value can be improved and the coil characteristics can be improved as in the above embodiment. Of course, also in the case of this configuration, the respective lead conductors 4a and 5b are formed to be plane-symmetric with respect to the coil axis direction.
There is no inconvenience that a, 4b, 7a, and 7b block magnetic flux.
【００１９】次に、図７、図８の工程図に基づいて各々
積層インダクタ１の作製方法を説明する。尚、コイル形
成方法としては、誘電体セラミックスをシート上に形成
して行うシート積層法や電気絶縁層と内部導体パターン
を全てスクリーン印刷にて形成する印刷積層法が知られ
ており、ここでは印刷積層法により行うこととするが、
勿論シート積層法による形成も可能である。Next, a method of manufacturing the laminated inductor 1 will be described with reference to FIGS. As a coil forming method, a sheet laminating method in which a dielectric ceramic is formed on a sheet and a print laminating method in which an electric insulating layer and an internal conductor pattern are all formed by screen printing are known. It is performed by the lamination method,
Of course, formation by a sheet lamination method is also possible.
【００２０】実施例１ 先ず、図７に基づいて実施例１を説明する。実施例１
は、図１に示した積層インダクタ１の作製方法を示して
いる。 Embodiment 1 First, Embodiment 1 will be described with reference to FIG. Example 1
2 shows a method for manufacturing the laminated inductor 1 shown in FIG.
【００２１】本図によれば、図７（ａ）と図７（ｂ）の
工程を繰り返し行い、一方の引出導体（図１の符号４
ａ）を所定の厚みに形成する。ここでは、先に誘電体セ
ラミックス１２にビア穴１１を開けておいてそこに導体
１３を埋め込むようにしたが、先に導体１３を形成して
おいて周りに誘電体セラミックス１２を埋め込むように
しても良い。次に、図７（ｃ）で、前記ビア穴１２の導
体１３に接続する形で逆コの字形のコイルパターン１４
を印刷する。次に、図７（ｄ）で、コイルパターン１４
の右下端部を覆うように誘電体セラミックス１５を一部
印刷し、図７（ｅ）で、前記コイルパターン１４の右上
端部に接続する形でＩ字形のコイルパターン１６を印刷
する。これで、図１に示す周回コイル３の１ターン分が
形成される。次に、図７（ｆ）で、コイルパターン１４
を覆うように誘電体セラミックス１７を印刷する。以
下、図７（ｇ）〜図７（ｋ）の工程を所定ターン数分繰
り返し行って所望の周回コイル３を形成し、次に、図７
（Ｉ）と図７（ｍ）の工程を繰り返し行って図１に示す
もう一方の引出導体４ｂを形成する。According to this figure, the steps of FIG. 7A and FIG. 7B are repeated to obtain one of the lead conductors (reference numeral 4 in FIG. 1).
a) is formed to a predetermined thickness. Here, the via holes 11 are first opened in the dielectric ceramics 12 and the conductors 13 are buried therein, but the conductors 13 are formed first and the dielectric ceramics 12 are buried therearound. Is also good. Next, in FIG. 7C, an inverted U-shaped coil pattern 14 is formed so as to be connected to the conductor 13 of the via hole 12.
Print. Next, in FIG.
A part of the dielectric ceramics 15 is printed so as to cover the lower right end of the coil pattern 14, and an I-shaped coil pattern 16 is printed so as to be connected to the upper right end of the coil pattern 14 in FIG. Thus, one turn of the orbiting coil 3 shown in FIG. 1 is formed. Next, in FIG.
The dielectric ceramics 17 is printed so as to cover. Hereinafter, the steps of FIGS. 7 (g) to 7 (k) are repeated for a predetermined number of turns to form a desired orbiting coil 3, and then, FIG.
By repeating the steps of (I) and FIG. 7 (m), the other lead conductor 4b shown in FIG. 1 is formed.
【００２２】以上の工程を経て複数の周回コイル３が一
括形成された積層ブロックが形成される。次に、これを
チップ単位に切断し、焼成した後、各チップの両端面に
外部電極５ａ、５ｂを形成して図１の積層インダクタ１
を作製する。Through the above steps, a laminated block in which a plurality of circling coils 3 are collectively formed is formed. Next, this was cut into chips and fired, and then external electrodes 5a and 5b were formed on both end surfaces of each chip, and the laminated inductor 1 shown in FIG.
Is prepared.
【００２３】実施例２ 次に、図８に基づいて実施例２を説明する。実施例２
は、図５に示した積層インダクタ１の作製方法を示して
いる。 Second Embodiment Next, a second embodiment will be described with reference to FIG. Example 2
Shows a method for manufacturing the laminated inductor 1 shown in FIG.
【００２４】本図によれば、先ず、図８（ａ）で、電気
絶縁層として誘電体セラミックス１２を所定の厚みまで
繰り返し印刷し、図８（ｂ）で、引出パターン２１を印
刷し、図６に示したように、チップ側面に露出する一方
の第２の引出導体７ａを形成する。次に、実施例１と同
様に図８（ｃ）〜図８（ｏ）工程を経て周回コイル３と
左右の引出導体４ａ、４ｂを形成し、図８（ｐ）で、図
６に示すもう一方の第２の引出導体７ｂを形成する。以
上の工程を経て積層ブロックを形成し、これをチップ単
位に切断し、焼成した後、各チップの側端部に外部電極
５ａ、５ｂを形成して図５に示す積層インダクタ１を作
製する。ここで、外部電極５ａ、５ｂはスクリーン印刷
で形成しても良いし、通常のディップ法で形成し、後に
チップ端面の導体を削り取っても良い。According to this drawing, first, in FIG. 8A, the dielectric ceramics 12 is repeatedly printed as an electric insulating layer to a predetermined thickness, and in FIG. 8B, the drawing pattern 21 is printed. As shown in FIG. 6, one second lead conductor 7a exposed on the side surface of the chip is formed. Next, as in the first embodiment, the orbiting coil 3 and the left and right lead conductors 4a and 4b are formed through the steps of FIGS. 8C to 8O, and FIG. One second lead conductor 7b is formed. Through the above steps, a laminated block is formed, cut into chips, fired, and then external electrodes 5a and 5b are formed on the side edges of each chip to produce the laminated inductor 1 shown in FIG. Here, the external electrodes 5a and 5b may be formed by screen printing, or may be formed by a normal dipping method, and the conductor on the end face of the chip may be removed later.
【００２５】次工程では、実施例１あるいは実施例２で
作製された積層インダクタ１の電気的特性（Ｌ値の測
定）の測定が行われ、測定結果に応じて各々チップが選
別・区分けされることになる。ここで、本発明は従来と
異なり、Ｌ値測定の際に一定の公差に入るチップのみ
に、実装時にその公差が実現できる位置を示す方向マー
カ６が付されるようになっている。既述のように、本構
成のチップは実装面によってＬ値が変わるから、各実装
面におけるＬ値の内最も公差の小さい実装面をこの方向
マーカ６によって規定することにより、より公差の狭い
チップを提供することができる。但し、許容差が大きく
ても支障のない需要の場合は、敢えて方向マーカ６を付
する必要はない。In the next step, the electrical characteristics (measurement of the L value) of the laminated inductor 1 manufactured in Example 1 or Example 2 are measured, and the chips are sorted and sorted according to the measurement results. Will be. Here, unlike the related art, the direction marker 6 indicating a position at which the tolerance can be realized at the time of mounting is attached only to a chip that falls within a certain tolerance when measuring the L value. As described above, since the L value of the chip of this configuration changes depending on the mounting surface, the mounting surface having the smallest tolerance among the L values on each mounting surface is defined by the direction marker 6 to thereby provide a chip with a smaller tolerance. Can be provided. However, in the case of a demand that does not cause any problem even if the tolerance is large, it is not necessary to attach the direction marker 6.
【００２６】また、前記方向マーカ６はチップの入出力
極性を規定する必要はなく、単に所定のチップ面だけを
認識できればよいから、図９（ａ）〜図９（ｆ）に示す
ように、丸、長方形、正方形等如何なる形状も採用で
き、且つ、従来のようにコイル積層工程で印刷により作
製されるものでなくチップ焼成後に作製されるものであ
るから、レーザやインクジェット等による安易で安価な
方法が採用可能であり、これによりチップのコストダウ
ンを図ることができる。The direction marker 6 does not need to specify the input / output polarity of the chip, but only needs to be able to recognize a predetermined chip surface. Therefore, as shown in FIGS. 9 (a) to 9 (f), Any shape such as round, rectangular, square, etc. can be adopted, and since it is manufactured after firing the chip instead of being manufactured by printing in the coil laminating process as in the past, it is easy and inexpensive by laser or ink jet etc. A method can be adopted, whereby the cost of the chip can be reduced.
【００２７】また、前記方向マーカ６は単に実装面を規
定するために使用するだけではなく、その形状や色によ
り公差の範囲、製造元、製造時期等、チップの個別情報
を示唆するように構成することも可能である。例えば、
公差の違いを白、赤、青等、色別に表示すると目視判断
ができて便利であるし、さらには、形状を工夫して製造
元や製造年月日を認識できるようにすると製品管理が容
易になる。The directional marker 6 is used not only for simply defining the mounting surface, but also for indicating individual information of the chip, such as a range of tolerance, a manufacturer, a manufacturing time, etc., according to its shape and color. It is also possible. For example,
Displaying differences in tolerance by color, such as white, red, blue, etc., is convenient because visual judgment can be made, and furthermore, if the shape is devised so that the manufacturer and date of manufacture can be recognized, product management becomes easier. Become.
【００２８】[0028]
【発明の効果】以上説明したように、請求項１に記載の
積層インダクタでは、周回コイル上に引出導体を形成し
たので、周回コイルで発生する磁束を極力遮断しないよ
うにでき、これによりコイルの特性を向上でき、Ｑ値の
高いインダクタを得ることができる。また、引出導体を
コイル軸に面対称に配置したので、チップ実装時の入出
力の極性を無くすことができる。従って、方向マーカは
一定の許容公差が得られる実装面のみを規定すれば良
く、これにより狭公差チップへの対応が可能となる。As described above, in the laminated inductor according to the first aspect of the present invention, since the lead conductor is formed on the orbiting coil, the magnetic flux generated in the orbiting coil can be prevented from being interrupted as much as possible. Characteristics can be improved and an inductor having a high Q value can be obtained. Further, since the lead conductors are arranged symmetrically with respect to the coil axis, the polarity of input / output during chip mounting can be eliminated. Therefore, the direction marker only needs to define the mounting surface on which a certain allowable tolerance can be obtained, whereby it is possible to cope with a chip having a narrow tolerance.
【００２９】また、請求項２に記載の積層インダクタで
は、磁束が通過するチップ両端面の外部電極を無くした
電極構造としたので、外部電極での磁束損失を無くすこ
とができ、コイルの特性が向上する。Further, in the laminated inductor according to the second aspect of the present invention, since the external electrodes on both end surfaces of the chip through which the magnetic flux passes are eliminated, the magnetic flux loss at the external electrodes can be eliminated, and the characteristics of the coil can be improved. improves.
【００３０】また、請求項３に記載の積層インダクタで
は、前記方向マーカは、チップ焼成後のコイル特性評価
時に作製するので、マーカ作製に当たり、従来は不可で
あったレーザやインクジェット等、安易で安価な方法が
採用でき、チップのコストダウンが図れる。Further, in the laminated inductor according to the third aspect, since the direction marker is manufactured at the time of evaluating the coil characteristics after firing the chip, it is easy and inexpensive to manufacture the marker, such as a laser or an ink jet, which has not been conventionally possible. And the cost of the chip can be reduced.
【００３１】また、請求項４に記載の積層インダクタで
は、さらに、前記方向マーカの形状や色により公差の範
囲、製造元、製造時期等チップの個別情報を示唆するよ
うに構成したので、製品管理が容易になる。Further, the multilayer inductor according to the fourth aspect is further configured to indicate individual information of the chip such as a range of tolerance, a manufacturer, a manufacturing time, and the like by the shape and color of the direction marker. It will be easier.
【図１】本発明に係る積層インダクタの外観透視図であ
る。FIG. 1 is an external perspective view of a multilayer inductor according to the present invention.
【図２】図１の積層インダクの内部構造を示す図で、
（ａ）は左側断面図、（ｂ）は正断面図、（ｃ）は右側
断面図である。FIG. 2 is a view showing the internal structure of the laminated inductor of FIG. 1;
(A) is a left sectional view, (b) is a front sectional view, and (c) is a right sectional view.
【図３】図１の積層インダクタの側断面図で、（ａ）〜
（ｃ）はチップの実装面を変えた場合を示している。FIG. 3 is a side sectional view of the multilayer inductor of FIG.
(C) shows a case where the mounting surface of the chip is changed.
【図４】図１とは別の積層インダクタの内部構造を示す
図で、（ａ）は左側断面図、（ｂ）は正断面図、（ｃ）
は右側断面図である。4A and 4B are diagrams showing an internal structure of a laminated inductor different from FIG. 1, wherein FIG. 4A is a left sectional view, FIG. 4B is a front sectional view, and FIG.
Is a right sectional view.
【図５】図１と別の実施形態を示す積層インダクタの外
観斜視図である。FIG. 5 is an external perspective view of a multilayer inductor showing another embodiment different from FIG. 1;
【図６】図５の積層インダクタの内部構造を示す図で、
（ａ）は左側断面図、（ｂ）は正断面図、（ｃ）は右側
断面図である。6 is a diagram showing an internal structure of the multilayer inductor of FIG. 5,
(A) is a left sectional view, (b) is a front sectional view, and (c) is a right sectional view.
【図７】図１の積層インダクタの作製方法を示す工程図
である。FIG. 7 is a process chart showing a method for manufacturing the laminated inductor of FIG.
【図８】図５の積層インダクタの作製方法を示す工程図
である。FIG. 8 is a process chart showing a method for manufacturing the laminated inductor of FIG.
【図９】方向マーカの例を示す図である。FIG. 9 is a diagram illustrating an example of a direction marker.
【図１０】従来の積層インダクタの外観斜視図である。FIG. 10 is an external perspective view of a conventional laminated inductor.
１ 積層インダクタ ２ 電気絶縁層体 ３ 周回コイル ４ａ、４ｂ 引出導体 ５ａ、５ｂ 外部電極 ６ 方向マーカ ７ａ、７ｂ 第２の引出導体 REFERENCE SIGNS LIST 1 laminated inductor 2 electric insulating layer body 3 circulating coil 4 a, 4 b lead conductor 5 a, 5 b external electrode 6 direction marker 7 a, 7 b second lead conductor
Claims (4)
層され、各コイルパターンの端部が順次接続されて電気
絶縁層体（２）中に外部電極（５ａ、５ｂ）側に向けた
周回コイル（３）が形成されると共に、当該周回コイル
（３）の両端が引出導体（４ａ、４ｂ）にて前記外部電
極（５ａ、５ｂ）に接続されて成る積層インダクタ
（１）において、 前記引出導体（４ａ、４ｂ）が前記周回コイル（３）上
に、且つ、コイル軸方向に対し面対称に形成されている
と共に、チップの一面にインダクタンス値の公差と相関
する方向マーカ（６）が形成されていることを特徴とす
る積層インダクタ。An electric insulating layer and a coil pattern are alternately laminated, and the ends of each coil pattern are sequentially connected to each other to form a circulating coil in an electric insulating layer body (2) toward an external electrode (5a, 5b). (3) is formed, and both ends of the orbiting coil (3) are connected to the external electrodes (5a, 5b) by lead conductors (4a, 4b). (4a, 4b) are formed on the orbiting coil (3) and in plane symmetry with respect to the coil axis direction, and a direction marker (6) correlated with a tolerance of inductance value is formed on one surface of the chip. A multilayer inductor, characterized in that:
方向の端面を除くチップ側端部にのみ形成されており、
且つ、当該外部電極（５ａ、５ｂ）と前記引出導体（４
ａ、４ｂ）を最短距離で接続するための第２の引出導体
（７ａ、７ｂ）が形成されていることを特徴とする請求
項１に記載の積層インダクタ。2. The external electrodes (5a, 5b) are formed only on the chip-side end excluding the end surface in the coil axis direction.
In addition, the external electrodes (5a, 5b) and the lead conductors (4
2. The multilayer inductor according to claim 1, wherein a second lead conductor (7 a, 7 b) for connecting a, 4 b) with the shortest distance is formed. 3.
のコイル特性評価時に作製されるものであることを特徴
とする請求項１または請求項２の何れかに記載の積層イ
ンダクタ。3. The multilayer inductor according to claim 1, wherein the direction marker is produced at the time of evaluating coil characteristics after firing the chip.
や色により公差の範囲、製造元、製造時期等チップの個
別情報を示唆するものであることを特徴とする請求項１
から請求項３までの何れかに記載の積層インダクタ。4. The apparatus according to claim 1, wherein the direction marker further indicates individual information of the chip such as a range of tolerance, a manufacturer, a manufacturing time, and the like by a shape and a color.
The multilayer inductor according to any one of claims 1 to 3.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000006655A JP2001196240A (en) | 2000-01-14 | 2000-01-14 | Laminated inductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000006655A JP2001196240A (en) | 2000-01-14 | 2000-01-14 | Laminated inductor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001196240A true JP2001196240A (en) | 2001-07-19 |
Family
ID=18535151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000006655A Pending JP2001196240A (en) | 2000-01-14 | 2000-01-14 | Laminated inductor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001196240A (en) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017005087A (en) * | 2015-06-09 | 2017-01-05 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | Chip inductor |
| JP2017152619A (en) * | 2016-02-26 | 2017-08-31 | 株式会社村田製作所 | Surface-mounted inductor and method of manufacturing the same |
| KR20180036610A (en) * | 2016-09-30 | 2018-04-09 | 다이요 유덴 가부시키가이샤 | Electronic component |
| CN109887707A (en) * | 2017-11-27 | 2019-06-14 | 株式会社村田制作所 | Laminated coil parts |
| JP2019096818A (en) * | 2017-11-27 | 2019-06-20 | 株式会社村田製作所 | Stacked coil component |
| JP2019096819A (en) * | 2017-11-27 | 2019-06-20 | 株式会社村田製作所 | Stacked coil component |
| JP2020145224A (en) * | 2019-03-04 | 2020-09-10 | 株式会社村田製作所 | Laminated coil component |
| JP2020145221A (en) * | 2019-03-04 | 2020-09-10 | 株式会社村田製作所 | Laminated coil component |
| JP2020145223A (en) * | 2019-03-04 | 2020-09-10 | 株式会社村田製作所 | Laminated coil component |
| JP2020145222A (en) * | 2019-03-04 | 2020-09-10 | 株式会社村田製作所 | Laminated coil component |
| KR20200143330A (en) * | 2018-04-02 | 2020-12-23 | 가부시키가이샤 무라타 세이사쿠쇼 | Multilayer coil component |
| JP2021007180A (en) * | 2020-10-14 | 2021-01-21 | 株式会社村田製作所 | Laminated type coil component |
| US11551845B2 (en) | 2018-04-02 | 2023-01-10 | Murata Manufacturing Co., Ltd. | Multilayer coil component |
| US11646151B2 (en) | 2018-04-02 | 2023-05-09 | Murata Manufacturing Co., Ltd. | Multilayer coil component |
-
2000
- 2000-01-14 JP JP2000006655A patent/JP2001196240A/en active Pending
Cited By (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017005087A (en) * | 2015-06-09 | 2017-01-05 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | Chip inductor |
| JP2017152619A (en) * | 2016-02-26 | 2017-08-31 | 株式会社村田製作所 | Surface-mounted inductor and method of manufacturing the same |
| KR101993985B1 (en) * | 2016-09-30 | 2019-06-27 | 다이요 유덴 가부시키가이샤 | Electronic component |
| KR20180036610A (en) * | 2016-09-30 | 2018-04-09 | 다이요 유덴 가부시키가이샤 | Electronic component |
| US11728088B2 (en) | 2017-11-27 | 2023-08-15 | Murata Manufacturing Co., Ltd. | Multilayer coil component |
| JP2019096819A (en) * | 2017-11-27 | 2019-06-20 | 株式会社村田製作所 | Stacked coil component |
| JP2019096818A (en) * | 2017-11-27 | 2019-06-20 | 株式会社村田製作所 | Stacked coil component |
| CN109887707A (en) * | 2017-11-27 | 2019-06-14 | 株式会社村田制作所 | Laminated coil parts |
| CN109887707B (en) * | 2017-11-27 | 2022-04-12 | 株式会社村田制作所 | Laminated coil component |
| CN114628106A (en) * | 2017-11-27 | 2022-06-14 | 株式会社村田制作所 | Laminated coil component |
| US11721467B2 (en) | 2018-04-02 | 2023-08-08 | Murata Manufacturing Co., Ltd. | Multilayer coil component |
| US11646151B2 (en) | 2018-04-02 | 2023-05-09 | Murata Manufacturing Co., Ltd. | Multilayer coil component |
| KR20200143330A (en) * | 2018-04-02 | 2020-12-23 | 가부시키가이샤 무라타 세이사쿠쇼 | Multilayer coil component |
| KR20200143329A (en) * | 2018-04-02 | 2020-12-23 | 가부시키가이샤 무라타 세이사쿠쇼 | Multilayer coil component |
| US11551845B2 (en) | 2018-04-02 | 2023-01-10 | Murata Manufacturing Co., Ltd. | Multilayer coil component |
| KR102302070B1 (en) * | 2018-04-02 | 2021-09-13 | 가부시키가이샤 무라타 세이사쿠쇼 | Multilayer coil component |
| KR102302066B1 (en) * | 2018-04-02 | 2021-09-13 | 가부시키가이샤 무라타 세이사쿠쇼 | Multilayer coil component |
| JP2020145224A (en) * | 2019-03-04 | 2020-09-10 | 株式会社村田製作所 | Laminated coil component |
| JP7003948B2 (en) | 2019-03-04 | 2022-01-21 | 株式会社村田製作所 | Laminated coil parts |
| JP7088083B2 (en) | 2019-03-04 | 2022-06-21 | 株式会社村田製作所 | Laminated coil parts |
| JP7088084B2 (en) | 2019-03-04 | 2022-06-21 | 株式会社村田製作所 | Laminated coil parts |
| JP7092070B2 (en) | 2019-03-04 | 2022-06-28 | 株式会社村田製作所 | Laminated coil parts |
| US11430594B2 (en) | 2019-03-04 | 2022-08-30 | Murata Manufacturing Co., Ltd. | Multilayer coil component |
| US11610722B2 (en) | 2019-03-04 | 2023-03-21 | Murata Manufacturing Co., Ltd. | Multilayer coil component |
| US11626232B2 (en) | 2019-03-04 | 2023-04-11 | Murata Manufacturing Co., Ltd. | Multilayer coil component |
| JP2020145222A (en) * | 2019-03-04 | 2020-09-10 | 株式会社村田製作所 | Laminated coil component |
| JP2020145223A (en) * | 2019-03-04 | 2020-09-10 | 株式会社村田製作所 | Laminated coil component |
| JP2020145221A (en) * | 2019-03-04 | 2020-09-10 | 株式会社村田製作所 | Laminated coil component |
| JP7167971B2 (en) | 2020-10-14 | 2022-11-09 | 株式会社村田製作所 | Laminated coil parts |
| JP2021007180A (en) * | 2020-10-14 | 2021-01-21 | 株式会社村田製作所 | Laminated type coil component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6452473B1 (en) | Multilayer inductor and method of manufacturing the same | |
| US6990729B2 (en) | Method for forming an inductor | |
| US5552756A (en) | Chip-type common mode choke coil | |
| EP0751571A2 (en) | A multilayer hybrid circuit | |
| JP2001196240A (en) | Laminated inductor | |
| JP5617635B2 (en) | Multilayer electronic components | |
| JP2002319508A (en) | Laminated impedance element | |
| JP2002270428A (en) | Laminated chip inductor | |
| JP2002305111A (en) | Laminated inductor | |
| JP2002260925A (en) | Laminated chip inductor | |
| JP2002190410A (en) | Laminated transformer | |
| JPH05217772A (en) | Composite laminated transformer and its production | |
| CN100559520C (en) | Noise filter | |
| JP2002093623A (en) | Laminated inductor | |
| JP4432303B2 (en) | Multilayer inductor | |
| KR100519815B1 (en) | Chip inductor | |
| JP3444226B2 (en) | Multilayer inductor | |
| JP2002064016A (en) | Laminated inductor | |
| KR100279729B1 (en) | Stacked Chip Inductors | |
| JP3554775B2 (en) | Laminated coil parts | |
| KR100317116B1 (en) | Stacked Chip Inductors | |
| JP3427007B2 (en) | Multilayer chip coil | |
| KR100281191B1 (en) | Stacked Chip Inductors | |
| JP2004303776A (en) | Stacked common mode choke coil and its manufacturing process | |
| JP2006147615A (en) | Common mode noise filter |