JP2001189389A

JP2001189389A - 半導体記憶装置及びその製造方法

Info

Publication number: JP2001189389A
Application number: JP2000390526A
Authority: JP
Inventors: Fumihiko Hayashi; 文彦林
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2000-12-22
Filing date: 2000-12-22
Publication date: 2001-07-10

Abstract

(57)【要約】【課題】サリサイデーション技術及びポリシリコンを
基体とする負荷素子を有するＳＲＡＭメモリセルにおい
て、ノード・コンタクト抵抗を低減し、高速動作を可能
とするメモリセルを実現する。【解決手段】メモリセルを覆う層間膜１０８に、駆動
用トランジスタのゲート電極１０４ａｂと、Ｎ型拡散層
１０６ｂに達する接続孔１０９ａを形成し、シリサイデ
ーションを行って選択的にシリサイド層１１０を形成
し、その上にポリシリコンを成長して高抵抗負荷を形成
する。Ｎ型拡散層１０６ｂａ、ゲート電極１０４ａｂ、
高抵抗負荷の高濃度ポリシリコン領域１１１ａａとはシ
リサイド層１１０によって互いに接続するため、ノード
・コンタクト抵抗は低く抑えられる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体記憶装置及
びその製造方法に関し、特にスタティックランダムアク
セスメモリ（ＳＲＡＭ）セルの構造並びに製造方法に関
する。

【０００２】

【従来の技術】近年、微細化、高速化が要求されるＲＡ
Ｍにおいては、微細な拡散層やゲート電極の抵抗を低下
させ、寄生抵抗による動作遅延を低減して高速化を図る
ため、サリサイデーション技術を適用する方式の研究開
発が活発となってきている。この方式は、ＳＲＡＭとロ
ジック回路を混載したワンチッププロセッサ等において
特に重要となる。

【０００３】このような方式を実現する従来の技術を図
６，図７に基づいて説明する。図６（ａ）は、ＳＲＡＭ
メモリセルを示す平面図、（ｂ）は同断面図、図７は等
価回路図である。

【０００４】Ｎ型シリコン基板上にＰウェル３０１が設
けられており、フィールド３０２、ゲート酸化膜３０３
が設けられたＰウェル３０１の表面には、第１の駆動用
ＭＯＳトランジスタＴＤ１、第２の駆動用ＭＯＳトラン
ジスタＴＤ２、第１の転送用ＭＯＳトランジスタＴＡ
１、第２の転送用ＭＯＳトランジスタＴＡ２、第１の高
抵抗負荷ＨＲ１、第２の高抵抗負荷ＨＲ２が設けられて
いる。トランジスタＴＤ１はゲート電極３０４ａａ、ド
レインとなるＮ型拡散層３０６ｂａ、ソースとなるＮ型
拡散層３０６ａからなり、トランジスタＴＤ２はゲート
電極３０４ａｂ、ドレインとなるＮ型拡散層３０６ｂ
ｂ、ソースとなるＮ型拡散層３０６ａからなり、トラン
ジスタＴＡ１はゲート電極３０４ｂ、ドレインとなるＮ
型拡散層３０６ｃ、ソースとなるＮ型拡散層３０６ｄａ
からなり、トランジスタＴＡ２はゲート電極３０４ｂ、
ドレインとなるＮ型拡散層３０６ｂｂ、ソースとなるＮ
型拡散層３０６ｄｂからなる、ゲート電極３０４ｂはワ
ード線ＷＬとして用いられ、Ｎ型拡散層３０６ａは接地
ＧＮＤに接続されている。高抵抗負荷ＨＲ１は高抵抗ポ
リシリコン領域３０４ａｃからなり、ゲート電極３０４
ａｂ及び電源配線３０４ａｅに接続している。高抵抗負
荷ＨＲ２は高抵抗ポリシリコン領域３０４ａｄからな
り、ゲート電極３０４ａａ及び電源配線３０４ａｅに接
続している。電源配線３０４ａｅは電源Ｖｃｃに接続し
ている。Ｎ型拡散層３０６ｂａとゲート電極３０４ａｂ
は接続孔３０９ａｃを介して、またゲート電極３０４ａ
ｂとＮ型拡散層３０６ｃは接続孔３０９ａａを介してそ
れぞれ接続しており、第１のノードＮ１を構成してい
る。Ｎ型拡散層３０６ｂｂとゲート電極３０４ａａは接
続孔３０９ａｂを介して接続し、第２のノードＮ２を構
成している。Ｎ型拡散層３０６ｄａは接続孔３０９ｂａ
を介しビット線ＢＬ１に接続しており、Ｎ型拡散層３０
６ｄｂは接続孔３０９ｂｂを介しビット線ＢＬ２に接続
している。ゲート電極３０４ａａ、３０４ａｂ、３０４
ｂ、電源配線３０４ａｅ、高抵抗ポリシリコン領域３０
４ａｃ、３０４ａｄとは同一の層で形成されており、高
抵抗ポリシリコン領域３０４ａｃ、３０４ａｄを除く部
分は、選択的に不純物の導入がなされ、低抵抗化されて
いる。さらに高抵抗ポリシリコン領域３０４ａｃ、３０
４ａｄを除くゲート電極３０４ａａ、３０４ａｂ、３０
４ｂ、電源配線３０４ａｅの上面、及び各Ｎ型拡散層の
上面にはシリサイド層３０７が例えば５０〜１００ｎｍ
程度の厚さに形成されている。次に、上記従来技術によ
るＳＲＡＭメモリセルの製造方法を図８に基づいて説明
する。

【０００５】まず、図８（ａ）に示されるように、Ｐウ
ェル３０１が形成された後、素子分離領域には、選択酸
化法等により膜厚６００ｎｍ前後のフィールド３０２が
形成され、素子形成領域には、熱酸化により２０ｎｍ前
後の膜厚を有するゲート酸化膜３０３が形成される。

【０００６】次にＣＶＤ法により膜厚３００ｎｍ程度の
アンドープポリシリコン膜が全面に形成され、その上に
高抵抗負荷素子形成領域上を選択的に覆うフォトレジス
トパターンが形成され、このフォトレジストパターンを
マスクにしてリンが例えば３０ｋｅＶ１Ｅ１５ｃｍ^-2
の条件でイオン注入され、フォトレジストパターンが除
去された後、フォトエッチングによりパターニングが行
われ、ゲート電極３０４ａａ、３０４ａｂ、３０４ｂ、
高抵抗ポリシリコン領域３０４ａｃ、３０４ａｄ、電源
配線３０４ａｅが形成される。続いてリンが例えば１０
ｋｅＶ２Ｅ１３ｃｍ^-2の条件で全面にイオン注入さ
れ、１５０ｎｍ程度の酸化膜３０５がＣＶＤ法により全
面に成長する。ここでＮ^-領域３１１が形成される。

【０００７】次いで図８（ｂ）に示されるように、酸化
膜３０５上に高抵抗ポリシリコン領域を覆うフォトレジ
スト（図示せず）が形成され、異方性ドライエッチング
により高抵抗ポリシリコン領域上に酸化膜３０５のパタ
ーンが残ると共に、ゲート電極３０１ａａ、３０４ａ
ｂ、３０４ｂ、高抵抗ポリシリコン領域３０４ａｃ、３
０４ａｄ、電源配線３０４ａｅの側面に酸化膜３０５か
らなるサイドウォールが形成される。

【０００８】次に、図８（ｃ）に示されるように、サイ
ドウォールを有するゲート電極３０４ａａ、３０４ａ
ｂ、３０４ｂ、電源配線３０４ａｅ及び高抵抗ポリシリ
コン領域を覆う酸化膜３０５をマスクとして、ヒ素が例
えば３０ｋｅＶ４Ｅ１５ｃｍ ^-2の条件でイオン注入さ
れ、Ｎ型拡散層３０６ａ、３０６ｂａ、３０６ｂｂ、３
０６ｃ、３０６ｄａ、３０６ｄｂが形成される。さら
に、図８（ｄ）に示されるように、スパッタリング法に
より膜厚５０〜６０ｎｍ程度の高融点金属例えばチタン
層が全面に形成され、例えば６５０℃ ３０秒程度の熱
処理を行ってチタン層とそれに接するシリコン基板表面
及びポリシリコン層表面とが反応し、例えばアンモニア
＋過酸化水素溶液により未反応のチタン層が除去され、
ゲート電極３０４ａａ、３０４ａｂ、３０４ｂ、電源配
線３０４ａｅ、Ｎ型拡散層３０６ａ、３０６ｂａ、３０
６ｂｂ、３０６ｃ、３０６ｄａ、３０６ｄｂの上に選択
的に厚さ１００ｎｍ程度のシリサイド層３０７が形成さ
れる。次いで、図８（ｄ）に示されるように、７６０℃
２０秒程度の熱処理が行われ、シリサイド層３０７が
低抵抗化される。

【０００９】この後、図８（ｅ）に示されるように、全
面に層間絶縁膜３０８が形成され、この層間膜３０８上
に接続孔３０９ａａ、３０９ａｂ、３０９ａｃ、３０９
ｂａ、３０９ｂｂが開孔され、金属電極３１０を形成し
て従来技術のＳＲＡＭメモリセルが完成する。

【００１０】

【発明が解決しようとする課題】上述した従来技術は、
４つのＭＯＳトランジスタＴＤ１、ＴＤ２、ＴＡ１、Ｔ
Ａ２と同一平面上に高抵抗負荷ＨＲ１、ＨＲ２を形成し
ているため、その分だけセル面積が増大し、高集積化に
不利となる。

【００１１】これを解決し高集積化を図るために、４つ
のＭＯＳトランジスタＴＤ１、ＴＤ２、ＴＡ１、ＴＡ２
の上に高抵抗負荷ＨＲ１、ＨＲ２を積層しようとする
と、以下のような不具合が生じることになる。

【００１２】すなわち図９に示すように、積層する場
合、ノード・コンタクトである接続孔３０９ａａ、３０
９ａｂにおいて、高抵抗負荷素子ＨＲ１、ＨＲ２となる
低濃度ポリシリコン領域３１３に接続する、高濃度ポリ
シリコン領域３１２を金属電極３１０の代わりに用いる
ことになる。

【００１３】一般にシリサイド層は耐熱性が低く、高温
の熱処理を行うと凝集し、高抵抗となってしまう。従っ
てシリサイド層形成後の熱処理は、低温かつ短時間のも
のとする必要がある。このとき高濃度ポリシリコン領域
３１２の抵抗は、高濃度不純物を含むといえども著しく
上昇し、これによって接続されているゲート電極３０４
ａｂとＮ型拡散層３０６ｃ、あるいはゲート電極３０４
ａａ、とＮ型拡散層３０６ｂｂとの間に高い抵抗が寄生
的に生じてしまい、動作速度に著しい遅延を生じてしま
う。本発明の目的は、このような不具合を解決し、集積
度が高く、かつ高速動作可能なＳＲＡＭセルの構造及び
製造方法を提供することにある。

【００１４】

【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体記憶装置は、スタティックラン
ダムアクセスメモリセルの構造を有する半導体記憶装置
であって、スタティックランダムアクセスメモリセル
は、半導体基板の表面部に選択的に形成されたソース・
ドレイン領域を有する第１の駆動用ＭＯＳトランジスタ
及び、第２の駆動用ＭＯＳトランジスタと、前記第１の
駆動用ＭＯＳトランジスタのドレイン領域に接続された
第１の転送用ＭＯＳトランジスタと、前記第２の駆動用
ＭＯＳトランジスタのドレイン領域に接続された第２の
転送用トランジスタと、第１及び第２の負荷素子とを含
むものであり、前記第１及び第２の駆動用ＭＯＳトラン
ジスタのソース及びドレイン領域、ゲート電極、前記第
１及び第２の転送用ＭＯＳトランジスタのソース及びド
レイン領域、ゲート電極の上面には、選択的に金属シリ
サイド層が形成されており、前記各トランジスタを覆う
前記層間絶縁膜には、第１及び第２の接続孔が開孔され
ており、前記第１の接続孔は、前記第１の駆動用ＭＯＳ
トランジスタのドレイン領域及び前記第２の駆動用ＭＯ
Ｓトランジスタのゲート電極上に開孔されており、前記
第２の接続孔は、前記第２の駆動用ＭＯＳトランジスタ
のドレイン領域及び前記第１の駆動用ＭＯＳトランジス
タのゲート電極上に開孔されており、前記第１の駆動用
ＮチャネルＭＯＳトランジスタのドレイン領域と前記第
２の駆動用ＭＯＳトランジスタのゲート電極とは、前記
第１の接続孔の内部に選択的に形成された金属シリサイ
ド層によって互いに接続され、その上には前記第１の負
荷素子の一部となる非単結晶シリコン系薄膜が形成され
ており、前記第２の駆動用ＭＯＳトランジスタのドレイ
ン領域及び前記第１の駆動用ＭＯＳトランジスタのゲー
ト電極とは、前記第２の接続孔の内部に選択的に形成さ
れた金属シリサイド層によって互いに接続され、その上
には前記第２の負荷素子の一部となる多結晶薄膜が形成
されているものである。

【００１５】また、本発明に係る半導体記憶装置の製造
方法は、ＭＯＳトランジスタ形成工程と、絶縁膜サイド
ウォール形成工程と、第１の金属シリサイド層形成工程
と、接続孔形成工程と、第２の金属シリサイド層形成工
程と、負荷素子形成工程とを有する半導体記憶装置の製
造方法であって、ＭＯＳトランジスタ形成工程は、半導
体基板の表面部に、第１の駆動用ＭＯＳトランジスタ
と、第１の転送用ＭＯＳトランジスタと、第２の駆動用
ＭＯＳトランジスタと、第２の転送用ＭＯＳトランジス
タとを形成する処理であり、絶縁膜サイドウォール形成
工程は、前記各ＭＯＳトランジスタのゲート電極の側面
に絶縁膜サイドウォールを形成する処理であり、第１の
金属シリサイド層形成工程は、基板全面に第１の金属層
を形成した後、熱処理により前記ドレイン領域、ソース
領域、及びゲート電極の上面に選択的に第１の金属シリ
サイド層を形成する処理であり、接続孔形成工程は、前
記第１の金属層のうち未反応の層を除去した後、基板全
面に層間絶縁膜を形成し、前記層間絶縁膜を選択的にエ
ッチングして、前記第１のドレイン領域及び前記第３の
ゲート電極に達する第１の接続孔、前記第３のドレイン
領域及び前記第１のゲート電極に達する第２の接続孔
を、各接続孔の内部において各ゲート電極の側面に絶縁
膜のサイドウォールが残らないように形成する処理であ
り、第２の金属シリサイド層形成工程は、基板全面に第
２の金属層を形成した後、熱処理により各接続孔の底部
において前記ドレイン領域、ゲート電極の上面、及びゲ
ート電極の側面に選択的に第２の金属シリサイド層を形
成する処理であり、負荷素子形成工程は、前記第２の金
属層のうち未反応の層を除去した後、基板全面に多結晶
薄膜を形成し、前記多結晶薄膜を構成要素とする負荷素
子を形成する処理である。

【００１６】また、前記第２の金属層のうち未反応の層
を除去する工程と、負荷素子形成工程との間に、前記第
２の金属シリサイド層表面をアンモニアプラズマ中で処
理し、窒化させた膜を形成する工程を有する。

【００１７】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。

【００１８】（実施形態１）図１（ａ），（ｂ）は、本
発明の実施形態１に係る負荷素子に高抵抗負荷を用いた
ＳＲＡＭメモリセルを示す平面図、図１（ｃ）は、図１
（ａ）及び（ｂ）のＡ−Ａ’線断面図である。図７は、
ＳＲＡＭメモリセルの等価回路図である。

【００１９】図において本発明の実施形態１に係るＳＲ
ＡＭメモリセルの構造は次のようになっている。すなわ
ち、Ｐ型シリコン基板１０１には、素子分離領域及び素
子形成領域にそれぞれ選択酸化等による４００ｎｍ前後
の膜厚を有するフィールド１０２、及び熱酸化等による
１０ｎｍ前後の膜厚を有するゲート酸化膜１０３が設け
られ、Ｐ型シリコン基板１０１は、１０¹⁶〜１０¹⁸ｃｍ
^-3程度の不純物濃度を有しており、シリコン基板１０１
表面には、第１、第２の駆動用ＭＯＳトランジスタＴＤ
１、ＴＤ２と、第１、第２の転送用ＭＯＳトランジスタ
ＴＡ１、ＴＡ２とが設けられている。

【００２０】ゲート酸化膜１０３を介して半導体基板１
０１表面上には、酸化膜からなる幅１００ｎｍ程度のサ
イドウォール１０５を有するゲート電極１０４ａａ、１
０４ｂａ、１０４ａｂ、１０４ｂｂが設けられている。
ゲート電極１０４ａａ等は、３００ｎｍ程度の膜厚のＮ
型ポリシリコン膜からなる。Ｐ型シリコン基板１０１表
面の素子形成領域には、フィールド１０２、ゲート電極
１０４ａａ等、サイドウォール１０５に対し自己整合的
に、Ｎ型拡散層１０６ａａ、１０６ｂａ、１０６ｃａ、
１０６ａｂ、１０６ｂｂ、１０６ｃｄが形成されてい
る。これらのＮ型拡散層１０６ａａ等の不純物濃度は１
０²⁰〜１０²¹ｃｍ^-3程度である。

【００２１】第１の駆動用ＭＯＳトランジスタＴＤ１
は、ゲート電極１０４ａａと、ゲート酸化膜１０３と、
第１のソース領域であるＮ型拡散層１０６ａａと、第１
のドレイン領域であるＮ型拡散層１０６ｂａとから構成
されている。第１の転送用ＭＯＳトランジスタＴＡ１
は、ゲート電極１０４ｂａと、ゲート酸化膜１０３と、
第２のソース領域であるＮ型拡散層１０６ｃａと、第２
のドレイン領域であり、第１のドレイン領域でもあるＮ
型拡散層１０６ｂａとから構成されている。第２の駆動
用ＭＯＳトランジスタＴＤ２は、ゲート電極１０４ａｂ
と、第３のソース領域であるＮ型拡散層１０６ａｂと、
第３のドレイン領域であるＮ型拡散層１０６ｂｂとから
構成されている。第２の転送用ＭＯＳトランジスタＴＡ
２は、ゲート電極１０４ｂｂと、第４のソース領域であ
るＮ型拡散層１０６ｃｂと、第４のドレイン領域であ
り、第３のドレイン領域でもあるＮ型拡散層１０６ｂｂ
とから構成されている。ワード線ＷＬを兼ねるゲート電
極１０４ｂａ、１０４ｂｂは、メモリセルの外部におい
て接続されている。ゲート電極１０４ａａ等及びＮ型拡
散層１０６ａａ等の表面は、選択的に形成されたシリサ
イド層１０７によって覆われており、ゲート電極と、そ
れに隣接したＮ型拡散層とはサイドウォール１０５によ
って絶縁されている。

【００２２】これら４つのＮチャネルＭＯＳトランジス
タは、平坦な表面を有し、少なくとも底面及び上面がア
ンドープ酸化膜からなる層間膜１０８により覆われてい
る。この層間膜は、例えば、膜厚１００ｎｍ程度の酸化
膜を下層に有し、ＢＰＳＧ膜を中間層に有し膜厚１００
ｎｍ程度の酸化膜を上層に有する積層膜からなる。層間
膜１０８の膜厚は、最も薄い部分で２００ｎｍ、最も厚
い部分で６００ｎｍ程度である。この層間膜１０８に
は、ゲート電極１０４ａｂ及びＮ型拡散層１０６ｂａに
達する第１のノード・コンタクトである接続孔１０９
ａ、及びゲート電極１０４ａａ及びＮ型拡散層１０６ｂ
ｂに達する第２のノード・コンタクトである接続孔１０
９ｂが設けられている。

【００２３】接続孔１０９ａ、１０９ｂの底部には、接
続孔１０９ａ、１０９ｂの内部において、ゲート電極１
０４ｂａ，１０４ａａの上面及び側面、Ｎ型拡散層１０
６ｂａ、１０６ｂｂの上面に選択的に形成されたシリサ
イド層１１０が設けられている。

【００２４】シリサイド層１１０を含めて層間膜１０８
の表面上には、膜厚５０〜１００ｎｍ程度のポリシリコ
ン膜からなる第１、第２のポリシリコンパターンが設け
られている。第１のポリシリコンパターンは、高濃度ポ
リシリコン領域１１１ａａ、１１１ｂａ、低濃度ポリシ
リコン領域１１１ｃａからなり、第２のポリシリコンパ
ターンは、高濃度ポリシリコン領域１１１ａｂ、１１１
ｂｂ、低濃度ポリシリコン領域１１１ｃｄからなる。高
濃度ポリシリコン領域１１１ａａ、１１１ｂａ、１１１
ａｂ、１１１ｂｂの不純物濃度は１０¹⁹〜１０²⁰ｃｍ^-3
程度、低濃度ポリシリコン領域１１１ｃａ、１１１ｃｄ
の不純物濃度は１０¹⁶〜１０¹⁹ｃｍ^-3程度である。高濃
度ポリシリコン領域１１１ｂａ及び１１１ｂｂはそれぞ
れ電源線の一部をなし、両者はメモリセルの外部で電源
Ｖｃｃに接続されている。高濃度ポリシリコン領域１１
１ａａは接続孔１０９ａにおいてシリサイド層１１０と
接続しており、高濃度ポリシリコン領域１１１ａｂは接
続孔１０９ｂにおいてシリサイド層１１０と接続してい
る。低濃度ポリシリコン領域１１１ｃａは高抵抗負荷Ｈ
Ｒ１の高抵抗部として機能し、低濃度ポリシリコン領域
１１１ｃｂは高抵抗負荷ＨＲ２の高抵抗部として機能し
ている。

【００２５】高濃度ポリシリコン領域１１１ａａ、ゲー
ト電極１０４ａｂ、Ｎ型拡散層１０６ｂａは接続孔１０
９ａにおいてシリサイド層１１０によって互いに接続
し、ノードＮ１を構成している。また高濃度ポリシリコ
ン領域１１１ａｂ、ゲート電極１０４ａａ、Ｎ型拡散層
１０６ｂｂは接続孔１０９ｂにおいてシリサイド層１１
０によって互いに接続し、ノードＮ２を構成している。

【００２６】上記高濃度ポリシリコン領域１１１ａａ、
１１１ｂａ、１１１ａｂ、１１１ｂｂ、低濃度ポリシリ
コン領域１１１ｃａ、１１１ｃｄを含めて層間膜１０８
の表面は、平坦な表面を有し、少なくとも底面が酸化膜
からなる層間膜１１２により覆われている。この層間膜
１１２は、例えば膜厚１００ｎｍ程度の酸化膜を下層に
有し、ＢＰＳＧ膜を上層に有する積層膜からなり、高濃
度ポリシリコン領域１１１ａａ等の上での層間膜１１２
の膜厚は２００ｎｍ程度である。層間膜１１２にはそれ
ぞれＮ型拡散層１０６ａａ、１０６ａｂ上に達する（第
１の接地コンタクトである）接続孔１１３ａ及び（第２
の接地コンタクトである）接続孔１１３ｂが設けられて
いる。Ｎ型拡散層１０６ａａ、１０６ａｂは、これらの
接続孔１１３ａ，１１３ｂを介して、層間膜１１２の表
面に設けられた接地配線１１４に接続されている。この
接地配線１１１は、例えば２００ｎｍ程度の膜厚のタン
グステン膜からなり、接地ＧＮＤに接続されている。

【００２７】接地配線１１４を含めて層間膜１１２の表
面上は、平坦な表面を有する層間膜１１５によって覆わ
れている。この層間膜１１５は、例えばプラズマ酸化膜
等からなる。接地線１１４上での層間膜の膜厚は２００
ｎｍ程度である。上記層間膜１１５、１１２、１０８を
貫通し、Ｎ型拡散層１０６ｃａ上に達する第１のビット
コンタクトである接続孔１１６ａが開孔しており、層間
膜１１５、１１２、１０８を貫通し、Ｎ型拡散層１０６
ｃｂ上に達する第２のビットコンタクトである接続孔１
１６ｂが開孔している。接続孔１１７ａ、１１７ｂの内
部は例えばタングステン等からなる金属プラグ１１７
ａ、１１７ｂによって満たされている。層間膜１１５上
に設けられた一対のビット線となる金属配線１１８ａ
（ＢＬ１）及び金属配線１１８ｂ（ＢＬ２）は、接続孔
１１６ａ及び１１６ｂを介して、それぞれＮ型拡散層１
０６ｃａ、１０６ｃｄに接続されている。

【００２８】次に図２を参照して、本発明の実施形態１
に係るＳＲＡＭメモリセルの製造方法を説明する。

【００２９】まず図２（ａ）に示すように、Ｐ型シリコ
ン基板１０１表面の素子分離領域には、選択酸化法等に
より膜厚４００ｎｍ前後のフィールド１０２を形成し、
素子形成領域には熱酸化等により１０ｎｍ前後の膜厚を
有するゲート酸化膜１０３を形成する。次に例えばＬＰ
ＣＶＤ法とイオン注入法により膜厚３００ｎｍ程度のＮ
型ポリシリコン膜を全面に形成し、異方性ドライエッチ
ングによりパターニングし、ゲート電極１０４ａａ、１
０４ｂａ、１０４ａｂ、１０４ｂｂを形成する。

【００３０】ＬＤＤ（ＬｉｇｈｒｌｙＤｏｐｅｄＤ
ｒａｉｎ）構造形成のため、フィールド１０２とゲート
電極１０１ａａ等をマスクにしたリンあるいはヒ素のイ
オン注入を２Ｅ１３ｃｍ^-2程度のドーズで行った後、全
面に１００ｎｍ程度の酸化膜を例えばＬＰＣＶＤ法によ
り成長させ、異方性ドライエッチングによりエッチング
することにより、ゲート電極１０１ａａ等の側面にサイ
ドウォール１０５を形成する。このときＮ型拡散層１０
６ａａ等とゲート電極１０４ａａ等の上面はシリコンが
露出した状態となる。続いてフィールド１０２とゲート
電極１０４ａａ、１０４ｂａ、１０４ａｂ、１０４ｂｂ
と、サイドウォール１０５をマスクにしたヒ素のイオン
注入を５Ｅ１５ｃｍ^-2程度のドースで行うことにより、
Ｐ型シリコン基板１０１の表面には１０²⁰〜１０²¹ｃｍ
³ 程度の濃度を有するＮ型拡散層１０６ａａ、１０６ｂ
ａ、１０６ｃａ、１０６ａｂ、１０６ｂｂ、１０６ｃｄ
を形成する。次いで全面にチタン等の金属層を全面にス
パッタリング法等により堆積し、７００℃以下の急速熱
処理により、シリコンと接触する金属層をシリサイド化
しシリサイド層１０７を形成する。アンモニア＋過酸化
水素溶液等により未反応金属層をエッチングした後、前
述の急速熱処理よりも高い温度（８００℃以上）の急速
熱処理を行い、シリサイド層１０７の抵抗を低下させ
る。

【００３１】次に、例えばＬＰＣＶＤ法及び化学的機械
研磨法（ＣＭＰ）等により、平坦な表面を有し、少なく
とも底面と上面が酸化膜からなる層間膜１０８を全面に
形成する。この層間膜１０８は例えば次のように形成す
る。常圧ＣＶＤ法等により膜厚１００ｎｍ程度の酸化膜
を全面に形成し、続いて常圧ＣＶＤ法等により膜厚６０
０ｎｍ程度のＢＰＳＧ膜を形成する。例えば８００℃程
度での熱処理を行った後、ＣＭＰ等により表面を平坦化
する。さらに常圧ＣＶＤ法等により膜厚１００ｎｍ程度
の酸化膜を全面に形成する。

【００３２】次に図２（ｂ）に示すように、層間膜１０
８には、異方性ドライエッチングにより、Ｎ型拡散層１
０６ｂａ及びゲート電極１０４ａｂに達する接続孔１０
９ａ、Ｎ型拡散層１０６ｂｂ及びゲート電極１０４ａａ
に達する接続孔１０９ｂを形成する。ここで接続孔１０
９ａ等の内部においてゲート電極１０４ａｂ等の側面に
サイドウォールが残らないようにオーバーエッチングを
行う。実施形態１ではＮ型拡散層上、ゲート電極上のシ
リサイド層１０７がエッチングにより除去されているよ
うに図示しているが、酸化膜／シリサイドのエッチング
選択比が高いエッチングにより、シリサイド層１０７で
エッチングがストップするようにしてもよい。続いて、
図２（ｃ）に示すように、全面にチタン等の金属層を全
面にスパッタリング法等により堆積し、７００℃以下の
急速熱処理により、シリコンと接触する金属層をシリサ
イド化し、接続孔１０９ａ内部においてＮ型拡散層１０
６ｂａの上面、ゲート電極１０４ａｂの上面及び側面に
シリサイド層１１０を形成する。アンモニア＋過酸化水
素溶液等により未反応金属層をエッチングした後、前述
の急速熱処理よりも高い温度（８００℃以上）の急速熱
処理を行い、シリサイド層１１０の抵抗を低下させる。
次に図２（ｄ）に示すように、シリサイド層１１０を含
めて層間膜１０８の表面には、全面に５０〜１００ｎｍ
程度の膜厚を有するポリシリコン層あるいはＳＩＰＯＳ
（Ｓｅｍｉ−ＩｎｓｕｌａｔｉｎｇＰｏｌｙＳｉｌｉ
ｃｏｎ）をＬＰＣＶＤ法等によって形成する。このと
き、ポリシリコン層あるいはＳＩＰＯＳの生長時に成長
ガスが分解してできる活性なシリコンとシリサイド層が
反応するのを防ぐため、アンモニアプラズマ中で処理を
行い、シリサイド層１１０の表面に窒化物を形成しても
よい。抵抗値を高めるためＮ型不純物をイオン注入法等
により１Ｅ１３ｃｍ^-2程度のドースで導入し、さらに異
方性ドライエッチングによりパターニングすることで、
低濃度ポリシリコン領域１１１を形成する。

【００３３】そして、図２（ｅ）に示すように、フォト
レジスト１１９をマスクとして、リンまたはヒ素イオン
を１Ｅ１５ｃｍ^-2程度のドースで注入し、高濃度ポリシ
リコン領域１１１ａａ、１１１ｂａ、１１１ａｂ、１１
１ｂｂを形成すると共に、フォトレジスト１１９で覆わ
れた領域に低濃度ポリシリコン領域１１１ｃａ、１１１
ｃｂを残置する。

【００３４】続いて、例えば常圧ＣＶＤ法及びＣＭＰ等
により、平坦な表面を有し、少なくとも底面が酸化膜か
らなる層間膜１１２を全面に形成する。この層間膜１１
２は例えば次のように形成する。常圧ＣＶＤ法等により
膜厚１００ｎｍ程度の酸化膜を全面に形成し、続いて常
圧ＣＶＤ法等により膜厚６００ｎｍ程度のＢＰＳＧ膜を
形成する。例えば８００℃程度での熱処理を行った後、
ＣＭＰ等により表面を平坦化する。

【００３５】続いて異方性ドライエッチングによりＮ型
拡散層１０６ａａ、１０６ａｂに達する接続孔１１３
ａ、１１３ｂを形成する。この後は公知の配線プロセス
を用い、接地配線１１４、層間膜１１５、接続孔１１６
ａ、１１６ｂ、金属プラグ１１７ａ、１１７ｂ、金属配
線１１８ａ、１１８ｂを形成し、本実施形態１のＳＲＡ
Ｍメモリセルを完成させる。

【００３６】このような構造、製造方法によれば、熱処
理を低温、短時間としたプロセスにおいてもノード・コ
ンタクト部における寄生抵抗の小さい抵抗負荷型ＳＲＡ
Ｍメモリセルを実現することができる。

【００３７】（実施形態２）図３（ａ），（ｂ）は、本
発明の実施形態２に係るポリシリコンを基体とする薄膜
トランジスタ（ＴＦＴ）を負荷として有するＳＲＡＭメ
モリセルを示す平面図、図３（ｃ）は、図３（ａ）及び
（ｂ）のＡ−Ａ’線断面図、図４は、ＳＲＡＭメモリセ
ルの等価回路図である。

【００３８】図において、本発明の実施形態２に係るＳ
ＲＡＭメモリセルの構造は次のようになっている。すな
わち、Ｐ型シリコン基板２０１は、１０¹⁶〜１０¹⁸ｃｍ
^-3程度の不純物濃度を有し、素子分離領域及び素子形成
領域にそれぞれ選択酸化等による４００ｎｍ前後の膜厚
を有するフィールド２０２、及び熱酸化等による１０ｎ
ｍ前後の膜厚を有するゲート酸化膜２０３が設けられ、
Ｐ型シリコン基板２０１表面には、第１、第２の駆動用
ＭＯＳトランジスタＴＤ１、ＴＤ２と、第１、第２の転
送用ＭＯＳトランジスタＴＡ１、ＴＡ２とが設けられて
いる。ゲート酸化膜２０３を介して半導体基板２０１表
面上には、酸化膜からなる幅１００ｎｍ程度のサイドウ
ォール２０５を有するゲート電極２０４ａａ、２０４ｂ
ａ、２０４ａｂ、２０４ｂｂが設けられている。ゲート
電極２０４ａａ等は、３００ｎｍ程度の膜厚のＮ型ポリ
シリコン膜からなる。Ｐ型シリコン基板２０１表面の素
子形成領域には、フィールド２０２、ゲート電極２０４
ａａ等、サイドウォール２０５に対し自己整合的に、Ｎ
型拡散層２０６ａａ、２０６ｂａ、２０６ｃａ、２０６
ａｂ、２０６ｂｂ、２０６ｃｂが形成されている。これ
らのＮ型拡散層２０６ａａ等の不純物濃度は１０²⁰〜１
０²¹ｃｍ^-3程度である。ゲート電極２０４ａａと、ゲー
ト酸化膜２０３と、第１のソース領域であるＮ型拡散層
２０６ａａと、第１のドレイン領域であるＮ型拡散層２
０６ｂａとから、第１の駆動用ＭＯＳトランジスタＴＤ
１が構成されている。ゲート電極２０４ｂａと、ゲート
酸化膜２０３と、第２のソース領域であるＮ型拡散層２
０６ｃａと、第２のドレイン領域で、かつ第１のドレイ
ン領域でもあるＮ型拡散層２０６ｂａとから、第１の転
送用ＭＯＳトランジスタＴＡ１が構成されている。ゲー
ト電極２０４ａｂと、第３のソース領域であるＮ型拡散
層２０６ａｂと、第３のドレイン領域であるＮ型拡散層
２０６ｂｂとから、第２の駆動用ＭＯＳトランジスタＴ
Ｄ２が構成されている。ゲート電極２０４ｂｂと、第４
のソース領域であるＮ型拡散層２０６ｃｂと、第４のド
レイン領域で、かつ第３のドレイン領域でもあるＮ型拡
散層２０６ｂｂとから、第２の転送用ＭＯＳトランジス
タＴＡ２が構成されている。ワード線ＷＬを兼ねるゲー
ト電極２０４ｂａ、２０４ｂｂは、メモリセルの外部に
おいて接続されている。ゲート電極２０４ａａ等及びＮ
型拡散層２０６ａａ等の表面は、選択的に形成されたシ
リサイド層２０７によって覆われており、ゲート電極
と、それに隣接したＮ型拡散層とはサイドウォール２０
５によって絶縁されている。

【００３９】これら４つのＮチャネルＭＯＳトランジス
タは、平坦な表面を有し、少なくとも底面及び上面がア
ンドープ酸化膜からなる層間膜２０８により覆われてい
る。この層間膜は、例えば、膜厚１００ｎｍ程度の酸化
膜を下層に有し、ＢＰＳＧ膜を中間層に有し膜厚１００
ｎｍ程度の酸化膜を上層に有する積層膜からなる。層間
膜２０８の膜厚は、最も薄い部分で２００ｎｍ、最も厚
い部分で６００ｎｍ程度である。この層間膜２０８に
は、ゲート電極２０４ａｂ及びＮ型拡散層２０６ｂａに
達する第１のノード・コンタクトである接続孔２０９
ａ、及びゲート電極２０４ａａ及びＮ型拡散層２０６ｂ
ｂに達する第２のノード・コンタクトである接続孔２０
９ｂが設けられている。この接続孔２０９ａ、２０９ｂ
の底部には、接続孔２０９ａ、２０９ｂの内部におい
て、ゲート電極２０４ｂａ，２０４ａａの上面及び側
面、Ｎ型拡散層２０６ｂａ、２０６ｂｂの上面に選択的
に形成されたシリサイド層２１０が設けられている。シ
リサイド層２１０を含めて層間膜２０８の表面上には、
膜厚５０〜１００ｎｍ程度のポリシリコン膜からなるＴ
ＦＴのゲート電極２１１ａ、２１１ｂが設けられてい
る。ＴＦＴのゲート電極２１１ａは接続孔２０９ｂによ
りシリサイド層２１０と接続しており、ＴＦＴのゲート
電極２１１ｂは接続孔２０９ａによりシリサイド層２１
０と接続している。ＴＦＴのゲート電極２１１ａ、２１
１ｂを含む層間膜２０８の表面には５〜２０ｎｍ程度の
ＴＦＴのゲート酸化膜２１２が形成されており、このＴ
ＦＴのゲート酸化膜２１２には、概ね接続孔２０９ａの
直上に接続孔２１３ａが開孔されており、概ね接続孔２
０９ｂの直上に接続孔２１３ｂが開孔されている。接続
孔２１３ａ、２１３ｂを含めてＴＦＴのゲート酸化膜２
１２の表面上には、膜厚１０〜１００ｎｍ程度のポリシ
リコン膜からなる第１、第２のポリシリコンパターンが
設けられている。第１のポリシリコンパターンは、第１
のＰ型のドレイン領域である高濃度Ｐ型ポリシリコン領
域２１４ａａ、第１のＰ型のソース領域である高濃度Ｐ
型ポリシリコン領域２１４ｂａ、第１のチャネル領域で
ある低濃度ポリシリコン領域２１４ｃａからなり、第２
のポリシリコンパターンは、第２のＰ型のドレイン領域
である高濃度Ｐ型ポリシリコン領域２１４ａｂ、第２の
Ｐ型のソース領域である高濃度Ｐ型ポリシリコン領域２
１４ｂｂ、第２のチャネル領域である低濃度ポリシリコ
ン領域２１４ｃｂからなる。高濃度ポリシリコン領域２
１４ａａ、２１４ｂａ、２１４ａｂ、２１４ｂｂの不純
物濃度は１０¹⁰〜１０²⁰ｃｍ^-3程度、低濃度ポリシリコ
ン領域２１４ｃａ、２１４ｃｄの不純物濃度は１０¹⁶〜
１０¹⁸ｃｍ^-3程度である。なおＴＦＴのリーク電流を低
減するため、高濃度Ｐ型ポリシリコン領域２１４ａａ、
２１４ａｂと、低濃度ポリシリコン領域２１４ｃａ、２
１４ｃｂとの間に、低濃度Ｐ型ポリシリコン領域を設け
てもよい。高濃度Ｐ型ポリシリコン領域２１４ｂａ及び
２１４ｂｂはそれぞれ電源線の一部をなし、両者はメモ
リセルの外部で電源Ｖｃｃに接続されている。高濃度Ｐ
型ポリシリコン領域２１４ａａは接続孔２１３ａにおい
てＴＦＴのゲート電極２１１ｂと接続しており、高濃度
Ｐ型ポリシリコン領域２１４ａｂは接続孔２０９ｂにお
いてＴＦＴのゲート電極２１１ａと接続している。ＴＦ
Ｔのゲート電極２１１ａ、ＴＦＴのゲート酸化膜２１
２、高濃度Ｐ型ポリシリコン領域２１４ａａ、２１４ｂ
ａ、低濃度ポリシリコン領域２１４ｃａは負荷用ＴＦＴ
ＴＬ１を構成し、ＴＦＴのゲート電極２１１ｂ、ＴＦ
Ｔのゲート酸化膜２１２、高濃度Ｐ型ポリシリコン領域
２１４ａｂ、２１４ｂｂ、低濃度ポリシリコン領域２１
４ｃｂは負荷用ＴＦＴＴＬ２を構成している。高濃度
Ｐ型ポリシリコン領域２１４ａａとＴＦＴのゲート電極
２１１ｂは接続孔２１３ａを介して接続し、ＴＦＴのゲ
ート電極２１１ｂ、ゲート電極２０４ａｂ、Ｎ型拡散層
２０６ｂａは接続孔２０９ａにおいてシリサイド層２１
０によって互いに接続して、ノードＮ１を構成してい
る。また高濃度Ｐ型ポリシリコン領域２１４ａｂとＴＦ
Ｔのゲート電極２１１ａは接続孔２１３ｂを介して接続
し、ＴＦＴのゲート電極２１１ａ、ゲート電極２０４ａ
ａ、Ｎ型拡散層２０６ｂｂは接続孔２０９ｂにおいてシ
リサイド層２１０によって互いに接続して、ノードＮ２
を構成している。上記高濃度ポリシリコン領域２１４ａ
ａ、２１４ｂａ、２１４ａｂ、２１４ｂｂ、低濃度ポリ
シリコン領域２１４ｃａ、２１４ｃｂを含めてＴＦＴの
ゲート酸化膜２１２の表面は、平坦な表面を有し、少な
くとも底面が酸化膜からなる層間膜２１５により覆われ
ている。この層間膜２１５は、例えば膜厚１００ｎｍ程
度の酸化膜を下層に有し、ＢＰＳＧ膜を上層に有する積
層膜からなり、高濃度ポリシリコン領域２１４ａａ等の
上での層間膜２１５の膜厚は２００ｎｍ程度である。層
間膜２１５にはそれぞれＮ型拡散層２０６ａａ、２０６
ａｂ上に達する第１の接地コンタクトである接続孔２１
６ａ及び第２の接地コンタクトである接続孔２１６ｂが
設けられている。Ｎ型拡散層２０６ａａ、２０６ａｂは
これらの接続孔２１６ａ、２１６ｂを介して、層間膜２
１５の表面に設けられた接地配線２１７に接続されてい
る。この接地配線２１７は、例えば２００ｎｍ程度の膜
厚のタングステン膜からなり、接地ＧＮＤに接続されて
いる。

【００４０】接地配線２１７を含めて層間膜２１５の表
面上は、平坦な表面を有する層間膜２１８によって覆わ
れている。この層間膜２１８は、例えばプラズマ酸化膜
等からなる。接地線２１７上での層間膜の膜厚は２００
ｎｍ程度である。

【００４１】上記層間膜２１８、２１５、ＴＦＴのゲー
ト酸化膜２１２、層間膜２０８を貫通し、Ｎ型拡散層２
０６ｃａ上に達する第１のビットコンタクトである接続
孔２１９ａが開孔しており、層間膜２１８、２１５、Ｔ
ＦＴのゲート酸化膜２１２、層間膜２０８を貫通し、Ｎ
型拡散層２０６ｃｂ上に達する第２のビットコンタクト
である接続孔２１９ｂが開孔している。接続孔２１９
ａ、２１９ｂの内部は例えばタングステン等からなる金
属プラグ２２０ａ、２２０ｂによって満たされている。
層間膜２１８上に設けられた一対のビット線となる金属
配線２２１ａ（ＢＬ１）及び金属配線２２１ｂ（ＢＬ
２）は、接続孔２１９ａ及び２１９ｂを介して、それぞ
れＮ型拡散層２０６ｃａ、２０６ｃｂに接続されてい
る。図５を参照して本発明の実施形態２に係るＳＲＡＭ
メモリセルの製造方法を説明する。

【００４２】まず図５（ａ）に示すように、Ｐ型シリコ
ン基板２０１表面の素子分離領域には、選択酸化等によ
り膜厚４００ｎｍ前後のフィールド２０２を形成し、素
子形成領域には熱酸化等により１０ｎｍ前後の膜厚を有
するゲート酸化膜２０３を形成する。次に例えばＬＰＣ
ＶＤ法とイオン注入法により膜厚３００ｎｍ程度のＮ型
ポリシリコン膜を全面に形成し、異方性ドライエッチン
グによりパターニングされ、ゲート電極２０４ａａ、２
０４ｂａ、２０４ａｂ、２０４ｂｂを形成する。

【００４３】ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄＤ
ｒａｉｎ）構造形成のため、フィールド２０２とゲート
電極２０４ａａ等をマスクにしたリンあるいはヒ素のイ
オン注入を２Ｅ１３ｃｍ^-2程度のドースで行った後、全
面に１００ｎｍ程度の酸化膜を例えばＬＰＣＶＤ法によ
り成長し、異方性ドライエッチングによりエッチングす
ることにより、ゲート電極２０４ａａ等の側面にサイド
ウォール２０５を形成する。このときＮ型拡散層２０６
ａａ等とゲート電極２０４ａａ等の上面はシリコンが露
出した状態となる。続いてフィールド２０２とゲート電
極２０４ａａ、２０４ｂａ、２０４ａｂ、２０４ｂｂと
サイドウォール２０５をマスクにしたヒ素のイオン注入
を５Ｅ１５ｃｍ^-2程度のドースで行うことにより、Ｐ型
シリコン基板２０１の表面には１０²⁰〜１０²¹ｃｍ^-3程
度の濃度を有するＮ型拡散層２０６ａａ、２０６ｂａ、
２０６ｃａ、２０６ａｂ、２０６ｂｂ、２０６ｃｂを形
成する。次いで全面にチタン等の金属層を全面にスパッ
タリング法等により堆積し、７００℃いかの急速熱処理
により、シリコンと接触する金属層をシリサイド化しシ
リサイド層２０７を形成する。アンモニア＋過酸化水素
溶液等により未反応金属層をエッチングした後、前述の
急速熱処理よりも高い温度（８００℃以上）の急速熱処
理を行い、シリサイド層２０７の抵抗を低下させる。

【００４４】次に、例えばＬＰＣＶＤ法及び化学的機械
研磨法（ＣＭＰ）等により、平坦な表面を有し、少なく
とも底面と上面が酸化膜からなる層間膜２０８を全面に
形成する。この層間膜２０８は例えば次のように形成す
る。常圧ＣＶＤ法等により膜厚１００ｎｍ程度の酸化膜
を全面に形成し、続いて常圧ＣＶＤ法等により膜厚６０
０ｎｍ程度のＢＰＳＧ膜を形成する。例えば８００℃程
度での熱処理を行った後、ＣＭＰ等により表面を平坦化
する。さらに常圧ＣＶＤ法等により膜厚１００ｎｍ程度
の酸化膜を全面に形成する。

【００４５】層間膜２０８には、異方性ドライエッチン
グにより、Ｎ型拡散層２０６ｂａ及びゲート電極２０４
ａｂに達する接続孔２０９ａ、Ｎ型拡散層２０６ｂｂ及
びゲート電極２０４ａａに達する接続孔２０９ｂを形成
する。ここで接続孔２０９ａ等の内部においてゲート電
極２０４ａｂ等の側面にサイドウォールが残らないよう
にオーバーエッチングを行う。Ｎ型拡散層上、ゲート電
極上のシリサイド層２０７はエッチングにより除去され
てもよいし、酸化膜／シリサイドのエッチング選択比が
高いエッチングによりシリサイド層２０７でエッチング
がストップするようにしてもよい。続いて全面にチタン
等の金属層を全面にスパッタリング法等により堆積し、
７００℃以下の急速熱処理により、シリコンと接触する
金属層をシリサイド化し、接続孔２０９ａ内部において
Ｎ型拡散層２０６ｂａの上面、ゲート電極２０４ａｂの
上面及び側面にシリサイド層２１０を形成する。アンモ
ニア＋過酸化水素溶液等により未反応金属層をエッチン
グした後、前述の急速熱処理よりも高い温度（８００℃
以上）の急速熱処理を行い、シリサイド層２１０の抵抗
を低下させる。次に図５（ｂ）に示すように、シリサイ
ド層２１０を含めて層間膜２０８の表面には、全面に５
０〜１００ｎｍ程度の膜厚を有するポリシリコン層をＬ
ＰＣＶＤ法等によって形成する。このとき、ポリシリコ
ン層の成長時に成長ガスが分解してできる活性なシリコ
ンとシリサイド層が反応するのを防ぐため、アンモニア
プラズマ中で処理を行い、シリサイド層２１０の表面に
窒化物を形成してもよい。Ｎ型不純物がイオン注入法等
により１Ｅ１３〜１Ｅ１５ｃｍ^-2程度のドースで導入さ
れ、さらに異方性ドライエッチングによりパターニング
されることで、ＴＦＴのゲート電極２１１ａ、２１１ｂ
を形成する。

【００４６】次いで全面にＬＰＣＶＤ法により厚さ５〜
２０ｎｍのＴＦＴのゲート酸化膜２１２を形成し、異方
性ドライエッチングによりＴＦＴのゲート酸化膜２１２
にＴＦＴのゲート電極２１１ｂに達する接続孔２１３
ａ、ＴＦＴのゲート電極２１１ａに達する接続孔２１３
ｂを開孔する。

【００４７】次に図５（ｃ）に示すように、全面にＬＰ
ＣＶＤ法により１０〜１００ｎｍのアモルファスシリコ
ンを成長、６００℃程度の温度で結晶化し、ポリシリコ
ン膜とした後、１Ｅ１２〜１Ｅ１３ｃｍ^-2のドースでＮ
型不純物をイオン注入し、異方性ドライエッチングによ
りパターニングし、低濃度ポリシリコン領域２１４ａ、
２１４ｂを形成する。

【００４８】そして図５（ｄ）に示すように、フォトレ
ジスト２２２をマスクとして、ボロンまたはＢＦ２イオ
ンが１Ｅ１４〜１Ｅ１５ｃｍ^-2程度のドースで注入さ
れ、高濃度Ｐ型ポリシリコン領域２１４ａａ、２１４ｂ
ａ、２１４ａｂ、２１４ｂｂを形成すると共に、フォト
レジスト２２２で覆われた領域に低濃度ポリシリコン領
域２１４ｃａ、２１４ｃｂを残置する。その後は実施形
態１と同様にして層間膜２１５、接続孔２１６ａ、２１
６ｂ、接地配線２１７、層間膜２１８、接続孔２１９
ａ、２１９ｂ、金属プラグ２２０ａ、２２０ｂ、金属配
線２２１ａ、２２２ｂを形成し、本実施形態２のＳＲＡ
Ｍメモリセルを完成させる。

【００４９】このような構造、製造方法によれば、熱処
理を低温、短時間としたプロセスにおいてもノード・コ
ンタクト部における寄生抵抗の小さいＴＦＴ負荷型ＳＲ
ＡＭメモリセルを実現することができる。

【００５０】なお、実施形態１，２ではＴＦＴのゲート
電極がＴＦＴのチャネル領域よりも下部にある下部ゲー
ト型について示したが、ＴＦＴのゲート電極がＴＦＴの
チャネル領域の上部にある上部ゲート型についても適用
可能である。

【００５１】

【発明の効果】以上説明したように本発明によれば、ノ
ード・コンタクト内部に選択的に形成されたシリサイド
層により、駆動用ＭＯＳトランジスタのゲート電極とＮ
型拡散層を接続するようにし、その上に抵抗素子または
ＴＦＴ素子を形成するようにしているので、小メモリセ
ル面積が実現でき、サリサイデーションプロセスに対応
した、熱処理を低温、短時間としたプロセスを採用して
も、ゲート−拡散層間の寄生抵抗を低減し、高速動作を
可能とするメモリセルを実現することができる。

【００５２】事実、従来のメモリセルでは最低抵抗素子
の長さ分だけセル面積が増大するのに対し、本発明によ
ればそのようなオーバーヘッドがないため、セル面積が
３０％程度縮小できる。また、従来の技術に比べ本発明
ではゲート−拡散層間寄生抵抗を２桁以上低減できるの
で、ＲＣ遅延は２桁以上改善される。

【図面の簡単な説明】

【図１】（ａ），（ｂ）は、本発明の実施形態１を示す
平面図、（ｃ）は、（ａ）及び（ｂ）のＡ−Ａ’線断面
図である。

【図２】本発明の実施形態１に係る半導体装置の製造方
法を工程順に示す断面図である。

【図３】（ａ），（ｂ）は、本発明の実施形態２を示す
平面図、（ｃ）は、（ａ）及び（ｂ）のＡ−Ａ’線断面
図である。

【図４】負荷素子としてＰチャネルトランジスタを有す
るＳＲＡＭメモリセルの等価回路図である。

【図５】本発明の実施形態２に係る半導体装置の製造方
法を工程順に示す断面図である。

【図６】負荷素子として高抵抗負荷を有するＳＲＡＭメ
モリセルの等価回路図である。

【図７】従来の技術の製造方法を示す断面図である。

【図８】従来の技術の問題点を示す断面図である。

【図９】従来例を示す断面図である。

【符号の説明】

１０１、２０１Ｐ型シリコン基板１０２、２０２、３０２フィールド１０３、２０３、
３０３ゲート酸化膜１０４ａａ、１０４ｂａ、１０４ａｂ、１０４ｂｂ、２
０４ａａ、２０４ｂａ、２０４ａｂ、２０４ｂｂ、３０
４ａａ、３０４ａｂ、３０４ｂゲート電極１０５、２０５サイドウォール１０６ａａ、１０６ｂａ、１０６ｃａ、１０６ａｂ、１
０６ｂｂ、１０６ｃｂ、２０６ａａ、２０６ｂａ、２０
６ｃａ、２０６ａｂ、２０６ｂｂ、２０６ｃｂ、３０６
ａ、３０６ｂａ、３０６ｂｂ、３０６ｃ、３０６ｄａ、
３０６ｄｂＮ型拡散層１０７、１１０、２０７、２１０、３０７シリサイド
層１０８、１１２、１１５、２０８、２１５、２１８、３
０８層間膜１０９ａ、１０９ｂ、１１３ａ、１１３ｂ、１１６ａ、
１１６ｂ、２０９ａ、２０９ｂ、２１３ａ、２１３ｂ、
２１６ａ、２１６ｂ、２１９ａ、２１９ｂ、３０９ａ
ａ、３０９ａｂ、３０９ｂａ、３０９ｂｂ、３０９ｃ
接続孔１１１ａａ、１１１ｂａ、１１１ａｂ、１１１ｂｂ、３
１２高濃度ポリシリコン領域１１１、１１１ｃａ、１１１ｃｄ、２１４ａ、２１４ａ
ａ、２１４ｂａ、２１４ａｂ、２１４ｂｂ、３１３低
濃度ポリシリコン領域１１４、２１７接地配線１１７ａ、１１７ｂ、２２０ａ、２２０ｂ金属プラグ１１８ａ、１１８ｂ、２２１ａ、２２１ｂ、３１０金
属配線１１９、２２２フォトレジスト２１１ａ、２１１ｂＴＦＴのゲート電極２１２ＴＦＴのゲート酸化膜２１４ａａ、２１４ｂａ、２１４ａｂ、２１４ｂｂ高
濃度Ｐ型ポリシリコン領域３０１Ｐウェル３０５酸化膜３０４ａｅ電源配線３１１Ｎ^- 領域ＴＤ１、ＴＤ２駆動用ＭＯＳトランジスタＴＡ１、ＴＡ２転送用ＭＯＳトランジスタＨＲ１、ＨＲ２高抵抗負荷ＴＬ１、ＴＬ２負荷用ＴＦＴＧＮＤ接地Ｖｃｃ電源Ｎ１、Ｎ２ノードＷＬワード線ＢＬ１、ＢＬ２ビット線

Claims

【特許請求の範囲】

【請求項１】スタティックランダムアクセスメモリセ
ルの構造を有する半導体記憶装置であって、スタティッ
クランダムアクセスメモリセルは、半導体基板の表面部
に選択的に形成されたソース・ドレイン領域を有する第
１の駆動用ＭＯＳトランジスタ及び、第２の駆動用ＭＯ
Ｓトランジスタと、前記第１の駆動用ＭＯＳトランジス
タのドレイン領域に接続された第１の転送用ＭＯＳトラ
ンジスタと、前記第２の駆動用ＭＯＳトランジスタのド
レイン領域に接続された第２の転送用トランジスタと、
第１及び第２の負荷素子とを含むものであり、前記第１
及び第２の駆動用ＭＯＳトランジスタのソース及びドレ
イン領域、ゲート電極、前記第１及び第２の転送用ＭＯ
Ｓトランジスタのソース及びドレイン領域、ゲート電極
の上面には、選択的に金属シリサイド層が形成されてお
り、前記各トランジスタを覆う前記層間絶縁膜には、第
１及び第２の接続孔が開孔されており、前記第１の接続
孔は、前記第１の駆動用ＭＯＳトランジスタのドレイン
領域及び前記第２の駆動用ＭＯＳトランジスタのゲート
電極上に開孔されており、前記第２の接続孔は、前記第
２の駆動用ＭＯＳトランジスタのドレイン領域及び前記
第１の駆動用ＭＯＳトランジスタのゲート電極上に開孔
されており、前記第１の駆動用ＮチャネルＭＯＳトラン
ジスタのドレイン領域と前記第２の駆動用ＭＯＳトラン
ジスタのゲート電極とは、前記第１の接続孔の内部に選
択的に形成された金属シリサイド層によって互いに接続
され、その上には前記第１の負荷素子の一部となる非単
結晶シリコン系薄膜が形成されており、前記第２の駆動
用ＭＯＳトランジスタのドレイン領域及び前記第１の駆
動用ＭＯＳトランジスタのゲート電極とは、前記第２の
接続孔の内部に選択的に形成された金属シリサイド層に
よって互いに接続され、その上には前記第２の負荷素子
の一部となる多結晶薄膜が形成されているものであるこ
とを特徴とする半導体記憶装置。
【請求項２】ＭＯＳトランジスタ形成工程と、絶縁膜
サイドウォール形成工程と、第１の金属シリサイド層形
成工程と、接続孔形成工程と、第２の金属シリサイド層
形成工程と、負荷素子形成工程とを有する半導体記憶装
置の製造方法であって、ＭＯＳトランジスタ形成工程
は、半導体基板の表面部に、第１の駆動用ＭＯＳトラン
ジスタと、第１の転送用ＭＯＳトランジスタと、第２の
駆動用ＭＯＳトランジスタと、第２の転送用ＭＯＳトラ
ンジスタとを形成する処理であり、絶縁膜サイドウォー
ル形成工程は、前記各ＭＯＳトランジスタのゲート電極
の側面に絶縁膜サイドウォールを形成する処理であり、
第１の金属シリサイド層形成工程は、基板全面に第１の
金属層を形成した後、熱処理により前記ドレイン領域、
ソース領域、及びゲート電極の上面に選択的に第１の金
属シリサイド層を形成する処理であり、接続孔形成工程
は、前記第１の金属層のうち未反応の層を除去した後、
基板全面に層間絶縁膜を形成し、前記層間絶縁膜を選択
的にエッチングして、前記第１のドレイン領域及び前記
第３のゲート電極に達する第１の接続孔、前記第３のド
レイン領域及び前記第１のゲート電極に達する第２の接
続孔を、各接続孔の内部において各ゲート電極の側面に
絶縁膜のサイドウォールが残らないように形成する処理
であり、第２の金属シリサイド層形成工程は、基板全面
に第２の金属層を形成した後、熱処理により各接続孔の
底部において前記ドレイン領域、ゲート電極の上面、及
びゲート電極の側面に選択的に第２の金属シリサイド層
を形成する処理であり、負荷素子形成工程は、前記第２
の金属層のうち未反応の層を除去した後、基板全面に多
結晶薄膜を形成し、前記多結晶薄膜を構成要素とする負
荷素子を形成する処理であることを特徴とする半導体記
憶装置の製造方法。
【請求項３】前記第２の金属層のうち未反応の層を除
去する工程と、負荷素子形成工程との間に、前記第２の
金属シリサイド層表面をアンモニアプラズマ中で処理
し、窒化させた膜を形成する工程を有することを特徴と
する請求項２に記載の半導体記憶装置の製造方法。