JP2001189381A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2001189381A
JP2001189381A JP37163599A JP37163599A JP2001189381A JP 2001189381 A JP2001189381 A JP 2001189381A JP 37163599 A JP37163599 A JP 37163599A JP 37163599 A JP37163599 A JP 37163599A JP 2001189381 A JP2001189381 A JP 2001189381A
Authority
JP
Japan
Prior art keywords
film
sputtering
temperature
contact hole
aluminum alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP37163599A
Other languages
English (en)
Inventor
Yasunori Inoue
恭典 井上
Hidetaka Nishimura
英孝 西村
Naoteru Matsubara
直輝 松原
Hideki Mizuhara
秀樹 水原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP37163599A priority Critical patent/JP2001189381A/ja
Priority to TW089125947A priority patent/TW471129B/zh
Priority to KR1020000081646A priority patent/KR20010062679A/ko
Priority to US09/748,230 priority patent/US6617240B2/en
Publication of JP2001189381A publication Critical patent/JP2001189381A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 高温スパッタ法を用いて、微細なコンタクト
ホールにアルミニウム合金膜を形成する際に、良好なコ
ンタクトを形成する半導体装置の製造方法を提供するこ
と。 【解決手段】 層間絶縁膜に形成されたコンタクトホー
ル９に、高温スパッタ法を用いて、アルミニウム合金膜
１２を埋め込む際に、前記層間絶縁膜にイオン注入した
改質ＳＯＧ膜７を用いること、スパッタリングする前に
スパッタリング温度以上の温度で熱処理を行うこと、低
温でスパッタリングした後に高温でスパッタリングする
ことにより、アルミニウム合金膜１２の埋め込み特性が
向上し、微細なコンタクトホールにおいてもボイドを発
生することなくアルミニウム合金膜１２を埋め込むこと
ができるようになる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に係り、詳しくは、基板上に層間絶縁膜と配線を形
成する技術に関する。
【０００２】
【従来の技術】近年、高集積半導体装置に採用されてい
る多層配線では、配線間コンタクト（ビアコンタクト）
の低抵抗化及び配線の信頼性の向上が求められている。
しかも、半導体装置の高集積化はますます進んでおり、
コンタクトホール（ビアホールも同義とする）の径を小
さくすることが求められている。しかしながら、コンタ
クトホールの径を小さくすると、コンタクトホール内に
十分な厚さの配線材料を堆積させるのが難しくなる。
【０００３】配線材料を埋め込む方法の一つとして、高
温スパッタ法が従来から用いられてきた。高温スパッタ
法では、ウエハを高温に加熱しながら配線材料をスパッ
タすることでコンタクトホールの埋め込みと配線の形成
を一度の工程で行なうことができるので、半導体装置の
製造工程を短縮し、製造コストを抑制することができ
る。配線材料にはアルミニウム合金が最も一般的に用い
られている。
【０００４】
【発明が解決しようとする課題】従来例のような多層配
線形成技術においては、半導体装置の高集積化にともな
いコンタクトホール径が縮小されるにしたがって、通常
の高温スパッタ法では、コンタクトホールを埋め込むこ
とができなくなり、良好な電気特性が得られなくなる問
題がある。これは、高温スパッタ時に層間絶縁膜から脱
ガスするので、コンタクトホール内の圧力が増加し、ア
ルミニウム合金のフロー特性を阻害するからである。
【０００５】本発明は、このような実状に鑑みてなされ
たものであり、その目的とするところは、コンタクト径
の小さなコンタクトホールにおいても、良好な埋め込み
特性を達成し、コンタクトの電気特性を良好にすること
を目的とする。
【０００６】
【課題を解決するための手段】請求項１に記載の半導体
装置の製造方法は、層間絶縁膜に形成したコンタクトホ
ール内に、スパッタ法を用いて第１の導電部材を形成す
る前に、層間絶縁膜からの脱ガスが可能な温度で熱処理
することを特徴とする。また、請求項２に記載の半導体
装置の製造方法は、前記層間絶縁膜に形成した前記コン
タクトホール内に、スパッタ法を用いて前記第１の導電
部材を形成する前に、スパッタ温度以上の温度で熱処理
することを特徴とする。
【０００７】即ち、層間絶縁膜中に残留する水分及び水
酸基が、高温スパッタ時に脱ガスしないように、あらか
じめ高温の熱処理で除去（脱ガス）しておくことによ
り、前記第１の導電部材のコンタクトホールに対する埋
め込み特性が向上するので、コンタクトの電気特性を良
好にすることができる。請求項３に記載の半導体装置の
製造方法は、前記熱処理を行った後、前記コンタクトホ
ール内にチタンを含む第２の導電部材を形成し、その
後、スパッタ法を用いて前記第１の導電部材を形成する
ことを特徴とする。
【０００８】また、請求項４に記載の半導体装置の製造
方法は、前記第１の導電部材を形成するためのスパッタ
を、まず低温で行い、その後、高温に変えて行うことを
特徴とする。即ち、前記第１の導電部材を形成する前に
チタンを含む前記第２の導電部材を形成することによ
り、前記第１の導電材料のぬれ性が向上する。また、先
に前記第１の導電部材を低温でスパッタリングすること
により、前記第１の導電部材のぬれ性が向上する。よっ
て、前記第１の導電部材のコンタクトホールに対する埋
め込み特性が向上するので、コンタクトの電気特性を良
好にすることができる。
【０００９】請求項５に記載の半導体装置の製造方法
は、前記層間絶縁膜の少なくとも一部に有機ＳＯＧ膜を
用いることを特徴とする。即ち、層間絶縁膜の平坦性が
向上するので、上部に形成される前記第１の導電部材の
断線を防止することができる。請求項６に記載の半導体
装置の製造方法は、前記有機ＳＯＧ膜に、不純物を導入
する工程を含むことを特徴とする。
【００１０】即ち、不純物を導入した有機ＳＯＧ膜は、
高温に保持しても膜中からの水分及び水酸基の脱ガスが
少ないので、前記第１の導電部材のコンタクトホールに
対する埋め込み特性が向上し、コンタクトの電気特性を
良好にすることができる。
【００１１】
【発明の実施の形態】本発明を具体化した第１の実施形
態の製造方法を図１〜図２に従って説明する。 工程１（図１ａ参照）：（１００）ｐ型（又はｎ型）単
結晶シリコン基板１の上にゲート絶縁膜２（膜厚：４ｎ
ｍ）及びゲート電極３（膜厚：２００ｎｍ）を形成す
る。そして、ゲート絶縁膜２及びゲート電極３をマスク
とするイオン注入法を用いて基板１にｎ型（又はｐ型）
不純物をドープすることにより、ソース・ドレイン領域
１Ａを自己整合的に形成してＭＯＳトランジスタを完成
する。また、ゲート絶縁膜２及びゲート電極３に対し
て、サイドウォール絶縁膜４を形成する。
【００１２】工程２（図１ｂ参照）：プラズマＣＶＤ法
を用いて、デバイスの全面にシリコン酸化膜５（膜厚：
５００ｎｍ）を形成する。尚、このプラズマＣＶＤ法で
用いるガスは、モノシランと亜酸化窒素（ＳｉＨ4＋Ｎ2
Ｏ）、モノシランと酸素（ＳｉＨ4＋Ｏ2）、ＴＥＯＳ
（Tetra-ethoxy-silane）と酸素（ＴＥＯＳ＋Ｏ2）など
であり、成膜温度は３００〜９００℃である。
【００１３】工程３（図１ｃ参照）：シリコン酸化膜５
の上に有機ＳＯＧ膜６を形成する。有機ＳＯＧ膜６の組
成は［ＣＨ3Ｓｉ（ＯＨ）3］で、その膜厚は４００ｎｍ
である。その形成方法は、まず、前記組成のシリコン化
合物のアルコール系溶液（例えば、ＩＰＡ＋アセトン）
を基板１の上に滴下して基板を回転速度：５４００rpm
で２０秒間回転させ、この溶液の被膜を基板１の上に形
成する。このとき、そのアルコール系溶液の被膜は、基
板１の上の段差に対して、その凹部には厚く、その凸部
には薄く、段差を緩和するように形成される。その結
果、アルコール系溶液の被膜の表面は平坦化される。
【００１４】次に、窒素雰囲気中において、１００℃で
１分間、２００℃で１分間、３００℃で１分間、２２℃
で１分間、３００℃で３０分間、順次熱処理が施される
と、アルコール系が蒸発すると共に重合反応が進行し
て、表面が平坦な有機ＳＯＧ膜６が形成される。 工程４（図１ｄ参照）：イオン注入法を用いて、アルゴ
ンイオン（Ａｒ+）を加速エネルギー ：１４０keV、ド
ーズ量：１×１０15atoms／cm2の条件で有機ＳＯＧ膜６
にドープすることで、有機成分を分解させると共に、膜
中に含まれる水分及び水酸基を減少させる。その結果、
有機ＳＯＧ膜６は、有機成分が含まれず、水分及び水酸
基が僅かしか含まれないＳＯＧ膜（以下、改質ＳＯＧ膜
という）７に変えられる。尚、改質ＳＯＧ膜７が本発明
における「層間絶縁膜」に相当する。
【００１５】工程５（図１ｅ参照）：プラズマＣＶＤ法
を用いて、改質ＳＯＧ膜７の上にシリコン酸化膜８（膜
厚：２００ｎｍ）を形成する。シリコン酸化膜８の形成
条件はシリコン酸化膜５と同じである。 工程６（図２ａ参照）：四フッ化炭素と水素の混合ガス
系をエッチングガスとして用いる異方性エッチングを行
い、ソース・ドレイン領域４の上の各膜５，７，８にコ
ンタクトホール９を形成する。
【００１６】工程７（図２ｂ参照）：真空チャンバ内で
熱処理することにより、前記コンタクトホール９内に露
出する改質ＳＯＧ膜７中に僅かに含まれている水分及び
水酸基を除去する（脱ガスする）。熱処理の条件として
は、温度：４５０℃が適当であるが、温度は４００℃〜
５００℃の範囲で適宜調整可能である。但し、この時の
温度は、後述するスパッタの温度以上にする。
【００１７】そして、マグネトロンスパッタ法を用い、
前記コンタクトホール９内を含む前記シリコン酸化膜８
の上に、チタン薄膜１０（膜厚：３０ｎｍ）と窒化チタ
ン薄膜１１（膜厚：５０ｎｍ）を形成する。ここで、チ
タン薄膜１０および窒化チタン膜１１を形成することに
より、後述するスパッタ時のぬれ性が向上し、良好にコ
ンタクトホール内にアルミニウム合金膜１２を埋め込む
ことができる。尚、チタン薄膜１０と窒化チタン薄膜１
１のスパッタ温度は、約１００℃であり、上記脱ガスの
ための熱処理とは異なり、改質ＳＯＧ膜から水分及び水
酸基を除去できるほどではない。尚、チタン薄膜１０及
び窒化チタン薄膜１１が本発明における「第２の導電部
材」に相当する。
【００１８】工程８（図２ｃ参照）：スパッタ法を用
い、前記コンタクトホール９内を含む前記窒化チタン膜
１１の上に、アルミニウム合金膜１２（膜厚：７００ｎ
ｍ）を形成することにより、アルミニウム合金膜１２を
コンタクトホール９に充填する。この時のスパッタの条
件としては、まず低温（０〜１５０℃）で２００ｎｍを
成膜した後に、スパッタ温度を高温（４００℃〜４７５
℃）に変えて、残りのアルミニウム合金膜を成膜する。
ここで、Ａｌスパッタを低温と高温の２段階に分けて成
膜するのは、はじめから高温で成膜するとＴｉとＡｌが
一気に反応し、Ｔｉのぬれ性向上の効果が失われるから
である。尚、アルミニウム合金膜１２が本発明における
「第１の導電部材」に相当する。
【００１９】工程９（図２ｄ参照）：マグネトロンスパ
ッタ法を用いて、前記Ａｌ合金膜１１の上に、Ｔｉ膜
（膜厚５０ｎｍ）及びＴｉＮ膜（膜厚２０ｎｍ）を順次
下から形成する。そして、通常のリソグラフィ技術、ド
ライエッチング技術（ＲＩＥ法等）により、レジスト
（図示略）塗布、露光、エッチング作業を経て、アルミ
合金膜、Ｔｉ膜及びＴｉＮ膜を所定形状にパターニング
して、上層金属配線１３を形成する。
【００２０】このように本実施形態においては、以下の
とおりの作用効果を奏する。 （１）コンタクトホール９内の改質ＳＯＧ膜７は、有機
ＳＯＧ膜６と比較して、膜中の水分及び水酸基が少ない
ので、高温に晒しても膜中からの水分及び水酸基の脱ガ
スは少ないが、本実施形態ではスパッタの前にスパッタ
温度より高い温度で熱処理することにより、改質ＳＯＧ
７からの僅かな水分及び水酸基を脱ガスさせる。その結
果、スパッタ法によりアルミニウム合金１２を埋め込む
際に、コンタクトホール９内からの脱ガスがほとんどな
いので、埋め込み特性が向上し、コンタクトホール９内
にアルミニウム合金１２を良好に形成することができ、
コンタクトの電気特性を良好にすることができる。
【００２１】（２）アルミニウム合金１２のスパッタの
際、まず低温で成膜することにより、ＴｉとＡｌの急激
な反応を避け、Ｔｉのぬれ性効果を維持することができ
る。従って、スパッタ法によりアルミニウム合金１２を
埋め込む際に、ＴｉとＡｌ界面のぬれ性が良好に保たれ
ているので、埋め込み特性が向上し、コンタクトホール
９内にアルミニウム合金１２を良好に形成することがで
きる。その結果、コンタクトの電気特性を良好にするこ
とができる。
【００２２】（３）改質ＳＯＧ膜７には有機成分が含ま
れていないため、コンタクトホール９を形成するための
エッチングを、四フッ化炭素と水素の混合ガス系の雰囲
気中で行うことができる。そのため、このエッチングに
おいて、エッチングマスクとしてフォトレジストを用い
た場合でも、そのフォトレジストが侵されることはな
く、そのフォトレジストでマスクされている改質ＳＯＧ
膜７がエッチングされることもない。従って、微細なコ
ンタクトホール９を正確に形成することができる。
【００２３】（４）改質ＳＯＧ膜７には有機成分が含ま
れていないため、改質ＳＯＧ膜７のエッチングレートは
各シリコン酸化膜５，８と同じになる上に、エッチング
マスクとして用いたフォトレジストを除去する際のアッ
シング処理時に改質ＳＯＧ膜７が収縮することはない。
そのため、改質ＳＯＧ膜７にクラックが生じることはな
く、コンタクトホール９を形成する際にリセスが発生す
ることはない。従って、高温スパッタ法を用いて、コン
タクトホール９内にアルミニウム合金１１を良好に形成
することができる。その結果、コンタクトの電気特性を
良好にすることができる。
【００２４】尚、図３は、改質ＳＯＧ膜７を窒素雰囲気
で３０分間の熱処理を施し、ＴＤＳ法(Thermal Desorpt
ion Spectroscopy)により評価した結果を示している。
イオンの注入条件は、ドーズ量：１×１０15atoms/c
m2、加速エネルギー：１４０KeVである。 改質ＳＯＧ
膜７は、有機ＳＯＧ膜６と比較したところ、Ｈ2Ｏ(m/e=
18)の相対強度が、１／１０となる。この結果は、コン
タクトホールに配線材料を埋め込む際に、コンタクトホ
ールからの脱ガスが低減することを示している。
【００２５】本発明は、上記実施形態に限定されるもの
ではなく、以下のように実施しても同様の作用効果を得
ることができる。 １）工程７において、熱処理の温度は、工程８における
高温スパッタの温度よりも低い温度を用いても良く、要
は、改質ＳＯＧ膜７から少しでも脱ガスできる温度（本
実施形態では４００℃以上）であれば、工程８における
高温スパッタ時の脱ガスを抑制することができる。
【００２６】２）有機ＳＯＧ膜６に代えて、ポリイミド
やシロキサン編成されたポリイミドなどを用いる。 ３）各シリコン酸化膜５，８をプラズマＣＶＤ法以外の
方法（常圧ＣＶＤ法、減圧ＣＶＤ法、ＥＣＲプラズマＣ
ＶＤ法、光励起ＣＶＤ法、ＴＥＯＳ−ＣＶＤ法、ＰＶＤ
法など）によって形成されたシリコン酸化膜を用いる。
この場合、常圧ＣＶＤ法で用いられるガスはモノシラン
と酸素（ＳｉＨ4＋Ｏ2）であり、成膜温度は４００℃以
下である。また、減圧ＣＶＤ法で用いられるガスはモノ
シランと亜酸化窒素（ＳｉＨ4＋Ｎ2Ｏ）であり、成膜温
度は９００℃以下である。
【００２７】４）各シリコン酸化膜５，８を、水分及び
水酸基を遮断する性質に加えて機械的強度が高い性質を
持つ他の絶縁膜（シリコン窒化膜、シリケートガラス
膜、ＢＰＳＧ（Borophosphosilicate glass）膜など）
に置き代える。その絶縁膜はＣＶＤ法やＰＶＤ法などど
のような方法によって形成してもよい。 ５）アルミニウム合金膜１２に代えて、アルミ以外の導
電材料（銅、金、銀、窒化チタン（ＴｉＮ）、タングス
テンチタン（ＴｉＷ）などの合金）及びそれらの積層構
造を用いる。
【００２８】６）改質ＳＯＧ膜７に熱処理を施す。この
場合、改質ＳＯＧ膜７中のダングリングボンドが少なく
なるため、吸湿性が更に小さくなり、水分の透過も更に
少なくなる。 ７）上記実施形態では、有機ＳＯＧ膜６に注入するイオ
ンとしてアルゴンイオンを用いたが、結果として有機Ｓ
ＯＧ膜６を改質するものであればどのようなイオンを用
いてもよい。
【００２９】具体的には、アルゴンイオン、ボロンイオ
ン、窒素イオンがもっとも適している。また、これら以
外にも以下に示すイオンも十分に効果が期待できる。 アルゴン以外の不活性ガスイオン（ヘリウムイオ
ン、ネオンイオン、クリプトンイオン、キセノンイオ
ン、ラドンイオン）。不活性ガスは有機ＳＯＧ膜６と反
応しないため、イオン注入によって悪影響が生じる恐れ
が全くない。
【００３０】 ボロン及び窒素以外のIII b,IV b,Ｖ
b,VI b,VII bの各族の元素単体イオン及びそれらの化合
物イオン。特に、酸素、アルミ、イオウ、塩素、ガリウ
ム、ゲルマニウム、ヒ素、セレン、臭素、アンチモン、
ヨウ素、インジウム、スズ、テルル、鉛、ビスマスの元
素単体イオン及びそれらの化合物イオン。この中で、金
属元素イオンについては、イオン注入後の有機ＳＯＧ膜
６の誘電率が低下する可能性があるが、その量はごく僅
かであるため、特に高い誘電率の層間絶縁膜が要求され
る場合以外には実用上問題ない。
【００３１】 IV a族,Ｖ a族の元素単体イオン及び
それらの化合物イオン。特に、チタン、バナジウム、ニ
オブ、ハフニウム、タンタルの元素単体イオン及びそれ
らの化合物イオン。IV a族,Ｖ a族の元素の酸化物は誘
電率が高いため、イオン注入後の有機ＳＯＧ膜６の誘電
率を高くすることができる。 各イオンを複数種類組み合わせて用いる。この場
合、各イオンの相乗作用により更に優れた効果を得るこ
とができる。
【００３２】８）上記実施形態では、有機ＳＯＧ膜６に
イオンを注入しているが、イオンに限らず、原子、分
子、粒子であればよい。（本発明ではこれらを総称して
不純物という。） ９）スパッタリングの方法として、マグネトロンスパッ
タリング以外に、ダイオードスパッタリング、高周波ス
パッタリング、四極スパッタリング等のようなものであ
ってもよい。
【００３３】１０）スパッタエッチングの方法として、
不活性ガスを用いる以外に、反応性ガス（例えばＣＣｌ
4、ＳＦ6）を用いた反応性イオンビームエッチング（Ｒ
ＩＢＥ、反応性イオンミリングとも呼ばれる）を用いて
もよい。 １１）窒化チタン薄膜１０を省略する。 １２）シリコン酸化膜８を省略する。
【００３４】１３）下層の導電部がソース・ドレイン領
域１Ａでなく、下層金属配線である。
【００３５】
【発明の効果】本発明にあっては、スパッタ法を用いて
アルミニウム合金を形成させる際において、コンタクト
ホール内の層間絶縁膜からの脱ガスを低減できるので、
アルミニウム合金の埋め込み特性が向上し、コンタクト
の電気特性を良好にすることができる。
【図面の簡単な説明】
【図１】 本発明を具体化した実施形態における半導体
装置の製造過程を示す概略断面図である。
【図２】 本発明を具体化した実施形態における半導体
装置の製造過程を示す概略断面図である。
【図３】 本発明の実施形態を説明するための特性図で
ある。
【符号の説明】
１ シリコン基板 １Ａ ソース・ドレイン領域 ２ ゲート絶縁膜 ３ ゲート電極 ４ サイドウォール絶縁膜 ５、８ シリコン酸化膜 ６ 有機ＳＯＧ膜 ７ 改質ＳＯＧ膜 ９ コンタクトホール １０ チタン薄膜 １１ 窒化チタン膜 １２ アルミニウム合金膜 １３ 上層金属配線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松原 直輝 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 水原 秀樹 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 Ｆターム(参考） 5F033 HH09 HH11 HH13 HH14 HH18 HH23 HH33 JJ09 JJ11 JJ13 JJ14 JJ18 JJ23 JJ33 MM08 NN06 PP15 PP18 QQ09 QQ16 QQ37 QQ60 QQ61 QQ62 QQ63 QQ64 QQ65 QQ66 QQ74 QQ85 RR04 RR09 RR22 RR23 RR25 SS01 SS02 SS04 SS07 SS12 SS13 SS14 SS15 SS22 TT04 XX02 XX03 XX17 5F058 AC02 AC03 AC10 AD09 AD10 AF04 AG01 AG04 AH02 AH05 BD01 BD04 BD06 BD07 BD19 BF03 BF04 BF05 BF07 BF09 BF11 BF23 BF25 BF29 BJ02 BJ05

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 層間絶縁膜に形成したコンタクトホール
    内に、スパッタ法を用いて第１の導電部材を形成する前
    に、層間絶縁膜からの脱ガスが可能な温度で熱処理する
    ことを特徴とした半導体装置の製造方法。
  2. 【請求項２】 前記層間絶縁膜に形成した前記コンタク
    トホール内に、スパッタ法を用いて前記第１の導電部材
    を形成する前に、スパッタ温度以上の温度で熱処理する
    ことを特徴とした半導体装置の製造方法。
  3. 【請求項３】 前記熱処理を行った後、前記コンタクト
    ホール内にチタンを含む第２の導電部材を形成し、その
    後、スパッタ法を用いて前記第１の導電部材を形成する
    ことを特徴とした請求項１又は２に記載の半導体装置の
    製造方法。
  4. 【請求項４】 前記第１の導電部材を形成するためのス
    パッタを、まず低温で行い、その後、高温に変えて行う
    ことを特徴とした請求項１又は２に記載の半導体装置の
    製造方法。
  5. 【請求項５】 前記層間絶縁膜の少なくとも一部に有機
    ＳＯＧ膜を用いることを特徴とした請求項１又は２に記
    載の半導体装置の製造方法。
  6. 【請求項６】 前記有機ＳＯＧ膜に、不純物を導入する
    工程を含むことを特徴とした請求項５に記載の半導体装
    置の製造方法。
JP37163599A 1999-12-27 1999-12-27 半導体装置の製造方法 Pending JP2001189381A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP37163599A JP2001189381A (ja) 1999-12-27 1999-12-27 半導体装置の製造方法
TW089125947A TW471129B (en) 1999-12-27 2000-12-06 Method for making a semiconductor device
KR1020000081646A KR20010062679A (ko) 1999-12-27 2000-12-26 반도체 장치의 제조 방법
US09/748,230 US6617240B2 (en) 1999-12-27 2000-12-27 Method of fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP37163599A JP2001189381A (ja) 1999-12-27 1999-12-27 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2001189381A true JP2001189381A (ja) 2001-07-10

Family

ID=18499047

Family Applications (1)

Application Number Title Priority Date Filing Date
JP37163599A Pending JP2001189381A (ja) 1999-12-27 1999-12-27 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US6617240B2 (ja)
JP (1) JP2001189381A (ja)
KR (1) KR20010062679A (ja)
TW (1) TW471129B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111485233A (zh) * 2020-04-17 2020-08-04 安徽科蓝特铝业有限公司 一种在铝合金表面制备厚钛氮化物改性层的方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3504250B2 (ja) * 2002-03-07 2004-03-08 沖電気工業株式会社 半導体素子の製造方法
JP2005072264A (ja) * 2003-08-25 2005-03-17 Seiko Epson Corp トランジスタの製造方法、トランジスタ、回路基板、電気光学装置及び電子機器
US7302276B2 (en) * 2003-11-25 2007-11-27 Telefonaktiebolaget L M Ericsson (Publ) Method and system for determining uplink/downlink path-loss difference
KR100616187B1 (ko) * 2004-10-07 2006-08-25 에스티마이크로일렉트로닉스 엔.브이. 반도체 소자의 절연막 형성 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04234149A (ja) 1990-12-28 1992-08-21 Nec Corp 半導体装置の多層配線層間絶縁膜の形成方法
JP3015738B2 (ja) 1995-06-21 2000-03-06 三洋電機株式会社 半導体装置の製造方法
JP3015767B2 (ja) * 1996-12-25 2000-03-06 三洋電機株式会社 半導体装置の製造方法及び半導体装置
JP3033564B2 (ja) * 1997-10-02 2000-04-17 セイコーエプソン株式会社 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111485233A (zh) * 2020-04-17 2020-08-04 安徽科蓝特铝业有限公司 一种在铝合金表面制备厚钛氮化物改性层的方法

Also Published As

Publication number Publication date
TW471129B (en) 2002-01-01
US6617240B2 (en) 2003-09-09
US20010005628A1 (en) 2001-06-28
KR20010062679A (ko) 2001-07-07

Similar Documents

Publication Publication Date Title
JP3015767B2 (ja) 半導体装置の製造方法及び半導体装置
US6429105B1 (en) Method of manufacturing semiconductor device
JP3015717B2 (ja) 半導体装置の製造方法および半導体装置
JP2975934B2 (ja) 半導体装置の製造方法及び半導体装置
KR19980025015A (ko) 반도체장치 및 반도체장치의 제조방법
JPH09293783A (ja) 半導体装置及び半導体装置の製造方法
US20030001265A1 (en) Thin titanium nitride layers used in conjunction with tungsten
US20010027009A1 (en) Method of fabricating semiconductor device
JP3015738B2 (ja) 半導体装置の製造方法
JP2001189381A (ja) 半導体装置の製造方法
JP2001313338A (ja) 半導体装置の製造方法
US6288438B1 (en) Semiconductor device including insulation film and fabrication method thereof
JP3015765B2 (ja) 半導体装置の製造方法及び半導体装置
JP3545250B2 (ja) 半導体装置の製造方法
US6690084B1 (en) Semiconductor device including insulation film and fabrication method thereof
JP3322651B2 (ja) 半導体装置の製造方法
JP2002170881A (ja) 半導体装置及びその製造方法
JP2000323572A (ja) 半導体装置及び半導体装置の製造方法
JP3015750B2 (ja) 半導体装置の製造方法
JP2001267418A (ja) 半導体装置及びその製造方法
JPH11330239A (ja) 半導体装置及び半導体装置の製造方法
JP2999973B2 (ja) 半導体装置の製造方法
JP3733106B2 (ja) 半導体装置
KR0140640B1 (ko) 반도체장치의 배선형성방법
JPH11297824A (ja) 半導体装置及びその製造方法