JP2001189128A - 電界放射型電子源およびその製造方法 - Google Patents
電界放射型電子源およびその製造方法Info
- Publication number
- JP2001189128A JP2001189128A JP2000315670A JP2000315670A JP2001189128A JP 2001189128 A JP2001189128 A JP 2001189128A JP 2000315670 A JP2000315670 A JP 2000315670A JP 2000315670 A JP2000315670 A JP 2000315670A JP 2001189128 A JP2001189128 A JP 2001189128A
- Authority
- JP
- Japan
- Prior art keywords
- electric field
- semiconductor layer
- layer
- strong electric
- electron source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
射型電子源およびその製造方法を提供する。 【解決手段】導電性基板たるn形シリコン基板1の主表
面側に酸化された多孔質多結晶シリコン層よりなる強電
界ドリフト層6が形成され、該強電界ドリフト層6上に
表面電極7が形成されている。n形シリコン基板1の裏
面にはオーミック電極2が形成されている。強電界ドリ
フト層6は、多結晶シリコン層3に陽極酸化処理を施す
ことにより形成された多孔質多結晶シリコン層4を酸化
した後、水素アニール処理を行うことにより形成されて
いる。
Description
て電界放射により電子線を放射するようにした電界放射
型電子源およびその製造方法に関するものである。
えば米国特許3665241号などに開示されているい
わゆるスピント(Spindt)型電極と呼ばれるものがあ
る。このスピント型電極は、微小な三角錐状のエミッタ
チップを多数配置した基板と、エミッタチップの先端部
を露出させる放射孔を有するとともにエミッタチップに
対して絶縁された形で配置されたゲート層とを備え、真
空中にてエミッタチップをゲート層に対して負極として
高電圧を印加することにより、エミッタチップの先端か
ら放射孔を通して電子線を放射するものである。
ロセスが複雑であるとともに、多数の三角錐状のエミッ
タチップを精度良く構成することが難しく、例えば平面
発光装置やディスプレイなどへ応用する場合に大面積化
が難しいという問題があった。また、スピント型電極
は、電界がエミッタチップの先端に集中するので、エミ
ッタチップの先端の周りの真空度が低くて残留ガスが存
在するような場合、放射された電子によって残留ガスが
プラスイオンにイオン化され、プラスイオンがエミッタ
チップの先端に衝突するから、エミッタチップの先端が
ダメージ(例えば、イオン衝撃による損傷)を受け、放
射される電子の電流密度や効率などが不安定になった
り、エミッタチップの寿命が短くなってしまうという問
題が生じる。したがって、スピント型電極では、この種
の問題の発生を防ぐために、高真空(約10-5Pa〜約
10-6Pa)で使用する必要があり、コストが高くなる
とともに、取扱いが面倒になるという不具合があった。
(Metal Insulator Metal)方式やMOS(Metal Oxid
e Semiconductor)型の電界放射型電子源が提案されて
いる。前者は金属−絶縁膜−金属、後者は金属−酸化膜
−半導体の積層構造を有する平面型の電界放射型電子源
である。しかしながら、このタイプの電界放射型電子源
において電子の放出効率を高めるためには(多くの電子
を放射させるためには)、上記絶縁膜や上記酸化膜の膜
厚を薄くする必要があるが、上記絶縁膜や上記酸化膜の
膜厚を薄くしすぎると、上記積層構造の上下の電極間に
電圧を印加した時に絶縁破壊を起こす恐れがあり、この
ような絶縁破壊を防止するためには上記絶縁膜や上記酸
化膜の膜厚の薄膜化に制約があるので、電子の放出効率
(引き出し効率)をあまり高くできないという不具合が
あった。
とができる電界放射型電子源として、近年では、例えば
特開平8−250766号公報に開示されているよう
に、シリコン基板などの単結晶の半導体基板を用い、そ
の半導体基板の一表面を陽極酸化することにより多孔質
半導体層(ポーラスシリコン層)を形成して、その多孔
質半導体層上に金属薄膜(導電性薄膜)よりなる表面電
極を形成し、半導体基板と表面電極との間に電圧を印加
して電子を放射させるように構成した電界放射型電子源
(半導体冷電子放出素子)が提案されている。
66号公報に記載の電界放射型電子源では、電子放出時
にいわゆるポッピング現象が生じやすく、放出電子量に
むらが起こりやすいので、平面発光装置やディスプレイ
装置などに応用すると、発光むらができてしまうという
不具合がある。
72340号、特願平10−272342号において、
多孔質多結晶半導体層(例えば、多孔質化された多結晶
シリコン層)を急速熱酸化(RTO)技術によって急速
熱酸化することによって、導電性基板と金属薄膜(表面
電極)との間に介在し導電性基板から注入された電子が
ドリフトする強電界ドリフト層を形成した電界放射型電
子源を提案した。この電界放射型電子源10’は、例え
ば、図3に示すように、導電性基板たるn形シリコン基
板1の主表面側に酸化した多孔質多結晶シリコン層より
なる強電界ドリフト層6’が形成され、強電界ドリフト
層6’上に金属薄膜よりなる表面電極7が形成され、n
形シリコン基板1の裏面にオーミック電極2が形成され
ている。
では、強電界ドリフト層6’が、導電性基板たるn形シ
リコン基板1上にノンドープの多結晶シリコン層を堆積
させた後に、該多結晶シリコン層を陽極酸化処理にて多
孔質化し、多孔質化された多結晶シリコン層(多孔質多
結晶シリコン層)を急速加熱法によって例えば900℃
の温度で酸化することにより形成されている。ここにお
いて、陽極酸化処理に用いる電解液としては、フッ化水
素水溶液とエタノールとを略1:1で混合した液を用い
ている。また、急速加熱法によって酸化する工程では、
ランプアニール装置を用い、基板温度を乾燥酸素中で室
温から900℃まで上昇させた後、基板温度を900℃
で1時間維持することで酸化し、その後、基板温度を室
温まで下降させている。
では、表面電極7を真空中に配置するとともに表面電極
7に対向してコレクタ電極21を配置し、表面電極7を
n形シリコン基板1(オーミック電極2)に対して正極
として直流電圧Vpsを印加するとともに、コレクタ電極
21を表面電極7に対して正極として直流電圧Vcを印
加することにより、n形シリコン基板1から注入された
電子が強電界ドリフト層6’をドリフトし表面電極7を
通して放出される(なお、図3中の一点鎖線は表面電極
7を通して放出された電子e-の流れを示す)。したが
って、表面電極7としては、仕事関数の小さな材料を用
いることが望ましい。ここにおいて、表面電極7とn形
シリコン基板1(オーミック電極2)との間に流れる電
流をダイオード電流Ipsと称し、コレクタ電極21と表
面電極7との間に流れる電流を放出電子電流Ieと称
し、ダイオード電流Ipsに対する放出電子電流Ieが大
きい(Ie/Ipsが大きい)ほど電子放出効率が高くな
る。なお、この電界放射型電子源10’では、表面電極
7とオーミック電極2との間に印加する直流電圧Vpsを
10〜20V程度の低電圧としても電子を放出させるこ
とができる。
出特性の真空度依存性が小さく且つ電子放出時にポッピ
ング現象が発生せず安定して電子を高い電子放出効率で
放出することができる。ここにおいて、強電界ドリフト
層6’は、図4に示すように、少なくとも、n形シリコ
ン基板1の主表面に略直交して列設された柱状の多結晶
シリコン(グレイン)51と、多結晶シリコン51の表
面に形成された薄いシリコン酸化膜52と、多結晶シリ
コン51間に介在するナノメータオーダの微結晶シリコ
ン層63と、微結晶シリコン層63の表面に形成され当
該微結晶シリコン層63の結晶粒径よりも小さな膜厚の
絶縁膜であるシリコン酸化膜64とから構成されると考
えられる。すなわち、強電界ドリフト層6’は、各グレ
インの表面が多孔質化し各グレインの中心部分では結晶
状態が維持されていると考えられる。したがって、強電
界ドリフト層6’に印加された電界はほとんどシリコン
酸化膜64にかかるから、注入された電子はシリコン酸
化膜64にかかっている強電界により加速され多結晶シ
リコン51間を表面に向かって図4中の矢印Aの向きへ
(図4中の上方向へ向かって)ドリフトするので、電子
放出効率を向上させることができる。なお、強電界ドリ
フト層6’の表面に到達した電子はホットエレクトロン
であると考えられ、表面電極7を容易にトンネルし真空
中に放出される。ここに、表面電極7の膜厚は10nm
〜15nm程度に設定されている。
基板1などの半導体基板の代わりに、ガラス基板などの
絶縁性基板上に例えばITO膜よりなる導電性層を形成
した基板を使用すれば、電子源の大面積化および低コス
ト化が可能になる。
電界放射型電子源10’においては、強電界ドリフト層
6’における各シリコン酸化膜52,64中に欠陥が存
在するので、各シリコン酸化膜52,64の絶縁耐圧が
低くなって電子源の絶縁耐圧が低くなったり、電子の散
乱のために電子放出効率が低下してしまうという不具合
があった。
あり、その目的は、絶縁耐圧が高く且つ電子放出効率が
高い電界放射型電子源およびその製造方法を提供するこ
とにある。
目的を達成するために、導電性基板と、導電性基板の一
表面側に形成された酸化した多孔質半導体層よりなる強
電界ドリフト層と、該強電界ドリフト層上に形成された
導電性薄膜よりなる表面電極とを備え、表面電極を導電
性基板に対して正極として電圧を印加することにより導
電性基板から注入された電子が強電界ドリフト層をドリ
フトし表面電極を通して放出される電界放射型電子源の
製造方法であって、導電性基板上に半導体層を形成する
工程と、陽極酸化処理にて前記半導体層の少なくとも一
部を多孔質化することにより多孔質半導体層を形成する
工程と、多孔質半導体層を酸化する工程と、酸化した多
孔質半導体層に水素アニール処理を行うことにより強電
界ドリフト層を形成する工程と、強電界ドリフト層上に
導電性薄膜よりなる表面電極を形成する工程とを有する
ことを特徴とし、酸化した多孔質半導体層に水素アニー
ル処理を行うことにより強電界ドリフト層を形成するこ
とで、強電界ドリフト層の酸化膜中の欠陥密度が減少す
るので、絶縁耐圧が高く且つ電子放出効率が高い電界放
射型電子源を実現することができる。
基板の一表面側に形成された酸化した多孔質半導体層よ
りなる強電界ドリフト層と、該強電界ドリフト層上に形
成された導電性薄膜よりなる表面電極とを備え、表面電
極を導電性基板に対して正極として電圧を印加すること
により導電性基板から注入された電子が強電界ドリフト
層をドリフトし表面電極を通して放出される電界放射型
電子源の製造方法であって、導電性基板上に半導体層を
形成する工程と、陽極酸化処理にて前記半導体層の少な
くとも一部を多孔質化することにより多孔質半導体層を
形成する工程と、多孔質半導体層に水素アニール処理を
行う工程と、水素アニール処理した多孔質半導体層を酸
化することにより強電界ドリフト層を形成する工程と、
強電界ドリフト層上に導電性薄膜よりなる表面電極を形
成する工程とを有することを特徴とし、水素アニール処
理した多孔質半導体層を酸化することにより強電界ドリ
フト層を形成しているので、陽極酸化処理にて形成され
た多孔質半導体層中の欠陥を軽減することができ、当該
多孔質半導体層の酸化により形成される強電界ドリフト
層中の酸化膜および半導体結晶の欠陥密度が減少し、絶
縁耐圧が高く且つ電子放出効率が高い電界放射型電子源
を実現することができる。
基板の一表面側に形成された酸化した多孔質半導体層よ
りなる強電界ドリフト層と、該強電界ドリフト層上に形
成された導電性薄膜よりなる表面電極とを備え、表面電
極を導電性基板に対して正極として電圧を印加すること
により導電性基板から注入された電子が強電界ドリフト
層をドリフトし表面電極を通して放出される電界放射型
電子源の製造方法であって、導電性基板上に半導体層を
形成する工程と、前記半導体層に水素アニール処理を行
う工程と、前記水素アニール処理後の前記半導体層の少
なくとも一部を陽極酸化処理にて多孔質化することによ
り多孔質半導体層を形成する工程と、多孔質半導体層を
酸化することにより強電界ドリフト層を形成する工程
と、強電界ドリフト層上に導電性薄膜よりなる表面電極
を形成する工程とを有することを特徴とし、導電性基板
上に形成した半導体層に水素アニール処理を行っている
ので、半導体層中に存在する欠陥の低減を図れ、結果的
に強電界ドリフト層中の酸化膜および半導体結晶の欠陥
密度が減少し、絶縁耐圧が高く且つ電子放出効率が高い
電界放射型電子源を実現することができる。
3の発明において、前記多孔質半導体層を酸化する工程
が、酸素雰囲気中でアニールする工程なので、物性的に
安定した酸化膜を形成することができる。
3の発明において、前記多孔質半導体層を酸化する工程
が、酸により電気化学的に酸化する工程なので、前記多
孔質半導体層を酸素雰囲気中でアニールする場合に比べ
てプロセス温度が低温になって、水素アニール処理の温
度を低温化することで導電性基板の材料の制約を少なく
することが可能となり、大面積化および低コスト化が容
易になる。
5のいずれかに記載の製造方法で製造されたことを特徴
とするものであり、酸化した多孔質半導体層に水素アニ
ール処理を施されていない電界放射型電子源に比べて、
絶縁耐圧が高く且つ電子放出効率が高い。
て、前記多孔質半導体層が、多孔質多結晶シリコン層よ
りなるので、強電界ドリフト層がSiO2の構造若しく
はSiO2の構造に近い緻密性の高い酸化膜を有するよ
うになる。
図2に示す構成の電界放射型電子源10の製造方法につ
いて図1を参照しながら説明する。なお、本実施形態で
は、導電性基板として抵抗率が導体の抵抗率に比較的近
い単結晶のn形シリコン基板1(例えば、抵抗率が略
0.01Ωcm〜0.02Ωcmの(100)基板)を
用いている。
構成は、図3に示した従来構成と同じであって、図2に
示すように、導電性基板たるn形シリコン基板1の主表
面側に酸化した多孔質多結晶シリコン層よりなる強電界
ドリフト層6が形成され、強電界ドリフト層6上に導電
性薄膜(例えば、金薄膜)よりなる表面電極7が形成さ
れ、n形シリコン基板1の裏面にオーミック電極2が形
成されている。ここにおいて、本実施形態の電界放射型
電子源10は、酸化した多孔質多結晶シリコン層に後述
の水素アニール処理を施すことにより強電界ドリフト層
6が形成されている点に特徴がある。
は、上記従来構成と同様に、表面電極7を真空中に配置
するとともに表面電極7に対向してコレクタ電極21を
配置し、表面電極7をn形シリコン基板1(オーミック
電極2)に対して正極として直流電圧Vpsを印加すると
ともに、コレクタ電極21を表面電極7に対して正極と
して直流電圧Vcを印加することにより、n形シリコン
基板1から注入された電子が強電界ドリフト層6をドリ
フトし表面電極7を通して放出される(なお、図2中の
一点鎖線は表面電極7を通して放出された電子e-の流
れを示す)。したがって、表面電極7としては、仕事関
数の小さな材料を用いることが望ましい。ここにおい
て、表面電極7とn形シリコン基板1(オーミック電極
2)との間に流れる電流をダイオード電流Ipsと称し、
コレクタ電極21と表面電極7との間に流れる電流を放
出電子電流Ieと称し、ダイオード電流Ipsに対する放
出電子電流Ieが大きい(Ie/Ipsが大きい)ほど電子
放出効率が高くなる。なお、本実施形態の電界放射型電
子源10においても、上記従来構成と同様に、表面電極
7とオーミック電極2との間に印加する直流電圧Vpsを
10〜20V程度の低電圧としても電子を放出させるこ
とができる。
酸化した多孔質多結晶シリコン層に水素アニール処理を
施されていない従来の電界放射型電子源10’に比べ
て、絶縁耐圧が高く且つ電子放出効率が高い。これは、
本実施形態では、強電界ドリフト層6が酸化した多孔質
多結晶シリコン層に水素アニール処理を施すことにより
形成されていることで、上記従来構成における強電界ド
リフト層6’に比べてシリコン酸化膜64の欠陥密度が
少なく、シリコン酸化膜64がSiO2の構造若しくは
SiO2の構造に近い構造に近い緻密な膜となっている
とともに、シリコン酸化膜64と微結晶シリコン層63
との界面準位密度が低下しているためであると考えられ
る。
リコン基板1を用いているが、n形シリコン基板1の代
わりに、クロムなどの金属基板を用いてもよいし、ガラ
ス基板などの絶縁性基板の一表面側に導電性層(例え
ば、ITO膜)を形成したものを用いてもよい。ガラス
基板の一表面側に導電性層を形成した基板を用いる場合
には、半導体基板を用いる場合に比べて、大面積化およ
び低コスト化を図ることができる。また、本実施形態で
は表面電極7を金薄膜により構成しているが、厚み方向
に積層された少なくとも二層の薄膜電極層により構成し
てもよい。二層の薄膜電極層により構成する場合には、
上層の薄膜電極層の材料として例えば金などを採用し、
下層の薄膜電極層(強電界ドリフト層6側の薄膜電極
層)の材料として例えば、クロム、ニッケル、白金、チ
タン、イリジウムなどを採用すればよい。なお、本実施
形態では、強電界ドリフト層6を酸化した多孔質多結晶
シリコン層により構成しているが、強電界ドリフト層6
を酸化した多孔質単結晶シリコン、あるいはその他の酸
化した多孔質半導体層により構成してもよい。
ら説明する。
ック電極2を形成した後、n形シリコン基板1の表面に
所定膜厚(例えば、1.5μm)の半導体層たるノンド
ープの多結晶シリコン層3を形成(成膜)することによ
り図1(a)に示すような構造が得られる。なお、多結
晶シリコン層3の成膜は、導電性基板が半導体基板の場
合には例えばLPCVD法やスパッタ法により行っても
よいし、あるいはプラズマCVD法によってアモルファ
スシリコンを成膜した後にアニール処理を行うことによ
り結晶化させて成膜してもよい。また、導電性基板がガ
ラス基板に導電性層を形成した基板の場合には、CVD
法により導電性層上にアモルファスシリコンを成膜した
後にエキシマレーザでアニールすることにより、多結晶
シリコン層を形成してもよい。また、導電性層上に多結
晶シリコン層を形成する方法はCVD法に限定されるも
のではなく、例えばCGS(Continuous Grain Silic
on)法や触媒CVD法などを用いてもよい。
た後、55wt%のフッ化水素水溶液とエタノールとを
略1:1で混合した混合液よりなる電解液の入った陽極
酸化処理槽を利用し、白金電極(図示せず)を負極、n
形シリコン基板1(オーミック電極2)を正極として、
多結晶シリコン層3に光照射を行いながら所定の条件で
陽極酸化処理を行うことによって、多孔質多結晶シリコ
ン層4が形成され図1(b)に示すような構造が得られ
る。ここにおいて、本実施形態では、陽極酸化処理の条
件として、陽極酸化処理の期間、多結晶シリコン層3の
表面に照射する光パワーを一定、電流密度を一定とした
が、この条件は適宜変更してもよい(例えば、電流密度
を変化させてもよい)。なお、本実施形態では、多結晶
シリコン層3の全部を多孔質化しているが、多結晶シリ
コン層3の一部(表面から深さ方向の途中までの部分)
を多孔質化するようにしてもよい。
酸素雰囲気として基板温度を所定の酸化温度(例えば、
900℃)で所定の酸化時間(例えば、1時間)のアニ
ールを行うことにより、多孔質多結晶シリコン層4を酸
化し、続いて、炉内の酸素を排気してから、水素含有ガ
ス(水素を窒素により爆発限界以下の濃度まで希釈した
ガス)を炉内へ導入し、所定の水素アニール温度(30
0〜1000℃の範囲内で適宜設定すればよく、例え
ば、900℃)で所定の水素アニール時間(例えば、3
0分)の水素アニール処理を行うことにより、強電界ド
リフト層6が形成され、図1(c)に示す構造が得られ
る。
界ドリフト層6上に導電性薄膜(例えば、金薄膜)から
なる表面電極7を例えば蒸着により形成することによっ
て、図1(e)に示す構造の電界放射型電子源10が得
られる。なお、本実施形態では、表面電極7の膜厚を1
5nmとしてあるが、この膜厚は特に限定するものでは
なく、強電界ドリフト層6を通ってきた電子がトンネル
できる膜厚であればよい。また、本実施形態では、表面
電極7となる導電性薄膜を蒸着により形成しているが、
導電性薄膜の形成方法は蒸着に限定されるものではな
く、例えばスパッタ法を用いてもよい。
した多孔質多結晶シリコン層に水素アニール処理を行う
ことにより強電界ドリフト層6を形成することで、強電
界ドリフト層6の酸化膜中の欠陥密度が減少するので、
絶縁耐圧が高く且つ電子放出効率が高い電界放射型電子
源10を実現することができる。なお、上述の製造方法
で製造された電界放射型電子源は、図3に示した従来の
電界放射型電子源10’と同様に、電子放出特性の真空
度依存性が小さく且つ電子放出時にポッピング現象が発
生せず安定して電子を放出することができる。
子源の製造方法は実施形態1と略同じなので、実施形態
1と相違する点についてのみ説明する。
シリコン層4を酸素雰囲気中でアニールすることで酸化
しているのに対し、本実施形態では、多孔質多結晶シリ
コン層4を酸(例えば、HNO3、H2SO4、王水な
ど)により電気化学的に酸化している。
化学的に酸化した後は、ランプアニール装置を用い、水
素含有ガスを炉内へ導入し、所定の水素アニール温度
(300〜1000℃の範囲内で適宜設定すればよく、
例えば、900℃)で所定の水素アニール時間(例え
ば、30分)の水素アニール処理を行うことにより、強
電界ドリフト層6を形成している。
した多孔質多結晶シリコン層4に水素アニール処理を行
うことにより強電界ドリフト層6を形成することで、強
電界ドリフト層6の酸化膜中の欠陥密度が減少するの
で、絶縁耐圧が高く且つ電子放出効率が高い電界放射型
電子源10を実現することができる。なお、上述の製造
方法で製造された電界放射型電子源は、図3に示した従
来の電界放射型電子源10’と同様に、電子放出特性の
真空度依存性が小さく且つ電子放出時にポッピング現象
が発生せず安定して電子を放出することができる。ま
た、本実施形態では、多孔質多結晶シリコン層4を酸に
より電気化学的に酸化しているので、実施形態1のよう
に多孔質多結晶シリコン層4を酸素雰囲気中でアニール
する場合に比べてプロセス温度が低温になって、水素ア
ニール処理の温度を低温化する(例えば、300〜10
00℃の範囲内で比較的低い温度を設定する)ことで導
電性基板の材料の制約を少なくすることが可能となり、
安価なガラス基板を利用することが可能となるから、大
面積化および低コスト化が容易になる。
子源の製造方法は実施形態1と略同じなので、実施形態
1と相違する点についてのみ説明する。
ル装置を用いて多孔質多結晶シリコン層4を酸化した後
に水素アニール処理を行うことにより強電界ドリフト層
6を形成しているのに対し、本実施形態では、多孔質多
結晶シリコン層4に水素アニール処理を行った後に、多
孔質多結晶シリコン層4を酸化することにより強電界ド
リフト層6を形成している点に特徴がある。なお、水素
アニール処理の条件は実施形態1と同様である。
アニール処理した多孔質多結晶シリコン層4を酸化する
ことにより強電界ドリフト層6を形成しているから、陽
極酸化処理にて形成された多孔質多結晶シリコン層4中
の欠陥を軽減することができ、多孔質多結晶シリコン層
4の酸化により形成される強電界ドリフト層6中のシリ
コン酸化膜52,64(図4参照)および半導体結晶た
る多結晶シリコン51の欠陥密度が減少し、絶縁耐圧が
高く且つ電子放出効率が高い電界放射型電子源10を実
現することができる。上述の製造方法で製造された電界
放射型電子源は、図3に示した従来の電界放射型電子源
10’と同様に、電子放出特性の真空度依存性が小さく
且つ電子放出時にポッピング現象が発生せず安定して電
子を放出することができる。
実施形態1と同様にランプアニール装置を用いて多孔質
多結晶シリコン層4を酸化しているが、実施形態2と同
様に、多孔質多結晶シリコン層4を酸(例えば、HNO
3、H2SO4、王水など)により電気化学的に酸化する
ようにしてもよい。
子源の製造方法は実施形態1と略同じなので、実施形態
1と相違する点についてのみ説明する。
ル装置を用いて多孔質多結晶シリコン層4を酸化した後
に水素アニール処理を行うことにより強電界ドリフト層
6を形成しているのに対し、本実施形態では、多結晶シ
リコン層3に水素アニール処理を行った後に、多結晶シ
リコン層3を陽極酸化処理を行うことにより多孔質多結
晶シリコン層4を形成し、多孔質シリコン層4を酸化す
ることにより強電界ドリフト層6を形成している点に特
徴がある。なお、水素アニール処理の条件は実施形態1
と同様である。
性基板上に形成した多結晶シリコン層3に水素アニール
処理を行っているから、多結晶シリコン層3中に存在す
る欠陥の低減を図れ、結果的に強電界ドリフト層6中の
シリコン酸化膜52,64(図4参照)および半導体結
晶たる多結晶シリコン51の欠陥密度が減少し、絶縁耐
圧が高く且つ電子放出効率が高い電界放射型電子源10
を実現することができる。上述の製造方法で製造された
電界放射型電子源は、図3に示した従来の電界放射型電
子源10’と同様に、電子放出特性の真空度依存性が小
さく且つ電子放出時にポッピング現象が発生せず安定し
て電子を放出することができる。
実施形態1と同様にランプアニール装置を用いて多孔質
多結晶シリコン層4を酸化しているが、実施形態2と同
様に、多孔質多結晶シリコン層4を酸(例えば、HNO
3、H2SO4、王水など)により電気化学的に酸化する
ようにしてもよい。
ながら説明した電界放射型電子源10の製造方法で以下
の条件により電界放射型電子源10を作成した。
0.01〜0.02Ωcm、厚さが525μmの(10
0)基板を用いた。多結晶シリコン層3(図1(a)参
照)の成膜は、LPCVD法により行い、成膜条件は、
真空度を20Pa、基板温度を640℃、モノシランガ
スの流量を標準状態で0.6L/min(600scc
m)とした。
%のフッ化水素水溶液とエタノールとを略1:1で混合
した電解液を用いた。陽極酸化処理は、陽極酸化処理槽
を利用して多結晶シリコン層3のうち表面の直径10m
mの領域のみが電解液に触れるようにし、他の部分は電
解液に接触しないようにシールを行い、電解液中に白金
電極を浸し、500Wのタングステンランプを用いて多
結晶シリコン層3に一定の光パワーで光照射を行いなが
ら、白金電極を負極、n形シリコン基板1(オーミック
電極2)を正極として、所定の電流を流した。ここに、
電流密度を25mA/cm2で一定、通電時間を12秒
とした。
プアニール装置の炉内を酸素雰囲気として行い、基板温
度を900℃、アニール時間を1時間とした。多孔質多
結晶シリコン層4を酸化した後は、上記ランプアニール
装置の炉内の酸素を排気し、該炉内に水素含有ガス(水
素を窒素により爆発限界以下の濃度まで希釈したガスで
あって水素濃度3%程度のガス)を導入して水素アニー
ル処理を行った。水素アニール処理は、基板温度を90
0℃、アニール時間を30分とした。次に、表面電極7
として、膜厚が15nmの金薄膜を蒸着法によって形成
した。
説明した製造方法で電界放射型電子源10を作成した。
なお、本実施例では、多孔質多結晶シリコン層4の酸化
工程以外は実施例1と同じなので同じ工程については説
明を省略する。
の酸化にあたっては、陽極酸化処理の終了後に、陽極酸
化処理槽から上記電解液を除去し、その後、該陽極酸化
処理槽に新たに濃度1Mの希硝酸を投入し、上記白金電
極を負極、n形シリコン基板1(オーミック電極2)を
正極として、25mA/cm2の電流を30秒間流すこ
とによって多孔質多結晶シリコン層4を酸化した。
は、ランプアニール装置を用い、炉内へ水素含有ガス
(水素を窒素により爆発限界以下の濃度まで希釈したガ
スであって水素濃度3%程度のガス)を導入して水素ア
ニール処理を行った。水素アニール処理は、基板温度を
900℃、アニール時間を30分とした。
ぞれを真空チャンバ(図示せず)内に導入して、上述の
図2に示すように表面電極7と対向する位置にコレクタ
電極21(放射電子収集電極)を配置し、真空チャンバ
内の真空度を5×10-5Paとして、表面電極7(正
極)とオーミック電極2(負極)との間に直流電圧Vps
を印加するとともに、コレクタ電極21と表面電極7と
の間に100Vの直流電圧Vcを印加することによっ
て、表面電極7とオーミック電極2との間に流れるダイ
オード電流Ipsと、電界放射型電子源10から表面電極
7を通して放射される電子e-(なお、図2中の一点鎖
線は放射電子流を示す)によりコレクタ電極21と表面
電極7との間に流れる放出電子電流Ieとを測定した。
その結果、本実施例の電界放射型電子源10では、従来
の電界放射型電子源10’に比べて絶縁耐圧が高くなる
とともに電子放出効率が高くなることが確認された。
性基板の一表面側に形成された酸化した多孔質半導体層
よりなる強電界ドリフト層と、該強電界ドリフト層上に
形成された導電性薄膜よりなる表面電極とを備え、表面
電極を導電性基板に対して正極として電圧を印加するこ
とにより導電性基板から注入された電子が強電界ドリフ
ト層をドリフトし表面電極を通して放出される電界放射
型電子源の製造方法であって、導電性基板上に半導体層
を形成する工程と、陽極酸化処理にて前記半導体層の少
なくとも一部を多孔質化することにより多孔質半導体層
を形成する工程と、多孔質半導体層を酸化する工程と、
酸化した多孔質半導体層に水素アニール処理を行うこと
により強電界ドリフト層を形成する工程と、強電界ドリ
フト層上に導電性薄膜よりなる表面電極を形成する工程
とを有するので、酸化した多孔質半導体層に水素アニー
ル処理を行うことにより強電界ドリフト層を形成するこ
とで、強電界ドリフト層の酸化膜中の欠陥密度が減少す
るから、絶縁耐圧が高く且つ電子放出効率が高い電界放
射型電子源を実現することができるという効果がある。
基板の一表面側に形成された酸化した多孔質半導体層よ
りなる強電界ドリフト層と、該強電界ドリフト層上に形
成された導電性薄膜よりなる表面電極とを備え、表面電
極を導電性基板に対して正極として電圧を印加すること
により導電性基板から注入された電子が強電界ドリフト
層をドリフトし表面電極を通して放出される電界放射型
電子源の製造方法であって、導電性基板上に半導体層を
形成する工程と、陽極酸化処理にて前記半導体層の少な
くとも一部を多孔質化することにより多孔質半導体層を
形成する工程と、多孔質半導体層に水素アニール処理を
行う工程と、水素アニール処理した多孔質半導体層を酸
化することにより強電界ドリフト層を形成する工程と、
強電界ドリフト層上に導電性薄膜よりなる表面電極を形
成する工程とを有するので、水素アニール処理した多孔
質半導体層を酸化することにより強電界ドリフト層を形
成しているから、陽極酸化処理にて形成された多孔質半
導体層中の欠陥を軽減することができ、当該多孔質半導
体層の酸化により形成される強電界ドリフト層中の酸化
膜および半導体結晶の欠陥密度が減少し、絶縁耐圧が高
く且つ電子放出効率が高い電界放射型電子源を実現する
ことができるという効果がある。
基板の一表面側に形成された酸化した多孔質半導体層よ
りなる強電界ドリフト層と、該強電界ドリフト層上に形
成された導電性薄膜よりなる表面電極とを備え、表面電
極を導電性基板に対して正極として電圧を印加すること
により導電性基板から注入された電子が強電界ドリフト
層をドリフトし表面電極を通して放出される電界放射型
電子源の製造方法であって、導電性基板上に半導体層を
形成する工程と、前記半導体層に水素アニール処理を行
う工程と、前記水素アニール処理後の前記半導体層の少
なくとも一部を陽極酸化処理にて多孔質化することによ
り多孔質半導体層を形成する工程と、多孔質半導体層を
酸化することにより強電界ドリフト層を形成する工程
と、強電界ドリフト層上に導電性薄膜よりなる表面電極
を形成する工程とを有するので、導電性基板上に形成し
た半導体層に水素アニール処理を行っているから、半導
体層中に存在する欠陥の低減を図れ、結果的に強電界ド
リフト層中の酸化膜および半導体結晶の欠陥密度が減少
し、絶縁耐圧が高く且つ電子放出効率が高い電界放射型
電子源を実現することができるという効果がある。
3の発明において、前記多孔質半導体層を酸化する工程
が、酸素雰囲気中でアニールする工程なので、物性的に
安定した酸化膜を形成することができるという効果があ
る。
3の発明において、前記多孔質半導体層を酸化する工程
が、酸により電気化学的に酸化する工程なので、前記多
孔質半導体層を酸素雰囲気中でアニールする場合に比べ
てプロセス温度が低温になって、水素アニール処理の温
度を低温化することで導電性基板の材料の制約を少なく
することが可能となり、大面積化および低コスト化が容
易になるという効果がある。
5のいずれかに記載の製造方法で製造されたことを特徴
とするものであり、酸化した多孔質半導体層に水素アニ
ール処理を施されていない電界放射型電子源に比べて、
絶縁耐圧が高く且つ電子放出効率が高いという効果があ
る。
て、前記多孔質半導体層が、多孔質多結晶シリコン層よ
りなるので、強電界ドリフト層がSiO2の構造若しく
はSiO2の構造に近い緻密性の高い酸化膜を有するよ
うになるという効果がある。
程断面図である。
電子の測定原理の説明図である。
の説明図である。
図である。
Claims (7)
- 【請求項1】 導電性基板と、導電性基板の一表面側に
形成された酸化した多孔質半導体層よりなる強電界ドリ
フト層と、該強電界ドリフト層上に形成された導電性薄
膜よりなる表面電極とを備え、表面電極を導電性基板に
対して正極として電圧を印加することにより導電性基板
から注入された電子が強電界ドリフト層をドリフトし表
面電極を通して放出される電界放射型電子源の製造方法
であって、導電性基板上に半導体層を形成する工程と、
陽極酸化処理にて前記半導体層の少なくとも一部を多孔
質化することにより多孔質半導体層を形成する工程と、
多孔質半導体層を酸化する工程と、酸化した多孔質半導
体層に水素アニール処理を行うことにより強電界ドリフ
ト層を形成する工程と、強電界ドリフト層上に導電性薄
膜よりなる表面電極を形成する工程とを有することを特
徴とする電界放射型電子源の製造方法。 - 【請求項2】 導電性基板と、導電性基板の一表面側に
形成された酸化した多孔質半導体層よりなる強電界ドリ
フト層と、該強電界ドリフト層上に形成された導電性薄
膜よりなる表面電極とを備え、表面電極を導電性基板に
対して正極として電圧を印加することにより導電性基板
から注入された電子が強電界ドリフト層をドリフトし表
面電極を通して放出される電界放射型電子源の製造方法
であって、導電性基板上に半導体層を形成する工程と、
陽極酸化処理にて前記半導体層の少なくとも一部を多孔
質化することにより多孔質半導体層を形成する工程と、
多孔質半導体層に水素アニール処理を行う工程と、水素
アニール処理した多孔質半導体層を酸化することにより
強電界ドリフト層を形成する工程と、強電界ドリフト層
上に導電性薄膜よりなる表面電極を形成する工程とを有
することを特徴とする電界放射型電子源の製造方法。 - 【請求項3】 導電性基板と、導電性基板の一表面側に
形成された酸化した多孔質半導体層よりなる強電界ドリ
フト層と、該強電界ドリフト層上に形成された導電性薄
膜よりなる表面電極とを備え、表面電極を導電性基板に
対して正極として電圧を印加することにより導電性基板
から注入された電子が強電界ドリフト層をドリフトし表
面電極を通して放出される電界放射型電子源の製造方法
であって、導電性基板上に半導体層を形成する工程と、
前記半導体層に水素アニール処理を行う工程と、前記水
素アニール処理後の前記半導体層の少なくとも一部を陽
極酸化処理にて多孔質化することにより多孔質半導体層
を形成する工程と、多孔質半導体層を酸化することによ
り強電界ドリフト層を形成する工程と、強電界ドリフト
層上に導電性薄膜よりなる表面電極を形成する工程とを
有することを特徴とする電界放射型電子源の製造方法。 - 【請求項4】 前記多孔質半導体層を酸化する工程は、
酸素雰囲気中でアニールする工程であることを特徴とす
る請求項1ないし請求項3のいずれかに記載の電界放射
型電子源の製造方法。 - 【請求項5】 前記多孔質半導体層を酸化する工程は、
酸により電気化学的に酸化する工程であることを特徴と
する請求項1ないし請求項3のいずれかに記載の電界放
射型電子源の製造方法。 - 【請求項6】 請求項1ないし請求項5のいずれかに記
載の製造方法で製造されたことを特徴とする電界放射型
電子源。 - 【請求項7】 前記多孔質半導体層は、多孔質多結晶シ
リコン層よりなることを特徴とする請求項6記載の電界
放射型電子源。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000315670A JP3687520B2 (ja) | 1999-10-18 | 2000-10-16 | 電界放射型電子源およびその製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29595099 | 1999-10-18 | ||
JP11-295950 | 1999-10-18 | ||
JP2000315670A JP3687520B2 (ja) | 1999-10-18 | 2000-10-16 | 電界放射型電子源およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001189128A true JP2001189128A (ja) | 2001-07-10 |
JP3687520B2 JP3687520B2 (ja) | 2005-08-24 |
Family
ID=26560476
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000315670A Expired - Fee Related JP3687520B2 (ja) | 1999-10-18 | 2000-10-16 | 電界放射型電子源およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3687520B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005285380A (ja) * | 2004-03-26 | 2005-10-13 | Quantum 14:Kk | ダイオード素子およびそれを用いた装置 |
-
2000
- 2000-10-16 JP JP2000315670A patent/JP3687520B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005285380A (ja) * | 2004-03-26 | 2005-10-13 | Quantum 14:Kk | ダイオード素子およびそれを用いた装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3687520B2 (ja) | 2005-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6285118B1 (en) | Field emission-type electron source and manufacturing method thereof and display using the electron source | |
US6844664B2 (en) | Field emission electron source and production method thereof | |
JP2966842B1 (ja) | 電界放射型電子源 | |
JP2987140B2 (ja) | 電界放射型電子源およびその製造方法および平面発光装置およびディスプレイ装置および固体真空デバイス | |
JP3687520B2 (ja) | 電界放射型電子源およびその製造方法 | |
JP3508652B2 (ja) | 電界放射型電子源およびその製造方法 | |
JP3508651B2 (ja) | 電界放射型電子源およびその製造方法 | |
JP4135309B2 (ja) | 電界放射型電子源の製造方法 | |
JP3112456B1 (ja) | 電界放射型電子源およびその製造方法およびディスプレイ | |
JP2001118500A (ja) | 電界放射型電子源およびその製造方法 | |
JP3079086B2 (ja) | 電界放射型電子源の製造方法 | |
JP3603682B2 (ja) | 電界放射型電子源 | |
JP3480464B2 (ja) | 電界放射型電子源の製造方法 | |
JP3589172B2 (ja) | 電界放射型電子源 | |
JP3478279B2 (ja) | 電界放射型電子源の製造方法 | |
JP3687527B2 (ja) | 電界放射型電子源の製造方法、電界放射型電子源 | |
JP3669291B2 (ja) | 電界放射型電子源の製造方法 | |
JP3363429B2 (ja) | 電界放射型電子源およびその製造方法 | |
JP4616538B2 (ja) | 電界放射型電子源の製造方法 | |
JP2002008527A (ja) | 電界放射型電子源およびその製造方法 | |
JP3648599B2 (ja) | 電界放射型電子源の製造方法 | |
JP3721976B2 (ja) | 電界放射型電子源の製造方法 | |
JP2003016930A (ja) | 電界放射型電子源の製造方法 | |
JP3478206B2 (ja) | 電界放射型電子源の製造方法 | |
JP2003281992A (ja) | 電子源およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040406 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040607 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050517 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050530 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100617 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100617 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110617 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120617 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120617 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130617 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |