JP2001186685A - Power unit, and method of producing the same - Google Patents

Abstract

PROBLEM TO BE SOLVED: To enhance accuracy in detection of a current value with simple constitution, in application to the battery pack by, for example, a lithium ion battery, concerning a power unit and a method of producing the power unit. SOLUTION: The current in the current path is detected, making use of the ON resistance of a field effect transistor 3 and the resistance values of wiring patterns P1 and P2, and further the resistance values of the wiring patterns P1 and P2 are adjusted.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、電源装置及び電源
装置の生産方法に関し、例えばリチウムイオン電池によ
るバッテリパックに適用することができる。本発明は、
電界効果型トランジスタのオン抵抗と配線パターンの抵
抗値とを利用して電流経路の電流を検出するようにし、
さらにこの配線パターンの抵抗値を調整することによ
り、簡易な構成で電流値の検出精度を向上することがで
きるようにする。The present invention relates to a power supply device and a method for producing the power supply device, and can be applied to, for example, a battery pack using a lithium ion battery. The present invention
Using the on-resistance of the field-effect transistor and the resistance value of the wiring pattern to detect the current in the current path,
Further, by adjusting the resistance value of the wiring pattern, it is possible to improve the current value detection accuracy with a simple configuration.

【０００２】[0002]

【従来の技術】従来、バッテリパックにおいては、バッ
テリの放電電流を検出してスイッチ回路をオフ制御する
ことにより、過電流による放電を防止するようになされ
ており、このスイッチ回路を構成する電界効果型トラン
ジスタのオン抵抗を利用してこの放電電流を検出するよ
うになされている。2. Description of the Related Art Conventionally, in a battery pack, a discharge current of a battery is detected and a switch circuit is turned off to prevent discharge due to an overcurrent. The discharge current is detected by using the on-resistance of the type transistor.

【０００３】すなわちバッテリパック１は、充電装置、
携帯機器等に装着可能に構成され、図６（Ａ）に示すよ
うに、充放電端子Ｔ１及びＴ２を介して充電装置より充
電要電源の供給を受け、また携帯機器等に電力を供給す
る。[0003] That is, the battery pack 1 comprises a charging device,
It is configured to be attachable to a portable device or the like, and as shown in FIG. 6 (A), receives supply of power required for charging from a charging device via charging / discharging terminals T1 and T2, and supplies power to the portable device and the like.

【０００４】バッテリパック１において、制御回路２
は、集積回路により構成され、充放電端子Ｔ１及びＴ２
間の電位差を検出して充電電力の供給を検出し、この検
出結果に基づいて制御信号を出力することにより電界効
果型トランジスタ３及び４をオン状態に設定する。ここ
で電界効果型トランジスタ３及び４は、保護用ダイオー
ドを内蔵し、充放電電流の経路に配置され、制御回路２
から出力される制御信号に応じてオンオフ動作する。こ
れにより電界効果型トランジスタ３及び４は、それぞれ
保護用ダイオードと共に放電電流、充電電流を遮断する
スイッチ回路を構成する。これによりバッテリパック１
は、例えばリチウムイオン２次電池によるバッテリセル
７をこれらのスイッチ回路を介して充放電端子Ｔ１及び
Ｔ２に接続し、充電装置による充電電源でバッテリセル
７を充電できるようになされている。なお、制御回路２
は、充電時に異常が検出されると、このスイッチ回路を
オフ状態に切り換えて充電電流の供給を停止する。In a battery pack 1, a control circuit 2
Is constituted by an integrated circuit, and includes charge and discharge terminals T1 and T2.
The supply of charging power is detected by detecting a potential difference therebetween, and a control signal is output based on the detection result to set the field-effect transistors 3 and 4 to the ON state. Here, the field-effect transistors 3 and 4 have a built-in protection diode and are arranged in the path of the charge / discharge current.
ON / OFF operation according to the control signal output from the controller. As a result, the field effect transistors 3 and 4 together with the protection diode respectively constitute a switch circuit for interrupting the discharge current and the charge current. Thereby, the battery pack 1
Is connected to charge / discharge terminals T1 and T2 via these switch circuits, for example, by a lithium ion secondary battery, so that the battery cell 7 can be charged by a charging power supply by a charging device. The control circuit 2
When an abnormality is detected during charging, the switch circuit is turned off to stop supplying the charging current.

【０００５】また携帯機器等に装着されると、制御回路
２は、電界効果型トランジスタ３及び４をオン状態に設
定することにより、バッテリセル７の電力を携帯機器等
に供給する。このとき制御回路２は、放電電流用に割り
当てた電界効果型トランジスタ３のソースドレイン間電
圧ＶＣＳ１を検出することにより、この電界効果型トラ
ンジスタ３のオン抵抗を利用して放電電流ＩＯＣ１を検
出する。When mounted on a portable device or the like, the control circuit 2 supplies the electric power of the battery cell 7 to the portable device or the like by setting the field effect transistors 3 and 4 to an ON state. At this time, the control circuit 2 detects the source-drain voltage VCS1 of the field-effect transistor 3 allocated for the discharge current, and detects the discharge current IOC1 using the on-resistance of the field-effect transistor 3.

【０００６】すなわち電界効果型トランジスタ３のオン
抵抗をＲｄｓ−ｏｎとおくと、電界効果型トランジスタ
３のソースドレイン間電圧ＶＣＳ１、放電電流ＩＯＣ１
は、次式により表され、これによりソースドレイン間電
圧ＶＣＳ１により放電電流ＩＯＣ１を検出することがで
きる。That is, if the on-resistance of the field-effect transistor 3 is Rds-on, the source-drain voltage VCS1 and the discharge current IOC1 of the field-effect transistor 3
Is expressed by the following equation, whereby the discharge current IOC1 can be detected from the source-drain voltage VCS1.

【０００７】[0007]

【数１】 (Equation 1)

【０００８】制御回路２は、これによりこの放電電流Ｉ
ＯＣ１が異常な値になると制御信号を出力して電界効果
型トランジスタ３及び４をオフ状態に切り換える。これ
により制御回路２は、例えば充放電端子Ｔ１及びＴ２が
短絡されたような場合、充放電端子Ｔ１及びＴ２への電
力の供給を中止し、バッテリセル７の損傷等を防止する
ようになされている。The control circuit 2 uses this discharge current I
When OC1 becomes an abnormal value, a control signal is output to switch off the field effect transistors 3 and 4 to the off state. Thus, for example, when the charge / discharge terminals T1 and T2 are short-circuited, the control circuit 2 stops supplying power to the charge / discharge terminals T1 and T2 and prevents the battery cell 7 from being damaged. I have.

【０００９】図６（Ｂ）及び（Ｃ）に配線基板８の表面
及び裏面をそれぞれ示すように、バッテリパック１は、
これら制御回路２、電界効果型トランジスタ３等が所定
の配線基板８に実装されて配置される。配線基板８は、
電界効果型トランジスタ３のドレインと制御回路２との
間を、比較的幅広の配線パターンＰＤ１により接続し、
これにより配線パターンの抵抗値によって放電電流ＩＯ
Ｃ１の検出精度が低下しないようになされている。なお
この図６（Ａ）及び（Ｂ）においては、制御回路２の集
積回路を符号２Ａにより示し、図６（Ａ）の制御回路２
の各接続に付した数字との対比により集積回路２Ａの端
子の接続を示す。また電界効果型トランジスタ３におい
ては、それぞれ符号Ｓ、Ｇ、Ｄによりソース、ゲート、
ドレインを示す。またこの図６（Ｂ）及び（Ｃ）では理
解を容易にするために記載を省略したが、配線基板８に
おいては、別途表面等に、符号１及び４により表した集
積回路２Ａの各端子を充放電端子Ｔ１、Ｔ２に接続して
充放電電流の経路を構成する配線パターンが形成される
ようになされている。As shown in FIGS. 6B and 6C, respectively, the front and back surfaces of the wiring board 8 are shown in FIG.
The control circuit 2, the field effect transistor 3 and the like are mounted and arranged on a predetermined wiring board 8. The wiring board 8
The drain of the field effect transistor 3 and the control circuit 2 are connected by a relatively wide wiring pattern PD1,
As a result, the discharge current IO depends on the resistance value of the wiring pattern.
The detection accuracy of C1 is not reduced. 6A and 6B, the integrated circuit of the control circuit 2 is indicated by reference numeral 2A, and the control circuit 2 of FIG.
The connections of the terminals of the integrated circuit 2A are shown by comparison with the numbers attached to the respective connections. In the field effect transistor 3, the source, gate,
Shows the drain. Although not shown in FIGS. 6B and 6C for easy understanding, the terminals of the integrated circuit 2A represented by reference numerals 1 and 4 are separately provided on the surface or the like of the wiring board 8. A wiring pattern that forms a path for a charging / discharging current connected to the charging / discharging terminals T1 and T2 is formed.

【００１０】[0010]

【発明が解決しようとする課題】ところで従来のバッテ
リパックにおいては、このようにスイッチ回路を構成す
る電界効果型トランジスタのオン抵抗を利用して放電電
流ＩＯＣ１を検出しているのに対し、この種の電界効果
型トランジスタにおいては、オン抵抗値のばらつきが大
きい欠点がある。これにより従来のバッテリパック１で
は、放電電流ＩＯＣ１の検出精度を向上することが困難
な問題があった。因みに、オン抵抗が定格３０〔ｍΩ〕
の電界効果型トランジスタは、製造条件等のばらつきに
より、一般にオン抵当が２１〜３９〔ｍΩ〕の範囲でば
らつき、仕様上、電界効果型トランジスタのオン抵抗
は、−３０〜＋３０〔％〕の範囲でばらつくようにな
る。また電界効果型トランジスタのオン抵抗は、ゲート
電圧値と雰囲気温度によっても大きく変化する。By the way, in the conventional battery pack, the discharge current IOC1 is detected by using the on-resistance of the field effect transistor constituting the switch circuit as described above. The field-effect transistor described above has a disadvantage that the on-resistance value varies greatly. Thus, the conventional battery pack 1 has a problem that it is difficult to improve the detection accuracy of the discharge current IOC1. By the way, ON resistance is rated 30 [mΩ]
In general, the on-mortgage of the field-effect transistor varies in the range of 21 to 39 [mΩ] due to variations in manufacturing conditions and the like. It comes to vary. Further, the on-resistance of the field-effect transistor greatly changes depending on the gate voltage value and the ambient temperature.

【００１１】なお放電電流ＩＯＣ１の検出精度を向上す
ることが困難なことにより、従来のバッテリパックで
は、過電流により電界効果型トランジスタ３をオフ状態
に切り換える放電電流値にばらつきを避け得ない欠点が
あった。また使用する電界効果型トランジスタが限定さ
れ、使用する電界効果型トランジスタの種類を簡易に切
り換えることが困難な欠点もあった。It is difficult to improve the detection accuracy of the discharge current IOC1, and the conventional battery pack has a drawback that the discharge current value for switching the field effect transistor 3 to the off state due to the overcurrent cannot be avoided. there were. Further, the field-effect transistor to be used is limited, and it is difficult to easily switch the type of the field-effect transistor to be used.

【００１２】本発明は以上の点を考慮してなされたもの
で、簡易な構成により電流値の検出精度を向上すること
ができる電源装置及び電源装置の生産方法を提案しよう
とするものである。The present invention has been made in view of the above points, and an object of the present invention is to propose a power supply device and a method for producing the power supply device, which can improve the accuracy of current value detection with a simple configuration.

【００１３】[0013]

【課題を解決するための手段】かかる課題を解決するた
め請求項１の発明においては、電源装置に適用して、電
圧検出部に発生する電位差に基づいて、電源供給経路の
電流を制御するようにし、この電圧検出部が、電界効果
型トランジスタと、この電界効果型トランジスタに接続
されて、電源供給経路の一部を構成する配線基板の配線
パターンとの直列回路であり、該配線パターンの抵抗値
の調整により、制御手段により電源供給経路の電流を制
御する特性が設定されてなるようにする。According to the first aspect of the present invention, the present invention is applied to a power supply device and controls a current in a power supply path based on a potential difference generated in a voltage detector. The voltage detection unit is a series circuit of a field-effect transistor and a wiring pattern of a wiring board connected to the field-effect transistor and constituting a part of a power supply path. By adjusting the value, the characteristic for controlling the current in the power supply path is set by the control means.

【００１４】また請求項１０の発明においては、電源装
置の生産方法に適用して、電圧検出部が、電界効果型ト
ランジスタと、電界効果型トランジスタに接続されて、
電源供給経路の一部を構成する配線基板の配線パターン
との直列回路であるようにし、さらに電圧検出部の配線
パターンの抵抗値の調整により、制御手段により電源供
給経路の電流を制御する特性を調整する。In the invention according to claim 10, the voltage detection unit is connected to a field-effect transistor and a field-effect transistor, wherein the voltage detection unit is applied to a method of manufacturing a power supply device.
The control circuit controls the current in the power supply path by controlling the resistance value of the wiring pattern of the voltage detection unit by adjusting the resistance value of the wiring pattern of the wiring board. adjust.

【００１５】請求項１の構成によれば、電圧検出部が、
電界効果型トランジスタと、この電界効果型トランジス
タに接続されて、電源供給経路の一部を構成する配線基
板の配線パターンとの直列回路であることにより、電界
効果型トランジスタのオン抵抗がばらついた場合でも、
配線パターンの抵抗値により電圧検出部全体として見た
ときの抵抗値のばらつきを小さくすることができる。従
ってその分、この電圧検出部の電位差による電流の検出
精度を向上することができ。またこのときこの配線パタ
ーンの抵抗値が調整されてなることにより、電界効果型
トランジスタのオン抵抗のばらつきをこの抵抗値の調整
によりさらに補うことができる。これらにより簡易な構
成で、電流の検出精度を向上することができ、その分制
御手段による電源供給経路の電流の制御特性を向上する
ことができる。According to the first aspect of the present invention, the voltage detecting section includes:
When the on-resistance of the field-effect transistor varies due to the series circuit of the field-effect transistor and the wiring pattern of the wiring board connected to the field-effect transistor and forming a part of the power supply path But
Variations in the resistance value of the voltage detection unit as a whole can be reduced by the resistance value of the wiring pattern. Therefore, the detection accuracy of the current based on the potential difference of the voltage detection unit can be improved accordingly. Further, at this time, by adjusting the resistance value of the wiring pattern, the variation in the on-resistance of the field-effect transistor can be further compensated by adjusting the resistance value. With these simple configurations, the current detection accuracy can be improved, and the control characteristics of the current in the power supply path by the control means can be improved accordingly.

【００１６】また請求項１０の発明においては、電圧検
出部が、電界効果型トランジスタと、電界効果型トラン
ジスタに接続されて、電源供給経路の一部を構成する配
線基板の配線パターンとの直列回路であることにより、
電界効果型トランジスタのオン抵抗がばらついた場合で
も、配線パターンの抵抗値により電圧検出部全体として
見たときの抵抗値のばらつきを小さくすることができ
る。従ってその分、この電圧検出部の電位差による電流
の検出精度を向上することができる。また電圧検出部の
配線パターンの抵抗値の調整により、電源供給経路の電
流を制御する特性を調整することにより、電界効果型ト
ランジスタのオン抵抗のばらつきを配線パターンの抵抗
値の調整により補って、簡易な構成により電流の検出精
度を向上することができる。According to a tenth aspect of the present invention, the voltage detector is a series circuit of a field effect transistor and a wiring pattern of a wiring board connected to the field effect transistor and constituting a part of a power supply path. By being
Even when the on-resistance of the field effect transistor varies, it is possible to reduce the variation in the resistance value when viewed as the entire voltage detection unit due to the resistance value of the wiring pattern. Therefore, the detection accuracy of the current based on the potential difference of the voltage detection unit can be improved accordingly. Also, by adjusting the resistance value of the wiring pattern of the voltage detection unit, by adjusting the characteristic of controlling the current in the power supply path, the variation in the on-resistance of the field-effect transistor is compensated for by adjusting the resistance value of the wiring pattern. The current detection accuracy can be improved with a simple configuration.

【００１７】[0017]

【発明の実施の形態】以下、適宜図面を参照しながら本
発明の実施の形態を詳述する。Embodiments of the present invention will be described below in detail with reference to the drawings.

【００１８】（１）第１の実施の形態 （１−１）第１の実施の形態の構成 図１（Ａ）は、本発明の第１の実施の形態に係るバッテ
リパックを示す接続図である。このバッテリパック１１
においては、電界効果型トランジスタ３と直列に抵抗Ｒ
Ｐを配置して放電電流ＩＯＣ２の検出精度を向上する。
なお、この図１に示す構成において、図６について上述
した従来構成と同一の構成は、対応する符号を付して示
し、重複した説明は省略する。(1) First Embodiment (1-1) Configuration of First Embodiment FIG. 1A is a connection diagram showing a battery pack according to a first embodiment of the present invention. is there. This battery pack 11
, The resistor R is connected in series with the field-effect transistor 3.
By disposing P, the detection accuracy of the discharge current IOC2 is improved.
In the configuration shown in FIG. 1, the same components as those of the conventional configuration described above with reference to FIG. 6 are denoted by the corresponding reference numerals, and duplicate description will be omitted.

【００１９】すなわちこのように電界効果型トランジス
タ３に抵抗ＲＰを直列に接続した場合、この直列回路に
おける両端電位差ＶＣＳ２、放電電流ＩＯＣ２は、次式
により表される。なおここで抵抗ＲＰの抵抗値は、この
抵抗の符号を使用して示す。That is, when the resistor RP is connected in series to the field effect transistor 3 in this way, the potential difference VCS2 at both ends and the discharge current IOC2 in this series circuit are expressed by the following equations. Here, the resistance value of the resistor RP is indicated using the sign of the resistor.

【００２０】[0020]

【数２】 (Equation 2)

【００２１】これにより抵抗ＲＰを配置した分、電界効
果型トランジスタ３のオン抵抗Ｒｄｓ−ｏｎのばらつき
による放電電流ＩＯＣ２の変化を小さくできることが判
る。従ってその分、放電電流ＩＯＣ２の検出精度を向上
することができる。特に、電界効果型トランジスタ３に
オン抵抗Ｒｄｓ−ｏｎに比して、抵抗ＲＰの抵抗値を大
きくすれば、その分オン抵抗Ｒｄｓ−ｏｎのばらつきに
よる放電電流ＩＯＣ２のばらつきを小さくすることがで
きる。Thus, it can be seen that the change in the discharge current IOC2 due to the variation in the on-resistance Rds-on of the field effect transistor 3 can be reduced by the arrangement of the resistor RP. Therefore, the detection accuracy of the discharge current IOC2 can be improved accordingly. In particular, if the resistance value of the resistor RP is increased in the field-effect transistor 3 compared to the on-resistance Rds-on, the variation in the discharge current IOC2 due to the variation in the on-resistance Rds-on can be reduced.

【００２２】図６（Ｂ）及び（Ｃ）との対比により図１
（Ｂ）及び（Ｃ）に配線基板１８に実装された状態を示
すように、バッテリパック１１においては、この抵抗Ｒ
Ｐを配線パターンにより作成する。さらに配線パターン
の接続の切り換えにより、抵抗ＲＰの抵抗値を所望の値
に設定する。FIG. 1 is compared with FIGS. 6B and 6C.
As shown in FIGS. 2B and 2C, in the battery pack 11, the resistance R
P is created by a wiring pattern. Further, by switching the connection of the wiring pattern, the resistance value of the resistor RP is set to a desired value.

【００２３】すなわち配線基板１８においては、従来の
配線基板における配線パターンに比してパターン幅が狭
く、その分抵抗値が大きな第１及び第２の配線パターン
Ｐ１及びＰ２が配置される。このうち第２の配線パター
ンＰ２は、この第１の配線パターンＰ１に比してパタン
ー幅が広く、相対的に抵抗値が小さくなるように形成さ
れ、これら第１及び第２の配線パターンＰ１及びＰ２が
制御回路を構成する集積回路２Ａに接続される。That is, in the wiring board 18, the first and second wiring patterns P1 and P2 having a smaller pattern width and a larger resistance value than the wiring pattern in the conventional wiring board are arranged. Among them, the second wiring pattern P2 is formed so as to have a wider pattern width and a relatively smaller resistance value than the first wiring pattern P1, and these first and second wiring patterns P1 and P2 is connected to the integrated circuit 2A constituting the control circuit.

【００２４】ここで第１及び第２の配線パターンＰ１及
びＰ２は、抵抗値Ｒｐを次式により表すことができる。
なおここでＬは、各配線パターンのパターン長であり、
Ｓは、配線パターンにおける断面積である。またρは、
配線パターンを構成する導電材料の固有抵抗であり、こ
の実施の形態ではこの導電材料として銅箔が適用され
る。The resistance values Rp of the first and second wiring patterns P1 and P2 can be represented by the following equations.
Here, L is the pattern length of each wiring pattern,
S is a cross-sectional area in the wiring pattern. Ρ is
This is the specific resistance of the conductive material forming the wiring pattern. In this embodiment, a copper foil is used as the conductive material.

【００２５】[0025]

【数３】 (Equation 3)

【００２６】これら第１及び第２の配線パターンＰ１及
びＰ２は、ジャンパ用のチップ部品１２の配置により電
界効果型トランジスタ３のドレインに接続可能に、部品
実装面側にランドＬ１及びＬ２が作成される。なおこの
図１（Ｂ）及び（Ｃ）では理解を容易にするために記載
を省略したが、配線基板１８においては、別途表面等に
形成した配線パターンにより符号１及び４で表した集積
回路２Ａの各端子が充放電端子Ｔ１、Ｔ２に接続され、
これによりジャンパ用のチップ部品１２で接続した第１
又は第２の配線パターンＰ１及びＰ２が電界効果型トラ
ンジスタ３と共に充放電電流の経路を構成するようにな
されている。The first and second wiring patterns P1 and P2 have lands L1 and L2 formed on the component mounting surface side so that they can be connected to the drain of the field effect transistor 3 by disposing the jumper chip component 12. You. Although not shown in FIGS. 1B and 1C for ease of understanding, the integrated circuit 2A represented by reference numerals 1 and 4 by a wiring pattern separately formed on the surface or the like is provided on the wiring board 18. Are connected to the charge / discharge terminals T1 and T2,
Thereby, the first component connected by the chip component 12 for the jumper is connected.
Alternatively, the second wiring patterns P1 and P2 together with the field-effect transistor 3 constitute a path for charging and discharging current.

【００２７】バッテリパック１１は、チップ部品１２だ
けを実装しない状態における測定結果に従って、又は配
線基板１８に実装する前の電界効果型トランジスタ３の
測定結果に従って、又は電界効果型トランジスタ３の規
格に従って、第１又は第２の配線パターンのランドＬ１
又はＬ２にジャンパ用のチップ部品１２が半田付けによ
り選択的に接続され、これにより電界効果型トランジス
タ３のオン抵抗がばらついた場合でも、配線パターンＰ
１又はＰ２の抵抗値によりこのばらつきを補い、電界効
果型トランジスタのソースと符号１で表した集積回路２
Ａの端子との間の抵抗値がほぼ一定の抵抗値に設定され
るようになされている。なおここでジャンパ用のチップ
部品１２は、抵抗値が０〔Ω〕の角形チップ抵抗であ
る。The battery pack 11 can be used in accordance with the measurement results when only the chip component 12 is not mounted, or in accordance with the measurement results of the field-effect transistor 3 before being mounted on the wiring board 18, or in accordance with the standard of the field-effect transistor 3. Land L1 of first or second wiring pattern
Alternatively, the jumper chip component 12 is selectively connected to L2 by soldering, so that even if the on-resistance of the field effect transistor 3 varies, the wiring pattern P
This variation is compensated for by the resistance value of P1 or P2, and the source of the field effect transistor and the integrated circuit 2 denoted by reference numeral 1
The resistance value between the terminal A and the terminal A is set to a substantially constant resistance value. Here, the jumper chip component 12 is a square chip resistor having a resistance value of 0 [Ω].

【００２８】かくするにつき電界効果型トランジスタ３
と配線パターンＰ１又はＰ２との直列回路は、放電電流
に応じて電位差を発生する電圧検出部を形成し、制御回
路２は、この電圧検出部に発生する電位差に基づいて、
電源供給経路の電流を制御する制御手段を構成する。ま
たバッテリパック１１は、第１及び第２の配線パターン
Ｐ１及びＰ２の選択的な接続によって第１及び又は第２
の配線パターンＰ１又はＰ２により外部機器への電流供
給経路を形成することにより、この電圧検出部の配線パ
ターンの抵抗値が調整され、この抵抗値の調整により制
御手段による電源供給経路の電流制御の特性が設定され
るようになされている。Thus, the field effect transistor 3
And a wiring circuit P1 or P2 form a voltage detection unit that generates a potential difference in accordance with a discharge current, and the control circuit 2 generates a voltage detection unit based on the potential difference generated in the voltage detection unit.
The control means controls the current in the power supply path. In addition, the battery pack 11 selectively connects the first and second wiring patterns P1 and P2 to the first and / or second wiring patterns.
By forming a current supply path to an external device by the wiring pattern P1 or P2, the resistance value of the wiring pattern of the voltage detection unit is adjusted. By adjusting the resistance value, the current control of the power supply path by the control means is performed. The characteristics are set.

【００２９】（１−２）第１の実施の形態の動作 以上の構成において、バッテリパック１１では（図
１）、所望の機器に脱着自在に装着される。バッテリパ
ック１１では、この機器が充電装置の場合、電界効果型
トランジスタ３及び４がオン状態に設定され、充放電端
子Ｔ１、Ｔ２より供給される充電電流がバッテリセル７
に供給され、これによりバッテリセル７が充電される。(1-2) Operation of First Embodiment In the above configuration, the battery pack 11 (FIG. 1) is detachably mounted on a desired device. In the battery pack 11, when this device is a charging device, the field-effect transistors 3 and 4 are set to an on state, and the charging current supplied from the charging / discharging terminals T1 and T2 is
, Thereby charging the battery cell 7.

【００３０】また装着された機器が例えば携帯電話等の
場合、同様にトランジスタ３及び４がオン状態に設定さ
れ、バッテリセル７の電力が充放電端子Ｔ１、Ｔ２より
この機器に供給される。このときバッテリパック１で
は、電界効果型トランジスタ３と、配線パターンＰ１又
Ｐ２とが放電電流の経路を作成し、電界効果型トランジ
スタ３のオン抵抗と配線パターンＰ１又Ｐ２の抵抗との
直列回路の両端における電圧が集積回路２Ａの端子１と
端子との間の電圧と等しくなり、これによりこの集積回
路２Ａによる制御回路２で電界効果型トランジスタ３の
オン抵抗と配線パターンＰ１又Ｐ２の抵抗との直列回路
の両端における電圧が検出され、これにより放電電流が
制御回路２でモニタされる。バッテリパック１１では、
この放電電流が異常値となると、制御回路２により電界
効果型トランジスタ３、４がオフ状態に切り換えられ
て、放電電流の供給が中止される。When the mounted device is, for example, a portable telephone, the transistors 3 and 4 are similarly set to the ON state, and the power of the battery cell 7 is supplied to the device from the charge / discharge terminals T1 and T2. At this time, in the battery pack 1, the field-effect transistor 3 and the wiring pattern P1 or P2 create a path for the discharge current, and a series circuit of the on-resistance of the field-effect transistor 3 and the resistance of the wiring pattern P1 or P2. The voltage at both ends becomes equal to the voltage between the terminals 1 and 2 of the integrated circuit 2A, whereby the control circuit 2 of the integrated circuit 2A determines the ON resistance of the field effect transistor 3 and the resistance of the wiring pattern P1 or P2. The voltage at both ends of the series circuit is detected, whereby the control circuit 2 monitors the discharge current. In the battery pack 11,
When the discharge current has an abnormal value, the control circuit 2 switches the field effect transistors 3 and 4 to the off state, and the supply of the discharge current is stopped.

【００３１】この一連の放電電流の制御において、バッ
テリパック１１は、事前の測定結果より、電界効果型ト
ランジスタ３のオン抵抗が低い場合、ジャンパ用のチッ
プ部品１２の半田付けにより、第１の配線パターンＰ１
側のランドＬ１が短絡され、これにより抵抗値が高い側
である第１の配線パターンＰ１により放電電流の経路が
形成される。In this series of control of the discharge current, when the on-resistance of the field effect transistor 3 is low according to the result of the preliminary measurement, the first wiring Pattern P1
The land L1 on the side is short-circuited, whereby the path of the discharge current is formed by the first wiring pattern P1 on the side having the higher resistance value.

【００３２】また電界効果型トランジスタ３のオン抵抗
が高い場合、同様のジャンパ用のチップ部品１２の半田
付けにより、第２の配線パターンＰ２側のランドＬ２が
短絡され、これにより抵抗値が低い側である第２の配線
パターンＰ２により放電電流の経路が形成される。When the on-resistance of the field-effect transistor 3 is high, the land L2 on the second wiring pattern P2 side is short-circuited by soldering the same chip component 12 for a jumper, whereby the resistance value is low. The path of the discharge current is formed by the second wiring pattern P2.

【００３３】これによりバッテリパック１１では、電界
効果型トランジスタ３のオン抵抗のばらつきが第１又は
第２の配線パターンＰ１又はＰ２の選択的な接続により
補われ、その分放電電流の検出精度が向上される。また
これら第１及び第２の配線パターンＰ１及びＰ２が従来
に比して狭いパターン幅により作成されて、電界効果型
トランジスタ３のオン抵抗に対する配線パターン抵抗値
が従来に比して大きくなるように設定されて、さらに電
界効果型トランジスタ３と直列に配置されて放電電流の
検出に使用されることによっても、（２）式について説
明したように、電界効果型トランジスタ３のオン抵抗の
ばらつきによる放電電流の検出精度の低下を防止でき、
これによっても放電電流の検出精度を向上することがで
きる。As a result, in the battery pack 11, the variation in the on-resistance of the field effect transistor 3 is compensated for by the selective connection of the first or second wiring pattern P1 or P2, and the detection accuracy of the discharge current is improved accordingly. Is done. Also, the first and second wiring patterns P1 and P2 are formed with a narrower pattern width than the conventional one, so that the wiring pattern resistance value with respect to the on-resistance of the field-effect transistor 3 becomes larger than the conventional one. By setting and further arranging in series with the field effect transistor 3 to be used for detecting the discharge current, the discharge due to the variation in the on-resistance of the field effect transistor 3 as described in the equation (2) is also possible. It is possible to prevent a decrease in current detection accuracy,
This can also improve the detection accuracy of the discharge current.

【００３４】このようにして検出精度を向上するにつ
き、バッテリパック１１では、単に２種類の配線パター
ンＰ１、Ｐ２をジャンパにより短絡するだけの構成で済
むことにより、その分全体構成を簡略化することができ
る。In order to improve the detection accuracy in this manner, the battery pack 11 can be simplified by simply short-circuiting the two types of wiring patterns P1 and P2 by jumpers, thereby simplifying the entire configuration. Can be.

【００３５】かくしてバッテリパック１１においては、
このようにして放電電流の検出精度を向上できることに
より、その分過放電により電界効果型トランジスタ３を
オフ状態に切り換える電流値を精度良く設定でき、制御
回路２による制御特性を向上することができる。また電
界効果型トランジスタ３の品種の切り換え等に対して
も、このような配線パターンＰ１、Ｐ２の切り換えによ
り対応でき、これにより使用可能な電界効果型トランジ
スタの種類を増やすことができる。Thus, in the battery pack 11,
Since the detection accuracy of the discharge current can be improved in this way, the current value for switching the field effect transistor 3 to the off state by the overdischarge can be set with high accuracy, and the control characteristics of the control circuit 2 can be improved. In addition, it is possible to cope with the switching of the type of the field-effect transistor 3 and the like by switching the wiring patterns P1 and P2, thereby increasing the types of usable field-effect transistors.

【００３６】（１−３）第１の実施の形態の効果 以上の構成によれば、電界効果型トランジスタのオン抵
抗と配線パターンの抵抗値とを利用して電流経路の電流
を検出するようにし、抵抗値の異なる配線パターンＰ
１、Ｐ２の選択的な接続によって電流経路における配線
パターンの抵抗値を調整することにより、簡易な構成で
電流値の検出精度を向上することができるようにする。(1-3) Effects of the First Embodiment According to the above configuration, the current in the current path is detected by using the on-resistance of the field-effect transistor and the resistance value of the wiring pattern. , Wiring patterns P having different resistance values
By adjusting the resistance value of the wiring pattern in the current path by the selective connection of P1 and P2, it is possible to improve the detection accuracy of the current value with a simple configuration.

【００３７】（２）第２の実施の形態 図２（Ａ）及び（Ｂ）は、図１（Ｂ）及び（Ｃ）との対
比により本発明の第２の実施の形態に係るバッテリパッ
ク２１の配線基板２８を示す平面図である。この図２
（Ａ）及び（Ｂ）において、図１について上述した構成
と同一の構成は、対応する符号を付して示し、重複した
説明は省略する。このバッテリパック２１においては、
主の配線パターンＰＭにより放電電流の経路を構成す
る。さらにバッテリパック２１は、必要に応じてジャン
パ用のチップ部品１２を半田付けしてランドＬＳを短絡
することにより、主の配線パターンＰＭに副の配線パタ
ーンＰＳを並列接続し、これにより放電電流経路におけ
る配線パターンの抵抗値が調整されるようになされてい
る。(2) Second Embodiment FIGS. 2A and 2B show a battery pack 21 according to a second embodiment of the present invention in comparison with FIGS. 1B and 1C. 3 is a plan view showing a wiring board 28 of FIG. This figure 2
In (A) and (B), the same components as those described above with reference to FIG. 1 are denoted by the corresponding reference numerals, and redundant description will be omitted. In this battery pack 21,
The main wiring pattern PM forms a path for the discharge current. Further, the battery pack 21 connects the sub-wiring pattern PS to the main wiring pattern PM in parallel by soldering the jumper chip component 12 as necessary and short-circuiting the land LS, thereby forming a discharge current path. Are adjusted to adjust the resistance value of the wiring pattern.

【００３８】なお主の配線パターンＰＭ及び副の配線パ
ターンＰＳは、第１の実施の形態について上述した第１
及び第２の配線パターンＰ１及びＰ２と同様に形成さ
れ、また電界効果型トランジスタ３のオン抵抗に対する
抵抗値が従来に比して大きくなるように設定されるよう
になされている。The main wiring pattern PM and the sub wiring pattern PS are the same as those of the first embodiment described above with reference to the first embodiment.
And the second wiring patterns P1 and P2, and the resistance value with respect to the on-resistance of the field effect transistor 3 is set to be larger than that of the related art.

【００３９】図２に示す構成によれば、副の配線パター
ンＰＳの接続又は非接続により、電流供給経路を形成す
る主の配線パターンＰＭによる抵抗に対して、副の配線
パターンＰＭによる抵抗の並列の接続又は非接続により
配線パターンの抵抗値の調整するようにしても、第１の
実施の形態と同様の効果を得ることができる。According to the configuration shown in FIG. 2, by connecting or disconnecting the sub wiring pattern PS, the resistance of the main wiring pattern PM forming the current supply path is parallel to the resistance of the sub wiring pattern PM. The same effect as in the first embodiment can be obtained by adjusting the resistance value of the wiring pattern by connection or disconnection.

【００４０】（３）第３の実施の形態 図３（Ａ）及び（Ｂ）は、図１（Ｂ）及び（Ｃ）との対
比により本発明の第３の実施の形態に係るバッテリパッ
ク３１の配線基板３８を示す平面図である。このバッテ
リパック３１においては、主の配線パターンＰＭにより
放電電流の経路を構成する。さらにバッテリパック３１
は、必要に応じてジャンパ用のチップ部品１２の半田付
けにより、主の配線パターンＰＭに副の配線パターンＰ
Ｓを並列接続し、これにより放電電流経路における配線
パターンの抵抗値が調整されるようになされている。(3) Third Embodiment FIGS. 3A and 3B show a battery pack 31 according to a third embodiment of the present invention in comparison with FIGS. 1B and 1C. FIG. 4 is a plan view showing a wiring board 38 of FIG. In this battery pack 31, a path of a discharge current is constituted by the main wiring pattern PM. Further, the battery pack 31
The sub wiring pattern P is added to the main wiring pattern PM by soldering the jumper chip component 12 as necessary.
S are connected in parallel, whereby the resistance value of the wiring pattern in the discharge current path is adjusted.

【００４１】さらにこの調整において、主の配線パター
ンＰＭ及び副の配線パターンＰＳは、一部が部品実装面
側にて平行に延長するように形成され、チップ部品１２
を半田付けできるように、この平行に延長する部分にお
いてはパターンが露出するようになされている。これに
より配線基板３８は、この平行に延長する部位におい
て、矢印Ａにより示すようにチップ部品１２による半田
付け位置を変更することにより、主の配線パターンＰＭ
に接続する副の配線パターンＰＳの長さを変更できるよ
うにされ、これにより半田付けした位置に対応する長さ
により副の配線パターンＰＳを主の配線パターンＰＭに
接続できるようになされている。Further, in this adjustment, the main wiring pattern PM and the sub wiring pattern PS are formed so as to partially extend in parallel on the component mounting surface side.
In this parallel extending portion, the pattern is exposed so that the pattern can be soldered. As a result, the wiring board 38 changes the soldering position of the chip component 12 at the portion extending in parallel as indicated by the arrow A, thereby forming the main wiring pattern PM.
The length of the sub wiring pattern PS to be connected to the main wiring pattern PM can be changed by the length corresponding to the soldered position.

【００４２】これによりこの実施の形態では、主及び副
の配線パターンＰＭ及びＰＳの接続位置の調整により、
主の配線パターンＰＭによる抵抗に、接続位置に応じた
副の配線パターンＰＳによる抵抗を並列に接続して、配
線パターンの抵抗値を調整するようになされている。Thus, in this embodiment, by adjusting the connection positions of the main and sub wiring patterns PM and PS,
The resistance of the sub-wiring pattern PS corresponding to the connection position is connected in parallel to the resistance of the main wiring pattern PM, and the resistance value of the wiring pattern is adjusted.

【００４３】図３に示す構成によれば、副の配線パター
ンＰＳの接続又は非接続に加えて、副の配線パターンを
接続する場合には、接続位置に応じた副の配線パターン
ＰＳによる抵抗を並列に接続して、配線パターンの抵抗
値を調整することにより、さらに細かく配線パターンの
抵抗値の調整することができ、さらに一段と電流値の調
整精度を向上することができる。According to the configuration shown in FIG. 3, when the sub wiring pattern PS is connected in addition to the connection or non-connection of the sub wiring pattern PS, the resistance of the sub wiring pattern PS according to the connection position is reduced. By connecting in parallel and adjusting the resistance value of the wiring pattern, the resistance value of the wiring pattern can be adjusted more finely, and the accuracy of adjusting the current value can be further improved.

【００４４】（４）第４の実施の形態 図４（Ａ）及び（Ｂ）は、図１（Ｂ）及び（Ｃ）との対
比により本発明の第４の実施の形態に係るバッテリパッ
ク４１の配線基板４８を示す平面図である。このバッテ
リパック４１においては、制御回路２の集積回路２Ａに
接続された第１の配線パターンＰ１と、電界効果型トラ
ンジスタ３に接続された第２の配線パターンＰ２とをジ
ャンパ用のチップ部品１２の半田付けにより接続して、
放電電流経路が作成される。(4) Fourth Embodiment FIGS. 4A and 4B show a battery pack 41 according to a fourth embodiment of the present invention in comparison with FIGS. 1B and 1C. 5 is a plan view showing the wiring board 48 of FIG. In the battery pack 41, the first wiring pattern P1 connected to the integrated circuit 2A of the control circuit 2 and the second wiring pattern P2 connected to the field-effect transistor 3 are combined with the jumper chip component 12. Connect by soldering,
A discharge current path is created.

【００４５】ここでこれら第１及び第２の配線パターン
Ｐ１及びＰ２は、部品実装面側において、平行に延長す
るように形成され、この平行に延長する部分において、
第２の配線パターンＰ２に比して第１の配線パターンが
幅広に形成されるようになされている。これによりこの
配線基板４８においては、この平行に延長する部位にチ
ップ部品１２を半田付けして、この半田付けの位置に応
じた第１及び第２の配線パターンによる抵抗を直列に接
続して、放電電流の検出に供するようになされている。The first and second wiring patterns P1 and P2 are formed so as to extend in parallel on the component mounting surface side.
The first wiring pattern is formed wider than the second wiring pattern P2. Thereby, in the wiring board 48, the chip component 12 is soldered to the portion extending in parallel, and the resistances of the first and second wiring patterns according to the position of the soldering are connected in series. It is designed to detect a discharge current.

【００４６】図４に示す構成によれば、平行に延長する
第１及び第２の配線パターンＰ２を接続し、この接続位
置に応じた第１及び第２の配線パターンによる抵抗を直
列に接続して配線パターンの抵抗値を調整するようにし
ても、第３の実施の形態と同様の効果を得ることができ
る。According to the structure shown in FIG. 4, the first and second wiring patterns P2 extending in parallel are connected, and the resistances of the first and second wiring patterns corresponding to the connection positions are connected in series. Even if the resistance value of the wiring pattern is adjusted by the method, the same effect as that of the third embodiment can be obtained.

【００４７】（５）他の実施の形態 なお上述の実施の形態においては、ジャンパ用のチップ
部品により配線パターンを接続して配線パターンの抵抗
値を調整する場合について述べたが、本発明はこれに限
らず、種々の接続方法を適用することができ、例えば図
５に示すように、半田付により配線パターンを接続する
ようにしてもよい。(5) Other Embodiments In the above-described embodiment, the case where the wiring pattern is connected by the jumper chip component and the resistance value of the wiring pattern is adjusted has been described. The present invention is not limited to this, and various connection methods can be applied. For example, as shown in FIG. 5, the wiring patterns may be connected by soldering.

【００４８】また上述の実施の形態においては、配線パ
ターンを接続して配線パターンの抵抗値を調整する場合
について述べたが、本発明はこれに限らず、例えば配線
パターンの切断、トリミングによる配線パターンの幅の
調整等により配線パターンの抵抗値を調整するようにし
もよい。In the above-described embodiment, the case where the wiring pattern is connected to adjust the resistance value of the wiring pattern has been described. However, the present invention is not limited to this. For example, the wiring pattern may be cut or trimmed by trimming. The resistance value of the wiring pattern may be adjusted by adjusting the width of the wiring pattern.

【００４９】また上述の実施の形態においては、銅箔に
より配線パターンを形成した配線基板を使用する場合に
ついて述べたが、本発明はこれに限らず、例えばいわゆ
るホーロー基板、セラミックス基板等で代表される焼成
基板を使用する場合等にも広く適用することができる。Further, in the above-described embodiment, the case where a wiring board having a wiring pattern formed of copper foil is used has been described. It can be widely applied to the case where a fired substrate is used.

【００５０】また上述の実施の形態においては、放電電
流の制御に本発明を適用する場合について述べたが、本
発明はこれに限らず、充電電流の制御に適用することも
できる。なおこのような充電電流の制御に係るバッテリ
の充電においては、単に充電電流の異常により充電電流
を遮断する制御に加えて、充電電流値自体を制御する場
合もあることにより、本発明によれば、この充電電流値
自体の制御についても精度を向上することができ、その
分充電に要する時間を短くし、さらには充電可能な範囲
で充分に充電することができる。In the above-described embodiment, the case where the present invention is applied to the control of the discharge current has been described. However, the present invention is not limited to this, and can be applied to the control of the charge current. According to the present invention, in the charging of the battery according to the control of the charging current, the charging current value itself may be controlled in addition to the control of simply interrupting the charging current due to the abnormality of the charging current. The accuracy of the control of the charging current value itself can be improved, the time required for charging can be shortened accordingly, and the charging can be sufficiently performed within a chargeable range.

【００５１】また上述の実施の形態においては、本発明
をバッテリパックに適用した場合について述べたが、本
発明はこれに限らず、充電装置側に適用してもよく、さ
らにはこのようなバッテリより電源の供給を受ける機器
側に適用してもよい。In the above-described embodiment, the case where the present invention is applied to a battery pack has been described. However, the present invention is not limited to this, and may be applied to a charging device side. The present invention may be applied to a device that receives more power supply.

【００５２】[0052]

【発明の効果】上述のように本発明によれば、電界効果
型トランジスタのオン抵抗と配線パターンの抵抗値とを
利用して電流経路の電流を検出するようにし、さらにこ
の配線パターンの抵抗値を調整することにより、簡易な
構成で電流値の検出精度を向上することができる。As described above, according to the present invention, the current in the current path is detected by using the on-resistance of the field-effect transistor and the resistance value of the wiring pattern. Is adjusted, the detection accuracy of the current value can be improved with a simple configuration.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の第１の実施の形態に係るバッテリパッ
クを示す接続図、その配線基板を示す平面図である。FIG. 1 is a connection diagram showing a battery pack according to a first embodiment of the present invention, and a plan view showing a wiring board thereof.

【図２】本発明の第２の実施の形態に係るバッテリパッ
クに適用される配線基板を示す平面図である。FIG. 2 is a plan view showing a wiring board applied to a battery pack according to a second embodiment of the present invention.

【図３】本発明の第３の実施の形態に係るバッテリパッ
クに適用される配線基板を示す平面図である。FIG. 3 is a plan view showing a wiring board applied to a battery pack according to a third embodiment of the present invention.

【図４】本発明の第４の実施の形態に係るバッテリパッ
クに適用される配線基板を示す平面図である。FIG. 4 is a plan view showing a wiring board applied to a battery pack according to a fourth embodiment of the present invention.

【図５】他の実施の形態に係る配線パターンを示す平面
図である。FIG. 5 is a plan view showing a wiring pattern according to another embodiment.

【図６】従来のバッテリパックを示す接続図、その配線
基板を示す平面図である。FIG. 6 is a connection diagram showing a conventional battery pack and a plan view showing a wiring board thereof.

【符号の説明】[Explanation of symbols]

１、１１、２１、３１、４１……バッテリパック、２…
…制御回路、２Ａ……集積回路、３、４……電界効果型
トランジスタ、７……バッテリセル、８、１８、２８、
３８、４８……配線基板、１２……チップ部品、Ｐ１、
Ｐ２、ＰＤ、ＰＤ１、ＰＭ……配線パターン1, 11, 21, 31, 41 ... battery pack, 2 ...
... Control circuit, 2A ... Integrated circuit, 3, 4 ... Field effect transistor, 7 ... Battery cell, 8, 18, 28,
38, 48 ... wiring board, 12 ... chip parts, P1,
P2, PD, PD1, PM ... Wiring pattern

───────────────────────────────────────────────────── フロントページの続き (72)発明者 松尾 拓治 福島県郡山市日和田町高倉字下杉下１番地 の１ 株式会社ソニー・エナジー・テック 内 Ｆターム(参考） 5G003 AA01 BA01 CA01 CC02 DA07 DA13 GA01  ────────────────────────────────────────────────── ─── Continued on the front page (72) Inventor Takuji Matsuo 1-1-1 Shimosugishita, Takakura, Hiwada-cho, Koriyama-shi, Fukushima F-term within Sony Energy Tech Co., Ltd. 5G003 AA01 BA01 CA01 CC02 DA07 DA13 GA01

Claims (18)

【特許請求の範囲】[Claims] 【請求項１】所定の電源供給経路を介して電源供給対象
に電源を供給する電源装置において、 前記電源供給経路に配置されて前記電源供給経路を形成
し、所定の制御信号により前記電源の供給を中止する電
界効果型トランジスタと、 前記電源供給経路の電圧検出部に発生する電位差に基づ
いて、前記電源供給経路の電流を制御する制御手段と、 前記電界効果型トランジスタ、前記制御手段を実装する
配線基板とを備え、 前記電圧検出部が、 前記電界効果型トランジスタと、前記電界効果型トラン
ジスタに接続されて、前記電源供給経路の一部を形成す
る前記配線基板の配線パターンとの直列回路であり、該
配線パターンの抵抗値の調整により、前記制御手段によ
り前記電源供給経路の電流を制御する特性が設定された
ことを特徴とする電源装置。1. A power supply device for supplying power to a power supply target via a predetermined power supply path, wherein the power supply apparatus is arranged in the power supply path to form the power supply path, and supplies the power by a predetermined control signal. A field effect transistor that stops the operation, control means for controlling a current in the power supply path based on a potential difference generated in a voltage detector of the power supply path, and the field effect transistor and the control means. A wiring board, wherein the voltage detecting unit is a series circuit of the field-effect transistor and a wiring pattern of the wiring board connected to the field-effect transistor and forming a part of the power supply path. A characteristic for controlling a current of the power supply path by the control means by adjusting a resistance value of the wiring pattern. Apparatus. 【請求項２】前記電源供給経路の電流の制御が、 前記制御回路より前記制御信号を出力して、前記電源の
供給を中止する処理であることを特徴とする請求項１に
記載の電源装置。2. The power supply device according to claim 1, wherein the control of the current in the power supply path is a process of outputting the control signal from the control circuit and stopping the supply of the power. . 【請求項３】前記電源供給対象が、 充放電可能なバッテリセルであることを特徴とする請求
項１に記載の電源装置。3. The power supply device according to claim 1, wherein the power supply target is a chargeable / dischargeable battery cell. 【請求項４】前記バッテリセルを一体に保持したことを
特徴とする請求項３に記載の電源装置。4. The power supply device according to claim 3, wherein said battery cells are integrally held. 【請求項５】所望の機器に脱着自在に配置され、 前記電源供給対象が、 前記機器であることを特徴とする請求項１に記載の電源
装置。5. The power supply device according to claim 1, wherein the power supply device is detachably disposed on a desired device, and the power supply target is the device. 【請求項６】前記配線パターンの抵抗値の調整が、 第１及び第２の配線パターンの選択的な接続により、前
記第１及び又は第２の配線パターンにより前記電流供給
経路を形成して実行されたことを特徴とする請求項１に
記載の電源装置。6. A method for adjusting the resistance value of the wiring pattern by selectively connecting the first and second wiring patterns to form the current supply path by the first and / or second wiring patterns. The power supply device according to claim 1, wherein: 【請求項７】前記配線パターンの抵抗値の調整が、 副の配線パターンの接続又は非接続により、前記電流供
給経路を形成する主の配線パターンによる抵抗に対し
て、前記副の配線パターンによる抵抗の並列の接続又は
非接続により実行されたことを特徴とする請求項１に記
載の電源装置。7. A method according to claim 7, wherein the resistance of the wiring pattern is adjusted by connecting or disconnecting a sub wiring pattern to a resistance of the main wiring pattern forming the current supply path. The power supply device according to claim 1, wherein the power supply device is executed by parallel connection or disconnection. 【請求項８】前記配線パターンの抵抗値の調整が、 主及び副配線パターンの接続位置の調整により、前記主
の配線パターンによる抵抗に、前記接続位置に応じた前
記副の配線パターンによる抵抗を並列に接続して実行さ
れたことを特徴とする請求項１に記載の電源装置。8. The resistance of the wiring pattern is adjusted by adjusting the connection position of the main wiring pattern and the sub wiring pattern by adjusting the resistance of the sub wiring pattern according to the connection position to the resistance of the main wiring pattern. The power supply device according to claim 1, wherein the power supply device is connected to and executed in parallel. 【請求項９】前記配線パターンの抵抗値の調整が、 平行に延長する第１及び第２の配線パターンの接続位置
の調整により、前記接続位置に応じた前記第１及び第２
の配線パターンによる抵抗を直列に接続して実行された
ことを特徴とする請求項１に記載の電源装置。9. The method according to claim 9, wherein adjusting the resistance value of the wiring pattern comprises adjusting the connection position of the first and second wiring patterns extending in parallel, thereby adjusting the resistance value of the first and second wiring patterns in accordance with the connection position.
2. The power supply device according to claim 1, wherein the power supply device is executed by connecting the resistors formed by the wiring patterns in series. 【請求項１０】所定の電源供給経路を介して電源供給対
象に電源を供給する電源装置の生産方法において、 前記電源装置は、 前記電源供給経路に配置されて前記電源供給経路を形成
し、所定の制御信号により前記電源の供給を中止する電
界効果型トランジスタと、 前記電源供給経路の電圧検出部に発生する電位差に基づ
いて、前記電源供給経路の電流を制御する制御手段と、 前記電界効果型トランジスタ、前記制御手段を実装する
配線基板とを備え、 前記電圧検出部が、 前記電界効果型トランジスタと、前記電界効果型トラン
ジスタに接続されて、前記電源供給経路の一部を形成す
る前記配線基板の配線パターンとの直列回路であり、 前記電源装置の生産方法は、 前記電圧検出部の配線パターンの抵抗値の調整により、
前記制御手段により前記電源供給経路の電流を制御する
特性を調整することを特徴とする電源装置。10. A method of producing a power supply device for supplying power to a power supply target via a predetermined power supply path, wherein the power supply device is arranged in the power supply path to form the power supply path, and A field-effect transistor for stopping supply of the power according to the control signal, a control unit for controlling a current in the power supply path based on a potential difference generated in a voltage detection unit in the power supply path, A transistor, and a wiring board on which the control unit is mounted, wherein the voltage detection unit is connected to the field-effect transistor and the field-effect transistor to form a part of the power supply path. The power supply device production method, by adjusting the resistance value of the wiring pattern of the voltage detection unit,
A power supply device, wherein a characteristic of controlling a current of the power supply path is adjusted by the control unit. 【請求項１１】前記電源供給経路の電流の制御が、 前記制御回路より前記制御信号を出力して、前記電源の
供給を中止する処理であることを特徴とする請求項１０
に記載の電源装置の生産方法。11. The control of the current in the power supply path is a process of outputting the control signal from the control circuit and stopping the supply of the power.
3. The method for producing a power supply device according to claim 1. 【請求項１２】前記電源供給対象が、 充放電可能なバッテリセルであることを特徴とする請求
項１０に記載の電源装置の生産方法。12. The method according to claim 10, wherein the power supply target is a chargeable / dischargeable battery cell. 【請求項１３】前記バッテリセルを一体に保持したこと
を特徴とする請求項１２に記載の電源装置の生産方法。13. The method according to claim 12, wherein the battery cells are integrally held. 【請求項１４】所望の機器に脱着自在に配置され、 前記電源供給対象が、 前記機器であることを特徴とする請求項１０に記載の電
源装置の生産方法。14. The method for producing a power supply device according to claim 10, wherein the power supply device is detachably disposed on a desired device, and the power supply target is the device. 【請求項１５】第１及び第２の配線パターンを選択的に
接続して、前記第１及び又は第２の配線パターンにより
前記電流供給経路を形成することにより、 前記電圧検出部の配線パターンの抵抗値を調整すること
を特徴とする請求項１０に記載の電源装置の生産方法。15. The wiring pattern of the voltage detecting section by selectively connecting the first and second wiring patterns and forming the current supply path by the first and / or second wiring patterns. The method according to claim 10, wherein the resistance value is adjusted. 【請求項１６】副の配線パターンの接続又は非接続によ
り、前記電流供給経路を形成する主の配線パターンによ
る抵抗に対する、前記副の配線パターンによる抵抗の並
列の接続又は非接続により、 前記電圧検出部の配線パターンの抵抗値を調整すること
を特徴とする請求項１０に記載の電源装置の生産方法。16. The voltage detection by connecting or disconnecting the resistance of the main wiring pattern forming the current supply path in parallel with or not connecting the resistance of the sub wiring pattern to the resistance of the main wiring pattern forming the current supply path. The method for producing a power supply device according to claim 10, wherein the resistance value of the wiring pattern of the unit is adjusted. 【請求項１７】主及び副の配線パターンの接続位置の調
整により、前記主の配線パターンによる抵抗に、前記接
続位置に応じた前記副の配線パターンによる抵抗を並列
に接続することにより、 前記電圧検出部の配線パターンの抵抗値を調整すること
を特徴とする請求項１０に記載の電源装置の生産方法。17. The method according to claim 17, further comprising: adjusting a connection position of the main wiring pattern and the sub wiring pattern so as to connect a resistance of the sub wiring pattern corresponding to the connection position to a resistance of the main wiring pattern in parallel. The method according to claim 10, wherein a resistance value of the wiring pattern of the detection unit is adjusted. 【請求項１８】平行に延長する第１及び第２の配線パタ
ーンの接続位置の調整により、前記接続位置に応じた前
記第１及び第２の配線パターンによる抵抗を直列に接続
することにより、 前記電圧検出部の配線パターンの抵抗値を調整すること
を特徴とする請求項１０に記載の電源装置の生産方法。18. The method according to claim 18, wherein the connection positions of the first and second wiring patterns extending in parallel are adjusted to connect in series resistances of the first and second wiring patterns corresponding to the connection positions. The method according to claim 10, wherein the resistance value of the wiring pattern of the voltage detection unit is adjusted.