JP2001186685A - Power unit, and method of producing the same - Google Patents
Power unit, and method of producing the sameInfo
- Publication number
- JP2001186685A JP2001186685A JP36716399A JP36716399A JP2001186685A JP 2001186685 A JP2001186685 A JP 2001186685A JP 36716399 A JP36716399 A JP 36716399A JP 36716399 A JP36716399 A JP 36716399A JP 2001186685 A JP2001186685 A JP 2001186685A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- wiring pattern
- resistance
- supply path
- supply device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、電源装置及び電源
装置の生産方法に関し、例えばリチウムイオン電池によ
るバッテリパックに適用することができる。本発明は、
電界効果型トランジスタのオン抵抗と配線パターンの抵
抗値とを利用して電流経路の電流を検出するようにし、
さらにこの配線パターンの抵抗値を調整することによ
り、簡易な構成で電流値の検出精度を向上することがで
きるようにする。The present invention relates to a power supply device and a method for producing the power supply device, and can be applied to, for example, a battery pack using a lithium ion battery. The present invention
Using the on-resistance of the field-effect transistor and the resistance value of the wiring pattern to detect the current in the current path,
Further, by adjusting the resistance value of the wiring pattern, it is possible to improve the current value detection accuracy with a simple configuration.
【0002】[0002]
【従来の技術】従来、バッテリパックにおいては、バッ
テリの放電電流を検出してスイッチ回路をオフ制御する
ことにより、過電流による放電を防止するようになされ
ており、このスイッチ回路を構成する電界効果型トラン
ジスタのオン抵抗を利用してこの放電電流を検出するよ
うになされている。2. Description of the Related Art Conventionally, in a battery pack, a discharge current of a battery is detected and a switch circuit is turned off to prevent discharge due to an overcurrent. The discharge current is detected by using the on-resistance of the type transistor.
【0003】すなわちバッテリパック1は、充電装置、
携帯機器等に装着可能に構成され、図6(A)に示すよ
うに、充放電端子T1及びT2を介して充電装置より充
電要電源の供給を受け、また携帯機器等に電力を供給す
る。[0003] That is, the battery pack 1 comprises a charging device,
It is configured to be attachable to a portable device or the like, and as shown in FIG. 6 (A), receives supply of power required for charging from a charging device via charging / discharging terminals T1 and T2, and supplies power to the portable device and the like.
【0004】バッテリパック1において、制御回路2
は、集積回路により構成され、充放電端子T1及びT2
間の電位差を検出して充電電力の供給を検出し、この検
出結果に基づいて制御信号を出力することにより電界効
果型トランジスタ3及び4をオン状態に設定する。ここ
で電界効果型トランジスタ3及び4は、保護用ダイオー
ドを内蔵し、充放電電流の経路に配置され、制御回路2
から出力される制御信号に応じてオンオフ動作する。こ
れにより電界効果型トランジスタ3及び4は、それぞれ
保護用ダイオードと共に放電電流、充電電流を遮断する
スイッチ回路を構成する。これによりバッテリパック1
は、例えばリチウムイオン2次電池によるバッテリセル
7をこれらのスイッチ回路を介して充放電端子T1及び
T2に接続し、充電装置による充電電源でバッテリセル
7を充電できるようになされている。なお、制御回路2
は、充電時に異常が検出されると、このスイッチ回路を
オフ状態に切り換えて充電電流の供給を停止する。In a battery pack 1, a control circuit 2
Is constituted by an integrated circuit, and includes charge and discharge terminals T1 and T2.
The supply of charging power is detected by detecting a potential difference therebetween, and a control signal is output based on the detection result to set the field-effect transistors 3 and 4 to the ON state. Here, the field-effect transistors 3 and 4 have a built-in protection diode and are arranged in the path of the charge / discharge current.
ON / OFF operation according to the control signal output from the controller. As a result, the field effect transistors 3 and 4 together with the protection diode respectively constitute a switch circuit for interrupting the discharge current and the charge current. Thereby, the battery pack 1
Is connected to charge / discharge terminals T1 and T2 via these switch circuits, for example, by a lithium ion secondary battery, so that the battery cell 7 can be charged by a charging power supply by a charging device. The control circuit 2
When an abnormality is detected during charging, the switch circuit is turned off to stop supplying the charging current.
【0005】また携帯機器等に装着されると、制御回路
2は、電界効果型トランジスタ3及び4をオン状態に設
定することにより、バッテリセル7の電力を携帯機器等
に供給する。このとき制御回路2は、放電電流用に割り
当てた電界効果型トランジスタ3のソースドレイン間電
圧VCS1を検出することにより、この電界効果型トラ
ンジスタ3のオン抵抗を利用して放電電流IOC1を検
出する。When mounted on a portable device or the like, the control circuit 2 supplies the electric power of the battery cell 7 to the portable device or the like by setting the field effect transistors 3 and 4 to an ON state. At this time, the control circuit 2 detects the source-drain voltage VCS1 of the field-effect transistor 3 allocated for the discharge current, and detects the discharge current IOC1 using the on-resistance of the field-effect transistor 3.
【0006】すなわち電界効果型トランジスタ3のオン
抵抗をRds−onとおくと、電界効果型トランジスタ
3のソースドレイン間電圧VCS1、放電電流IOC1
は、次式により表され、これによりソースドレイン間電
圧VCS1により放電電流IOC1を検出することがで
きる。That is, if the on-resistance of the field-effect transistor 3 is Rds-on, the source-drain voltage VCS1 and the discharge current IOC1 of the field-effect transistor 3
Is expressed by the following equation, whereby the discharge current IOC1 can be detected from the source-drain voltage VCS1.
【0007】[0007]
【数1】 (Equation 1)
【0008】制御回路2は、これによりこの放電電流I
OC1が異常な値になると制御信号を出力して電界効果
型トランジスタ3及び4をオフ状態に切り換える。これ
により制御回路2は、例えば充放電端子T1及びT2が
短絡されたような場合、充放電端子T1及びT2への電
力の供給を中止し、バッテリセル7の損傷等を防止する
ようになされている。The control circuit 2 uses this discharge current I
When OC1 becomes an abnormal value, a control signal is output to switch off the field effect transistors 3 and 4 to the off state. Thus, for example, when the charge / discharge terminals T1 and T2 are short-circuited, the control circuit 2 stops supplying power to the charge / discharge terminals T1 and T2 and prevents the battery cell 7 from being damaged. I have.
【0009】図6(B)及び(C)に配線基板8の表面
及び裏面をそれぞれ示すように、バッテリパック1は、
これら制御回路2、電界効果型トランジスタ3等が所定
の配線基板8に実装されて配置される。配線基板8は、
電界効果型トランジスタ3のドレインと制御回路2との
間を、比較的幅広の配線パターンPD1により接続し、
これにより配線パターンの抵抗値によって放電電流IO
C1の検出精度が低下しないようになされている。なお
この図6(A)及び(B)においては、制御回路2の集
積回路を符号2Aにより示し、図6(A)の制御回路2
の各接続に付した数字との対比により集積回路2Aの端
子の接続を示す。また電界効果型トランジスタ3におい
ては、それぞれ符号S、G、Dによりソース、ゲート、
ドレインを示す。またこの図6(B)及び(C)では理
解を容易にするために記載を省略したが、配線基板8に
おいては、別途表面等に、符号1及び4により表した集
積回路2Aの各端子を充放電端子T1、T2に接続して
充放電電流の経路を構成する配線パターンが形成される
ようになされている。As shown in FIGS. 6B and 6C, respectively, the front and back surfaces of the wiring board 8 are shown in FIG.
The control circuit 2, the field effect transistor 3 and the like are mounted and arranged on a predetermined wiring board 8. The wiring board 8
The drain of the field effect transistor 3 and the control circuit 2 are connected by a relatively wide wiring pattern PD1,
As a result, the discharge current IO depends on the resistance value of the wiring pattern.
The detection accuracy of C1 is not reduced. 6A and 6B, the integrated circuit of the control circuit 2 is indicated by reference numeral 2A, and the control circuit 2 of FIG.
The connections of the terminals of the integrated circuit 2A are shown by comparison with the numbers attached to the respective connections. In the field effect transistor 3, the source, gate,
Shows the drain. Although not shown in FIGS. 6B and 6C for easy understanding, the terminals of the integrated circuit 2A represented by reference numerals 1 and 4 are separately provided on the surface or the like of the wiring board 8. A wiring pattern that forms a path for a charging / discharging current connected to the charging / discharging terminals T1 and T2 is formed.
【0010】[0010]
【発明が解決しようとする課題】ところで従来のバッテ
リパックにおいては、このようにスイッチ回路を構成す
る電界効果型トランジスタのオン抵抗を利用して放電電
流IOC1を検出しているのに対し、この種の電界効果
型トランジスタにおいては、オン抵抗値のばらつきが大
きい欠点がある。これにより従来のバッテリパック1で
は、放電電流IOC1の検出精度を向上することが困難
な問題があった。因みに、オン抵抗が定格30〔mΩ〕
の電界効果型トランジスタは、製造条件等のばらつきに
より、一般にオン抵当が21〜39〔mΩ〕の範囲でば
らつき、仕様上、電界効果型トランジスタのオン抵抗
は、−30〜+30〔%〕の範囲でばらつくようにな
る。また電界効果型トランジスタのオン抵抗は、ゲート
電圧値と雰囲気温度によっても大きく変化する。By the way, in the conventional battery pack, the discharge current IOC1 is detected by using the on-resistance of the field effect transistor constituting the switch circuit as described above. The field-effect transistor described above has a disadvantage that the on-resistance value varies greatly. Thus, the conventional battery pack 1 has a problem that it is difficult to improve the detection accuracy of the discharge current IOC1. By the way, ON resistance is rated 30 [mΩ]
In general, the on-mortgage of the field-effect transistor varies in the range of 21 to 39 [mΩ] due to variations in manufacturing conditions and the like. It comes to vary. Further, the on-resistance of the field-effect transistor greatly changes depending on the gate voltage value and the ambient temperature.
【0011】なお放電電流IOC1の検出精度を向上す
ることが困難なことにより、従来のバッテリパックで
は、過電流により電界効果型トランジスタ3をオフ状態
に切り換える放電電流値にばらつきを避け得ない欠点が
あった。また使用する電界効果型トランジスタが限定さ
れ、使用する電界効果型トランジスタの種類を簡易に切
り換えることが困難な欠点もあった。It is difficult to improve the detection accuracy of the discharge current IOC1, and the conventional battery pack has a drawback that the discharge current value for switching the field effect transistor 3 to the off state due to the overcurrent cannot be avoided. there were. Further, the field-effect transistor to be used is limited, and it is difficult to easily switch the type of the field-effect transistor to be used.
【0012】本発明は以上の点を考慮してなされたもの
で、簡易な構成により電流値の検出精度を向上すること
ができる電源装置及び電源装置の生産方法を提案しよう
とするものである。The present invention has been made in view of the above points, and an object of the present invention is to propose a power supply device and a method for producing the power supply device, which can improve the accuracy of current value detection with a simple configuration.
【0013】[0013]
【課題を解決するための手段】かかる課題を解決するた
め請求項1の発明においては、電源装置に適用して、電
圧検出部に発生する電位差に基づいて、電源供給経路の
電流を制御するようにし、この電圧検出部が、電界効果
型トランジスタと、この電界効果型トランジスタに接続
されて、電源供給経路の一部を構成する配線基板の配線
パターンとの直列回路であり、該配線パターンの抵抗値
の調整により、制御手段により電源供給経路の電流を制
御する特性が設定されてなるようにする。According to the first aspect of the present invention, the present invention is applied to a power supply device and controls a current in a power supply path based on a potential difference generated in a voltage detector. The voltage detection unit is a series circuit of a field-effect transistor and a wiring pattern of a wiring board connected to the field-effect transistor and constituting a part of a power supply path. By adjusting the value, the characteristic for controlling the current in the power supply path is set by the control means.
【0014】また請求項10の発明においては、電源装
置の生産方法に適用して、電圧検出部が、電界効果型ト
ランジスタと、電界効果型トランジスタに接続されて、
電源供給経路の一部を構成する配線基板の配線パターン
との直列回路であるようにし、さらに電圧検出部の配線
パターンの抵抗値の調整により、制御手段により電源供
給経路の電流を制御する特性を調整する。In the invention according to claim 10, the voltage detection unit is connected to a field-effect transistor and a field-effect transistor, wherein the voltage detection unit is applied to a method of manufacturing a power supply device.
The control circuit controls the current in the power supply path by controlling the resistance value of the wiring pattern of the voltage detection unit by adjusting the resistance value of the wiring pattern of the wiring board. adjust.
【0015】請求項1の構成によれば、電圧検出部が、
電界効果型トランジスタと、この電界効果型トランジス
タに接続されて、電源供給経路の一部を構成する配線基
板の配線パターンとの直列回路であることにより、電界
効果型トランジスタのオン抵抗がばらついた場合でも、
配線パターンの抵抗値により電圧検出部全体として見た
ときの抵抗値のばらつきを小さくすることができる。従
ってその分、この電圧検出部の電位差による電流の検出
精度を向上することができ。またこのときこの配線パタ
ーンの抵抗値が調整されてなることにより、電界効果型
トランジスタのオン抵抗のばらつきをこの抵抗値の調整
によりさらに補うことができる。これらにより簡易な構
成で、電流の検出精度を向上することができ、その分制
御手段による電源供給経路の電流の制御特性を向上する
ことができる。According to the first aspect of the present invention, the voltage detecting section includes:
When the on-resistance of the field-effect transistor varies due to the series circuit of the field-effect transistor and the wiring pattern of the wiring board connected to the field-effect transistor and forming a part of the power supply path But
Variations in the resistance value of the voltage detection unit as a whole can be reduced by the resistance value of the wiring pattern. Therefore, the detection accuracy of the current based on the potential difference of the voltage detection unit can be improved accordingly. Further, at this time, by adjusting the resistance value of the wiring pattern, the variation in the on-resistance of the field-effect transistor can be further compensated by adjusting the resistance value. With these simple configurations, the current detection accuracy can be improved, and the control characteristics of the current in the power supply path by the control means can be improved accordingly.
【0016】また請求項10の発明においては、電圧検
出部が、電界効果型トランジスタと、電界効果型トラン
ジスタに接続されて、電源供給経路の一部を構成する配
線基板の配線パターンとの直列回路であることにより、
電界効果型トランジスタのオン抵抗がばらついた場合で
も、配線パターンの抵抗値により電圧検出部全体として
見たときの抵抗値のばらつきを小さくすることができ
る。従ってその分、この電圧検出部の電位差による電流
の検出精度を向上することができる。また電圧検出部の
配線パターンの抵抗値の調整により、電源供給経路の電
流を制御する特性を調整することにより、電界効果型ト
ランジスタのオン抵抗のばらつきを配線パターンの抵抗
値の調整により補って、簡易な構成により電流の検出精
度を向上することができる。According to a tenth aspect of the present invention, the voltage detector is a series circuit of a field effect transistor and a wiring pattern of a wiring board connected to the field effect transistor and constituting a part of a power supply path. By being
Even when the on-resistance of the field effect transistor varies, it is possible to reduce the variation in the resistance value when viewed as the entire voltage detection unit due to the resistance value of the wiring pattern. Therefore, the detection accuracy of the current based on the potential difference of the voltage detection unit can be improved accordingly. Also, by adjusting the resistance value of the wiring pattern of the voltage detection unit, by adjusting the characteristic of controlling the current in the power supply path, the variation in the on-resistance of the field-effect transistor is compensated for by adjusting the resistance value of the wiring pattern. The current detection accuracy can be improved with a simple configuration.
【0017】[0017]
【発明の実施の形態】以下、適宜図面を参照しながら本
発明の実施の形態を詳述する。Embodiments of the present invention will be described below in detail with reference to the drawings.
【0018】(1)第1の実施の形態 (1−1)第1の実施の形態の構成 図1(A)は、本発明の第1の実施の形態に係るバッテ
リパックを示す接続図である。このバッテリパック11
においては、電界効果型トランジスタ3と直列に抵抗R
Pを配置して放電電流IOC2の検出精度を向上する。
なお、この図1に示す構成において、図6について上述
した従来構成と同一の構成は、対応する符号を付して示
し、重複した説明は省略する。(1) First Embodiment (1-1) Configuration of First Embodiment FIG. 1A is a connection diagram showing a battery pack according to a first embodiment of the present invention. is there. This battery pack 11
, The resistor R is connected in series with the field-effect transistor 3.
By disposing P, the detection accuracy of the discharge current IOC2 is improved.
In the configuration shown in FIG. 1, the same components as those of the conventional configuration described above with reference to FIG. 6 are denoted by the corresponding reference numerals, and duplicate description will be omitted.
【0019】すなわちこのように電界効果型トランジス
タ3に抵抗RPを直列に接続した場合、この直列回路に
おける両端電位差VCS2、放電電流IOC2は、次式
により表される。なおここで抵抗RPの抵抗値は、この
抵抗の符号を使用して示す。That is, when the resistor RP is connected in series to the field effect transistor 3 in this way, the potential difference VCS2 at both ends and the discharge current IOC2 in this series circuit are expressed by the following equations. Here, the resistance value of the resistor RP is indicated using the sign of the resistor.
【0020】[0020]
【数2】 (Equation 2)
【0021】これにより抵抗RPを配置した分、電界効
果型トランジスタ3のオン抵抗Rds−onのばらつき
による放電電流IOC2の変化を小さくできることが判
る。従ってその分、放電電流IOC2の検出精度を向上
することができる。特に、電界効果型トランジスタ3に
オン抵抗Rds−onに比して、抵抗RPの抵抗値を大
きくすれば、その分オン抵抗Rds−onのばらつきに
よる放電電流IOC2のばらつきを小さくすることがで
きる。Thus, it can be seen that the change in the discharge current IOC2 due to the variation in the on-resistance Rds-on of the field effect transistor 3 can be reduced by the arrangement of the resistor RP. Therefore, the detection accuracy of the discharge current IOC2 can be improved accordingly. In particular, if the resistance value of the resistor RP is increased in the field-effect transistor 3 compared to the on-resistance Rds-on, the variation in the discharge current IOC2 due to the variation in the on-resistance Rds-on can be reduced.
【0022】図6(B)及び(C)との対比により図1
(B)及び(C)に配線基板18に実装された状態を示
すように、バッテリパック11においては、この抵抗R
Pを配線パターンにより作成する。さらに配線パターン
の接続の切り換えにより、抵抗RPの抵抗値を所望の値
に設定する。FIG. 1 is compared with FIGS. 6B and 6C.
As shown in FIGS. 2B and 2C, in the battery pack 11, the resistance R
P is created by a wiring pattern. Further, by switching the connection of the wiring pattern, the resistance value of the resistor RP is set to a desired value.
【0023】すなわち配線基板18においては、従来の
配線基板における配線パターンに比してパターン幅が狭
く、その分抵抗値が大きな第1及び第2の配線パターン
P1及びP2が配置される。このうち第2の配線パター
ンP2は、この第1の配線パターンP1に比してパタン
ー幅が広く、相対的に抵抗値が小さくなるように形成さ
れ、これら第1及び第2の配線パターンP1及びP2が
制御回路を構成する集積回路2Aに接続される。That is, in the wiring board 18, the first and second wiring patterns P1 and P2 having a smaller pattern width and a larger resistance value than the wiring pattern in the conventional wiring board are arranged. Among them, the second wiring pattern P2 is formed so as to have a wider pattern width and a relatively smaller resistance value than the first wiring pattern P1, and these first and second wiring patterns P1 and P2 is connected to the integrated circuit 2A constituting the control circuit.
【0024】ここで第1及び第2の配線パターンP1及
びP2は、抵抗値Rpを次式により表すことができる。
なおここでLは、各配線パターンのパターン長であり、
Sは、配線パターンにおける断面積である。またρは、
配線パターンを構成する導電材料の固有抵抗であり、こ
の実施の形態ではこの導電材料として銅箔が適用され
る。The resistance values Rp of the first and second wiring patterns P1 and P2 can be represented by the following equations.
Here, L is the pattern length of each wiring pattern,
S is a cross-sectional area in the wiring pattern. Ρ is
This is the specific resistance of the conductive material forming the wiring pattern. In this embodiment, a copper foil is used as the conductive material.
【0025】[0025]
【数3】 (Equation 3)
【0026】これら第1及び第2の配線パターンP1及
びP2は、ジャンパ用のチップ部品12の配置により電
界効果型トランジスタ3のドレインに接続可能に、部品
実装面側にランドL1及びL2が作成される。なおこの
図1(B)及び(C)では理解を容易にするために記載
を省略したが、配線基板18においては、別途表面等に
形成した配線パターンにより符号1及び4で表した集積
回路2Aの各端子が充放電端子T1、T2に接続され、
これによりジャンパ用のチップ部品12で接続した第1
又は第2の配線パターンP1及びP2が電界効果型トラ
ンジスタ3と共に充放電電流の経路を構成するようにな
されている。The first and second wiring patterns P1 and P2 have lands L1 and L2 formed on the component mounting surface side so that they can be connected to the drain of the field effect transistor 3 by disposing the jumper chip component 12. You. Although not shown in FIGS. 1B and 1C for ease of understanding, the integrated circuit 2A represented by reference numerals 1 and 4 by a wiring pattern separately formed on the surface or the like is provided on the wiring board 18. Are connected to the charge / discharge terminals T1 and T2,
Thereby, the first component connected by the chip component 12 for the jumper is connected.
Alternatively, the second wiring patterns P1 and P2 together with the field-effect transistor 3 constitute a path for charging and discharging current.
【0027】バッテリパック11は、チップ部品12だ
けを実装しない状態における測定結果に従って、又は配
線基板18に実装する前の電界効果型トランジスタ3の
測定結果に従って、又は電界効果型トランジスタ3の規
格に従って、第1又は第2の配線パターンのランドL1
又はL2にジャンパ用のチップ部品12が半田付けによ
り選択的に接続され、これにより電界効果型トランジス
タ3のオン抵抗がばらついた場合でも、配線パターンP
1又はP2の抵抗値によりこのばらつきを補い、電界効
果型トランジスタのソースと符号1で表した集積回路2
Aの端子との間の抵抗値がほぼ一定の抵抗値に設定され
るようになされている。なおここでジャンパ用のチップ
部品12は、抵抗値が0〔Ω〕の角形チップ抵抗であ
る。The battery pack 11 can be used in accordance with the measurement results when only the chip component 12 is not mounted, or in accordance with the measurement results of the field-effect transistor 3 before being mounted on the wiring board 18, or in accordance with the standard of the field-effect transistor 3. Land L1 of first or second wiring pattern
Alternatively, the jumper chip component 12 is selectively connected to L2 by soldering, so that even if the on-resistance of the field effect transistor 3 varies, the wiring pattern P
This variation is compensated for by the resistance value of P1 or P2, and the source of the field effect transistor and the integrated circuit 2 denoted by reference numeral 1
The resistance value between the terminal A and the terminal A is set to a substantially constant resistance value. Here, the jumper chip component 12 is a square chip resistor having a resistance value of 0 [Ω].
【0028】かくするにつき電界効果型トランジスタ3
と配線パターンP1又はP2との直列回路は、放電電流
に応じて電位差を発生する電圧検出部を形成し、制御回
路2は、この電圧検出部に発生する電位差に基づいて、
電源供給経路の電流を制御する制御手段を構成する。ま
たバッテリパック11は、第1及び第2の配線パターン
P1及びP2の選択的な接続によって第1及び又は第2
の配線パターンP1又はP2により外部機器への電流供
給経路を形成することにより、この電圧検出部の配線パ
ターンの抵抗値が調整され、この抵抗値の調整により制
御手段による電源供給経路の電流制御の特性が設定され
るようになされている。Thus, the field effect transistor 3
And a wiring circuit P1 or P2 form a voltage detection unit that generates a potential difference in accordance with a discharge current, and the control circuit 2 generates a voltage detection unit based on the potential difference generated in the voltage detection unit.
The control means controls the current in the power supply path. In addition, the battery pack 11 selectively connects the first and second wiring patterns P1 and P2 to the first and / or second wiring patterns.
By forming a current supply path to an external device by the wiring pattern P1 or P2, the resistance value of the wiring pattern of the voltage detection unit is adjusted. By adjusting the resistance value, the current control of the power supply path by the control means is performed. The characteristics are set.
【0029】(1−2)第1の実施の形態の動作 以上の構成において、バッテリパック11では(図
1)、所望の機器に脱着自在に装着される。バッテリパ
ック11では、この機器が充電装置の場合、電界効果型
トランジスタ3及び4がオン状態に設定され、充放電端
子T1、T2より供給される充電電流がバッテリセル7
に供給され、これによりバッテリセル7が充電される。(1-2) Operation of First Embodiment In the above configuration, the battery pack 11 (FIG. 1) is detachably mounted on a desired device. In the battery pack 11, when this device is a charging device, the field-effect transistors 3 and 4 are set to an on state, and the charging current supplied from the charging / discharging terminals T1 and T2 is
, Thereby charging the battery cell 7.
【0030】また装着された機器が例えば携帯電話等の
場合、同様にトランジスタ3及び4がオン状態に設定さ
れ、バッテリセル7の電力が充放電端子T1、T2より
この機器に供給される。このときバッテリパック1で
は、電界効果型トランジスタ3と、配線パターンP1又
P2とが放電電流の経路を作成し、電界効果型トランジ
スタ3のオン抵抗と配線パターンP1又P2の抵抗との
直列回路の両端における電圧が集積回路2Aの端子1と
端子との間の電圧と等しくなり、これによりこの集積回
路2Aによる制御回路2で電界効果型トランジスタ3の
オン抵抗と配線パターンP1又P2の抵抗との直列回路
の両端における電圧が検出され、これにより放電電流が
制御回路2でモニタされる。バッテリパック11では、
この放電電流が異常値となると、制御回路2により電界
効果型トランジスタ3、4がオフ状態に切り換えられ
て、放電電流の供給が中止される。When the mounted device is, for example, a portable telephone, the transistors 3 and 4 are similarly set to the ON state, and the power of the battery cell 7 is supplied to the device from the charge / discharge terminals T1 and T2. At this time, in the battery pack 1, the field-effect transistor 3 and the wiring pattern P1 or P2 create a path for the discharge current, and a series circuit of the on-resistance of the field-effect transistor 3 and the resistance of the wiring pattern P1 or P2. The voltage at both ends becomes equal to the voltage between the terminals 1 and 2 of the integrated circuit 2A, whereby the control circuit 2 of the integrated circuit 2A determines the ON resistance of the field effect transistor 3 and the resistance of the wiring pattern P1 or P2. The voltage at both ends of the series circuit is detected, whereby the control circuit 2 monitors the discharge current. In the battery pack 11,
When the discharge current has an abnormal value, the control circuit 2 switches the field effect transistors 3 and 4 to the off state, and the supply of the discharge current is stopped.
【0031】この一連の放電電流の制御において、バッ
テリパック11は、事前の測定結果より、電界効果型ト
ランジスタ3のオン抵抗が低い場合、ジャンパ用のチッ
プ部品12の半田付けにより、第1の配線パターンP1
側のランドL1が短絡され、これにより抵抗値が高い側
である第1の配線パターンP1により放電電流の経路が
形成される。In this series of control of the discharge current, when the on-resistance of the field effect transistor 3 is low according to the result of the preliminary measurement, the first wiring Pattern P1
The land L1 on the side is short-circuited, whereby the path of the discharge current is formed by the first wiring pattern P1 on the side having the higher resistance value.
【0032】また電界効果型トランジスタ3のオン抵抗
が高い場合、同様のジャンパ用のチップ部品12の半田
付けにより、第2の配線パターンP2側のランドL2が
短絡され、これにより抵抗値が低い側である第2の配線
パターンP2により放電電流の経路が形成される。When the on-resistance of the field-effect transistor 3 is high, the land L2 on the second wiring pattern P2 side is short-circuited by soldering the same chip component 12 for a jumper, whereby the resistance value is low. The path of the discharge current is formed by the second wiring pattern P2.
【0033】これによりバッテリパック11では、電界
効果型トランジスタ3のオン抵抗のばらつきが第1又は
第2の配線パターンP1又はP2の選択的な接続により
補われ、その分放電電流の検出精度が向上される。また
これら第1及び第2の配線パターンP1及びP2が従来
に比して狭いパターン幅により作成されて、電界効果型
トランジスタ3のオン抵抗に対する配線パターン抵抗値
が従来に比して大きくなるように設定されて、さらに電
界効果型トランジスタ3と直列に配置されて放電電流の
検出に使用されることによっても、(2)式について説
明したように、電界効果型トランジスタ3のオン抵抗の
ばらつきによる放電電流の検出精度の低下を防止でき、
これによっても放電電流の検出精度を向上することがで
きる。As a result, in the battery pack 11, the variation in the on-resistance of the field effect transistor 3 is compensated for by the selective connection of the first or second wiring pattern P1 or P2, and the detection accuracy of the discharge current is improved accordingly. Is done. Also, the first and second wiring patterns P1 and P2 are formed with a narrower pattern width than the conventional one, so that the wiring pattern resistance value with respect to the on-resistance of the field-effect transistor 3 becomes larger than the conventional one. By setting and further arranging in series with the field effect transistor 3 to be used for detecting the discharge current, the discharge due to the variation in the on-resistance of the field effect transistor 3 as described in the equation (2) is also possible. It is possible to prevent a decrease in current detection accuracy,
This can also improve the detection accuracy of the discharge current.
【0034】このようにして検出精度を向上するにつ
き、バッテリパック11では、単に2種類の配線パター
ンP1、P2をジャンパにより短絡するだけの構成で済
むことにより、その分全体構成を簡略化することができ
る。In order to improve the detection accuracy in this manner, the battery pack 11 can be simplified by simply short-circuiting the two types of wiring patterns P1 and P2 by jumpers, thereby simplifying the entire configuration. Can be.
【0035】かくしてバッテリパック11においては、
このようにして放電電流の検出精度を向上できることに
より、その分過放電により電界効果型トランジスタ3を
オフ状態に切り換える電流値を精度良く設定でき、制御
回路2による制御特性を向上することができる。また電
界効果型トランジスタ3の品種の切り換え等に対して
も、このような配線パターンP1、P2の切り換えによ
り対応でき、これにより使用可能な電界効果型トランジ
スタの種類を増やすことができる。Thus, in the battery pack 11,
Since the detection accuracy of the discharge current can be improved in this way, the current value for switching the field effect transistor 3 to the off state by the overdischarge can be set with high accuracy, and the control characteristics of the control circuit 2 can be improved. In addition, it is possible to cope with the switching of the type of the field-effect transistor 3 and the like by switching the wiring patterns P1 and P2, thereby increasing the types of usable field-effect transistors.
【0036】(1−3)第1の実施の形態の効果 以上の構成によれば、電界効果型トランジスタのオン抵
抗と配線パターンの抵抗値とを利用して電流経路の電流
を検出するようにし、抵抗値の異なる配線パターンP
1、P2の選択的な接続によって電流経路における配線
パターンの抵抗値を調整することにより、簡易な構成で
電流値の検出精度を向上することができるようにする。(1-3) Effects of the First Embodiment According to the above configuration, the current in the current path is detected by using the on-resistance of the field-effect transistor and the resistance value of the wiring pattern. , Wiring patterns P having different resistance values
By adjusting the resistance value of the wiring pattern in the current path by the selective connection of P1 and P2, it is possible to improve the detection accuracy of the current value with a simple configuration.
【0037】(2)第2の実施の形態 図2(A)及び(B)は、図1(B)及び(C)との対
比により本発明の第2の実施の形態に係るバッテリパッ
ク21の配線基板28を示す平面図である。この図2
(A)及び(B)において、図1について上述した構成
と同一の構成は、対応する符号を付して示し、重複した
説明は省略する。このバッテリパック21においては、
主の配線パターンPMにより放電電流の経路を構成す
る。さらにバッテリパック21は、必要に応じてジャン
パ用のチップ部品12を半田付けしてランドLSを短絡
することにより、主の配線パターンPMに副の配線パタ
ーンPSを並列接続し、これにより放電電流経路におけ
る配線パターンの抵抗値が調整されるようになされてい
る。(2) Second Embodiment FIGS. 2A and 2B show a battery pack 21 according to a second embodiment of the present invention in comparison with FIGS. 1B and 1C. 3 is a plan view showing a wiring board 28 of FIG. This figure 2
In (A) and (B), the same components as those described above with reference to FIG. 1 are denoted by the corresponding reference numerals, and redundant description will be omitted. In this battery pack 21,
The main wiring pattern PM forms a path for the discharge current. Further, the battery pack 21 connects the sub-wiring pattern PS to the main wiring pattern PM in parallel by soldering the jumper chip component 12 as necessary and short-circuiting the land LS, thereby forming a discharge current path. Are adjusted to adjust the resistance value of the wiring pattern.
【0038】なお主の配線パターンPM及び副の配線パ
ターンPSは、第1の実施の形態について上述した第1
及び第2の配線パターンP1及びP2と同様に形成さ
れ、また電界効果型トランジスタ3のオン抵抗に対する
抵抗値が従来に比して大きくなるように設定されるよう
になされている。The main wiring pattern PM and the sub wiring pattern PS are the same as those of the first embodiment described above with reference to the first embodiment.
And the second wiring patterns P1 and P2, and the resistance value with respect to the on-resistance of the field effect transistor 3 is set to be larger than that of the related art.
【0039】図2に示す構成によれば、副の配線パター
ンPSの接続又は非接続により、電流供給経路を形成す
る主の配線パターンPMによる抵抗に対して、副の配線
パターンPMによる抵抗の並列の接続又は非接続により
配線パターンの抵抗値の調整するようにしても、第1の
実施の形態と同様の効果を得ることができる。According to the configuration shown in FIG. 2, by connecting or disconnecting the sub wiring pattern PS, the resistance of the main wiring pattern PM forming the current supply path is parallel to the resistance of the sub wiring pattern PM. The same effect as in the first embodiment can be obtained by adjusting the resistance value of the wiring pattern by connection or disconnection.
【0040】(3)第3の実施の形態 図3(A)及び(B)は、図1(B)及び(C)との対
比により本発明の第3の実施の形態に係るバッテリパッ
ク31の配線基板38を示す平面図である。このバッテ
リパック31においては、主の配線パターンPMにより
放電電流の経路を構成する。さらにバッテリパック31
は、必要に応じてジャンパ用のチップ部品12の半田付
けにより、主の配線パターンPMに副の配線パターンP
Sを並列接続し、これにより放電電流経路における配線
パターンの抵抗値が調整されるようになされている。(3) Third Embodiment FIGS. 3A and 3B show a battery pack 31 according to a third embodiment of the present invention in comparison with FIGS. 1B and 1C. FIG. 4 is a plan view showing a wiring board 38 of FIG. In this battery pack 31, a path of a discharge current is constituted by the main wiring pattern PM. Further, the battery pack 31
The sub wiring pattern P is added to the main wiring pattern PM by soldering the jumper chip component 12 as necessary.
S are connected in parallel, whereby the resistance value of the wiring pattern in the discharge current path is adjusted.
【0041】さらにこの調整において、主の配線パター
ンPM及び副の配線パターンPSは、一部が部品実装面
側にて平行に延長するように形成され、チップ部品12
を半田付けできるように、この平行に延長する部分にお
いてはパターンが露出するようになされている。これに
より配線基板38は、この平行に延長する部位におい
て、矢印Aにより示すようにチップ部品12による半田
付け位置を変更することにより、主の配線パターンPM
に接続する副の配線パターンPSの長さを変更できるよ
うにされ、これにより半田付けした位置に対応する長さ
により副の配線パターンPSを主の配線パターンPMに
接続できるようになされている。Further, in this adjustment, the main wiring pattern PM and the sub wiring pattern PS are formed so as to partially extend in parallel on the component mounting surface side.
In this parallel extending portion, the pattern is exposed so that the pattern can be soldered. As a result, the wiring board 38 changes the soldering position of the chip component 12 at the portion extending in parallel as indicated by the arrow A, thereby forming the main wiring pattern PM.
The length of the sub wiring pattern PS to be connected to the main wiring pattern PM can be changed by the length corresponding to the soldered position.
【0042】これによりこの実施の形態では、主及び副
の配線パターンPM及びPSの接続位置の調整により、
主の配線パターンPMによる抵抗に、接続位置に応じた
副の配線パターンPSによる抵抗を並列に接続して、配
線パターンの抵抗値を調整するようになされている。Thus, in this embodiment, by adjusting the connection positions of the main and sub wiring patterns PM and PS,
The resistance of the sub-wiring pattern PS corresponding to the connection position is connected in parallel to the resistance of the main wiring pattern PM, and the resistance value of the wiring pattern is adjusted.
【0043】図3に示す構成によれば、副の配線パター
ンPSの接続又は非接続に加えて、副の配線パターンを
接続する場合には、接続位置に応じた副の配線パターン
PSによる抵抗を並列に接続して、配線パターンの抵抗
値を調整することにより、さらに細かく配線パターンの
抵抗値の調整することができ、さらに一段と電流値の調
整精度を向上することができる。According to the configuration shown in FIG. 3, when the sub wiring pattern PS is connected in addition to the connection or non-connection of the sub wiring pattern PS, the resistance of the sub wiring pattern PS according to the connection position is reduced. By connecting in parallel and adjusting the resistance value of the wiring pattern, the resistance value of the wiring pattern can be adjusted more finely, and the accuracy of adjusting the current value can be further improved.
【0044】(4)第4の実施の形態 図4(A)及び(B)は、図1(B)及び(C)との対
比により本発明の第4の実施の形態に係るバッテリパッ
ク41の配線基板48を示す平面図である。このバッテ
リパック41においては、制御回路2の集積回路2Aに
接続された第1の配線パターンP1と、電界効果型トラ
ンジスタ3に接続された第2の配線パターンP2とをジ
ャンパ用のチップ部品12の半田付けにより接続して、
放電電流経路が作成される。(4) Fourth Embodiment FIGS. 4A and 4B show a battery pack 41 according to a fourth embodiment of the present invention in comparison with FIGS. 1B and 1C. 5 is a plan view showing the wiring board 48 of FIG. In the battery pack 41, the first wiring pattern P1 connected to the integrated circuit 2A of the control circuit 2 and the second wiring pattern P2 connected to the field-effect transistor 3 are combined with the jumper chip component 12. Connect by soldering,
A discharge current path is created.
【0045】ここでこれら第1及び第2の配線パターン
P1及びP2は、部品実装面側において、平行に延長す
るように形成され、この平行に延長する部分において、
第2の配線パターンP2に比して第1の配線パターンが
幅広に形成されるようになされている。これによりこの
配線基板48においては、この平行に延長する部位にチ
ップ部品12を半田付けして、この半田付けの位置に応
じた第1及び第2の配線パターンによる抵抗を直列に接
続して、放電電流の検出に供するようになされている。The first and second wiring patterns P1 and P2 are formed so as to extend in parallel on the component mounting surface side.
The first wiring pattern is formed wider than the second wiring pattern P2. Thereby, in the wiring board 48, the chip component 12 is soldered to the portion extending in parallel, and the resistances of the first and second wiring patterns according to the position of the soldering are connected in series. It is designed to detect a discharge current.
【0046】図4に示す構成によれば、平行に延長する
第1及び第2の配線パターンP2を接続し、この接続位
置に応じた第1及び第2の配線パターンによる抵抗を直
列に接続して配線パターンの抵抗値を調整するようにし
ても、第3の実施の形態と同様の効果を得ることができ
る。According to the structure shown in FIG. 4, the first and second wiring patterns P2 extending in parallel are connected, and the resistances of the first and second wiring patterns corresponding to the connection positions are connected in series. Even if the resistance value of the wiring pattern is adjusted by the method, the same effect as that of the third embodiment can be obtained.
【0047】(5)他の実施の形態 なお上述の実施の形態においては、ジャンパ用のチップ
部品により配線パターンを接続して配線パターンの抵抗
値を調整する場合について述べたが、本発明はこれに限
らず、種々の接続方法を適用することができ、例えば図
5に示すように、半田付により配線パターンを接続する
ようにしてもよい。(5) Other Embodiments In the above-described embodiment, the case where the wiring pattern is connected by the jumper chip component and the resistance value of the wiring pattern is adjusted has been described. The present invention is not limited to this, and various connection methods can be applied. For example, as shown in FIG. 5, the wiring patterns may be connected by soldering.
【0048】また上述の実施の形態においては、配線パ
ターンを接続して配線パターンの抵抗値を調整する場合
について述べたが、本発明はこれに限らず、例えば配線
パターンの切断、トリミングによる配線パターンの幅の
調整等により配線パターンの抵抗値を調整するようにし
もよい。In the above-described embodiment, the case where the wiring pattern is connected to adjust the resistance value of the wiring pattern has been described. However, the present invention is not limited to this. For example, the wiring pattern may be cut or trimmed by trimming. The resistance value of the wiring pattern may be adjusted by adjusting the width of the wiring pattern.
【0049】また上述の実施の形態においては、銅箔に
より配線パターンを形成した配線基板を使用する場合に
ついて述べたが、本発明はこれに限らず、例えばいわゆ
るホーロー基板、セラミックス基板等で代表される焼成
基板を使用する場合等にも広く適用することができる。Further, in the above-described embodiment, the case where a wiring board having a wiring pattern formed of copper foil is used has been described. It can be widely applied to the case where a fired substrate is used.
【0050】また上述の実施の形態においては、放電電
流の制御に本発明を適用する場合について述べたが、本
発明はこれに限らず、充電電流の制御に適用することも
できる。なおこのような充電電流の制御に係るバッテリ
の充電においては、単に充電電流の異常により充電電流
を遮断する制御に加えて、充電電流値自体を制御する場
合もあることにより、本発明によれば、この充電電流値
自体の制御についても精度を向上することができ、その
分充電に要する時間を短くし、さらには充電可能な範囲
で充分に充電することができる。In the above-described embodiment, the case where the present invention is applied to the control of the discharge current has been described. However, the present invention is not limited to this, and can be applied to the control of the charge current. According to the present invention, in the charging of the battery according to the control of the charging current, the charging current value itself may be controlled in addition to the control of simply interrupting the charging current due to the abnormality of the charging current. The accuracy of the control of the charging current value itself can be improved, the time required for charging can be shortened accordingly, and the charging can be sufficiently performed within a chargeable range.
【0051】また上述の実施の形態においては、本発明
をバッテリパックに適用した場合について述べたが、本
発明はこれに限らず、充電装置側に適用してもよく、さ
らにはこのようなバッテリより電源の供給を受ける機器
側に適用してもよい。In the above-described embodiment, the case where the present invention is applied to a battery pack has been described. However, the present invention is not limited to this, and may be applied to a charging device side. The present invention may be applied to a device that receives more power supply.
【0052】[0052]
【発明の効果】上述のように本発明によれば、電界効果
型トランジスタのオン抵抗と配線パターンの抵抗値とを
利用して電流経路の電流を検出するようにし、さらにこ
の配線パターンの抵抗値を調整することにより、簡易な
構成で電流値の検出精度を向上することができる。As described above, according to the present invention, the current in the current path is detected by using the on-resistance of the field-effect transistor and the resistance value of the wiring pattern. Is adjusted, the detection accuracy of the current value can be improved with a simple configuration.
【図1】本発明の第1の実施の形態に係るバッテリパッ
クを示す接続図、その配線基板を示す平面図である。FIG. 1 is a connection diagram showing a battery pack according to a first embodiment of the present invention, and a plan view showing a wiring board thereof.
【図2】本発明の第2の実施の形態に係るバッテリパッ
クに適用される配線基板を示す平面図である。FIG. 2 is a plan view showing a wiring board applied to a battery pack according to a second embodiment of the present invention.
【図3】本発明の第3の実施の形態に係るバッテリパッ
クに適用される配線基板を示す平面図である。FIG. 3 is a plan view showing a wiring board applied to a battery pack according to a third embodiment of the present invention.
【図4】本発明の第4の実施の形態に係るバッテリパッ
クに適用される配線基板を示す平面図である。FIG. 4 is a plan view showing a wiring board applied to a battery pack according to a fourth embodiment of the present invention.
【図5】他の実施の形態に係る配線パターンを示す平面
図である。FIG. 5 is a plan view showing a wiring pattern according to another embodiment.
【図6】従来のバッテリパックを示す接続図、その配線
基板を示す平面図である。FIG. 6 is a connection diagram showing a conventional battery pack and a plan view showing a wiring board thereof.
1、11、21、31、41……バッテリパック、2…
…制御回路、2A……集積回路、3、4……電界効果型
トランジスタ、7……バッテリセル、8、18、28、
38、48……配線基板、12……チップ部品、P1、
P2、PD、PD1、PM……配線パターン1, 11, 21, 31, 41 ... battery pack, 2 ...
... Control circuit, 2A ... Integrated circuit, 3, 4 ... Field effect transistor, 7 ... Battery cell, 8, 18, 28,
38, 48 ... wiring board, 12 ... chip parts, P1,
P2, PD, PD1, PM ... Wiring pattern
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松尾 拓治 福島県郡山市日和田町高倉字下杉下1番地 の1 株式会社ソニー・エナジー・テック 内 Fターム(参考) 5G003 AA01 BA01 CA01 CC02 DA07 DA13 GA01 ────────────────────────────────────────────────── ─── Continued on the front page (72) Inventor Takuji Matsuo 1-1-1 Shimosugishita, Takakura, Hiwada-cho, Koriyama-shi, Fukushima F-term within Sony Energy Tech Co., Ltd. 5G003 AA01 BA01 CA01 CC02 DA07 DA13 GA01
Claims (18)
に電源を供給する電源装置において、 前記電源供給経路に配置されて前記電源供給経路を形成
し、所定の制御信号により前記電源の供給を中止する電
界効果型トランジスタと、 前記電源供給経路の電圧検出部に発生する電位差に基づ
いて、前記電源供給経路の電流を制御する制御手段と、 前記電界効果型トランジスタ、前記制御手段を実装する
配線基板とを備え、 前記電圧検出部が、 前記電界効果型トランジスタと、前記電界効果型トラン
ジスタに接続されて、前記電源供給経路の一部を形成す
る前記配線基板の配線パターンとの直列回路であり、該
配線パターンの抵抗値の調整により、前記制御手段によ
り前記電源供給経路の電流を制御する特性が設定された
ことを特徴とする電源装置。1. A power supply device for supplying power to a power supply target via a predetermined power supply path, wherein the power supply apparatus is arranged in the power supply path to form the power supply path, and supplies the power by a predetermined control signal. A field effect transistor that stops the operation, control means for controlling a current in the power supply path based on a potential difference generated in a voltage detector of the power supply path, and the field effect transistor and the control means. A wiring board, wherein the voltage detecting unit is a series circuit of the field-effect transistor and a wiring pattern of the wiring board connected to the field-effect transistor and forming a part of the power supply path. A characteristic for controlling a current of the power supply path by the control means by adjusting a resistance value of the wiring pattern. Apparatus.
供給を中止する処理であることを特徴とする請求項1に
記載の電源装置。2. The power supply device according to claim 1, wherein the control of the current in the power supply path is a process of outputting the control signal from the control circuit and stopping the supply of the power. .
項1に記載の電源装置。3. The power supply device according to claim 1, wherein the power supply target is a chargeable / dischargeable battery cell.
特徴とする請求項3に記載の電源装置。4. The power supply device according to claim 3, wherein said battery cells are integrally held.
装置。5. The power supply device according to claim 1, wherein the power supply device is detachably disposed on a desired device, and the power supply target is the device.
記第1及び又は第2の配線パターンにより前記電流供給
経路を形成して実行されたことを特徴とする請求項1に
記載の電源装置。6. A method for adjusting the resistance value of the wiring pattern by selectively connecting the first and second wiring patterns to form the current supply path by the first and / or second wiring patterns. The power supply device according to claim 1, wherein:
給経路を形成する主の配線パターンによる抵抗に対し
て、前記副の配線パターンによる抵抗の並列の接続又は
非接続により実行されたことを特徴とする請求項1に記
載の電源装置。7. A method according to claim 7, wherein the resistance of the wiring pattern is adjusted by connecting or disconnecting a sub wiring pattern to a resistance of the main wiring pattern forming the current supply path. The power supply device according to claim 1, wherein the power supply device is executed by parallel connection or disconnection.
の配線パターンによる抵抗に、前記接続位置に応じた前
記副の配線パターンによる抵抗を並列に接続して実行さ
れたことを特徴とする請求項1に記載の電源装置。8. The resistance of the wiring pattern is adjusted by adjusting the connection position of the main wiring pattern and the sub wiring pattern by adjusting the resistance of the sub wiring pattern according to the connection position to the resistance of the main wiring pattern. The power supply device according to claim 1, wherein the power supply device is connected to and executed in parallel.
の調整により、前記接続位置に応じた前記第1及び第2
の配線パターンによる抵抗を直列に接続して実行された
ことを特徴とする請求項1に記載の電源装置。9. The method according to claim 9, wherein adjusting the resistance value of the wiring pattern comprises adjusting the connection position of the first and second wiring patterns extending in parallel, thereby adjusting the resistance value of the first and second wiring patterns in accordance with the connection position.
2. The power supply device according to claim 1, wherein the power supply device is executed by connecting the resistors formed by the wiring patterns in series.
象に電源を供給する電源装置の生産方法において、 前記電源装置は、 前記電源供給経路に配置されて前記電源供給経路を形成
し、所定の制御信号により前記電源の供給を中止する電
界効果型トランジスタと、 前記電源供給経路の電圧検出部に発生する電位差に基づ
いて、前記電源供給経路の電流を制御する制御手段と、 前記電界効果型トランジスタ、前記制御手段を実装する
配線基板とを備え、 前記電圧検出部が、 前記電界効果型トランジスタと、前記電界効果型トラン
ジスタに接続されて、前記電源供給経路の一部を形成す
る前記配線基板の配線パターンとの直列回路であり、 前記電源装置の生産方法は、 前記電圧検出部の配線パターンの抵抗値の調整により、
前記制御手段により前記電源供給経路の電流を制御する
特性を調整することを特徴とする電源装置。10. A method of producing a power supply device for supplying power to a power supply target via a predetermined power supply path, wherein the power supply device is arranged in the power supply path to form the power supply path, and A field-effect transistor for stopping supply of the power according to the control signal, a control unit for controlling a current in the power supply path based on a potential difference generated in a voltage detection unit in the power supply path, A transistor, and a wiring board on which the control unit is mounted, wherein the voltage detection unit is connected to the field-effect transistor and the field-effect transistor to form a part of the power supply path. The power supply device production method, by adjusting the resistance value of the wiring pattern of the voltage detection unit,
A power supply device, wherein a characteristic of controlling a current of the power supply path is adjusted by the control unit.
供給を中止する処理であることを特徴とする請求項10
に記載の電源装置の生産方法。11. The control of the current in the power supply path is a process of outputting the control signal from the control circuit and stopping the supply of the power.
3. The method for producing a power supply device according to claim 1.
項10に記載の電源装置の生産方法。12. The method according to claim 10, wherein the power supply target is a chargeable / dischargeable battery cell.
を特徴とする請求項12に記載の電源装置の生産方法。13. The method according to claim 12, wherein the battery cells are integrally held.
源装置の生産方法。14. The method for producing a power supply device according to claim 10, wherein the power supply device is detachably disposed on a desired device, and the power supply target is the device.
接続して、前記第1及び又は第2の配線パターンにより
前記電流供給経路を形成することにより、 前記電圧検出部の配線パターンの抵抗値を調整すること
を特徴とする請求項10に記載の電源装置の生産方法。15. The wiring pattern of the voltage detecting section by selectively connecting the first and second wiring patterns and forming the current supply path by the first and / or second wiring patterns. The method according to claim 10, wherein the resistance value is adjusted.
り、前記電流供給経路を形成する主の配線パターンによ
る抵抗に対する、前記副の配線パターンによる抵抗の並
列の接続又は非接続により、 前記電圧検出部の配線パターンの抵抗値を調整すること
を特徴とする請求項10に記載の電源装置の生産方法。16. The voltage detection by connecting or disconnecting the resistance of the main wiring pattern forming the current supply path in parallel with or not connecting the resistance of the sub wiring pattern to the resistance of the main wiring pattern forming the current supply path. The method for producing a power supply device according to claim 10, wherein the resistance value of the wiring pattern of the unit is adjusted.
整により、前記主の配線パターンによる抵抗に、前記接
続位置に応じた前記副の配線パターンによる抵抗を並列
に接続することにより、 前記電圧検出部の配線パターンの抵抗値を調整すること
を特徴とする請求項10に記載の電源装置の生産方法。17. The method according to claim 17, further comprising: adjusting a connection position of the main wiring pattern and the sub wiring pattern so as to connect a resistance of the sub wiring pattern corresponding to the connection position to a resistance of the main wiring pattern in parallel. The method according to claim 10, wherein a resistance value of the wiring pattern of the detection unit is adjusted.
ーンの接続位置の調整により、前記接続位置に応じた前
記第1及び第2の配線パターンによる抵抗を直列に接続
することにより、 前記電圧検出部の配線パターンの抵抗値を調整すること
を特徴とする請求項10に記載の電源装置の生産方法。18. The method according to claim 18, wherein the connection positions of the first and second wiring patterns extending in parallel are adjusted to connect in series resistances of the first and second wiring patterns corresponding to the connection positions. The method according to claim 10, wherein the resistance value of the wiring pattern of the voltage detection unit is adjusted.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36716399A JP2001186685A (en) | 1999-12-24 | 1999-12-24 | Power unit, and method of producing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36716399A JP2001186685A (en) | 1999-12-24 | 1999-12-24 | Power unit, and method of producing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001186685A true JP2001186685A (en) | 2001-07-06 |
Family
ID=18488629
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP36716399A Pending JP2001186685A (en) | 1999-12-24 | 1999-12-24 | Power unit, and method of producing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001186685A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008079448A (en) * | 2006-09-22 | 2008-04-03 | Matsushita Electric Ind Co Ltd | Voltage boosting power supply unit |
JP2014200164A (en) * | 2013-03-11 | 2014-10-23 | セイコーインスツル株式会社 | Charge and discharge control circuit, charge and discharge control apparatus, and battery apparatus |
-
1999
- 1999-12-24 JP JP36716399A patent/JP2001186685A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008079448A (en) * | 2006-09-22 | 2008-04-03 | Matsushita Electric Ind Co Ltd | Voltage boosting power supply unit |
JP2014200164A (en) * | 2013-03-11 | 2014-10-23 | セイコーインスツル株式会社 | Charge and discharge control circuit, charge and discharge control apparatus, and battery apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1798833B1 (en) | Protection circuit | |
US8487590B2 (en) | Cell controller having a unit cell voltage detecting section | |
JP3305257B2 (en) | Charge / discharge control circuit, rechargeable power supply device and control method therefor | |
JP3572793B2 (en) | Battery pack and method of manufacturing the battery pack | |
JP4913277B2 (en) | PTC element, PCB substrate on which PTC element is mounted, secondary battery protection circuit device, and secondary battery assembly | |
EP3644473B1 (en) | Battery protection circuit and battery pack comprising same | |
JP4167924B2 (en) | Storage battery pack and storage battery charge / discharge circuit | |
KR101054888B1 (en) | Integrated chip arrangement of battery protection circuit | |
KR19980071235A (en) | Charge / discharge control circuit | |
KR20020017931A (en) | Battery pack | |
CN106849218B (en) | mobile phone rechargeable battery | |
KR20130063804A (en) | Battery protection circuits and one chip layout structure of battery protection circuits | |
JP2002110258A (en) | Battery with protection circuit | |
JP2001186685A (en) | Power unit, and method of producing the same | |
KR101288059B1 (en) | Package module of battery protection circuits | |
JP2002281660A (en) | Protective device of battery pack | |
JP2001035331A (en) | Switching element | |
KR102515881B1 (en) | Battery protection circuit and battery pack having same | |
JP2001339869A (en) | Battery pack and power supply circuit | |
JP2000295777A (en) | Battery equipment | |
JP2003079058A (en) | Battery pack | |
JP7494900B2 (en) | All-solid-state battery module and electronic device | |
JP2000014023A (en) | Battery pack | |
CN219960160U (en) | Quick charge circuit and circuit module | |
JP4810499B2 (en) | Semiconductor integrated circuit device and secondary battery monitoring semiconductor integrated circuit device |