JP2003079058A - Battery pack - Google Patents
Battery packInfo
- Publication number
- JP2003079058A JP2003079058A JP2001266971A JP2001266971A JP2003079058A JP 2003079058 A JP2003079058 A JP 2003079058A JP 2001266971 A JP2001266971 A JP 2001266971A JP 2001266971 A JP2001266971 A JP 2001266971A JP 2003079058 A JP2003079058 A JP 2003079058A
- Authority
- JP
- Japan
- Prior art keywords
- current
- battery
- charge
- fet
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Landscapes
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Secondary Cells (AREA)
- Battery Mounting, Suspending (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は複数の二次電池を使
用した電池パックの充放電電流の制御に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to control of charging / discharging current of a battery pack using a plurality of secondary batteries.
【０００２】[0002]
【従来の技術】近年、ノートパソコン等の携帯用電子機
器の電源として、複数のリチウム二次電池を接続し、こ
れらを筐体内に収容した電池パックが広く用いられてい
る。2. Description of the Related Art In recent years, a battery pack in which a plurality of lithium secondary batteries are connected and housed in a housing has been widely used as a power source for portable electronic equipment such as a notebook computer.
【０００３】電池パックは充電状態においては過充電や
過電流による二次電池の劣化や危険を防止するために充
電用ＦＥＴを有する。また放電状態においては過電流に
よる電流経路の焼損、過放電による二次電池の劣化を防
止するために放電用ＦＥＴを有する。The battery pack has a charging FET for preventing deterioration or danger of the secondary battery due to overcharge or overcurrent in a charged state. Further, in the discharge state, a discharge FET is provided to prevent the current path from being burnt out due to overcurrent and the secondary battery from being deteriorated due to overdischarge.
【０００４】バッテリーマネージメントユニット（以
下、ＢＭＵとする）に於いては、負荷側であるコンピュ
ータ本体と電池パック間でデータをやり取りする必要が
あるため、通信を行うのが一般的である。通信はローサ
イド側を電池パック、コンピュータ本体と共通なグラン
ドして行うのが一般的である。Ｎ型半導体ＦＥＴは一般
的にローサイド側に充放電スイッチとして用いるため、
これらがオフした時にローサイド側の電流の経路が断た
れてしまう。この状態では通信を行うことが出来ない。In a battery management unit (hereinafter referred to as BMU), it is common to perform communication because it is necessary to exchange data between the computer main body on the load side and the battery pack. Communication is generally performed by connecting the low side to the battery pack and the ground common to the computer main body. Since the N-type semiconductor FET is generally used as a charge / discharge switch on the low side,
When they are turned off, the current path on the low side is cut off. Communication cannot be performed in this state.
【０００５】よってＢＭＵにおいては、充放電スイッチ
の動作が通信に影響しない様にハイサイド側に配置され
るＰ型半導体ＦＥＴを用いていた。Therefore, in the BMU, a P-type semiconductor FET arranged on the high side is used so that the operation of the charge / discharge switch does not affect communication.
【０００６】以下、従来の電池パックについて、図面を
用いて説明する。図４は従来の電池パックの構成を示す
図である。A conventional battery pack will be described below with reference to the drawings. FIG. 4 is a diagram showing a configuration of a conventional battery pack.
【０００７】同図において、１は二次電池、１１、１２
は充電ＦＥＴ、１３、１４は放電ＦＥＴ、１５は充電Ｆ
ＥＴ制御スイッチ、１６は放電ＦＥＴ制御スイッチ、Ａ
は負荷、５は制御手段（ＭＰＵ）、８は出力接続検出
部、９は電流検出用抵抗９１、増幅器９２とからなる電
流検出手段、１０は電池電圧検出手段である。In the figure, 1 is a secondary battery, and 11 and 12.
Is a charge FET, 13 and 14 are discharge FETs, and 15 is a charge F
ET control switch, 16 is a discharge FET control switch, A
Is a load, 5 is a control unit (MPU), 8 is an output connection detection unit, 9 is a current detection unit including a current detection resistor 91 and an amplifier 92, and 10 is a battery voltage detection unit.
【０００８】ＭＰＵ５は充放電電流、二次電池電圧、二
次電池温度等のモニターを行い、コンピュータ本体との
通信や充放電用ＦＥＴの制御を行っている。充放電制御
はＦＥＴのピンチオフ電圧を超える電圧をゲートに印加
することにより行っている。The MPU 5 monitors the charging / discharging current, the secondary battery voltage, the secondary battery temperature, etc., and communicates with the computer body and controls the charging / discharging FET. Charge / discharge control is performed by applying a voltage exceeding the pinch-off voltage of the FET to the gate.
【０００９】[0009]
【発明が解決しようとする課題】上記従来の構成におい
てＦＥＴの発熱量はオームの法則から電流の２乗にＦＥ
Ｔのオン抵抗をかけた値に比例する。この値はコンピュ
ータ本体の動作電力の増加に比例して大きくなる。半導
体の接合部の温度上昇が制限値を超える事や機器の安全
性を確保する為、発熱量を低くするための手段としてＦ
ＥＴを並列に多数個使用する方法を採用している。In the above conventional structure, the heat generation amount of the FET is FE to the square of the current according to Ohm's law.
It is proportional to the value obtained by multiplying the on resistance of T. This value increases in proportion to the increase in operating power of the computer main body. In order to ensure that the temperature rise at the semiconductor junction exceeds the limit value and to ensure the safety of the equipment, F
The method of using many ETs in parallel is adopted.
【００１０】この方法では、Ｎ型半導体ＦＥＴに比べて
約２倍のオン抵抗であるＰ型半導体ＦＥＴを並列で多数
個実装するため、プリント基板面積の増大や部品増加の
ためコストが上がるという課題があった。According to this method, a large number of P-type semiconductor FETs having an ON resistance about twice as large as that of the N-type semiconductor FETs are mounted in parallel, so that the cost increases due to the increase of the printed circuit board area and the increase of parts. was there.
【００１１】本発明は上記課題を解決するものであり、
充放電電流制御を少ない部品で構成して小型化し、且つ
低コスト化を実現することを目的とするものである。The present invention is intended to solve the above problems,
It is an object of the present invention to realize charging / discharging current control with a small number of parts, downsizing, and cost reduction.
【００１２】[0012]
【課題を解決するための手段】上記目的を達成するため
に本発明の電池パックは、電池と、前記電池の電圧を検
出する電圧検出手段と、電池電流を検出する電流検出手
段と、前記電圧検出手段及び前記電流検出手段からの出
力を入力とする制御手段と、充放電経路のハイサイド側
に位置して前記制御手段からの出力を受け充放電電流の
制御を行うＰ型半導体ＦＥＴの約２分の１のオン抵抗で
あるＮ型半導体ＦＥＴであって負荷側からの充電電流を
制御する充電用ＦＥＴと電池側からの放電電流を制御す
る放電用ＦＥＴのデバイスから構成されるスイッチング
手段とを備えたことを特徴とするものである。To achieve the above object, a battery pack according to the present invention comprises a battery, a voltage detecting means for detecting a voltage of the battery, a current detecting means for detecting a battery current, and the voltage. About the control means which receives the output from the detection means and the current detection means, and the P-type semiconductor FET which is located on the high side of the charge / discharge path and receives the output from the control means and controls the charge / discharge current. A switching means which is an N-type semiconductor FET having a half ON resistance and which comprises a charging FET for controlling the charging current from the load side and a discharging FET device for controlling the discharging current from the battery side. It is characterized by having.
【００１３】またＮ型半導体ＦＥＴの制御に必要なゲー
ト電圧をチャージポンプにより昇圧することを特徴とす
るものである。このように、ゲート電圧をソース電圧よ
り高くすることで、Ｎ型半導体ＦＥＴをハイサイド側に
配置出来る。これによりＦＥＴの発熱を大幅に下げるこ
とが可能となる。Further, the present invention is characterized in that the gate voltage required for controlling the N-type semiconductor FET is boosted by a charge pump. In this way, by making the gate voltage higher than the source voltage, the N-type semiconductor FET can be arranged on the high side. This makes it possible to significantly reduce the heat generation of the FET.
【００１４】[0014]
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照にしながら説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.
【００１５】図１は本発明の電池パックの回路図であ
る。図１において１は二次電池、２は充電ＦＥＴ、３は
放電ＦＥＴ、４はチャージポンプからなる昇圧手段、５
は制御手段（ＭＰＵ）、６は充電ＦＥＴ制御スイッチ、
７は放電ＦＥＴ制御スイッチであり、充電ＦＥＴ２と放
電ＦＥＴ３と充電ＦＥＴ制御スイッチ６、放電ＦＥＴ制
御スイッチ７とによりスイッチング手段を構成してい
る。８は出力接続検出部、９は電流検出用抵抗９１、増
幅器９２からなる電流検出手段、１０は電圧検出手段、
Ａは負荷である。FIG. 1 is a circuit diagram of the battery pack of the present invention. In FIG. 1, reference numeral 1 is a secondary battery, 2 is a charge FET, 3 is a discharge FET, 4 is a booster including a charge pump, 5
Is a control unit (MPU), 6 is a charge FET control switch,
Reference numeral 7 denotes a discharge FET control switch, and the charge FET 2, the discharge FET 3, the charge FET control switch 6 and the discharge FET control switch 7 constitute a switching means. Reference numeral 8 is an output connection detecting unit, 9 is a current detecting means including a current detecting resistor 91 and an amplifier 92, 10 is a voltage detecting means,
A is a load.
【００１６】４の昇圧手段はスイッチ４１、４２、４
３、４４、インバータ４５、コンデンサー４６、４７、
バッファ４８からなる。The boosting means 4 is composed of switches 41, 42, 4
3, 44, inverter 45, capacitors 46, 47,
It consists of a buffer 48.
【００１７】ＭＰＵはメインクロックを分周した数十キ
ロヘルツ程度のクロックを出力する。このクロックのＨ
Ｉ、ＬＯの論理変化に同期してスイッチ４１、４２、４
３、４４が動作する。これらのスイッチは全て論理がＨ
Ｉの時、オン動作を行う。スイッチ４１、４２はφ出力
がＨＩの時にオンする。この時スイッチ４３、４４はイ
ンバータ４５を通過しているので論理が反転しており、
オフの状態である。The MPU outputs a clock of several tens of kilohertz obtained by dividing the main clock. H of this clock
The switches 41, 42, and 4 are synchronized with the logic changes of I and LO.
3 and 44 operate. All of these switches have logic H
When I, the ON operation is performed. The switches 41 and 42 are turned on when the φ output is HI. At this time, since the switches 43 and 44 pass through the inverter 45, the logic is inverted,
It is off.
【００１８】この回路のＶＤＤ、ＧＮＤ間の電圧Ｖ１は
スイッチ４１、４２がオンすることによりコンデンサー
４６に充電される。この動作によりコンデンサー４６の
電圧はＶ１と同程度になる。The voltage V1 between VDD and GND in this circuit is charged in the capacitor 46 when the switches 41 and 42 are turned on. By this operation, the voltage of the capacitor 46 becomes approximately the same as V1.
【００１９】次にクロックが反転することによりスイッ
チ４１、４２はＬＯが入力されるためオフの状態にな
る。よってＶＤＤ、ＧＮＤ間の電圧Ｖ１によるコンデン
サー４６への充電は停止する。また、スイッチ４３、４
４の制御電圧はインバータ４５を通過しているのでスイ
ッチ４１、４２と論理が反転しておりＨＩである。よっ
てスイッチ４３、４４はオン状態となる。Next, when the clock is inverted, the switches 41 and 42 are turned off because LO is input. Therefore, the charging of the capacitor 46 by the voltage V1 between VDD and GND is stopped. Also, the switches 43, 4
Since the control voltage of No. 4 has passed through the inverter 45, its logic is inverted from that of the switches 41 and 42 and is HI. Therefore, the switches 43 and 44 are turned on.
【００２０】コンデンサー４７はマイナス側をＶＤＤと
接続している。コンデンサー４６に蓄えられているＶ１
と同程度の電位である電荷がスイッチ４３、４４を流れ
コンデンサー４７を充電する。The negative side of the capacitor 47 is connected to VDD. V1 stored in the condenser 46
An electric charge having the same level of potential flows through the switches 43 and 44 and charges the capacitor 47.
【００２１】この時、コンデンサー４７のマイナス側の
電位はＶＤＤである。このため電池パックのローサイド
側であるＧＮＤから見た時、端子ｄでは電圧がＶ１＋Ｖ
１となる。At this time, the potential on the negative side of the capacitor 47 is VDD. Therefore, when viewed from the low side GND of the battery pack, the voltage is V1 + V at the terminal d.
It becomes 1.
【００２２】図１において放電ＦＥＴ３と、充電ＦＥＴ
２、共にソースをそれぞれ負荷側、電池側に接続してい
る。Ｎ型半導体ＦＥＴはゲート電圧をソース電圧に対し
てピンチオフ電圧以上高くした場合にオン動作が行われ
る。In FIG. 1, the discharge FET 3 and the charge FET
2. Both sources are connected to the load side and the battery side, respectively. The N-type semiconductor FET is turned on when the gate voltage is higher than the source voltage by the pinch-off voltage or more.
【００２３】昇圧手段４によってＮ型半導体ＦＥＴのゲ
ートにはソース電圧よりＶ１程高い電圧が得られる。よ
ってＮ型半導体ＦＥＴの制御に必要なゲート電圧が得ら
れており充放電電流のオン、オフ動作が可能となる。By the boosting means 4, a voltage higher than the source voltage by about V1 is obtained at the gate of the N-type semiconductor FET. Therefore, the gate voltage necessary for controlling the N-type semiconductor FET is obtained, and the charge / discharge current can be turned on and off.
【００２４】図２にスイッチ４１〜４４の制御波形とＧ
ＮＤに対するコンデンサー４６、４７の電圧波形を示し
ている。FIG. 2 shows the control waveforms of the switches 41 to 44 and G.
The voltage waveform of the capacitors 46 and 47 with respect to ND is shown.
【００２５】次に昇圧手段４の動作状態ついて述べる。
電池パックを使用する環境において考えられるモードは
放電、充電、待機の３通りである。Next, the operating state of the boosting means 4 will be described.
There are three possible modes in the environment in which the battery pack is used: discharge, charge, and standby.
【００２６】放電、充電時に於いては、大電流が通過す
るため、昇圧手段４を動作させて充放電ＦＥＴをオンす
る。しかし待機時には充放電経路に電流は流れないた
め、昇圧手段４を連続動作させると、電池の自己放電に
対して回路の消費電流が大きくなる問題が発生する。During discharging and charging, a large current passes, so the boosting means 4 is operated to turn on the charge / discharge FET. However, since current does not flow in the charging / discharging path during standby, continuous operation of the boosting means 4 causes a problem that the current consumption of the circuit increases with respect to self-discharge of the battery.
【００２７】この解決手段を状態の変化を例にして記述
する。This solution will be described by taking a state change as an example.
【００２８】第１の状態変化として充放電時から待機時
に移行した場合を考える。As a first state change, consider the case of shifting from charging / discharging to standby.
【００２９】図１で９は電流検出手段で９１は電流検出
用抵抗、９２は増幅器である。ＭＰＵ５は常時、電流の
計測を行っている。充放電電流があるしきい値以下に一
定時間おかれるとＭＰＵは充電が終了、あるいは負荷が
動作を停止したと判断し、φ出力を停止する。In FIG. 1, 9 is a current detecting means, 91 is a current detecting resistor, and 92 is an amplifier. The MPU 5 constantly measures the current. When the charging / discharging current is kept below a certain threshold for a certain period of time, the MPU determines that charging is completed or the load has stopped operating, and stops the φ output.
【００３０】この動作により、昇圧手段４が停止し待機
時の消費電流を低くすることが出来る。By this operation, the boosting means 4 is stopped and the current consumption during standby can be reduced.
【００３１】第２の状態変化として待機時から充電時に
移行した場合を考える。As a second state change, consider the case of shifting from standby to charging.
【００３２】図１の８は出力接続検出部である。Reference numeral 8 in FIG. 1 is an output connection detecting section.
【００３３】出力接続検出部８は電池電圧であるＶ１を
２分の１に変換し高インピーダンスで、負荷側とＡ／Ｄ
３に接続している。The output connection detecting section 8 converts the battery voltage V1 into a half and has a high impedance so that the load side and A / D
Connected to 3.
【００３４】待機時は充放電ＦＥＴがオフ状態であるの
で、Ａ／Ｄ３にはＶ１／２が入力されている。負荷側か
ら充電器が接続されると、出力接続検出部の電圧が上昇
しＡ／Ｄ３に入力される。ＭＰＵはＡ／Ｄ３の電圧変化
を検出することにより、φ出力を発生し、Ｐ１、Ｐ２を
オンする。Since the charge / discharge FET is in the off state during the standby, V1 / 2 is input to A / D3. When the charger is connected from the load side, the voltage of the output connection detector rises and is input to the A / D 3. The MPU detects the voltage change of A / D3, generates φ output, and turns on P1 and P2.
【００３５】第３の状態変化として待機時から放電時に
移行した場合を考える。As a third state change, consider the case of shifting from standby to discharge.
【００３６】待機時は充放電ＦＥＴがオフ状態であるの
で、Ａ／Ｄ３にはＶ１／２が入力されている。この状態
から負荷が接続されると、出力検出手段８は高インピー
ダンスで電圧を出力しているため、負荷の容量及び抵抗
成分に影響を受けて低下する。電圧があるしきい値以下
になると負荷が接続されたと判断し、φ出力を発生し、
Ｐ１、Ｐ２をオンする。Since the charge / discharge FET is in the off state during standby, V1 / 2 is input to A / D3. When the load is connected from this state, the output detection unit 8 outputs a voltage with high impedance, and therefore the output detection unit 8 is affected by the load capacitance and resistance component and decreases. When the voltage falls below a certain threshold, it is judged that the load is connected, and φ output is generated.
Turn on P1 and P2.
【００３７】これら３通りの状態変化において、前記の
動作を行うことにより、待機時に昇圧手段４を停止出来
る。これにより回路の消費電流を大幅に抑えることが可
能である。By performing the above-mentioned operations in these three kinds of state changes, the boosting means 4 can be stopped during standby. This makes it possible to significantly reduce the current consumption of the circuit.
【００３８】図３に各状態におけるＭＰＵポートとＦＥ
Ｔの状態を示す。FIG. 3 shows the MPU port and FE in each state.
The state of T is shown.
【００３９】[0039]
【発明の効果】以上のように本発明の電池パックは、ス
イッチとして充放電用ＦＥＴに同程度のサイズとコスト
であればＰ型半導体ＦＥＴの約半分のオン抵抗であるＮ
型半導体ＦＥＴを用いた構成にし、ＦＥＴの制御に必要
なゲート電圧をチャージポンプにより電池電圧より高く
し、Ｎ型半導体ＦＥＴをハイサイド側に配置することに
よって、低コスト且つ小型で構成出来るものである。充
放電電流に対してＦＥＴの発熱量を低くすることが出来
るため、熱ストレス等に対するディレーティングが大き
いことになり、電池パックの信頼性を大きく向上するこ
とが可能である。As described above, in the battery pack of the present invention, the ON resistance is about half that of the P-type semiconductor FET if the size and cost of the charge / discharge FET are the same as the switch.
Type semiconductor FET is used, the gate voltage necessary for controlling the FET is made higher than the battery voltage by the charge pump, and the N type semiconductor FET is arranged on the high side. is there. Since the heat generation amount of the FET can be reduced with respect to the charging / discharging current, the derating with respect to thermal stress and the like becomes large, and the reliability of the battery pack can be greatly improved.
【００４０】また、電池パックの状態をモニターする事
により、負荷と非接続時等、待機時に昇圧手段を停止す
ることにより、制御手段、昇圧手段の消費電流を大幅に
低減し、電池パックの長時間使用を可能とすることがで
きる。Further, by monitoring the state of the battery pack and stopping the boosting means during standby, such as when not connected to a load, the current consumption of the control means and boosting means is greatly reduced, and the battery pack length is increased. It can be used for hours.
【００４１】また、基板単位面積に対して許容電流の大
きい電池パックを低コストで提供出来る。Further, a battery pack having a large allowable current per unit area of the substrate can be provided at low cost.
【図１】本発明の電池パックを示すブロック図FIG. 1 is a block diagram showing a battery pack of the present invention.
【図２】コンデンサー４６、４７の電圧波形図FIG. 2 is a voltage waveform diagram of capacitors 46 and 47.
【図３】ＭＰＵとＦＥＴの状態遷移図[Fig. 3] State transition diagram of MPU and FET
【図４】従来の電池パックを示すブロック図FIG. 4 is a block diagram showing a conventional battery pack.
１ 二次電池 ２ 充電用ＦＥＴ ３ 放電用ＦＥＴ ４ 昇圧手段 ４１〜４４ 充電用スイッチ ４５ インバーター ４６、４７ 昇圧用コンデンサー ４８ バッファ ５ 制御手段（ＭＰＵ） ６ 充電用スイッチ ７ 放電用スイッチ ８ 出力接続検出部 ９ 電流検出手段 ９１ 電流検出用抵抗 ９２ 増幅器 １０ 電圧検出手段 Ａ 負荷 1 secondary battery 2 FET for charging 3 Discharge FET 4 boosting means 41-44 Charge switch 45 inverter 46,47 Boost condenser 48 buffers 5 Control means (MPU) 6 Charge switch 7 Discharge switch 8 Output connection detector 9 Current detection means 91 Current detection resistor 92 Amplifier 10 Voltage detection means A load
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5G003 AA01 BA01 CA01 CA11 CC02 DA07 DA13 FA04 GA01 GB03 GC05 5H030 AA01 AA09 AS11 BB01 BB21 DD05 DD08 FF42 FF43 FF44 5H040 AA03 AA40 AS11 AY04 DD08 DD26 GG09 ─────────────────────────────────────────────────── ─── Continued front page F-term (reference) 5G003 AA01 BA01 CA01 CA11 CC02 DA07 DA13 FA04 GA01 GB03 GC05 5H030 AA01 AA09 AS11 BB01 BB21 DD05 DD08 FF42 FF43 FF44 5H040 AA03 AA40 AS11 AY04 DD08 DD26 GG09
Claims (3)
検出手段と、電池電流を検出する電流検出手段と、前記
電圧検出手段及び前記電流検出手段からの出力を入力と
する制御手段と、充放電経路のハイサイド側に位置して
前記制御手段からの出力を受け充放電電流の制御を行う
Ｎ型半導体であって負荷側からの充電電流を制御する充
電用ＦＥＴと電池側からの放電電流を制御する放電用Ｆ
ＥＴのデバイスから構成されるスイッチング手段とを備
えたことを特徴とする電池パック。1. A battery, a voltage detecting means for detecting a voltage of the battery, a current detecting means for detecting a battery current, and a control means for inputting outputs from the voltage detecting means and the current detecting means. An N-type semiconductor located on the high side of the charging / discharging path for controlling the charging / discharging current by receiving the output from the control means, and a charging FET for controlling the charging current from the load side and discharging from the battery side. F for discharge controlling current
A battery pack comprising: a switching means composed of an ET device.
昇圧手段で発生することを特徴とする請求項１記載の電
池パック。2. The battery pack according to claim 1, wherein the boosting means generates the gate voltage required for the operation of the N-type semiconductor.
に制御回路の消費電力を抑える機能を持つことを特徴と
する請求項１または２いずれかに記載の電池パック。3. The battery pack according to claim 1, wherein the battery pack has a function of suppressing power consumption of the control circuit during standby such as disconnection from a load.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001266971A JP2003079058A (en) | 2001-09-04 | 2001-09-04 | Battery pack |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001266971A JP2003079058A (en) | 2001-09-04 | 2001-09-04 | Battery pack |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003079058A true JP2003079058A (en) | 2003-03-14 |
Family
ID=19093170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001266971A Pending JP2003079058A (en) | 2001-09-04 | 2001-09-04 | Battery pack |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003079058A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7202633B2 (en) | 2003-06-30 | 2007-04-10 | Sony Corporation | Driving circuit for field effect transistor |
| KR101076953B1 (en) * | 2003-10-27 | 2011-10-26 | 소니 주식회사 | Battery pack |
| WO2013018282A1 (en) * | 2011-07-29 | 2013-02-07 | 三洋電機株式会社 | Switching apparatus, and photovoltaic power generation system and vehicle drive system using same |
| WO2013076877A1 (en) * | 2011-11-25 | 2013-05-30 | 株式会社日立製作所 | Storage battery system |
| JP2021158752A (en) * | 2020-03-26 | 2021-10-07 | エイブリック株式会社 | Charge and discharge control device and battery device |
| JP2022535476A (en) * | 2019-11-26 | 2022-08-09 | エルジー エナジー ソリューション リミテッド | FET controller and method |
-
2001
- 2001-09-04 JP JP2001266971A patent/JP2003079058A/en active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7202633B2 (en) | 2003-06-30 | 2007-04-10 | Sony Corporation | Driving circuit for field effect transistor |
| KR101076953B1 (en) * | 2003-10-27 | 2011-10-26 | 소니 주식회사 | Battery pack |
| WO2013018282A1 (en) * | 2011-07-29 | 2013-02-07 | 三洋電機株式会社 | Switching apparatus, and photovoltaic power generation system and vehicle drive system using same |
| CN103503288A (en) * | 2011-07-29 | 2014-01-08 | 三洋电机株式会社 | Switching apparatus, and photovoltaic power generation system and vehicle drive system using same |
| US9479158B2 (en) | 2011-07-29 | 2016-10-25 | Panasonic Intellectual Property Management Co., Ltd. | Switching device, and solar power generation system and vehicle driving system using the same |
| WO2013076877A1 (en) * | 2011-11-25 | 2013-05-30 | 株式会社日立製作所 | Storage battery system |
| JP2022535476A (en) * | 2019-11-26 | 2022-08-09 | エルジー エナジー ソリューション リミテッド | FET controller and method |
| JP7401076B2 (en) | 2019-11-26 | 2023-12-19 | エルジー エナジー ソリューション リミテッド | FET control device and method |
| JP2021158752A (en) * | 2020-03-26 | 2021-10-07 | エイブリック株式会社 | Charge and discharge control device and battery device |
| JP7345416B2 (en) | 2020-03-26 | 2023-09-15 | エイブリック株式会社 | Charge/discharge control device and battery device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3905005B2 (en) | Portable device and semiconductor integrated circuit device | |
| US7463008B2 (en) | Power supply apparatus with transistor control for constant current between series-connected battery blocks | |
| US6373222B2 (en) | Power supply apparatus, electrical equipment and power supply method | |
| US7183748B1 (en) | Electric charger and power supply device for portable terminal | |
| US7626360B2 (en) | Charge-pump biased battery protection circuit | |
| US8945735B2 (en) | Built-in charge circuit for secondary battery and secondary battery with the built-in charge circuit | |
| USRE42592E1 (en) | Battery pack for portable electronic equipment | |
| JP2020518096A (en) | BMS wake-up device, BMS including it, and battery pack | |
| US20110304299A1 (en) | System of charging battery pack and method thereof | |
| US6906497B2 (en) | Enabling circuit for avoiding negative voltage transients | |
| JP2000067928A (en) | Battery protecting circuit and electronic device | |
| JPH11242966A (en) | Protecting method for battery pack and device therefor | |
| KR102200551B1 (en) | Battery back | |
| KR20120059851A (en) | System for controlling charging of battery pack | |
| CN102055221A (en) | Battery pack | |
| JP2011097772A (en) | Battery-state monitoring circuit and battery device | |
| US6949912B2 (en) | Enabling circuit for avoiding negative voltage transients | |
| KR20190043422A (en) | Battery back and power system including the same | |
| KR100584324B1 (en) | Apparatus for controlling power in complex mobile terminal | |
| US20170141598A1 (en) | Electric battery comprising an electronic management system | |
| JP2002320323A (en) | Power source circuit | |
| WO2006136100A1 (en) | Power supplying device and power supplying method | |
| JP2003079058A (en) | Battery pack | |
| JP7052326B2 (en) | Power supply and communication equipment | |
| US7230353B2 (en) | Charging circuit in uninterruptible power supply system |