JP2001166802A - S-shape acceleration/deceleration pattern generator - Google Patents
S-shape acceleration/deceleration pattern generatorInfo
- Publication number
- JP2001166802A JP2001166802A JP35283099A JP35283099A JP2001166802A JP 2001166802 A JP2001166802 A JP 2001166802A JP 35283099 A JP35283099 A JP 35283099A JP 35283099 A JP35283099 A JP 35283099A JP 2001166802 A JP2001166802 A JP 2001166802A
- Authority
- JP
- Japan
- Prior art keywords
- output
- value
- integrator
- multiplier
- acceleration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Velocity Or Acceleration (AREA)
- Control Of Electric Motors In General (AREA)
- Numerical Control (AREA)
- Feedback Control In General (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明はプロセス制御に使用
されるパターン発生装置に関するものである。[0001] 1. Field of the Invention [0002] The present invention relates to a pattern generator used for process control.
【０００２】[0002]
【従来の技術】従来、エレベータ、電車等の駆動あるい
は可変速電動機運転においてはショックレス駆動を行な
うなどのため、図３に示すごときものが多く用いられて
いる。図３はその構成図であり、２１は飽和型比較器、
２２は積分器である。例えば、速度指令信号の指令入力
Ｖ１を得て、出力が一定となる飽和型比較器２１とこの
飽和型比較器２１の出力αが与えられて信号出力Ｖ０を
発生し、かつこの信号出力Ｖ０を飽和型比較器２１に帰
還送出する積分器２２より構成されるものであり、その
入出力特性は図４のように示されるものとなる。すなわ
ち、入出力信号において（Ｖ１≠Ｖ０）になる間は、図
４に示されるごとき、出力αしたがって出力αu、αdが
発生されるものとなり、これら出力αu、αdを積分器２
２によって積分することで信号出力Ｖ０を得るものにな
る。かくのごとき従来方式により得られる出力特性は、
速度指令の一例の場合、速度の微分値（ｄＶ／ｄＴ）を
制限するものであるが、速度の２階微分値（ｄＶ2／ｄ
ｔ2）が制限されていないものになって段差的に変化す
る。そして、この段差点では機械系に不必要なトルクシ
ョックを与える結果をまねき、例えばコータマシーン運
転において紙切れを起こす原因となるという不具合があ
った。2. Description of the Related Art Conventionally, in driving an elevator, a train, or the like, or operating a variable-speed motor, shock-less driving or the like is often used, as shown in FIG. FIG. 3 is a diagram showing the configuration thereof, 21 is a saturation type comparator,
22 is an integrator. For example, a command input V1 of a speed command signal is obtained, and a saturated comparator 21 having a constant output and an output α of the saturated comparator 21 are given to generate a signal output V0. It is composed of an integrator 22 that feeds back to the saturation type comparator 21 and its input / output characteristics are as shown in FIG. That is, while (V1 ≠ V0) in the input / output signal, the output α and therefore the outputs αu and αd are generated as shown in FIG.
By integrating by 2, a signal output V0 is obtained. The output characteristics obtained by the conventional method as described above are
In the case of an example of the speed command, the differential value of the speed (dV / dT) is limited, but the second derivative of the speed (dV 2 / d) is limited.
t 2 ) is not restricted and changes stepwise. In addition, there is a problem in that the step point may cause an unnecessary torque shock to the mechanical system, which may cause a paper break in, for example, a coater machine operation.
【０００３】[0003]
【発明が解決しようとする課題】本発明は上述した点に
鑑みて創案されたもので、その目的とするところは、段
差的変化を改良して２階積分の曲線で指令入力値に追従
せしめる簡便なＳ字加減速パターン発生装置を提供する
ものである。SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and an object of the present invention is to improve a step change so as to follow a command input value with a second-order integral curve. An object of the present invention is to provide a simple S-shaped acceleration / deceleration pattern generator.
【０００４】[0004]
【課題を解決するための手段】つまり、その目的を達成
するための手段は、入力信号と出力信号の偏差を演算す
る第１の減算器と、該第１の減算器の偏差演算結果を増
幅する第１の乗算器と、該第１の乗算器の出力である偏
差信号の極性により最大加加速度と最小減加速度の正負
２個の値に制限する第１の制限回路と、該第１の制限回
路の出力を２倍に演算する第２の乗算器と、該第２の乗
算器の乗算結果に偏差信号を乗算する第３の乗算器と、
該第３の乗算器の出力結果を開平し平方根を算出する開
平演算器と、該開平演算器の演算結果を偏差信号の極性
により極性を反転させる極性反転器と、前記第１の制限
回路の出力を積分する第１の積分器と、該第１の積分器
の積分値を制限する正負２個の制限値を持つ第２の制限
回路と、前記極性反転器の出力と第１の積分器の出力と
のいずれか絶対値の小さい値を優先する優先選択器と、
該優先選択器の出力を保持すると共に前記第１の積分器
に伝達する第１の保持回路と、該第１の保持回路の値を
積分する第２の積分器と、該第２の積分器の積分値を保
持する第２の保持回路を設け、指令入力値と前記第２の
保持回路の保持値を前記第１の減算器に与え、前記最大
加加速度と最小減加速度に制限した値で２階積分した曲
線で前記指令入力値に追従させるようにしたことを特徴
とするＳ字加減速パターン発生装置である。以下、本発
明の一実施例を図面に基づいて詳述する。Means for achieving the object are a first subtracter for calculating a deviation between an input signal and an output signal, and amplifying a deviation calculation result of the first subtractor. A first multiplier, a first limiting circuit for limiting the maximum jerk and the minimum deceleration to two positive and negative values according to the polarity of the deviation signal output from the first multiplier, A second multiplier that doubles the output of the limiting circuit, a third multiplier that multiplies the multiplication result of the second multiplier by a deviation signal,
A square root calculator for square rooting the output result of the third multiplier to calculate a square root; a polarity inverter for inverting the calculation result of the square root calculator with the polarity of the deviation signal; A first integrator for integrating an output, a second limiting circuit having two positive and negative limit values for limiting an integrated value of the first integrator, an output of the polarity inverter, and a first integrator A priority selector for giving priority to a value having a smaller absolute value with respect to the output of
A first holding circuit for holding an output of the priority selector and transmitting the output to the first integrator, a second integrator for integrating a value of the first holding circuit, and a second integrator A second holding circuit for holding the integral value of the second holding circuit, the command input value and the holding value of the second holding circuit are given to the first subtractor, and the values are limited to the maximum jerk and the minimum deceleration. An S-shaped acceleration / deceleration pattern generation device characterized in that the command input value is followed by a second-order integrated curve. Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings.
【０００５】[0005]
【発明の実施の形態】図１は本発明の一実施例を示す構
成図、図２はこの動作の理解を容易にするため信号波型
を示した波型図である。図１において、１は本パターン
発生装置への指令値Ｖ１を入力する入力回路、２は上記
指令値Ｖ１と本パターン発生装置の出力結果Ｖ０との偏
差演算を実行するための第１の減算器で、演算結果の出
力は偏差値をＸとすると、 Ｘ＝Ｖ１―Ｖ０ （１） で表される。FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG. 2 is a waveform diagram showing a signal waveform for facilitating understanding of this operation. In FIG. 1, reference numeral 1 denotes an input circuit for inputting a command value V1 to the present pattern generator, and 2 denotes a first subtractor for executing a deviation calculation between the command value V1 and an output result V0 of the present pattern generator. The output of the calculation result is represented by the following equation, where X is the deviation value, and X = V1-V0 (1).
【０００６】３は偏差値を増幅する第１の乗算器であり
偏差の極性を判別するためのもの、４は第１の乗算器３
の増幅度を設定する半固定設定器で増幅度Ａを設定す
る。これら乗算器３，半固定設定器４により偏差値Ｘを
比較的大きな設定の増幅度Ａにより増幅しており、その
演算結果ＡＸは偏差値Ｘの極性つまり、現在値よりも大
きな増加指令である場合はプラスの極限値となり、逆に
小さな値である減少指令である場合はマイナスの極限値
となる。Reference numeral 3 denotes a first multiplier for amplifying the deviation value for determining the polarity of the deviation, and 4 denotes a first multiplier 3
The gain A is set with a semi-fixed setting device that sets the gain of. The deviation value X is amplified by the multiplier 3 and the semi-fixed setting device 4 with the amplification degree A of a relatively large setting, and the operation result AX is the polarity of the deviation value X, that is, an increase command larger than the current value. In this case, the limit value is a positive limit value. On the contrary, when the decrease command is a small value, the limit value is a negative limit value.
【０００７】５は第１の乗算器３で増幅された極限値を
加加速度＋β１、減加速度―β２の範囲に制限する第１
の制限回路でその出力値は加加速度±βであり、半固定
設定器により増加指令の時は加加速度＋β１を、減少指
令の時は減加速度―β２、定常時は０を得ることができ
る。６、７はこの場合における第１の制限器５の加加速
度＋β１、減加速度―β２を与える半固定設定器、８は
第１の制限回路５の出力を２倍に増幅する第２の乗算器
で出力は±２βとなり、９は第２の乗算器８の増幅度を
決定するための固定定数”２”である。A first limiter 5 limits the limit value amplified by the first multiplier 3 to a range of jerk + β1 and deceleration -β2.
The output value of the limiting circuit is jerk ± β. With a semi-fixed setting device, jerk + β1 can be obtained at the time of increase command, deceleration -β2 at the time of decrease command, and 0 at steady state. Reference numerals 6 and 7 denote semi-fixed setting units for giving the jerk + β1 and deceleration -β2 of the first limiter 5 in this case, and 8 denotes a second multiplier for amplifying the output of the first limiter circuit 5 twice. , The output becomes ± 2β, and 9 is a fixed constant “2” for determining the amplification degree of the second multiplier 8.
【０００８】１０は第２の乗算器８の演算結果と減算器
２の偏差出力結果を乗算する第３の乗算器で２つの入力
は偏差値Ｘがいずれの極性の場合でも同符号となるので
正の値である２βＸとなる。１１は第２の乗算器１０の
演算結果の平方根値を算出するための開平演算器であ
り、出力値√（２βＸ）を算出する。１２は開平演算器
１１の出力を減算器２の偏差結果の極性がマイナス、つ
まり減速時にマイナスに切換える極性反転器であり、出
力値±√（２βＸ）を算出する。Reference numeral 10 denotes a third multiplier for multiplying the operation result of the second multiplier 8 and the deviation output result of the subtractor 2, and the two inputs have the same sign even when the deviation value X has any polarity. It becomes 2βX which is a positive value. A square root calculator 11 calculates a square root value of the calculation result of the second multiplier 10, and calculates an output value √ (2βX). Numeral 12 denotes a polarity inverter for switching the output of the square root calculator 11 to a negative value as the deviation result of the subtractor 2, that is, a negative value at the time of deceleration, and calculates an output value ± √ (2βX).
【０００９】１３は第１の制限回路５の出力結果を積分
する第１の積分器で第１の制限回路５の出力±βを積分
し、積分結果は後述する第１の保持回路１８に蓄積され
る。１４は第１の積分器１３の積分結果を加速度＋α
１、減速度―α２に制限する第２の制限回路であり、加
速度・減速度があまり大きくならないように制限してい
る。１５、１６は第２の制限回路１４の制限値である加
速度＋α１、減速度―α２を設定するためのものであ
る。１７は極性反転器１２と第２の制限回路１４の出力
のいずれか絶対値の小さい方を優先させる優先選択器で
２値の絶対値とを比較し、絶対値の小さい値を選択し出
力することにより、最適の加速度を得るものである。Reference numeral 13 denotes a first integrator for integrating the output result of the first limiting circuit 5, which integrates the output ± β of the first limiting circuit 5, and stores the integration result in a first holding circuit 18 described later. Is done. Numeral 14 indicates the integration result of the first integrator 13 as acceleration + α
1. A second limiting circuit for limiting the deceleration to -α2, which limits the acceleration and deceleration so that they do not become too large. Reference numerals 15 and 16 are used to set the acceleration values + α1 and deceleration -α2, which are the limit values of the second limiting circuit 14. Reference numeral 17 denotes a priority selector for giving priority to the smaller of the absolute value of the polarity inverter 12 and the output of the second limiting circuit 14, comparing the binary absolute value, and selecting and outputting the smaller absolute value. Thus, an optimum acceleration is obtained.
【００１０】１８は優先選択器１７の出力結果である加
速度を保持するための第１の保持回路であり、保持値は
第１の積分器１３に常に帰還しており、第２の制限回路
１４の制限範囲である加速度＋α１、減速度―α２を超
えることはない。１９は加速度αを積分する第２の積分
器、２０は第２の積分器１９の出力を保持するための第
２の保持回路で、本発明のパターン発生装置の最終演算
結果を保持し、蓄積するものである。Reference numeral 18 denotes a first holding circuit for holding the acceleration which is the output result of the priority selector 17, and the held value is always fed back to the first integrator 13 and the second limiting circuit 14 Of acceleration + α1 and deceleration -α2, which are the limits of the above. 19 is a second integrator for integrating the acceleration α, 20 is a second holding circuit for holding the output of the second integrator 19, and holds and accumulates the final operation result of the pattern generator of the present invention. Is what you do.
【００１１】すなわち、指令値Ｖ１と本パターン発生装
置の出力結果Ｖ０との偏差値Ｘの極性は、Ｘ＝Ｖ１―Ｖ
０から、増加する場合プラスとなり、減少する場合マイ
ナスとなる。指令値Ｖ１が変化すると、偏差値Ｘが拡大
し、第１の制限器５の出力値±βにより第１の積分器１
３は積分されて加速度αは直線的に増加していく。同時
に、第１の制限器５の出力値±βは第２の乗算器８によ
って定数２が乗算され、さらに第３の乗算器１０によっ
て偏差値Ｘが乗算されるが、演算結果はβとＸが同符号
のため２βＸとなり、さらに開平演算器１１によって開
平演算され、さらに極性反転器１２によって出力は±√
（２βＸ）となる。That is, the polarity of the deviation value X between the command value V1 and the output result V0 of the present pattern generator is X = V1-V
From 0, it becomes plus when increasing, and minus when decreasing. When the command value V1 changes, the deviation value X increases, and the output value ± β of the first limiter 5 causes the first integrator 1 to change.
3 is integrated, and the acceleration α increases linearly. At the same time, the output value ± β of the first limiter 5 is multiplied by the constant 2 by the second multiplier 8 and further multiplied by the deviation value X by the third multiplier 10, and the operation result is β and X Becomes 2βX because of the same sign, is further squared by the square root calculator 11, and the output is ± √ by the polarity inverter 12.
(2βX).
【００１２】優先選択器１７によってこの出力は±√
（２βＸ）と第２の制限回路１４の出力α0とを比較
し、絶対値の小さい値を選択することにより、最適の加
速度αが第１の保持回路１８で得られ、さらに加速度α
は第２の積分器１９で算出された積分値はなだらかなＳ
字パターン出力となる。すなわち、本パターン発生装置
の出力値Ｖ０は常に加速度αの積分値であるので、This output is ± √ by the priority selector 17.
By comparing (2βX) with the output α0 of the second limiting circuit 14 and selecting a value having a small absolute value, the optimum acceleration α is obtained by the first holding circuit 18 and further the acceleration α
Indicates that the integration value calculated by the second integrator 19 is a gradual S
Character pattern output. That is, since the output value V0 of the present pattern generator is always the integral value of the acceleration α,
【００１３】Ｖ０＝∫αｄｔ （２） で表される。また、偏差値Ｘは（2）式を代入すると、
（1）式は Ｘ＝Ｖ１―Ｖ０＝Ｖ１―∫αｄｔ （３） となる。特に加減速完了時の指令値に漸近する近辺にお
いて、αは直線的に減少させるので加減速完了時までの
時間をＴとすれば、V0 = ∫αdt (2) Also, the deviation value X is obtained by substituting equation (2).
The expression (1) is as follows: X = V1−V0 = V1−∫αdt (3) Particularly, in the vicinity of the command value at the time of completion of acceleration / deceleration, α decreases linearly, so that the time until completion of acceleration / deceleration is T,
【００１４】Ｘ＝αＴ／２ （４） で示される。一方、α＝β・Ｔであるので、Ｔ＝α／β
を（４）式に代入すると、 Ｘ＝α2／２β （５） となる。したがって、（５）式から、 α＝√（２βＸ） （６） となり、加速度αを（６）式で表される数値に維持すれ
ば最適な２階積分曲線に維持することができる。X = αT / 2 (4) On the other hand, since α = β · T, T = α / β
By substituting into Equation (4), X = α 2 / 2β (5) Therefore, from equation (5), α = √ (2βX) (6), and if the acceleration α is maintained at the numerical value represented by equation (6), it is possible to maintain the optimal second-order integral curve.
【００１５】つぎに各部分の動作を、図２に基づいて説
明する。図２（ａ），（ｂ），（ｃ），（ｄ）は各部の
信号波形を表したもので、（ａ）は本パターン発生装置
への入力回路（指令値ともいう）１の信号の時間的変化
Ｖ１を表し（以下Ｖ１と称す）、（ｂ）は第１の制限器
５の出力値±βの時間的変化を表し（以下βと称す）、
（ｃ）は優先選択器の出力結果である加速度αの時間的
変化を表し（以下αと称す）、（ｄ）は第２の保持回路
出力値で最終演算結果であるＳ字パターン出力の時間的
変化Ｖ０を表しており（以下Ｖ０と称す）、各図とも横
軸は時間軸でｔ０からｔ１０までの時間点を共通に表し
ている。Next, the operation of each part will be described with reference to FIG. 2 (a), 2 (b), 2 (c) and 2 (d) show signal waveforms of respective parts, and FIG. 2 (a) shows a signal of an input circuit (also referred to as a command value) 1 to the pattern generator. Represents the temporal change V1 (hereinafter referred to as V1), and (b) represents the temporal change of the output value ± β of the first limiter 5 (hereinafter referred to as β);
(C) represents a temporal change of the acceleration α which is the output result of the priority selector (hereinafter referred to as α), and (d) is the output time of the S-shaped pattern which is the final operation result of the second holding circuit output value. In each figure, the horizontal axis represents the time point from t0 to t10 in common.
【００１６】図２（ｃ）に示す破線５１は偏差値Ｘに関
して（６）式によりα＝√（２βＸ）の曲線を、破線５
２はα＝β１ｔの曲線を、破線５３はα＝α１の直線を
それぞれ表しているが、優先選択器１７および第２の制
限回路１４の動作により、これらの内最も絶対加速度の
小さい値がαとして選択される。いまこの例で指令値１
がｔ０の時点で数値０からＶａに変化し、ｔ４の時点で
数値―Ｖｂに変化しさらにｔ８の時点で数値０に変化す
る一連の動作を表１に基づいて説明する。なお、表１は
主な演算点での数値を表している。A broken line 51 shown in FIG. 2C shows a curve of α = √ (2βX) with respect to the deviation value X according to the equation (6).
2 represents a curve of α = β1t, and a broken line 53 represents a straight line of α = α1. The operation of the priority selector 17 and the second limiting circuit 14 causes the smallest value of the absolute acceleration to be α. Is selected as In this example, command value 1
A series of operations will be described with reference to Table 1 in which changes from 0 to Va at t0, changes to -Vb at t4, and changes to 0 at t8. Table 1 shows numerical values at main calculation points.
【００１７】表１において、 （１）ｔ０以前において、Ｖ１、β、α、Ｖ０とも零点
であったと仮定する。 （２）ｔ０＜ｔ１において、Ｖ１はＶａなのでβはβ１
となり、第２の制限回路１４の出力α0と√（２βＸ）
の大小関係はα0＜√（２β１Ｘ）であるから、α＝β
１ｔとなって、αは直線的に増加していく。 （３）ｔ１＜ｔ２において、Ｖ１はＶａのままなのでβ
はβ１となり、α0と√（２βＸ）の大小関係はα0＜√
（２β１Ｘ）のままであるが、α0はα１に到達し、そ
のまま保持される。 （４）ｔ２＜ｔ３において、Ｖ１はＶａのままなのでβ
はβ１であるが、α0と√（２βＸ）の大小関係はα0＞
√（２β１Ｘ）となり、α＝√（２β１Ｘ）が選択さ
れ、αの絶対値は時間の経過とともに直線的に減少して
いく。In Table 1, (1) It is assumed that V1, β, α, and V0 are all zero before t0. (2) At t0 <t1, since V1 is Va, β is β1
And the output α0 of the second limiting circuit 14 and √ (2βX)
Since α0 <√ (2β1X), α = β
At 1t, α increases linearly. (3) At t1 <t2, since V1 remains Va, β
Is β1, and the magnitude relationship between α0 and √ (2βX) is α0 <√
(2β1X), but α0 reaches α1 and is maintained as it is. (4) At t2 <t3, since V1 remains Va, β
Is β1, but the magnitude relationship between α0 and √ (2βX) is α0>
√ (2β1X), α = √ (2β1X) is selected, and the absolute value of α decreases linearly with time.
【００１８】（５）ｔ３＜ｔ４において、Ｖ１はＶａの
ままであるがＶ０＝Ｖ１＝Ｖａとなり、Ｘ、α、βとも
に０となる。 （６）ｔ４＜ｔ５において、Ｖ１は−Ｖｂに減少するの
でβはβ２となり、α0と√（２βＸ）の大小関係はα0
＜√（２β２Ｘ）となり、α＝β２ｔとなってαは直線
的にマイナス側へ増加していく。 （７）ｔ５＜ｔ６において、Ｖ１はＶｂのままなのでβ
はβ２である。α0と√（２βＸ）の大小関係はα0＜√
（２β２Ｘ）のままであるが、α0はα２に到達し、そ
のまま保持される。 （８）ｔ６＜ｔ７において、Ｖ１はＶｂのままなのでβ
はβ２であるが、α0と√（２βＸ）の大小関係はα0＞
√（２β２Ｘ）となり、α＝√（２β２Ｘ）が選択さ
れ、αの絶対値は時間の経過とともに直線的に減少して
いく。(5) At t3 <t4, V1 remains Va but V0 = V1 = Va, and X, α and β both become 0. (6) At t4 <t5, since V1 decreases to -Vb, β becomes β2, and the magnitude relationship between α0 and √ (2βX) is α0.
<√ (2β2X), α = β2t, and α increases linearly to the negative side. (7) At time t5 <t6, since V1 remains at Vb, β
Is β2. The magnitude relationship between α0 and √ (2βX) is α0 <√
(2β2X), but α0 reaches α2 and is kept as it is. (8) At t6 <t7, V1 remains Vb, so that β
Is β2, and the magnitude relationship between α0 and √ (2βX) is α0>
と な り (2β2X), α = √ (2β2X) is selected, and the absolute value of α decreases linearly with time.
【００１９】（９）ｔ７＜ｔ８において、Ｖ１はＶｂの
ままであるがＶ０＝Ｖ１＝Ｖｂとなり、Ｘ、α、βとも
に０となる。 （10）ｔ８＜ｔ９において、Ｖ１は０に再び増加するの
でβはβ１となり、α0と√（２βＸ）の大小関係はα0
＜√（２β１Ｘ）となり、α＝β１ｔとなってαは直線
的に増加していく。 （11）ｔ９＜ｔ１０において、Ｖ１はＶａのままなので
βはβ１であるが、α0と√（２βＸ）の大小関係はα0
＞√（２β１Ｘ）となり、α＝√（２β１Ｘ）が選択さ
れ、αの絶対値は時間の経過とともに直線的に減少して
いく。 （12）ｔ１０以降において、Ｖ１は０のままであるがＶ
０＝Ｖ１＝０となり、Ｘ、α、βともに０となる。(9) At t7 <t8, V1 remains at Vb, but V0 = V1 = Vb, and X, α and β both become 0. (10) At t8 <t9, V1 increases again to 0, so β becomes β1, and the magnitude relationship between α0 and √ (2βX) is α0
<√ (2β1X), α = β1t, and α increases linearly. (11) At t9 <t10, β is β1 because V1 remains Va, but the magnitude relationship between α0 and √ (2βX) is α0
> √ (2β1X), and α = √ (2β1X) is selected, and the absolute value of α decreases linearly with time. (12) After t10, V1 remains 0 but V1
0 = V1 = 0, and all of X, α and β become 0.
【００２０】[0020]
【表１】 [Table 1]
【００２１】[0021]
【発明の効果】以上説明したように本発明によれば、Ｓ
字出力特性をもち指令回路装置の持つ段差点が除去され
たことによって、機械系に不必要なトルクショックを与
えることとがなくなり、例えばコータマシーン運転にお
いて紙切れを起こす原因が解消され、実用上、極めて有
用性の高いものである。As described above, according to the present invention, S
Eliminating unnecessary torque shocks to the mechanical system by removing the stepped point of the command circuit device having the character output characteristic eliminates the cause of running out of paper in, for example, a coater machine operation. It is extremely useful.
【図１】本発明の一実施例を示す構成図である。FIG. 1 is a configuration diagram showing one embodiment of the present invention.
【図２】この動作の理解を容易にするため信号波型を示
した波型図である。FIG. 2 is a waveform diagram showing a signal waveform for easy understanding of this operation.
【図３】従来の１例を示す構成図である。FIG. 3 is a configuration diagram showing one example of the related art.
【図４】図３の動作図である。FIG. 4 is an operation diagram of FIG. 3;
１…・指令値Ｖ１の入力回路 ２…・第１の減算器 ３…・第１の乗算器 ４…・第１の乗算器の増幅度を設定する半固定設定器 ５…・第１の制限回路 ６、７…・加加速度＋β１、減加速度―β２用半固定設
定器 ８…・第２の乗算器 ９…・固定定数”２” １０…・第３の乗算器 １１…・開平演算器 １２…・極性反転器 １３…・第１の積分器 １４…・第２の制限回路 １５、１６…・加速度＋α１、減速度―α２用半固定設
定器 １７…・第１の優先選択器 １８…・第１の保持回路 １９…・第２の積分器 ２０…・第２の保持回路 ２１…・飽和型比較器 ２２…・積分器 ５１…・曲線α＝√（２βＸ） ５２…・曲線α＝β１ｔ ５３…・曲線α＝α１1 ... Input circuit for command value V1 2 ... First subtractor 3 ... First multiplier 4 ... Semi-fixed setter for setting the amplification of the first multiplier 5 ... First restriction Circuit 6, 7 ... Semi-fixed setter for jerk + β1, deceleration-β2 8 ... Second multiplier 9 ... Fixed constant "2" 10 ... Third multiplier 11 ... Square root calculator 12 ··· Polarity inverter 13 ··· First integrator 14 ··· Second limiting circuit 15, 16 ··· Semi-fixed setting unit for acceleration + α1 and deceleration-α2 17 ··· First priority selector 18 ··· First holding circuit 19 ··· Second integrator 20 ··· Second holding circuit 21 ··· Saturated comparator 22 ··· Integrator 51 ··· Curve α = √ (2βX) 52 ··· Curve α = β1t 53 ... ・ Curve α = α1
Claims (1)
１の減算器と、該第１の減算器の偏差演算結果を増幅す
る第１の乗算器と、該第１の乗算器の出力である偏差信
号の極性により最大加加速度と最小減加速度の正負２個
の値に制限する第１の制限回路と、該第１の制限回路の
出力を２倍に演算する第２の乗算器と、該第２の乗算器
の乗算結果に偏差信号を乗算する第３の乗算器と、該第
３の乗算器の出力結果を開平し平方根を算出する開平演
算器と、該開平演算器の演算結果を偏差信号の極性によ
り極性を反転させる極性反転器と、前記第１の制限回路
の出力を積分する第１の積分器と、該第１の積分器の積
分値を制限する正負２個の制限値を持つ第２の制限回路
と、前記極性反転器の出力と第１の積分器の出力とのい
ずれか絶対値の小さい値を優先する優先選択器と、該優
先選択器の出力を保持すると共に前記第１の積分器に伝
達する第１の保持回路と、該第１の保持回路の値を積分
する第２の積分器と、該第２の積分器の積分値を保持す
る第２の保持回路を設け、指令入力値と前記第２の保持
回路の保持値を前記第１の減算器に与え、前記最大加加
速度と最小減加速度に制限した値で２階積分した曲線で
前記指令入力値に追従させるようにしたことを特徴とす
るＳ字加減速パターン発生装置。1. A first subtracter for calculating a deviation between an input signal and an output signal, a first multiplier for amplifying a deviation calculation result of the first subtractor, and an output of the first multiplier. A first limiting circuit that limits the maximum jerk and the minimum deceleration to two positive and negative values according to the polarity of the deviation signal, and a second multiplier that doubles the output of the first limiting circuit. A third multiplier for multiplying a multiplication result of the second multiplier by a deviation signal, a square root calculator for square rooting an output result of the third multiplier to calculate a square root, and an arithmetic operation of the square root calculator A polarity inverter for inverting the result according to the polarity of the deviation signal, a first integrator for integrating the output of the first limiting circuit, and two positive and negative signals for limiting the integrated value of the first integrator. A second limiting circuit having a limiting value; and a smaller absolute value of either the output of the polarity inverter or the output of the first integrator. A first selector for holding the output of the priority selector and transmitting the output of the priority selector to the first integrator; and a second selector for integrating the value of the first holder. An integrator and a second holding circuit for holding an integrated value of the second integrator; providing a command input value and a held value of the second holding circuit to the first subtractor; An S-shaped acceleration / deceleration pattern generator, wherein the command input value is followed by a curve obtained by integrating the second order with a value limited to an acceleration and a minimum deceleration.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35283099A JP4334093B2 (en) | 1999-12-13 | 1999-12-13 | S-curve acceleration / deceleration pattern generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35283099A JP4334093B2 (en) | 1999-12-13 | 1999-12-13 | S-curve acceleration / deceleration pattern generator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001166802A true JP2001166802A (en) | 2001-06-22 |
| JP4334093B2 JP4334093B2 (en) | 2009-09-16 |
Family
ID=18426737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35283099A Expired - Lifetime JP4334093B2 (en) | 1999-12-13 | 1999-12-13 | S-curve acceleration / deceleration pattern generator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4334093B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004041380A1 (en) * | 2004-04-02 | 2005-10-20 | Delta Electronics Inc | Method and apparatus for generating an S-type smoothing control command |
| JP2008199883A (en) * | 2007-01-29 | 2008-08-28 | Rockwell Automation Technologies Inc | Elimination system of unintended velocity reversal in s-curve velocity profile |
| CN114035513A (en) * | 2021-09-28 | 2022-02-11 | 苏州谋迅智能科技有限公司 | S-shaped speed curve look-ahead planning method and device, storage medium and computing device |
-
1999
- 1999-12-13 JP JP35283099A patent/JP4334093B2/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004041380A1 (en) * | 2004-04-02 | 2005-10-20 | Delta Electronics Inc | Method and apparatus for generating an S-type smoothing control command |
| JP2008199883A (en) * | 2007-01-29 | 2008-08-28 | Rockwell Automation Technologies Inc | Elimination system of unintended velocity reversal in s-curve velocity profile |
| CN114035513A (en) * | 2021-09-28 | 2022-02-11 | 苏州谋迅智能科技有限公司 | S-shaped speed curve look-ahead planning method and device, storage medium and computing device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4334093B2 (en) | 2009-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0313762B2 (en) | ||
| JP2001166802A (en) | S-shape acceleration/deceleration pattern generator | |
| JP2803749B2 (en) | Control system for engine sound in vehicle cabin | |
| JPH05343994A (en) | Analog signal level conversion circuit | |
| JPH02218297A (en) | Controller for noise in vehicle | |
| JPH07123762A (en) | Motor drive device | |
| SU880667A1 (en) | Device for monitoring ultrasonic welding parameters | |
| JPS5946398B2 (en) | Touch response envelope addition circuit | |
| JP3541263B2 (en) | Gain setting method | |
| JP3548272B2 (en) | Drive pattern generator | |
| JP3589251B2 (en) | Speed feedback delay correction method | |
| JPH04322161A (en) | Switching regulator control system | |
| JPS6221400A (en) | Acoustic effect equipment | |
| JPH0555917A (en) | A/d converter | |
| JP4559830B2 (en) | Automatic gain control circuit | |
| JPH0812566B2 (en) | Acceleration / deceleration calculation method | |
| JPH02202393A (en) | Current detection system for servo motor | |
| JPH01185701A (en) | Servo device | |
| JPS6232316A (en) | Data pulse number converting circuit | |
| JPS58107914A (en) | Acceleration and deceleration pattern generator | |
| JPH0580852A (en) | Command data generating method | |
| JPH0759377A (en) | Motor driver | |
| JPH0748059A (en) | Acceleration/deceleration compensation controller | |
| JPH1118465A (en) | Controller and control of motor | |
| JPS61188660A (en) | Voice producing device for pos terminal |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061108 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090303 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090407 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090514 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090623 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090623 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4334093 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130703 Year of fee payment: 4 |
|
| EXPY | Cancellation because of completion of term |