JP2001156299A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2001156299A JP2001156299A JP33613099A JP33613099A JP2001156299A JP 2001156299 A JP2001156299 A JP 2001156299A JP 33613099 A JP33613099 A JP 33613099A JP 33613099 A JP33613099 A JP 33613099A JP 2001156299 A JP2001156299 A JP 2001156299A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- impurity concentration
- main surface
- wafer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
ても支障なく製造可能であって、裏面最表側の高不純物
濃度層のうち低不純物濃度のドリフト層との境界側で不
純物濃度が急峻な勾配を持ち、低コスト化と高性能を両
立できる半導体装置及びその製造方法の提供。 【解決手段】 縦形ダイオードは、n型低不純物濃度の
FZウェハを用いて製造される。n−ドリフト層3を形
成するFZウェハの表面側に素子活性領域(p+アノー
ド層4)及びアノード電極8を形成し、FZウェハの裏
面側を所定の厚さまで削り落とした後、裏面からプロト
ン照射を行い、アニール処理を施して高不純物濃度層
(n+カソード層1b)として実質的に機能するn型欠
陥層を形成するものである。このn型欠陥層の活性化の
ためのアニール温度(例えば300℃〜500℃)は、アルミ
ニウムのアノード電極8の融点(700℃)よりも低い温
度で十分である。
Description
に使用されるダイオード,MOSFET(電界効果絶縁
ゲート型トランジスタ)等のパワー半導体装置に関し、
特に、FZ(浮遊ゾーン)ウェハの採用に適した半導体
装置及びその製造方法に関する。
ソード層1を形成する高濃度n型シリコン基板上にn−
ドリフト層3として機能する低濃度n型エピタキシャル
層を成長させて成るエピウェハを使用して製造される。
n−ドリフト層3は、オン状態においてはドリフト電流
が流れると共に、ブロッキングモード時(オフ状態)に
おいてはp+アノード層4とのpn接合から空乏層がn+
カソード層1へ拡張し耐圧の確保に役立つ。n+カソー
ド層1は、ブロッキングモード時において空乏層がカソ
ード電極9に達するのを防ぐと共に、カソード電極9と
の良好なオーミックコンタクトを得る機能を有する。こ
のエピウェハを用いたエピ型ダイオードは、高濃度n型
シリコン基板と、その上にエピタキシャル成長させたn
−ドリフト層3とを有しているため、図4に付記したド
ーピング濃度の縦方向依存性のグラフに示す様に、n+
カソード層1のうちn−ドリフト層3との境界側で不純
物濃度が急峻な勾配を持つために、順方向電圧と耐圧と
の間のトレードオフが良好である。しかしながら、エピ
ウェハは高価であるために、エピ型ダイオードは製造コ
スト高という難点がある。
−ドリフト層3として機能する低濃度n型シリコン基板
(FZウェハ)の裏面から高濃度の燐を拡散してn+カ
ソード層1aを形成して成るDWウェハを使用して製造
される。このDWウェハは、エピウェハに比べてエピタ
キシャル成長工程が不要である分、低価格であるため、
DW型ダイオードの製造コストの低減化が可能であるも
のの、図5に付記したドーピング濃度の縦方向依存性の
グラフに示す様に、n+カソード層1aのうちn−ドリ
フト層3との境界側で不純物濃度が緩い勾配を持つため
に、順方向電圧と耐圧との間のトレードオフが悪化す
る。
OSFET等のパワー半導体装置は高特性を実現しなが
らも、更なる低コスト化が要請されている。低コスト化
のためには、ウェハプロセスに低価格のFZウェハを採
用する方が有利である。高特性を得るには、p+アノー
ド層4等の表面活性領域及びそのアノード電極8を形成
したFZウェハの裏面側を所定の厚さに削った後、裏面
から燐又は砒素イオンなどの粒子線を照射(注入)し、
アニール処理により不純物を活性化させてn+カソード
層を形成する方法が考えられる。イオン打ち込み法によ
り、最大濃度点を深部に設定できるため、n+カソード
層のうちn−ドリフト層との境界側で不純物濃度が急峻
になるので、エピ型ダイオード並みの高特性が期待でき
る。
リコンウェハ中で十分に活性化させるには、アニール温
度を1000℃以上にする必要があることから、ウェハ表面
に低融点(約700℃)のアルミニウムのアノード電極8
を被着する前に上記のアニール処理を完了せねばならな
い。ところが、アノード電極8の被着前にアニール処理
を施すとしても、切削後の薄いウェハを1000℃以上の高
温でアニール処理すると、ウェハ形状が大きく反ってし
まうため、その後段工程であるアノード電極8の形成の
ためのフォトリソグラフィーがもはや不可能になる。こ
のため、ウェハプロセスに低価格のFZウェハを使用す
ることが無理であった。このような問題は、上述の様な
縦形ダイオードのカソード層に限らず、縦形MOSFE
Tのドレイン層やノンパンチスルー型のIGBT(伝導
度変調型MOSFET)のコレクタ層の様に、裏面最表
側のオーミックコンタクト層(高不純物濃度層)一般の
形成の際に言える問題でもある。
は、低価格のFZウェハをウェハプロセスに用いても支
障なく製造可能であって、裏面最表側の高不純物濃度層
のうち低不純物濃度のドリフト層との境界側で不純物濃
度が急峻な勾配を持ち、低コスト化と高性能を両立でき
る半導体装置及びその製造方法を提供することにある。
に、本発明は、裏面(第2主面)最表側の高不純物濃度
層を低温プロセスにより形成し得ることを特徴とする。
本発明の第1の手段は、第1導電型低不純物濃度のドリ
フト層を形成する第1導電型低不純物濃度の基板を用
い、その基板の第1主面側に形成された素子活性領域及
びその第1電極と、上記基板の第2主面の最表側に形成
された高不純物濃度層及びその第2電極とを備えた半導
体装置において、上記高不純物濃度層がn型欠陥層とし
て構成されていることを特徴とする。このn型欠陥層は
単結晶の格子欠陥層であるが、実質的に高濃度n型半導
体層として機能するものである。
をコンタクト層等たる高濃度n型半導体層として利用す
る半導体装置の製造方法は、基板の第1主面側に素子活
性領域及び第1電極を形成し、基板の第2主面側を所定
の厚さまで削り落とした後、第2主面からプロトン照射
を行い、アニール処理を施してn型欠陥層を形成するも
のである。n型欠陥層の活性化のためのアニール温度
は、アルミニウム等の第1電極層の融点よりも低い温度
(700度以下)で十分であるので、第1主面側の第1電
極の被着工程後に支障なく第2主面側のn型欠陥層を形
成できる。低価格のn型低不純物濃度FZウェハを用い
ることができるので、半導体装置の低コスト化を実現で
きる。しかも、プロトンのイオン打ち込み法を用いるた
め、飛程が長く、最大濃度点を深部に設定でき、高不純
物濃度層たるn型欠陥層のうちn型低不純物濃度のドリ
フト層との境界側で不純物濃度が急峻になるので、エピ
ウェハを用いた半導体装置並みの高特性が得られる。
つ500℃以下が適している。また、プロトン照射の照射
エネルギーは1MeV以下で良い。
物濃度のドリフト層を形成する第1導電型低不純物濃度
の基板を用い、その基板の第1主面側に形成された素子
活性領域及びその第1電極と、上記基板の第2主面の最
表側に形成された高不純物濃度層及びその第2電極とを
備えた半導体装置において、上記高不純物濃度層が酸素
ドナードープ層であることを特徴とする。高不純物濃度
層を酸素ドナードープ層とすると、アニール処理の温度
をアルミニウム等の第1電極の融点よりも低い温度にす
ることができるため、第1電極層の被着工程後に支障な
く第2主面側の高不純物濃度層を形成できる。
1主面側に素子活性領域及び第1電極を形成し、基板の
第2主面側を所定の厚さまで削り落とした後、高不純物
濃度層を、第2主面から酸素イオン照射を行い、アニー
ル処理を施して形成するものである。低価格のn型低不
純物濃度FZウェハを用いることができるので、半導体
装置の低コスト化を実現できる。また酸素イオンのイオ
ン打ち込み法を用いるため、飛程が長く、最大濃度点を
深部に設定でき、高不純物濃度層たる酸素ドナードープ
層のうちn型低不純物濃度のドリフト層との境界側で不
純物濃度が急峻になるので、エピウェハを用いた半導体
装置並みの高特性が得られる。アニール処理の温度とし
ては300℃以上かつ500℃以下が適している。
物濃度のドリフト層を形成する第1導電型低不純物濃度
の基板を用い、その基板の第1主面側に形成された素子
活性領域及びその第1電極と、上記基板の第2主面の最
表側に形成された高不純物濃度層及びその第2電極とを
備えた半導体装置の製造方法において、上記基板の第1
主面側に上記素子活性領域及び第1電極層を形成し、上
記基板の上記第2主面側を所定の厚さまで削り落とした
後、高不純物濃度層を、上記第2主面から不純物イオン
の粒子線照射を行い、上記第1主面を冷却しながら上記
第2主面に対し光又はレーザーを照射して形成すること
を特徴とする。
の形成のためのアニール処理として、第1電極を有する
第1主面側を冷却(冷却ガスの吹き付け、又はヒートシ
ンクなど)しながら第2主面にランプアニール又はレー
ザーアニールを施すものであるから、基板厚方向に温度
勾配を確保しながら、第2主面側のアニール温度をアル
ミニウムの融点よりも高い温度(700℃以上)に設定す
ることができ、飛程の短い導入不純物でも十分活性化さ
せることが可能となり、ドナー不純物として例えば燐又
は砒素を用いることができる。低価格の低不純物濃度F
Zウェハを用いることができるので、半導体装置の低コ
スト化を実現できる。またイオン打ち込み法を用いるた
め、最大濃度点を深部に設定でき、高不純物濃度層のう
ちドリフト層との境界側で不純物濃度が急峻になるの
で、エピウェハを用いた半導体装置並みの高特性が得ら
れる。
eV以下で良い。また、燐又は砒素のドーズ量は1×1
013cm-2以上かつ1×1016cm-2以下であることが望ま
しい。
Tに限らず、n−ドリフト層及び第2主面の最表側のn
型高不純物濃度層(オーミックコンタクト層など)を備
えた縦形半導体装置一般に適用できる。また、本発明の
第3の手段は、ドナー不純物の粒子線照射に限らず、ア
クセプター不純物(例えば硼素)の粒子線照射でも良
く、p−ドリフト層及び第2主面の最表側のp型高不純
物濃度層(オーミックコンタクト層など)を備えた縦形
半導体装置一般に適用できる。ノンパンチスルー型のI
GBT(伝導度変調型MOSFET)のコレクタ層の様
に、裏面最表側のオーミックコンタクト層(導電型を問
わず高不純物濃度層)に適用できる。
図面に基づいて説明する。図1は本発明の実施形態1に
係る縦形ダイオードの断面構造を示す一部断面図であ
る。本実施形態の縦形ダイオードは1200V耐圧ダイオー
ドであって、n−ドリフト層3bを形成するn型低不純
物濃度のFZウェハを用いて製造される。FZウェハの
表面側には素子活性領域及びアルミニウムのアノード電
極8が形成されている。ここで、ダイオードの素子活性
領域(核心部)とは、p+アノード層4とn−ドリフト
層3bとのpn接合を意味する。FZウェハの裏面最表
側にはn+カソード層1bが形成されており、そのn+
カソード層1b上にはアルミニウムのカソード電極9が
被着されている。
ハを用いた縦形ダイオードは、そのFZウェハの表面側
に上記素子活性領域及びアノード電極8を形成し、FZ
ウェハの裏面側を所定の厚さまで削り落とした後、裏面
から後述する不純物イオンの粒子線照射を行い、所定の
アニール処理を施してn+カソード層1bを形成し、し
かる後、カソード電極9を被着して製造される。
ソード層1bがn型欠陥層で構成されている。このn型
欠陥層は単結晶の格子欠陥層であるが、実質的に高濃度
n型半導体層として機能するものである。このような裏
面最表側のn型欠陥層をn+カソード層1bとして利用
するダイオードの製造方法は、前述した様に、FZウェ
ハの表面側に上記素子活性領域(p+アノード層4)及
びアノード電極8を形成し、FZウェハの裏面側を所定
の厚さまで削り落とした後、FZウェハ裏面側からプロ
トン照射を行い、アニール処理(例えば300℃〜500℃)
を施してn型欠陥層を形成するものである。プロトン照
射の照射エネルギーは飛程が長いので1MeV以下で良
い。n型欠陥層の活性化のためのアニール温度は、アル
ミニウムのアノード電極8の融点よりも低い温度(700
℃以下)で十分であるので、アノード電極8の被着工程
後に支障なくn+カソード層1bとしてのn型欠陥層を
形成できる。勿論、低価格のn型低不純物濃度FZウェ
ハを用いるので、ダイオードの低コスト化を実現でき
る。しかも、n+カソード層1bの形成ではプロトンの
イオン打ち込み法を用いるため、飛程が長く、最大濃度
点を深部に設定でき、図1に付記したドーピング濃度の
縦方向依存性のグラフに示す様に、n+カソード層1b
たるn型欠陥層のうちn−ドリフト層3bとの境界側で
不純物濃度が急峻になるので、エピウェハを用いたダイ
オード並みの高特性が得られる。
カソード層1bが酸素ドナードープ層で構成されてい
る。n+カソード層1bを酸素ドナードープ層とする
と、アニール処理の温度をアルミニウムのアノード電極
8の融点よりも低い温度にすることができるため、アノ
ード電極8の被着工程後に支障なくn+カソード層1b
を形成できる。
層をn+カソード層1bとして利用するダイオードの製
造方法は、前述した様に、FZウェハの表面側に上記素
子活性領域及びアノード電極8を形成し、FZウェハの
裏面側を所定の厚さまで削り落とした後、FZウェハ裏
面側から酸素イオンの照射を行い、アニール処理(例え
ば300℃〜500℃)を施して酸素ドナードープ層を形成す
るものである。酸素イオン照射の照射エネルギーも飛程
が長いので1MeV以下で良い。酸素ドナードープ層の
活性化のためのアニール温度も、アルミニウムのアノー
ド電極8の融点よりも低い温度(700℃以下)で十分で
あるので、アノード電極8の被着工程後に支障なくn+
カソード層1bとしての酸素ドナードープ層を形成でき
る。また、低価格のn型低不純物濃度FZウェハを用い
るので、ダイオードの低コスト化を実現できる。しか
も、n+カソード層1bの形成では酸素イオンのイオン
打ち込み法を用いるため、飛程が長く、最大濃度点を深
部に設定でき、図1に付記したドーピング濃度の縦方向
依存性のグラフに示す様に、n+カソード層1bたるn
型欠陥層のうちn−ドリフト層3bとの境界側で不純物
濃度が急峻になるので、エピウェハを用いたダイオード
並みの高特性が得られる。
ール法に特徴がある。即ち、本例の製造方法は、FZウ
ェハの表面側に上記素子活性領域及びアノード電極8を
形成し、FZウェハの裏面側を所定の厚さまで削り落と
した後、n+カソード層1bを、FZウェハ裏面から燐
又は砒素イオンの粒子線照射を行い、FZウェハを冷却
しながらFZウェハ裏面に対し光又はレーザーを照射し
て形成するものである。燐又は砒素イオンの照射エネル
ギーは1MeV以下で良い。また、燐又は砒素のドーズ
量は1×1013cm-2〜1×1016cm-2で良い。FZウェ
ハ表面側の冷却法は、冷却ガスの吹き付け、又はヒート
シンクなどである。
らの裏面に対する短時間のランプアニール又はレーザー
アニールであることから、このアニール中、FZウェハ
の厚さ方向に温度勾配を確保しながら、裏面のアニール
温度をアルミニウムの融点よりも高い温度(700℃以
上)に設定することができ、飛程の短い導入不純物でも
十分活性化させることが可能となり、ドナー不純物とし
て例えば燐又は砒素を用いることができる。勿論、低価
格の低不純物濃度FZウェハを用いることができるの
で、ダイオードの低コスト化を実現できる。またイオン
打ち込み法を用いるため、最大濃度点を深部に設定で
き、図1に付記したドーピング濃度の縦方向依存性のグ
ラフに示す様に、n+カソード層1bのうちn−ドリフ
ト層3bとの境界側で不純物濃度が急峻になるので、エ
ピウェハを用いたダイオード並みの高特性が得られる。
形MOSFETの断面構造を示す一部断面図である。
圧MOSFETであって、n−ドリフト層13bを形成
するn型低不純物濃度のFZウェハを用いて製造され
る。FZウェハの表面側には素子活性領域(核心部)及
びアルミニウムのソース電極18が形成されている。こ
こでMOSFETの素子活性領域は、n−ドリフト層1
3bの表面側に形成されたウェル状のp+ベース領域1
4と、このp+ベース領域14の表面側に形成されたn
+ソース領域15と、ゲート酸化膜16を介して形成さ
れた多結晶シリコン等のゲート電極17と、層間絶縁膜
を介して形成されたソース電極18などである。FZウ
ェハの裏面最表側にはn+ドレイン層11bが形成され
ており、そのn+ドレイン層11b上にはアルミニウム
のドレイン電極19が被着されている。
ハを用いた縦形MOSFETは、そのFZウェハの表面
側に上記素子活性領域及びソース電極18を形成し、F
Zウェハの裏面側を所定の厚さまで削り落とした後、裏
面から後述する不純物イオンの粒子線照射を行い、所定
のアニール処理を施してn+ドレイン層11bを形成
し、しかる後、ドレイン電極19を被着して製造され
る。
+ドレイン層11bがn型欠陥層で構成されている。こ
のn型欠陥層は単結晶の格子欠陥層であるが、実質的に
高濃度n型半導体層として機能するものである。このよ
うな裏面最表側のn型欠陥層をn+ドレイン層1bとし
て利用するMOSFETの製造方法は、前述した様に、
FZウェハの表面側に上記素子活性領域及びソース電極
18を形成し、FZウェハの裏面側を所定の厚さまで削
り落とした後、FZウェハ裏面側からプロトン照射を行
い、アニール処理(例えば300℃〜500℃)を施してn型
欠陥層を形成するものである。プロトン照射の照射エネ
ルギーは飛程が長いので1MeV以下で良い。n型欠陥
層の活性化のためのアニール温度は、アルミニウムのソ
ース電極18の融点よりも低い温度(700℃以下)で十
分であるので、ソース電極18の被着工程後に支障なく
n+ドレイン層11bとしてのn型欠陥層を形成でき
る。勿論、低価格のn型低不純物濃度FZウェハを用い
るので、MOSFETの低コスト化を実現できる。しか
も、n+ドレイン層1bの形成ではプロトンのイオン打
ち込み法を用いるため、飛程が長く、最大濃度点を深部
に設定でき、図2に付記したドーピング濃度の縦方向依
存性のグラフに示す様に、n+ドレイン層11bたるn
型欠陥層のうちn−ドリフト層13bとの境界側で不純
物濃度が急峻になるので、エピウェハを用いたMOSF
ET並みの高特性が得られる。
+ドレイン層11bが酸素ドナードープ層で構成されて
いる。n+ドレイン層11bを酸素ドナードープ層とす
ると、アニール処理の温度をアルミニウムのソース電極
18の融点よりも低い温度にすることができるため、ソ
ース電極18の被着工程後に支障なくn+ドレイン層1
bを形成できる。
層をn+ドレイン層11bとして利用するMOSFET
の製造方法は、前述した様に、FZウェハの表面側に上
記素子活性領域及びソース電極18を形成し、FZウェ
ハの裏面側を所定の厚さまで削り落とした後、FZウェ
ハ裏面側から酸素イオンの照射を行い、アニール処理
(例えば300℃〜500℃)を施して酸素ドナードープ層を
形成するものである。酸素イオン照射の照射エネルギー
も飛程が長いので1MeV以下で良い。酸素ドナードー
プ層の活性化のためのアニール温度も、アルミニウムの
ソース電極18の融点よりも低い温度(700℃以下)で
十分であるので、ソース電極18の被着工程後に支障な
くn+ドレイン層11bとしての酸素ドナードープ層を
形成できる。また、低価格のn型低不純物濃度FZウェ
ハを用いるので、MOSFETの低コスト化を実現でき
る。しかも、n+ドレイン層11bの形成では酸素イオ
ンのイオン打ち込み法を用いるため、飛程が長く、最大
濃度点を深部に設定でき、図2に付記したドーピング濃
度の縦方向依存性のグラフに示す様に、n+ドレイン層
11bたるn型欠陥層のうちn−ドリフト層13bとの
境界側で不純物濃度が急峻になるので、エピウェハを用
いたMOSFET並みの高特性が得られる。
ニール法に特徴がある。即ち、本例の製造方法は、FZ
ウェハの表面側に上記素子活性領域及びソース電極18
を形成し、FZウェハの裏面側を所定の厚さまで削り落
とした後、n+ドレイン層11bを、FZウェハ裏面か
ら燐又は砒素イオンの粒子線照射を行い、FZウェハを
冷却しながらFZウェハ裏面に対し光又はレーザーを照
射して形成するものである。燐又は砒素イオンの照射エ
ネルギーは1MeV以下で良い。また、燐又は砒素のド
ーズ量は1×1013cm-2〜1×1016cm-2で良い。FZ
ウェハ表面側の冷却法は、冷却ガスの吹き付け、又はヒ
ートシンクなどである。
らの裏面に対する短時間のランプアニール又はレーザー
アニールであることから、FZウェハの厚さ方向に温度
勾配を確保しながら、裏面のアニール温度をアルミニウ
ムの融点よりも高い温度(700℃以上)に設定すること
ができ、飛程の短い導入不純物でも十分活性化させるこ
とが可能となり、ドナー不純物として例えば燐又は砒素
を用いることができる。勿論、低価格の低不純物濃度F
Zウェハを用いることができるので、MOSFETの低
コスト化を実現できる。またイオン打ち込み法を用いる
ため、最大濃度点を深部に設定でき、図2に付記したド
ーピング濃度の縦方向依存性のグラフに示す様に、n+
ドレイン層11bのうちn−ドリフト層3bとの境界側
で不純物濃度が急峻になるので、エピウェハを用いたM
OSFET並みの高特性が得られる。
ゲート構造の縦形MOSFETの断面構造を示す一部断
面図である。
OSFETも、n−ドリフト層13bを形成するn型低
不純物濃度のFZウェハを用いて製造される。実施形態
2に係る縦形MOSFETと異なる点は、素子活性領域
(核心部)にある。その素子活性領域はトレンチゲート
構造であって、n−ドリフト層13bの表面側に形成さ
れたp+ベース領域24と、このp+ベース領域24の
表面側に形成されたn +ソース領域25と、p+ベース
領域24の深さ以上に掘り込まれたトレンチ内にゲート
酸化膜26を介して埋め込まれた多結晶シリコン等のゲ
ート電極27と、層間絶縁膜を介して形成されたソース
電極28などである。FZウェハの裏面最表側にはn+
ドレイン層11bが形成されており、そのn+ドレイン
層11b上にはアルミニウムのドレイン電極19が被着
されている。
ETも、実施形態1又は実施形態2と同様の製造方法を
採用し、同様の作用効果を発揮するものであるが、素子
活性領域のトレンチゲート構造であることにより、より
一層のオン抵抗の低減が可能である。
イオードのカソード層、縦型MOSFETのドレイン
層、ノンパンチスルー型IGBTのコレクタ層などの様
なオーミックコンタクト層として機能する第2主面最表
側の高不純物濃度層を低温プロセスにより形成し得るこ
とに特徴を有するため、次の効果を奏する。
て利用する半導体装置では、第1主面側に素子活性領域
及び第1電極を形成した後、第2主面からプロトン照射
を行い、アニール処理を施してn型欠陥層を形成するこ
とができるため、n型欠陥層の活性化のためのアニール
温度は、第1電極の融点よりも低い温度で十分であるの
で、第1電極の被着工程後に支障なく第2主面側のn型
欠陥層を形成できる。このため、低価格のn型低不純物
濃度FZウェハをウェハプロセスに用いることができ、
半導体装置の低コスト化を実現できる。しかも、高不純
物濃度層たるn型欠陥層のうちn型低不純物濃度のドリ
フト層との境界側で不純物濃度が急峻になるので、エピ
ウェハを用いた半導体装置並みの高特性が得られる。
体層として利用する半導体装置では、第1主面側に素子
活性領域及び第1電極を形成した後、第2主面から酸素
イオン照射を行い、アニール処理を施して酸素ドナード
ープ層を形成できる。このため、低価格のn型低不純物
濃度FZウェハを用いることができるので、半導体装置
の低コスト化を実現できる。また酸素ドナードープ層の
うちn型低不純物濃度のドリフト層との境界側で不純物
濃度が急峻になるので、エピウェハを用いた半導体装置
並みの高特性が得られる。
極を形成した後、第2主面から不純物イオンの粒子線照
射を行い、第1主面を冷却しながら第2主面に対し光又
はレーザーを照射するアニール法により高不純物濃度層
を形成する製造方法を採用すると、基板厚方向に温度勾
配を確保しながら、第2主面側のアニール温度をアルミ
ニウムの融点よりも高い温度に設定することができ、飛
程の短い導入不純物でも十分活性化させることが可能と
なり、ドナー不純物として例えば燐又は砒素など、アク
セプター不純物として硼素などを用いることができる。
低価格の低不純物濃度FZウェハを用いることができる
ので、半導体装置の低コスト化を実現できる。また、高
不純物濃度層のうちドリフト層との境界側で不純物濃度
が急峻になるので、エピウェハを用いた半導体装置並み
の高特性が得られる。
面構造を示す一部断面図である。
断面構造を示す一部断面図である。
断面構造を示す一部断面図である。
断面図である。
断面図である。
Claims (11)
- 【請求項1】 第1導電型低不純物濃度のドリフト層を
形成する第1導電型低不純物濃度の基板を用い、該基板
の第1主面側に形成された素子活性領域及びその第1電
極と、前記基板の第2主面の最表側に形成された高不純
物濃度層及びその第2電極とを備えた半導体装置におい
て、前記高不純物濃度層がn型欠陥層で構成されている
ことを特徴とする半導体装置。 - 【請求項2】 請求項1に規定する半導体装置の製造方
法であって、前記基板の前記第1主面側に前記素子活性
領域及び前記第1電極を形成し、前記基板の前記第2主
面側を所定の厚さまで削り落とした後、前記第2主面か
らプロトン照射を行い、アニール処理を施して前記n型
欠陥層を形成することを特徴とする半導体装置の製造方
法。 - 【請求項3】 請求項2において、前記アニール処理の
温度は、300℃以上かつ500℃以下であることを特徴とす
る半導体装置の製造方法。 - 【請求項4】 請求項2又は請求項3において、前記プ
ロトン照射の照射エネルギーは、1MeV以下であるこ
とを特徴とする半導体装置の製造方法。 - 【請求項5】 第1導電型低不純物濃度のドリフト層を
形成する第1導電型低不純物濃度の基板を用い、該基板
の第1主面側に形成された素子活性領域及びその第1電
極と、前記基板の第2主面の最表側に形成された第1導
電型高不純物濃度層及びその第2電極とを備えた半導体
装置において、前記第1導電型高不純物濃度層が酸素ド
ナードープ層であることを特徴とする半導体装置の製造
方法。 - 【請求項6】 請求項5に規定する半導体装置の製造方
法であって、前記基板の前記第1主面側に前記素子活性
領域及び前記第1電極を形成し、前記基板の前記第2主
面側を所定の厚さまで削り落とした後、前記第2主面か
ら酸素イオン照射を行い、アニール処理を施して前記酸
素ドナードープ層を形成することを特徴とする半導体装
置の製造方法。 - 【請求項7】 請求項6において、前記アニール処理の
温度は、300℃以上かつ500℃以下であることを特徴とす
る半導体装置の製造方法。 - 【請求項8】 第1導電型低不純物濃度のドリフト層を
形成する第1導電型低不純物濃度の基板を用い、該基板
の第1主面側に形成された素子活性領域及びその第1電
極と、前記基板の第2主面の最表側に形成された高不純
物濃度層及びその第2電極とを備えた半導体装置の製造
方法において、前記基板の前記第1主面側に前記素子活
性領域及び前記第1電極を形成し、前記基板の前記第2
主面側を所定の厚さまで削り落とした後、前記第2主面
から不純物イオンの粒子線照射を行い、前記第1主面を
冷却しながら前記第2主面に対し光又はレーザーを照射
して前記高不純物濃度層を形成することを特徴とする半
導体装置の製造方法。 - 【請求項9】 請求項8において、前記不純物イオン
は、燐又は砒素イオンであることを特徴とする半導体装
置の製造方法。 - 【請求項10】 請求項9において、前記燐又は砒素イ
オンの照射エネルギーは、1MeV以下であることを特
徴とする半導体装置の製造方法。 - 【請求項11】 請求項9又は請求項10において、前
記燐又は砒素のドーズ量は、1×1013cm-2以上かつ1
×1016cm-2以下であることを特徴とする半導体装置の
製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33613099A JP4862207B2 (ja) | 1999-11-26 | 1999-11-26 | 半導体装置の製造方法 |
DE10055446A DE10055446B4 (de) | 1999-11-26 | 2000-11-09 | Halbleiterbauelement und Verfahren zu seiner Herstellung |
US09/722,927 US6610572B1 (en) | 1999-11-26 | 2000-11-27 | Semiconductor device and method for manufacturing the same |
US10/461,094 US6759301B2 (en) | 1999-11-26 | 2003-06-13 | Semiconductor device and method for manufacturing the same |
US10/461,065 US6762097B2 (en) | 1999-11-26 | 2003-06-13 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33613099A JP4862207B2 (ja) | 1999-11-26 | 1999-11-26 | 半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010002485A Division JP5333241B2 (ja) | 2010-01-08 | 2010-01-08 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001156299A true JP2001156299A (ja) | 2001-06-08 |
JP4862207B2 JP4862207B2 (ja) | 2012-01-25 |
Family
ID=18296017
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33613099A Expired - Fee Related JP4862207B2 (ja) | 1999-11-26 | 1999-11-26 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4862207B2 (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004039842A (ja) * | 2002-07-03 | 2004-02-05 | Fuji Electric Holdings Co Ltd | 半導体装置およびその製造方法 |
JP2007059801A (ja) * | 2005-08-26 | 2007-03-08 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
JP2009099705A (ja) * | 2007-10-16 | 2009-05-07 | Toyota Motor Corp | 半導体装置の製造方法 |
JP2009224794A (ja) * | 2002-02-20 | 2009-10-01 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
US7602045B2 (en) | 2006-02-21 | 2009-10-13 | Renesas Technology Corp. | Semiconductor device and inverter device using the same |
US7799662B2 (en) | 2005-11-14 | 2010-09-21 | Fuji Electric Systems Co., Ltd. | Power semiconductor device with soft switching characteristic and manufacturing method for same |
WO2013080417A1 (ja) * | 2011-11-30 | 2013-06-06 | 株式会社デンソー | 半導体装置 |
JP2014120569A (ja) * | 2012-12-14 | 2014-06-30 | Canon Inc | 光電変換装置の製造方法 |
JP2017130648A (ja) * | 2015-12-23 | 2017-07-27 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | 半導体デバイスを形成する方法 |
JP2018206916A (ja) * | 2017-06-02 | 2018-12-27 | 株式会社東芝 | 半導体装置及びその製造方法 |
US10312331B2 (en) | 2014-10-03 | 2019-06-04 | Fuji Electric Co., Ltd. | Semiconductor device, and method of manufacturing semiconductor device |
JP2019169637A (ja) * | 2018-03-23 | 2019-10-03 | 新電元工業株式会社 | 半導体装置、半導体装置の製造方法及び電力変換回路 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022092731A (ja) | 2020-12-11 | 2022-06-23 | 株式会社東芝 | 半導体装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0582791A (ja) * | 1991-09-24 | 1993-04-02 | Fuji Electric Co Ltd | 電力用mosfetおよびその製造方法 |
JPH08148501A (ja) * | 1994-11-17 | 1996-06-07 | Hitachi Ltd | シリコン半導体装置の製造方法 |
JPH09162136A (ja) * | 1995-12-13 | 1997-06-20 | Hitachi Ltd | 半導体装置の製造方法 |
JPH09232326A (ja) * | 1996-02-27 | 1997-09-05 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
JPH09260639A (ja) * | 1996-03-27 | 1997-10-03 | Hitachi Ltd | シリコン半導体装置の製造方法 |
JPH10190040A (ja) * | 1996-12-27 | 1998-07-21 | Sharp Corp | 半導体装置の製造方法および半導体装置 |
JPH10321877A (ja) * | 1997-03-18 | 1998-12-04 | Toshiba Corp | 高耐圧電力用半導体装置 |
-
1999
- 1999-11-26 JP JP33613099A patent/JP4862207B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0582791A (ja) * | 1991-09-24 | 1993-04-02 | Fuji Electric Co Ltd | 電力用mosfetおよびその製造方法 |
JPH08148501A (ja) * | 1994-11-17 | 1996-06-07 | Hitachi Ltd | シリコン半導体装置の製造方法 |
JPH09162136A (ja) * | 1995-12-13 | 1997-06-20 | Hitachi Ltd | 半導体装置の製造方法 |
JPH09232326A (ja) * | 1996-02-27 | 1997-09-05 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
JPH09260639A (ja) * | 1996-03-27 | 1997-10-03 | Hitachi Ltd | シリコン半導体装置の製造方法 |
JPH10190040A (ja) * | 1996-12-27 | 1998-07-21 | Sharp Corp | 半導体装置の製造方法および半導体装置 |
JPH10321877A (ja) * | 1997-03-18 | 1998-12-04 | Toshiba Corp | 高耐圧電力用半導体装置 |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009224794A (ja) * | 2002-02-20 | 2009-10-01 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
JP2004039842A (ja) * | 2002-07-03 | 2004-02-05 | Fuji Electric Holdings Co Ltd | 半導体装置およびその製造方法 |
JP2007059801A (ja) * | 2005-08-26 | 2007-03-08 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
US7799662B2 (en) | 2005-11-14 | 2010-09-21 | Fuji Electric Systems Co., Ltd. | Power semiconductor device with soft switching characteristic and manufacturing method for same |
US7602045B2 (en) | 2006-02-21 | 2009-10-13 | Renesas Technology Corp. | Semiconductor device and inverter device using the same |
JP2009099705A (ja) * | 2007-10-16 | 2009-05-07 | Toyota Motor Corp | 半導体装置の製造方法 |
WO2013080417A1 (ja) * | 2011-11-30 | 2013-06-06 | 株式会社デンソー | 半導体装置 |
JP2014120569A (ja) * | 2012-12-14 | 2014-06-30 | Canon Inc | 光電変換装置の製造方法 |
US10923570B2 (en) | 2014-10-03 | 2021-02-16 | Fuji Electric Co., Ltd. | Manufacturing method for controlling carrier lifetimes in semiconductor substrates that includes injection and annealing |
US11646350B2 (en) | 2014-10-03 | 2023-05-09 | Fuji Electric Co., Ltd. | Semiconductor device, and method of manufacturing semiconductor device |
US10312331B2 (en) | 2014-10-03 | 2019-06-04 | Fuji Electric Co., Ltd. | Semiconductor device, and method of manufacturing semiconductor device |
JP2017130648A (ja) * | 2015-12-23 | 2017-07-27 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | 半導体デバイスを形成する方法 |
US10340335B2 (en) | 2015-12-23 | 2019-07-02 | Infineon Technologies Ag | Method of forming a semiconductor device |
US11139369B2 (en) | 2015-12-23 | 2021-10-05 | Infineon Technologies Ag | Method of forming a semiconductor device |
US11888024B2 (en) | 2015-12-23 | 2024-01-30 | Infineon Technologies Ag | Method of forming a semiconductor device |
JP2018206916A (ja) * | 2017-06-02 | 2018-12-27 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP2019169637A (ja) * | 2018-03-23 | 2019-10-03 | 新電元工業株式会社 | 半導体装置、半導体装置の製造方法及び電力変換回路 |
JP7243956B2 (ja) | 2018-03-23 | 2023-03-22 | 新電元工業株式会社 | 半導体装置、半導体装置の製造方法及び電力変換回路 |
Also Published As
Publication number | Publication date |
---|---|
JP4862207B2 (ja) | 2012-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3684962B2 (ja) | 半導体装置の製造方法 | |
US6610572B1 (en) | Semiconductor device and method for manufacturing the same | |
US10629678B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
WO2016010097A1 (ja) | 半導体装置および半導体装置の製造方法 | |
US7358565B2 (en) | Semiconductor device having improved insulated gate bipolar transistor and method for manufacturing the same | |
EP2793267B1 (en) | Semiconductor device and semiconductor device manufacturing method | |
EP2654084B1 (en) | Method of manufacturing a semiconductor device | |
US10651037B2 (en) | Method for fabricating a doped zone in a semiconductor body | |
JP6111572B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4746927B2 (ja) | 半導体装置の製造方法 | |
US11824090B2 (en) | Back side dopant activation in field stop IGBT | |
JP6037495B2 (ja) | 半導体装置およびその製造方法 | |
US7569431B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4862207B2 (ja) | 半導体装置の製造方法 | |
JPH0669509A (ja) | 伝導度変調型半導体装置及びその製造方法 | |
JP5326217B2 (ja) | 半導体装置およびその製造方法 | |
US9613805B1 (en) | Method for forming a semiconductor device | |
US20040080015A1 (en) | Ohmic contact configuration | |
JP5028749B2 (ja) | 半導体装置の製造方法 | |
CN113892189A (zh) | 碳化硅半导体装置及碳化硅半导体装置的制造方法 | |
JP2006237553A (ja) | 半導体装置およびその製造方法 | |
JP5333241B2 (ja) | 半導体装置の製造方法 | |
JP2003218354A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031225 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040210 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091110 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091215 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20091215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101019 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101215 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110524 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110824 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110901 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111011 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111024 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141118 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4862207 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |