JP2001143904A - 複合積層サーミスタ - Google Patents
複合積層サーミスタInfo
- Publication number
- JP2001143904A JP2001143904A JP32798399A JP32798399A JP2001143904A JP 2001143904 A JP2001143904 A JP 2001143904A JP 32798399 A JP32798399 A JP 32798399A JP 32798399 A JP32798399 A JP 32798399A JP 2001143904 A JP2001143904 A JP 2001143904A
- Authority
- JP
- Japan
- Prior art keywords
- thermistor
- layer
- laminated
- composite
- thermistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】
【課題】 水晶発振子の温度補償回路など複数のサーミ
スタを使用する電子機器の小型化に寄与できる複合積層
サーミスタを提供することを目的とする。 【解決手段】 第１サーミスタ層１、内部電極層３ａ、
第１サーミスタ層１、内部電極層３ｂ、第１サーミスタ
層１、第２サーミスタ層２、内部電極層３ｃ、第２サー
ミスタ層２、内部電極層３ｄ、第２サーミスタ層２の順
に積層した積層体の内部電極３ａ，３ｂ，３ｃ，３ｄの
露出した端面に外部電極４ａ，４ｂ，４ｃを形成し、第
１サーミスタ層１は第２サーミスタ層２よりも比抵抗が
高く、内部電極層３ｂと内部電極層３ｃとはと同じ端面
で外部電極４ａに接続し、内部電極層３ｄは内部電極層
３ｂ，３ｃと相対向する端面で外部電極４ｂと接続し、
さらに内部電極層３ａは内部電極層３ｂ，３ｃ，３ｄの
露出した両端面とは異なる一方の側面で外部電極４ｃと
接続。
スタを使用する電子機器の小型化に寄与できる複合積層
サーミスタを提供することを目的とする。 【解決手段】 第１サーミスタ層１、内部電極層３ａ、
第１サーミスタ層１、内部電極層３ｂ、第１サーミスタ
層１、第２サーミスタ層２、内部電極層３ｃ、第２サー
ミスタ層２、内部電極層３ｄ、第２サーミスタ層２の順
に積層した積層体の内部電極３ａ，３ｂ，３ｃ，３ｄの
露出した端面に外部電極４ａ，４ｂ，４ｃを形成し、第
１サーミスタ層１は第２サーミスタ層２よりも比抵抗が
高く、内部電極層３ｂと内部電極層３ｃとはと同じ端面
で外部電極４ａに接続し、内部電極層３ｄは内部電極層
３ｂ，３ｃと相対向する端面で外部電極４ｂと接続し、
さらに内部電極層３ａは内部電極層３ｂ，３ｃ，３ｄの
露出した両端面とは異なる一方の側面で外部電極４ｃと
接続。
Description
【０００１】
【発明の属する技術分野】本発明は水晶発振子などの温
度補償に使用する複合積層サーミスタに関するものであ
る。
度補償に使用する複合積層サーミスタに関するものであ
る。
【０００２】
【従来の技術】図１２に示すような携帯電話に使用され
る水晶発振子の温度補償回路において、サーミスタは二
つ使用されており、一方のサーミスタ１００は−４０〜
２５℃の低温域での温度補償に、他方のサーミスタ１０
１は２５〜８５℃の高温域での温度補償に用いている。
る水晶発振子の温度補償回路において、サーミスタは二
つ使用されており、一方のサーミスタ１００は−４０〜
２５℃の低温域での温度補償に、他方のサーミスタ１０
１は２５〜８５℃の高温域での温度補償に用いている。
【０００３】これらのサーミスタ１００，１０１は図１
３に示すようにサーミスタ層１１０と内部電極層１１１
を交互に接続した積層体の両端面に外部電極１１２を形
成したものであり、別々に基板に実装されていた。
３に示すようにサーミスタ層１１０と内部電極層１１１
を交互に接続した積層体の両端面に外部電極１１２を形
成したものであり、別々に基板に実装されていた。
【０００４】
【発明が解決しようとする課題】この構成によると、実
装面積が大きく携帯電話等の電子機器の小型化に寄与で
きないという問題点を有していた。
装面積が大きく携帯電話等の電子機器の小型化に寄与で
きないという問題点を有していた。
【０００５】そこで本発明は、水晶発振子の温度補償回
路など複数のサーミスタを使用する電子機器の小型化に
寄与できる複合積層サーミスタを提供することを目的と
するものである。
路など複数のサーミスタを使用する電子機器の小型化に
寄与できる複合積層サーミスタを提供することを目的と
するものである。
【０００６】
【課題を解決するための手段】この目的を達成するため
に本発明の複合積層サーミスタは、サーミスタ層と内部
電極層とを交互に積層した積層体の表面に外部電極を形
成した積層サーミスタを少なくとも二つ積層した複合積
層サーミスタにおいて、前記各積層サーミスタは比抵抗
の異なるサーミスタ層で形成したものであり、一つの複
合積層サーミスタで少なくとも二つのサーミスタ特性を
有するので、上記目的を達成することができる。
に本発明の複合積層サーミスタは、サーミスタ層と内部
電極層とを交互に積層した積層体の表面に外部電極を形
成した積層サーミスタを少なくとも二つ積層した複合積
層サーミスタにおいて、前記各積層サーミスタは比抵抗
の異なるサーミスタ層で形成したものであり、一つの複
合積層サーミスタで少なくとも二つのサーミスタ特性を
有するので、上記目的を達成することができる。
【０００７】
【発明の実施の形態】本発明の請求項１に記載の発明
は、サーミスタ層と内部電極層とを交互に積層した積層
体の表面に外部電極を形成した積層サーミスタを少なく
とも二つ積層した複合積層サーミスタにおいて、前記各
積層サーミスタは比抵抗の異なるサーミスタ層で形成し
た複合積層サーミスタであり、複数のサーミスタ特性を
有するものであり、従来複数個のサーミスタを実装して
いた電子機器においてサーミスタの実装面積を小さくす
ることができる上に部品点数も減らすことができる。
は、サーミスタ層と内部電極層とを交互に積層した積層
体の表面に外部電極を形成した積層サーミスタを少なく
とも二つ積層した複合積層サーミスタにおいて、前記各
積層サーミスタは比抵抗の異なるサーミスタ層で形成し
た複合積層サーミスタであり、複数のサーミスタ特性を
有するものであり、従来複数個のサーミスタを実装して
いた電子機器においてサーミスタの実装面積を小さくす
ることができる上に部品点数も減らすことができる。
【０００８】請求項２に記載の発明は、比抵抗の高い積
層サーミスタの外部電極の一つは比抵抗の低い積層サー
ミスタの外部電極の形成面と異なる面に形成した請求項
１に記載の複合積層サーミスタであり、異なる比抵抗を
有するサーミスタを容易に一体化することができる。
層サーミスタの外部電極の一つは比抵抗の低い積層サー
ミスタの外部電極の形成面と異なる面に形成した請求項
１に記載の複合積層サーミスタであり、異なる比抵抗を
有するサーミスタを容易に一体化することができる。
【０００９】請求項３に記載の発明は、積層サーミスタ
間に絶縁体層を設けた請求項１に記載の複合積層サーミ
スタであり、焼成時に二つの積層サーミスタ間の相互拡
散を抑制し、それぞれ所望の特性を有する積層サーミス
タとなるものである。
間に絶縁体層を設けた請求項１に記載の複合積層サーミ
スタであり、焼成時に二つの積層サーミスタ間の相互拡
散を抑制し、それぞれ所望の特性を有する積層サーミス
タとなるものである。
【００１０】請求項４に記載の発明は、積層サーミスタ
間に隣接する内部電極層と同じ外部電極に接続したシー
ルド電極層を設けた請求項１に記載の複合積層サーミス
タであり、焼成時に二つの積層サーミスタ間の相互拡散
を抑制し、それぞれ所望の特性を有する積層サーミスタ
となるものである。
間に隣接する内部電極層と同じ外部電極に接続したシー
ルド電極層を設けた請求項１に記載の複合積層サーミス
タであり、焼成時に二つの積層サーミスタ間の相互拡散
を抑制し、それぞれ所望の特性を有する積層サーミスタ
となるものである。
【００１１】以下本発明の実施の形態について図面を参
照しながら説明する。
照しながら説明する。
【００１２】（実施の形態１）図１は本発明の実施の形
態１における複合積層サーミスタの斜視図、図２は図１
のＡ−Ｂ断面図、図３は図１のＣ−Ｄ断面図であり、１
は第１サーミスタ層、２は第２サーミスタ層、３ａ，３
ｂ，３ｃ，３ｄは内部電極層、４ａ，４ｂ，４ｃは外部
電極である。この第１サーミスタ層１は第２サーミスタ
層２よりも比抵抗を高くした。
態１における複合積層サーミスタの斜視図、図２は図１
のＡ−Ｂ断面図、図３は図１のＣ−Ｄ断面図であり、１
は第１サーミスタ層、２は第２サーミスタ層、３ａ，３
ｂ，３ｃ，３ｄは内部電極層、４ａ，４ｂ，４ｃは外部
電極である。この第１サーミスタ層１は第２サーミスタ
層２よりも比抵抗を高くした。
【００１３】また、図４は図１に示す複合積層サーミス
タの積層体の分解斜視図であり、１０は第１グリーンシ
ート、１１は第２グリーンシート、１２ａ，１２ｂ，１
２ｃ，１２ｄはＰｄを主成分とする電極ペーストであ
る。
タの積層体の分解斜視図であり、１０は第１グリーンシ
ート、１１は第２グリーンシート、１２ａ，１２ｂ，１
２ｃ，１２ｄはＰｄを主成分とする電極ペーストであ
る。
【００１４】まず第１サーミスタ層１としてＭｎ：Ｃ
ｏ：Ｆｅ：Ａｌ＝３２．５：５０：１０：７．５原子％
比となるような原料を用いてドクターブレード法により
厚み３０μｍの第１グリーンシート１０を作製する。
ｏ：Ｆｅ：Ａｌ＝３２．５：５０：１０：７．５原子％
比となるような原料を用いてドクターブレード法により
厚み３０μｍの第１グリーンシート１０を作製する。
【００１５】また、第２サーミスタ層２としてＭｎ：Ｎ
ｉ：Ｃｕ＝６８：２３：９の原子％比となるような原料
を用いて同様の第２グリーンシート１１を作製する。
ｉ：Ｃｕ＝６８：２３：９の原子％比となるような原料
を用いて同様の第２グリーンシート１１を作製する。
【００１６】次に図４に示すように第１グリーンシート
１０を複数枚積層圧着した上に内部電極層３ａとなるよ
うに電極ペースト１２ａを印刷する。
１０を複数枚積層圧着した上に内部電極層３ａとなるよ
うに電極ペースト１２ａを印刷する。
【００１７】次いでこの電極ペースト１２ａ上に第１グ
リーンシート１０を積層圧着し、内部電極層３ｂとなる
ように電極ペースト１２ｂを印刷する。
リーンシート１０を積層圧着し、内部電極層３ｂとなる
ように電極ペースト１２ｂを印刷する。
【００１８】続いて電極ペースト１２ｂ上に第１グリー
ンシート１０、第２グリーンシート１１の順にそれぞれ
複数枚積層圧着する。
ンシート１０、第２グリーンシート１１の順にそれぞれ
複数枚積層圧着する。
【００１９】次に第２グリーンシート１１上に内部電極
層３ｃとなる電極ペースト１２ｃを印刷後第２グリーン
シート１１を積層圧着する。
層３ｃとなる電極ペースト１２ｃを印刷後第２グリーン
シート１１を積層圧着する。
【００２０】次いで第２グリーンシート１１上に内部電
極層３ｄとなる電極ペースト１２ｄを印刷した後、第２
グリーンシート１１を複数枚積層圧着して積層体グリー
ンブロックを得る。
極層３ｄとなる電極ペースト１２ｄを印刷した後、第２
グリーンシート１１を複数枚積層圧着して積層体グリー
ンブロックを得る。
【００２１】その後この積層体グリーンブロックを切断
して多数の積層体を得る。
して多数の積層体を得る。
【００２２】この積層体を大気中、１１５０℃で焼成し
て焼結体を得た後、面取りを行い内部電極層３ａ，３
ｂ，３ｃ，３ｄを焼結体の端面に露出させる。
て焼結体を得た後、面取りを行い内部電極層３ａ，３
ｂ，３ｃ，３ｄを焼結体の端面に露出させる。
【００２３】この焼結体において内部電極層３ｂ，３
ｃ，３ｄは焼結体の相対向する端面に一方の端部が露出
するとともに、第１サーミスタ層１間に形成し、第２サ
ーミスタ層２に最も近い内部電極層３ｂと、第２サーミ
スタ層２間に形成し、第１サーミスタ層１に最も近い内
部電極層３ｃとは同じ外部電極４ａに接続されるように
同じ端面に露出させる。また内部電極層３ｄは異なる端
面に露出させる。
ｃ，３ｄは焼結体の相対向する端面に一方の端部が露出
するとともに、第１サーミスタ層１間に形成し、第２サ
ーミスタ層２に最も近い内部電極層３ｂと、第２サーミ
スタ層２間に形成し、第１サーミスタ層１に最も近い内
部電極層３ｃとは同じ外部電極４ａに接続されるように
同じ端面に露出させる。また内部電極層３ｄは異なる端
面に露出させる。
【００２４】さらに内部電極層３ａは内部電極層３ｂ，
３ｃ，３ｄの露出した両端面とは異なる焼結体の一方の
側面に露出させる。
３ｃ，３ｄの露出した両端面とは異なる焼結体の一方の
側面に露出させる。
【００２５】次に焼結体の内部電極層３ａの露出した側
面及び内部電極層３ｂ，３ｃ，３ｄの露出した端面にＡ
ｇを主成分とする電極ペーストを塗布して、８００℃で
焼き付けて外部電極４ａ，４ｂ，４ｃを形成する。
面及び内部電極層３ｂ，３ｃ，３ｄの露出した端面にＡ
ｇを主成分とする電極ペーストを塗布して、８００℃で
焼き付けて外部電極４ａ，４ｂ，４ｃを形成する。
【００２６】その後、外部電極４ａ，４ｂ，４ｃの上に
電解メッキ法によりニッケル膜（図示せず）、さらにこ
の上に半田膜（図示せず）を形成し、図１に示す複合積
層サーミスタを得た。
電解メッキ法によりニッケル膜（図示せず）、さらにこ
の上に半田膜（図示せず）を形成し、図１に示す複合積
層サーミスタを得た。
【００２７】この複合積層サーミスタにおいて積層体を
挟んで対向する外部電極４ａ，４ｂ間で発生する抵抗は
内部電極層３ａ，３ｂ間で発生する抵抗と、内部電極層
３ｃと外部電極４ｂ間に発生する抵抗の並列抵抗であ
る。しかしながら第２サーミスタ層２の比抵抗が第１サ
ーミスタ層１の比抵抗よりも小さいため内部電極層３ｃ
と外部電極４ｂ間で発生する抵抗は内部電極層３ａ，３
ｂ間で発生する抵抗と比較すると非常に大きいものであ
る。したがって、外部電極４ａ，４ｂ間で発生する抵抗
は内部電極層３ａ，３ｂ間に発生する抵抗に略等しく、
そのＢ定数は第１サーミスタ層１のＢ定数に略等しい。
挟んで対向する外部電極４ａ，４ｂ間で発生する抵抗は
内部電極層３ａ，３ｂ間で発生する抵抗と、内部電極層
３ｃと外部電極４ｂ間に発生する抵抗の並列抵抗であ
る。しかしながら第２サーミスタ層２の比抵抗が第１サ
ーミスタ層１の比抵抗よりも小さいため内部電極層３ｃ
と外部電極４ｂ間で発生する抵抗は内部電極層３ａ，３
ｂ間で発生する抵抗と比較すると非常に大きいものであ
る。したがって、外部電極４ａ，４ｂ間で発生する抵抗
は内部電極層３ａ，３ｂ間に発生する抵抗に略等しく、
そのＢ定数は第１サーミスタ層１のＢ定数に略等しい。
【００２８】また、外部電極４ａ，４ｂとは積層体の異
なる面に設けた外部電極４ｃは第１サーミスタ層１の表
面のみに形成し、第２サーミスタ層２の表面には形成し
ないようにすることにより、外部電極４ａ，４ｃ間で発
生する抵抗は、内部電極層３ｃ，３ｄ間に発生する抵抗
に等しく、そのＢ定数は第２サーミスタ層２のＢ定数に
等しくなる。
なる面に設けた外部電極４ｃは第１サーミスタ層１の表
面のみに形成し、第２サーミスタ層２の表面には形成し
ないようにすることにより、外部電極４ａ，４ｃ間で発
生する抵抗は、内部電極層３ｃ，３ｄ間に発生する抵抗
に等しく、そのＢ定数は第２サーミスタ層２のＢ定数に
等しくなる。
【００２９】ここで比較のために図１２に示す従来の積
層サーミスタにおいてサーミスタ層１０１をＭｎ：Ｃ
ｏ：Ｆｅ：Ａｌ＝３２．５：５０：１０：７．５原子％
比となるような原料を用いて形成した第１積層サーミス
タと、サーミスタ層１０１をＭｎ：Ｎｉ：Ｃｕ＝６８：
２３：９の原子％比となるような原料を用いて形成した
第２積層サーミスタとを作製した。
層サーミスタにおいてサーミスタ層１０１をＭｎ：Ｃ
ｏ：Ｆｅ：Ａｌ＝３２．５：５０：１０：７．５原子％
比となるような原料を用いて形成した第１積層サーミス
タと、サーミスタ層１０１をＭｎ：Ｎｉ：Ｃｕ＝６８：
２３：９の原子％比となるような原料を用いて形成した
第２積層サーミスタとを作製した。
【００３０】本実施の形態１の複合積層サーミスタと、
二種類の従来の積層サーミスタとを２５℃と５０℃のオ
イルバスに浸漬して抵抗値を測定した結果を（表１）に
示す。
二種類の従来の積層サーミスタとを２５℃と５０℃のオ
イルバスに浸漬して抵抗値を測定した結果を（表１）に
示す。
【００３１】
【表１】
【００３２】この（表１）を見るとわかるように本実施
の形態１の複合積層サーミスタは、外部電極４ａ，４ｂ
間で従来の抵抗値の高い第１積層サーミスタの機能を有
し、外部電極４ａ，４ｃ間で従来の抵抗値の低い第２積
層サーミスタの機能を有することがわかる。
の形態１の複合積層サーミスタは、外部電極４ａ，４ｂ
間で従来の抵抗値の高い第１積層サーミスタの機能を有
し、外部電極４ａ，４ｃ間で従来の抵抗値の低い第２積
層サーミスタの機能を有することがわかる。
【００３３】（実施の形態２）図５は本発明の実施の形
態２における複合積層サーミスタの斜視図、図６は図５
のＡ−Ｂ断面図、図７は図５のＣ−Ｄ断面図であり、５
は絶縁体層であり、図１〜図３と同じ構成要素について
は同番号を付して説明を省略する。
態２における複合積層サーミスタの斜視図、図６は図５
のＡ−Ｂ断面図、図７は図５のＣ−Ｄ断面図であり、５
は絶縁体層であり、図１〜図３と同じ構成要素について
は同番号を付して説明を省略する。
【００３４】本実施の形態２と実施の形態１との相違点
は第１サーミスタ層１と第２サーミスタ層２との境界面
全体に絶縁体層５を設けたことである。
は第１サーミスタ層１と第２サーミスタ層２との境界面
全体に絶縁体層５を設けたことである。
【００３５】この絶縁体層５は焼成時に第１及び第２サ
ーミスタ層１，２と固溶せずに、第１及び第２サーミス
タ層１，２と略同じ焼結温度で、第１及び第２サーミス
タ層１，２と熱膨張係数が略同等の性質を有するセラミ
ック材料で形成した。
ーミスタ層１，２と固溶せずに、第１及び第２サーミス
タ層１，２と略同じ焼結温度で、第１及び第２サーミス
タ層１，２と熱膨張係数が略同等の性質を有するセラミ
ック材料で形成した。
【００３６】この絶縁体層５を設けることにより、焼成
時に第１サーミスタ層１と第２サーミスタ層２間の相互
拡散を防止し、外部電極４ａ−４ｂ間及び外部電極４ａ
−４ｃ間の抵抗値、Ｂ定数が所望の値から変動するのを
防止することができる。
時に第１サーミスタ層１と第２サーミスタ層２間の相互
拡散を防止し、外部電極４ａ−４ｂ間及び外部電極４ａ
−４ｃ間の抵抗値、Ｂ定数が所望の値から変動するのを
防止することができる。
【００３７】なお、この複合積層サーミスタは実施の形
態１と同様にして作製する。
態１と同様にして作製する。
【００３８】（実施の形態３）図８は本発明の実施の形
態３における複合積層サーミスタの斜視図、図９は図８
のＡ−Ｂ断面図、図１０は図８のＣ−Ｄ断面図であり、
６はシールド電極層で、図１〜図３と同要素については
同番号を付して説明を省略する。
態３における複合積層サーミスタの斜視図、図９は図８
のＡ−Ｂ断面図、図１０は図８のＣ−Ｄ断面図であり、
６はシールド電極層で、図１〜図３と同要素については
同番号を付して説明を省略する。
【００３９】本実施の形態３の複合積層サーミスタも実
施の形態２と同様に第１サーミスタ層１と第２サーミス
タ層２とが焼成時に相互拡散しないようにしたものであ
り、実施の形態２における絶縁体層５の代わりにシール
ド電極層６を第１サーミスタ層１と第２サーミスタ層２
との境界面に設けたものである。
施の形態２と同様に第１サーミスタ層１と第２サーミス
タ層２とが焼成時に相互拡散しないようにしたものであ
り、実施の形態２における絶縁体層５の代わりにシール
ド電極層６を第１サーミスタ層１と第２サーミスタ層２
との境界面に設けたものである。
【００４０】このシールド電極層６は、第１サーミスタ
層１間に挟まれるとともに第２サーミスタ層２に最も近
い内部電極層３ｂと、第２サーミスタ層２間に挟まれる
とともに第１サーミスタ層１に最も近い内部電極層３ｃ
と同じ外部電極４ａに一方の端部を接続しており同電位
としている。他方の端部は外部電極４ｂに非接続でかつ
ショート不良とならない程度にできるだけ外部電極４ｂ
に近づけて形成している。また焼結体の側面側の端部も
できるだけ第１及び第２サーミスタ層１，２間の接着性
を確保しつつできるだけ側面端部に近づけて形成してい
る。即ち第１サーミスタ層１と第２サーミスタ層２間の
焼成時の相互拡散を防止するためにできるだけ大きく形
成することが望ましいのである。
層１間に挟まれるとともに第２サーミスタ層２に最も近
い内部電極層３ｂと、第２サーミスタ層２間に挟まれる
とともに第１サーミスタ層１に最も近い内部電極層３ｃ
と同じ外部電極４ａに一方の端部を接続しており同電位
としている。他方の端部は外部電極４ｂに非接続でかつ
ショート不良とならない程度にできるだけ外部電極４ｂ
に近づけて形成している。また焼結体の側面側の端部も
できるだけ第１及び第２サーミスタ層１，２間の接着性
を確保しつつできるだけ側面端部に近づけて形成してい
る。即ち第１サーミスタ層１と第２サーミスタ層２間の
焼成時の相互拡散を防止するためにできるだけ大きく形
成することが望ましいのである。
【００４１】また、複合積層サーミスタの特性に及ぼす
影響をできるだけ小さくするために、シールド電極層６
と外部電極４ｂ間で発生する抵抗が内部電極３ｃ，３ｄ
間で発生する抵抗と比べて無視できるほど大きくなるよ
う、シールド電極層６と外部電極４ｂの距離をできるだ
け近づける必要がある。
影響をできるだけ小さくするために、シールド電極層６
と外部電極４ｂ間で発生する抵抗が内部電極３ｃ，３ｄ
間で発生する抵抗と比べて無視できるほど大きくなるよ
う、シールド電極層６と外部電極４ｂの距離をできるだ
け近づける必要がある。
【００４２】上記実施の形態３ではシールド電極層６を
外部電極４ａに接続しているが、図１１に示すように外
部電極４ａ，４ｂに非接続の状態として構わない。この
場合、シールド電極層６に最も近い内部電極３ｂ，３ｃ
を接続する外部電極は４ａでなくても構わない。
外部電極４ａに接続しているが、図１１に示すように外
部電極４ａ，４ｂに非接続の状態として構わない。この
場合、シールド電極層６に最も近い内部電極３ｂ，３ｃ
を接続する外部電極は４ａでなくても構わない。
【００４３】即ち、内部電極３ｂ，３ｃは外部電極４
ａ，４ｂのいずれか一方に接続すれば良い。但しこの時
内部電極３ｄは内部電極３ｃを接続しなかった方の外部
電極４ａ，４ｂの一方に接続するようにする。
ａ，４ｂのいずれか一方に接続すれば良い。但しこの時
内部電極３ｄは内部電極３ｃを接続しなかった方の外部
電極４ａ，４ｂの一方に接続するようにする。
【００４４】本実施の形態の複合積層サーミスタも実施
の形態１に示した製造方法で作製する。
の形態１に示した製造方法で作製する。
【００４５】
【発明の効果】以上本発明によると、一つの複合積層サ
ーミスタで少なくとも二つのサーミスタ特性を有するこ
とにより、水晶発振子の温度補償回路など複数のサーミ
スタを使用する電子機器において小型化に寄与できる。
ーミスタで少なくとも二つのサーミスタ特性を有するこ
とにより、水晶発振子の温度補償回路など複数のサーミ
スタを使用する電子機器において小型化に寄与できる。
【図１】本発明の実施の形態１における複合積層サーミ
スタの斜視図
スタの斜視図
【図２】図１のＡ−Ｂ断面図
【図３】図１のＣ−Ｄ断面図
【図４】図１に示す複合積層サーミスタの外部電極形成
前の分解斜視図
前の分解斜視図
【図５】本発明の実施の形態２における複合積層サーミ
スタの斜視図
スタの斜視図
【図６】図５のＡ−Ｂ断面図
【図７】図５のＣ−Ｄ断面図
【図８】本発明の実施の形態３における複合積層サーミ
スタの斜視図
スタの斜視図
【図９】図８のＡ−Ｂ断面図
【図１０】図８のＣ−Ｄ断面図
【図１１】本発明の一実施の形態における複合積層サー
ミスタの断面図
ミスタの断面図
【図１２】一般的な水晶発振子の温度補償回路図
【図１３】従来のサーミスタの断面図
１ 第１サーミスタ層 ２ 第２サーミスタ層 ３ａ 内部電極層 ３ｂ 内部電極層 ３ｃ 内部電極層 ３ｄ 内部電極層 ４ａ 外部電極 ４ｂ 外部電極 ４ｃ 外部電極 ５ 絶縁体層 ６ シールド電極層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 沖本 知久 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 佐藤 義之 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 ▲高▼橋 雅幸 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 幅田 悦朗 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5E034 BA10 BB01 BC01 BC02 DA07 DB11 DC10 DD08
Claims (4)
- 【請求項１】 サーミスタ層と内部電極層とを交互に積
層した積層体の表面に外部電極を形成した積層サーミス
タを少なくとも二つ積層した複合積層サーミスタにおい
て、前記各積層サーミスタは比抵抗の異なるサーミスタ
層で形成した複合積層サーミスタ。 - 【請求項２】 比抵抗の高い積層サーミスタの外部電極
の一つは比抵抗の低い積層サーミスタの外部電極の形成
面と異なる面に形成した請求項１に記載の複合積層サー
ミスタ。 - 【請求項３】 積層サーミスタ間に絶縁体層を設けた請
求項１に記載の複合積層サーミスタ。 - 【請求項４】 積層サーミスタ間に隣接する内部電極層
と同じ外部電極に接続したシールド電極層を設けた請求
項１に記載の複合積層サーミスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32798399A JP2001143904A (ja) | 1999-11-18 | 1999-11-18 | 複合積層サーミスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32798399A JP2001143904A (ja) | 1999-11-18 | 1999-11-18 | 複合積層サーミスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001143904A true JP2001143904A (ja) | 2001-05-25 |
Family
ID=18205201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32798399A Pending JP2001143904A (ja) | 1999-11-18 | 1999-11-18 | 複合積層サーミスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001143904A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1470557A1 (en) * | 2002-01-10 | 2004-10-27 | Lamina Ceramics, Inc. | Temperature compensation device with integral sheet thermistors |
| JP2005512317A (ja) * | 2001-12-04 | 2005-04-28 | エプコス アクチエンゲゼルシャフト | 負の温度係数を有する電気デバイス |
| WO2006080805A1 (en) * | 2005-01-27 | 2006-08-03 | Ls Cable Ltd. | Surface-mounting type thermistor having multi layers and method for manufacturing the same |
| JP2007299777A (ja) * | 2006-04-27 | 2007-11-15 | Tdk Corp | 積層型半導体セラミクス |
| US7974070B2 (en) * | 2007-09-21 | 2011-07-05 | Tdk Corporation | Multilayer ceramic device and mounting structure therefor |
| WO2015019643A1 (ja) * | 2013-08-08 | 2015-02-12 | 株式会社村田製作所 | サーミスタ素子 |
-
1999
- 1999-11-18 JP JP32798399A patent/JP2001143904A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005512317A (ja) * | 2001-12-04 | 2005-04-28 | エプコス アクチエンゲゼルシャフト | 負の温度係数を有する電気デバイス |
| EP1470557A1 (en) * | 2002-01-10 | 2004-10-27 | Lamina Ceramics, Inc. | Temperature compensation device with integral sheet thermistors |
| EP1470557A4 (en) * | 2002-01-10 | 2008-12-03 | Lamina Ceramics Inc | TEMPERATURE EFFECT COMPENSATION DEVICE COMPRISING INTEGRATED LAYER THERMISTOR |
| WO2006080805A1 (en) * | 2005-01-27 | 2006-08-03 | Ls Cable Ltd. | Surface-mounting type thermistor having multi layers and method for manufacturing the same |
| JP2007299777A (ja) * | 2006-04-27 | 2007-11-15 | Tdk Corp | 積層型半導体セラミクス |
| US7974070B2 (en) * | 2007-09-21 | 2011-07-05 | Tdk Corporation | Multilayer ceramic device and mounting structure therefor |
| WO2015019643A1 (ja) * | 2013-08-08 | 2015-02-12 | 株式会社村田製作所 | サーミスタ素子 |
| JPWO2015019643A1 (ja) * | 2013-08-08 | 2017-03-02 | 株式会社村田製作所 | サーミスタ素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000124007A (ja) | チップ型サーミスタおよびその製造方法 | |
| JP2001143904A (ja) | 複合積層サーミスタ | |
| JP2002015941A (ja) | チップ型電子部品 | |
| JP2000340448A (ja) | 積層セラミックコンデンサ | |
| JP4581194B2 (ja) | チップ型電子部品 | |
| JPH06252612A (ja) | ストリップ線路内蔵回路基板 | |
| JP2555638B2 (ja) | 多層セラミック基板の製造方法 | |
| JP2000124006A (ja) | 積層型サーミスタ | |
| JP4660922B2 (ja) | サーミスタ及びその製造方法 | |
| JP2004207540A (ja) | 複合電子部品及びその特性調整方法 | |
| JP2555639B2 (ja) | 多層セラミック基板の製造方法 | |
| JPH08203705A (ja) | チップ型サーミスタ及びその製造方法 | |
| JP3248377B2 (ja) | 多層セラミック配線基板の製造方法 | |
| JP2003282357A (ja) | コンデンサアレイ | |
| JP2004207526A (ja) | 複合電子部品及びその特性調整方法 | |
| JPH05152133A (ja) | インダクタンス部品用グリーンシートおよびそれを用いたインダクタンス部品 | |
| JP2005217128A (ja) | セラミック電子部品 | |
| JP2001319828A (ja) | コンデンサアレイ | |
| JP2003332106A (ja) | チップ型サーミスタ | |
| JPH10241908A (ja) | 複合素子及びその製造方法 | |
| JPH11144997A (ja) | 三端子コンデンサ | |
| JPH09326303A (ja) | チップ部品 | |
| JP2001210502A (ja) | チップサーミスタおよびその製造方法 | |
| EP0390944A1 (en) | Multilayer ceramic substrate and its manufacturing method | |
| JP2755212B2 (ja) | 負特性サーミスタの製造方法 |