JP2001136739A - 電源回路 - Google Patents
電源回路Info
- Publication number
- JP2001136739A JP2001136739A JP31422199A JP31422199A JP2001136739A JP 2001136739 A JP2001136739 A JP 2001136739A JP 31422199 A JP31422199 A JP 31422199A JP 31422199 A JP31422199 A JP 31422199A JP 2001136739 A JP2001136739 A JP 2001136739A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- diode
- circuit
- power supply
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 電源ラインの力率を上げ、整流電流に含まれ
る高調波電流を減少させることができ、しかも出力直流
電圧に含まれるリップル電圧分も少なくすることができ
る電源回路を提供すること。 【解決手段】 交流電源電圧をブリッジ整流ダイオード
2で全波整流して得られる整流出力電圧Vi を、ブリッ
ジ整流ダイオード2の導通時間を伸ばし力率を上げるた
めのアクティブフィルタ(24〜29,3)を通し、ア
クティブフィルタの平滑コンデンサ3で得られた直流電
圧をDC−DCコンバータ30に供給する構成とするこ
とにより、電源ラインにおける整流電流の幅を広げ、力
率を上げることができ、しかも整流電流に含まれる高調
波電流も少なくすることができる。
る高調波電流を減少させることができ、しかも出力直流
電圧に含まれるリップル電圧分も少なくすることができ
る電源回路を提供すること。 【解決手段】 交流電源電圧をブリッジ整流ダイオード
2で全波整流して得られる整流出力電圧Vi を、ブリッ
ジ整流ダイオード2の導通時間を伸ばし力率を上げるた
めのアクティブフィルタ(24〜29,3)を通し、ア
クティブフィルタの平滑コンデンサ3で得られた直流電
圧をDC−DCコンバータ30に供給する構成とするこ
とにより、電源ラインにおける整流電流の幅を広げ、力
率を上げることができ、しかも整流電流に含まれる高調
波電流も少なくすることができる。
Description
【0001】
【発明の属する技術分野】本発明はテレビジョン受像機
などの電子機器に用いる交流直流変換用の電源回路に関
するもので、特に力率の改善を図った電源回路に関す
る。
などの電子機器に用いる交流直流変換用の電源回路に関
するもので、特に力率の改善を図った電源回路に関す
る。
【0002】
【従来の技術】最近の電子機器においては、IC化によ
る高性能,小形,軽量化が進むとともに、これらの装置
に不可欠な電源装置についても同様に高性能,小形,軽
量化が要求される。この要求を満たす安定化電源とし
て、スイッチング方式による電源回路がある。
る高性能,小形,軽量化が進むとともに、これらの装置
に不可欠な電源装置についても同様に高性能,小形,軽
量化が要求される。この要求を満たす安定化電源とし
て、スイッチング方式による電源回路がある。
【0003】スイッチング方式による安定化直流電源回
路は、入力の直流電源電圧をトランジスタなどの高速ス
イッチング素子でオン,オフし、そのオン時間を変化さ
せたり、オン・オフ周波数を変化させることによって、
出力として得られる直流電圧を一定とするように制御す
る。
路は、入力の直流電源電圧をトランジスタなどの高速ス
イッチング素子でオン,オフし、そのオン時間を変化さ
せたり、オン・オフ周波数を変化させることによって、
出力として得られる直流電圧を一定とするように制御す
る。
【0004】スイッチング電源回路には種々の方式があ
るが、ここでは高周波インバータによるDC−DCコン
バータ方式の電源回路について説明する。
るが、ここでは高周波インバータによるDC−DCコン
バータ方式の電源回路について説明する。
【0005】図4に、従来の電源回路の回路図を示す。
図4において、商用交流電源1からの電源電圧はブリッ
ジ整流ダイオード2で全波整流され、さらに平滑コンデ
ンサ3で平滑されて、DC−DCコンバータ30に供給
される。
図4において、商用交流電源1からの電源電圧はブリッ
ジ整流ダイオード2で全波整流され、さらに平滑コンデ
ンサ3で平滑されて、DC−DCコンバータ30に供給
される。
【0006】DC−DCコンバータ30は、前記平滑コ
ンデンサ3の正極側の出力端と基準電位点間に、第1,
第2のスイッチング素子としてのMOS FET4,5
を直列に接続し、これらMOS FET4,5の各スイ
ッチング電流とは逆方向に電流が流れる極性に前記MO
S FET4,5のそれぞれと並列にダイオード6,7
を接続している。即ち、MOS FET4のドレイン,
ソースにそれぞれダイオード6のカソード,アノードを
接続し、MOS FET5のドレイン,ソースにそれぞ
れダイオード7のカソード,アノードを接続している。
MOS FET4,5の各ゲートには、制御回路23か
らMOS FET4,5を交互にオン,オフさせるため
のゲートパルスが供給されるようになっている。MOS
FET4とダイオード6から成る第1の並列回路とM
OS FET5とダイオード7から成る第2の並列回路
との接続点と、基準電位点との間に、トランス8の1次
コイル9と共振コンデンサ10の直列回路を接続し、ト
ランス8の2次コイル11から1次,2次巻線比に応じ
た所定の交流電圧を出力させるようにしている。MOS
FET4とダイオード6の第1の並列回路、MOS
FET5とダイオード7の第2の並列回路、1次コイル
9と共振コンデンサ10の直列回路、及び制御回路23
は、直流を交流に変換するハーフブリッジ型の高周波イ
ンバータを構成している。
ンデンサ3の正極側の出力端と基準電位点間に、第1,
第2のスイッチング素子としてのMOS FET4,5
を直列に接続し、これらMOS FET4,5の各スイ
ッチング電流とは逆方向に電流が流れる極性に前記MO
S FET4,5のそれぞれと並列にダイオード6,7
を接続している。即ち、MOS FET4のドレイン,
ソースにそれぞれダイオード6のカソード,アノードを
接続し、MOS FET5のドレイン,ソースにそれぞ
れダイオード7のカソード,アノードを接続している。
MOS FET4,5の各ゲートには、制御回路23か
らMOS FET4,5を交互にオン,オフさせるため
のゲートパルスが供給されるようになっている。MOS
FET4とダイオード6から成る第1の並列回路とM
OS FET5とダイオード7から成る第2の並列回路
との接続点と、基準電位点との間に、トランス8の1次
コイル9と共振コンデンサ10の直列回路を接続し、ト
ランス8の2次コイル11から1次,2次巻線比に応じ
た所定の交流電圧を出力させるようにしている。MOS
FET4とダイオード6の第1の並列回路、MOS
FET5とダイオード7の第2の並列回路、1次コイル
9と共振コンデンサ10の直列回路、及び制御回路23
は、直流を交流に変換するハーフブリッジ型の高周波イ
ンバータを構成している。
【0007】トランス8の2次コイル11の一端は整流
ダイオード12を介して直流電圧出力端子15に接続
し、2次コイル11の他端は整流ダイオード13を介し
て直流電圧出力端子15に接続し、2次コイル11の中
点は基準電位点に接続し、ダイオード12,13の各カ
ソードの接続点と基準電位点との間には、平滑コンデン
サ14が接続されている。トランス8の2次側に構成さ
れる、2次コイル11と、整流ダイオード12,13
と、2次コイル11の中点に接続した基準電位点ライン
とは、全波整流回路を構成している。
ダイオード12を介して直流電圧出力端子15に接続
し、2次コイル11の他端は整流ダイオード13を介し
て直流電圧出力端子15に接続し、2次コイル11の中
点は基準電位点に接続し、ダイオード12,13の各カ
ソードの接続点と基準電位点との間には、平滑コンデン
サ14が接続されている。トランス8の2次側に構成さ
れる、2次コイル11と、整流ダイオード12,13
と、2次コイル11の中点に接続した基準電位点ライン
とは、全波整流回路を構成している。
【0008】直流電圧出力端子15からの直流電圧EB
は抵抗16を介して誤差増幅器17に供給されており、
この誤差増幅器17で基準値と比較され増幅され、その
出力である誤差電圧に応じて抵抗18と発光ダイオード
20の直列回路に電流が流れ、発光ダイオード20と受
光ダイオード21によるフォトカプラ19を通して、誤
差信号が受光トランジスタ21側へ伝達され、抵抗22
を経て制御回路23へ制御信号として帰還されるように
なっている。制御回路23は、第1,第2のスイッチン
グ素子であるMOS FET4,5を交互にオン,オフ
させる制御を行うもので、前記の帰還された制御信号に
よってMOS FET4,5に供給するゲートパルスの
周波数を変え、MOS FET4,5のオン,オフの周
波数を制御することによって、出力電圧EB の変動を抑
え出力電圧EB を常に一定とするよう制御する。
は抵抗16を介して誤差増幅器17に供給されており、
この誤差増幅器17で基準値と比較され増幅され、その
出力である誤差電圧に応じて抵抗18と発光ダイオード
20の直列回路に電流が流れ、発光ダイオード20と受
光ダイオード21によるフォトカプラ19を通して、誤
差信号が受光トランジスタ21側へ伝達され、抵抗22
を経て制御回路23へ制御信号として帰還されるように
なっている。制御回路23は、第1,第2のスイッチン
グ素子であるMOS FET4,5を交互にオン,オフ
させる制御を行うもので、前記の帰還された制御信号に
よってMOS FET4,5に供給するゲートパルスの
周波数を変え、MOS FET4,5のオン,オフの周
波数を制御することによって、出力電圧EB の変動を抑
え出力電圧EB を常に一定とするよう制御する。
【0009】次に、図4の回路の動作を図5及び図6を
参照して説明する。
参照して説明する。
【0010】図5(a) 〜(e) は、図4におけるDC−D
Cコンバータ30の各部の電圧及び電流の波形を示す図
である。横軸は時間t、縦軸は波形振幅レベルを示して
いる。
Cコンバータ30の各部の電圧及び電流の波形を示す図
である。横軸は時間t、縦軸は波形振幅レベルを示して
いる。
【0011】図5(a) ,(b) に示すVG1,VG2はそれぞ
れ第1,第2のスイッチング素子であるMOS FET
4,5に供給されるゲートパルス電圧を示しており、図
5(c) に示すVC は共振コンデンサ10に生じる正弦波
電圧(共振電圧)、図5(d)に示すVL はトランス8の
1次コイル9に生じる正弦波電圧(共振電圧)である。
図5(c) ,(d) に示すVi0は、ブリッジ整流ダイオード
2で全波整流した電圧を平滑コンデンサ3で平滑して得
られる電圧である。図5(e) に示すIr は、1次コイル
9及び共振コンデンサ10に流れる正弦波電流(共振電
流)を示す。この電流Ir の正方向は、図4の矢印にて
示す方向である。
れ第1,第2のスイッチング素子であるMOS FET
4,5に供給されるゲートパルス電圧を示しており、図
5(c) に示すVC は共振コンデンサ10に生じる正弦波
電圧(共振電圧)、図5(d)に示すVL はトランス8の
1次コイル9に生じる正弦波電圧(共振電圧)である。
図5(c) ,(d) に示すVi0は、ブリッジ整流ダイオード
2で全波整流した電圧を平滑コンデンサ3で平滑して得
られる電圧である。図5(e) に示すIr は、1次コイル
9及び共振コンデンサ10に流れる正弦波電流(共振電
流)を示す。この電流Ir の正方向は、図4の矢印にて
示す方向である。
【0012】図6(a) 〜(d) は、この正弦波電流Ir に
ついての、スイッチング1周期の動作を説明するための
図である。
ついての、スイッチング1周期の動作を説明するための
図である。
【0013】時間t=0のときに、図5(b) に示すよう
にMOS FET5のゲートパルス電圧VG2が零になる
と、MOS FET5はオフする。t=0の直前の期間
D(図5(d) のt=t3 〜t4 に相当する期間)に共振
コンデンサ10からトランス8の1次コイル9を通り、
MOS FET5に流れ込んでいた電流Ir (このとき
の電流Ir は共振コンデンサ10に充電されていた電荷
に基づいて流れている)は、t=0に至ると、MOS
FET5オフにより、今度は1次コイル9に蓄えたエネ
ルギーを放出することによって、第1のダイオード6を
通り、図6(a)の期間A(t=0〜t1 期間:第1のダ
ンパー期間と呼ぶ)のように流れる。この電流Ir はト
ランス8の2次側負荷が零の場合、図5(e) の期間Aの
Ir に示すような電流である。t=0以降は既にゲート
パルス電圧VG1がMOS FET4に供給されてオンし
ており、1次コイル9のエネルギーがほぼ放出されて時
刻t1 に達すると、第1のダイオード6はオフし、今度
は直流電源(平滑コンデンサ3を直流電源とみなす)か
らMOS FET4を通して電流Ir が正方向に流れ、
図6(b) の期間B(t=t1 〜t2 )に示すように1次
コイル9及び共振コンデンサ10にIr が流れる。次
に、時刻t2 に至ると、ゲートパルス電圧VG1が零にな
るためMOS FET4はオフし、電流Ir はコイル9
からコンデンサ10に対して流れ込むように(即ち、1
次コイルに蓄えたエネルギーを放出するように)、第2
のダイオード7を通して正方向に流れ続け、図6(c) の
期間C(t=t2 〜t3 :第2のダンパー期間と呼ぶ)
のように流れる。時刻t2 以降はすでにゲートパルス電
圧VG2がMOS FET5に供給されオンしており、1
次コイル9のエネルギーがほぼ放出されて時刻t3 に達
すると、第2のダイオード7はオフし、コンデンサ10
に充電されている電荷に基づいて電流Ir が1次コイル
9及びMOS FET5を通して負の方向に流れ、図6
(d) の期間D(t=t3 〜t4 )に示すようなる。時刻
t4 になると、MOS FET5のゲートパルス電圧V
G2が零になり、前記の時間t=0の動作に戻る。
にMOS FET5のゲートパルス電圧VG2が零になる
と、MOS FET5はオフする。t=0の直前の期間
D(図5(d) のt=t3 〜t4 に相当する期間)に共振
コンデンサ10からトランス8の1次コイル9を通り、
MOS FET5に流れ込んでいた電流Ir (このとき
の電流Ir は共振コンデンサ10に充電されていた電荷
に基づいて流れている)は、t=0に至ると、MOS
FET5オフにより、今度は1次コイル9に蓄えたエネ
ルギーを放出することによって、第1のダイオード6を
通り、図6(a)の期間A(t=0〜t1 期間:第1のダ
ンパー期間と呼ぶ)のように流れる。この電流Ir はト
ランス8の2次側負荷が零の場合、図5(e) の期間Aの
Ir に示すような電流である。t=0以降は既にゲート
パルス電圧VG1がMOS FET4に供給されてオンし
ており、1次コイル9のエネルギーがほぼ放出されて時
刻t1 に達すると、第1のダイオード6はオフし、今度
は直流電源(平滑コンデンサ3を直流電源とみなす)か
らMOS FET4を通して電流Ir が正方向に流れ、
図6(b) の期間B(t=t1 〜t2 )に示すように1次
コイル9及び共振コンデンサ10にIr が流れる。次
に、時刻t2 に至ると、ゲートパルス電圧VG1が零にな
るためMOS FET4はオフし、電流Ir はコイル9
からコンデンサ10に対して流れ込むように(即ち、1
次コイルに蓄えたエネルギーを放出するように)、第2
のダイオード7を通して正方向に流れ続け、図6(c) の
期間C(t=t2 〜t3 :第2のダンパー期間と呼ぶ)
のように流れる。時刻t2 以降はすでにゲートパルス電
圧VG2がMOS FET5に供給されオンしており、1
次コイル9のエネルギーがほぼ放出されて時刻t3 に達
すると、第2のダイオード7はオフし、コンデンサ10
に充電されている電荷に基づいて電流Ir が1次コイル
9及びMOS FET5を通して負の方向に流れ、図6
(d) の期間D(t=t3 〜t4 )に示すようなる。時刻
t4 になると、MOS FET5のゲートパルス電圧V
G2が零になり、前記の時間t=0の動作に戻る。
【0014】以上が、スイッチング素子4,5と、1次
コイル9と共振コンデンサ10による1周期の動作であ
る。ゲートパルスの半周期の幅T1 とT2 (図5参照)
は相等しく選んであるため、MOS FET4とMOS
FET5、第1のダイオード6と第2のダイオード7
は、それぞれ同一の導通時間でオン,オフを繰り返すと
共に、ブリッジ整流ダイオード2及び平滑コンデンサ3
による整流電源からトランス8の1次コイル9と共振コ
ンデンサ10の直列回路に対して1周期の動作に必要な
電力が1周期のうちの期間Bにおいて供給される。つま
り、整流電源からは1周期毎に消費した電力が期間Bに
供給される。このとき、トランス8の1次コイル9と共
振コンデンサ10には、図5(d) ,(c) のVL ,VC に
示すような互いに逆位相の正弦波電圧VL ,VC が発生
している。そして、トランス8の2次側には、トランス
巻線比に基づき、1次コイル9に発生した電圧に比例し
た正弦波電圧が発生し、整流ダイオード12,13及び
平滑コンデンサ14で全波整流された後、出力直流電圧
EB として図示しない負荷に供給される。
コイル9と共振コンデンサ10による1周期の動作であ
る。ゲートパルスの半周期の幅T1 とT2 (図5参照)
は相等しく選んであるため、MOS FET4とMOS
FET5、第1のダイオード6と第2のダイオード7
は、それぞれ同一の導通時間でオン,オフを繰り返すと
共に、ブリッジ整流ダイオード2及び平滑コンデンサ3
による整流電源からトランス8の1次コイル9と共振コ
ンデンサ10の直列回路に対して1周期の動作に必要な
電力が1周期のうちの期間Bにおいて供給される。つま
り、整流電源からは1周期毎に消費した電力が期間Bに
供給される。このとき、トランス8の1次コイル9と共
振コンデンサ10には、図5(d) ,(c) のVL ,VC に
示すような互いに逆位相の正弦波電圧VL ,VC が発生
している。そして、トランス8の2次側には、トランス
巻線比に基づき、1次コイル9に発生した電圧に比例し
た正弦波電圧が発生し、整流ダイオード12,13及び
平滑コンデンサ14で全波整流された後、出力直流電圧
EB として図示しない負荷に供給される。
【0015】図7は電源回路の出力直流電圧EB の制御
特性を示したものである。横軸にスイッチング素子のス
イッチング周波数fを、縦軸に出力直流電圧EB をとっ
てある。出力直流電圧EB の制御は1次コイル9のイン
ダクタンス値と共振コンデンサ10の容量値で決まる共
振周波数f0 に対し、スイッチング素子としてのMOS
FET4,5のスイッチング周波数f、即ちゲートパ
ルス電圧VG1,VG2の周波数を変えることにより行われ
る。例えば、MOS FET4,5がスイッチング周波
数f1 で動作しているとし、負荷電流が増加し出力直流
電圧EB が下がった場合には、誤差増幅器17により基
準値との誤差電圧が負側に増加しフォトカプラ19を通
して1次側の制御回路23に帰還され、MOS FET
4,5のスイッチング周波数fを下げ出力電圧EB を上
げて一定とするように自動的に制御が行われる。
特性を示したものである。横軸にスイッチング素子のス
イッチング周波数fを、縦軸に出力直流電圧EB をとっ
てある。出力直流電圧EB の制御は1次コイル9のイン
ダクタンス値と共振コンデンサ10の容量値で決まる共
振周波数f0 に対し、スイッチング素子としてのMOS
FET4,5のスイッチング周波数f、即ちゲートパ
ルス電圧VG1,VG2の周波数を変えることにより行われ
る。例えば、MOS FET4,5がスイッチング周波
数f1 で動作しているとし、負荷電流が増加し出力直流
電圧EB が下がった場合には、誤差増幅器17により基
準値との誤差電圧が負側に増加しフォトカプラ19を通
して1次側の制御回路23に帰還され、MOS FET
4,5のスイッチング周波数fを下げ出力電圧EB を上
げて一定とするように自動的に制御が行われる。
【0016】図8は電源回路の中のブリッジ整流ダイオ
ード2の動作波形を示した図である。ブリッジ整流ダイ
オード2の出力側には図4に示すように平滑コンデンサ
3が接続されており、交流電源1からの電源電圧はブリ
ッジ整流ダイオード2で全波整流された後、平滑コンデ
ンサ3で平滑される。このため、図8(a) の電圧波形に
示すように、ブリッジ整流ダイオード2の整流出力電圧
を平滑した電圧Vi0に含まれる電源リップル電圧(Vi0
の変動)は非常に小さく、従って商用電源周波数の1周
期のうちブリッジ整流ダイオード2が導通する時間は極
めて短い。即ち、電源ラインに流れる整流電流は、ブリ
ッジ整流ダイオード2の全波整流出力電圧が平滑コンデ
ンサ3に充電されている電圧Vi0を越えたときのみ流
れ、図8(b) に示すような脈流となり、電源周波数の1
周期に対する導通期間の幅が狭い。従って、電源ライン
の力率も0.6程度と低く、脈流に含まれる高調波電流
も大きいという問題がある。
ード2の動作波形を示した図である。ブリッジ整流ダイ
オード2の出力側には図4に示すように平滑コンデンサ
3が接続されており、交流電源1からの電源電圧はブリ
ッジ整流ダイオード2で全波整流された後、平滑コンデ
ンサ3で平滑される。このため、図8(a) の電圧波形に
示すように、ブリッジ整流ダイオード2の整流出力電圧
を平滑した電圧Vi0に含まれる電源リップル電圧(Vi0
の変動)は非常に小さく、従って商用電源周波数の1周
期のうちブリッジ整流ダイオード2が導通する時間は極
めて短い。即ち、電源ラインに流れる整流電流は、ブリ
ッジ整流ダイオード2の全波整流出力電圧が平滑コンデ
ンサ3に充電されている電圧Vi0を越えたときのみ流
れ、図8(b) に示すような脈流となり、電源周波数の1
周期に対する導通期間の幅が狭い。従って、電源ライン
の力率も0.6程度と低く、脈流に含まれる高調波電流
も大きいという問題がある。
【0017】そこで、その解決策として、平滑コンデン
サ3の容量値を下げれば、充電量が下がるためブリッジ
整流ダイオード2の導通時間は長くなって力率が上が
り、脈流に含まれる高調波電流も少なくなる。しかし、
このときは平滑コンデンサ3による平滑性(積分効果)
が減少し、全波整流波形本来の周波数特徴に見られるよ
うに、出力直流電圧EB に含まれる商用電源周波数の2
倍の周波数のリップル電圧が増え、定電圧回路としての
本来の機能を果たさなくなる。
サ3の容量値を下げれば、充電量が下がるためブリッジ
整流ダイオード2の導通時間は長くなって力率が上が
り、脈流に含まれる高調波電流も少なくなる。しかし、
このときは平滑コンデンサ3による平滑性(積分効果)
が減少し、全波整流波形本来の周波数特徴に見られるよ
うに、出力直流電圧EB に含まれる商用電源周波数の2
倍の周波数のリップル電圧が増え、定電圧回路としての
本来の機能を果たさなくなる。
【0018】
【発明が解決しようとする課題】上記の如く、従来の電
源回路では、電源ラインでの力率が低く、しかも整流電
流に含まれる高調波電流も大きくなり、或いはこれを改
善しようとして平滑容量を下げると、リップル分が増加
し本来の定電圧機能を損なうという問題があった。
源回路では、電源ラインでの力率が低く、しかも整流電
流に含まれる高調波電流も大きくなり、或いはこれを改
善しようとして平滑容量を下げると、リップル分が増加
し本来の定電圧機能を損なうという問題があった。
【0019】そこで、本発明は上記の問題に鑑み、電源
ラインの力率を上げ、整流電流に含まれる高調波電流を
減少させることができ、しかも本来の定電圧機能を損な
うことのない電源回路を提供することを目的とする。
ラインの力率を上げ、整流電流に含まれる高調波電流を
減少させることができ、しかも本来の定電圧機能を損な
うことのない電源回路を提供することを目的とする。
【0020】
【課題を解決するための手段】請求項1記載の発明によ
る電源回路は、交流電源と、この交流電源の電圧を全波
整流する第1の整流回路と、ダイオードと平滑コンデン
サを含み、前記第1の整流回路の導通時間を伸ばし力率
を上げるためのアクティブフィルタと、このアクティブ
フィルタの平滑コンデンサで得られた直流電圧を高周波
インバータで交流にした後、トランスで所定の電圧に変
換してから、整流・平滑して所望の直流電圧を得るDC
−DCコンバータと、を具備したことを特徴とする。
る電源回路は、交流電源と、この交流電源の電圧を全波
整流する第1の整流回路と、ダイオードと平滑コンデン
サを含み、前記第1の整流回路の導通時間を伸ばし力率
を上げるためのアクティブフィルタと、このアクティブ
フィルタの平滑コンデンサで得られた直流電圧を高周波
インバータで交流にした後、トランスで所定の電圧に変
換してから、整流・平滑して所望の直流電圧を得るDC
−DCコンバータと、を具備したことを特徴とする。
【0021】請求項1の発明によれば、従来の電源回路
に、アクティブフィルタ動作をする部分を追加すること
により、全波整流する第1の整流回路の導通時間を伸ば
し、力率を上げ、整流電流に含まれる高調波電流も少な
くすることができる。
に、アクティブフィルタ動作をする部分を追加すること
により、全波整流する第1の整流回路の導通時間を伸ば
し、力率を上げ、整流電流に含まれる高調波電流も少な
くすることができる。
【0022】請求項2記載の発明は、請求項1の電源回
路における前記アクティブフィルタが、前記第1の整流
回路の出力端には第1のコイルと陽極が第1のコイル側
になるように配置したダイオ−ドとの直列回路が接続さ
れており、また、前記ダイオードの陰極と基準電位点間
には平滑コンデンサが接続されており、前記第1のコイ
ルと前記ダイオードの接続点と前記DC−DCコンバー
タの中点には第2のコイルと第2のコンデンサの直列回
路が配置され、前記第1の整流回路の出力端と基準電位
点間および前記第1のコイルと前記ダイオードの接続点
と基準電位点間にそれぞれ第3,第4のコンデンサを接
続して構成されることを特徴とする。
路における前記アクティブフィルタが、前記第1の整流
回路の出力端には第1のコイルと陽極が第1のコイル側
になるように配置したダイオ−ドとの直列回路が接続さ
れており、また、前記ダイオードの陰極と基準電位点間
には平滑コンデンサが接続されており、前記第1のコイ
ルと前記ダイオードの接続点と前記DC−DCコンバー
タの中点には第2のコイルと第2のコンデンサの直列回
路が配置され、前記第1の整流回路の出力端と基準電位
点間および前記第1のコイルと前記ダイオードの接続点
と基準電位点間にそれぞれ第3,第4のコンデンサを接
続して構成されることを特徴とする。
【0023】
【発明の実施の形態】発明の実施の形態について図面を
参照して説明する。図1は本発明の一実施の形態の電源
回路を示す回路図である。図4と同一の構成要素には同
一符号を付してある。
参照して説明する。図1は本発明の一実施の形態の電源
回路を示す回路図である。図4と同一の構成要素には同
一符号を付してある。
【0024】図1の実施の形態が図4の従来回路と異な
る点は、図4の従来回路におけるブリッジ整流ダイオー
ド2と平滑コンデンサ3との間に、第1のコイル25と
コンデンサC24、26及びダイオード27を追加し、
さらに第1のコイル25とダイオード27の接続点とM
OS FET4のソースとMOS FET5のドレイン
の接続点(中点)との間に、第2のコイル28とコンデ
ンサ29を追加した構成としたことである。コンデンサ
29は直流阻止用であり第2のコンデンサを構成し、コ
ンデンサ24,26はノイズ除去用であり第3,第4の
コンデンサを構成している。ブリッジ整流ダイオード2
の出力端とDC−DCコンバータ30との間に構成され
た回路部分(平滑コンデンサ3を含む)は、アクティプ
フィルタとしての機能を果たす。
る点は、図4の従来回路におけるブリッジ整流ダイオー
ド2と平滑コンデンサ3との間に、第1のコイル25と
コンデンサC24、26及びダイオード27を追加し、
さらに第1のコイル25とダイオード27の接続点とM
OS FET4のソースとMOS FET5のドレイン
の接続点(中点)との間に、第2のコイル28とコンデ
ンサ29を追加した構成としたことである。コンデンサ
29は直流阻止用であり第2のコンデンサを構成し、コ
ンデンサ24,26はノイズ除去用であり第3,第4の
コンデンサを構成している。ブリッジ整流ダイオード2
の出力端とDC−DCコンバータ30との間に構成され
た回路部分(平滑コンデンサ3を含む)は、アクティプ
フィルタとしての機能を果たす。
【0025】上記のアクティブフィルタの構成を更に詳
しく説明すると、ブリッジ整流ダイオード2の出力端に
は第1のコイル25と陽極が第1のコイル側になるよう
に配置したダイオード27の直列回路が接続されてお
り、また、ダイオード27の陰極と基準電位点間には平
滑コンデンサ3が接続されており、第1のコイル25と
ダイオード27の接続点とDC−DCコンバータ30の
中点(MOS FET4,5の接続点)には第2のコイ
ル28と第2のコンデンサ29の直列回路が配置され、
ブリッジ整流ダイオード2の出力端と基準電位点間、お
よび第1のコイル25とダイオード27の接続点と基準
電位点間に第3,第4のコンデンサ24、26がそれぞ
れ接続されている。また、平滑コンデンサ3から出力さ
れる直流電圧Vi0は、DC−DCコンバータ30の直流
電源として、MOS FET4のドレインとダイオード
6のカソードとの接続点に供給されるように接続されて
いる。DC−DCコンバータ30の回路構成に関して
は、図4の従来回路と同様である。
しく説明すると、ブリッジ整流ダイオード2の出力端に
は第1のコイル25と陽極が第1のコイル側になるよう
に配置したダイオード27の直列回路が接続されてお
り、また、ダイオード27の陰極と基準電位点間には平
滑コンデンサ3が接続されており、第1のコイル25と
ダイオード27の接続点とDC−DCコンバータ30の
中点(MOS FET4,5の接続点)には第2のコイ
ル28と第2のコンデンサ29の直列回路が配置され、
ブリッジ整流ダイオード2の出力端と基準電位点間、お
よび第1のコイル25とダイオード27の接続点と基準
電位点間に第3,第4のコンデンサ24、26がそれぞ
れ接続されている。また、平滑コンデンサ3から出力さ
れる直流電圧Vi0は、DC−DCコンバータ30の直流
電源として、MOS FET4のドレインとダイオード
6のカソードとの接続点に供給されるように接続されて
いる。DC−DCコンバータ30の回路構成に関して
は、図4の従来回路と同様である。
【0026】即ち、DC−DCコンバータ30は、前記
平滑コンデンサ3の正極側の出力端と基準電位点間に、
第1,第2のスイッチング素子としてのMOS FET
4,5を直列に接続し、これらMOS FET4,5の
各スイッチング電流とは逆方向に電流が流れる極性に前
記MOS FET4,5のそれぞれと並列にダイオード
6,7を接続している。即ち、MOS FET4のドレ
イン,ソースにそれぞれダイオード6のカソード,アノ
ードを接続し、MOS FET5のドレイン,ソースに
それぞれダイオード7のカソード,アノードを接続して
いる。MOSFET4,5の各ゲートには、制御回路2
3からMOS FET4,5を交互にオン,オフさせる
ためのゲートパルスが供給されるようになっている。M
OSFET4とダイオード6から成る第1の並列回路と
MOS FET5とダイオード7から成る第2の並列回
路との接続点と、基準電位点との間に、トランス8の1
次コイル9と共振コンデンサ10の直列回路を接続し、
トランス8の2次コイル11から1次,2次巻線比に応
じた所定の交流電圧を出力させるようにしている。MO
S FET4とダイオード6の第1の並列回路、MOS
FET5とダイオード7の第2の並列回路、1次コイ
ル9と共振コンデンサ10の直列回路、及び制御回路2
3は、直流を交流に変換するハーフブリッジ型の高周波
インバータを構成している。
平滑コンデンサ3の正極側の出力端と基準電位点間に、
第1,第2のスイッチング素子としてのMOS FET
4,5を直列に接続し、これらMOS FET4,5の
各スイッチング電流とは逆方向に電流が流れる極性に前
記MOS FET4,5のそれぞれと並列にダイオード
6,7を接続している。即ち、MOS FET4のドレ
イン,ソースにそれぞれダイオード6のカソード,アノ
ードを接続し、MOS FET5のドレイン,ソースに
それぞれダイオード7のカソード,アノードを接続して
いる。MOSFET4,5の各ゲートには、制御回路2
3からMOS FET4,5を交互にオン,オフさせる
ためのゲートパルスが供給されるようになっている。M
OSFET4とダイオード6から成る第1の並列回路と
MOS FET5とダイオード7から成る第2の並列回
路との接続点と、基準電位点との間に、トランス8の1
次コイル9と共振コンデンサ10の直列回路を接続し、
トランス8の2次コイル11から1次,2次巻線比に応
じた所定の交流電圧を出力させるようにしている。MO
S FET4とダイオード6の第1の並列回路、MOS
FET5とダイオード7の第2の並列回路、1次コイ
ル9と共振コンデンサ10の直列回路、及び制御回路2
3は、直流を交流に変換するハーフブリッジ型の高周波
インバータを構成している。
【0027】トランス8の2次コイル11の一端は整流
ダイオード12を介して直流電圧出力端子15に接続
し、2次コイル11の他端は整流ダイオード13を介し
て直流電圧出力端子15に接続し、2次コイル11の中
点は基準電位点に接続し、ダイオード12,13の各カ
ソードの接続点と基準電位点との間には、平滑コンデン
サ14が接続されている。トランス8の2次側に構成さ
れる、2次コイル11と、整流ダイオード12,13
と、2次コイル11の中点に接続した基準電位点ライン
とは、全波整流回路を構成している。
ダイオード12を介して直流電圧出力端子15に接続
し、2次コイル11の他端は整流ダイオード13を介し
て直流電圧出力端子15に接続し、2次コイル11の中
点は基準電位点に接続し、ダイオード12,13の各カ
ソードの接続点と基準電位点との間には、平滑コンデン
サ14が接続されている。トランス8の2次側に構成さ
れる、2次コイル11と、整流ダイオード12,13
と、2次コイル11の中点に接続した基準電位点ライン
とは、全波整流回路を構成している。
【0028】直流電圧出力端子15からの直流電圧EB
は抵抗16を介して誤差増幅器17に供給されており、
この誤差増幅器17で基準値と比較され増幅され、その
出力である誤差電圧に応じて抵抗18と発光ダイオード
20の直列回路に電流が流れ、発光ダイオード20と受
光ダイオード21によるフォトカプラ19を通して、誤
差信号が受光トランジスタ21側へ伝達され、抵抗22
を経て制御回路23へ制御信号として帰還されるように
なっている。制御回路23は、第1,第2のスイッチン
グ素子であるMOS FET4,5を交互にオン,オフ
させる制御を行うもので、前記の帰還された制御信号に
よってMOS FET4,5に供給するゲートパルスの
周波数を変え、MOS FET4,5のオン,オフの周
波数を制御することによって、出力電圧EB の変動を抑
え出力電圧EB を常に一定とするよう制御する。
は抵抗16を介して誤差増幅器17に供給されており、
この誤差増幅器17で基準値と比較され増幅され、その
出力である誤差電圧に応じて抵抗18と発光ダイオード
20の直列回路に電流が流れ、発光ダイオード20と受
光ダイオード21によるフォトカプラ19を通して、誤
差信号が受光トランジスタ21側へ伝達され、抵抗22
を経て制御回路23へ制御信号として帰還されるように
なっている。制御回路23は、第1,第2のスイッチン
グ素子であるMOS FET4,5を交互にオン,オフ
させる制御を行うもので、前記の帰還された制御信号に
よってMOS FET4,5に供給するゲートパルスの
周波数を変え、MOS FET4,5のオン,オフの周
波数を制御することによって、出力電圧EB の変動を抑
え出力電圧EB を常に一定とするよう制御する。
【0029】次に、図1の回路動作を図2及び図3を参
照して説明する。図2は高周波インバータのスイッチン
グ1周期における、(a) 高周波インバータの中点電圧V
2 と、(b) 第2のコイル28と第2のコンデンサ29の
直列回路を流れる電流iL を示したものである。
照して説明する。図2は高周波インバータのスイッチン
グ1周期における、(a) 高周波インバータの中点電圧V
2 と、(b) 第2のコイル28と第2のコンデンサ29の
直列回路を流れる電流iL を示したものである。
【0030】図2(b) に示すように、第2のコイル28
と第2のコンデンサ29の直列回路には、第2のスイッ
チング素子5もしくは第2のダイオード7がオンしてい
るT1期間は中点A(MOS FET4,5の接続点)
が基準電位点に短絡されるために、ブリッジ整流ダイオ
ード2で整流された電圧Vi から第1のコイル25を通
って、時間tに対して増加する電流がiL が図1に示す
方向に流れる。T2 期間は第1のスイッチング素子4も
しくは第1のダイオード6がオンし第2のスイッチング
素子5及び第2のダイオード7がオフするために、中点
A(MOS FET4,5の接続点)は平滑コンデンサ
3に接続され、図2(a) に示すように中点電圧V2 は入
力電圧Vi0まで上昇する。このために、図2(b) に示す
ようにT2 期間は第2のコイル28と第2のコンデンサ
29の直列回路を流れる電流iLは、先の期間とは反対
方向(図1に示す方向とは反対の方向)に流れる電流が
除々に増加するために時間tに対して除々に減少する。
このように、T1期間は中点Aが基準電位点に接続され
るためにブリッジ整流ダイオード2で整流された電圧V
i が低い状態でも電流iL が流れることになる。したが
って、ブリッジ整流ダイオード2から出力される整流電
流iACも整流された電圧Vi が低い状態でも流れること
になる。
と第2のコンデンサ29の直列回路には、第2のスイッ
チング素子5もしくは第2のダイオード7がオンしてい
るT1期間は中点A(MOS FET4,5の接続点)
が基準電位点に短絡されるために、ブリッジ整流ダイオ
ード2で整流された電圧Vi から第1のコイル25を通
って、時間tに対して増加する電流がiL が図1に示す
方向に流れる。T2 期間は第1のスイッチング素子4も
しくは第1のダイオード6がオンし第2のスイッチング
素子5及び第2のダイオード7がオフするために、中点
A(MOS FET4,5の接続点)は平滑コンデンサ
3に接続され、図2(a) に示すように中点電圧V2 は入
力電圧Vi0まで上昇する。このために、図2(b) に示す
ようにT2 期間は第2のコイル28と第2のコンデンサ
29の直列回路を流れる電流iLは、先の期間とは反対
方向(図1に示す方向とは反対の方向)に流れる電流が
除々に増加するために時間tに対して除々に減少する。
このように、T1期間は中点Aが基準電位点に接続され
るためにブリッジ整流ダイオード2で整流された電圧V
i が低い状態でも電流iL が流れることになる。したが
って、ブリッジ整流ダイオード2から出力される整流電
流iACも整流された電圧Vi が低い状態でも流れること
になる。
【0031】図3は交流電源の商用周波数(例えば50
Hz )の周期で観測した時の、(a)ブリッジ整流出力電
圧Vi 、(b) 整流電流iAC、(c) 第2のコイル28と第
2のコンデンサ29の直列回路を流れる電流iL 、(d)
ダイオード27のアノードに発生する電圧V1 を示した
ものである。
Hz )の周期で観測した時の、(a)ブリッジ整流出力電
圧Vi 、(b) 整流電流iAC、(c) 第2のコイル28と第
2のコンデンサ29の直列回路を流れる電流iL 、(d)
ダイオード27のアノードに発生する電圧V1 を示した
ものである。
【0032】商用周波数の周期T10(=20ms)で見
ると、ブリッジ整流出力電圧Vi とDC−DCコンバー
タ30の入力電圧Vi0 の電位差が最大の時に電流iL
は最大になる。入力電圧Vi0は直流電圧であるために1
周期T10の期間ほぼ一定である。
ると、ブリッジ整流出力電圧Vi とDC−DCコンバー
タ30の入力電圧Vi0 の電位差が最大の時に電流iL
は最大になる。入力電圧Vi0は直流電圧であるために1
周期T10の期間ほぼ一定である。
【0033】一方、図3(a) に示すブリッジ整流出力電
圧Vi は正弦波であり、図3の時刻t=0と時刻t=
(T/2)で最小になる。このために、電流iL は図3
(c) に示すように時刻0と時刻(T/2)で最大にな
り、第2のコイル28によりダイオード27のアノード
に発生する逆起電力(パルス電圧)も同一時刻で最大に
なる。ダイオード27のアノードの電圧V1 は、交流電
圧をブリッジ整流ダイオード2で整流した電圧Vi にこ
の逆起電力が加算された合成電圧となるが、実際にはダ
イオード27のカソード側電位Vi0がほぼ一定であるた
め、電圧V1 は図3(d) に示すように直流電位Vi0に対
してアノード側の逆起電力が加えられかつダイオード2
7で最大電位Vi0にクランプされた電圧波形となる。つ
まり、ブリッジ整流出力電圧Vi が低い時刻0と時刻
(T/2)付近でも、ダイオード27のアノードに発生
する逆起電力によりダイオード27のアノードの電圧V
1 が平滑コンデンサ3の出力電圧Vi0(DC−DCコン
バータ30の入力電圧)以上になるとダイオード27が
導通することになり、図3(b) に示すような幅の広い整
流電流iAC(交流電流)が流れることになる。この動作
により、交流電源回路ラインの力率が上がり、交流電流
iACに含まれる高調波電流の発生量が減少する。
圧Vi は正弦波であり、図3の時刻t=0と時刻t=
(T/2)で最小になる。このために、電流iL は図3
(c) に示すように時刻0と時刻(T/2)で最大にな
り、第2のコイル28によりダイオード27のアノード
に発生する逆起電力(パルス電圧)も同一時刻で最大に
なる。ダイオード27のアノードの電圧V1 は、交流電
圧をブリッジ整流ダイオード2で整流した電圧Vi にこ
の逆起電力が加算された合成電圧となるが、実際にはダ
イオード27のカソード側電位Vi0がほぼ一定であるた
め、電圧V1 は図3(d) に示すように直流電位Vi0に対
してアノード側の逆起電力が加えられかつダイオード2
7で最大電位Vi0にクランプされた電圧波形となる。つ
まり、ブリッジ整流出力電圧Vi が低い時刻0と時刻
(T/2)付近でも、ダイオード27のアノードに発生
する逆起電力によりダイオード27のアノードの電圧V
1 が平滑コンデンサ3の出力電圧Vi0(DC−DCコン
バータ30の入力電圧)以上になるとダイオード27が
導通することになり、図3(b) に示すような幅の広い整
流電流iAC(交流電流)が流れることになる。この動作
により、交流電源回路ラインの力率が上がり、交流電流
iACに含まれる高調波電流の発生量が減少する。
【0034】第1のコイル25のインダクタンスL25=
1mH、第2のコイル28のインダクタンスL28=13
0μH、平滑コンデンサ3の容量C3 =1500μH、
第2のコンデンサ29の容量C29=0.0375μF、
第3のコンデンサ24の容量C24=0.075μF、第
4のコンデンサ26の容量C26=10,000pF、入
力電力100Wで測定した結果では力率を従来の0.5
85から0.95まで上げることができた。また、高調
波電流の発生量も「家電・汎用品高調波抑制対策ガイド
ライン」に記載されているクラスDの規制値に対してす
べての次数で40%以下にすることができた。測定結果
を表1に示す。
1mH、第2のコイル28のインダクタンスL28=13
0μH、平滑コンデンサ3の容量C3 =1500μH、
第2のコンデンサ29の容量C29=0.0375μF、
第3のコンデンサ24の容量C24=0.075μF、第
4のコンデンサ26の容量C26=10,000pF、入
力電力100Wで測定した結果では力率を従来の0.5
85から0.95まで上げることができた。また、高調
波電流の発生量も「家電・汎用品高調波抑制対策ガイド
ライン」に記載されているクラスDの規制値に対してす
べての次数で40%以下にすることができた。測定結果
を表1に示す。
【0035】
【表1】 ここで、高調波電流は、交流周波数が50Hz の場合、
50Hz の整流倍の周波数の電流成分を指すが、全波整
流のときは、偶数次の成分がゼロとなり奇数次の(15
0Hz ,250Hz ,…)成分だけとなる。
50Hz の整流倍の周波数の電流成分を指すが、全波整
流のときは、偶数次の成分がゼロとなり奇数次の(15
0Hz ,250Hz ,…)成分だけとなる。
【0036】なお、平滑コンデンサ3以降のDC−DC
コンバータ30の動作は従来回路と同じであり、平滑コ
ンデンサ3に蓄えられた入力直流電圧Vi0を高周波イン
バータで交流にした後、トランス8で所定の電圧にして
から、整流・平滑して得られた出力電圧EB を一定にす
る働きをする。
コンバータ30の動作は従来回路と同じであり、平滑コ
ンデンサ3に蓄えられた入力直流電圧Vi0を高周波イン
バータで交流にした後、トランス8で所定の電圧にして
から、整流・平滑して得られた出力電圧EB を一定にす
る働きをする。
【0037】
【発明の効果】以上述べたように本発明によれば、従来
回路に対して少ない部品の追加で、電源ラインの力率を
上げ、しかも整流電流に含まれる高調波電流を減少させ
ることができる。
回路に対して少ない部品の追加で、電源ラインの力率を
上げ、しかも整流電流に含まれる高調波電流を減少させ
ることができる。
【図1】本発明の一実施の形態の電源回路を示す回路
図。
図。
【図2】図1の回路動作を説明する波形図。
【図3】図1の回路動作を説明する波形図。
【図4】従来の交流直流変換電源回路を示す回路図。
【図5】本発明実施の形態と従来例に共通な回路部分の
動作を説明する図。
動作を説明する図。
【図6】本発明実施の形態と従来例に共通な回路部分の
動作を説明する図。
動作を説明する図。
【図7】本発明実施の形態と従来例に共通な回路部分の
動作を説明する図。
動作を説明する図。
【図8】図4の従来回路の動作を説明する図。
1…交流電源 2…ブリッジ整流ダイオード 3…平滑コンデンサ 4,5…MOS FET(第1,第2のスイッチング素
子) 6,7…ダイオード(第1,第2のダイオード) 8…トランス 9…1次コイル 10…共振コンデンサ 11…2次コイル 12,13…整流ダイオード 12,13及び14…全波整流回路 14…平滑コンデンサ 15…安定化された出力直流電圧の出力端子 17…誤差増幅器 19…フォトカプラ 23…制御回路 24,26…ノイズ除去用コンデンサ 25…第1のコイル 27…ダイオード 28…第2のコイル 29…直流阻止コンデンサ 30…DC−DCコンバータ
子) 6,7…ダイオード(第1,第2のダイオード) 8…トランス 9…1次コイル 10…共振コンデンサ 11…2次コイル 12,13…整流ダイオード 12,13及び14…全波整流回路 14…平滑コンデンサ 15…安定化された出力直流電圧の出力端子 17…誤差増幅器 19…フォトカプラ 23…制御回路 24,26…ノイズ除去用コンデンサ 25…第1のコイル 27…ダイオード 28…第2のコイル 29…直流阻止コンデンサ 30…DC−DCコンバータ
Claims (5)
- 【請求項1】交流電源と、 この交流電源の電圧を全波整流する第1の整流回路と、 ダイオードと平滑コンデンサを含み、前記第1の整流回
路の導通時間を伸ばし力率を上げるためのアクティブフ
ィルタと、 このアクティブフィルタの平滑コンデンサで得られた直
流電圧を高周波インバータで交流にした後、トランスで
所定の電圧に変換してから、整流・平滑して所望の直流
電圧を得るDC−DCコンバータと、 を具備したことを特徴とする電源回路。 - 【請求項2】前記アクティブフィルタは、前記第1の整
流回路の出力端には第1のコイルと陽極が第1のコイル
側になるように配置したダイオ−ドとの直列回路が接続
されており、また、前記ダイオードの陰極と基準電位点
間には平滑コンデンサが接続されており、前記第1のコ
イルと前記ダイオードの接続点と前記DC−DCコンバ
ータの中点には第2のコイルと第2のコンデンサの直列
回路が配置され、前記第1の整流回路の出力端と基準電
位点間および前記第1のコイルと前記ダイオードの接続
点と基準電位点間にそれぞれ第3,第4のコンデンサを
接続して構成されることを特徴とする請求項1記載の電
源回路。 - 【請求項3】前記DC−DCコンバータは、 第1のスイッチング素子とこの第1のスイッチング素子
のスイッチング電流とは逆方向に電流が流れる極性に前
記第1のスイッチング素子と並列に第1のダイオードが
接続され、前記第1のスイッチング素子と前記第1のダ
イオードのカソードとの接続点には前記アクティブフィ
ルタの平滑コンデンサからの直流電圧が供給される第1
の並列回路と、 第2のスイッチング素子とこの第2のスイッチング素子
のスイッチング電流とは逆方向に電流が流れる極性に前
記第2のスイッチング素子と並列に第2のダイオードが
接続され、前記第2のスイッチング素子と前記第2のダ
イオードのカソードとの接続点は前記第1のスイッチン
グ素子と前記第1のダイオードのアノードとの接続点に
接続され、前記第2のスイッチング素子と前記第2のダ
イオードのアノードとの接続点は基準電位点に接続され
る第2の並列回路と、 前記第1の並列回路と前記第2の並列回路との接続点と
基準電位点との間に、1次コイルと共振コンデンサの直
列回路が接続され、2次コイルに所定の交流電圧を出力
するトランスと、 このトランスの2次コイルに発生する交流電圧を、整流
・平滑して出力する第2の整流回路と、 前記第1のスイッチング素子と前記第2のスイッチング
素子を交互にオン,オフさせる制御回路とを具備したこ
とを特徴とする請求項1又は2に記載の電源回路。 - 【請求項4】前記第1の整流回路は、ブリッジ整流ダイ
オードで構成されることを特徴とする請求項1〜3のい
ずれか1つに記載の電源回路。 - 【請求項5】前記制御回路は、前記第2の整流回路から
の直流電圧を検出した電圧に基づいて、前記第1,第2
のスイッチング素子のオン,オフ周波数を変化させ、前
記第2の整流回路からの直流電圧が一定となるよう制御
することを特徴とする請求項3記載の電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31422199A JP2001136739A (ja) | 1999-11-04 | 1999-11-04 | 電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31422199A JP2001136739A (ja) | 1999-11-04 | 1999-11-04 | 電源回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001136739A true JP2001136739A (ja) | 2001-05-18 |
Family
ID=18050754
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31422199A Pending JP2001136739A (ja) | 1999-11-04 | 1999-11-04 | 電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001136739A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101847938A (zh) * | 2009-03-27 | 2010-09-29 | 株式会社日立媒介电子 | 开关电源以及开关方法 |
-
1999
- 1999-11-04 JP JP31422199A patent/JP2001136739A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101847938A (zh) * | 2009-03-27 | 2010-09-29 | 株式会社日立媒介电子 | 开关电源以及开关方法 |
JP2010233363A (ja) * | 2009-03-27 | 2010-10-14 | Hitachi Media Electoronics Co Ltd | スイッチング電源およびスイッチング方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6344986B1 (en) | Topology and control method for power factor correction | |
US6396717B2 (en) | Switching power supply having an improved power factor by voltage feedback | |
JP3260024B2 (ja) | 電源回路 | |
JP3994953B2 (ja) | 力率改善回路 | |
KR100599239B1 (ko) | 스위칭 전원 장치 | |
US7656686B2 (en) | Switching power supply circuit | |
US20070195560A1 (en) | Switching power supply circuit | |
US7307405B2 (en) | Transition mode operating device for the correction of the power factor in switching power supply units | |
US8817494B2 (en) | PFC AC/DC converter reducing harmonics, switching loss, and switching noise | |
US20080025052A1 (en) | Switching power supply circuit | |
JPH0993922A (ja) | 共振型dc−dcコンバータ | |
JP4363067B2 (ja) | 力率改善回路 | |
US8634210B2 (en) | DC-DC converter including switching frequency control circuit | |
US20230299665A1 (en) | Power converting device | |
JPH06209574A (ja) | 電源回路 | |
KR100231227B1 (ko) | 교류 직류 변환 전원 회로 | |
JP3038304B2 (ja) | スイッチング電源装置 | |
KR100420964B1 (ko) | 역률보상 단일단 컨버터 | |
WO2017203687A1 (ja) | スイッチング電源制御回路及びスイッチング電源装置 | |
JP2001136739A (ja) | 電源回路 | |
JP2005218252A (ja) | 力率改善回路及び電源装置 | |
JP4423994B2 (ja) | 力率改善回路 | |
JP2004072866A (ja) | 電源装置 | |
US11258353B2 (en) | Power converter | |
JPH1141930A (ja) | 平滑回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080312 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080708 |