JP2001135080A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JP2001135080A JP2001135080A JP31538399A JP31538399A JP2001135080A JP 2001135080 A JP2001135080 A JP 2001135080A JP 31538399 A JP31538399 A JP 31538399A JP 31538399 A JP31538399 A JP 31538399A JP 2001135080 A JP2001135080 A JP 2001135080A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- read
- write
- clock
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4076—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/22—Control and timing of internal memory operations
- G11C2207/2281—Timing of a read operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/22—Control and timing of internal memory operations
- G11C2207/229—Timing of a write operation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【課題】データ転送速度を落とすことなく，低い周波数
で動作可能な半導体記憶装置を実現する。 【解決の手段】 ＤＲＡＭ動作のロウアドレスストロー
ブ動作とカラムアドレスストローブ動作の２つのクロッ
クで一連の動作を終了できる構成とする。ロウアドレス
ストローブ信号（/ＲＡＳ）をローレベルとするクロッ
ク信号ＣＬＫの立ち上がりエッジから、第1の遅延素子
２４で決まる遅延時間後にセンスアンプ起動信号ＳＥを
ハイレベルにし、センスアンプ列１２を活性化するタイ
ミングを発生する。また、カラムアドレスストローブ信
号（/ＣＡＳ）がローレベルとなるＣＬＫ信号の立ち上
がりエッジから読み出し及び書き込み動作を開始し、読
み出しおよび書き込みが終了したことを検知して、セン
スアンプ起動信号ＳＥをローレベル、ビット線プリチャ
ージ信号ＥＱＰＲをハイレベルにし、プリチャージ動作
を開始するタイミングを得る。
で動作可能な半導体記憶装置を実現する。 【解決の手段】 ＤＲＡＭ動作のロウアドレスストロー
ブ動作とカラムアドレスストローブ動作の２つのクロッ
クで一連の動作を終了できる構成とする。ロウアドレス
ストローブ信号（/ＲＡＳ）をローレベルとするクロッ
ク信号ＣＬＫの立ち上がりエッジから、第1の遅延素子
２４で決まる遅延時間後にセンスアンプ起動信号ＳＥを
ハイレベルにし、センスアンプ列１２を活性化するタイ
ミングを発生する。また、カラムアドレスストローブ信
号（/ＣＡＳ）がローレベルとなるＣＬＫ信号の立ち上
がりエッジから読み出し及び書き込み動作を開始し、読
み出しおよび書き込みが終了したことを検知して、セン
スアンプ起動信号ＳＥをローレベル、ビット線プリチャ
ージ信号ＥＱＰＲをハイレベルにし、プリチャージ動作
を開始するタイミングを得る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体記憶装置に
係り、特に、比較的低速なクロック周波数を用いて、２
サイクルのクロック信号でロウアドレス及びカラムアド
レスをラッチでき且つページ動作を行えるＤＲＡＭ型の
半導体記憶装置に関する。
係り、特に、比較的低速なクロック周波数を用いて、２
サイクルのクロック信号でロウアドレス及びカラムアド
レスをラッチでき且つページ動作を行えるＤＲＡＭ型の
半導体記憶装置に関する。
【０００２】
【従来の技術】半導体記憶装置の１つであるダイナミッ
クＲＡＭ（ＤＲＡＭ）は、キャパシタ上の電荷の有無の
かたちで情報の書き込み及び読み出しを行うものであ
り、書きこみ後電荷が次第に減少するため、数ミリ秒ご
とにリフレッシュつまり情報を読み出して再書き込みす
る操作が必要であり、回路が複雑なるという問題があ
る。
クＲＡＭ（ＤＲＡＭ）は、キャパシタ上の電荷の有無の
かたちで情報の書き込み及び読み出しを行うものであ
り、書きこみ後電荷が次第に減少するため、数ミリ秒ご
とにリフレッシュつまり情報を読み出して再書き込みす
る操作が必要であり、回路が複雑なるという問題があ
る。
【０００３】従来のＤＲＡＭ装置の回路動作の一例につ
いて図面を参照しながら説明する。ここでは例えばＤＲ
ＡＭ装置はスイッチングトランジスタとしてのＭＯＳＦ
ＥＴとキャパシタとで構成されている。そして、ＭＯＳ
ＦＥＴのゲート電極がワード線に接続され、ソースドレ
インの一方がビット線に接続されると共に、他の一方が
キャパシタの一方の電極に接続されており、クロック信
号によってワード線及びビット線の電位を制御すること
により、センスアンプによってキャパシタ上の電荷の検
出を行うように構成されている。
いて図面を参照しながら説明する。ここでは例えばＤＲ
ＡＭ装置はスイッチングトランジスタとしてのＭＯＳＦ
ＥＴとキャパシタとで構成されている。そして、ＭＯＳ
ＦＥＴのゲート電極がワード線に接続され、ソースドレ
インの一方がビット線に接続されると共に、他の一方が
キャパシタの一方の電極に接続されており、クロック信
号によってワード線及びビット線の電位を制御すること
により、センスアンプによってキャパシタ上の電荷の検
出を行うように構成されている。
【０００４】図１１（ａ）および（ｂ）は特開平1−149
767号に記載された従来のＤＲＡＭ装置のデータＩ／Ｏ
のタイミングチャートであって、図１１（ａ）は、読み
出し動作を示し、図１１（ｂ）は書き込み動作を示して
いる。図１１（ａ）に示すように、読み出し動作時に
は、まず、第１のクロック信号であるＣＬＫの立ち上が
りエッジで、第２のクロック信号である／ＲＡＳ（ロウ
アドレスストローブ）信号を立ち下げることにより、こ
れまでプリチャージ状態にあったロウ系の回路が活性化
されてメモリ動作が開始され、ロウアドレスがラッチさ
れる。これにより、選択されたワード線に接続されてい
るメモリセルが活性化されるとともに、選択されたビッ
ト線対に接続されたセンスアンプが活性化される。
767号に記載された従来のＤＲＡＭ装置のデータＩ／Ｏ
のタイミングチャートであって、図１１（ａ）は、読み
出し動作を示し、図１１（ｂ）は書き込み動作を示して
いる。図１１（ａ）に示すように、読み出し動作時に
は、まず、第１のクロック信号であるＣＬＫの立ち上が
りエッジで、第２のクロック信号である／ＲＡＳ（ロウ
アドレスストローブ）信号を立ち下げることにより、こ
れまでプリチャージ状態にあったロウ系の回路が活性化
されてメモリ動作が開始され、ロウアドレスがラッチさ
れる。これにより、選択されたワード線に接続されてい
るメモリセルが活性化されるとともに、選択されたビッ
ト線対に接続されたセンスアンプが活性化される。
【０００５】続いて、第１のクロック信号であるＣＬＫ
の次の立ち上がりエッジで、第３のクロック信号である
／ＣＡＳ（コラムアドレスストローブ）信号を立ち下げ
ることにより、読み出し動作が開始され、コラムアドレ
スがラッチされる。このとき、ライトイネーブル信号／
ＷＥをハイレベルとして書き込みを禁止状態（ディスエ
ーブル）とすることにより、選択されたメモリセルが接
続されているビット線対に読み出された電位差を増幅し
て有効データを確定し、さらにリードアンプ等を介して
外部に出力する。さらに、第１のクロック信号であるＣ
ＬＫの次の立ち上がりエッジで／ＲＡＳ信号、／ＣＡＳ
信号をハイレベルにすることにより、ロウ系の回路がプ
リチャージ状態にされ、次の動作の準備が行われる。
の次の立ち上がりエッジで、第３のクロック信号である
／ＣＡＳ（コラムアドレスストローブ）信号を立ち下げ
ることにより、読み出し動作が開始され、コラムアドレ
スがラッチされる。このとき、ライトイネーブル信号／
ＷＥをハイレベルとして書き込みを禁止状態（ディスエ
ーブル）とすることにより、選択されたメモリセルが接
続されているビット線対に読み出された電位差を増幅し
て有効データを確定し、さらにリードアンプ等を介して
外部に出力する。さらに、第１のクロック信号であるＣ
ＬＫの次の立ち上がりエッジで／ＲＡＳ信号、／ＣＡＳ
信号をハイレベルにすることにより、ロウ系の回路がプ
リチャージ状態にされ、次の動作の準備が行われる。
【０００６】一方、図１１（ｂ）に示すように、書き込
み動作時にも同様に、まず１のクロック信号であるＣＬ
Ｋの立ち上がりエッジで、／ＲＡＳ信号を立ち下げてロ
ウアドレスをラッチする。これにより、選択されたワー
ド線に接続されているメモリセルが活性化されるととも
に、選択されたビット線対に接続されたセンスアンプが
活性化される。第２のクロック信号であるＣＬＫの次の
立ち上がりエッジで／ＣＡＳ信号を立ち下げてコラムア
ドレスをラッチする。このとき、ライトイネーブル信号
／ＷＥをローレベルとして、書き込み動作を許可状態
（イネーブル）としておき、選択されたメモリセルに保
持させる有効データをライトアンプ等から入力する。さ
らに、第１のクロック信号であるＣＬＫの次の立ち上が
りエッジで／ＲＡＳ信号、／ＣＡＳ信号をハイレベルに
することにより、ロウ系の回路がプリチャージ状態にさ
れ、次の動作の準備が行われる。
み動作時にも同様に、まず１のクロック信号であるＣＬ
Ｋの立ち上がりエッジで、／ＲＡＳ信号を立ち下げてロ
ウアドレスをラッチする。これにより、選択されたワー
ド線に接続されているメモリセルが活性化されるととも
に、選択されたビット線対に接続されたセンスアンプが
活性化される。第２のクロック信号であるＣＬＫの次の
立ち上がりエッジで／ＣＡＳ信号を立ち下げてコラムア
ドレスをラッチする。このとき、ライトイネーブル信号
／ＷＥをローレベルとして、書き込み動作を許可状態
（イネーブル）としておき、選択されたメモリセルに保
持させる有効データをライトアンプ等から入力する。さ
らに、第１のクロック信号であるＣＬＫの次の立ち上が
りエッジで／ＲＡＳ信号、／ＣＡＳ信号をハイレベルに
することにより、ロウ系の回路がプリチャージ状態にさ
れ、次の動作の準備が行われる。
【０００７】なお、本明細書において、信号名の前に付
加されている記号”／”は反転を表し、ローレベルのと
きに活性状態（ローアクティブ）となる信号を表す。
加されている記号”／”は反転を表し、ローレベルのと
きに活性状態（ローアクティブ）となる信号を表す。
【０００８】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のＤＲＡＭ装置は、読み出し及び書き込み動作
の際にＲＡＳ、ＣＡＳ、プリチャージサイクルの３サイ
クルが必要となるため、高い動作周波数が必要となり、
消費電力の増加を引き起こす。特に、ＤＲＡＭの動作周
波数がシステムの周波数を決定しているような場合には
問題となる。
うな従来のＤＲＡＭ装置は、読み出し及び書き込み動作
の際にＲＡＳ、ＣＡＳ、プリチャージサイクルの３サイ
クルが必要となるため、高い動作周波数が必要となり、
消費電力の増加を引き起こす。特に、ＤＲＡＭの動作周
波数がシステムの周波数を決定しているような場合には
問題となる。
【０００９】本発明は、前記従来の問題を解決し、デー
タ転送速度を落とすことなく，低い周波数で動作可能な
半導体記憶装置を実現することを目的とする。
タ転送速度を落とすことなく，低い周波数で動作可能な
半導体記憶装置を実現することを目的とする。
【００１０】
【課題を解決するための手段】前記の目的を達成するた
め、本発明は、ＤＲＡＭ動作のロウアドレスストローブ
動作とカラムアドレスストローブ動作の２つのクロック
で一連の動作を終了できる構成とする。
め、本発明は、ＤＲＡＭ動作のロウアドレスストローブ
動作とカラムアドレスストローブ動作の２つのクロック
で一連の動作を終了できる構成とする。
【００１１】具体的に、本発明に係る半導体記憶装置
は、複数のメモリセルを有するメモリセルアレイと、外
部からのロウアドレス信号により選択される複数のワー
ド線と、外部からの複数のカラムアドレス信号により選
択的に活性化される複数のビット線と、前記複数のビッ
ト線ごとに読み出されたデータを増幅するセンスアンプ
とを備えた半導体記憶装置において、クロック信号の第
１のエッジをトリガにして、第１の制御信号の活性化状
態に対応して前記ロウアドレス信号をラッチするロウア
ドレスラッチ手段と、前記第１の制御信号の活性化状態
に対応して前記第１のエッジから、内部回路動作で決ま
る所定期間経過後に前記センスアンプを活性化するセン
スアンプ活性化手段と、前記クロック信号の前記第１の
エッジに後続する第２のエッジをトリガにして、第２の
制御信号の活性化状態に応じて前記カラムアドレス信号
をラッチするカラムアドレスラッチ手段と、前記第２の
制御信号の活性化状態に応じて、前記第２のエッジか
ら、内部回路動作で決まる所定期間後に前記ビット線に
対してプリチャージを行うプリチャージ信号を生成する
プリチャージ信号生成手段とを具備したことを特徴とす
る。
は、複数のメモリセルを有するメモリセルアレイと、外
部からのロウアドレス信号により選択される複数のワー
ド線と、外部からの複数のカラムアドレス信号により選
択的に活性化される複数のビット線と、前記複数のビッ
ト線ごとに読み出されたデータを増幅するセンスアンプ
とを備えた半導体記憶装置において、クロック信号の第
１のエッジをトリガにして、第１の制御信号の活性化状
態に対応して前記ロウアドレス信号をラッチするロウア
ドレスラッチ手段と、前記第１の制御信号の活性化状態
に対応して前記第１のエッジから、内部回路動作で決ま
る所定期間経過後に前記センスアンプを活性化するセン
スアンプ活性化手段と、前記クロック信号の前記第１の
エッジに後続する第２のエッジをトリガにして、第２の
制御信号の活性化状態に応じて前記カラムアドレス信号
をラッチするカラムアドレスラッチ手段と、前記第２の
制御信号の活性化状態に応じて、前記第２のエッジか
ら、内部回路動作で決まる所定期間後に前記ビット線に
対してプリチャージを行うプリチャージ信号を生成する
プリチャージ信号生成手段とを具備したことを特徴とす
る。
【００１２】本発明の第２では、請求項１に記載の半導
体記憶装置において、前記第１及び第２のエッジは前記
クロック信号が第１のレベルから第２のレベルに遷移す
るエッジであり、前記クロック信号、前記第１及び第２
の制御信号はそれぞれ外部から入力され、前記第２のエ
ッジをトリガにして、前記メモリセルにデータを書き込
むか否かを制御する書き込み制御信号の状態を判定し、
判定結果が、第１の状態の場合には書き込み動作を許可
する一方、前記第１の状態と異なる第２の状態の場合に
は読み出し動作を許可する制御手段を具備したことを特
徴とする。
体記憶装置において、前記第１及び第２のエッジは前記
クロック信号が第１のレベルから第２のレベルに遷移す
るエッジであり、前記クロック信号、前記第１及び第２
の制御信号はそれぞれ外部から入力され、前記第２のエ
ッジをトリガにして、前記メモリセルにデータを書き込
むか否かを制御する書き込み制御信号の状態を判定し、
判定結果が、第１の状態の場合には書き込み動作を許可
する一方、前記第１の状態と異なる第２の状態の場合に
は読み出し動作を許可する制御手段を具備したことを特
徴とする。
【００１３】本発明の第３では、請求項１に記載の半導
体記憶装置において、前記第２のエッジをトリガにし
て、前記第１の制御信号の状態を判定し、判定結果が、
第１の状態の場合にはページモード動作を禁止し、前記
第２のエッジが含まれるクロックサイクルにおいて前記
ビット線に対するプリチャージを許可し、次の動作に備
える一方、前記第１の状態と異なる第２の状態の場合に
はページモード動作を許可し、前記第２のエッジが含ま
れるクロックサイクルにおいて前記ビット線に対するプ
リチャージを禁止するタイミング制御手段を具備したこ
とを特徴とする。
体記憶装置において、前記第２のエッジをトリガにし
て、前記第１の制御信号の状態を判定し、判定結果が、
第１の状態の場合にはページモード動作を禁止し、前記
第２のエッジが含まれるクロックサイクルにおいて前記
ビット線に対するプリチャージを許可し、次の動作に備
える一方、前記第１の状態と異なる第２の状態の場合に
はページモード動作を許可し、前記第２のエッジが含ま
れるクロックサイクルにおいて前記ビット線に対するプ
リチャージを禁止するタイミング制御手段を具備したこ
とを特徴とする。
【００１４】本発明の第４では、請求項１に記載の半導
体記憶装置において、前記第１及び第２のエッジは前記
クロック信号が第１のレベルから第２のレベルに遷移す
るエッジであり、前記第２のエッジをトリガにして、第
３の制御信号を第１の状態に設定し、読み出し動作もし
くは書き込み動作が終了した際に前記第３の制御信号を
前記第１の状態と異なる第２の状態に設定する機能を有
し、前記第３の制御信号が第２の状態に設定された期間
から所定期間後に前記ビット線に対するプリチャージを
開始するようにしたことを特徴とする。
体記憶装置において、前記第１及び第２のエッジは前記
クロック信号が第１のレベルから第２のレベルに遷移す
るエッジであり、前記第２のエッジをトリガにして、第
３の制御信号を第１の状態に設定し、読み出し動作もし
くは書き込み動作が終了した際に前記第３の制御信号を
前記第１の状態と異なる第２の状態に設定する機能を有
し、前記第３の制御信号が第２の状態に設定された期間
から所定期間後に前記ビット線に対するプリチャージを
開始するようにしたことを特徴とする。
【００１５】本発明の第５では、請求項４に記載の半導
体記憶装置において、さらに、前記センスアンプとデー
タ入出力回路の間に配設され、前記センスアンプのデー
タを読み書きする複数のリードライトアンプと、前記リ
ードライトアンプを制御するカラム制御回路とを具備
し、前記カラム制御回路は、前記第２のエッジをトリガ
として、前記第２の制御信号の活性化状態に応じて前記
リード・ライトアンプの動作を制御するリード・ライト
アンプ制御信号を発生し、前記リード・ライトアンプ制
御信号は、前記複数のリード・ライトアンプのうち最も
遅れて信号を受け取るリード・ライトアンプを経由し
て、前記カラム制御回路に戻され、前記カラム制御回路
に戻されたリード・ライトアンプ制御信号により、前記
第３の制御信号を前記第２の状態に設定するようにした
ことを特徴とする。
体記憶装置において、さらに、前記センスアンプとデー
タ入出力回路の間に配設され、前記センスアンプのデー
タを読み書きする複数のリードライトアンプと、前記リ
ードライトアンプを制御するカラム制御回路とを具備
し、前記カラム制御回路は、前記第２のエッジをトリガ
として、前記第２の制御信号の活性化状態に応じて前記
リード・ライトアンプの動作を制御するリード・ライト
アンプ制御信号を発生し、前記リード・ライトアンプ制
御信号は、前記複数のリード・ライトアンプのうち最も
遅れて信号を受け取るリード・ライトアンプを経由し
て、前記カラム制御回路に戻され、前記カラム制御回路
に戻されたリード・ライトアンプ制御信号により、前記
第３の制御信号を前記第２の状態に設定するようにした
ことを特徴とする。
【００１６】本発明の第６では、請求項１に記載の半導
体記憶装置において、さらに、前記センスアンプを活性
化するための内部クロックと、前記クロック信号の第１
のエッジをトリガにして、第１の制御信号の活性化状態
に対応して、前記第１のエッジから、所定期間経過後に
前記内部クロックを所定の状態にする第１の内部クロッ
ク発生装置と、前記第１の制御信号を前記クロック信号
に同期してラッチする第２の内部クロック発生装置とを
有し、前記第１の内部クロック発生装置は第１のフュー
ズ素子を介して前記内部クロックに結合され、前記第２
の内部クロック発生装置は第２のフューズ素子を介して
前記内部クロックに結合され、製造工程中または製造後
に、必要に応じて第１のフューズ素子もしくは第２のフ
ューズ素子が切断可能なように形成されていることを特
徴とする。
体記憶装置において、さらに、前記センスアンプを活性
化するための内部クロックと、前記クロック信号の第１
のエッジをトリガにして、第１の制御信号の活性化状態
に対応して、前記第１のエッジから、所定期間経過後に
前記内部クロックを所定の状態にする第１の内部クロッ
ク発生装置と、前記第１の制御信号を前記クロック信号
に同期してラッチする第２の内部クロック発生装置とを
有し、前記第１の内部クロック発生装置は第１のフュー
ズ素子を介して前記内部クロックに結合され、前記第２
の内部クロック発生装置は第２のフューズ素子を介して
前記内部クロックに結合され、製造工程中または製造後
に、必要に応じて第１のフューズ素子もしくは第２のフ
ューズ素子が切断可能なように形成されていることを特
徴とする。
【００１７】本発明の第７では、請求項６に記載の半導
体記憶装置では、前記第１のフューズ素子もしくは第２
のフューズ素子の接続状態は、配線工程で使用するリソ
グラフィ・マスクのオプションにより決定されるように
したことを特徴とする。
体記憶装置では、前記第１のフューズ素子もしくは第２
のフューズ素子の接続状態は、配線工程で使用するリソ
グラフィ・マスクのオプションにより決定されるように
したことを特徴とする。
【００１８】
【発明の実施の形態】次に、本発明の一実施形態につい
て図面を参照しながら説明する。図１は、本発明の一実
施形態に係る半導体記憶装置の機能ブロック構成を示し
ている。図１に示すように、それぞれがデータを保持す
る複数のメモリセル（図示せず）を有するメモリセルア
レイ１１と、前記メモリセルアレイ１１と接続された、
例えば２５６本のブロックが３２ブロック配置されるワ
ード線ＷＬと、メモリセルアレイ１１と接続された、例
えば１０２４対のビット線対ＢＬ、／ＢＬと、前記ビッ
ト線対ＢＬ、／ＢＬごとに設けられ、読み出されたメモ
リセルの微小電位を増幅してデータ値を確定するセンス
アンプ列１２とが配置される。
て図面を参照しながら説明する。図１は、本発明の一実
施形態に係る半導体記憶装置の機能ブロック構成を示し
ている。図１に示すように、それぞれがデータを保持す
る複数のメモリセル（図示せず）を有するメモリセルア
レイ１１と、前記メモリセルアレイ１１と接続された、
例えば２５６本のブロックが３２ブロック配置されるワ
ード線ＷＬと、メモリセルアレイ１１と接続された、例
えば１０２４対のビット線対ＢＬ、／ＢＬと、前記ビッ
ト線対ＢＬ、／ＢＬごとに設けられ、読み出されたメモ
リセルの微小電位を増幅してデータ値を確定するセンス
アンプ列１２とが配置される。
【００１９】ロウ系の回路として、各ワード線ＷＬに
は、ワード線ＷＬごとに設けられ、内部ロウアドレス信
号ＲＡに基づいてワード線ＷＬを選択するロウデコーダ
列１３が接続され、前記ロウデコーダー列１３には、ロ
ウアドレス端子からのロウアドレス信号ＲＡＤＤをラッ
チしてロウデコーダー列１３に出力するロウアドレスラ
ッチ回路１４が接続される。
は、ワード線ＷＬごとに設けられ、内部ロウアドレス信
号ＲＡに基づいてワード線ＷＬを選択するロウデコーダ
列１３が接続され、前記ロウデコーダー列１３には、ロ
ウアドレス端子からのロウアドレス信号ＲＡＤＤをラッ
チしてロウデコーダー列１３に出力するロウアドレスラ
ッチ回路１４が接続される。
【００２０】また、カラム系の回路として、各ビット線
対ＢＬ、／ＢＬには、センスアンプ列１２が接続され、
前記センスアンプ列１２とリード・ライトアンプ・カラ
ムデコーダ列１５はメインデータ線ＭＢＬを介して接続
される。前記リード・ライトアンプ・カラムデコーダ列
１５は内部カラムアドレス信号ＣＡに基づいて所定のセ
ンスアンプと接続する機能を持つ。前記リード・ライト
アンプ・カラムデコーダ列１５には、カラムアドレス端
子からのカラムアドレス信号ＣＡＤＤをラッチしてリー
ド・ライトアンプ・カラムデコーダー列１５に出力する
カラムアドレスラッチ回路１６が接続される。ここで、
ロウアドレス端子とカラムアドレス端子は共通端子であ
ってもよい。
対ＢＬ、／ＢＬには、センスアンプ列１２が接続され、
前記センスアンプ列１２とリード・ライトアンプ・カラ
ムデコーダ列１５はメインデータ線ＭＢＬを介して接続
される。前記リード・ライトアンプ・カラムデコーダ列
１５は内部カラムアドレス信号ＣＡに基づいて所定のセ
ンスアンプと接続する機能を持つ。前記リード・ライト
アンプ・カラムデコーダ列１５には、カラムアドレス端
子からのカラムアドレス信号ＣＡＤＤをラッチしてリー
ド・ライトアンプ・カラムデコーダー列１５に出力する
カラムアドレスラッチ回路１６が接続される。ここで、
ロウアドレス端子とカラムアドレス端子は共通端子であ
ってもよい。
【００２１】リード・ライトアンプ・カラムデコーダ列
１５には、データ出力回路１７及びデータ入力回路１８
がそれぞれ内部ＤＩ／ＤＯを介して接続されており、読
み出し動作時には、リード・ライトアンプ・カラムデコ
ーダ列１５を通じてデータ出力回路１７に読み出された
内部データがデータ出力信号ＤＯとしてデータ出力端子
に出力され、書き込み動作時には、データ入力回路１８
がデータ入力端子から入力されるデータ入力信号ＤＩを
リード・ライトアンプ・コラムデコーダ列１５に出力す
る。ここで、データ入力端子と、データ出力端子は共通
端子であってもよい。リード・ライトアンプ・カラムデ
コーダ列１５内には複数のライトアンプと，複数のリー
ドアンプとそれに接続される複数の第１群のデータラッ
チ回路及びさらに第１群のデータラッチ回路の出力をラ
ッチする第２群のデータラッチ回路が含まれる。この第
２群のデータラッチ回路の出力が内部ＤＯに接続され
る。ライトアンプには内部ＤＩが接続される。
１５には、データ出力回路１７及びデータ入力回路１８
がそれぞれ内部ＤＩ／ＤＯを介して接続されており、読
み出し動作時には、リード・ライトアンプ・カラムデコ
ーダ列１５を通じてデータ出力回路１７に読み出された
内部データがデータ出力信号ＤＯとしてデータ出力端子
に出力され、書き込み動作時には、データ入力回路１８
がデータ入力端子から入力されるデータ入力信号ＤＩを
リード・ライトアンプ・コラムデコーダ列１５に出力す
る。ここで、データ入力端子と、データ出力端子は共通
端子であってもよい。リード・ライトアンプ・カラムデ
コーダ列１５内には複数のライトアンプと，複数のリー
ドアンプとそれに接続される複数の第１群のデータラッ
チ回路及びさらに第１群のデータラッチ回路の出力をラ
ッチする第２群のデータラッチ回路が含まれる。この第
２群のデータラッチ回路の出力が内部ＤＯに接続され
る。ライトアンプには内部ＤＩが接続される。
【００２２】また、データ出力端子には、データ出力禁
止手段として、ＯＥ端子からの出力イネーブル信号ＯＥ
が接続される。コマンド入力回路１９には、外部制御端
子であるＣＬＫ（外部クロック）端子、／ＲＡＳ（ロウ
アドレスストローブ）端子、／ＣＡＳ（カラムアドレス
ストローブ）端子、／ＷＥ（ライトイネーブル）端子が
接続され、内部制御信号である、内部クロックＣＬＫ
Ｃ、内部ロウアドレスストローブ信号／ＲＡＳ、内部カ
ラムアドレスストローブ信号ＣＡＳ、内部ライトイネー
ブル信号ＷＥを出力する。
止手段として、ＯＥ端子からの出力イネーブル信号ＯＥ
が接続される。コマンド入力回路１９には、外部制御端
子であるＣＬＫ（外部クロック）端子、／ＲＡＳ（ロウ
アドレスストローブ）端子、／ＣＡＳ（カラムアドレス
ストローブ）端子、／ＷＥ（ライトイネーブル）端子が
接続され、内部制御信号である、内部クロックＣＬＫ
Ｃ、内部ロウアドレスストローブ信号／ＲＡＳ、内部カ
ラムアドレスストローブ信号ＣＡＳ、内部ライトイネー
ブル信号ＷＥを出力する。
【００２３】そしてさらに、本実施例の特徴として、装
置の読み出し動作及び書き込み動作を規制するための種
々の制御信号を出力するタイミング制御回路１００、動
作制御回路１０１、ロウ制御回路１０２、カラム制御回
路１０３を備えている。
置の読み出し動作及び書き込み動作を規制するための種
々の制御信号を出力するタイミング制御回路１００、動
作制御回路１０１、ロウ制御回路１０２、カラム制御回
路１０３を備えている。
【００２４】タイミング制御回路１００には、コマンド
入力回路１９から出力された、内部クロックＣＬＫＣ、
内部ロウアドレスストローブ信号／ＲＡＳ、内部カラム
アドレスストローブ信号ＣＡＳが入力され、ＤＲＡＭの
ロウ動作のイネーブル信号である内部動作タイミング制
御クロックＩＲＡＳが出力される。
入力回路１９から出力された、内部クロックＣＬＫＣ、
内部ロウアドレスストローブ信号／ＲＡＳ、内部カラム
アドレスストローブ信号ＣＡＳが入力され、ＤＲＡＭの
ロウ動作のイネーブル信号である内部動作タイミング制
御クロックＩＲＡＳが出力される。
【００２５】動作制御回路１０１には、コマンド入力回
路１９から出力された、内部ライトイネーブル信号Ｗ
Ｅ、タイミング制御回路１００から出力された内部動作
タイミング制御クロックＩＲＡＳが入力されており、読
み出し動作のために、読み出し動作フラグＲＥＮＦ及
び、読み出し制御信号ＲＥＮが、書き込み動作のため
に、書き込み動作フラグＷＥＮＦ及び、書き込み制御信
号ＷＥＮが、前記データ入力回路１８に入力データ取り
込みフラグＮＷＲＥＮが出力される。
路１９から出力された、内部ライトイネーブル信号Ｗ
Ｅ、タイミング制御回路１００から出力された内部動作
タイミング制御クロックＩＲＡＳが入力されており、読
み出し動作のために、読み出し動作フラグＲＥＮＦ及
び、読み出し制御信号ＲＥＮが、書き込み動作のため
に、書き込み動作フラグＷＥＮＦ及び、書き込み制御信
号ＷＥＮが、前記データ入力回路１８に入力データ取り
込みフラグＮＷＲＥＮが出力される。
【００２６】ロウ制御回路１０２には、タイミング制御
回路１００から出力された内部動作タイミング制御クロ
ックＩＲＡＳが入力されており、センスアンプ列１２に
はセンスアンプ起動信号ＳＥ及びビット線プリチャージ
信号ＥＱＰＲが、ロウデコーダー列１３には、ワード線
ブロック活性化信号ＸＢＫが、それぞれ出力される。
回路１００から出力された内部動作タイミング制御クロ
ックＩＲＡＳが入力されており、センスアンプ列１２に
はセンスアンプ起動信号ＳＥ及びビット線プリチャージ
信号ＥＱＰＲが、ロウデコーダー列１３には、ワード線
ブロック活性化信号ＸＢＫが、それぞれ出力される。
【００２７】カラム制御回路１０３には、タイミング制
御回路１００から出力された内部動作タイミング制御ク
ロックＩＲＡＳが、動作制御回路１０１から出力された
読み出し動作フラグＲＥＮＦ、読み出し制御信号ＲＥ
Ｎ、書き込み動作フラグＷＥＮＦ及び、書き込み制御信
号ＷＥＮが入力され、リード・ライトアンプ・カラムデ
コーダー列１５に、ライトアンプ活性信号ＷＥＣＯＮ、
出力データラッチ信号ＤＬＣＨＡ、ＤＬＣＨ１、リード
アンプ活性信号／ＭＳＥ、メインデータ線プリチャージ
信号／ＰＲＭ、カラムデコーダー列とメインデータ線Ｍ
ＢＬを接続するカラム接続イネーブル信号ＹＰＡＥＮが
出力される。このうちリードアンプ活性信号／ＭＳＥ、
メインデータ線プリチャージ信号／ＰＲＭ、カラム接続
イネーブル信号ＹＰＡＥＮは、タイミング制御のため、
リード・ライトアンプ・カラムデコーダー列１５内を走
り、最遠点からカラム制御回路１０３に再び入力され
る。またセンスアンプ列１２に、センスアンプ選択イネ
ーブル信号／ＭＢＴＥＮが出力される。またタイミング
制御回路１００にカラム動作フラグＹＥＮが返される。
前記出力データラッチ信号ＤＬＣＨＡは前記第１群のデ
ータラッチ回路のラッチ制御信号、出力データラッチ信
号ＤＬＣＨ１は前記第２群のデータラッチ回路のラッチ
制御信号である。
御回路１００から出力された内部動作タイミング制御ク
ロックＩＲＡＳが、動作制御回路１０１から出力された
読み出し動作フラグＲＥＮＦ、読み出し制御信号ＲＥ
Ｎ、書き込み動作フラグＷＥＮＦ及び、書き込み制御信
号ＷＥＮが入力され、リード・ライトアンプ・カラムデ
コーダー列１５に、ライトアンプ活性信号ＷＥＣＯＮ、
出力データラッチ信号ＤＬＣＨＡ、ＤＬＣＨ１、リード
アンプ活性信号／ＭＳＥ、メインデータ線プリチャージ
信号／ＰＲＭ、カラムデコーダー列とメインデータ線Ｍ
ＢＬを接続するカラム接続イネーブル信号ＹＰＡＥＮが
出力される。このうちリードアンプ活性信号／ＭＳＥ、
メインデータ線プリチャージ信号／ＰＲＭ、カラム接続
イネーブル信号ＹＰＡＥＮは、タイミング制御のため、
リード・ライトアンプ・カラムデコーダー列１５内を走
り、最遠点からカラム制御回路１０３に再び入力され
る。またセンスアンプ列１２に、センスアンプ選択イネ
ーブル信号／ＭＢＴＥＮが出力される。またタイミング
制御回路１００にカラム動作フラグＹＥＮが返される。
前記出力データラッチ信号ＤＬＣＨＡは前記第１群のデ
ータラッチ回路のラッチ制御信号、出力データラッチ信
号ＤＬＣＨ１は前記第２群のデータラッチ回路のラッチ
制御信号である。
【００２８】図２は、本実施例に係るタイミング制御回
路１００の回路構成の一例を示している。図２に示すよ
うにタイミング制御回路１００には、内部クロックＣＬ
ＫＣ、内部ロウアドレスストローブ信号／ＲＡＳ、内部
カラムアドレスストローブ信号ＣＡＳが入力され、内部
ロウアドレスストローブ信号／ＲＡＳが第１のインバー
ター素子２１に入力され、前記第１のインバーター素子
２１の出力が、第１のディレイ（Ｄ）フリップフロップ
２３に入力される。第１のＤフリップフロップ２３は、
ロード・ホールド（ＬＨ）端子がローレベルの際にデー
タの取り込みが可能となり、ハイレベルの際にはデータ
の取り込みが禁止されるロード・ホールド・リセット機
能を有する。また前記第１のＤフリップフロップ２３の
クロック（ＣＫ）端子には内部クロックＣＬＫＣが入力
され、内部クロックＣＬＫＣの立ち上がりエッジに同期
してデータをラッチする。前記第１のＤフリップフロッ
プ２３のＬＨ端子は、第１のＡＮＤ素子２２の出力に接
続され、前記第１のＡＮＤ素子２２の入力は内部ロウア
ドレスストローブ信号／ＲＡＳと内部カラムアドレスス
トローブ信号ＣＡＳに接続される。第１のＤフリップフ
ロップ２３のリセット（Ｒ）端子はＩＲＡＳリセット信
号のＲＳＴＰに接続される。
路１００の回路構成の一例を示している。図２に示すよ
うにタイミング制御回路１００には、内部クロックＣＬ
ＫＣ、内部ロウアドレスストローブ信号／ＲＡＳ、内部
カラムアドレスストローブ信号ＣＡＳが入力され、内部
ロウアドレスストローブ信号／ＲＡＳが第１のインバー
ター素子２１に入力され、前記第１のインバーター素子
２１の出力が、第１のディレイ（Ｄ）フリップフロップ
２３に入力される。第１のＤフリップフロップ２３は、
ロード・ホールド（ＬＨ）端子がローレベルの際にデー
タの取り込みが可能となり、ハイレベルの際にはデータ
の取り込みが禁止されるロード・ホールド・リセット機
能を有する。また前記第１のＤフリップフロップ２３の
クロック（ＣＫ）端子には内部クロックＣＬＫＣが入力
され、内部クロックＣＬＫＣの立ち上がりエッジに同期
してデータをラッチする。前記第１のＤフリップフロッ
プ２３のＬＨ端子は、第１のＡＮＤ素子２２の出力に接
続され、前記第１のＡＮＤ素子２２の入力は内部ロウア
ドレスストローブ信号／ＲＡＳと内部カラムアドレスス
トローブ信号ＣＡＳに接続される。第１のＤフリップフ
ロップ２３のリセット（Ｒ）端子はＩＲＡＳリセット信
号のＲＳＴＰに接続される。
【００２９】第１のＤフリップフロップ２３の出力の立
ち上がりエッジを所定の遅延期間遅らせるために、出力
端子には、第１の遅延素子２４の入力端子と、内部動作
タイミング制御クロックＩＲＡＳを出力する第２のＡＮ
Ｄ素子２５の入力端子に接続される。遅延素子２４の出
力端子は第２のＡＮＤ素子２５の他方の入力端子に接続
される。
ち上がりエッジを所定の遅延期間遅らせるために、出力
端子には、第１の遅延素子２４の入力端子と、内部動作
タイミング制御クロックＩＲＡＳを出力する第２のＡＮ
Ｄ素子２５の入力端子に接続される。遅延素子２４の出
力端子は第２のＡＮＤ素子２５の他方の入力端子に接続
される。
【００３０】またタイミング制御回路１００にはカラム
動作フラグＹＥＮが入力される。カラム動作フラグＹＥ
Ｎは第２の遅延素子２６に入力され、前記第２の遅延素
子２６の出力は第２のインバータ素子２７の入力及び第
１のＮＯＲ素子２８の入力に接続される。前記第２のイ
ンバータ素子２７の出力は第３の遅延素子２９の入力に
接続され、前記第３の遅延素子２９の出力は前記第１の
ＮＯＲ素子２８の入力に接続される。前記第１のＮＯＲ
素子２８の入力はさらにクロック同期式である第２のＤ
フリップフロップ３０の出力が接続される。前記第２の
Ｄフリップフロップ３０のＤ端子には前記第１のインバ
ーター素子２１の出力が接続され、ＣＫ端子は内部クロ
ックＣＬＫＣに接続される。
動作フラグＹＥＮが入力される。カラム動作フラグＹＥ
Ｎは第２の遅延素子２６に入力され、前記第２の遅延素
子２６の出力は第２のインバータ素子２７の入力及び第
１のＮＯＲ素子２８の入力に接続される。前記第２のイ
ンバータ素子２７の出力は第３の遅延素子２９の入力に
接続され、前記第３の遅延素子２９の出力は前記第１の
ＮＯＲ素子２８の入力に接続される。前記第１のＮＯＲ
素子２８の入力はさらにクロック同期式である第２のＤ
フリップフロップ３０の出力が接続される。前記第２の
Ｄフリップフロップ３０のＤ端子には前記第１のインバ
ーター素子２１の出力が接続され、ＣＫ端子は内部クロ
ックＣＬＫＣに接続される。
【００３１】図３は、本実施例に係る動作制御回路１０
１の回路構成の一例を示している。図３に示すように動
作制御回路１０１には、内部クロックＣＬＫＣ、内部カ
ラムアドレスストローブ信号ＣＡＳ、内部動作タイミン
グ制御クロックＩＲＡＳ、内部ライトイネーブル信号Ｗ
Ｅが入力される。本動作制御回路２１が出力する読み出
し制御信号ＲＥＮ及び書き込み制御信号ＷＥＮについ
て、これらの信号をリセットするリセット回路が含まれ
る。前記リセット回路は、第４の遅延素子３１、第３の
インバーター素子３２、第１のＯＲ素子３３からなり、
内部クロックＣＬＫＣが、前記第４の遅延素子３１及び
第１のＯＲ素子３３に入力され、前記第４の遅延素子３
１の出力が前記第３のインバータ３２に入力され、前記
第３のインバータ３２の出力が、前記第１のＯＲ素子３
３に入力される構成をなす。第１のＮＡＮＤ素子３４の
出力端子は前記入力データ取り込みフラグＮＷＲＥＮに
接続され、３つの入力端子はそれぞれ内部カラムアドレ
スストローブ信号ＣＡＳ、内部動作タイミング制御クロ
ックＩＲＡＳ、内部ライトイネーブル信号ＷＥに接続さ
れる。第２のＮＡＮＤ素子３５の３つの入力端子はそれ
ぞれ内部カラムアドレスストローブ信号ＣＡＳ、内部動
作タイミング制御クロックＩＲＡＳ、内部ライトイネー
ブル信号ＷＥに接続され、出力端子は、第３のＤフリッ
プフロップ３６及び第４のＤフリップフロップ３７に接
続される。前記第３のＤフリップフロップ３６は、ロー
アクティブセット機能付きの同期型フリップフロップで
あり、ＮＳ端子がローレベルの際にはクロックに無関係
にＮＱ端子がローレベルにされる。またデータの取り込
みはＣＫ端子の立ち上がりエッジに同期して行われる。
ＮＱ端子はＣＫ端子の立ち上がりに同期してＤ端子の逆
相を出力する端子である。前記第３のＤフリップフロッ
プ３６のＮＱ端子は第１のワンショット回路３０３の入
力端子に、ＣＫ端子は内部クロックＣＬＫＣに、ＮＳ端
子は前記第１のＯＲ素子３３の出力端子に接続される。
前記第４のＤフリップフロップ３７は、同期型フリップ
フロップでデータの取り込みはＣＫ端子の立ち上がりエ
ッジに同期して行われる。前記第４のＤフリップフロッ
プ３７のＮＱ端子は書き込み動作フラグＷＥＮＦに、Ｃ
Ｋ端子は内部クロックＣＬＫＣにそれぞれ接続される。
第３のＮＡＮＤ素子３８の３つの入力端子はそれぞれ内
部カラムアドレスストローブ信号ＣＡＳ、内部動作タイ
ミング制御クロックＩＲＡＳ、第４のインバーター素子
３９を介して内部ライトイネーブル信号ＷＥに接続さ
れ、出力端子は、第５のＤフリップフロップ３００及び
第６のＤフリップフロップ３０１に接続される。前記第
５のＤフリップフロップ３００は、前記第３のＤフリッ
プフロップ３６と同様の機能を有する。前記第５のＤフ
リップフロップ３００のＮＱ端子は第２のワンショット
回路３０２の入力端子に、ＣＫ端子は内部クロックＣＬ
ＫＣに、ＮＳ端子は前記第１のＯＲ素子３３の出力端子
に接続される。前記第６のＤフリップフロップ３０１
は、同期型フリップフロップでデータの取り込みはＣＫ
端子の立ち上がりエッジに同期して行われる。前記第６
のＤフリップフロップ３０１のＮＱ端子は読み込み動作
フラグＲＥＮＦに、ＣＫ端子は内部クロックＣＬＫＣに
それぞれ接続される。第１のワンショット回路３０３の
出力端子は書き込み制御信号ＷＥＮに接続される。第２
のワンショット回路３０２の出力端子は読み出し制御信
号ＲＥＮに接続される。
１の回路構成の一例を示している。図３に示すように動
作制御回路１０１には、内部クロックＣＬＫＣ、内部カ
ラムアドレスストローブ信号ＣＡＳ、内部動作タイミン
グ制御クロックＩＲＡＳ、内部ライトイネーブル信号Ｗ
Ｅが入力される。本動作制御回路２１が出力する読み出
し制御信号ＲＥＮ及び書き込み制御信号ＷＥＮについ
て、これらの信号をリセットするリセット回路が含まれ
る。前記リセット回路は、第４の遅延素子３１、第３の
インバーター素子３２、第１のＯＲ素子３３からなり、
内部クロックＣＬＫＣが、前記第４の遅延素子３１及び
第１のＯＲ素子３３に入力され、前記第４の遅延素子３
１の出力が前記第３のインバータ３２に入力され、前記
第３のインバータ３２の出力が、前記第１のＯＲ素子３
３に入力される構成をなす。第１のＮＡＮＤ素子３４の
出力端子は前記入力データ取り込みフラグＮＷＲＥＮに
接続され、３つの入力端子はそれぞれ内部カラムアドレ
スストローブ信号ＣＡＳ、内部動作タイミング制御クロ
ックＩＲＡＳ、内部ライトイネーブル信号ＷＥに接続さ
れる。第２のＮＡＮＤ素子３５の３つの入力端子はそれ
ぞれ内部カラムアドレスストローブ信号ＣＡＳ、内部動
作タイミング制御クロックＩＲＡＳ、内部ライトイネー
ブル信号ＷＥに接続され、出力端子は、第３のＤフリッ
プフロップ３６及び第４のＤフリップフロップ３７に接
続される。前記第３のＤフリップフロップ３６は、ロー
アクティブセット機能付きの同期型フリップフロップで
あり、ＮＳ端子がローレベルの際にはクロックに無関係
にＮＱ端子がローレベルにされる。またデータの取り込
みはＣＫ端子の立ち上がりエッジに同期して行われる。
ＮＱ端子はＣＫ端子の立ち上がりに同期してＤ端子の逆
相を出力する端子である。前記第３のＤフリップフロッ
プ３６のＮＱ端子は第１のワンショット回路３０３の入
力端子に、ＣＫ端子は内部クロックＣＬＫＣに、ＮＳ端
子は前記第１のＯＲ素子３３の出力端子に接続される。
前記第４のＤフリップフロップ３７は、同期型フリップ
フロップでデータの取り込みはＣＫ端子の立ち上がりエ
ッジに同期して行われる。前記第４のＤフリップフロッ
プ３７のＮＱ端子は書き込み動作フラグＷＥＮＦに、Ｃ
Ｋ端子は内部クロックＣＬＫＣにそれぞれ接続される。
第３のＮＡＮＤ素子３８の３つの入力端子はそれぞれ内
部カラムアドレスストローブ信号ＣＡＳ、内部動作タイ
ミング制御クロックＩＲＡＳ、第４のインバーター素子
３９を介して内部ライトイネーブル信号ＷＥに接続さ
れ、出力端子は、第５のＤフリップフロップ３００及び
第６のＤフリップフロップ３０１に接続される。前記第
５のＤフリップフロップ３００は、前記第３のＤフリッ
プフロップ３６と同様の機能を有する。前記第５のＤフ
リップフロップ３００のＮＱ端子は第２のワンショット
回路３０２の入力端子に、ＣＫ端子は内部クロックＣＬ
ＫＣに、ＮＳ端子は前記第１のＯＲ素子３３の出力端子
に接続される。前記第６のＤフリップフロップ３０１
は、同期型フリップフロップでデータの取り込みはＣＫ
端子の立ち上がりエッジに同期して行われる。前記第６
のＤフリップフロップ３０１のＮＱ端子は読み込み動作
フラグＲＥＮＦに、ＣＫ端子は内部クロックＣＬＫＣに
それぞれ接続される。第１のワンショット回路３０３の
出力端子は書き込み制御信号ＷＥＮに接続される。第２
のワンショット回路３０２の出力端子は読み出し制御信
号ＲＥＮに接続される。
【００３２】図４は、第１のワンショット回路３０３の
回路構成の一例を示している。図４に示すように第１の
ワンショット回路３０３は、第５の遅延素子４１、第５
のインバーター素子４２、第３のＡＮＤ素子４３から構
成される。入力端子Ｉは、前記第５の遅延素子４１、前
記第３のＡＮＤ素子４３の入力端子に接続され、前記第
５の遅延素子４１の出力端子は、前記第５のインバータ
ー素子４２の入力端子に接続される。前記第５のインバ
ーター素子４２の出力端子は前記第３のＡＮＤ素子４３
の入力端子に接続され、前記第３のＡＮＤ素子４３の出
力端子は、前記第１のワンショット回路３０３の出力端
子Ｏとなる。前記第１のワンショット回路３０３は、入
力端子Ｉの立ち上がりエッジから前記第５の遅延素子４
１で決まる遅延時間τのパルスを発生する回路構成をな
す。
回路構成の一例を示している。図４に示すように第１の
ワンショット回路３０３は、第５の遅延素子４１、第５
のインバーター素子４２、第３のＡＮＤ素子４３から構
成される。入力端子Ｉは、前記第５の遅延素子４１、前
記第３のＡＮＤ素子４３の入力端子に接続され、前記第
５の遅延素子４１の出力端子は、前記第５のインバータ
ー素子４２の入力端子に接続される。前記第５のインバ
ーター素子４２の出力端子は前記第３のＡＮＤ素子４３
の入力端子に接続され、前記第３のＡＮＤ素子４３の出
力端子は、前記第１のワンショット回路３０３の出力端
子Ｏとなる。前記第１のワンショット回路３０３は、入
力端子Ｉの立ち上がりエッジから前記第５の遅延素子４
１で決まる遅延時間τのパルスを発生する回路構成をな
す。
【００３３】前記第２のワンショット回路等本明細書に
に示されるワンショット回路は図４に示される回路と同
様の構成をなし、遅延時間τは目的に応じて設定され
る。図５は、本実施例に係るカラム制御回路１０３の回
路構成の一例を示している。図５に示すようにカラム制
御回路１０３には、読み出し動作フラグＲＥＮＦ及び、
読み出し制御信号ＲＥＮ、書き込み動作フラグＷＥＮＦ
及び、書き込み制御信号ＷＥＮ、内部動作タイミング制
御クロックＩＲＡＳが入力される。書き込み制御信号Ｗ
ＥＮが第６の遅延素子５０に入力され、前記第６の遅延
素子５０の出力は第１のセットリセットフリップフロッ
プ（以後ＳＲフリップフロップと略す）５１のＳ（セッ
ト）入力に接続される。前記第１のＳＲフリップフロッ
プの出力Ｑは第７の遅延素子５２及び第２のＯＲ素子５
３に入力される。また前記第７の遅延素子５２の出力は
前記第２のＯＲ素子５３に入力される。さらに前記第２
のＯＲ素子５３の出力は第８の遅延素子５４及び第３の
ＯＲ素子５５に入力される。また前記第８の遅延素子５
４の出力は前記第３のＯＲ素子５５に入力される。読み
出し制御信号ＲＥＮは第３のワンショット回路５６に入
力される。前記第３のワンショット回路５６の出力は第
２のＳＲフリップフロップ５７のＳ入力に入力される。
に示されるワンショット回路は図４に示される回路と同
様の構成をなし、遅延時間τは目的に応じて設定され
る。図５は、本実施例に係るカラム制御回路１０３の回
路構成の一例を示している。図５に示すようにカラム制
御回路１０３には、読み出し動作フラグＲＥＮＦ及び、
読み出し制御信号ＲＥＮ、書き込み動作フラグＷＥＮＦ
及び、書き込み制御信号ＷＥＮ、内部動作タイミング制
御クロックＩＲＡＳが入力される。書き込み制御信号Ｗ
ＥＮが第６の遅延素子５０に入力され、前記第６の遅延
素子５０の出力は第１のセットリセットフリップフロッ
プ（以後ＳＲフリップフロップと略す）５１のＳ（セッ
ト）入力に接続される。前記第１のＳＲフリップフロッ
プの出力Ｑは第７の遅延素子５２及び第２のＯＲ素子５
３に入力される。また前記第７の遅延素子５２の出力は
前記第２のＯＲ素子５３に入力される。さらに前記第２
のＯＲ素子５３の出力は第８の遅延素子５４及び第３の
ＯＲ素子５５に入力される。また前記第８の遅延素子５
４の出力は前記第３のＯＲ素子５５に入力される。読み
出し制御信号ＲＥＮは第３のワンショット回路５６に入
力される。前記第３のワンショット回路５６の出力は第
２のＳＲフリップフロップ５７のＳ入力に入力される。
【００３４】前記第３のＯＲ素子５５及び前記第２のＳ
Ｒフリップフロップ５７の各出力は第２のＮＯＲ素子５
８に入力される。前記第２のＮＯＲ素子５８の出力は前
記センスアンプ選択イネーブル信号／ＭＢＴＥＮであ
る。センスアンプ選択イネーブル信号／ＭＢＴＥＮは、
前記センスアンプ列１２に入力され、センスアンプとメ
インデータ線ＭＢＬを接続するゲートのスイッチトラン
ジスタ（図示せず）のイネーブル信号の機能を持つ。本
信号は、センスアンプ列１２のブロック内を通過し、本
図５に示されるカラム制御回路１０３に再び入力され
る。
Ｒフリップフロップ５７の各出力は第２のＮＯＲ素子５
８に入力される。前記第２のＮＯＲ素子５８の出力は前
記センスアンプ選択イネーブル信号／ＭＢＴＥＮであ
る。センスアンプ選択イネーブル信号／ＭＢＴＥＮは、
前記センスアンプ列１２に入力され、センスアンプとメ
インデータ線ＭＢＬを接続するゲートのスイッチトラン
ジスタ（図示せず）のイネーブル信号の機能を持つ。本
信号は、センスアンプ列１２のブロック内を通過し、本
図５に示されるカラム制御回路１０３に再び入力され
る。
【００３５】再び入力された前記センスアンプ選択イネ
ーブル信号／ＭＢＴＥＮは第６のインバーター素子５９
に入力され、本素子の出力は、第４のＯＲ素子５００及
び第３のＳＲフリップフロップ５０１のＳ入力に入力さ
れる。前記第４のＯＲ素子５００にはさらに第７のイン
バーター素子５０２を介して前記内部動作タイミング制
御クロックＩＲＡＳが入力され、出力は前記第１のＳＲ
フリップフロップ５１、前記第２のＳＲフリップフロッ
プ５７及び第４のＳＲフリップフロップ５０３のＲ（リ
セット）端子に入力される。前記第４のＳＲフリップフ
ロップ５０３のＳ端子は書き込み制御信号ＷＥＮが入力
され、出力端子Ｑは第３のＮＯＲ素子５０４に入力され
る。第４のＡＮＤ素子５０５には書き込み動作フラグＷ
ＥＮＦ及び第８のインバーター素子５０６を介して前記
センスアンプ選択イネーブル信号／ＭＢＴＥＮが入力さ
れ、出力は前記第３のＮＯＲ素子５０４に入力される。
前記第３のＮＯＲ素子５０４の出力は第４のＮＡＮＤ素
子５２２に入力される。前記第４のＮＡＮＤ素子５２２
の出力はバッファ素子５０７、５０８、５０９に入力さ
れる。バッファ素子５０７の出力がカラム動作フラグＹ
ＥＮ、バッファ素子５０８の出力がメインデータ線プリ
チャージ信号／ＰＲＭ、バッファ素子５０９の出力がカ
ラム接続イネーブル信号ＹＰＡＥＮとなる。前記第４の
ＮＡＮＤ素子５０６の出力はさらに第５のＡＮＤ素子５
１０に入力され、出力はライトアンプ活性信号ＷＥＣＯ
Ｎとなり、他方の入力には書き込み動作フラグＷＥＮＦ
が入力される。
ーブル信号／ＭＢＴＥＮは第６のインバーター素子５９
に入力され、本素子の出力は、第４のＯＲ素子５００及
び第３のＳＲフリップフロップ５０１のＳ入力に入力さ
れる。前記第４のＯＲ素子５００にはさらに第７のイン
バーター素子５０２を介して前記内部動作タイミング制
御クロックＩＲＡＳが入力され、出力は前記第１のＳＲ
フリップフロップ５１、前記第２のＳＲフリップフロッ
プ５７及び第４のＳＲフリップフロップ５０３のＲ（リ
セット）端子に入力される。前記第４のＳＲフリップフ
ロップ５０３のＳ端子は書き込み制御信号ＷＥＮが入力
され、出力端子Ｑは第３のＮＯＲ素子５０４に入力され
る。第４のＡＮＤ素子５０５には書き込み動作フラグＷ
ＥＮＦ及び第８のインバーター素子５０６を介して前記
センスアンプ選択イネーブル信号／ＭＢＴＥＮが入力さ
れ、出力は前記第３のＮＯＲ素子５０４に入力される。
前記第３のＮＯＲ素子５０４の出力は第４のＮＡＮＤ素
子５２２に入力される。前記第４のＮＡＮＤ素子５２２
の出力はバッファ素子５０７、５０８、５０９に入力さ
れる。バッファ素子５０７の出力がカラム動作フラグＹ
ＥＮ、バッファ素子５０８の出力がメインデータ線プリ
チャージ信号／ＰＲＭ、バッファ素子５０９の出力がカ
ラム接続イネーブル信号ＹＰＡＥＮとなる。前記第４の
ＮＡＮＤ素子５０６の出力はさらに第５のＡＮＤ素子５
１０に入力され、出力はライトアンプ活性信号ＷＥＣＯ
Ｎとなり、他方の入力には書き込み動作フラグＷＥＮＦ
が入力される。
【００３６】第６のＡＮＤ素子５１１には読み出し動作
フラグＲＥＮＦ及び第３のＳＲフリップフロップ５０１
の出力Ｑが入力され、出力端子は第９の遅延素子５１２
及び第９のインバーター素子５２３を介して第５のＯＲ
素子５１３に入力される。前記第９の遅延素子５１２の
出力は第１０のインバーター素子５１４に入力される。
前記第６のインバーター素子５１４の出力はリードアン
プ活性信号／ＭＳＥとしてリード・ライトアンプ・カラ
ムデコーダ列１５に入力される。入力後リードアンプ活
性信号／ＭＳＥはリード・ライトアンプ・カラムデコー
ダ列１５のブロック内を通過し、本図５に示されるカラ
ム制御回路１０３に再び入力される。再び入力された前
記リードアンプ活性信号／ＭＳＥは、第１０の遅延素子
５１５に入力され、前記第１０の遅延素子５１５の出力
は第１１のインバーター素子５１６に入力される。前記
第１１のインバーター素子５１６の出力は出力データラ
ッチ信号ＤＬＣＨＡとしてリード・ライトアンプ・カラ
ムデコーダ列１５に入力される。入力後出力データラッ
チ信号ＤＬＣＨＡはリード・ライトアンプ・カラムデコ
ーダ列１５のブロック内を通過し、本図５に示されるカ
ラム制御回路１０３に再び入力される。再び入力された
前記出力データラッチ信号ＤＬＣＨＡは、前記第５のＯ
Ｒ素子５１３及び第６のＯＲ素子５１７に入力される。
前記第６のＯＲ素子５１７には、さらに第１２のインバ
ーター素子５１８を介して読み出し動作フラグＲＥＮＦ
及び前記第７のインバーター素子５０２の出力が入力さ
れる。前記第５のＯＲ素子５１３の出力は出力データラ
ッチ信号ＤＬＣＨ１であり、リード・ライトアンプ・カ
ラムデコーダ列１５に入力される。入力後出力データラ
ッチ信号ＤＬＣＨ１はリード・ライトアンプ・カラムデ
コーダ列１５のブロック内を通過し、本図５に示される
カラム制御回路１０３に再び入力される。再び入力され
た前記出力データラッチ信号ＤＬＣＨ１は、第１３のイ
ンバーター素子５１９に入力される。前記第１３のイン
バーター素子５１９の出力は第４のＮＯＲ素子５２０に
入力される。前記第４のＮＯＲ素子５２０の入力にはさ
らに読み出し制御信号ＲＥＮ及び第７のＡＮＤ素子５２
１の出力が入力される。前記第４のＮＯＲ素子５２０の
出力は前記第４のＮＡＮＤ素子５２２に入力される。前
記第７のＡＮＤ素子５２１には前記読み出し動作フラグ
ＲＥＮＦ及び前記第６のインバーター素子５９の出力が
入力される。
フラグＲＥＮＦ及び第３のＳＲフリップフロップ５０１
の出力Ｑが入力され、出力端子は第９の遅延素子５１２
及び第９のインバーター素子５２３を介して第５のＯＲ
素子５１３に入力される。前記第９の遅延素子５１２の
出力は第１０のインバーター素子５１４に入力される。
前記第６のインバーター素子５１４の出力はリードアン
プ活性信号／ＭＳＥとしてリード・ライトアンプ・カラ
ムデコーダ列１５に入力される。入力後リードアンプ活
性信号／ＭＳＥはリード・ライトアンプ・カラムデコー
ダ列１５のブロック内を通過し、本図５に示されるカラ
ム制御回路１０３に再び入力される。再び入力された前
記リードアンプ活性信号／ＭＳＥは、第１０の遅延素子
５１５に入力され、前記第１０の遅延素子５１５の出力
は第１１のインバーター素子５１６に入力される。前記
第１１のインバーター素子５１６の出力は出力データラ
ッチ信号ＤＬＣＨＡとしてリード・ライトアンプ・カラ
ムデコーダ列１５に入力される。入力後出力データラッ
チ信号ＤＬＣＨＡはリード・ライトアンプ・カラムデコ
ーダ列１５のブロック内を通過し、本図５に示されるカ
ラム制御回路１０３に再び入力される。再び入力された
前記出力データラッチ信号ＤＬＣＨＡは、前記第５のＯ
Ｒ素子５１３及び第６のＯＲ素子５１７に入力される。
前記第６のＯＲ素子５１７には、さらに第１２のインバ
ーター素子５１８を介して読み出し動作フラグＲＥＮＦ
及び前記第７のインバーター素子５０２の出力が入力さ
れる。前記第５のＯＲ素子５１３の出力は出力データラ
ッチ信号ＤＬＣＨ１であり、リード・ライトアンプ・カ
ラムデコーダ列１５に入力される。入力後出力データラ
ッチ信号ＤＬＣＨ１はリード・ライトアンプ・カラムデ
コーダ列１５のブロック内を通過し、本図５に示される
カラム制御回路１０３に再び入力される。再び入力され
た前記出力データラッチ信号ＤＬＣＨ１は、第１３のイ
ンバーター素子５１９に入力される。前記第１３のイン
バーター素子５１９の出力は第４のＮＯＲ素子５２０に
入力される。前記第４のＮＯＲ素子５２０の入力にはさ
らに読み出し制御信号ＲＥＮ及び第７のＡＮＤ素子５２
１の出力が入力される。前記第４のＮＯＲ素子５２０の
出力は前記第４のＮＡＮＤ素子５２２に入力される。前
記第７のＡＮＤ素子５２１には前記読み出し動作フラグ
ＲＥＮＦ及び前記第６のインバーター素子５９の出力が
入力される。
【００３７】図６は本発明に係るロウ制御回路１０２の
の回路構成の一例を示している。第１１の遅延素子６１
及び第５のＮＡＮＤ素子６２には内部動作タイミング制
御クロックＩＲＡＳが入力され、前記第１１の遅延素子
６１の出力は前記第５のＮＡＮＤ素子６２に入力され
る。さらに前記第５のＮＡＮＤ素子６２の出力は第１２
の遅延素子６３及び第８のＡＮＤ素子６４に入力され、
前記第１２の遅延素子６３の出力は前記第８のＡＮＤ素
子６４に入力される。第５のＳＲフリップフロップ６６
のＳ（セット）端子には前記第８のＡＮＤ素子６４の出
力が、Ｒ（リセット）端子には内部動作タイミング制御
クロックＩＲＡＳが入力される。前記第４のＳＲフリッ
プフロップ６６の出力はビット線プリチャージ信号ＥＱ
ＰＲとなる。またさらに第１４のインバーター素子６７
を介してワード線ブロック活性化信号ＸＢＫとなる。ま
た前記第８のＡＮＤ素子６４の出力は第１５のインバー
ター素子６５を介してセンスアンプ起動信号ＳＥとな
る。
の回路構成の一例を示している。第１１の遅延素子６１
及び第５のＮＡＮＤ素子６２には内部動作タイミング制
御クロックＩＲＡＳが入力され、前記第１１の遅延素子
６１の出力は前記第５のＮＡＮＤ素子６２に入力され
る。さらに前記第５のＮＡＮＤ素子６２の出力は第１２
の遅延素子６３及び第８のＡＮＤ素子６４に入力され、
前記第１２の遅延素子６３の出力は前記第８のＡＮＤ素
子６４に入力される。第５のＳＲフリップフロップ６６
のＳ（セット）端子には前記第８のＡＮＤ素子６４の出
力が、Ｒ（リセット）端子には内部動作タイミング制御
クロックＩＲＡＳが入力される。前記第４のＳＲフリッ
プフロップ６６の出力はビット線プリチャージ信号ＥＱ
ＰＲとなる。またさらに第１４のインバーター素子６７
を介してワード線ブロック活性化信号ＸＢＫとなる。ま
た前記第８のＡＮＤ素子６４の出力は第１５のインバー
ター素子６５を介してセンスアンプ起動信号ＳＥとな
る。
【００３８】図７は本発明に係るリード・ライトアンプ
・カラムデコーダ列１５の内部ブロック構成を示してい
る。リード・ライトアンプ・カラムデコーダ列１５はカ
ラム単位ブロック７０が複数個配置される構成となる。
７１はカラムデコーダ、７２はリードアンプ、７３は前
記第１群のデータラッチ回路、７４は前記第２群のデー
タラッチ回路、７５はライトアンプ、７６はメインデー
タ線プリチャージ回路である。カラムデコーダ７１はメ
インデータ線ＭＢＬと、リードアンプ７２及びライトア
ンプ７５に接続され、カラム接続イネーブル信号ＹＰＡ
ＥＮはハイレベルの際にメインデータ線ＭＢＬとリード
アンプ７２及びイトアンプ７５を選択的に接続する機能
を持つ。リードアンプの出力端子は第１群のデータラッ
チ回路７３に入力され、さらに第１群のデータラッチ回
路７３の出力は第２群のデータラッチ回路７４に入力さ
れる。ライトアンプの入力には内部データ入力信号の内
部ＤＩが、第２群のデータラッチ回路７４の出力には内
部データ出力信号の内部ＤＯが接続される。第１群デー
タラッチ回路７３及び第２群のデータラッチ回路７４は
制御信号がハイレベルの際にデータを保持し、ローレベ
ルの際に入力データを出力する機能を持つ。メインデー
タ線プリチャージ回路７６はメインデータ線プリチャー
ジ信号／ＰＲＭがローレベルの際にメインデータ線を所
定のレベルにプリチャージする機能を有する。
・カラムデコーダ列１５の内部ブロック構成を示してい
る。リード・ライトアンプ・カラムデコーダ列１５はカ
ラム単位ブロック７０が複数個配置される構成となる。
７１はカラムデコーダ、７２はリードアンプ、７３は前
記第１群のデータラッチ回路、７４は前記第２群のデー
タラッチ回路、７５はライトアンプ、７６はメインデー
タ線プリチャージ回路である。カラムデコーダ７１はメ
インデータ線ＭＢＬと、リードアンプ７２及びライトア
ンプ７５に接続され、カラム接続イネーブル信号ＹＰＡ
ＥＮはハイレベルの際にメインデータ線ＭＢＬとリード
アンプ７２及びイトアンプ７５を選択的に接続する機能
を持つ。リードアンプの出力端子は第１群のデータラッ
チ回路７３に入力され、さらに第１群のデータラッチ回
路７３の出力は第２群のデータラッチ回路７４に入力さ
れる。ライトアンプの入力には内部データ入力信号の内
部ＤＩが、第２群のデータラッチ回路７４の出力には内
部データ出力信号の内部ＤＯが接続される。第１群デー
タラッチ回路７３及び第２群のデータラッチ回路７４は
制御信号がハイレベルの際にデータを保持し、ローレベ
ルの際に入力データを出力する機能を持つ。メインデー
タ線プリチャージ回路７６はメインデータ線プリチャー
ジ信号／ＰＲＭがローレベルの際にメインデータ線を所
定のレベルにプリチャージする機能を有する。
【００３９】カラム接続イネーブル信号ＹＰＡＥＮは全
カラムデコーダ７１に入力され、最遠部からカラム制御
回路１０３に戻される構成となる。この構成によりカラ
ム制御回路１０３にデータが戻された際には全カラムデ
コーダ７１が所定の動作状態にある。
カラムデコーダ７１に入力され、最遠部からカラム制御
回路１０３に戻される構成となる。この構成によりカラ
ム制御回路１０３にデータが戻された際には全カラムデ
コーダ７１が所定の動作状態にある。
【００４０】同様にリードアンプ活性化信号／ＭＳＥは
全リードアンプ７２に入力され、最遠部からカラム制御
回路１０３に戻される構成となる。この構成によりカラ
ム制御回路１０３にデータが戻された際には全リードア
ンプ７２が所定の動作状態にある。
全リードアンプ７２に入力され、最遠部からカラム制御
回路１０３に戻される構成となる。この構成によりカラ
ム制御回路１０３にデータが戻された際には全リードア
ンプ７２が所定の動作状態にある。
【００４１】同様に出力データラッチ信号ＤＬＣＨＡは
全第１群のデータラッチ回路７３に入力され、最遠部か
らカラム制御回路１０３に戻される構成となる。この構
成によりカラム制御回路１０３にデータが戻された際に
は全第１群のデータラッチ回路７３が所定の動作状態に
ある。
全第１群のデータラッチ回路７３に入力され、最遠部か
らカラム制御回路１０３に戻される構成となる。この構
成によりカラム制御回路１０３にデータが戻された際に
は全第１群のデータラッチ回路７３が所定の動作状態に
ある。
【００４２】同様に出力データラッチ信号ＤＬＣＨ１は
全第２群のデータラッチ回路７４に入力され、最遠部か
らカラム制御回路１０３に戻される構成となる。この構
成によりカラム制御回路１０３にデータが戻された際に
は全第１群のデータラッチ回路７４が所定の動作状態に
ある。
全第２群のデータラッチ回路７４に入力され、最遠部か
らカラム制御回路１０３に戻される構成となる。この構
成によりカラム制御回路１０３にデータが戻された際に
は全第１群のデータラッチ回路７４が所定の動作状態に
ある。
【００４３】同様にライトアンプ活性化信号ＷＥＣＯＮ
は全ライトアンプ７５に入力され、最遠部からカラム制
御回路１０３に戻される構成となる。この構成によりカ
ラム制御回路１０３にデータが戻された際には全リード
アンプ７５が所定の動作状態にある。
は全ライトアンプ７５に入力され、最遠部からカラム制
御回路１０３に戻される構成となる。この構成によりカ
ラム制御回路１０３にデータが戻された際には全リード
アンプ７５が所定の動作状態にある。
【００４４】以下前記のように構成された半導体記憶装
置の動作タイミングを説明する。図８は本発明による半
導体記憶装置の動作タイミングを示している。詳しい内
部動作を説明する前に各動作の入力信号のタイミングを
説明する。前記コマンド入力回路１９の外部制御端子で
ある前記ＣＬＫ端子、／ＲＡＳ端子、／ＣＡＳ端子、／
ＷＥ端子に印加する入力波形を示している。またＡＤＤ
は、前記ロウアドレス端子ＲＡＤＤ及び前記カラムアド
レス端子ＣＡＤＤをマルチプレクサ方式で入力した場合
のアドレス端子を示している。ＤＩ/ＤＯは、データ入
力信号ＤＩ及びデータ出力信号ＤＯの入出力波形を示し
ている。ｔＡ〜ｔＬはクロック端子に入力される波形の
立ち上がりエッジで区切られたタイミングを示してい
る。
置の動作タイミングを説明する。図８は本発明による半
導体記憶装置の動作タイミングを示している。詳しい内
部動作を説明する前に各動作の入力信号のタイミングを
説明する。前記コマンド入力回路１９の外部制御端子で
ある前記ＣＬＫ端子、／ＲＡＳ端子、／ＣＡＳ端子、／
ＷＥ端子に印加する入力波形を示している。またＡＤＤ
は、前記ロウアドレス端子ＲＡＤＤ及び前記カラムアド
レス端子ＣＡＤＤをマルチプレクサ方式で入力した場合
のアドレス端子を示している。ＤＩ/ＤＯは、データ入
力信号ＤＩ及びデータ出力信号ＤＯの入出力波形を示し
ている。ｔＡ〜ｔＬはクロック端子に入力される波形の
立ち上がりエッジで区切られたタイミングを示してい
る。
【００４５】タイミングｔＡ〜ｔＢは通常の書き込み動
作を示している。タイミングｔＡのクロックの立ち上が
りエッジに前記／ＲＡＳ端子をローレベル、前記／ＣＡ
Ｓ端子をハイレベルにし、前記ロウアドレス端子ＲＡＤ
Ｄにロウアドレスを入力することで、ロウ選択動作が行
われる。次のタイミングｔＢのクロックの立ち上がりエ
ッジに前記／ＲＡＳ端子をハイレベル、前記／ＣＡＳ端
子をローレベルに、前記／ＷＥ端子にローレベルを印加
し、前記カラムアドレス端子ＣＡＤＤにカラムアドレス
を入力し、データ入力端子に書き込みデータ入力信号Ｄ
Ｉを入力することでカラム選択動作及び書き込み動作が
行われ、その後プリチャージ動作が行われる。
作を示している。タイミングｔＡのクロックの立ち上が
りエッジに前記／ＲＡＳ端子をローレベル、前記／ＣＡ
Ｓ端子をハイレベルにし、前記ロウアドレス端子ＲＡＤ
Ｄにロウアドレスを入力することで、ロウ選択動作が行
われる。次のタイミングｔＢのクロックの立ち上がりエ
ッジに前記／ＲＡＳ端子をハイレベル、前記／ＣＡＳ端
子をローレベルに、前記／ＷＥ端子にローレベルを印加
し、前記カラムアドレス端子ＣＡＤＤにカラムアドレス
を入力し、データ入力端子に書き込みデータ入力信号Ｄ
Ｉを入力することでカラム選択動作及び書き込み動作が
行われ、その後プリチャージ動作が行われる。
【００４６】またタイミングｔＣ〜ｔＤおよびｔＫ〜ｔ
Ｌは通常の読み出し動作を示している。タイミングｔＣ
のクロックの立ち上がりエッジに前記／ＲＡＳ端子をロ
ーレベル、前記／ＣＡＳ端子をハイレベルにし、前記ロ
ウアドレス端子ＲＡＤＤにロウアドレスを入力すること
で、ロウ選択動作が行われる。次のタイミングｔＤのク
ロックの立ち上がりエッジに前記／ＲＡＳ端子をハイレ
ベル、前記／ＣＡＳ端子をローレベルに、前記／ＷＥ端
子にハイレベルを印加し、前記カラムアドレス端子ＣＡ
ＤＤにカラムアドレスを入力することで、カラム選択動
作及び読み出し動作が行われ、その後ビット線プリチャ
ージ動作が行われる。データ出力端子に読み出しデータ
出力信号ＤＯが出力される。
Ｌは通常の読み出し動作を示している。タイミングｔＣ
のクロックの立ち上がりエッジに前記／ＲＡＳ端子をロ
ーレベル、前記／ＣＡＳ端子をハイレベルにし、前記ロ
ウアドレス端子ＲＡＤＤにロウアドレスを入力すること
で、ロウ選択動作が行われる。次のタイミングｔＤのク
ロックの立ち上がりエッジに前記／ＲＡＳ端子をハイレ
ベル、前記／ＣＡＳ端子をローレベルに、前記／ＷＥ端
子にハイレベルを印加し、前記カラムアドレス端子ＣＡ
ＤＤにカラムアドレスを入力することで、カラム選択動
作及び読み出し動作が行われ、その後ビット線プリチャ
ージ動作が行われる。データ出力端子に読み出しデータ
出力信号ＤＯが出力される。
【００４７】このように本発明による半導体記憶装置は
クロック信号ＣＬＫの２つのサイクルで読み出し及び書
き込み動作を完結する事が出来る。またタイミングｔＥ
〜ｔＪは書き込み・読み出し混合のページモード動作を
示している。タイミングｔＥのクロックの立ち上がりエ
ッジに前記／ＲＡＳ端子をローレベル、前記／ＣＡＳ端
子をハイレベルにし、前記ロウアドレス端子ＲＡＤＤに
ロウアドレスを入力することで、ロウ選択動作が行われ
る。次のタイミングｔＦはページ読み出しのタイミング
で、クロックの立ち上がりエッジに前記／ＲＡＳ端子を
ロウレベルに保持し、前記／ＣＡＳ端子をローレベル
に、前記／ＷＥ端子にハイレベルを印加し、前記カラム
アドレス端子ＣＡＤＤにカラムアドレスを入力すること
で、カラム選択動作及び書き込み動作が行われ、データ
出力端子に読み出しデータ出力信号ＤＯが出力される。
この際、ビット線プリチャージ動作は行われない。次の
タイミングｔＧはページ読み出しのためのダミーサイク
ルであり、クロックの立ち上がりエッジに前記／ＲＡＳ
端子をローレベル固定、前記／ＣＡＳ端子をハイレベル
にする。次のタイミングｔＨはページ書き込みのサイク
ルであり、クロックの立ち上がりエッジに前記／ＲＡＳ
端子をロウレベルに保持し、前記／ＣＡＳ端子をローレ
ベルに、前記／ＷＥ端子にローレベルを印加し、前記カ
ラムアドレス端子ＣＡＤＤにカラムアドレスを入力し、
データ入力端子に書き込みデータ入力信号ＤＩを入力す
ることで、カラム選択動作及び書き込み動作が行われ
る。次のタイミングｔＩはページ読み出しのタイミング
であり、印加するのはタイミングｔＦと同様である。さ
らに次のタイミングｔＪは、ｔＦページ読み出しのタイ
ミングである。このタイミングに示すようにページ動作
の終了にはクロックの立ち上がりエッジで前記／ＲＡＳ
端子をハイレベルにする。
クロック信号ＣＬＫの２つのサイクルで読み出し及び書
き込み動作を完結する事が出来る。またタイミングｔＥ
〜ｔＪは書き込み・読み出し混合のページモード動作を
示している。タイミングｔＥのクロックの立ち上がりエ
ッジに前記／ＲＡＳ端子をローレベル、前記／ＣＡＳ端
子をハイレベルにし、前記ロウアドレス端子ＲＡＤＤに
ロウアドレスを入力することで、ロウ選択動作が行われ
る。次のタイミングｔＦはページ読み出しのタイミング
で、クロックの立ち上がりエッジに前記／ＲＡＳ端子を
ロウレベルに保持し、前記／ＣＡＳ端子をローレベル
に、前記／ＷＥ端子にハイレベルを印加し、前記カラム
アドレス端子ＣＡＤＤにカラムアドレスを入力すること
で、カラム選択動作及び書き込み動作が行われ、データ
出力端子に読み出しデータ出力信号ＤＯが出力される。
この際、ビット線プリチャージ動作は行われない。次の
タイミングｔＧはページ読み出しのためのダミーサイク
ルであり、クロックの立ち上がりエッジに前記／ＲＡＳ
端子をローレベル固定、前記／ＣＡＳ端子をハイレベル
にする。次のタイミングｔＨはページ書き込みのサイク
ルであり、クロックの立ち上がりエッジに前記／ＲＡＳ
端子をロウレベルに保持し、前記／ＣＡＳ端子をローレ
ベルに、前記／ＷＥ端子にローレベルを印加し、前記カ
ラムアドレス端子ＣＡＤＤにカラムアドレスを入力し、
データ入力端子に書き込みデータ入力信号ＤＩを入力す
ることで、カラム選択動作及び書き込み動作が行われ
る。次のタイミングｔＩはページ読み出しのタイミング
であり、印加するのはタイミングｔＦと同様である。さ
らに次のタイミングｔＪは、ｔＦページ読み出しのタイ
ミングである。このタイミングに示すようにページ動作
の終了にはクロックの立ち上がりエッジで前記／ＲＡＳ
端子をハイレベルにする。
【００４８】以下、前記のように構成された半導体記憶
装置の各動作における内部回路のタイミングの説明を行
う。図９は本実施例による半導体装置における通常の書
き込み動作及び読み出し動作のタイミングチャートを示
している。まず読み出し動作について図１〜図９を参照
しながら説明する。図９のタイミング図に示すように読
み出し動作時にはクロックＣＬＫの立ち上がりエッジよ
り前に／ＲＡＳ端子をローレベルにする。／ＲＡＳ端子
に入力された信号は前記コマンド制御回路１９に入力さ
れ内部ロウアドレスストローブ信号／ＲＡＳとして出力
される。この時、前記コマンド制御回路１９に入力され
る前記／ＣＡＳ端子はハイレベルにされている。このク
ロックＣＬＫの立ち上がりエッジに／ＲＡＳ端子がロー
レベルで、／ＣＡＳ端子がハイレベルの１クロックのタ
イミングをＲＡＳタイミングと呼ぶ。
装置の各動作における内部回路のタイミングの説明を行
う。図９は本実施例による半導体装置における通常の書
き込み動作及び読み出し動作のタイミングチャートを示
している。まず読み出し動作について図１〜図９を参照
しながら説明する。図９のタイミング図に示すように読
み出し動作時にはクロックＣＬＫの立ち上がりエッジよ
り前に／ＲＡＳ端子をローレベルにする。／ＲＡＳ端子
に入力された信号は前記コマンド制御回路１９に入力さ
れ内部ロウアドレスストローブ信号／ＲＡＳとして出力
される。この時、前記コマンド制御回路１９に入力され
る前記／ＣＡＳ端子はハイレベルにされている。このク
ロックＣＬＫの立ち上がりエッジに／ＲＡＳ端子がロー
レベルで、／ＣＡＳ端子がハイレベルの１クロックのタ
イミングをＲＡＳタイミングと呼ぶ。
【００４９】このＲＡＳタイミングの時点まで前記第１
のＮＯＲ素子２８の入力はすべてローレベルであるの
で、前記第１のＤフリップフロップ２３は、Ｒ端子がハ
イレベルでリセット状態となっており、Ｑ端子はローレ
ベルを出力している。よって内部動作タイミング制御ク
ロックＩＲＡＳはローレベルであり、よって第５のＳＲ
フリップフロップ６６のＳ端子はハイレベルで、ワード
線ブロック活性化信号ＸＢＫはローレベルでワード線Ｗ
Ｌは非活性状態、センスアンプ起動信号ＳＥはローレベ
ル、ビット線プリチャージ信号ＥＱＰＲはハイレベルで
ビット線プリチャージ状態にある。
のＮＯＲ素子２８の入力はすべてローレベルであるの
で、前記第１のＤフリップフロップ２３は、Ｒ端子がハ
イレベルでリセット状態となっており、Ｑ端子はローレ
ベルを出力している。よって内部動作タイミング制御ク
ロックＩＲＡＳはローレベルであり、よって第５のＳＲ
フリップフロップ６６のＳ端子はハイレベルで、ワード
線ブロック活性化信号ＸＢＫはローレベルでワード線Ｗ
Ｌは非活性状態、センスアンプ起動信号ＳＥはローレベ
ル、ビット線プリチャージ信号ＥＱＰＲはハイレベルで
ビット線プリチャージ状態にある。
【００５０】前記のように／ＲＡＳ端子がローレベルに
なった時点で、前記第１のＤフリップフロップ２３のＬ
Ｈ端子はローレベルとなり、ロード状態（データ受付状
態）となる。前記内部クロックＣＬＫＣはＣＬＫ端子に
バッファ接続されており、同相のクロック信号となる。
この内部クロックＣＬＫＣの立ち上がりエッジで、前記
第２のＤフリップフロップ３０の出力がハイレベルにな
り、ＩＲＡＳリセット信号ＲＳＴＰはローレベルとなり
前記第１のＤフリップフロップ２３のリセット状態は解
除される。その後前記第１のＤフリップフロップ２３の
Ｑ端子にはＤ端子入力状態であるハイレベルが出力され
る。前記第１の遅延素子２４と前記第２のＡＮＤ素子２
５により前記第１の遅延素子で決まる時間τ１だけ遅延
して前記内部動作タイミング制御クロックＩＲＡＳがハ
イレベルになる。
なった時点で、前記第１のＤフリップフロップ２３のＬ
Ｈ端子はローレベルとなり、ロード状態（データ受付状
態）となる。前記内部クロックＣＬＫＣはＣＬＫ端子に
バッファ接続されており、同相のクロック信号となる。
この内部クロックＣＬＫＣの立ち上がりエッジで、前記
第２のＤフリップフロップ３０の出力がハイレベルにな
り、ＩＲＡＳリセット信号ＲＳＴＰはローレベルとなり
前記第１のＤフリップフロップ２３のリセット状態は解
除される。その後前記第１のＤフリップフロップ２３の
Ｑ端子にはＤ端子入力状態であるハイレベルが出力され
る。前記第１の遅延素子２４と前記第２のＡＮＤ素子２
５により前記第１の遅延素子で決まる時間τ１だけ遅延
して前記内部動作タイミング制御クロックＩＲＡＳがハ
イレベルになる。
【００５１】内部動作タイミング制御クロックＩＲＡＳ
がハイレベルにされると、前記ロウ制御回路１０２にお
いて、第６のＳＲフリップフロップ６６のＲ端子がハイ
レベルになり、Ｑ端子はローレベルを出力する。ビット
線プリチャージ信号ＥＱＰＲがローレベルにされ、ビッ
ト線のプリチャージが解除される。ワード線ブロック活
性化信号ＸＢＫがハイレベルにされる。これにより所定
のワード線ＷＬが活性化され、その結果、前記ワード線
ＷＬに接続されている所定個のメモリセルから各メモリ
セルに接続されている各ビット線対ＢＬ、／ＢＬに各メ
モリセルから微小の電位差が発生する。
がハイレベルにされると、前記ロウ制御回路１０２にお
いて、第６のＳＲフリップフロップ６６のＲ端子がハイ
レベルになり、Ｑ端子はローレベルを出力する。ビット
線プリチャージ信号ＥＱＰＲがローレベルにされ、ビッ
ト線のプリチャージが解除される。ワード線ブロック活
性化信号ＸＢＫがハイレベルにされる。これにより所定
のワード線ＷＬが活性化され、その結果、前記ワード線
ＷＬに接続されている所定個のメモリセルから各メモリ
セルに接続されている各ビット線対ＢＬ、／ＢＬに各メ
モリセルから微小の電位差が発生する。
【００５２】この後、前記ロウ制御回路１０２内の第１
１の遅延素子６１で決まる時間τ２の後にセンスアンプ
起動信号ＳＥがハイレベルにされ、前記センスアンプ列
１２内のセンスアンプが活性化される。この時間τ２の
期間は各ビット線対ＢＬ、／ＢＬに各メモリセルから微
小の電位差がセンスアンプの感度に対して十分に出力さ
れるための期間である。
１の遅延素子６１で決まる時間τ２の後にセンスアンプ
起動信号ＳＥがハイレベルにされ、前記センスアンプ列
１２内のセンスアンプが活性化される。この時間τ２の
期間は各ビット線対ＢＬ、／ＢＬに各メモリセルから微
小の電位差がセンスアンプの感度に対して十分に出力さ
れるための期間である。
【００５３】センスアンプが活性化されると各ビット線
対ＢＬ、／ＢＬに読み出された電位差が増幅される。次
に図６に示すように通常の読み出し動作及び書き込み動
作の際には、次のクロックＣＬＫの立ち上がりエッジま
でに／ＲＡＳ端子はハイレベルに、／ＣＡＳ端子をロー
レベルにされる。／ＷＥ端子は読み出し動作の際はハイ
レベルにされる。これによりカラム動作が行われる。こ
のクロックＣＬＫの立ち上がりエッジに／ＲＡＳ端子が
ハイレベルで、／ＣＡＳ端子がローレベル、／ＷＥ端子
がハイレベルの１クロックのタイミングをＣＡＳ読み出
しタイミングと呼ぶ。
対ＢＬ、／ＢＬに読み出された電位差が増幅される。次
に図６に示すように通常の読み出し動作及び書き込み動
作の際には、次のクロックＣＬＫの立ち上がりエッジま
でに／ＲＡＳ端子はハイレベルに、／ＣＡＳ端子をロー
レベルにされる。／ＷＥ端子は読み出し動作の際はハイ
レベルにされる。これによりカラム動作が行われる。こ
のクロックＣＬＫの立ち上がりエッジに／ＲＡＳ端子が
ハイレベルで、／ＣＡＳ端子がローレベル、／ＷＥ端子
がハイレベルの１クロックのタイミングをＣＡＳ読み出
しタイミングと呼ぶ。
【００５４】前記内部カラムアドレスストローブ信号Ｃ
ＡＳはハイレベルに、前記内部ライトイネーブル信号Ｗ
Ｅはローレベルになり、第３のＮＡＮＤ素子３８の出力
がローレベルとなる。内部クロックＣＬＫＣの立ち上が
りエッジで第５のＤフリップフロップ３００および第６
のＤフリップフロップ３０１のＤ端子のデータが取り込
まれ、それぞれＮＱ端子にハイレベルが出力される。第
５のＤフリップフロップ３００の出力はワンショット回
路３０２に入力され、読み出し制御信号ＲＥＮは、前記
ワンショット回路３０２で決まる時間τ３のワンショッ
トパルスとなる。第６のＤフリップフロップ３０１の出
力である読み出し動作フラグＲＥＮＦはハイレベルとな
る。
ＡＳはハイレベルに、前記内部ライトイネーブル信号Ｗ
Ｅはローレベルになり、第３のＮＡＮＤ素子３８の出力
がローレベルとなる。内部クロックＣＬＫＣの立ち上が
りエッジで第５のＤフリップフロップ３００および第６
のＤフリップフロップ３０１のＤ端子のデータが取り込
まれ、それぞれＮＱ端子にハイレベルが出力される。第
５のＤフリップフロップ３００の出力はワンショット回
路３０２に入力され、読み出し制御信号ＲＥＮは、前記
ワンショット回路３０２で決まる時間τ３のワンショッ
トパルスとなる。第６のＤフリップフロップ３０１の出
力である読み出し動作フラグＲＥＮＦはハイレベルとな
る。
【００５５】読み出し制御信号ＲＥＮがハイレベルにさ
れると、第４のＮＯＲ素子５２０の出力はローレベル、
第４のＮＡＮＤ素子の出力はハイレベルになり、前記カ
ラム動作フラグＹＥＮ、メインデータ線プリチャージ信
号／ＰＲＭ、カラム接続イネーブル信号ＹＰＡＥＮがハ
イレベルとなる。メインデータ線プリチャージ信号／Ｐ
ＲＭがハイレベルにされると、メインデータ線プリチャ
ージ回路７６が非活性とされ、リードアンプとセンスア
ンプを接続するメインデータ線ＭＢＬのプリチャージが
解除される。またカラム接続イネーブル信号ＹＰＡＥＮ
がハイレベルにされると、カラムアドレスラッチ１６の
出力するカラムアドレス信号ＣＡに基づいて所定のリー
ドアンプ７２と所定のメインデータ線ＭＢＬが接続され
る。
れると、第４のＮＯＲ素子５２０の出力はローレベル、
第４のＮＡＮＤ素子の出力はハイレベルになり、前記カ
ラム動作フラグＹＥＮ、メインデータ線プリチャージ信
号／ＰＲＭ、カラム接続イネーブル信号ＹＰＡＥＮがハ
イレベルとなる。メインデータ線プリチャージ信号／Ｐ
ＲＭがハイレベルにされると、メインデータ線プリチャ
ージ回路７６が非活性とされ、リードアンプとセンスア
ンプを接続するメインデータ線ＭＢＬのプリチャージが
解除される。またカラム接続イネーブル信号ＹＰＡＥＮ
がハイレベルにされると、カラムアドレスラッチ１６の
出力するカラムアドレス信号ＣＡに基づいて所定のリー
ドアンプ７２と所定のメインデータ線ＭＢＬが接続され
る。
【００５６】一方、読み出し制御信号ＲＥＮに接続され
る第３のワンショット回路５６の出力により第２のＳＲ
フリップフロップ５７はセットされ、ハイレベルを出力
する。よって第２のＮＯＲ素子５８からセンスアンプ選
択イネーブル信号／ＭＢＴＥＮがローレベルになる。
る第３のワンショット回路５６の出力により第２のＳＲ
フリップフロップ５７はセットされ、ハイレベルを出力
する。よって第２のＮＯＲ素子５８からセンスアンプ選
択イネーブル信号／ＭＢＴＥＮがローレベルになる。
【００５７】このセンスアンプ選択イネーブル信号／Ｍ
ＢＴＥＮがローレベルにされると、選択された所定のメ
インデータ線ＭＢＬと所定のセンスアンプの接続が行わ
れる。接続が行われると、活性化されている各センスア
ンプから各メインデータ線ＭＢＬに電位差が発生する。
前記センスアンプ選択イネーブル信号／ＭＢＴＥＮはセ
ンスアンプ列１２内を通過し、所定のセンスアンプとメ
インデータ線ＭＢＬの接続を行った後、再びカラム制御
回路１０３に戻る。
ＢＴＥＮがローレベルにされると、選択された所定のメ
インデータ線ＭＢＬと所定のセンスアンプの接続が行わ
れる。接続が行われると、活性化されている各センスア
ンプから各メインデータ線ＭＢＬに電位差が発生する。
前記センスアンプ選択イネーブル信号／ＭＢＴＥＮはセ
ンスアンプ列１２内を通過し、所定のセンスアンプとメ
インデータ線ＭＢＬの接続を行った後、再びカラム制御
回路１０３に戻る。
【００５８】戻ったセンスアンプ選択イネーブル信号／
ＭＢＴＥＮにより第３のＳＲフリップフロップ５０１が
セットされ、ハイレベルが出力される。これを受け第９
の遅延素子５１２で決まる遅延時間の後にリードアンプ
活性信号／ＭＳＥがハイレベルにされる。この第９の遅
延素子５１２の遅延時間は、各センスアンプのデータが
各メインデータ線ＭＢＬにリードアンプで読み出し可能
な電位まで読み出される期間に決められる。
ＭＢＴＥＮにより第３のＳＲフリップフロップ５０１が
セットされ、ハイレベルが出力される。これを受け第９
の遅延素子５１２で決まる遅延時間の後にリードアンプ
活性信号／ＭＳＥがハイレベルにされる。この第９の遅
延素子５１２の遅延時間は、各センスアンプのデータが
各メインデータ線ＭＢＬにリードアンプで読み出し可能
な電位まで読み出される期間に決められる。
【００５９】リードアンプ活性信号／ＭＳＥがハイレベ
ルにされ、前記リード・ライトアンプ・カラムデコーダ
列１５内のリードアンプ７２が活性化されデータが読み
出される。リードアンプ活性信号／ＭＳＥはリード・ラ
イトアンプ・カラムデコーダ列１５内を通過し、全リー
ドアンプを活性化した後にカラム制御回路１０３に戻
る。
ルにされ、前記リード・ライトアンプ・カラムデコーダ
列１５内のリードアンプ７２が活性化されデータが読み
出される。リードアンプ活性信号／ＭＳＥはリード・ラ
イトアンプ・カラムデコーダ列１５内を通過し、全リー
ドアンプを活性化した後にカラム制御回路１０３に戻
る。
【００６０】また第３のＳＲフリップフロップ５０１が
セットされると、出力データラッチ信号ＤＬＣＨ１がロ
ーレベルにされ、は前記第２群のデータラッチ回路７４
のラッチが解除され、データスルーの状態となる。出力
データラッチ信号ＤＬＣＨＡはこの時点ではローレベル
にあるので、前記第１群のデータラッチ回路７３はスル
ーの状態にあり、リードアンプのデータを出力してい
る。このデータを受ける前記第２群のデータラッチ回路
７４はラッチが解除され、内部ＤＯを介してデータ出力
回路１７に読み出しデータが出力される。ここで出力イ
ネーブル信号ＯＥがハイレベルにされるとデータ出力端
子ＤＯにデータが出力される。
セットされると、出力データラッチ信号ＤＬＣＨ１がロ
ーレベルにされ、は前記第２群のデータラッチ回路７４
のラッチが解除され、データスルーの状態となる。出力
データラッチ信号ＤＬＣＨＡはこの時点ではローレベル
にあるので、前記第１群のデータラッチ回路７３はスル
ーの状態にあり、リードアンプのデータを出力してい
る。このデータを受ける前記第２群のデータラッチ回路
７４はラッチが解除され、内部ＤＯを介してデータ出力
回路１７に読み出しデータが出力される。ここで出力イ
ネーブル信号ＯＥがハイレベルにされるとデータ出力端
子ＤＯにデータが出力される。
【００６１】カラム制御回路１０３に戻ったリードアン
プ活性信号／ＭＳＥから第１０の遅延素子５１５で決ま
る期間の後に、出力データラッチ信号ＤＬＣＨＡはハイ
レベルにされ、リードアンプのデータが前記第１群のデ
ータラッチ回路７３にラッチされる。出力データラッチ
信号ＤＬＣＨＡは、リード・ライトアンプ・カラムデコ
ーダ列１５内を通過し、前記第１群のデータラッチ回路
７３の全データラッチ回路をラッチ状態にした後にカラ
ム制御回路１０３に戻る。
プ活性信号／ＭＳＥから第１０の遅延素子５１５で決ま
る期間の後に、出力データラッチ信号ＤＬＣＨＡはハイ
レベルにされ、リードアンプのデータが前記第１群のデ
ータラッチ回路７３にラッチされる。出力データラッチ
信号ＤＬＣＨＡは、リード・ライトアンプ・カラムデコ
ーダ列１５内を通過し、前記第１群のデータラッチ回路
７３の全データラッチ回路をラッチ状態にした後にカラ
ム制御回路１０３に戻る。
【００６２】カラム制御回路１０３に戻った出力データ
ラッチ信号ＤＬＣＨＡにより出力データラッチ信号ＤＬ
ＣＨ１がハイレベルにされる。前記第１群のデータラッ
チ回路７３のラッチしたデータが前記第２群のデータラ
ッチ回路７４にラッチされ、出力データが保持される。
出力データラッチ信号ＤＬＣＨ１は、リード・ライトア
ンプ・カラムデコーダ列１５内を通過し、前記第２群の
データラッチ回路７４の全データラッチ回路をラッチ状
態にした後にカラム制御回路１０３に戻る。
ラッチ信号ＤＬＣＨＡにより出力データラッチ信号ＤＬ
ＣＨ１がハイレベルにされる。前記第１群のデータラッ
チ回路７３のラッチしたデータが前記第２群のデータラ
ッチ回路７４にラッチされ、出力データが保持される。
出力データラッチ信号ＤＬＣＨ１は、リード・ライトア
ンプ・カラムデコーダ列１５内を通過し、前記第２群の
データラッチ回路７４の全データラッチ回路をラッチ状
態にした後にカラム制御回路１０３に戻る。
【００６３】出力データラッチ信号ＤＬＣＨ１がカラム
制御回路１０３に戻った時点でカラム動作が終了し、前
記第１３のインバーター素子５１９、第４のＮＯＲ素子
５２０及び第４のＮＡＮＤ素子５２２より前記カラム動
作フラグＹＥＮ、メインデータ線プリチャージ信号／Ｐ
ＲＭ、カラム接続イネーブル信号ＹＰＡＥＮがローレベ
ルとなる。これを受けメインデータ線プリチャージ回路
７６が活性化されてリードアンプとセンスアンプを接続
するメインデータ線ＭＢＬのプリチャージが開始され、
またリードアンプとセンスアンプの選択が解除される。
前記カラム動作フラグＹＥＮがハイレベルにされると、
前記第２の遅延素子２６で決まる時間τ４の後に前記第
１のＮＯＲ素子２８の出力に前記第３の遅延素子２９で
決まる期間ハイレベルのパルス信号が出力される。この
信号は前記第１のＤフリップフロップ２３のリセット端
子に接続されているため前記内部動作タイミング制御ク
ロックＩＲＡＳがローレベルにされる。
制御回路１０３に戻った時点でカラム動作が終了し、前
記第１３のインバーター素子５１９、第４のＮＯＲ素子
５２０及び第４のＮＡＮＤ素子５２２より前記カラム動
作フラグＹＥＮ、メインデータ線プリチャージ信号／Ｐ
ＲＭ、カラム接続イネーブル信号ＹＰＡＥＮがローレベ
ルとなる。これを受けメインデータ線プリチャージ回路
７６が活性化されてリードアンプとセンスアンプを接続
するメインデータ線ＭＢＬのプリチャージが開始され、
またリードアンプとセンスアンプの選択が解除される。
前記カラム動作フラグＹＥＮがハイレベルにされると、
前記第２の遅延素子２６で決まる時間τ４の後に前記第
１のＮＯＲ素子２８の出力に前記第３の遅延素子２９で
決まる期間ハイレベルのパルス信号が出力される。この
信号は前記第１のＤフリップフロップ２３のリセット端
子に接続されているため前記内部動作タイミング制御ク
ロックＩＲＡＳがローレベルにされる。
【００６４】この前記内部動作タイミング制御クロック
ＩＲＡＳがローレベルにされると次のようにロウ動作が
終了する。まず第４のＳＲフリップフロップ６６のＳ端
子が第１２の遅延素子６３で決まる期間τ５の後にハイ
レベルとなり、第４のＳＲフリップフロップ６６のＱ端
子はハイレベルになる。よってワード線ブロック活性化
信号ＸＢＫがローレベルとなり、ワード線ＷＬがローレ
ベルにされメモリセルへの再書き込み動作が終了する。
またセンスアンプ起動信号ＳＥはローレベルになりセン
スアンプが非活性となる。またビット線プリチャージ信
号ＥＱＰＲはハイレベルとなり、ビット線対ＢＬ、／Ｂ
Ｌがプリチャージ状態にされ、次の動作の準備が行われ
る。
ＩＲＡＳがローレベルにされると次のようにロウ動作が
終了する。まず第４のＳＲフリップフロップ６６のＳ端
子が第１２の遅延素子６３で決まる期間τ５の後にハイ
レベルとなり、第４のＳＲフリップフロップ６６のＱ端
子はハイレベルになる。よってワード線ブロック活性化
信号ＸＢＫがローレベルとなり、ワード線ＷＬがローレ
ベルにされメモリセルへの再書き込み動作が終了する。
またセンスアンプ起動信号ＳＥはローレベルになりセン
スアンプが非活性となる。またビット線プリチャージ信
号ＥＱＰＲはハイレベルとなり、ビット線対ＢＬ、／Ｂ
Ｌがプリチャージ状態にされ、次の動作の準備が行われ
る。
【００６５】次のクロックの立ち上がりエッジで読み出
し動作フラグＲＥＮＦがローレベルにされる。次に書き
込み動作について図１〜図９を参照しながら説明する。
読み出し動作と同様にクロックＣＬＫの立ち上がりエッ
ジに／ＲＡＳ端子がローレベルで、／ＣＡＳ端子がハイ
レベルのＲＡＳタイミングを入力し、ワード線ＷＬの選
択等ロウアドレスの選択を行う。このタイミングは前記
の読み出し動作の場合と同様であるので略す。
し動作フラグＲＥＮＦがローレベルにされる。次に書き
込み動作について図１〜図９を参照しながら説明する。
読み出し動作と同様にクロックＣＬＫの立ち上がりエッ
ジに／ＲＡＳ端子がローレベルで、／ＣＡＳ端子がハイ
レベルのＲＡＳタイミングを入力し、ワード線ＷＬの選
択等ロウアドレスの選択を行う。このタイミングは前記
の読み出し動作の場合と同様であるので略す。
【００６６】次に図９に示すように次のクロックＣＬＫ
の立ち上がりエッジまでに／ＲＡＳ端子はハイレベル
に、／ＣＡＳ端子をローレベルにされる。／ＷＥ端子は
書き込み動作の際はローレベルにされる。これによりカ
ラム動作が行われる。このクロックＣＬＫの立ち上がり
エッジに／ＲＡＳ端子がハイレベルで、／ＣＡＳ端子が
ローレベル、／ＷＥ端子がローレベルの１クロックのタ
イミングをＣＡＳ書き込みタイミングと呼ぶ。
の立ち上がりエッジまでに／ＲＡＳ端子はハイレベル
に、／ＣＡＳ端子をローレベルにされる。／ＷＥ端子は
書き込み動作の際はローレベルにされる。これによりカ
ラム動作が行われる。このクロックＣＬＫの立ち上がり
エッジに／ＲＡＳ端子がハイレベルで、／ＣＡＳ端子が
ローレベル、／ＷＥ端子がローレベルの１クロックのタ
イミングをＣＡＳ書き込みタイミングと呼ぶ。
【００６７】前記内部カラムアドレスストローブ信号Ｃ
ＡＳ及び前記内部ライトイネーブル信号ＷＥはハイレベ
ルにになり、第２のＮＡＮＤ素子３５の出力がローレベ
ルとなる。内部クロックＣＬＫＣの立ち上がりエッジで
第３のＤフリップフロップ３６および第４のＤフリップ
フロップ３７のＤ端子のデータが取り込まれ、それぞれ
ＮＱ端子にハイレベルが出力される。第３のＤフリップ
フロップ３６の出力はワンショット回路３０３に入力さ
れ、書き込み制御信号ＷＥＮは、前記ワンショット回路
３０３で決まる時間τ６のワンショットパルスとなる。
第４のＤフリップフロップ３７の出力である書き込み動
作フラグＷＥＮＦはハイレベルとなる。
ＡＳ及び前記内部ライトイネーブル信号ＷＥはハイレベ
ルにになり、第２のＮＡＮＤ素子３５の出力がローレベ
ルとなる。内部クロックＣＬＫＣの立ち上がりエッジで
第３のＤフリップフロップ３６および第４のＤフリップ
フロップ３７のＤ端子のデータが取り込まれ、それぞれ
ＮＱ端子にハイレベルが出力される。第３のＤフリップ
フロップ３６の出力はワンショット回路３０３に入力さ
れ、書き込み制御信号ＷＥＮは、前記ワンショット回路
３０３で決まる時間τ６のワンショットパルスとなる。
第４のＤフリップフロップ３７の出力である書き込み動
作フラグＷＥＮＦはハイレベルとなる。
【００６８】書き込み制御信号ＷＥＮがハイレベルにさ
れると、第４のＳＲフリップフロップ５０３がセットさ
れ、前記第４のＮＡＮＤ素子５２２の出力がハイレベル
となり、前記カラム動作フラグＹＥＮ、メインデータ線
プリチャージ信号／ＰＲＭ、カラム接続イネーブル信号
ＹＰＡＥＮがハイレベルとなる。また前記書き込み動作
フラグＷＥＮＦもハイレベルとなるためライトアンプ活
性信号ＷＥＣＯＮもまたハイレベルとなる。
れると、第４のＳＲフリップフロップ５０３がセットさ
れ、前記第４のＮＡＮＤ素子５２２の出力がハイレベル
となり、前記カラム動作フラグＹＥＮ、メインデータ線
プリチャージ信号／ＰＲＭ、カラム接続イネーブル信号
ＹＰＡＥＮがハイレベルとなる。また前記書き込み動作
フラグＷＥＮＦもハイレベルとなるためライトアンプ活
性信号ＷＥＣＯＮもまたハイレベルとなる。
【００６９】メインデータ線プリチャージ信号／ＰＲＭ
がハイレベルにされると、メインデータ線プリチャージ
回路７６が非活性とされ、ライトアンプとセンスアンプ
を接続するメインデータ線ＭＢＬのプリチャージが解除
される。またカラム接続イネーブル信号ＹＰＡＥＮがハ
イレベルにされると、カラムデコーダ７１によりカラム
アドレスラッチ１６の出力するカラムアドレス信号ＣＡ
に基づいて所定のライトアンプ７５と所定のメインデー
タ線ＭＢＬが選択される。
がハイレベルにされると、メインデータ線プリチャージ
回路７６が非活性とされ、ライトアンプとセンスアンプ
を接続するメインデータ線ＭＢＬのプリチャージが解除
される。またカラム接続イネーブル信号ＹＰＡＥＮがハ
イレベルにされると、カラムデコーダ７１によりカラム
アドレスラッチ１６の出力するカラムアドレス信号ＣＡ
に基づいて所定のライトアンプ７５と所定のメインデー
タ線ＭＢＬが選択される。
【００７０】またカラムアドレス信号ＣＡＤＤによって
決まる前記リード・ライトアンプ・カラムデコーダ列１
５内の所定のライトアンプ７５が活性化され、前記デー
タ入力信号ＤＩにのデータが所定のライトアンプ７５に
接続される所定のメインデータ線ＭＢＬに出力される。
決まる前記リード・ライトアンプ・カラムデコーダ列１
５内の所定のライトアンプ７５が活性化され、前記デー
タ入力信号ＤＩにのデータが所定のライトアンプ７５に
接続される所定のメインデータ線ＭＢＬに出力される。
【００７１】また書き込み制御信号ＷＥＮがハイレベル
にされると、第６の遅延素子５０で決まる時間τ７の後
に前記第１のＳＲフリップフロップ５１がセットされ、
Ｑ端子にはハイレベルが出力される。これを受け前記セ
ンスアンプ選択イネーブル信号／ＭＢＴＥＮがハイレベ
ルにされ、メインデータ線ＭＢＬと、センスアンプ群と
が接続される。ここで前記第６の遅延素子５０の遅延時
間は活性化された所定のライトアンプ７５のデータが十
分にメインデータ線ＭＢＬに出力されるまでの期間とす
る。
にされると、第６の遅延素子５０で決まる時間τ７の後
に前記第１のＳＲフリップフロップ５１がセットされ、
Ｑ端子にはハイレベルが出力される。これを受け前記セ
ンスアンプ選択イネーブル信号／ＭＢＴＥＮがハイレベ
ルにされ、メインデータ線ＭＢＬと、センスアンプ群と
が接続される。ここで前記第６の遅延素子５０の遅延時
間は活性化された所定のライトアンプ７５のデータが十
分にメインデータ線ＭＢＬに出力されるまでの期間とす
る。
【００７２】前記センスアンプ選択イネーブル信号／Ｍ
ＢＴＥＮはセンスアンプ列１２内を通過し、所定のセン
スアンプとメインデータ線ＭＢＬの接続を行った後、再
びカラム制御回路１０３に戻る。
ＢＴＥＮはセンスアンプ列１２内を通過し、所定のセン
スアンプとメインデータ線ＭＢＬの接続を行った後、再
びカラム制御回路１０３に戻る。
【００７３】戻された前記センスアンプ選択イネーブル
信号／ＭＢＴＥＮにより前記第１のＳＲフリップフロッ
プ５１及び第４のＳＲフリップフロップ５０３がリセッ
トされる。リセットされた後、前記第７の遅延素子５２
及び第８の遅延素子５４で決まる時間の後に前記第３の
ＯＲ素子５５の出力がローレベルとなる。これを受け前
記センスアンプ選択イネーブル信号／ＭＢＴＥＮがハイ
レベルとなる。
信号／ＭＢＴＥＮにより前記第１のＳＲフリップフロッ
プ５１及び第４のＳＲフリップフロップ５０３がリセッ
トされる。リセットされた後、前記第７の遅延素子５２
及び第８の遅延素子５４で決まる時間の後に前記第３の
ＯＲ素子５５の出力がローレベルとなる。これを受け前
記センスアンプ選択イネーブル信号／ＭＢＴＥＮがハイ
レベルとなる。
【００７４】これを受けて前記第５のＡＮＤ素子５０５
の出力がローレベルとなり、前記第３のＮＯＲ素子５０
４の出力がハイレベルとなり前記カラム動作フラグＹＥ
Ｎ、メインデータ線プリチャージ信号／ＰＲＭ、カラム
接続イネーブル信号ＹＰＡＥＮ、ライトアンプ活性信号
ＷＥＣＯＮがローレベルとなる。これを受けライトアン
プ７５とセンスアンプを接続するメインデータ線ＭＢＬ
のプリチャージが開始され、ライトアンプとセンスアン
プの選択が解除され、さらにライトアンプ７５が非活性
となり、カラム動作が終了する。
の出力がローレベルとなり、前記第３のＮＯＲ素子５０
４の出力がハイレベルとなり前記カラム動作フラグＹＥ
Ｎ、メインデータ線プリチャージ信号／ＰＲＭ、カラム
接続イネーブル信号ＹＰＡＥＮ、ライトアンプ活性信号
ＷＥＣＯＮがローレベルとなる。これを受けライトアン
プ７５とセンスアンプを接続するメインデータ線ＭＢＬ
のプリチャージが開始され、ライトアンプとセンスアン
プの選択が解除され、さらにライトアンプ７５が非活性
となり、カラム動作が終了する。
【００７５】前記カラム動作フラグＹＥＮがハイレベル
にされると、前記第２の遅延素子２６で決まる時間の後
に前記第１のＮＯＲ素子２８の出力に前記第３の遅延素
子２９で決まる期間τ４の後にハイレベルのパルス信号
が出力される。この信号は前記第１のＤフリップフロッ
プ２３のリセット端子に接続されているため前記内部動
作タイミング制御クロックＩＲＡＳがローレベルにされ
る。
にされると、前記第２の遅延素子２６で決まる時間の後
に前記第１のＮＯＲ素子２８の出力に前記第３の遅延素
子２９で決まる期間τ４の後にハイレベルのパルス信号
が出力される。この信号は前記第１のＤフリップフロッ
プ２３のリセット端子に接続されているため前記内部動
作タイミング制御クロックＩＲＡＳがローレベルにされ
る。
【００７６】この前記内部動作タイミング制御クロック
ＩＲＡＳがローレベルにされると次のようにロウ動作が
終了する。まず第４のＳＲフリップフロップ６６のＳ端
子が第１２の遅延素子６３で決まる期間τ５の後にハイ
レベルとなり、第４のＳＲフリップフロップ６６のＱ端
子はハイレベルになる。よってワード線ブロック活性化
信号ＸＢＫがローレベルとなり、ワード線ＷＬがローレ
ベルにされメモリセルへの再書き込み動作が終了する。
またセンスアンプ起動信号ＳＥはローレベルになりセン
スアンプが非活性となる。またビット線プリチャージ信
号ＥＱＰＲはハイレベルとなり、ビット線対ＢＬ、／Ｂ
Ｌがプリチャージ状態にされ、次の動作の準備が行われ
る。
ＩＲＡＳがローレベルにされると次のようにロウ動作が
終了する。まず第４のＳＲフリップフロップ６６のＳ端
子が第１２の遅延素子６３で決まる期間τ５の後にハイ
レベルとなり、第４のＳＲフリップフロップ６６のＱ端
子はハイレベルになる。よってワード線ブロック活性化
信号ＸＢＫがローレベルとなり、ワード線ＷＬがローレ
ベルにされメモリセルへの再書き込み動作が終了する。
またセンスアンプ起動信号ＳＥはローレベルになりセン
スアンプが非活性となる。またビット線プリチャージ信
号ＥＱＰＲはハイレベルとなり、ビット線対ＢＬ、／Ｂ
Ｌがプリチャージ状態にされ、次の動作の準備が行われ
る。
【００７７】一方ページモードを実現するためには、Ｃ
ＡＳ読み出しタイミングまたはＣＡＳ書き込みタイミン
グの際に／ＲＡＳ端子をローレベルに保持すれは、前記
第１のＤフリップフロップ２３がリセットされず、前記
内部動作タイミング制御クロックＩＲＡＳがローレベル
にされることなく、よってセンスアンプ活性信号ＳＥは
ハイレベルに保持され、ワード線ブロック活性化信号Ｘ
ＢＫはハイレベルに保持され、ワード線ＷＬは選択状態
に保持される。連続したＣＡＳ読み出しタイミングまた
はＣＡＳ書き込みタイミングを行うことが可能となり、
ページモードを実現することができる。
ＡＳ読み出しタイミングまたはＣＡＳ書き込みタイミン
グの際に／ＲＡＳ端子をローレベルに保持すれは、前記
第１のＤフリップフロップ２３がリセットされず、前記
内部動作タイミング制御クロックＩＲＡＳがローレベル
にされることなく、よってセンスアンプ活性信号ＳＥは
ハイレベルに保持され、ワード線ブロック活性化信号Ｘ
ＢＫはハイレベルに保持され、ワード線ＷＬは選択状態
に保持される。連続したＣＡＳ読み出しタイミングまた
はＣＡＳ書き込みタイミングを行うことが可能となり、
ページモードを実現することができる。
【００７８】以上説明したように、本実施形態による
と、クロック信号ＣＬＫの第１の立ち上がりエッジでロ
ウアドレス信号ＲＡＤＤをラッチするとともに、第２の
立ち上がりエッジでカラムアドレス信号ＣＡＤＤをラッ
チすることにより、ＤＲＡＭ装置の読み出し動作及び書
き込み動作を行うことができる。
と、クロック信号ＣＬＫの第１の立ち上がりエッジでロ
ウアドレス信号ＲＡＤＤをラッチするとともに、第２の
立ち上がりエッジでカラムアドレス信号ＣＡＤＤをラッ
チすることにより、ＤＲＡＭ装置の読み出し動作及び書
き込み動作を行うことができる。
【００７９】また、クロック信号ＣＬＫの第１の立ち上
がりエッジから、第１の遅延素子２４により決まる所定
の遅延時間後に内部動作タイミング制御クロックＩＲＡ
Ｓをハイレベルにすることにより、ビット線対ＢＬ、／
ＢＬがプリチャージされるマージンを得ている。
がりエッジから、第１の遅延素子２４により決まる所定
の遅延時間後に内部動作タイミング制御クロックＩＲＡ
Ｓをハイレベルにすることにより、ビット線対ＢＬ、／
ＢＬがプリチャージされるマージンを得ている。
【００８０】また、クロック信号ＣＬＫの第２の立ち上
がりエッジで、カラム動作が開始される際にカラム動作
フラグＹＥＮがハイレベルにされる。そして、読み出し
動作の際には、センスアンプとメインデータ線の接続か
らメインアンプの活性までの期間、及びメインアンプの
活性からデータラッチまでの期間、データラッチの終了
からカラム動作フラグＹＥＮを立ち下げるまでの期間
は、制御する信号をカラム制御回路１０３に再び返すこ
とで各動作のタイミング関係を規定している。また書き
込み動作の際には、ライトアンプ活性化からセンスアン
プとメインデータ線を接続するまでの期間を第６の遅延
素子５０で決まる期間を規定し、メインデータ線の接続
からカラム動作フラグＹＥＮを立ち下げるまでの期間は
制御する信号をカラム制御回路１０３に再び返すことで
規定している。このカラム動作を規定するカラム動作フ
ラグＹＥＮの立ち下がりより内部動作タイミング制御ク
ロックＩＲＡＳがローレベルにされ、ロウ動作が終了さ
れ、ビット線対ＢＬ、／ＢＬをプリチャージするタイミ
ングを得ている。
がりエッジで、カラム動作が開始される際にカラム動作
フラグＹＥＮがハイレベルにされる。そして、読み出し
動作の際には、センスアンプとメインデータ線の接続か
らメインアンプの活性までの期間、及びメインアンプの
活性からデータラッチまでの期間、データラッチの終了
からカラム動作フラグＹＥＮを立ち下げるまでの期間
は、制御する信号をカラム制御回路１０３に再び返すこ
とで各動作のタイミング関係を規定している。また書き
込み動作の際には、ライトアンプ活性化からセンスアン
プとメインデータ線を接続するまでの期間を第６の遅延
素子５０で決まる期間を規定し、メインデータ線の接続
からカラム動作フラグＹＥＮを立ち下げるまでの期間は
制御する信号をカラム制御回路１０３に再び返すことで
規定している。このカラム動作を規定するカラム動作フ
ラグＹＥＮの立ち下がりより内部動作タイミング制御ク
ロックＩＲＡＳがローレベルにされ、ロウ動作が終了さ
れ、ビット線対ＢＬ、／ＢＬをプリチャージするタイミ
ングを得ている。
【００８１】さらにクロック信号ＣＬＫの第２の立ち上
がりエッジで／ＲＡＳ端子をローレベルに保持すること
でカラム動作フラグＹＥＮが立ち下がった場合でも内部
動作タイミング制御クロックＩＲＡＳがローレベルにさ
れない構成とすることで、ページモード動作を実現して
いる。
がりエッジで／ＲＡＳ端子をローレベルに保持すること
でカラム動作フラグＹＥＮが立ち下がった場合でも内部
動作タイミング制御クロックＩＲＡＳがローレベルにさ
れない構成とすることで、ページモード動作を実現して
いる。
【００８２】従って、本実施例による半導体記憶装置
は、２クロックの動作で読み出し動作及び書き込み動作
を完結することが出来る。よってシステム全体のクロッ
ク周波数を下げてもデータ転送レートを落とすことがな
い。システムのクロック周波数を下げることでシステム
設計が容易となり、消費電流も抑えることが出来る。
は、２クロックの動作で読み出し動作及び書き込み動作
を完結することが出来る。よってシステム全体のクロッ
ク周波数を下げてもデータ転送レートを落とすことがな
い。システムのクロック周波数を下げることでシステム
設計が容易となり、消費電流も抑えることが出来る。
【００８３】図１０は本発明の第２の実施形態における
タイミング制御回路１００の回路図である。 図１０内
の記号２１〜３０で示される素子群は構成・接続状態が
図２の構成と同様であるので説明は省略する。図２の構
成と異なるのは、図１０には図２の回路に対して、第７
のＤフリップフロップ１０００、第１のフューズ素子１
００１、第２のフューズ素子１００２が設けられている
点である。
タイミング制御回路１００の回路図である。 図１０内
の記号２１〜３０で示される素子群は構成・接続状態が
図２の構成と同様であるので説明は省略する。図２の構
成と異なるのは、図１０には図２の回路に対して、第７
のＤフリップフロップ１０００、第１のフューズ素子１
００１、第２のフューズ素子１００２が設けられている
点である。
【００８４】第２のＡＮＤ素子２５の出力は第２のフュ
ーズ素子１００２を介して内部動作タイミング制御クロ
ックＩＲＡＳに接続される。第７のＤフリップフロップ
１０００はクロック同期式のＤフリップフロップで、入
力は第１のインバーター素子２１の出力に、クロック端
子は内部クロック信号ＣＬＫＣに、出力は第１のフュー
ズ素子１００１に接続される。第１のフューズ素子１０
０１の他方の端子は内部動作タイミング制御クロックＩ
ＲＡＳに接続される。
ーズ素子１００２を介して内部動作タイミング制御クロ
ックＩＲＡＳに接続される。第７のＤフリップフロップ
１０００はクロック同期式のＤフリップフロップで、入
力は第１のインバーター素子２１の出力に、クロック端
子は内部クロック信号ＣＬＫＣに、出力は第１のフュー
ズ素子１００１に接続される。第１のフューズ素子１０
０１の他方の端子は内部動作タイミング制御クロックＩ
ＲＡＳに接続される。
【００８５】第１のフューズ素子１００１及び第２のフ
ューズ素子１００２は冗長救済等のレーザーリペア工程
で必要に応じてどちらか一方が切断される。
ューズ素子１００２は冗長救済等のレーザーリペア工程
で必要に応じてどちらか一方が切断される。
【００８６】以上のように構成された半導体記憶装置に
ついてその動作を説明する。第２のフューズ素子１００
２を切断した際には、読み出し動作および書き込み動作
のタイミングは従来の実施例のタイミングを実現でき
る。／ＲＡＳ端子をローレベルにしてクロック端子ＣＬ
Ｋを立ち上げると、内部動作タイミング制御クロックＩ
ＲＡＳが即座にハイレベルにされ、センスアンプが活性
化される。／ＲＡＳ端子をハイレベルにしてクロック端
子ＣＬＫを立ち上げると、内部動作タイミング制御クロ
ックＩＲＡＳがローレベルにされ、ビット線プリチャー
ジ動作が開始される。
ついてその動作を説明する。第２のフューズ素子１００
２を切断した際には、読み出し動作および書き込み動作
のタイミングは従来の実施例のタイミングを実現でき
る。／ＲＡＳ端子をローレベルにしてクロック端子ＣＬ
Ｋを立ち上げると、内部動作タイミング制御クロックＩ
ＲＡＳが即座にハイレベルにされ、センスアンプが活性
化される。／ＲＡＳ端子をハイレベルにしてクロック端
子ＣＬＫを立ち上げると、内部動作タイミング制御クロ
ックＩＲＡＳがローレベルにされ、ビット線プリチャー
ジ動作が開始される。
【００８７】また、第１のフューズ素子１００１を切断
した際には、読み出し動作および書き込み動作のタイミ
ングは第１の実施例で示したような２つのクロックでの
動作を実現できる。
した際には、読み出し動作および書き込み動作のタイミ
ングは第１の実施例で示したような２つのクロックでの
動作を実現できる。
【００８８】以上の構成にすることにより、本発明によ
る半導体記憶装置の動作クロックの周波数を必要に応じ
て変更することが出来る。よって広い周波数のシステム
に対応した半導体記憶装置を提供することが出来る。
る半導体記憶装置の動作クロックの周波数を必要に応じ
て変更することが出来る。よって広い周波数のシステム
に対応した半導体記憶装置を提供することが出来る。
【００８９】なお、前記第１のフューズ素子１００１及
び第２のフューズ素子１００２は、半導体製造のリソグ
ラフィ工程で用いるマスクパターンを複数用意し、いず
れのマスクパターンを用いて形成するかで、前記第１の
フューズ素子１００１及び第２のフューズ素子１００２
のうちのいずれを接続するか、接続状態を規定すること
によって実現してもよい。
び第２のフューズ素子１００２は、半導体製造のリソグ
ラフィ工程で用いるマスクパターンを複数用意し、いず
れのマスクパターンを用いて形成するかで、前記第１の
フューズ素子１００１及び第２のフューズ素子１００２
のうちのいずれを接続するか、接続状態を規定すること
によって実現してもよい。
【００９０】なお、第１の実施形態において、クロック
の同期タイミングを立ち上がりの時点としたが、立ち下
がりの時点をクロックの同期タイミングとしてもよい。
の同期タイミングを立ち上がりの時点としたが、立ち下
がりの時点をクロックの同期タイミングとしてもよい。
【００９１】
【発明の効果】以上のように、本発明による半導体記憶
装置は、カラム動作が開始した際に立ち上がり、カラム
動作が終了した際に立ち下がる信号を設け、その信号が
立ち下がった時点から所定期間後に、ビット線のプリチ
ャージ動作を開始し、またロウ動作に関して遅延素子を
設け、ロウ動作の開始を遅らせることにより、ビット線
のプリチャージ動作の期間を実現し、２クロックでの通
常動作を行うことが出来る。データの読み出し、書き込
みに関して、必要なクロック数が少なくなることで、消
費する電力を抑えることが可能となる。よってデータ転
送レートを落とすことなく，低い周波数の動作が可能と
なる。
装置は、カラム動作が開始した際に立ち上がり、カラム
動作が終了した際に立ち下がる信号を設け、その信号が
立ち下がった時点から所定期間後に、ビット線のプリチ
ャージ動作を開始し、またロウ動作に関して遅延素子を
設け、ロウ動作の開始を遅らせることにより、ビット線
のプリチャージ動作の期間を実現し、２クロックでの通
常動作を行うことが出来る。データの読み出し、書き込
みに関して、必要なクロック数が少なくなることで、消
費する電力を抑えることが可能となる。よってデータ転
送レートを落とすことなく，低い周波数の動作が可能と
なる。
【００９２】また、周波数の低いクロックを用いること
で、本発明による半導体記憶装置を用いたシステムの設
計を容易にすることが可能となる。
で、本発明による半導体記憶装置を用いたシステムの設
計を容易にすることが可能となる。
【図１】本発明の一実施形態に係る半導体記憶装置を示
す機能ブロック図である。
す機能ブロック図である。
【図２】本発明の一実施形態に係る半導体記憶装置にお
けるタイミング制御回路を示す回路図である。
けるタイミング制御回路を示す回路図である。
【図３】本発明の一実施形態に係る半導体記憶装置にお
ける動作制御回路を示す回路図である。
ける動作制御回路を示す回路図である。
【図４】本発明の一実施形態に係る半導体記憶装置にお
けるワンショット回路を示す回路図である。
けるワンショット回路を示す回路図である。
【図５】本発明の一実施形態に係る半導体記憶装置にお
けるカラム制御回路を示す回路図である。
けるカラム制御回路を示す回路図である。
【図６】本発明の一実施形態に係る半導体記憶装置にお
けるロウ制御回路を示す回路図である。
けるロウ制御回路を示す回路図である。
【図７】本発明の一実施形態に係る半導体記憶装置にお
けるリード・ライトアンプ・カラムデコーダ列１５の内
部ブロック構成を示す。
けるリード・ライトアンプ・カラムデコーダ列１５の内
部ブロック構成を示す。
【図８】本発明の一実施形態に係る半導体記憶装置にお
ける書き込み・読み出し・ページモード動作を示すタイ
ミング図である。
ける書き込み・読み出し・ページモード動作を示すタイ
ミング図である。
【図９】本発明の一実施形態に係る半導体記憶装置にお
ける書き込み・読み出し動作時の内部タイミング図であ
る。
ける書き込み・読み出し動作時の内部タイミング図であ
る。
【図１０】本発明の第２の実施形態に係る半導体記憶装
置におけるタイミング制御回路を示す回路図である。
置におけるタイミング制御回路を示す回路図である。
【図１１】従来の半導体記憶装置の書き込み動作及び読
み出し動作を示すタイミング図である。
み出し動作を示すタイミング図である。
１１ メモリセルアレイ １２ センスアンプ列 １３ カラムデコーダー列 １４ ロウアドレスラッチ回路 １５ リード・ライトアンプ・カラムデコーダー列 １６ カラムアドレスラッチ回路 １７ データ出力回路 １８ データ入力回路 １９ コマンド入力回路 １００ タイミング制御回路 １０１ 動作制御回路 １０２ ロウ制御回路 １０３ カラム制御回路 ２１ 第１のインバーター素子 ２２ 第１のＡＮＤ素子 ２３ 第１のＤフリップフロップ ２４ 第１の遅延素子 ２５ 第２のＡＮＤ素子 ２６ 第２の遅延素子 ２７ 第２のインバーター素子 ２８ 第１のＮＯＲ素子 ２９ 第３の遅延素子 ３０ 第２のＤフリップフロップ ３１ 第４の遅延素子 ３２ 第３のインバーター素子 ３３ 第１のＯＲ素子 ３４ 第１のＮＡＮＤ素子 ３５ 第２のＮＡＮＤ素子 ３６ 第３のＤフリップフロップ ３７ 第４のＤフリップフロップ ３８ 第３のＮＡＮＤ素子 ３９ 第４のインバーター素子 ３００ 第５のＤフリップフロップ ３０１ 第６のＤフリップフロップ ３０２ 第２のワンショット回路 ３０３ 第１のワンショット回路 ４１ 第５の遅延素子 ４２ 第５のインバーター素子 ４３ 第３のＡＮＤ素子 ５０ 第６の遅延素子 ５１ 第１のＳＲフリップフロップ ５２ 第７の遅延素子 ５３ 第２のＯＲ素子 ５４ 第８の遅延素子 ５５ 第３のＯＲ素子 ５６ 第３のワンショット回路 ５７ 第２のＳＲフリップフロップ ５８ 第２のＮＯＲ素子 ５９ 第６のインバーター素子 ５００ 第４のＯＲ素子 ５０１ 第３のＳＲフリップフロップ ５０２ 第７のインバーター素子 ５０３ 第４のＳＲフリップフロップ ５０４ 第３のＮＯＲ素子 ５０５ 第４のＡＮＤ素子 ５０６ 第８のインバーター素子 ５０７ バッファ素子 ５０８ バッファ素子 ５０９ バッファ素子 ５１０ 第５のＡＮＤ素子 ５１１ 第６のＡＮＤ素子 ５１２ 第９の遅延素子 ５１３ 第５のＯＲ素子 ５１４ 第１０のインバーター素子 ５１５ 第１０の遅延素子 ５１６ 第１１のインバーター素子 ５１７ 第６のＯＲ素子 ５１８ 第１２のインバーター素子 ５１９ 第１３のインバーター素子 ５２０ 第４のＮＯＲ素子 ５２１ 第７のＡＮＤ素子 ５２２ 第４のＮＡＮＤ素子 ５２３ 第９のインバーター素子 ６１ 第１１の遅延素子 ６２ 第５のＮＡＮＤ素子 ６３ 第１２の遅延素子 ６５ 第１５のインバーター素子 ６４ 第８のＡＮＤ素子 ６６ 第５のＳＲフリップフロップ ６７ 第１４のインバーター素子 １０００ 第７のＤフリップフロップ １００１ 第１のフューズ素子 １００２ 第２のフューズ素子 ＷＬ ワード線 ＢＬ、／ＢＬ ビット線対 ＲＡ 内部ロウアドレス信号 ＲＡＤＤ ロウアドレス信号 ＭＢＬ メインデータ線 ＣＡ 内部カラムアドレス信号 ＣＡＤＤ カラムアドレス信号 ＤＯ データ出力信号 ＤＩ データ入力信号 ＯＥ 出力イネーブル信号 ＣＬＫ 外部クロック信号 ＣＬＫＣ 内部クロック信号 ／ＲＡＳ 内部ロウアドレスストローブ信号 ＣＡＳ 内部カラムアドレスストローブ信号 ＷＥ 内部ライトイネーブル信号 ＩＲＡＳ 内部動作タイミング制御クロック ＲＥＮＦ 読み出し動作フラグ ＲＥＮ 読み出し制御信号 ＷＥＮＦ 書き込み動作フラグ ＷＥＮ 書き込み制御信号 ＮＷＲＥＮ 入力データ取り込みフラグ ＳＥ センスアンプ起動信号 ＥＱＰＲ ビット線プリチャージ信号 ＸＢＫ ワード線ブロック活性化信号 ＷＥＣＯＮ ライトアンプ活性化信号 ＤＬＣＨＡ、ＤＬＣＨ１ 出力データラッチ信号 ／ＭＳＥ リードアンプ活性化信号 ／ＰＲＭ メインデータ線プリチャージ信号 ＹＰＡＥＮ カラム接続イネーブル信号 ＹＥＮ カラム動作フラグ ＲＳＴＰ ＩＲＡＳリセット信号 ／ＭＢＴＥＮ センスアンプ選択イネーブル信号
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤本 知則 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5B024 AA01 BA07 BA09 BA21 BA23 CA07 CA15 CA27
Claims (7)
- 【請求項１】複数のメモリセルを有するメモリセルアレ
イと、外部からのロウアドレス信号により選択される複
数のワード線と、外部からのカラムアドレス信号により
選択的に活性化される複数のビット線と、前記複数のビ
ット線ごとに読み出されたデータを増幅するセンスアン
プとを備えた半導体記憶装置において、 クロック信号の第１のエッジをトリガにして、第１の制
御信号の活性化状態に対応して前記ロウアドレス信号を
ラッチするロウアドレスラッチ手段と、 前記第１の制御信号の活性化状態に対応して前記第１の
エッジから、内部回路動作で決まる所定期間経過後に前
記センスアンプを活性化するセンスアンプ活性化手段
と、 前記クロック信号の前記第１のエッジに後続する第２の
エッジをトリガにして、第２の制御信号の活性化状態に
応じて前記カラムアドレス信号をラッチするカラムアド
レスラッチ手段と、 前記第２の制御信号の活性化状態に応じて、前記第２の
エッジから、内部回路動作で決まる所定期間後に前記ビ
ット線に対してプリチャージを行うプリチャージ信号を
生成するプリチャージ信号生成手段とを具備したことを
特徴とする半導体記憶装置。 - 【請求項２】前記第１及び第２のエッジは前記クロック
信号が第１のレベルから第２のレベルに遷移するエッジ
であり、 前記クロック信号、前記第１及び第２の制御信号はそれ
ぞれ外部から入力され、 前記第２のエッジをトリガにして、前記メモリセルにデ
ータを書き込むか否かを制御する書き込み制御信号の状
態を判定し、判定結果が、第１の状態の場合には書き込
み動作を許可する一方、前記第１の状態と異なる第２の
状態の場合には読み出し動作を許可する制御手段を具備
したことを特徴とする請求項１に記載の半導体記憶装
置。 - 【請求項３】前記第２のエッジをトリガにして、前記第
１の制御信号の状態を判定し、判定結果が、第１の状態
の場合にはページモード動作を禁止し、前記第２のエッ
ジが含まれるクロックサイクルにおいて前記ビット線に
対するプリチャージを許可し、次の動作に備える一方、
前記第１の状態と異なる第２の状態の場合にはページモ
ード動作を許可し、前記第２のエッジが含まれるクロッ
クサイクルにおいて前記ビット線に対するプリチャージ
を禁止するタイミング制御手段を具備したことを特徴と
する請求項１に記載の半導体記憶装置。 - 【請求項４】前記第１及び第２のエッジは前記クロック
信号が第１のレベルから第２のレベルに遷移するエッジ
であり、 前記第２のエッジをトリガにして、第３の制御信号を第
１の状態に設定し、読み出し動作もしくは書き込み動作
が終了した際に前記第３の制御信号を前記第１の状態と
異なる第２の状態に設定する機能を有し、前記第３の制
御信号が第２の状態に設定された期間から所定期間後に
前記ビット線に対するプリチャージを開始するようにし
たことを特徴とする請求項１に記載の半導体記憶装置。 - 【請求項５】さらに、前記センスアンプとデータ入出力
回路の間に配設され、前記センスアンプのデータを読み
書きする複数のリードライトアンプと、前記リードライ
トアンプを制御するカラム制御回路とを具備し、 前記カラム制御回路は、前記第２のエッジをトリガとし
て、前記時第２の制御信号の活性化状態に応じて前記リ
ード・ライトアンプの動作を制御するリード・ライトア
ンプ制御信号を発生し、前記リード・ライトアンプ制御
信号は、前記複数のリード・ライトアンプのうち最も遅
れて信号を受け取るリード・ライトアンプを経由して前
記カラム制御回路に戻され、 前記カラム制御回路に戻されたリード・ライトアンプ制
御信号により、前記第３の制御信号を前記第２の状態に
設定するようにしたことを特徴とする請求項４に記載の
半導体記憶装置。 - 【請求項６】さらに、前記センスアンプを活性化するた
めの内部クロックと、前記クロック信号の第１のエッジ
をトリガにして、第１の制御信号の活性化状態に対応し
て、前記第１のエッジから、所定期間経過後に前記内部
クロックを所定の状態にする第１の内部クロック発生装
置と、 前記第１の制御信号を前記クロック信号に同期してラッ
チする第２の内部クロック発生装置とを有し、 前記第１の内部クロック発生装置は第１のフューズ素子
を介して前記内部クロックに結合され、前記第２の内部
クロック発生装置は第２のフューズ素子を介して前記内
部クロックに結合され、 製造工程中または製造後に、必要に応じて第１のフュー
ズ素子もしくは第２のフューズ素子が切断可能なように
形成されていることを特徴とする請求項１に記載の半導
体記憶装置。 - 【請求項７】前記第１のフューズ素子もしくは第２のフ
ューズ素子の接続状態は、配線工程で使用するリソグラ
フィ・マスクのオプションにより決定されるようにした
ことを特徴とする請求項６に記載の半導体記憶装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31538399A JP4024972B2 (ja) | 1999-11-05 | 1999-11-05 | 半導体記憶装置 |
| US09/705,541 US6349072B1 (en) | 1999-11-05 | 2000-11-03 | Random access memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31538399A JP4024972B2 (ja) | 1999-11-05 | 1999-11-05 | 半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001135080A true JP2001135080A (ja) | 2001-05-18 |
| JP4024972B2 JP4024972B2 (ja) | 2007-12-19 |
Family
ID=18064754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31538399A Expired - Fee Related JP4024972B2 (ja) | 1999-11-05 | 1999-11-05 | 半導体記憶装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6349072B1 (ja) |
| JP (1) | JP4024972B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7330394B2 (en) | 2002-11-20 | 2008-02-12 | Sony Corporation | Information storage device, information storage method, and information storage program |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6789187B2 (en) * | 2000-12-15 | 2004-09-07 | Intel Corporation | Processor reset and instruction fetches |
| KR100387719B1 (ko) * | 2000-12-29 | 2003-06-18 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 그의 메모리 셀 블록 활성화 제어방법 |
| US6788614B2 (en) * | 2001-06-14 | 2004-09-07 | Micron Technology, Inc. | Semiconductor memory with wordline timing |
| JP4859440B2 (ja) * | 2005-01-19 | 2012-01-25 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
| US7075855B1 (en) * | 2005-02-08 | 2006-07-11 | International Business Machines Corporation | Memory output timing control circuit with merged functions |
| US20090175115A1 (en) * | 2008-01-09 | 2009-07-09 | Christoph Bilger | Memory device, method for accessing a memory device and method for its manufacturing |
| US8149085B2 (en) * | 2008-05-02 | 2012-04-03 | Research In Motion Limited | Coordinated security systems and methods for an electronic device |
| KR101103068B1 (ko) | 2010-03-31 | 2012-01-06 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 어드레스 지연 회로 |
| CN104681075B (zh) * | 2013-11-26 | 2017-11-17 | 旺宏电子股份有限公司 | 存储器装置与其操作方法 |
| KR102112024B1 (ko) | 2014-04-14 | 2020-05-19 | 삼성전자주식회사 | 데이터 스토리지 시스템에서의 스트로브 신호 성형방법 및 그에 따른 스트로브 신호 성형장치 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR940008295B1 (ko) | 1989-08-28 | 1994-09-10 | 가부시기가이샤 히다찌세이사꾸쇼 | 반도체메모리 |
| JPH04109488A (ja) * | 1990-08-29 | 1992-04-10 | Mitsubishi Electric Corp | ダイナミック型半導体記憶装置 |
| US5666324A (en) * | 1996-03-15 | 1997-09-09 | Mitsubishi Denki Kabushiki Kaisha | Clock synchronous semiconductor memory device having current consumption reduced |
| JPH1166843A (ja) * | 1997-08-08 | 1999-03-09 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JP2000187981A (ja) * | 1998-12-22 | 2000-07-04 | Mitsubishi Electric Corp | 同期型半導体記憶装置 |
-
1999
- 1999-11-05 JP JP31538399A patent/JP4024972B2/ja not_active Expired - Fee Related
-
2000
- 2000-11-03 US US09/705,541 patent/US6349072B1/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7330394B2 (en) | 2002-11-20 | 2008-02-12 | Sony Corporation | Information storage device, information storage method, and information storage program |
Also Published As
| Publication number | Publication date |
|---|---|
| US6349072B1 (en) | 2002-02-19 |
| JP4024972B2 (ja) | 2007-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100757926B1 (ko) | 반도체 메모리 장치의 센스 앰프 제어 회로 및 방법 | |
| JP3180317B2 (ja) | 半導体記憶装置 | |
| JP3177094B2 (ja) | 半導体記憶装置 | |
| US6192003B1 (en) | Semiconductor memory device using a relatively low-speed clock frequency and capable of latching a row address and a column address with one clock signal and performing a page operation | |
| JP4024972B2 (ja) | 半導体記憶装置 | |
| KR100533696B1 (ko) | 반도체 장치 및 그 제어 방법 | |
| TW594750B (en) | Control method of semiconductor memory device and semiconductor memory device | |
| US6347064B1 (en) | Synchronous mask ROM device operable in consecutive read operation | |
| JP4203384B2 (ja) | 半導体装置 | |
| KR100566615B1 (ko) | 반도체 기억장치 | |
| KR20080022737A (ko) | 메모리 장치 및 메모리 장치의 프리차지 방법 | |
| KR100473747B1 (ko) | 클럭 신호에 동기하여 동작하는 반도체 기억 장치 | |
| JPH09320261A (ja) | 半導体記憶装置および制御信号発生回路 | |
| JP2002269977A (ja) | 半導体集積回路 | |
| EP1324341B1 (en) | Data access method of semiconductor memory device needing refresh operation and semiconductor memory device thereof | |
| JP2002063788A (ja) | 半導体記憶装置 | |
| JP2956426B2 (ja) | 半導体記憶装置 | |
| JP3447640B2 (ja) | 半導体記憶装置 | |
| KR100587873B1 (ko) | 반도체 기억 장치 | |
| KR100486195B1 (ko) | 싱크로너스디램의자동프리차지제어회로 | |
| US6249482B1 (en) | Synchronous memory | |
| JP3184118B2 (ja) | 半導体記憶装置 | |
| JPH0750094A (ja) | 半導体メモリ回路 | |
| JP3606041B2 (ja) | 半導体記憶装置 | |
| US6584024B2 (en) | Memory testing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040518 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060324 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070405 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070606 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070803 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070905 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071004 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070803 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131012 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |