JP2001135040A - 同期検出回路および同期検出回路を備えた記録および／または再生装置 - Google Patents

Abstract

(57)【要約】 【課題】 ＰＬＬの位相がロックしていない場合でもア
ドレスデータの同期検出を行なうことができる同期検出
回路を提供する。 【解決手段】 レジスタ１２６に設定された所定の同期
パターンとシフトレジスタ１２５のアドレスデータとを
比較器１２９で対比して同期検出を行なう同期検出回路
において、最初の同期検出のときにはマッチングの対象
ビット数を少なくしてクロック位相乱れの影響を排除
し、２回目の同期検出のときにはマッチングの対象ビッ
ト数を多くしてより確実な同期検出を実行する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、同期検出回路、
および同期検出回路を備えた記録および／または再生装
置に関し、より特定的には、再生データからアドレス情
報を切出す位置を特定するために同期検出を行なう同期
検出回路、およびそのような同期検出回路を備えた記録
および／または再生装置に関する。

【０００２】

【従来の技術】従来、記録媒体の一例としての光磁気デ
ィスクにおいては、位相情報およびアドレス情報がディ
スク上にプリフォーマットされており、記録再生装置で
は、記録再生時に、光磁気ディスクにプリフォーマット
された位相情報に基づいてクロック信号を発生し、当該
クロック信号に基づいてアドレス情報の読出を行なって
いた。

【０００３】

【発明が解決しようとする課題】従来の技術では、光磁
気ディスクから再生されるデータからアドレス情報を切
出すために同期信号パターンの検出を行なっていた。す
なわち、ディスク上でアドレス情報に先行して記録され
ている同期信号パターンをまず検出することにより、後
続のアドレス情報を再生データから切出すように構成さ
れていた。

【０００４】このような同期検出は、光磁気ディスクに
プリフォーマットされている位相情報に基づいてＰＬＬ
回路から供給されるクロック信号に同期して行なわれ
る。したがって、ＰＬＬ回路からクロック信号が安定し
た状態で供給されている場合には、当該クロック信号に
同期して確実に同期検出を行なうことができる。しかし
ながら、クロック信号が乱れると、同期検出は困難とな
り、ひいてはアドレス情報の正確な検出もできなくなっ
てしまう。

【０００５】光磁気記録再生装置では、回路部品の特性
のばらつき、光磁気ディスクの温度特性、その記録条件
などによって、クロック信号が不安定なことが多く、し
たがってアドレス情報の検出ができないという事態が頻
繁に発生していた。

【０００６】また、トラックジャンプやスチル再生の場
合のように、トラッキングが乱れクロックが未だ安定し
ていないにもかかわらず、短時間のうちにアドレス情報
を検出しなければならない場合があり、そのような場合
にも正確なアドレス情報の検出は困難であった。

【０００７】それゆえに、この発明の目的は、アドレス
情報の切出し位置を常に正確に特定することができる同
期検出回路およびそのような同期検出回路を備えた記録
および／または再生装置を提供することである。

【０００８】この発明の他の目的は、クロック信号が不
安定な状態においても、的確な同期検出を行なうことが
できる同期検出回路およびそのような同期検出回路を備
えた記録および／または再生装置を提供することであ
る。

【０００９】

【課題を解決するための手段】請求項１に記載の発明に
よれば、入力データの同期検出を行なう同期検出回路
は、クロック信号に同期したタイミングで入力データを
ラッチする手段と、同期パターンデータを供給する手段
と、ラッチされたデータと、供給された同期パターンデ
ータとを対比して、一致すれば同期検出信号を発生する
比較手段とを備え、同期パターンデータを供給する手段
は、同期パターンデータを任意に設定可能である。

【００１０】請求項２に記載の発明によれば、記録およ
び／または再生装置において記録媒体から再生されたデ
ータの同期検出を行なう同期検出回路は、記録および／
または再生装置のＰＬＬ回路から供給されるクロック信
号に同期したタイミングで再生データをラッチする手段
と、同期パターンデータを供給する手段と、ラッチされ
たデータと、供給された同期パターンデータとを対比し
て、一致すれば同期検出信号を発生する比較手段とを備
え、同期パターンデータを供給する手段は、同期パター
ンデータを任意に設定可能である。

【００１１】請求項３に記載の発明によれば、請求項１
または２に記載の同期検出回路において、同期パターン
データを供給する手段が、所定ビット数の同期パターン
データを記憶した第１の記憶手段と、同期パターンデー
タの一部分をマスクするためのデータを記憶した第２の
記憶手段と、クロック信号が不安定な所定の期間内に、
第２の記憶手段に記憶されているマスクするためのデー
タを比較手段に読出して同期パターンデータの一部分の
アドレスデータとの対比を不能化する手段とを含んでい
る。

【００１２】請求項４に記載の発明によれば、請求項３
に記載の同期検出回路において、第２の記憶手段が、所
定ビット数の同期パターンデータの異なる部分をマスク
するための第１および第２のデータをそれぞれ記憶した
第１および第２のレジスタ手段を含んでいる。

【００１３】請求項５に記載の発明によれば、請求項４
に記載の同期検出回路において、第１のデータは、クロ
ック信号がより不安定な所定の期間内におけるアドレス
データの同期検出の際に、同期パターンデータのより大
きな部分をマスクするためのデータであり、かつ第２の
データは、クロック信号がより安定した所定の期間内に
おけるアドレスデータの同期検出の際に、同期パターン
データのより小さな部分をマスクするためのデータであ
る。

【００１４】請求項６に記載の発明によれば、請求項３
から５のいずれかに記載の同期検出回路において、マス
クするためのデータは、ユーザが指定可能なデータであ
る。

【００１５】請求項７に記載の発明によれば、記録およ
び／または再生装置の入力データの同期検出を行なう同
期検出回路は、クロック信号に同期したタイミングで入
力データをラッチする手段と、同期パターンデータを供
給する手段と、ラッチされたデータと、供給された同期
パターンデータとを対比して、一致すれば同期検出信号
を発生する比較手段とを備え、同期パターンデータを供
給する手段は、同期パターンデータを任意に設定可能で
ある。

【００１６】請求項８に記載の発明によれば、記録およ
び／または再生装置の記録媒体から再生されたデータの
同期検出を行なう同期検出回路は、記録および／または
再生装置のＰＬＬ回路から供給されるクロック信号に同
期したタイミングで再生データをラッチする手段と、同
期パターンデータを供給する手段と、ラッチされたデー
タと、供給された同期パターンデータとを対比して、一
致すれば同期検出信号を発生する比較手段とを備え、同
期パターンデータを供給する手段は、同期パターンデー
タを任意に設定可能である。

【００１７】請求項９に記載の発明によれば、請求項７
または８に記載の記録および／または再生装置におい
て、同期パターンデータを供給する手段が、所定ビット
数の同期パターンデータを記憶した第１の記憶手段と、
同期パターンデータの一部分をマスクするためのデータ
を記憶した第２の記憶手段と、クロック信号が不安定な
所定の期間内に、第２の記憶手段に記憶されているマス
クするためのデータを比較手段に読出して同期パターン
データの一部分のアドレスデータとの対比を不能化する
手段とを含んでいる。

【００１８】請求項１０に記載の発明によれば、請求項
９に記載の記録および／または再生装置において、第２
の記憶手段が、所定ビット数の同期パターンデータの異
なる部分をマスクするための第１および第２のデータを
それぞれ記憶した第１および第２のレジスタ手段を含ん
でいる。

【００１９】請求項１１に記載の発明によれば、請求項
１０に記載の記録および／または再生装置において、第
１のデータは、クロック信号がより不安定な所定の期間
内におけるアドレスデータの同期検出の際に、同期パタ
ーンデータのより大きな部分をマスクするためのデータ
であり、かつ第２のデータは、クロック信号がより安定
した所定の期間内におけるアドレスデータの同期検出の
際に、同期パターンデータのより小さな部分をマスクす
るためのデータである。

【００２０】請求項１２に記載の発明によれば、請求項
９から１１のいずれかに記載の記録および／または再生
装置において、マスクするためのデータは、ユーザが指
定可能なデータである。

【００２１】

【発明の実施の形態】まず最初に、この発明が適用され
る記録媒体である光磁気ディスクに記録され再生される
情報のフォーマットについて説明する。

【００２２】図１を参照すると、光磁気ディスク１の記
録面上には、同心円状（または螺旋状）に複数のトラッ
ク（ｔ₁，ｔ₂，ｔ₃，ｔ₄，…，ｔ_n-1，ｔ_n）が形成され
ており（図１ではディスクの全面に形成されたトラック
の一部分のみをセクタ状に示している。）、これらの複
数の同心円状のトラックはさらに、外周から内周への半
径方向において隣接する数本のトラックごとにバンドを
形成し（たとえば図１のトラックｔ₁〜ｔ₄で１つのバン
ドを形成）、隣接するバンドとバンドとの間には図示し
ない緩衝領域が形成される。

【００２３】光磁気ディスク上の各トラックは等間隔に
分割され、情報の記録単位である複数のフレーム２がそ
れぞれ配置される。

【００２４】図１に示すように、各フレーム２はさらに
３９個のセグメント（Ｓ０，Ｓ１，Ｓ２，Ｓ３，…，Ｓ
ｎ，…，Ｓ３８）によって構成される。３９個のセグメ
ントの先頭のセグメントＳ０はアドレスセグメントであ
り、残りの３８個のセグメントＳ１〜Ｓ３８はデータセ
グメントである。

【００２５】アドレスセグメントおよびデータセグメン
トのいずれにおいても、各セグメント内の先頭位置に
は、記録再生動作の基準となるクロック信号を生成する
ための位相基準となるファインクロックマーク（ＦＣ
Ｍ）が形成されている。

【００２６】図１を参照するとさらに、アドレスセグメ
ントＳ０およびデータセグメントＳｎの物理的形状が模
式的に示されている。各トラックは、１対のランドおよ
びグルーブで構成される。斜線で示されるグルーブは、
記録面上に形成された溝部であり、ランドはそれ以外の
部分である。

【００２７】まず、前述のようにアドレスセグメントお
よびデータセグメントのいずれにおいても、各セグメン
トの先頭位置にＦＣＭが、グルーブとランドとの間で凹
凸関係を逆転することによってプリフォーマットされて
いる。このようにＦＣＭが形成されている領域をＦＣＭ
フィールドと称する。

【００２８】アドレスセグメントＳ０においては、ＦＣ
Ｍフィールドに続くアドレスフィールドにおいて、当該
フレームに関するアドレス情報を変調した信号によっ
て、光磁気ディスクの製造時にグルーブとランドとの境
界線がウォブリングされることにより、アドレス情報が
プリフォーマットされている。

【００２９】一方、データセグメントＳｎにおいては、
ＦＣＭフィールドに続いて、データを光磁気記録するた
めのデータフィールドが設けられている。なお、データ
は、トラックを構成するグルーブおよびランドのいずれ
にも、または双方に光磁気記録可能である。

【００３０】次に、図２を参照して、上述の情報の記録
単位としてのフレームのフォーマットについてより詳細
に説明する。

【００３１】先に説明したように、各フレームは、たと
えばセグメント０〜セグメント３８の合計３９個のセグ
メントによって構成される（図２の（ａ））。各セグメ
ントは、たとえば５３２データクロックビット（ＤＣ
Ｂ）長であり、したがってＦＣＭは５３２ＤＣＢの周期
で繰返すことになる。

【００３２】図２の（ｂ）に示すように、３９個のセグ
メントの先頭のセグメント０はアドレスセグメントであ
る。このアドレスセグメントは、ＦＣＭがプリフォーマ
ットされた１２ＤＣＢ長のＦＣＭフィールド、アドレス
データがプリフォーマットされた５２０ＤＣＢ長のアド
レスフィールドから構成される。

【００３３】図２の（ｃ）に示すように、３９個のセグ
メントの２番目のセグメント１は、先頭のデータセグメ
ントに相当する。この先頭のデータセグメント１は、１
２ＤＣＢ長のＦＣＭフィールドと、データの書出しを示
す４ＤＣＢ長の固定パターン“００１１”が記録される
プリライトフィールドと、再生時にフレーム単位の記録
の開始位置を確認するために用いる３２０ＤＣＢ長の固
定パターンであるヘッダフィールドと、データを記憶す
るための１９２ＤＣＢ長のユーザデータフィールドと、
ユーザデータフィールドの終結を示す４ＤＣＢ長の固定
パターン“１１００”が記録されるポストライトフィー
ルドとから構成される。

【００３４】図２の（ｄ）に示すように、残りのセグメ
ント２〜セグメント３８はすべて同じフォーマットのデ
ータセグメントである。これらのデータセグメントの各
々は、１２ＤＣＢ長のＦＣＭフィールドと、４ＤＣＢ長
のプリライトフィールドと、５１２ＤＣＢ長のユーザデ
ータフィールドと、４ＤＣＢ長のポストライトフィール
ドとから構成される。

【００３５】図２の（ｃ），（ｄ）から明らかなよう
に、データセグメントのうち先頭のデータセグメント１
のみがヘッダフィールドを含んでいる。

【００３６】次に図３は、図２の（ｂ）に示したアドレ
スセグメント０のより詳細なフォーマットを示す図であ
る。

【００３７】図３に示すように、全長５３２ＤＣＢのア
ドレスセグメント０は、１２ＤＣＢ長のＦＣＭフィール
ドと、４ＤＣＢ長のプリバッファフィールドと、３アド
レスデータビット（ＡＤＢ）長のプリアンブル１と、４
ＡＤＢ長の同期フィールドと、６９ＡＤＢ長のアドレス
フィールドと、９ＡＤＢ長のリザーブドフィールドと、
６ＤＣＢ長のポストバッファフィールドとから構成され
ている。

【００３８】プリアンブル１と、同期フィールドと、ア
ドレスフィールドと、リザーブドフィールドとで全長８
５ＡＤＢであるが、これは５１０ＤＣＢに相当している
（１ＡＤＢ＝６ＤＣＢ）。

【００３９】上述の各フィールドのうち、６９ＡＤＢ長
のアドレスフィールドの詳細がさらに示されている。す
なわち、アドレスフィールドは、７ＡＤＢ長のフレーム
アドレス（フレーム番号）と、５ＡＤＢ長のバンドアド
レス（バンド番号）と、１２ＡＤＢ長のトラックアドレ
ス（トラック番号）１と、１４ＡＤＢ長のＣＲＣ１と、
１ＡＤＢ長のプリアンブル２と、４ＡＤＢ長のＲｅｓｙ
ｎｃと、１２ＡＤＢ長のトラックアドレス（トラック番
号）２と、１４ＡＤＢ長のＣＲＣ２とから構成されてい
る。

【００４０】このアドレスフィールドのうち、フレーム
アドレス、バンドアドレス、トラックアドレスが、現在
の記録再生位置を特定するための「アドレス情報」とし
ての意義を有している。なお、説明の便宜上、アドレス
セグメントから再生されるデータ全体を「アドレスデー
タ」と称することとする。

【００４１】次に、図４は、この発明が適用される光磁
気ディスクの記録再生装置の構成を示す概略ブロック図
である。

【００４２】図４を参照して、この記録再生装置の再生
動作について説明する。まず、モータ１１８により回転
駆動される光磁気ディスク１０１からピックアップ（Ｐ
Ｕ）１０２によってデータが再生され、信号演算回路１
００に与えられる。信号演算回路１００はピックアップ
の各センサ出力信号を演算することにより、再生データ
信号ＲＦと、各セグメントのＦＣＭを検出するためのタ
ンジェンシャルプッシュプル信号ＴＰＰと、アドレスセ
グメントのアドレスフィールドにウォブリングによって
記録されたアドレスデータを再生するためのラジアルプ
ッシュプル信号ＲＰＰとを、それぞれ別々に出力する。

【００４３】再生データ信号ＲＦは、バンドパスフィル
タ（ＢＰＦ）１０３を介して復調可能な周波数が抽出さ
れ、ＡＤ変換器１０４によりデジタル信号に変換され
る。ＡＤ変換器１０４の出力は、波形等化回路１０５に
よって波形等化され、周知のビタビ復号器１０６に与え
られる。

【００４４】ビタビ復号器１０６で復号された出力は、
データ復調器１０８に与えられ、記録時に施されたデジ
タル変調がデジタル復調され、その後誤り訂正回路１０
９に与えられる。誤り訂正回路１０９は、記録時に付加
された誤り訂正符号を用いて誤り訂正を実行する。

【００４５】ビタビ復号器１０６の出力はまたヘッダ検
出回路１０７にも与えられ、ヘッダ検出回路１０７は、
前述のセグメント１に記録されたヘッダフィールドの位
置を検出して、ヘッダ検出信号を発生してデータ復調器
１０８に与える。

【００４６】一方、信号演算回路１００から出力された
ＴＰＰ信号は、ＰＬＬ回路１１０に与えられ、ＰＬＬ回
路１１０は、各セグメントのＦＣＭを再生した信号であ
るＴＰＰ信号に基づいて、データクロックＣＬＫを発生
する。ＰＬＬ回路１１０で発生したデータクロックＣＬ
Ｋは、前述のＡＤ変換器１０４、波形等化回路１０５、
ビタビ復号器１０６、ヘッダ検出回路１０７、およびデ
ータ復調器１０８に与えられるとともに、後述するアド
レス検出回路１１１およびデータ変調器１１４にも与え
られる。また、ＰＬＬ回路１１０からは、ＴＰＰ信号に
基づいてＦＣＭに相当する信号がアドレス検出回路１１
１に与えられる。

【００４７】さらに、信号演算回路１００から抽出され
たＲＰＰ信号は、アドレス検出回路１１１に与えられ
る。アドレス検出回路１１１は、アドレスセグメントか
ら再生されたアドレスデータに含まれる同期信号を検出
して当該フレームのアドレス情報を正確に抽出してコン
トローラ１１２に供給する。

【００４８】コントローラ１１２は、前述のデータ復調
器１０８および誤り訂正回路１０９ならびに後述する誤
り訂正符号付加回路１１３およびデータ変調器１１４と
の間で、制御データのやり取りを行なう。

【００４９】次に、図４を参照して、この記録再生装置
の記録動作について説明する。まず、記録すべきデータ
が誤り訂正符号付加回路１１３に入力され、誤り訂正符
号が付加される。誤り訂正符号が付加されたデータは、
データ変調器１１４によりデジタル変調され、磁気ヘッ
ド駆動回路１１５に与えられる。磁気ヘッド駆動回路１
１５は、入力されたデータに基づいて磁気ヘッド１１６
を駆動し、磁気ヘッド１１６はデータに基づいて変調さ
れた磁界を光磁気ディスク１０１に印加する。

【００５０】また、レーザ駆動回路１１７は、所定強度
のレーザ光を生成するようにピックアップ１０２中の半
導体レーザ（図示省略）を駆動し、ピックアップ１０２
は所定強度のレーザ光を光磁気ディスク１０１に照射す
る。これにより、データに基づいて異なる方向の磁化を
有する磁区が光磁気ディスク１０１に形成され、データ
が磁界変調記録される。

【００５１】図４に示したアドレス検出回路１１１は、
その種々の機能の一部として、この発明の同期検出回路
としての機能を有する。すなわち、この発明は、各フレ
ームのアドレスセグメントから再生されたアドレスデー
タに含まれる同期信号を検出することにより、この同期
信号の後続のアドレス情報を再生データから正確に切出
すための位置を特定することができる同期検出回路を提
供するものであり、図４の実施の形態では、アドレス検
出回路１１１によって実現されている。

【００５２】図５は、図４のアドレス検出回路１１１の
うち、この発明の同期検出回路として機能する部分のみ
を抽出して示す概略ブロック図である。また、図６は、
図５に示した同期検出回路の動作を説明するためのタイ
ミング図である。

【００５３】まず、図５および図６を参照して、図４の
ＰＬＬ回路１１０から供給されるＦＣＭを示す信号（図
６の（ａ））が可変遅延回路１２１を介して検出窓（ウ
インドウ）発生回路１２２に与えられる。検出窓発生回
路１２２は、ＦＣＭを示す信号を受けてから図６（ａ）
に示す固定遅延時間後、所定期間Ｈレベルとなって同期
信号（ＳＹＮＣ）検出窓を開く信号（図６の（ｂ））を
発生してアドレス同期（ＳＹＮＣ）検出回路１２３の一
方の入力に与える。

【００５４】一方、信号演算回路１００から与えられ
る、アドレスフィールドのアドレスデータを再生した信
号ＲＰＰは、ＡＤ変換器１２４でデジタルデータに変換
された後（図６（ｃ））、アドレスＳＹＮＣ検出回路１
２３の他方の入力に与えられる。

【００５５】アドレスＳＹＮＣ検出回路１２３は、ＳＹ
ＮＣ検出窓の開いている期間中（図６（ｂ））に入力さ
れるデジタルのアドレスデータを、予め図示しないレジ
スタに記憶させておいた同期信号（ＳＹＮＣ）パターン
と対比する。すなわち、図３に示したアドレスセグメン
トを構成する４ＡＤＢ長の同期フィールドのＳＹＮＣパ
ターンに相当するパターンが予め準備されており、ＳＹ
ＮＣ検出窓の期間内において、アドレスセグメントから
実際に再生されてくるアドレスデータのパターンと対比
される。そして両者のデータパターンが一致すれば、ア
ドレスセグメントの同期フィールドが検出されたとし
て、同期（ＳＹＮＣ）検出信号（図６の（ｄ））が、ア
ドレスＳＹＮＣ検出回路１２３から出力される。

【００５６】なお、上述のようにＦＣＭの検出から固定
遅延時間後にＳＹＮＣ検出窓を開けるように構成されて
いるが、この固定遅延時間は図３のアドレスセグメント
のフォーマットから理解されるようにＦＣＭフィールド
の終了から同期フィールドの開始までの期間に相当する
期間である。これにより、同期フィールドのＳＹＮＣパ
ターンが到来すると予想されるタイミングで検出窓を開
け、ＳＹＮＣパターンの検出を行なっている。

【００５７】なお、装置を構成する部品や回路素子のば
らつき等によって、必ずしも一定の遅延時間を実現でき
ない場合がある。そこで、遅延時間可変の遅延回路１２
１をさらに設け、製品の出荷時等にこれを調整して、全
体として正確な固定遅延時間の実現を図っている。

【００５８】上述のようにして、ＳＹＮＣ検出信号（図
６の（ｄ））が出力されると、これによってアドレスセ
グメントの同期フィールドに引続くアドレスフィールド
（図３）の開始位置が特定されたことになり、再生デー
タの流れの中からアドレスフィールドのアドレス情報を
切出すことが可能となる。

【００５９】次に、図７は、図５のアドレスＳＹＮＣ検
出回路１２３の基本的な構成を示すブロック図である。

【００６０】図７を参照して、図５のＡＤ変換器１２４
からのアドレスデータは、アドレスＳＹＮＣ検出回路１
２３の一方の入力を介してシフトレジスタ１２５にシリ
アルに入力される。一方、８ビットのレジスタ１２６に
は、予め同期フィールドのＳＹＮＣパターン“１０００
１１１０”が記憶されている。

【００６１】そして、シフトレジスタ１２５に順次入力
されラッチされた８ビットの入力アドレスデータと、レ
ジスタ１２６の８ビットのＳＹＮＣパターンとが、対応
するビットごとに比較器１２７で比較される。両者のパ
ターンが完全に一致（フルマッチング）したときにのみ
同期検出を示す信号が比較器１２７から出力され、ＡＮ
Ｄゲート１２８の一方入力に与えられる。

【００６２】ＡＮＤゲート１２８の他方入力には、図５
の検出窓発生回路１２２からのＳＹＮＣ検出窓信号が、
アドレスＳＹＮＣ検出回路１２３の他方入力を介して入
力される。この結果、ＳＹＮＣ検出窓信号がＨレベルと
なり検出窓が開いている期間中（図６の（ｂ））に比較
器１２７から検出出力が出力された場合にのみ、その検
出出力がアドレスＳＹＮＣ検出信号（図６の（ｄ））と
してＡＮＤゲート１２８から出力されることになる。

【００６３】以上の動作は、図４のＰＬＬ回路１１０が
順調に機能し、ＰＬＬ回路１１０がロックしてジッタ成
分の少ないクロック信号が装置の各要素に供給されてい
る場合の動作である。図８は、このような定常状態（Ｐ
ＬＬロック時）における入力アドレスデータのシフタレ
ジスタ１２５へのラッチのタイミングを示すタイミング
図である。

【００６４】図８において（ａ）は入力アドレスデータ
であり、（ｂ）はアドレスデータをサンプリングするク
ロック信号である。各クロックはＤＣＢの周波数であ
り、前述のように６ＤＣＢで１ＡＤＢに相当している。

【００６５】図８において、入力アドレスデータの立上
がりまたは立下がりのエッジに応じて図示しないカウン
タがリセットされ、次に到来するクロックからカウンタ
は０，１，２のカウントを繰返す。そしてカウント値０
のときに入力アドレスデータは矢印のタイミングでラッ
チされる。図８の例では、まず入力アドレスデータの立
上がりエッジによりカウンタがリセットされ、次のカウ
ント値０のクロックの立下がりに応じたタイミングでデ
ータ“１”のラッチが行なわれる。次に、入力アドレス
データの立下がりエッジによりカウンタがリセットさ
れ、次のカウント値０のクロックの立下がりに応じたタ
イミングでデータ“０”のラッチが行なわれる。以下、
０，１，２のカウント値が反復され、カウント値０ごと
に対応するクロックの立下がりタイミングでデータがラ
ッチされることになる。

【００６６】図８の定常状態では、ＳＹＮＣパターンに
相当するデータ“１０００１１１０”が下向き矢印のタ
イミングで順次取込まれシフトレジスタにラッチされて
いく様子が表わされている。この取込みの分解能はＰＬ
Ｌから供給されるクロックの周波数によって変化する。

【００６７】すなわち、図９は、ＰＬＬのロックが外
れ、供給されるクロックの周波数が下がり、この結果入
力アドレスデータから取込まれるデータが欠落している
状態を示している。また図１０は逆に、供給されるクロ
ックの周波数が上がり、入力アドレスデータから余分な
データが取込まれている状態を示している。

【００６８】このように、図９および図１０に示した非
定常状態（ＰＬＬのロックが外れた状態）では、図７に
関連して先に説明したＳＹＮＣパターンのフルマッチン
グは不可能となり、アドレスＳＹＮＣ検出はもはやでき
なくなる。

【００６９】先に述べたように、ＰＬＬ回路１１０がロ
ックした状態では、同期検出は問題なく実行できるが、
光磁気ディスクの記録再生装置では、必ずしもＰＬＬが
ロックした状態だけで同期検出が行なわれるものではな
い。

【００７０】たとえばトラックジャンプやスチル再生の
際にはトラッキングが乱れ、ＰＬＬ回路１１０はロック
できなくなることがある。たとえばピックアップが次の
再生位置へジャンプした後、ディスクからデータを読取
ろうとすると、ＰＬＬがロックするまでの間、安定した
クロックは供給されない。その一方で、ジャンプ中のピ
ックアップが現在どこにいるかを常に特定する必要があ
り、クロックがいかに乱れていてもアドレスを検出する
必要がある。そしてアドレス検出の前提として同期検出
を行なわなければならない。

【００７１】しかしながら、前述のような８ビットのＳ
ＹＮＣパターンのフルマッチングによる検出では、この
ようにクロックが乱れた状態（図９および図１０に示す
ような非定常状態）では同期検出は不可能である。

【００７２】この発明は、ＰＬＬのロック状態すなわち
クロックの供給状態を考慮して、ＳＹＮＣパターンのフ
ルマッチングではなく、部分的に指定されたＳＹＮＣパ
ターンのマッチングの検出により、同期検出を行なおう
とするものである。

【００７３】図１１は、この発明の実施の形態によるア
ドレスＳＹＮＣ検出回路１２３の構成を示す概略ブロッ
ク図であり、図１２は、図１１の比較器１２９の詳細な
構成を示すブロック図である。

【００７４】図１１および図１２に示した実施の形態に
おいては、レジスタ１２６に記憶された８ビットのＳＹ
ＮＣパターン“１０００１１１０”のすべてではなく、
ある部分のみをマッチングの対象のビットとしてユーザ
が予め指定するものである。

【００７５】８ビットのＳＹＮＣパターン“１０００１
１１０”のうちどのビットを観測の対象とするかを指定
するデータは、レジスタ１３０および１３１に設定され
る。

【００７６】レジスタ１３０には最初の同期パターンと
しての４ＡＤＢ長の同期フィールド（図３）の検出の際
にマッチングの対象とするビットを指定する情報が記憶
されており、レジスタ１３１には、２番目の同期パター
ンとしての４ＡＤＢ長のＲｅｓｙｎｃフィールド（図
３）の検出の際にマッチングの対象とするビットを指定
する情報が記憶されている。

【００７７】これらのレジスタ１３０，１３１に記憶さ
れたデータ“０”は８ビットのＳＹＮＣパターン“１０
００１１１０”のうち対応するビットをマスクする機能
を有し、データ“１”はＳＹＮＣパターンの対応するビ
ットと対応するアドレスデータとの比較を可能にする機
能を有している。

【００７８】すなわち、図１１を参照して、最初の同期
フィールドの検出時にはＰＬＬが十分にロックしておら
ず、クロックが不安定なため、読取れないアドレスデー
タが多く、８ビットのフルマッチングは事実上困難であ
る。そこで、８ビットのＳＹＮＣパターン“１０００１
１１０”の中心部の４ビット“００１１”のみをマッチ
ングの対象ビットとして観測し、両端の２ビット“１
０”および“１０”は切捨てるように構成したものであ
る。これに対し、最初の同期フィールドに近接した後の
Ｒｅｓｙｎｃフィールドでは、上述の最初の同期フィー
ルド位置でのクロック位相調整の結果、クロック位相が
大きくずれている可能性が低いため同期検出が容易にな
っている。そこで、マッチングの対象となるビットをＳ
ＹＮＣパターンの中心の６ビット“０００１１１”に拡
大したものである。

【００７９】より詳細に、最初の同期フィールドの検出
時には、スイッチ群１３２は、レジスタ１３０に記憶さ
れているデータ“００１１１１００”を比較器１２９に
与えるよう、図示しない制御回路からの制御信号によっ
て切換えられる。

【００８０】図１２を参照すると、８ビットの各々ごと
に、シフトレジスタ１２５からのアドレスデータビット
と、レジスタ１２６からのＳＹＮＣパターンビットとが
対比され、両者のビットがともに“０”のときまたはと
もに“１”のとき、ＯＲゲート１２９ａ，１２９ｂ，
…，１２９ｈの各々から“１”が出力され、それ以外の
場合には“０”が出力される。

【００８１】ここで、レジスタ１３０からの対応するＳ
ＹＮＣ観測指定ビットが“０”であれば、その反転信号
と対応するＯＲゲート出力とのＯＲ処理の結果、ＯＲゲ
ート１２９ｉ，１２９ｊ，…，１２９ｏのうち対応する
ゲートからは常時“１”が出力され、当該アドレスデー
タとＳＹＮＣパターンとの対比結果はマスクされること
になる。

【００８２】一方、レジスタ１３０からの対応するＳＹ
ＮＣ観察指定ビットが“１”であれば、その反転信号と
対応するＯＲゲート出力とのＯＲ処理の結果、ＯＲゲー
ト１２９ａ，１２９ｂ，…，１２９ｈの出力がそのまま
ＯＲゲート１２９ｉ，１２９ｊ，…，１２９ｏのうち対
応するゲートから出力されることになる。

【００８３】すなわちレジスタ１３０のデータパターン
が“００１１１１００”であれば、中央の４ビットに相
当する部分のみにおいてアドレスデータとＳＹＮＣパタ
ーンとの対比が行なわれ、中央の４ビットすべてで一致
が検出された場合にのみＡＮＤ回路１２９ｐから“１”
の出力が検出され、図１１のＡＮＤゲート１２８の一方
入力に与えられることになる。

【００８４】次に、Ｒｅｓｙｎｃフィールドの検出時に
は、スイッチ群１３２はレジスタ１３１に記憶されてい
るデータ“０１１１１１１０”を比較器１２９に与える
ように切換わる。上述の場合と同様に、レジスタ１３１
からの対応するＳＹＮＣ観測指定ビットが“０”であれ
ば常時“１”がＡＮＤ回路１２９ｐに与えられ、“１”
であればＯＲゲート１２９ａ，１２９ｂ，…，１２９ｈ
の出力がそのままＡＮＤ回路１２９ｐに与えられる。す
なわち、レジスタ１３１のデータパターンが“０１１１
１１１０”であれば、中央の６ビットに相当する部分に
おいてのみ、アドレスデータとＳＹＮＣパターンとの対
比が行なわれ、中央の６ビットすべてで一致が検出され
た場合にのみＡＮＤ回路１２９ｐから“１”の出力が検
出され、図１１のＡＮＤゲート１２８の一方入力に与え
られることになる。

【００８５】なお、上述の実施の形態では、最初の同期
フィールドと後続のＲｅｓｙｎｃととで同じＳＹＮＣパ
ターン“１０００１１１０”を用いていたが、両者は互
いに異なるＳＹＮＣパターンであってもよい。その場合
にはＲｅｓｙｎｃの同期パターンを記憶したレジスタが
さらに１つ必要となる。

【００８６】以上のように、この発明の実施の形態によ
れば、最初の同期検出のときにはマッチングの観測ビッ
ト数を少なくし、２回目の同期検出のときにはマッチン
グの観測ビット数をより多くしている。これにより、Ｐ
ＬＬが未だ十分にロックしていない１回目の検出時で
も、同期検出が可能となり、さらに２回目の検出時には
より確実な同期検出が可能となる。

【００８７】なお、レジスタ１３０，１３１に設定され
る観測指定ビットは、ユーザがディスク装置のばらつき
などを考慮して経験的に適当な範囲に決定し、図示しな
いコントローラ等を介して設定するものであり、図１１
に示したものは例示にすぎない。

【００８８】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。

【図面の簡単な説明】

【図１】 光磁気ディスク上の信号記録形態と信号フォ
ーマットとの関係を模式的に示す図である。

【図２】 記録データの１フレームのフォーマットを詳
細に示す模式図である。

【図３】 フレームを構成するアドレスセグメントのフ
ォーマットを詳細に示す模式図である。

【図４】 この発明の実施の形態による光磁気記録再生
装置の概略ブロック図である。

【図５】 アドレス検出回路のうち同期検出回路として
機能する部分を示す概略ブロック図である。

【図６】 同期検出回路の動作を説明するタイミング図
である。

【図７】 同期検出回路を構成するアドレスＳＹＮＣ検
出回路の基本構成を示すブロック図である。

【図８】 位相がロックした場合のアドレスデータの取
込みのタイミングを示すタイミング図である。

【図９】 位相がロックしていない場合のアドレスデー
タの取込みのタイミングを示すタイミング図である。

【図１０】 位相がロックしていない場合のアドレスデ
ータの取込みのタイミングを示すタイミング図である。

【図１１】 この発明の実施の形態によるアドレスＳＹ
ＮＣ検出回路の構成を示すブロック図である。

【図１２】 図１１の比較器の構成を示すブロック図で
ある。

【符号の説明】

１ 光磁気ディスク、２ フレーム、１００ 信号演算
回路、１０１ 光磁気ディスク、１０２ ピックアッ
プ、１０３ ＢＰＦ、１０４ＡＤ変換器、１０５波形等
化回路、１０６ ビタビ復号器、１０７ ヘッダ検出回
路、１０８ データ復調器、１０９ 誤り訂正回路、１
１０ ＰＬＬ回路、１１１ アドレス検出回路、１１２
コントローラ、１１３ 誤り訂正符号付加回路、１１
４ データ変調器、１１５ ＤＡ変換器、１２１ 可変
遅延回路、１２２ 検出窓発生回路、１２３ アドレス
ＳＹＮＣ検出回路、１２４ ＡＤ変換器、１２５ シフ
トレジスタ、１２６ レジスタ、１２７ 比較器、１２
８ ＡＮＤゲート、１２９比較器、１３０ レジスタ、
１３１ レジスタ、１２９ａ，１２９ｂ，…，１２９ｈ
ＯＲゲート、１２９ｉ，１２９ｊ，…，１２９ｏ Ｏ
Ｒゲート、１２９ｐ ＡＮＤ回路。

Claims (12)

【特許請求の範囲】
1. 【請求項１】 入力データの同期検出を行なう同期検出
   回路であって、 クロック信号に同期したタイミングで前記入力データを
   ラッチする手段と、 同期パターンデータを供給する手段と、 前記ラッチされたデータと、前記供給された同期パター
   ンデータとを対比して、一致すれば同期検出信号を発生
   する比較手段とを備え、 前記同期パターンデータを供給する手段は、前記同期パ
   ターンデータを任意に設定可能である、同期検出回路。
2. 【請求項２】 記録および／または再生装置において記
   録媒体から再生されたデータの同期検出を行なう同期検
   出回路であって、 前記記録および／または再生装置のＰＬＬ回路から供給
   されるクロック信号に同期したタイミングで前記再生デ
   ータをラッチする手段と、 同期パターンデータを供給する手段と、 前記ラッチされたデータと、前記供給された同期パター
   ンデータとを対比して、一致すれば同期検出信号を発生
   する比較手段とを備え、 前記同期パターンデータを供給する手段は、前記同期パ
   ターンデータを任意に設定可能である、同期検出回路。
3. 【請求項３】 前記同期パターンデータを供給する手段
   は、 所定ビット数の同期パターンデータを記憶した第１の記
   憶手段と、 前記同期パターンデータの一部分をマスクするためのデ
   ータを記憶した第２の記憶手段と、 前記クロック信号が不安定な所定の期間内に、前記第２
   の記憶手段に記憶されている前記マスクするためのデー
   タを前記比較手段に読出して前記同期パターンデータの
   前記一部分の前記アドレスデータとの対比を不能化する
   手段とを含む、請求項１または２に記載の同期検出回
   路。
4. 【請求項４】 前記第２の記憶手段は、 前記所定ビット数の同期パターンデータの異なる部分を
   マスクするための第１および第２のデータをそれぞれ記
   憶した第１および第２のレジスタ手段を含む、請求項３
   に記載の同期検出回路。
5. 【請求項５】 前記第１のデータは、前記クロック信号
   がより不安定な所定の期間内における前記アドレスデー
   タの同期検出の際に、前記同期パターンデータのより大
   きな部分をマスクするためのデータであり、かつ前記第
   ２のデータは、前記クロック信号がより安定した所定の
   期間内における前記アドレスデータの同期検出の際に、
   前記同期パターンデータのより小さな部分をマスクする
   ためのデータである、請求項４に記載の同期検出回路。
6. 【請求項６】 前記マスクするためのデータは、ユーザ
   が指定可能なデータである、請求項３から５のいずれか
   に記載の同期検出回路。
7. 【請求項７】 入力データの同期検出を行なう同期検出
   回路を備えた記録および／または再生装置であって、 前記同期検出回路は、 クロック信号に同期したタイミングで前記入力データを
   ラッチする手段と、 同期パターンデータを供給する手段と、 前記ラッチされたデータと、前記供給された同期パター
   ンデータとを対比して、一致すれば同期検出信号を発生
   する比較手段とを備え、 前記同期パターンデータを供給する手段は、前記同期パ
   ターンデータを任意に設定可能である、記録および／ま
   たは再生装置。
8. 【請求項８】 記録媒体から再生されたデータの同期検
   出を行なう同期検出回路を備えた記録および／または再
   生装置であって、 クロック信号を供給するＰＬＬ回路を備え、 前記同期検出回路は、 前記ＰＬＬ回路から供給されるクロック信号に同期した
   タイミングで前記再生データをラッチする手段と、 同期パターンデータを供給する手段と、 前記ラッチされたデータと、前記供給された同期パター
   ンデータとを対比して、一致すれば同期検出信号を発生
   する比較手段とを備え、 前記同期パターンデータを供給する手段は、前記同期パ
   ターンデータを任意に設定可能である、記録および／ま
   たは再生装置。
9. 【請求項９】 前記同期パターンデータを供給する手段
   は、 所定ビット数の同期パターンデータを記憶した第１の記
   憶手段と、 前記同期パターンデータの一部分をマスクするためのデ
   ータを記憶した第２の記憶手段と、 前記クロック信号が不安定な所定の期間内に、前記第２
   の記憶手段に記憶されている前記マスクするためのデー
   タを前記比較手段に読出して前記同期パターンデータの
   前記一部分の前記アドレスデータとの対比を不能化する
   手段とを含む、請求項７または８に記載の記録および／
   または再生装置。
10. 【請求項１０】 前記第２の記憶手段は、 前記所定ビット数の同期パターンデータの異なる部分を
    マスクするための第１および第２のデータをそれぞれ記
    憶した第１および第２のレジスタ手段を含む、請求項９
    に記載の記録および／または再生装置。
11. 【請求項１１】 前記第１のデータは、前記クロック信
    号がより不安定な所定の期間内における前記アドレスデ
    ータの同期検出の際に、前記同期パターンデータのより
    大きな部分をマスクするためのデータであり、かつ前記
    第２のデータは、前記クロック信号がより安定した所定
    の期間内における前記アドレスデータの同期検出の際
    に、前記同期パターンデータのより小さな部分をマスク
    するためのデータである、請求項１０に記載の記録およ
    び／または再生装置。
12. 【請求項１２】 前記マスクするためのデータは、ユー
    ザが指定可能なデータである、請求項９から１１のいず
    れかに記載の記録および／または再生装置。