JP2001135040A - 同期検出回路および同期検出回路を備えた記録および/または再生装置 - Google Patents
同期検出回路および同期検出回路を備えた記録および/または再生装置Info
- Publication number
- JP2001135040A JP2001135040A JP2000236570A JP2000236570A JP2001135040A JP 2001135040 A JP2001135040 A JP 2001135040A JP 2000236570 A JP2000236570 A JP 2000236570A JP 2000236570 A JP2000236570 A JP 2000236570A JP 2001135040 A JP2001135040 A JP 2001135040A
- Authority
- JP
- Japan
- Prior art keywords
- data
- synchronization
- pattern data
- synchronization pattern
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【課題】 PLLの位相がロックしていない場合でもア
ドレスデータの同期検出を行なうことができる同期検出
回路を提供する。 【解決手段】 レジスタ126に設定された所定の同期
パターンとシフトレジスタ125のアドレスデータとを
比較器129で対比して同期検出を行なう同期検出回路
において、最初の同期検出のときにはマッチングの対象
ビット数を少なくしてクロック位相乱れの影響を排除
し、2回目の同期検出のときにはマッチングの対象ビッ
ト数を多くしてより確実な同期検出を実行する。
ドレスデータの同期検出を行なうことができる同期検出
回路を提供する。 【解決手段】 レジスタ126に設定された所定の同期
パターンとシフトレジスタ125のアドレスデータとを
比較器129で対比して同期検出を行なう同期検出回路
において、最初の同期検出のときにはマッチングの対象
ビット数を少なくしてクロック位相乱れの影響を排除
し、2回目の同期検出のときにはマッチングの対象ビッ
ト数を多くしてより確実な同期検出を実行する。
Description
【0001】
【発明の属する技術分野】この発明は、同期検出回路、
および同期検出回路を備えた記録および/または再生装
置に関し、より特定的には、再生データからアドレス情
報を切出す位置を特定するために同期検出を行なう同期
検出回路、およびそのような同期検出回路を備えた記録
および/または再生装置に関する。
および同期検出回路を備えた記録および/または再生装
置に関し、より特定的には、再生データからアドレス情
報を切出す位置を特定するために同期検出を行なう同期
検出回路、およびそのような同期検出回路を備えた記録
および/または再生装置に関する。
【0002】
【従来の技術】従来、記録媒体の一例としての光磁気デ
ィスクにおいては、位相情報およびアドレス情報がディ
スク上にプリフォーマットされており、記録再生装置で
は、記録再生時に、光磁気ディスクにプリフォーマット
された位相情報に基づいてクロック信号を発生し、当該
クロック信号に基づいてアドレス情報の読出を行なって
いた。
ィスクにおいては、位相情報およびアドレス情報がディ
スク上にプリフォーマットされており、記録再生装置で
は、記録再生時に、光磁気ディスクにプリフォーマット
された位相情報に基づいてクロック信号を発生し、当該
クロック信号に基づいてアドレス情報の読出を行なって
いた。
【0003】
【発明が解決しようとする課題】従来の技術では、光磁
気ディスクから再生されるデータからアドレス情報を切
出すために同期信号パターンの検出を行なっていた。す
なわち、ディスク上でアドレス情報に先行して記録され
ている同期信号パターンをまず検出することにより、後
続のアドレス情報を再生データから切出すように構成さ
れていた。
気ディスクから再生されるデータからアドレス情報を切
出すために同期信号パターンの検出を行なっていた。す
なわち、ディスク上でアドレス情報に先行して記録され
ている同期信号パターンをまず検出することにより、後
続のアドレス情報を再生データから切出すように構成さ
れていた。
【0004】このような同期検出は、光磁気ディスクに
プリフォーマットされている位相情報に基づいてPLL
回路から供給されるクロック信号に同期して行なわれ
る。したがって、PLL回路からクロック信号が安定し
た状態で供給されている場合には、当該クロック信号に
同期して確実に同期検出を行なうことができる。しかし
ながら、クロック信号が乱れると、同期検出は困難とな
り、ひいてはアドレス情報の正確な検出もできなくなっ
てしまう。
プリフォーマットされている位相情報に基づいてPLL
回路から供給されるクロック信号に同期して行なわれ
る。したがって、PLL回路からクロック信号が安定し
た状態で供給されている場合には、当該クロック信号に
同期して確実に同期検出を行なうことができる。しかし
ながら、クロック信号が乱れると、同期検出は困難とな
り、ひいてはアドレス情報の正確な検出もできなくなっ
てしまう。
【0005】光磁気記録再生装置では、回路部品の特性
のばらつき、光磁気ディスクの温度特性、その記録条件
などによって、クロック信号が不安定なことが多く、し
たがってアドレス情報の検出ができないという事態が頻
繁に発生していた。
のばらつき、光磁気ディスクの温度特性、その記録条件
などによって、クロック信号が不安定なことが多く、し
たがってアドレス情報の検出ができないという事態が頻
繁に発生していた。
【0006】また、トラックジャンプやスチル再生の場
合のように、トラッキングが乱れクロックが未だ安定し
ていないにもかかわらず、短時間のうちにアドレス情報
を検出しなければならない場合があり、そのような場合
にも正確なアドレス情報の検出は困難であった。
合のように、トラッキングが乱れクロックが未だ安定し
ていないにもかかわらず、短時間のうちにアドレス情報
を検出しなければならない場合があり、そのような場合
にも正確なアドレス情報の検出は困難であった。
【0007】それゆえに、この発明の目的は、アドレス
情報の切出し位置を常に正確に特定することができる同
期検出回路およびそのような同期検出回路を備えた記録
および/または再生装置を提供することである。
情報の切出し位置を常に正確に特定することができる同
期検出回路およびそのような同期検出回路を備えた記録
および/または再生装置を提供することである。
【0008】この発明の他の目的は、クロック信号が不
安定な状態においても、的確な同期検出を行なうことが
できる同期検出回路およびそのような同期検出回路を備
えた記録および/または再生装置を提供することであ
る。
安定な状態においても、的確な同期検出を行なうことが
できる同期検出回路およびそのような同期検出回路を備
えた記録および/または再生装置を提供することであ
る。
【0009】
【課題を解決するための手段】請求項1に記載の発明に
よれば、入力データの同期検出を行なう同期検出回路
は、クロック信号に同期したタイミングで入力データを
ラッチする手段と、同期パターンデータを供給する手段
と、ラッチされたデータと、供給された同期パターンデ
ータとを対比して、一致すれば同期検出信号を発生する
比較手段とを備え、同期パターンデータを供給する手段
は、同期パターンデータを任意に設定可能である。
よれば、入力データの同期検出を行なう同期検出回路
は、クロック信号に同期したタイミングで入力データを
ラッチする手段と、同期パターンデータを供給する手段
と、ラッチされたデータと、供給された同期パターンデ
ータとを対比して、一致すれば同期検出信号を発生する
比較手段とを備え、同期パターンデータを供給する手段
は、同期パターンデータを任意に設定可能である。
【0010】請求項2に記載の発明によれば、記録およ
び/または再生装置において記録媒体から再生されたデ
ータの同期検出を行なう同期検出回路は、記録および/
または再生装置のPLL回路から供給されるクロック信
号に同期したタイミングで再生データをラッチする手段
と、同期パターンデータを供給する手段と、ラッチされ
たデータと、供給された同期パターンデータとを対比し
て、一致すれば同期検出信号を発生する比較手段とを備
え、同期パターンデータを供給する手段は、同期パター
ンデータを任意に設定可能である。
び/または再生装置において記録媒体から再生されたデ
ータの同期検出を行なう同期検出回路は、記録および/
または再生装置のPLL回路から供給されるクロック信
号に同期したタイミングで再生データをラッチする手段
と、同期パターンデータを供給する手段と、ラッチされ
たデータと、供給された同期パターンデータとを対比し
て、一致すれば同期検出信号を発生する比較手段とを備
え、同期パターンデータを供給する手段は、同期パター
ンデータを任意に設定可能である。
【0011】請求項3に記載の発明によれば、請求項1
または2に記載の同期検出回路において、同期パターン
データを供給する手段が、所定ビット数の同期パターン
データを記憶した第1の記憶手段と、同期パターンデー
タの一部分をマスクするためのデータを記憶した第2の
記憶手段と、クロック信号が不安定な所定の期間内に、
第2の記憶手段に記憶されているマスクするためのデー
タを比較手段に読出して同期パターンデータの一部分の
アドレスデータとの対比を不能化する手段とを含んでい
る。
または2に記載の同期検出回路において、同期パターン
データを供給する手段が、所定ビット数の同期パターン
データを記憶した第1の記憶手段と、同期パターンデー
タの一部分をマスクするためのデータを記憶した第2の
記憶手段と、クロック信号が不安定な所定の期間内に、
第2の記憶手段に記憶されているマスクするためのデー
タを比較手段に読出して同期パターンデータの一部分の
アドレスデータとの対比を不能化する手段とを含んでい
る。
【0012】請求項4に記載の発明によれば、請求項3
に記載の同期検出回路において、第2の記憶手段が、所
定ビット数の同期パターンデータの異なる部分をマスク
するための第1および第2のデータをそれぞれ記憶した
第1および第2のレジスタ手段を含んでいる。
に記載の同期検出回路において、第2の記憶手段が、所
定ビット数の同期パターンデータの異なる部分をマスク
するための第1および第2のデータをそれぞれ記憶した
第1および第2のレジスタ手段を含んでいる。
【0013】請求項5に記載の発明によれば、請求項4
に記載の同期検出回路において、第1のデータは、クロ
ック信号がより不安定な所定の期間内におけるアドレス
データの同期検出の際に、同期パターンデータのより大
きな部分をマスクするためのデータであり、かつ第2の
データは、クロック信号がより安定した所定の期間内に
おけるアドレスデータの同期検出の際に、同期パターン
データのより小さな部分をマスクするためのデータであ
る。
に記載の同期検出回路において、第1のデータは、クロ
ック信号がより不安定な所定の期間内におけるアドレス
データの同期検出の際に、同期パターンデータのより大
きな部分をマスクするためのデータであり、かつ第2の
データは、クロック信号がより安定した所定の期間内に
おけるアドレスデータの同期検出の際に、同期パターン
データのより小さな部分をマスクするためのデータであ
る。
【0014】請求項6に記載の発明によれば、請求項3
から5のいずれかに記載の同期検出回路において、マス
クするためのデータは、ユーザが指定可能なデータであ
る。
から5のいずれかに記載の同期検出回路において、マス
クするためのデータは、ユーザが指定可能なデータであ
る。
【0015】請求項7に記載の発明によれば、記録およ
び/または再生装置の入力データの同期検出を行なう同
期検出回路は、クロック信号に同期したタイミングで入
力データをラッチする手段と、同期パターンデータを供
給する手段と、ラッチされたデータと、供給された同期
パターンデータとを対比して、一致すれば同期検出信号
を発生する比較手段とを備え、同期パターンデータを供
給する手段は、同期パターンデータを任意に設定可能で
ある。
び/または再生装置の入力データの同期検出を行なう同
期検出回路は、クロック信号に同期したタイミングで入
力データをラッチする手段と、同期パターンデータを供
給する手段と、ラッチされたデータと、供給された同期
パターンデータとを対比して、一致すれば同期検出信号
を発生する比較手段とを備え、同期パターンデータを供
給する手段は、同期パターンデータを任意に設定可能で
ある。
【0016】請求項8に記載の発明によれば、記録およ
び/または再生装置の記録媒体から再生されたデータの
同期検出を行なう同期検出回路は、記録および/または
再生装置のPLL回路から供給されるクロック信号に同
期したタイミングで再生データをラッチする手段と、同
期パターンデータを供給する手段と、ラッチされたデー
タと、供給された同期パターンデータとを対比して、一
致すれば同期検出信号を発生する比較手段とを備え、同
期パターンデータを供給する手段は、同期パターンデー
タを任意に設定可能である。
び/または再生装置の記録媒体から再生されたデータの
同期検出を行なう同期検出回路は、記録および/または
再生装置のPLL回路から供給されるクロック信号に同
期したタイミングで再生データをラッチする手段と、同
期パターンデータを供給する手段と、ラッチされたデー
タと、供給された同期パターンデータとを対比して、一
致すれば同期検出信号を発生する比較手段とを備え、同
期パターンデータを供給する手段は、同期パターンデー
タを任意に設定可能である。
【0017】請求項9に記載の発明によれば、請求項7
または8に記載の記録および/または再生装置におい
て、同期パターンデータを供給する手段が、所定ビット
数の同期パターンデータを記憶した第1の記憶手段と、
同期パターンデータの一部分をマスクするためのデータ
を記憶した第2の記憶手段と、クロック信号が不安定な
所定の期間内に、第2の記憶手段に記憶されているマス
クするためのデータを比較手段に読出して同期パターン
データの一部分のアドレスデータとの対比を不能化する
手段とを含んでいる。
または8に記載の記録および/または再生装置におい
て、同期パターンデータを供給する手段が、所定ビット
数の同期パターンデータを記憶した第1の記憶手段と、
同期パターンデータの一部分をマスクするためのデータ
を記憶した第2の記憶手段と、クロック信号が不安定な
所定の期間内に、第2の記憶手段に記憶されているマス
クするためのデータを比較手段に読出して同期パターン
データの一部分のアドレスデータとの対比を不能化する
手段とを含んでいる。
【0018】請求項10に記載の発明によれば、請求項
9に記載の記録および/または再生装置において、第2
の記憶手段が、所定ビット数の同期パターンデータの異
なる部分をマスクするための第1および第2のデータを
それぞれ記憶した第1および第2のレジスタ手段を含ん
でいる。
9に記載の記録および/または再生装置において、第2
の記憶手段が、所定ビット数の同期パターンデータの異
なる部分をマスクするための第1および第2のデータを
それぞれ記憶した第1および第2のレジスタ手段を含ん
でいる。
【0019】請求項11に記載の発明によれば、請求項
10に記載の記録および/または再生装置において、第
1のデータは、クロック信号がより不安定な所定の期間
内におけるアドレスデータの同期検出の際に、同期パタ
ーンデータのより大きな部分をマスクするためのデータ
であり、かつ第2のデータは、クロック信号がより安定
した所定の期間内におけるアドレスデータの同期検出の
際に、同期パターンデータのより小さな部分をマスクす
るためのデータである。
10に記載の記録および/または再生装置において、第
1のデータは、クロック信号がより不安定な所定の期間
内におけるアドレスデータの同期検出の際に、同期パタ
ーンデータのより大きな部分をマスクするためのデータ
であり、かつ第2のデータは、クロック信号がより安定
した所定の期間内におけるアドレスデータの同期検出の
際に、同期パターンデータのより小さな部分をマスクす
るためのデータである。
【0020】請求項12に記載の発明によれば、請求項
9から11のいずれかに記載の記録および/または再生
装置において、マスクするためのデータは、ユーザが指
定可能なデータである。
9から11のいずれかに記載の記録および/または再生
装置において、マスクするためのデータは、ユーザが指
定可能なデータである。
【0021】
【発明の実施の形態】まず最初に、この発明が適用され
る記録媒体である光磁気ディスクに記録され再生される
情報のフォーマットについて説明する。
る記録媒体である光磁気ディスクに記録され再生される
情報のフォーマットについて説明する。
【0022】図1を参照すると、光磁気ディスク1の記
録面上には、同心円状(または螺旋状)に複数のトラッ
ク(t1,t2,t3,t4,…,tn-1,tn)が形成され
ており(図1ではディスクの全面に形成されたトラック
の一部分のみをセクタ状に示している。)、これらの複
数の同心円状のトラックはさらに、外周から内周への半
径方向において隣接する数本のトラックごとにバンドを
形成し(たとえば図1のトラックt1〜t4で1つのバン
ドを形成)、隣接するバンドとバンドとの間には図示し
ない緩衝領域が形成される。
録面上には、同心円状(または螺旋状)に複数のトラッ
ク(t1,t2,t3,t4,…,tn-1,tn)が形成され
ており(図1ではディスクの全面に形成されたトラック
の一部分のみをセクタ状に示している。)、これらの複
数の同心円状のトラックはさらに、外周から内周への半
径方向において隣接する数本のトラックごとにバンドを
形成し(たとえば図1のトラックt1〜t4で1つのバン
ドを形成)、隣接するバンドとバンドとの間には図示し
ない緩衝領域が形成される。
【0023】光磁気ディスク上の各トラックは等間隔に
分割され、情報の記録単位である複数のフレーム2がそ
れぞれ配置される。
分割され、情報の記録単位である複数のフレーム2がそ
れぞれ配置される。
【0024】図1に示すように、各フレーム2はさらに
39個のセグメント(S0,S1,S2,S3,…,S
n,…,S38)によって構成される。39個のセグメ
ントの先頭のセグメントS0はアドレスセグメントであ
り、残りの38個のセグメントS1〜S38はデータセ
グメントである。
39個のセグメント(S0,S1,S2,S3,…,S
n,…,S38)によって構成される。39個のセグメ
ントの先頭のセグメントS0はアドレスセグメントであ
り、残りの38個のセグメントS1〜S38はデータセ
グメントである。
【0025】アドレスセグメントおよびデータセグメン
トのいずれにおいても、各セグメント内の先頭位置に
は、記録再生動作の基準となるクロック信号を生成する
ための位相基準となるファインクロックマーク(FC
M)が形成されている。
トのいずれにおいても、各セグメント内の先頭位置に
は、記録再生動作の基準となるクロック信号を生成する
ための位相基準となるファインクロックマーク(FC
M)が形成されている。
【0026】図1を参照するとさらに、アドレスセグメ
ントS0およびデータセグメントSnの物理的形状が模
式的に示されている。各トラックは、1対のランドおよ
びグルーブで構成される。斜線で示されるグルーブは、
記録面上に形成された溝部であり、ランドはそれ以外の
部分である。
ントS0およびデータセグメントSnの物理的形状が模
式的に示されている。各トラックは、1対のランドおよ
びグルーブで構成される。斜線で示されるグルーブは、
記録面上に形成された溝部であり、ランドはそれ以外の
部分である。
【0027】まず、前述のようにアドレスセグメントお
よびデータセグメントのいずれにおいても、各セグメン
トの先頭位置にFCMが、グルーブとランドとの間で凹
凸関係を逆転することによってプリフォーマットされて
いる。このようにFCMが形成されている領域をFCM
フィールドと称する。
よびデータセグメントのいずれにおいても、各セグメン
トの先頭位置にFCMが、グルーブとランドとの間で凹
凸関係を逆転することによってプリフォーマットされて
いる。このようにFCMが形成されている領域をFCM
フィールドと称する。
【0028】アドレスセグメントS0においては、FC
Mフィールドに続くアドレスフィールドにおいて、当該
フレームに関するアドレス情報を変調した信号によっ
て、光磁気ディスクの製造時にグルーブとランドとの境
界線がウォブリングされることにより、アドレス情報が
プリフォーマットされている。
Mフィールドに続くアドレスフィールドにおいて、当該
フレームに関するアドレス情報を変調した信号によっ
て、光磁気ディスクの製造時にグルーブとランドとの境
界線がウォブリングされることにより、アドレス情報が
プリフォーマットされている。
【0029】一方、データセグメントSnにおいては、
FCMフィールドに続いて、データを光磁気記録するた
めのデータフィールドが設けられている。なお、データ
は、トラックを構成するグルーブおよびランドのいずれ
にも、または双方に光磁気記録可能である。
FCMフィールドに続いて、データを光磁気記録するた
めのデータフィールドが設けられている。なお、データ
は、トラックを構成するグルーブおよびランドのいずれ
にも、または双方に光磁気記録可能である。
【0030】次に、図2を参照して、上述の情報の記録
単位としてのフレームのフォーマットについてより詳細
に説明する。
単位としてのフレームのフォーマットについてより詳細
に説明する。
【0031】先に説明したように、各フレームは、たと
えばセグメント0〜セグメント38の合計39個のセグ
メントによって構成される(図2の(a))。各セグメ
ントは、たとえば532データクロックビット(DC
B)長であり、したがってFCMは532DCBの周期
で繰返すことになる。
えばセグメント0〜セグメント38の合計39個のセグ
メントによって構成される(図2の(a))。各セグメ
ントは、たとえば532データクロックビット(DC
B)長であり、したがってFCMは532DCBの周期
で繰返すことになる。
【0032】図2の(b)に示すように、39個のセグ
メントの先頭のセグメント0はアドレスセグメントであ
る。このアドレスセグメントは、FCMがプリフォーマ
ットされた12DCB長のFCMフィールド、アドレス
データがプリフォーマットされた520DCB長のアド
レスフィールドから構成される。
メントの先頭のセグメント0はアドレスセグメントであ
る。このアドレスセグメントは、FCMがプリフォーマ
ットされた12DCB長のFCMフィールド、アドレス
データがプリフォーマットされた520DCB長のアド
レスフィールドから構成される。
【0033】図2の(c)に示すように、39個のセグ
メントの2番目のセグメント1は、先頭のデータセグメ
ントに相当する。この先頭のデータセグメント1は、1
2DCB長のFCMフィールドと、データの書出しを示
す4DCB長の固定パターン“0011”が記録される
プリライトフィールドと、再生時にフレーム単位の記録
の開始位置を確認するために用いる320DCB長の固
定パターンであるヘッダフィールドと、データを記憶す
るための192DCB長のユーザデータフィールドと、
ユーザデータフィールドの終結を示す4DCB長の固定
パターン“1100”が記録されるポストライトフィー
ルドとから構成される。
メントの2番目のセグメント1は、先頭のデータセグメ
ントに相当する。この先頭のデータセグメント1は、1
2DCB長のFCMフィールドと、データの書出しを示
す4DCB長の固定パターン“0011”が記録される
プリライトフィールドと、再生時にフレーム単位の記録
の開始位置を確認するために用いる320DCB長の固
定パターンであるヘッダフィールドと、データを記憶す
るための192DCB長のユーザデータフィールドと、
ユーザデータフィールドの終結を示す4DCB長の固定
パターン“1100”が記録されるポストライトフィー
ルドとから構成される。
【0034】図2の(d)に示すように、残りのセグメ
ント2〜セグメント38はすべて同じフォーマットのデ
ータセグメントである。これらのデータセグメントの各
々は、12DCB長のFCMフィールドと、4DCB長
のプリライトフィールドと、512DCB長のユーザデ
ータフィールドと、4DCB長のポストライトフィール
ドとから構成される。
ント2〜セグメント38はすべて同じフォーマットのデ
ータセグメントである。これらのデータセグメントの各
々は、12DCB長のFCMフィールドと、4DCB長
のプリライトフィールドと、512DCB長のユーザデ
ータフィールドと、4DCB長のポストライトフィール
ドとから構成される。
【0035】図2の(c),(d)から明らかなよう
に、データセグメントのうち先頭のデータセグメント1
のみがヘッダフィールドを含んでいる。
に、データセグメントのうち先頭のデータセグメント1
のみがヘッダフィールドを含んでいる。
【0036】次に図3は、図2の(b)に示したアドレ
スセグメント0のより詳細なフォーマットを示す図であ
る。
スセグメント0のより詳細なフォーマットを示す図であ
る。
【0037】図3に示すように、全長532DCBのア
ドレスセグメント0は、12DCB長のFCMフィール
ドと、4DCB長のプリバッファフィールドと、3アド
レスデータビット(ADB)長のプリアンブル1と、4
ADB長の同期フィールドと、69ADB長のアドレス
フィールドと、9ADB長のリザーブドフィールドと、
6DCB長のポストバッファフィールドとから構成され
ている。
ドレスセグメント0は、12DCB長のFCMフィール
ドと、4DCB長のプリバッファフィールドと、3アド
レスデータビット(ADB)長のプリアンブル1と、4
ADB長の同期フィールドと、69ADB長のアドレス
フィールドと、9ADB長のリザーブドフィールドと、
6DCB長のポストバッファフィールドとから構成され
ている。
【0038】プリアンブル1と、同期フィールドと、ア
ドレスフィールドと、リザーブドフィールドとで全長8
5ADBであるが、これは510DCBに相当している
(1ADB=6DCB)。
ドレスフィールドと、リザーブドフィールドとで全長8
5ADBであるが、これは510DCBに相当している
(1ADB=6DCB)。
【0039】上述の各フィールドのうち、69ADB長
のアドレスフィールドの詳細がさらに示されている。す
なわち、アドレスフィールドは、7ADB長のフレーム
アドレス(フレーム番号)と、5ADB長のバンドアド
レス(バンド番号)と、12ADB長のトラックアドレ
ス(トラック番号)1と、14ADB長のCRC1と、
1ADB長のプリアンブル2と、4ADB長のResy
ncと、12ADB長のトラックアドレス(トラック番
号)2と、14ADB長のCRC2とから構成されてい
る。
のアドレスフィールドの詳細がさらに示されている。す
なわち、アドレスフィールドは、7ADB長のフレーム
アドレス(フレーム番号)と、5ADB長のバンドアド
レス(バンド番号)と、12ADB長のトラックアドレ
ス(トラック番号)1と、14ADB長のCRC1と、
1ADB長のプリアンブル2と、4ADB長のResy
ncと、12ADB長のトラックアドレス(トラック番
号)2と、14ADB長のCRC2とから構成されてい
る。
【0040】このアドレスフィールドのうち、フレーム
アドレス、バンドアドレス、トラックアドレスが、現在
の記録再生位置を特定するための「アドレス情報」とし
ての意義を有している。なお、説明の便宜上、アドレス
セグメントから再生されるデータ全体を「アドレスデー
タ」と称することとする。
アドレス、バンドアドレス、トラックアドレスが、現在
の記録再生位置を特定するための「アドレス情報」とし
ての意義を有している。なお、説明の便宜上、アドレス
セグメントから再生されるデータ全体を「アドレスデー
タ」と称することとする。
【0041】次に、図4は、この発明が適用される光磁
気ディスクの記録再生装置の構成を示す概略ブロック図
である。
気ディスクの記録再生装置の構成を示す概略ブロック図
である。
【0042】図4を参照して、この記録再生装置の再生
動作について説明する。まず、モータ118により回転
駆動される光磁気ディスク101からピックアップ(P
U)102によってデータが再生され、信号演算回路1
00に与えられる。信号演算回路100はピックアップ
の各センサ出力信号を演算することにより、再生データ
信号RFと、各セグメントのFCMを検出するためのタ
ンジェンシャルプッシュプル信号TPPと、アドレスセ
グメントのアドレスフィールドにウォブリングによって
記録されたアドレスデータを再生するためのラジアルプ
ッシュプル信号RPPとを、それぞれ別々に出力する。
動作について説明する。まず、モータ118により回転
駆動される光磁気ディスク101からピックアップ(P
U)102によってデータが再生され、信号演算回路1
00に与えられる。信号演算回路100はピックアップ
の各センサ出力信号を演算することにより、再生データ
信号RFと、各セグメントのFCMを検出するためのタ
ンジェンシャルプッシュプル信号TPPと、アドレスセ
グメントのアドレスフィールドにウォブリングによって
記録されたアドレスデータを再生するためのラジアルプ
ッシュプル信号RPPとを、それぞれ別々に出力する。
【0043】再生データ信号RFは、バンドパスフィル
タ(BPF)103を介して復調可能な周波数が抽出さ
れ、AD変換器104によりデジタル信号に変換され
る。AD変換器104の出力は、波形等化回路105に
よって波形等化され、周知のビタビ復号器106に与え
られる。
タ(BPF)103を介して復調可能な周波数が抽出さ
れ、AD変換器104によりデジタル信号に変換され
る。AD変換器104の出力は、波形等化回路105に
よって波形等化され、周知のビタビ復号器106に与え
られる。
【0044】ビタビ復号器106で復号された出力は、
データ復調器108に与えられ、記録時に施されたデジ
タル変調がデジタル復調され、その後誤り訂正回路10
9に与えられる。誤り訂正回路109は、記録時に付加
された誤り訂正符号を用いて誤り訂正を実行する。
データ復調器108に与えられ、記録時に施されたデジ
タル変調がデジタル復調され、その後誤り訂正回路10
9に与えられる。誤り訂正回路109は、記録時に付加
された誤り訂正符号を用いて誤り訂正を実行する。
【0045】ビタビ復号器106の出力はまたヘッダ検
出回路107にも与えられ、ヘッダ検出回路107は、
前述のセグメント1に記録されたヘッダフィールドの位
置を検出して、ヘッダ検出信号を発生してデータ復調器
108に与える。
出回路107にも与えられ、ヘッダ検出回路107は、
前述のセグメント1に記録されたヘッダフィールドの位
置を検出して、ヘッダ検出信号を発生してデータ復調器
108に与える。
【0046】一方、信号演算回路100から出力された
TPP信号は、PLL回路110に与えられ、PLL回
路110は、各セグメントのFCMを再生した信号であ
るTPP信号に基づいて、データクロックCLKを発生
する。PLL回路110で発生したデータクロックCL
Kは、前述のAD変換器104、波形等化回路105、
ビタビ復号器106、ヘッダ検出回路107、およびデ
ータ復調器108に与えられるとともに、後述するアド
レス検出回路111およびデータ変調器114にも与え
られる。また、PLL回路110からは、TPP信号に
基づいてFCMに相当する信号がアドレス検出回路11
1に与えられる。
TPP信号は、PLL回路110に与えられ、PLL回
路110は、各セグメントのFCMを再生した信号であ
るTPP信号に基づいて、データクロックCLKを発生
する。PLL回路110で発生したデータクロックCL
Kは、前述のAD変換器104、波形等化回路105、
ビタビ復号器106、ヘッダ検出回路107、およびデ
ータ復調器108に与えられるとともに、後述するアド
レス検出回路111およびデータ変調器114にも与え
られる。また、PLL回路110からは、TPP信号に
基づいてFCMに相当する信号がアドレス検出回路11
1に与えられる。
【0047】さらに、信号演算回路100から抽出され
たRPP信号は、アドレス検出回路111に与えられ
る。アドレス検出回路111は、アドレスセグメントか
ら再生されたアドレスデータに含まれる同期信号を検出
して当該フレームのアドレス情報を正確に抽出してコン
トローラ112に供給する。
たRPP信号は、アドレス検出回路111に与えられ
る。アドレス検出回路111は、アドレスセグメントか
ら再生されたアドレスデータに含まれる同期信号を検出
して当該フレームのアドレス情報を正確に抽出してコン
トローラ112に供給する。
【0048】コントローラ112は、前述のデータ復調
器108および誤り訂正回路109ならびに後述する誤
り訂正符号付加回路113およびデータ変調器114と
の間で、制御データのやり取りを行なう。
器108および誤り訂正回路109ならびに後述する誤
り訂正符号付加回路113およびデータ変調器114と
の間で、制御データのやり取りを行なう。
【0049】次に、図4を参照して、この記録再生装置
の記録動作について説明する。まず、記録すべきデータ
が誤り訂正符号付加回路113に入力され、誤り訂正符
号が付加される。誤り訂正符号が付加されたデータは、
データ変調器114によりデジタル変調され、磁気ヘッ
ド駆動回路115に与えられる。磁気ヘッド駆動回路1
15は、入力されたデータに基づいて磁気ヘッド116
を駆動し、磁気ヘッド116はデータに基づいて変調さ
れた磁界を光磁気ディスク101に印加する。
の記録動作について説明する。まず、記録すべきデータ
が誤り訂正符号付加回路113に入力され、誤り訂正符
号が付加される。誤り訂正符号が付加されたデータは、
データ変調器114によりデジタル変調され、磁気ヘッ
ド駆動回路115に与えられる。磁気ヘッド駆動回路1
15は、入力されたデータに基づいて磁気ヘッド116
を駆動し、磁気ヘッド116はデータに基づいて変調さ
れた磁界を光磁気ディスク101に印加する。
【0050】また、レーザ駆動回路117は、所定強度
のレーザ光を生成するようにピックアップ102中の半
導体レーザ(図示省略)を駆動し、ピックアップ102
は所定強度のレーザ光を光磁気ディスク101に照射す
る。これにより、データに基づいて異なる方向の磁化を
有する磁区が光磁気ディスク101に形成され、データ
が磁界変調記録される。
のレーザ光を生成するようにピックアップ102中の半
導体レーザ(図示省略)を駆動し、ピックアップ102
は所定強度のレーザ光を光磁気ディスク101に照射す
る。これにより、データに基づいて異なる方向の磁化を
有する磁区が光磁気ディスク101に形成され、データ
が磁界変調記録される。
【0051】図4に示したアドレス検出回路111は、
その種々の機能の一部として、この発明の同期検出回路
としての機能を有する。すなわち、この発明は、各フレ
ームのアドレスセグメントから再生されたアドレスデー
タに含まれる同期信号を検出することにより、この同期
信号の後続のアドレス情報を再生データから正確に切出
すための位置を特定することができる同期検出回路を提
供するものであり、図4の実施の形態では、アドレス検
出回路111によって実現されている。
その種々の機能の一部として、この発明の同期検出回路
としての機能を有する。すなわち、この発明は、各フレ
ームのアドレスセグメントから再生されたアドレスデー
タに含まれる同期信号を検出することにより、この同期
信号の後続のアドレス情報を再生データから正確に切出
すための位置を特定することができる同期検出回路を提
供するものであり、図4の実施の形態では、アドレス検
出回路111によって実現されている。
【0052】図5は、図4のアドレス検出回路111の
うち、この発明の同期検出回路として機能する部分のみ
を抽出して示す概略ブロック図である。また、図6は、
図5に示した同期検出回路の動作を説明するためのタイ
ミング図である。
うち、この発明の同期検出回路として機能する部分のみ
を抽出して示す概略ブロック図である。また、図6は、
図5に示した同期検出回路の動作を説明するためのタイ
ミング図である。
【0053】まず、図5および図6を参照して、図4の
PLL回路110から供給されるFCMを示す信号(図
6の(a))が可変遅延回路121を介して検出窓(ウ
インドウ)発生回路122に与えられる。検出窓発生回
路122は、FCMを示す信号を受けてから図6(a)
に示す固定遅延時間後、所定期間Hレベルとなって同期
信号(SYNC)検出窓を開く信号(図6の(b))を
発生してアドレス同期(SYNC)検出回路123の一
方の入力に与える。
PLL回路110から供給されるFCMを示す信号(図
6の(a))が可変遅延回路121を介して検出窓(ウ
インドウ)発生回路122に与えられる。検出窓発生回
路122は、FCMを示す信号を受けてから図6(a)
に示す固定遅延時間後、所定期間Hレベルとなって同期
信号(SYNC)検出窓を開く信号(図6の(b))を
発生してアドレス同期(SYNC)検出回路123の一
方の入力に与える。
【0054】一方、信号演算回路100から与えられ
る、アドレスフィールドのアドレスデータを再生した信
号RPPは、AD変換器124でデジタルデータに変換
された後(図6(c))、アドレスSYNC検出回路1
23の他方の入力に与えられる。
る、アドレスフィールドのアドレスデータを再生した信
号RPPは、AD変換器124でデジタルデータに変換
された後(図6(c))、アドレスSYNC検出回路1
23の他方の入力に与えられる。
【0055】アドレスSYNC検出回路123は、SY
NC検出窓の開いている期間中(図6(b))に入力さ
れるデジタルのアドレスデータを、予め図示しないレジ
スタに記憶させておいた同期信号(SYNC)パターン
と対比する。すなわち、図3に示したアドレスセグメン
トを構成する4ADB長の同期フィールドのSYNCパ
ターンに相当するパターンが予め準備されており、SY
NC検出窓の期間内において、アドレスセグメントから
実際に再生されてくるアドレスデータのパターンと対比
される。そして両者のデータパターンが一致すれば、ア
ドレスセグメントの同期フィールドが検出されたとし
て、同期(SYNC)検出信号(図6の(d))が、ア
ドレスSYNC検出回路123から出力される。
NC検出窓の開いている期間中(図6(b))に入力さ
れるデジタルのアドレスデータを、予め図示しないレジ
スタに記憶させておいた同期信号(SYNC)パターン
と対比する。すなわち、図3に示したアドレスセグメン
トを構成する4ADB長の同期フィールドのSYNCパ
ターンに相当するパターンが予め準備されており、SY
NC検出窓の期間内において、アドレスセグメントから
実際に再生されてくるアドレスデータのパターンと対比
される。そして両者のデータパターンが一致すれば、ア
ドレスセグメントの同期フィールドが検出されたとし
て、同期(SYNC)検出信号(図6の(d))が、ア
ドレスSYNC検出回路123から出力される。
【0056】なお、上述のようにFCMの検出から固定
遅延時間後にSYNC検出窓を開けるように構成されて
いるが、この固定遅延時間は図3のアドレスセグメント
のフォーマットから理解されるようにFCMフィールド
の終了から同期フィールドの開始までの期間に相当する
期間である。これにより、同期フィールドのSYNCパ
ターンが到来すると予想されるタイミングで検出窓を開
け、SYNCパターンの検出を行なっている。
遅延時間後にSYNC検出窓を開けるように構成されて
いるが、この固定遅延時間は図3のアドレスセグメント
のフォーマットから理解されるようにFCMフィールド
の終了から同期フィールドの開始までの期間に相当する
期間である。これにより、同期フィールドのSYNCパ
ターンが到来すると予想されるタイミングで検出窓を開
け、SYNCパターンの検出を行なっている。
【0057】なお、装置を構成する部品や回路素子のば
らつき等によって、必ずしも一定の遅延時間を実現でき
ない場合がある。そこで、遅延時間可変の遅延回路12
1をさらに設け、製品の出荷時等にこれを調整して、全
体として正確な固定遅延時間の実現を図っている。
らつき等によって、必ずしも一定の遅延時間を実現でき
ない場合がある。そこで、遅延時間可変の遅延回路12
1をさらに設け、製品の出荷時等にこれを調整して、全
体として正確な固定遅延時間の実現を図っている。
【0058】上述のようにして、SYNC検出信号(図
6の(d))が出力されると、これによってアドレスセ
グメントの同期フィールドに引続くアドレスフィールド
(図3)の開始位置が特定されたことになり、再生デー
タの流れの中からアドレスフィールドのアドレス情報を
切出すことが可能となる。
6の(d))が出力されると、これによってアドレスセ
グメントの同期フィールドに引続くアドレスフィールド
(図3)の開始位置が特定されたことになり、再生デー
タの流れの中からアドレスフィールドのアドレス情報を
切出すことが可能となる。
【0059】次に、図7は、図5のアドレスSYNC検
出回路123の基本的な構成を示すブロック図である。
出回路123の基本的な構成を示すブロック図である。
【0060】図7を参照して、図5のAD変換器124
からのアドレスデータは、アドレスSYNC検出回路1
23の一方の入力を介してシフトレジスタ125にシリ
アルに入力される。一方、8ビットのレジスタ126に
は、予め同期フィールドのSYNCパターン“1000
1110”が記憶されている。
からのアドレスデータは、アドレスSYNC検出回路1
23の一方の入力を介してシフトレジスタ125にシリ
アルに入力される。一方、8ビットのレジスタ126に
は、予め同期フィールドのSYNCパターン“1000
1110”が記憶されている。
【0061】そして、シフトレジスタ125に順次入力
されラッチされた8ビットの入力アドレスデータと、レ
ジスタ126の8ビットのSYNCパターンとが、対応
するビットごとに比較器127で比較される。両者のパ
ターンが完全に一致(フルマッチング)したときにのみ
同期検出を示す信号が比較器127から出力され、AN
Dゲート128の一方入力に与えられる。
されラッチされた8ビットの入力アドレスデータと、レ
ジスタ126の8ビットのSYNCパターンとが、対応
するビットごとに比較器127で比較される。両者のパ
ターンが完全に一致(フルマッチング)したときにのみ
同期検出を示す信号が比較器127から出力され、AN
Dゲート128の一方入力に与えられる。
【0062】ANDゲート128の他方入力には、図5
の検出窓発生回路122からのSYNC検出窓信号が、
アドレスSYNC検出回路123の他方入力を介して入
力される。この結果、SYNC検出窓信号がHレベルと
なり検出窓が開いている期間中(図6の(b))に比較
器127から検出出力が出力された場合にのみ、その検
出出力がアドレスSYNC検出信号(図6の(d))と
してANDゲート128から出力されることになる。
の検出窓発生回路122からのSYNC検出窓信号が、
アドレスSYNC検出回路123の他方入力を介して入
力される。この結果、SYNC検出窓信号がHレベルと
なり検出窓が開いている期間中(図6の(b))に比較
器127から検出出力が出力された場合にのみ、その検
出出力がアドレスSYNC検出信号(図6の(d))と
してANDゲート128から出力されることになる。
【0063】以上の動作は、図4のPLL回路110が
順調に機能し、PLL回路110がロックしてジッタ成
分の少ないクロック信号が装置の各要素に供給されてい
る場合の動作である。図8は、このような定常状態(P
LLロック時)における入力アドレスデータのシフタレ
ジスタ125へのラッチのタイミングを示すタイミング
図である。
順調に機能し、PLL回路110がロックしてジッタ成
分の少ないクロック信号が装置の各要素に供給されてい
る場合の動作である。図8は、このような定常状態(P
LLロック時)における入力アドレスデータのシフタレ
ジスタ125へのラッチのタイミングを示すタイミング
図である。
【0064】図8において(a)は入力アドレスデータ
であり、(b)はアドレスデータをサンプリングするク
ロック信号である。各クロックはDCBの周波数であ
り、前述のように6DCBで1ADBに相当している。
であり、(b)はアドレスデータをサンプリングするク
ロック信号である。各クロックはDCBの周波数であ
り、前述のように6DCBで1ADBに相当している。
【0065】図8において、入力アドレスデータの立上
がりまたは立下がりのエッジに応じて図示しないカウン
タがリセットされ、次に到来するクロックからカウンタ
は0,1,2のカウントを繰返す。そしてカウント値0
のときに入力アドレスデータは矢印のタイミングでラッ
チされる。図8の例では、まず入力アドレスデータの立
上がりエッジによりカウンタがリセットされ、次のカウ
ント値0のクロックの立下がりに応じたタイミングでデ
ータ“1”のラッチが行なわれる。次に、入力アドレス
データの立下がりエッジによりカウンタがリセットさ
れ、次のカウント値0のクロックの立下がりに応じたタ
イミングでデータ“0”のラッチが行なわれる。以下、
0,1,2のカウント値が反復され、カウント値0ごと
に対応するクロックの立下がりタイミングでデータがラ
ッチされることになる。
がりまたは立下がりのエッジに応じて図示しないカウン
タがリセットされ、次に到来するクロックからカウンタ
は0,1,2のカウントを繰返す。そしてカウント値0
のときに入力アドレスデータは矢印のタイミングでラッ
チされる。図8の例では、まず入力アドレスデータの立
上がりエッジによりカウンタがリセットされ、次のカウ
ント値0のクロックの立下がりに応じたタイミングでデ
ータ“1”のラッチが行なわれる。次に、入力アドレス
データの立下がりエッジによりカウンタがリセットさ
れ、次のカウント値0のクロックの立下がりに応じたタ
イミングでデータ“0”のラッチが行なわれる。以下、
0,1,2のカウント値が反復され、カウント値0ごと
に対応するクロックの立下がりタイミングでデータがラ
ッチされることになる。
【0066】図8の定常状態では、SYNCパターンに
相当するデータ“10001110”が下向き矢印のタ
イミングで順次取込まれシフトレジスタにラッチされて
いく様子が表わされている。この取込みの分解能はPL
Lから供給されるクロックの周波数によって変化する。
相当するデータ“10001110”が下向き矢印のタ
イミングで順次取込まれシフトレジスタにラッチされて
いく様子が表わされている。この取込みの分解能はPL
Lから供給されるクロックの周波数によって変化する。
【0067】すなわち、図9は、PLLのロックが外
れ、供給されるクロックの周波数が下がり、この結果入
力アドレスデータから取込まれるデータが欠落している
状態を示している。また図10は逆に、供給されるクロ
ックの周波数が上がり、入力アドレスデータから余分な
データが取込まれている状態を示している。
れ、供給されるクロックの周波数が下がり、この結果入
力アドレスデータから取込まれるデータが欠落している
状態を示している。また図10は逆に、供給されるクロ
ックの周波数が上がり、入力アドレスデータから余分な
データが取込まれている状態を示している。
【0068】このように、図9および図10に示した非
定常状態(PLLのロックが外れた状態)では、図7に
関連して先に説明したSYNCパターンのフルマッチン
グは不可能となり、アドレスSYNC検出はもはやでき
なくなる。
定常状態(PLLのロックが外れた状態)では、図7に
関連して先に説明したSYNCパターンのフルマッチン
グは不可能となり、アドレスSYNC検出はもはやでき
なくなる。
【0069】先に述べたように、PLL回路110がロ
ックした状態では、同期検出は問題なく実行できるが、
光磁気ディスクの記録再生装置では、必ずしもPLLが
ロックした状態だけで同期検出が行なわれるものではな
い。
ックした状態では、同期検出は問題なく実行できるが、
光磁気ディスクの記録再生装置では、必ずしもPLLが
ロックした状態だけで同期検出が行なわれるものではな
い。
【0070】たとえばトラックジャンプやスチル再生の
際にはトラッキングが乱れ、PLL回路110はロック
できなくなることがある。たとえばピックアップが次の
再生位置へジャンプした後、ディスクからデータを読取
ろうとすると、PLLがロックするまでの間、安定した
クロックは供給されない。その一方で、ジャンプ中のピ
ックアップが現在どこにいるかを常に特定する必要があ
り、クロックがいかに乱れていてもアドレスを検出する
必要がある。そしてアドレス検出の前提として同期検出
を行なわなければならない。
際にはトラッキングが乱れ、PLL回路110はロック
できなくなることがある。たとえばピックアップが次の
再生位置へジャンプした後、ディスクからデータを読取
ろうとすると、PLLがロックするまでの間、安定した
クロックは供給されない。その一方で、ジャンプ中のピ
ックアップが現在どこにいるかを常に特定する必要があ
り、クロックがいかに乱れていてもアドレスを検出する
必要がある。そしてアドレス検出の前提として同期検出
を行なわなければならない。
【0071】しかしながら、前述のような8ビットのS
YNCパターンのフルマッチングによる検出では、この
ようにクロックが乱れた状態(図9および図10に示す
ような非定常状態)では同期検出は不可能である。
YNCパターンのフルマッチングによる検出では、この
ようにクロックが乱れた状態(図9および図10に示す
ような非定常状態)では同期検出は不可能である。
【0072】この発明は、PLLのロック状態すなわち
クロックの供給状態を考慮して、SYNCパターンのフ
ルマッチングではなく、部分的に指定されたSYNCパ
ターンのマッチングの検出により、同期検出を行なおう
とするものである。
クロックの供給状態を考慮して、SYNCパターンのフ
ルマッチングではなく、部分的に指定されたSYNCパ
ターンのマッチングの検出により、同期検出を行なおう
とするものである。
【0073】図11は、この発明の実施の形態によるア
ドレスSYNC検出回路123の構成を示す概略ブロッ
ク図であり、図12は、図11の比較器129の詳細な
構成を示すブロック図である。
ドレスSYNC検出回路123の構成を示す概略ブロッ
ク図であり、図12は、図11の比較器129の詳細な
構成を示すブロック図である。
【0074】図11および図12に示した実施の形態に
おいては、レジスタ126に記憶された8ビットのSY
NCパターン“10001110”のすべてではなく、
ある部分のみをマッチングの対象のビットとしてユーザ
が予め指定するものである。
おいては、レジスタ126に記憶された8ビットのSY
NCパターン“10001110”のすべてではなく、
ある部分のみをマッチングの対象のビットとしてユーザ
が予め指定するものである。
【0075】8ビットのSYNCパターン“10001
110”のうちどのビットを観測の対象とするかを指定
するデータは、レジスタ130および131に設定され
る。
110”のうちどのビットを観測の対象とするかを指定
するデータは、レジスタ130および131に設定され
る。
【0076】レジスタ130には最初の同期パターンと
しての4ADB長の同期フィールド(図3)の検出の際
にマッチングの対象とするビットを指定する情報が記憶
されており、レジスタ131には、2番目の同期パター
ンとしての4ADB長のResyncフィールド(図
3)の検出の際にマッチングの対象とするビットを指定
する情報が記憶されている。
しての4ADB長の同期フィールド(図3)の検出の際
にマッチングの対象とするビットを指定する情報が記憶
されており、レジスタ131には、2番目の同期パター
ンとしての4ADB長のResyncフィールド(図
3)の検出の際にマッチングの対象とするビットを指定
する情報が記憶されている。
【0077】これらのレジスタ130,131に記憶さ
れたデータ“0”は8ビットのSYNCパターン“10
001110”のうち対応するビットをマスクする機能
を有し、データ“1”はSYNCパターンの対応するビ
ットと対応するアドレスデータとの比較を可能にする機
能を有している。
れたデータ“0”は8ビットのSYNCパターン“10
001110”のうち対応するビットをマスクする機能
を有し、データ“1”はSYNCパターンの対応するビ
ットと対応するアドレスデータとの比較を可能にする機
能を有している。
【0078】すなわち、図11を参照して、最初の同期
フィールドの検出時にはPLLが十分にロックしておら
ず、クロックが不安定なため、読取れないアドレスデー
タが多く、8ビットのフルマッチングは事実上困難であ
る。そこで、8ビットのSYNCパターン“10001
110”の中心部の4ビット“0011”のみをマッチ
ングの対象ビットとして観測し、両端の2ビット“1
0”および“10”は切捨てるように構成したものであ
る。これに対し、最初の同期フィールドに近接した後の
Resyncフィールドでは、上述の最初の同期フィー
ルド位置でのクロック位相調整の結果、クロック位相が
大きくずれている可能性が低いため同期検出が容易にな
っている。そこで、マッチングの対象となるビットをS
YNCパターンの中心の6ビット“000111”に拡
大したものである。
フィールドの検出時にはPLLが十分にロックしておら
ず、クロックが不安定なため、読取れないアドレスデー
タが多く、8ビットのフルマッチングは事実上困難であ
る。そこで、8ビットのSYNCパターン“10001
110”の中心部の4ビット“0011”のみをマッチ
ングの対象ビットとして観測し、両端の2ビット“1
0”および“10”は切捨てるように構成したものであ
る。これに対し、最初の同期フィールドに近接した後の
Resyncフィールドでは、上述の最初の同期フィー
ルド位置でのクロック位相調整の結果、クロック位相が
大きくずれている可能性が低いため同期検出が容易にな
っている。そこで、マッチングの対象となるビットをS
YNCパターンの中心の6ビット“000111”に拡
大したものである。
【0079】より詳細に、最初の同期フィールドの検出
時には、スイッチ群132は、レジスタ130に記憶さ
れているデータ“00111100”を比較器129に
与えるよう、図示しない制御回路からの制御信号によっ
て切換えられる。
時には、スイッチ群132は、レジスタ130に記憶さ
れているデータ“00111100”を比較器129に
与えるよう、図示しない制御回路からの制御信号によっ
て切換えられる。
【0080】図12を参照すると、8ビットの各々ごと
に、シフトレジスタ125からのアドレスデータビット
と、レジスタ126からのSYNCパターンビットとが
対比され、両者のビットがともに“0”のときまたはと
もに“1”のとき、ORゲート129a,129b,
…,129hの各々から“1”が出力され、それ以外の
場合には“0”が出力される。
に、シフトレジスタ125からのアドレスデータビット
と、レジスタ126からのSYNCパターンビットとが
対比され、両者のビットがともに“0”のときまたはと
もに“1”のとき、ORゲート129a,129b,
…,129hの各々から“1”が出力され、それ以外の
場合には“0”が出力される。
【0081】ここで、レジスタ130からの対応するS
YNC観測指定ビットが“0”であれば、その反転信号
と対応するORゲート出力とのOR処理の結果、ORゲ
ート129i,129j,…,129oのうち対応する
ゲートからは常時“1”が出力され、当該アドレスデー
タとSYNCパターンとの対比結果はマスクされること
になる。
YNC観測指定ビットが“0”であれば、その反転信号
と対応するORゲート出力とのOR処理の結果、ORゲ
ート129i,129j,…,129oのうち対応する
ゲートからは常時“1”が出力され、当該アドレスデー
タとSYNCパターンとの対比結果はマスクされること
になる。
【0082】一方、レジスタ130からの対応するSY
NC観察指定ビットが“1”であれば、その反転信号と
対応するORゲート出力とのOR処理の結果、ORゲー
ト129a,129b,…,129hの出力がそのまま
ORゲート129i,129j,…,129oのうち対
応するゲートから出力されることになる。
NC観察指定ビットが“1”であれば、その反転信号と
対応するORゲート出力とのOR処理の結果、ORゲー
ト129a,129b,…,129hの出力がそのまま
ORゲート129i,129j,…,129oのうち対
応するゲートから出力されることになる。
【0083】すなわちレジスタ130のデータパターン
が“00111100”であれば、中央の4ビットに相
当する部分のみにおいてアドレスデータとSYNCパタ
ーンとの対比が行なわれ、中央の4ビットすべてで一致
が検出された場合にのみAND回路129pから“1”
の出力が検出され、図11のANDゲート128の一方
入力に与えられることになる。
が“00111100”であれば、中央の4ビットに相
当する部分のみにおいてアドレスデータとSYNCパタ
ーンとの対比が行なわれ、中央の4ビットすべてで一致
が検出された場合にのみAND回路129pから“1”
の出力が検出され、図11のANDゲート128の一方
入力に与えられることになる。
【0084】次に、Resyncフィールドの検出時に
は、スイッチ群132はレジスタ131に記憶されてい
るデータ“01111110”を比較器129に与える
ように切換わる。上述の場合と同様に、レジスタ131
からの対応するSYNC観測指定ビットが“0”であれ
ば常時“1”がAND回路129pに与えられ、“1”
であればORゲート129a,129b,…,129h
の出力がそのままAND回路129pに与えられる。す
なわち、レジスタ131のデータパターンが“0111
1110”であれば、中央の6ビットに相当する部分に
おいてのみ、アドレスデータとSYNCパターンとの対
比が行なわれ、中央の6ビットすべてで一致が検出され
た場合にのみAND回路129pから“1”の出力が検
出され、図11のANDゲート128の一方入力に与え
られることになる。
は、スイッチ群132はレジスタ131に記憶されてい
るデータ“01111110”を比較器129に与える
ように切換わる。上述の場合と同様に、レジスタ131
からの対応するSYNC観測指定ビットが“0”であれ
ば常時“1”がAND回路129pに与えられ、“1”
であればORゲート129a,129b,…,129h
の出力がそのままAND回路129pに与えられる。す
なわち、レジスタ131のデータパターンが“0111
1110”であれば、中央の6ビットに相当する部分に
おいてのみ、アドレスデータとSYNCパターンとの対
比が行なわれ、中央の6ビットすべてで一致が検出され
た場合にのみAND回路129pから“1”の出力が検
出され、図11のANDゲート128の一方入力に与え
られることになる。
【0085】なお、上述の実施の形態では、最初の同期
フィールドと後続のResyncととで同じSYNCパ
ターン“10001110”を用いていたが、両者は互
いに異なるSYNCパターンであってもよい。その場合
にはResyncの同期パターンを記憶したレジスタが
さらに1つ必要となる。
フィールドと後続のResyncととで同じSYNCパ
ターン“10001110”を用いていたが、両者は互
いに異なるSYNCパターンであってもよい。その場合
にはResyncの同期パターンを記憶したレジスタが
さらに1つ必要となる。
【0086】以上のように、この発明の実施の形態によ
れば、最初の同期検出のときにはマッチングの観測ビッ
ト数を少なくし、2回目の同期検出のときにはマッチン
グの観測ビット数をより多くしている。これにより、P
LLが未だ十分にロックしていない1回目の検出時で
も、同期検出が可能となり、さらに2回目の検出時には
より確実な同期検出が可能となる。
れば、最初の同期検出のときにはマッチングの観測ビッ
ト数を少なくし、2回目の同期検出のときにはマッチン
グの観測ビット数をより多くしている。これにより、P
LLが未だ十分にロックしていない1回目の検出時で
も、同期検出が可能となり、さらに2回目の検出時には
より確実な同期検出が可能となる。
【0087】なお、レジスタ130,131に設定され
る観測指定ビットは、ユーザがディスク装置のばらつき
などを考慮して経験的に適当な範囲に決定し、図示しな
いコントローラ等を介して設定するものであり、図11
に示したものは例示にすぎない。
る観測指定ビットは、ユーザがディスク装置のばらつき
などを考慮して経験的に適当な範囲に決定し、図示しな
いコントローラ等を介して設定するものであり、図11
に示したものは例示にすぎない。
【0088】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
【図1】 光磁気ディスク上の信号記録形態と信号フォ
ーマットとの関係を模式的に示す図である。
ーマットとの関係を模式的に示す図である。
【図2】 記録データの1フレームのフォーマットを詳
細に示す模式図である。
細に示す模式図である。
【図3】 フレームを構成するアドレスセグメントのフ
ォーマットを詳細に示す模式図である。
ォーマットを詳細に示す模式図である。
【図4】 この発明の実施の形態による光磁気記録再生
装置の概略ブロック図である。
装置の概略ブロック図である。
【図5】 アドレス検出回路のうち同期検出回路として
機能する部分を示す概略ブロック図である。
機能する部分を示す概略ブロック図である。
【図6】 同期検出回路の動作を説明するタイミング図
である。
である。
【図7】 同期検出回路を構成するアドレスSYNC検
出回路の基本構成を示すブロック図である。
出回路の基本構成を示すブロック図である。
【図8】 位相がロックした場合のアドレスデータの取
込みのタイミングを示すタイミング図である。
込みのタイミングを示すタイミング図である。
【図9】 位相がロックしていない場合のアドレスデー
タの取込みのタイミングを示すタイミング図である。
タの取込みのタイミングを示すタイミング図である。
【図10】 位相がロックしていない場合のアドレスデ
ータの取込みのタイミングを示すタイミング図である。
ータの取込みのタイミングを示すタイミング図である。
【図11】 この発明の実施の形態によるアドレスSY
NC検出回路の構成を示すブロック図である。
NC検出回路の構成を示すブロック図である。
【図12】 図11の比較器の構成を示すブロック図で
ある。
ある。
1 光磁気ディスク、2 フレーム、100 信号演算
回路、101 光磁気ディスク、102 ピックアッ
プ、103 BPF、104AD変換器、105波形等
化回路、106 ビタビ復号器、107 ヘッダ検出回
路、108 データ復調器、109 誤り訂正回路、1
10 PLL回路、111 アドレス検出回路、112
コントローラ、113 誤り訂正符号付加回路、11
4 データ変調器、115 DA変換器、121 可変
遅延回路、122 検出窓発生回路、123 アドレス
SYNC検出回路、124 AD変換器、125 シフ
トレジスタ、126 レジスタ、127 比較器、12
8 ANDゲート、129比較器、130 レジスタ、
131 レジスタ、129a,129b,…,129h
ORゲート、129i,129j,…,129o O
Rゲート、129p AND回路。
回路、101 光磁気ディスク、102 ピックアッ
プ、103 BPF、104AD変換器、105波形等
化回路、106 ビタビ復号器、107 ヘッダ検出回
路、108 データ復調器、109 誤り訂正回路、1
10 PLL回路、111 アドレス検出回路、112
コントローラ、113 誤り訂正符号付加回路、11
4 データ変調器、115 DA変換器、121 可変
遅延回路、122 検出窓発生回路、123 アドレス
SYNC検出回路、124 AD変換器、125 シフ
トレジスタ、126 レジスタ、127 比較器、12
8 ANDゲート、129比較器、130 レジスタ、
131 レジスタ、129a,129b,…,129h
ORゲート、129i,129j,…,129o O
Rゲート、129p AND回路。
Claims (12)
- 【請求項1】 入力データの同期検出を行なう同期検出
回路であって、 クロック信号に同期したタイミングで前記入力データを
ラッチする手段と、 同期パターンデータを供給する手段と、 前記ラッチされたデータと、前記供給された同期パター
ンデータとを対比して、一致すれば同期検出信号を発生
する比較手段とを備え、 前記同期パターンデータを供給する手段は、前記同期パ
ターンデータを任意に設定可能である、同期検出回路。 - 【請求項2】 記録および/または再生装置において記
録媒体から再生されたデータの同期検出を行なう同期検
出回路であって、 前記記録および/または再生装置のPLL回路から供給
されるクロック信号に同期したタイミングで前記再生デ
ータをラッチする手段と、 同期パターンデータを供給する手段と、 前記ラッチされたデータと、前記供給された同期パター
ンデータとを対比して、一致すれば同期検出信号を発生
する比較手段とを備え、 前記同期パターンデータを供給する手段は、前記同期パ
ターンデータを任意に設定可能である、同期検出回路。 - 【請求項3】 前記同期パターンデータを供給する手段
は、 所定ビット数の同期パターンデータを記憶した第1の記
憶手段と、 前記同期パターンデータの一部分をマスクするためのデ
ータを記憶した第2の記憶手段と、 前記クロック信号が不安定な所定の期間内に、前記第2
の記憶手段に記憶されている前記マスクするためのデー
タを前記比較手段に読出して前記同期パターンデータの
前記一部分の前記アドレスデータとの対比を不能化する
手段とを含む、請求項1または2に記載の同期検出回
路。 - 【請求項4】 前記第2の記憶手段は、 前記所定ビット数の同期パターンデータの異なる部分を
マスクするための第1および第2のデータをそれぞれ記
憶した第1および第2のレジスタ手段を含む、請求項3
に記載の同期検出回路。 - 【請求項5】 前記第1のデータは、前記クロック信号
がより不安定な所定の期間内における前記アドレスデー
タの同期検出の際に、前記同期パターンデータのより大
きな部分をマスクするためのデータであり、かつ前記第
2のデータは、前記クロック信号がより安定した所定の
期間内における前記アドレスデータの同期検出の際に、
前記同期パターンデータのより小さな部分をマスクする
ためのデータである、請求項4に記載の同期検出回路。 - 【請求項6】 前記マスクするためのデータは、ユーザ
が指定可能なデータである、請求項3から5のいずれか
に記載の同期検出回路。 - 【請求項7】 入力データの同期検出を行なう同期検出
回路を備えた記録および/または再生装置であって、 前記同期検出回路は、 クロック信号に同期したタイミングで前記入力データを
ラッチする手段と、 同期パターンデータを供給する手段と、 前記ラッチされたデータと、前記供給された同期パター
ンデータとを対比して、一致すれば同期検出信号を発生
する比較手段とを備え、 前記同期パターンデータを供給する手段は、前記同期パ
ターンデータを任意に設定可能である、記録および/ま
たは再生装置。 - 【請求項8】 記録媒体から再生されたデータの同期検
出を行なう同期検出回路を備えた記録および/または再
生装置であって、 クロック信号を供給するPLL回路を備え、 前記同期検出回路は、 前記PLL回路から供給されるクロック信号に同期した
タイミングで前記再生データをラッチする手段と、 同期パターンデータを供給する手段と、 前記ラッチされたデータと、前記供給された同期パター
ンデータとを対比して、一致すれば同期検出信号を発生
する比較手段とを備え、 前記同期パターンデータを供給する手段は、前記同期パ
ターンデータを任意に設定可能である、記録および/ま
たは再生装置。 - 【請求項9】 前記同期パターンデータを供給する手段
は、 所定ビット数の同期パターンデータを記憶した第1の記
憶手段と、 前記同期パターンデータの一部分をマスクするためのデ
ータを記憶した第2の記憶手段と、 前記クロック信号が不安定な所定の期間内に、前記第2
の記憶手段に記憶されている前記マスクするためのデー
タを前記比較手段に読出して前記同期パターンデータの
前記一部分の前記アドレスデータとの対比を不能化する
手段とを含む、請求項7または8に記載の記録および/
または再生装置。 - 【請求項10】 前記第2の記憶手段は、 前記所定ビット数の同期パターンデータの異なる部分を
マスクするための第1および第2のデータをそれぞれ記
憶した第1および第2のレジスタ手段を含む、請求項9
に記載の記録および/または再生装置。 - 【請求項11】 前記第1のデータは、前記クロック信
号がより不安定な所定の期間内における前記アドレスデ
ータの同期検出の際に、前記同期パターンデータのより
大きな部分をマスクするためのデータであり、かつ前記
第2のデータは、前記クロック信号がより安定した所定
の期間内における前記アドレスデータの同期検出の際
に、前記同期パターンデータのより小さな部分をマスク
するためのデータである、請求項10に記載の記録およ
び/または再生装置。 - 【請求項12】 前記マスクするためのデータは、ユー
ザが指定可能なデータである、請求項9から11のいず
れかに記載の記録および/または再生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000236570A JP2001135040A (ja) | 1999-08-26 | 2000-08-04 | 同期検出回路および同期検出回路を備えた記録および/または再生装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11-239152 | 1999-08-26 | ||
JP23915299 | 1999-08-26 | ||
JP2000236570A JP2001135040A (ja) | 1999-08-26 | 2000-08-04 | 同期検出回路および同期検出回路を備えた記録および/または再生装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001135040A true JP2001135040A (ja) | 2001-05-18 |
Family
ID=26534106
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000236570A Pending JP2001135040A (ja) | 1999-08-26 | 2000-08-04 | 同期検出回路および同期検出回路を備えた記録および/または再生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001135040A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100859298B1 (ko) | 2006-01-24 | 2008-09-19 | 엔이씨 일렉트로닉스 가부시키가이샤 | 동기신호 검출 회로와 검출 방법 |
-
2000
- 2000-08-04 JP JP2000236570A patent/JP2001135040A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100859298B1 (ko) | 2006-01-24 | 2008-09-19 | 엔이씨 일렉트로닉스 가부시키가이샤 | 동기신호 검출 회로와 검출 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0505253B1 (en) | Read out apparatus for reading out information from magneto-optic disk | |
US4835759A (en) | Method and apparatus for compensating variation of read data in an optical data storage | |
KR20050072453A (ko) | 주파수 및 위상 제어 장치와 최대 우도 디코더 | |
US6072756A (en) | Optical disk apparatus and data recording method | |
KR910000645B1 (ko) | 디지탈정보 재생장치 | |
TW472248B (en) | Optical disc recording method and apparatus, optical disc, and optical disc reproducing apparatus | |
US5231650A (en) | Digital signal reproducing apparatus | |
JP2000230947A (ja) | デジタル位相制御ループにおける周波数検出方法 | |
JP2001135040A (ja) | 同期検出回路および同期検出回路を備えた記録および/または再生装置 | |
JP3789740B2 (ja) | リード/ライト制御回路およびリード/ライト制御回路を備えた記録および/または再生装置 | |
JP2001143407A (ja) | アドレス検出回路およびアドレス検出回路を備えた記録および/または再生装置 | |
JP3639519B2 (ja) | リード/ライト制御回路およびリード/ライト制御回路を備えた記録および/または再生装置 | |
JP2664302B2 (ja) | 光磁気ディスク再生装置 | |
JP2002133794A (ja) | リード/ライト制御回路およびリード/ライト制御回路を備えた記録および/または再生装置 | |
JP3222128B2 (ja) | 同期信号再生装置および同期信号再生方法 | |
JP2942696B2 (ja) | 光ディスクからのデータ再生システム | |
JP2659999B2 (ja) | ヘリカルスキャン方式のテープ再生装置 | |
JPH0793904A (ja) | 情報記録装置および情報再生装置および光ディスク | |
JP2003077213A (ja) | リード/ライト制御回路およびリード/ライト制御回路を備えた記録および/または再生装置 | |
KR20050052330A (ko) | 동기화 방법 및 동기화 장치 | |
KR100408398B1 (ko) | 어드레스 마크 검출장치 및 방법 | |
JPH05334754A (ja) | 光磁気ディスク再生装置 | |
JPH05342591A (ja) | 光ディスク再生方法及びその装置 | |
JP2001155442A (ja) | ヘッダ検出回路およびヘッダ検出回路を備えたデータ再生装置 | |
JPH0743896B2 (ja) | 再生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041221 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050419 |