JP2001127211A - 電磁波ノイズの遮蔽部を備える半導体集積回路と該半導体集積回路の実装構造 - Google Patents
電磁波ノイズの遮蔽部を備える半導体集積回路と該半導体集積回路の実装構造Info
- Publication number
- JP2001127211A JP2001127211A JP30433199A JP30433199A JP2001127211A JP 2001127211 A JP2001127211 A JP 2001127211A JP 30433199 A JP30433199 A JP 30433199A JP 30433199 A JP30433199 A JP 30433199A JP 2001127211 A JP2001127211 A JP 2001127211A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor integrated
- integrated circuit
- circuit board
- printed circuit
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
(57)【要約】
【課題】 半導体集積回路と該半導体集積回路の実装構
造を提供する。 【解決手段】 プリント基板３上に搭載された半導体集
積回路から放射される電磁波ノイズが他の電子回路また
は電子機器に影響を与えるのを防止するため、半導体集
積回路の反プリント基板側の面を覆う形態に設けられた
電磁波ノイズを遮蔽する遮蔽部１と、遮蔽部１とプリン
ト基板３上のグランド３ａを接続するための接続部１ａ
とを有する。プリント基板３上および電子機器内部の格
段の省スペース化と大幅な軽量化とを達成することがで
きる。
造を提供する。 【解決手段】 プリント基板３上に搭載された半導体集
積回路から放射される電磁波ノイズが他の電子回路また
は電子機器に影響を与えるのを防止するため、半導体集
積回路の反プリント基板側の面を覆う形態に設けられた
電磁波ノイズを遮蔽する遮蔽部１と、遮蔽部１とプリン
ト基板３上のグランド３ａを接続するための接続部１ａ
とを有する。プリント基板３上および電子機器内部の格
段の省スペース化と大幅な軽量化とを達成することがで
きる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路に
関し、特に、半導体集積回路から放射される電磁波ノイ
ズが他の電子回路もしくは電子機器に影響を与えるのを
防止する遮蔽部を備える半導体集積回路と該半導体集積
回路の実装構造に関する。
関し、特に、半導体集積回路から放射される電磁波ノイ
ズが他の電子回路もしくは電子機器に影響を与えるのを
防止する遮蔽部を備える半導体集積回路と該半導体集積
回路の実装構造に関する。
【０００２】
【従来の技術】電子機器、特に無線機器の分野において
は半導体集積回路から放射される電磁波ノイズが他の電
子回路あるいは電子機器に影響を与えるため、この電磁
波ノイズをいかに遮蔽することがこれまでの大きな問題
の一つとなっていた。この問題を解決しようとする従来
例の１つを図９に示す。
は半導体集積回路から放射される電磁波ノイズが他の電
子回路あるいは電子機器に影響を与えるため、この電磁
波ノイズをいかに遮蔽することがこれまでの大きな問題
の一つとなっていた。この問題を解決しようとする従来
例の１つを図９に示す。
【０００３】図９は、半導体集積回路１０を底面が開口
とされている略箱型の板金シールド９で覆った従来の半
導体集積回路の斜視図である。図９に示すように、従来
では、プリント基板１１に搭載された半導体集積回路１
０自体を板金シールド９で覆うという方法が採用されて
いた。
とされている略箱型の板金シールド９で覆った従来の半
導体集積回路の斜視図である。図９に示すように、従来
では、プリント基板１１に搭載された半導体集積回路１
０自体を板金シールド９で覆うという方法が採用されて
いた。
【０００４】図１０は、図９に示した半導体集積回路１
０を板金シールド９とともに線Ｄ−Ｄ’に沿って切断し
た状態を示す断面図である。図１０に示すように、板金
シールド９は、半導体集積回路１０よりも大きく、その
分大きな実装スペースを専有している。板金シールド９
が大きなため、それに伴い、重量もかなりのものとな
る。このため、たとえ板金シールド９の厚さを薄くした
としても、板金シールド９を設けた複数の半導体集積回
路をプリント基板に実装したときの重量は相当なものと
なる。
０を板金シールド９とともに線Ｄ−Ｄ’に沿って切断し
た状態を示す断面図である。図１０に示すように、板金
シールド９は、半導体集積回路１０よりも大きく、その
分大きな実装スペースを専有している。板金シールド９
が大きなため、それに伴い、重量もかなりのものとな
る。このため、たとえ板金シールド９の厚さを薄くした
としても、板金シールド９を設けた複数の半導体集積回
路をプリント基板に実装したときの重量は相当なものと
なる。
【０００５】
【発明が解決しようとする課題】上記の図９と図１０に
示した従来の方法では、板金シールド９は、半導体集積
回路１０の外形よりも大きな略箱型とされている。従っ
て、半導体集積回路１０から延在する各端子の長さ分に
板金シールド９の厚さ、およびこれらの間の隙間分を加
えた実装スペースが必要とされ、高密度実装化には不適
なものとなっていた。
示した従来の方法では、板金シールド９は、半導体集積
回路１０の外形よりも大きな略箱型とされている。従っ
て、半導体集積回路１０から延在する各端子の長さ分に
板金シールド９の厚さ、およびこれらの間の隙間分を加
えた実装スペースが必要とされ、高密度実装化には不適
なものとなっていた。
【０００６】また、軽量化の面においても半導体集積回
路１０を完全に覆う箱型の板金シールド９の存在は半導
体集積回路の小型化、軽量化の推進を阻害する大きな要
因の一つとなっているだけでなく、多機能化への進展を
も阻止する要因ともなりかねない。特に、年々軽薄短小
化が求められている携帯無線機器の分野においては、無
視できない大きな問題となってきている。
路１０を完全に覆う箱型の板金シールド９の存在は半導
体集積回路の小型化、軽量化の推進を阻害する大きな要
因の一つとなっているだけでなく、多機能化への進展を
も阻止する要因ともなりかねない。特に、年々軽薄短小
化が求められている携帯無線機器の分野においては、無
視できない大きな問題となってきている。
【０００７】本発明は上述したような従来の技術が有す
る問題点に鑑みなされたものであって、電磁波ノイズの
漏出を防止し、合わせて省実装スペース化と軽量化とを
図った遮蔽部を備える半導体集積回路と該半導体集積回
路の実装構造を提供することを目的とする。
る問題点に鑑みなされたものであって、電磁波ノイズの
漏出を防止し、合わせて省実装スペース化と軽量化とを
図った遮蔽部を備える半導体集積回路と該半導体集積回
路の実装構造を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記の問題点を解決する
ため、本発明によれば、半導体集積回路の反プリント基
板側の面を覆う形態に設けられた電磁波ノイズを遮蔽す
る遮蔽部と、遮蔽部とプリント基板上のグランドとを接
続するための接続部とを有することを特徴とする。
ため、本発明によれば、半導体集積回路の反プリント基
板側の面を覆う形態に設けられた電磁波ノイズを遮蔽す
る遮蔽部と、遮蔽部とプリント基板上のグランドとを接
続するための接続部とを有することを特徴とする。
【０００９】この場合、遮蔽部が金属板であるとする。
【００１０】上記において、遮蔽部を導電性を有する粒
子が混粒された半導体集積回路のパッケージを構成する
樹脂としても良い。あるいは、導電性を有する塗料を用
いて、印刷、塗装、または熱転写工法により形成された
被膜としても良い。
子が混粒された半導体集積回路のパッケージを構成する
樹脂としても良い。あるいは、導電性を有する塗料を用
いて、印刷、塗装、または熱転写工法により形成された
被膜としても良い。
【００１１】また、本発明による半導体集積回路がQFP
であり、接続部がプリント基板上のグランドおよび遮蔽
部のそれぞれと接続する複数設けられた端子の一部であ
ることを特徴とする。
であり、接続部がプリント基板上のグランドおよび遮蔽
部のそれぞれと接続する複数設けられた端子の一部であ
ることを特徴とする。
【００１２】上記において、半導体集積回路をBGAまた
はPGAとし、接続部を遮蔽部自体としても良い。
はPGAとし、接続部を遮蔽部自体としても良い。
【００１３】本発明による半導体集積回路は、半導体集
積回路の実装面をグランドとする実装構造を有すること
を特徴とする。
積回路の実装面をグランドとする実装構造を有すること
を特徴とする。
【００１４】上記において、本発明による半導体集積回
路を、プリント基板の半導体集積回路が実装される部分
の内面をグランドとするとともに、そのグランドの一部
が遮蔽部と接続される箇所に現れるように形成される実
装構造としても良い。
路を、プリント基板の半導体集積回路が実装される部分
の内面をグランドとするとともに、そのグランドの一部
が遮蔽部と接続される箇所に現れるように形成される実
装構造としても良い。
【００１５】上記のように構成される本発明において
は、半導体集積回路の反プリント基板の面を導電性を有
する遮蔽部が接続部を介して半導体集積回路の実装面に
設けられたグランドと接続されることとなるので、被膜
がグランドと同電位に保たれ、遮蔽部によるシールド効
果が図られる。
は、半導体集積回路の反プリント基板の面を導電性を有
する遮蔽部が接続部を介して半導体集積回路の実装面に
設けられたグランドと接続されることとなるので、被膜
がグランドと同電位に保たれ、遮蔽部によるシールド効
果が図られる。
【００１６】また、遮蔽部を複数の端子に直接接合でき
ない型の半導体集積回路についても、遮蔽部は半導体集
積回路が実装される部分の内面に設けられたグランドの
一部と接続されて上記の場合と同様のシールド効果を奏
するものとなる。
ない型の半導体集積回路についても、遮蔽部は半導体集
積回路が実装される部分の内面に設けられたグランドの
一部と接続されて上記の場合と同様のシールド効果を奏
するものとなる。
【００１７】これにより、従来の金属製の略箱型の板金
シールドに比し、半導体集積回路の高密度実装化、薄型
化、および小型化を実現したばかりでなく、大幅な軽量
化も達成できる。その上、遮蔽部として安価で簡単な材
料を用いているので、遮蔽部の形成工程が簡素化され、
低価格化も可能となる。
シールドに比し、半導体集積回路の高密度実装化、薄型
化、および小型化を実現したばかりでなく、大幅な軽量
化も達成できる。その上、遮蔽部として安価で簡単な材
料を用いているので、遮蔽部の形成工程が簡素化され、
低価格化も可能となる。
【００１８】さらに、半導体集積回路のパッケージを構
成する樹脂に導電性を有する微粒子を混粒させた場合に
はパッケージ自体がシールド効果を奏するものとなるの
で、上記のような遮蔽部を設ける必要がなくなり、半導
体集積回路の製造工程を簡略化することができるととも
にさらなる小型化が可能となる。
成する樹脂に導電性を有する微粒子を混粒させた場合に
はパッケージ自体がシールド効果を奏するものとなるの
で、上記のような遮蔽部を設ける必要がなくなり、半導
体集積回路の製造工程を簡略化することができるととも
にさらなる小型化が可能となる。
【００１９】
【発明の実施の形態】次に、本発明の実施の形態を図面
を参照して説明する。
を参照して説明する。
【００２０】まず、本発明の第１の実施例を説明する。
【００２１】本実施例は、電磁波ノイズの遮蔽部材とし
て、半導体集積回路のプリント基板側の面に導電性を有
する被膜を被着させたものである。
て、半導体集積回路のプリント基板側の面に導電性を有
する被膜を被着させたものである。
【００２２】図１は、被膜１が被着された半導体集積回
路２の斜視図である。また、図２は、図１に示した半導
体集積回路２を被膜１とともに線A−A’に沿って切断し
た状態を示す断面図である。
路２の斜視図である。また、図２は、図１に示した半導
体集積回路２を被膜１とともに線A−A’に沿って切断し
た状態を示す断面図である。
【００２３】本実施例では、一般的なQFP(Quad Flat
wing leaded Package)と呼ばれる半導体集積回路を例
にとって説明する。 QFPは端子がパッケージの外方に向
けて延在する型の半導体集積回路である。
wing leaded Package)と呼ばれる半導体集積回路を例
にとって説明する。 QFPは端子がパッケージの外方に向
けて延在する型の半導体集積回路である。
【００２４】図２に示すように、銅箔の配線パターン
（図示せず）が形成されたプリント基板３上の半導体集
積回路の実装面にグランド３aが配設され、その上に、
内部に半導体素子（図示せず）を内包し、熱硬化性樹脂
によりパッケ−ジングされた薄方形状の半導体集積回路
２が実装されている。半導体集積回路２は、端子２aが
半導体集積回路２の部品実装面の四方に引き出された形
態で配置されている。このとき、端子２aは、プリント
基板３上に形成された配線パタ−ンと電気的に接続され
ている。
（図示せず）が形成されたプリント基板３上の半導体集
積回路の実装面にグランド３aが配設され、その上に、
内部に半導体素子（図示せず）を内包し、熱硬化性樹脂
によりパッケ−ジングされた薄方形状の半導体集積回路
２が実装されている。半導体集積回路２は、端子２aが
半導体集積回路２の部品実装面の四方に引き出された形
態で配置されている。このとき、端子２aは、プリント
基板３上に形成された配線パタ−ンと電気的に接続され
ている。
【００２５】半導体集積回路２の反プリント基板側の面
には遮蔽部である導電性を有する被膜１が被着されてい
る。プリント基板３上のグランド３aは、接続部である
半導体集積回路の接地用の複数設けられた接地用の端子
の一部１ａとに接合され、これにより、被膜１とグラン
ド３ａとの導通が図られている。
には遮蔽部である導電性を有する被膜１が被着されてい
る。プリント基板３上のグランド３aは、接続部である
半導体集積回路の接地用の複数設けられた接地用の端子
の一部１ａとに接合され、これにより、被膜１とグラン
ド３ａとの導通が図られている。
【００２６】上記において、被膜１はインク、塗料、転
写箔等に導電性を有する材料を含有した形態をとってお
り、印刷、塗装、熱転写等の工法により半導体集積回路
２および端子２aと密着されて形成される。この構成に
より、図９および図１０に示した従来例のような、半導
体集積回路１０の外形全体を囲むように金属製の略箱型
の板金シールド９で覆っていたシ−ルド構造に比し、極
めてコンパクトな構造で同様の電磁ノイズのシールド効
果を創出し得る。
写箔等に導電性を有する材料を含有した形態をとってお
り、印刷、塗装、熱転写等の工法により半導体集積回路
２および端子２aと密着されて形成される。この構成に
より、図９および図１０に示した従来例のような、半導
体集積回路１０の外形全体を囲むように金属製の略箱型
の板金シールド９で覆っていたシ−ルド構造に比し、極
めてコンパクトな構造で同様の電磁ノイズのシールド効
果を創出し得る。
【００２７】また、被膜１の厚さは極めて薄く、半導体
集積回路２の反プリント基板側の面に密着して構成され
ている。さらに、この被膜１の膜厚は要求される電磁波
ノイズのシールド効果レベルに応じて、適宜変更できる
ので、要求される仕様に対する柔軟性も兼ね備えてい
る。
集積回路２の反プリント基板側の面に密着して構成され
ている。さらに、この被膜１の膜厚は要求される電磁波
ノイズのシールド効果レベルに応じて、適宜変更できる
ので、要求される仕様に対する柔軟性も兼ね備えてい
る。
【００２８】ここで、被膜１を接地用の端子２aに接合
しているのは、半導体集積回路から発生した電磁波ノイ
ズを接地用の端子２aを通してグランド３aに逃がす電磁
波シールドを形成するためである。被膜１はもちろん一
部の、例えば、１本の端子だけでなく、複数の端子に接
合しても構わないが、一部の端子だけでも十分な電磁波
ノイズのシールド効果が得られる。
しているのは、半導体集積回路から発生した電磁波ノイ
ズを接地用の端子２aを通してグランド３aに逃がす電磁
波シールドを形成するためである。被膜１はもちろん一
部の、例えば、１本の端子だけでなく、複数の端子に接
合しても構わないが、一部の端子だけでも十分な電磁波
ノイズのシールド効果が得られる。
【００２９】本実施例をさらに発展させて、図３に示す
ように、被膜１’を半導体集積回路２のプリント基板側
の面に被着させても、あるいは図示しないが側面に被着
させても良い。なお、接地用の端子２ａとしては、入出
力機能が割り付けられていない空いている予備の端子を
選択することとしても良い。
ように、被膜１’を半導体集積回路２のプリント基板側
の面に被着させても、あるいは図示しないが側面に被着
させても良い。なお、接地用の端子２ａとしては、入出
力機能が割り付けられていない空いている予備の端子を
選択することとしても良い。
【００３０】以上のように、本実施例によれば、図９お
よび図１０に示した従来の金属製の略箱型の板金シ−ル
ド構造９に比し、プリント基板３上および電子機器内部
の実装領域の格段の省スペ−ス化を実現したばかりでな
く、大幅な軽量化をも可能とする。
よび図１０に示した従来の金属製の略箱型の板金シ−ル
ド構造９に比し、プリント基板３上および電子機器内部
の実装領域の格段の省スペ−ス化を実現したばかりでな
く、大幅な軽量化をも可能とする。
【００３１】また、被膜１は半導体集積回路２の反プリ
ント基板側の面全体に密着して被着されて、プリント基
板３上に配設されたグランド３aと短い距離で対向する
構成とすることにより、より高い電磁波ノイズのシール
ド効果が得られる。
ント基板側の面全体に密着して被着されて、プリント基
板３上に配設されたグランド３aと短い距離で対向する
構成とすることにより、より高い電磁波ノイズのシール
ド効果が得られる。
【００３２】さらに、半導体集積回路に被膜１，１’を
被着させることで、被着された半導体集積回路自体から
発生される電磁波ノイズが外部に放射されるのを防ぐこ
とができるばかりでなく、外部の電界、磁界、あるいは
雑音等の外部擾乱要因に影響されることもなくなる。
被着させることで、被着された半導体集積回路自体から
発生される電磁波ノイズが外部に放射されるのを防ぐこ
とができるばかりでなく、外部の電界、磁界、あるいは
雑音等の外部擾乱要因に影響されることもなくなる。
【００３３】次に、本発明の第２の実施例を説明する。
【００３４】本実施例は、上述した QFP以外の半導体集
積回路で、端子に導電性の被膜を直接接合できないBGA
(Ball Grid Array)またはPGA(Pin Grid Array)等の
半導体集積回路についても対応できるように、遮蔽部で
ある電磁波シールド部材として、金属製の薄板を用いた
ものである。
積回路で、端子に導電性の被膜を直接接合できないBGA
(Ball Grid Array)またはPGA(Pin Grid Array)等の
半導体集積回路についても対応できるように、遮蔽部で
ある電磁波シールド部材として、金属製の薄板を用いた
ものである。
【００３５】本実施例では、BGAと呼ばれる半導体集積
回路を例にとって説明する。BGAは裏面に複数の入出力
パッドが並べられた型の半導体集積回路である。
回路を例にとって説明する。BGAは裏面に複数の入出力
パッドが並べられた型の半導体集積回路である。
【００３６】図５に示すように、プリント基板６の半導
体集積回路の実装面にグランド６ａが埋設され、その一
部６ａ’がプリント基板６の上に現れている。そして、
プリント基板６の上に、内部に半導体素子（図示せず）
を内包し、熱硬化性樹脂によりパッケージングされた薄
方形状の半導体集積回路５が実装され、ボール状の端子
５ａは、プリント基板６上に形成された銅箔の配線パタ
ーンと電気的に接続されている。
体集積回路の実装面にグランド６ａが埋設され、その一
部６ａ’がプリント基板６の上に現れている。そして、
プリント基板６の上に、内部に半導体素子（図示せず）
を内包し、熱硬化性樹脂によりパッケージングされた薄
方形状の半導体集積回路５が実装され、ボール状の端子
５ａは、プリント基板６上に形成された銅箔の配線パタ
ーンと電気的に接続されている。
【００３７】図４は、金属製の薄板４が設けられた半導
体集積回路５の斜視図である。図５は、図４に示した半
導体集積回路５を金属製の薄板４とともに線B−B’に沿
って切断した状態を示す断面図である。
体集積回路５の斜視図である。図５は、図４に示した半
導体集積回路５を金属製の薄板４とともに線B−B’に沿
って切断した状態を示す断面図である。
【００３８】図５に示すように、本実施例では、第１の
実施例において説明した被膜１に換え、被覆対象となる
半導体集積回路５の外形と合致した方形状の金属製の薄
板４を用いている。グランド６ａは、その一部６ａ’が
薄板４と接続されたプリント基板６の上に現れるように
プリント基板６の内面に埋設されており、接続部である
薄板の一部４ａをＬ字形に折り曲げ、グランドの一部６
ａ’に接続されている。この薄板４は半導体集積回路５
の形成時に、半導体集積回路のパッケージを構成する材
料である熱硬化性樹脂と同時に成形される。この成形法
は、薄板４と熱硬化性樹脂とを一体化して成形すること
から、一般にインサ−ト成形と呼ばれている。
実施例において説明した被膜１に換え、被覆対象となる
半導体集積回路５の外形と合致した方形状の金属製の薄
板４を用いている。グランド６ａは、その一部６ａ’が
薄板４と接続されたプリント基板６の上に現れるように
プリント基板６の内面に埋設されており、接続部である
薄板の一部４ａをＬ字形に折り曲げ、グランドの一部６
ａ’に接続されている。この薄板４は半導体集積回路５
の形成時に、半導体集積回路のパッケージを構成する材
料である熱硬化性樹脂と同時に成形される。この成形法
は、薄板４と熱硬化性樹脂とを一体化して成形すること
から、一般にインサ−ト成形と呼ばれている。
【００３９】上記の第１の実施例と同様に、本実施例を
さらに発展させて図６に示すように、金属製の薄板４’
を端子５ａの取り付け部分である半導体集積回路のプリ
ント基板側の面に設けても、あるいは図示しないが側面
に設けも良い。
さらに発展させて図６に示すように、金属製の薄板４’
を端子５ａの取り付け部分である半導体集積回路のプリ
ント基板側の面に設けても、あるいは図示しないが側面
に設けも良い。
【００４０】本実施例において、グランド６ａをプリン
ト基板６の内面に埋設しているのは、プリント基板６に
実装する半導体集積回路として、BGAまたはPGA等を対象
としているからである。このようにグランドの一部６ａ
がプリント基板６の上に現れるように、グランド６ａを
プリント基板６の内面に埋設し、グランドの一部６ａ’
と薄板の一部４ａとを接続することにより、薄板４を接
地できる。
ト基板６の内面に埋設しているのは、プリント基板６に
実装する半導体集積回路として、BGAまたはPGA等を対象
としているからである。このようにグランドの一部６ａ
がプリント基板６の上に現れるように、グランド６ａを
プリント基板６の内面に埋設し、グランドの一部６ａ’
と薄板の一部４ａとを接続することにより、薄板４を接
地できる。
【００４１】以上のように、本実施例によれば、プリン
ト基板内にグランドの一部がプリント基板上に現れるよ
うに埋設することにより、端子に導電性の被膜を直接接
合できないBGAまたはPGA等の各種半導体集積回路にも適
用可能である。
ト基板内にグランドの一部がプリント基板上に現れるよ
うに埋設することにより、端子に導電性の被膜を直接接
合できないBGAまたはPGA等の各種半導体集積回路にも適
用可能である。
【００４２】また、金属製の薄板４を使用するため、上
述した第１の実施例のように大幅な軽量化を達成するこ
とは困難であるが、それでも図９および図１０に示した
従来の略箱型の金属製シ−ルド構造９に比し、より省実
装スペ−ス化と軽量化されたシ−ルド構造を可能として
いる。なお、本構成においても、薄板４とプリント基板
６上のグランド６aとが短い距離で対向する構成とする
ことにより、高いシ−ルド効果が得られる。
述した第１の実施例のように大幅な軽量化を達成するこ
とは困難であるが、それでも図９および図１０に示した
従来の略箱型の金属製シ−ルド構造９に比し、より省実
装スペ−ス化と軽量化されたシ−ルド構造を可能として
いる。なお、本構成においても、薄板４とプリント基板
６上のグランド６aとが短い距離で対向する構成とする
ことにより、高いシ−ルド効果が得られる。
【００４３】続いて、本発明の第３の実施例を説明す
る。
る。
【００４４】本実施例は、上記の実施例において使用し
た導電性の被膜や金属製の薄板４による電磁波シールド
ではなく、遮蔽部である電磁波シールド部材として、半
導体集積回路を構成する熱硬化性樹脂に導電性を有する
微粒子を混粒させ、熱硬化性樹脂の全体にわたり分散さ
せたものである。
た導電性の被膜や金属製の薄板４による電磁波シールド
ではなく、遮蔽部である電磁波シールド部材として、半
導体集積回路を構成する熱硬化性樹脂に導電性を有する
微粒子を混粒させ、熱硬化性樹脂の全体にわたり分散さ
せたものである。
【００４５】図７は、熱硬化性樹脂の全体にわたり導電
性を有する微粒子７ｂを混粒させて、分散させた半導体
集積回路７の斜視図である。また、図８は、図７に示し
た半導体集積回路７を線C−C’に沿って切断した状態を
示す断面図である。
性を有する微粒子７ｂを混粒させて、分散させた半導体
集積回路７の斜視図である。また、図８は、図７に示し
た半導体集積回路７を線C−C’に沿って切断した状態を
示す断面図である。
【００４６】図８に示すように、配線パターンが形成さ
れたプリント基板８の上に、複数の端子７ａを備え、微
粒子７ｂが混在され、分散されたパッケージング部材が
実装されている。複数の端子７ａはパッケージング部材
とは絶縁されており、その一部はプリント基板８上に形
成された配線パターンと電気的に接続されている。
れたプリント基板８の上に、複数の端子７ａを備え、微
粒子７ｂが混在され、分散されたパッケージング部材が
実装されている。複数の端子７ａはパッケージング部材
とは絶縁されており、その一部はプリント基板８上に形
成された配線パターンと電気的に接続されている。
【００４７】ここで、熱硬化性樹脂に混粒できる微粒子
の大きさは、配線ピッチに対し十分微細であるとする。
の大きさは、配線ピッチに対し十分微細であるとする。
【００４８】本実施例では、半導体集積回路の製造工程
において、微粒子７ｂを熱硬化性樹脂と一緒にパッケ−
ジングすることにより、熱硬化性樹脂の全体にわたって
所定の密度で分散できる。
において、微粒子７ｂを熱硬化性樹脂と一緒にパッケ−
ジングすることにより、熱硬化性樹脂の全体にわたって
所定の密度で分散できる。
【００４９】以上のように、本実施例によれば、上記の
実施例における印刷等の２次加工や金属製の薄板を必要
とせず、通常の半導体集積回路の製造工程においてパッ
ケージ自体がシ−ルド化された半導体集積回路を形成で
きる。また省実装スペ−ス化および軽量化においても、
従来のシ−ルド構造に比し、格段の優位性を有するもの
である。
実施例における印刷等の２次加工や金属製の薄板を必要
とせず、通常の半導体集積回路の製造工程においてパッ
ケージ自体がシ−ルド化された半導体集積回路を形成で
きる。また省実装スペ−ス化および軽量化においても、
従来のシ−ルド構造に比し、格段の優位性を有するもの
である。
【００５０】なお、熱硬化性樹脂に混粒させる微粒子の
大きさと分布密度は、配線ピッチよりも十分に小さな範
囲内で、半導体集積回路の種類、あるいは要求される電
磁波ノイズの遮蔽レベルに応じて任意に設定可能であ
る。
大きさと分布密度は、配線ピッチよりも十分に小さな範
囲内で、半導体集積回路の種類、あるいは要求される電
磁波ノイズの遮蔽レベルに応じて任意に設定可能であ
る。
【００５１】以上本発明の各実施例を説明してきたが、
本発明は上記の各実施例に限定されるものではなく、本
発明の技術思想の範囲内において、各実施例を任意に組
み合わせても、あるいは適宣変更しても良い。
本発明は上記の各実施例に限定されるものではなく、本
発明の技術思想の範囲内において、各実施例を任意に組
み合わせても、あるいは適宣変更しても良い。
【００５２】
【発明の効果】以上説明したように、本発明によれば、
以下のような顕著な効果を奏する。
以下のような顕著な効果を奏する。
【００５３】（１）半導体集積回路自体が直接被膜また
は金属板を備えているため、あるいは半導体集積回路を
構成する熱硬化性樹脂に導電性を有する微粒子を混粒し
てパッケージ自身をシールド化しているため、プリント
基板上または電子機器内部の実装領域の格段の省スペー
ス化を実現したばかりでなく、大幅な軽量化をも可能と
する。
は金属板を備えているため、あるいは半導体集積回路を
構成する熱硬化性樹脂に導電性を有する微粒子を混粒し
てパッケージ自身をシールド化しているため、プリント
基板上または電子機器内部の実装領域の格段の省スペー
ス化を実現したばかりでなく、大幅な軽量化をも可能と
する。
【００５４】（２）上記と同様の理由により、より強力
で安定した電磁波ノイズのシールド効果を発揮できる。
で安定した電磁波ノイズのシールド効果を発揮できる。
【００５５】（３）通常の半導体集積回路の製造工程に
おいて、パッケージに導電性を有する微粒子を混粒し、
これにより電磁波ノイズのシールド効果を発揮させてい
るため、半導体集積回路に遮蔽部として、被膜あるいは
金属板を設ける必要がなくなり、半導体集積回路実装時
の工程を簡略化できる。
おいて、パッケージに導電性を有する微粒子を混粒し、
これにより電磁波ノイズのシールド効果を発揮させてい
るため、半導体集積回路に遮蔽部として、被膜あるいは
金属板を設ける必要がなくなり、半導体集積回路実装時
の工程を簡略化できる。
【図１】被膜１が被着された半導体集積回路２の斜視図
である。
である。
【図２】図１に示した半導体集積回路２を被膜１ととも
に線A−A’に沿って切断した状態を示す断面図である。
に線A−A’に沿って切断した状態を示す断面図である。
【図３】被膜１’を半導体集積回路２のプリント基板側
の面に被着した図である。
の面に被着した図である。
【図４】金属製の薄板４が設けられた半導体集積回５の
斜視図である。
斜視図である。
【図５】図４に示した半導体集積回路５を金属製の薄板
４とともに線B−B’に沿って切断した状態を示す断面図
である。
４とともに線B−B’に沿って切断した状態を示す断面図
である。
【図６】金属製の薄板４’を端子５ａの取り付け部分で
ある半導体集積回路５のプリント基板側の面に設けた図
である。
ある半導体集積回路５のプリント基板側の面に設けた図
である。
【図７】熱硬化性樹脂の全体にわたり導電性を有する微
粒子７ｂを混粒させて、分散させた半導体集積回路７の
斜視図である。
粒子７ｂを混粒させて、分散させた半導体集積回路７の
斜視図である。
【図８】図７に示した半導体集積回路７を線C−C’に沿
って切断した状態を示す断面図である。
って切断した状態を示す断面図である。
【図９】半導体集積回路１０を底面が開口とされている
略箱型の板金シールド９で覆った従来の半導体集積回路
の斜視図である。
略箱型の板金シールド９で覆った従来の半導体集積回路
の斜視図である。
【図１０】図９に示した従来の半導体集積回路１０を板
金シールド９とともに線Ｄ−Ｄ’に沿って切断した状態
を示す断面図である。
金シールド９とともに線Ｄ−Ｄ’に沿って切断した状態
を示す断面図である。
１，１’ 被膜 １a 端子の一部 ２，５，７，１０ 半導体集積回路 ２ａ，５ａ，７ａ 端子 ３，６，８，１１ プリント基板 ３ａ，６ａ グランド ４，４’ 薄板 ４a 薄板の一部 ６a’ グランドの一部 ７ｂ 微粒子 ９ 板金シールド
Claims (8)
- 【請求項１】 配線パターンが形成されているプリント
基板上に搭載され、複数設けられた端子を介して前記配
線パターンと接続する半導体集積回路において、 前記半導体集積回路の反プリント基板側の面を覆う形態
に設けられた電磁波ノイズを遮蔽する遮蔽部と、 前記遮蔽部と前記プリント基板上のグランドとを接続す
るための接続部とを有することを特徴とする電磁波ノイ
ズの遮蔽部を備える半導体集積回路。 - 【請求項２】 請求項１記載の電磁波ノイズの遮蔽部を
備える半導体集積回路において、 前記遮蔽部が金属板であることを特徴とする電磁波ノイ
ズの遮蔽部を備える半導体集積回路。 - 【請求項３】 請求項１記載の電磁波ノイズの遮蔽部を
備える半導体集積回路において、 前記遮蔽部が導電性を有する粒子が混粒された前記半導
体集積回路のパッケージを構成する樹脂であることを特
徴とする電磁波ノイズの遮蔽部を備える半導体集積回
路。 - 【請求項４】 請求項１記載の電磁波ノイズの遮蔽部を
備える半導体集積回路において、 前記遮蔽部が、導電性を有する塗料を用いて、印刷、塗
装、または熱転写工法により形成された被膜であること
を特徴とする電磁波ノイズの遮蔽部を備える半導体集積
回路。 - 【請求項５】 請求項１ないし請求項４のいずれかに記
載の電磁波ノイズの遮蔽部を備える半導体集積回路にお
いて、 前記半導体集積回路がQFPであり、前記接続部が、前記
プリント基板上のグランドおよび前記遮蔽部のそれぞれ
と接続する複数設けられた端子の一部であることを特徴
とする電磁波ノイズの遮蔽部を備える半導体集積回路。 - 【請求項６】 請求項１ないし請求項４のいずれかに記
載の電磁波ノイズの遮蔽部を備える半導体集積回路にお
いて、 前記半導体集積回路がBGAまたはPGAであり、前記接続部
が、前記遮蔽部自体であることを特徴とする電磁波ノイ
ズの遮蔽部を備える半導体集積回路。 - 【請求項７】 請求項５記載の電磁波ノイズの遮蔽部を
備える半導体集積回路の実装構造であって、 プリント基板の前記半導体集積回の実装面をグランドと
することを特徴とする電磁波ノイズの遮蔽部を備える半
導体集積回路の実装構造。 - 【請求項８】 請求項５または請求項６記載の電磁波ノ
イズの遮蔽部を備える半導体集積回路の実装構造であっ
て、 プリント基板の前記半導体集積装置が実装される部分の
内面をグランドとするとともに該グランドをその一部が
前記遮蔽部と接続される箇所に現れるように形成するこ
とを特徴とする電磁波ノイズの遮蔽部を備える半導体集
積回路の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30433199A JP2001127211A (ja) | 1999-10-26 | 1999-10-26 | 電磁波ノイズの遮蔽部を備える半導体集積回路と該半導体集積回路の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30433199A JP2001127211A (ja) | 1999-10-26 | 1999-10-26 | 電磁波ノイズの遮蔽部を備える半導体集積回路と該半導体集積回路の実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001127211A true JP2001127211A (ja) | 2001-05-11 |
Family
ID=17931729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30433199A Pending JP2001127211A (ja) | 1999-10-26 | 1999-10-26 | 電磁波ノイズの遮蔽部を備える半導体集積回路と該半導体集積回路の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001127211A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016072492A (ja) * | 2014-09-30 | 2016-05-09 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
| WO2023175469A1 (en) | 2022-03-17 | 2023-09-21 | Ricoh Company, Ltd. | Method of forming electromagnetic-wave shield, method of manufacturing structure, and structure |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6130250U (ja) * | 1984-07-26 | 1986-02-24 | 日本電気株式会社 | 半導体装置 |
| JPS63313899A (ja) * | 1987-06-17 | 1988-12-21 | Seiko Epson Corp | Ｉｃのシ−ルド装置 |
| JPH04180659A (ja) * | 1990-11-15 | 1992-06-26 | Nec Yamagata Ltd | 半導体装置 |
| JPH08288686A (ja) * | 1995-04-20 | 1996-11-01 | Nec Corp | 半導体装置 |
| JPH10284873A (ja) * | 1997-04-04 | 1998-10-23 | Hitachi Ltd | 半導体集積回路装置およびｉｃカードならびにその製造に用いるリードフレーム |
| JPH11145333A (ja) * | 1997-09-02 | 1999-05-28 | Oki Electric Ind Co Ltd | 半導体装置 |
-
1999
- 1999-10-26 JP JP30433199A patent/JP2001127211A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6130250U (ja) * | 1984-07-26 | 1986-02-24 | 日本電気株式会社 | 半導体装置 |
| JPS63313899A (ja) * | 1987-06-17 | 1988-12-21 | Seiko Epson Corp | Ｉｃのシ−ルド装置 |
| JPH04180659A (ja) * | 1990-11-15 | 1992-06-26 | Nec Yamagata Ltd | 半導体装置 |
| JPH08288686A (ja) * | 1995-04-20 | 1996-11-01 | Nec Corp | 半導体装置 |
| JPH10284873A (ja) * | 1997-04-04 | 1998-10-23 | Hitachi Ltd | 半導体集積回路装置およびｉｃカードならびにその製造に用いるリードフレーム |
| JPH11145333A (ja) * | 1997-09-02 | 1999-05-28 | Oki Electric Ind Co Ltd | 半導体装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016072492A (ja) * | 2014-09-30 | 2016-05-09 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
| WO2023175469A1 (en) | 2022-03-17 | 2023-09-21 | Ricoh Company, Ltd. | Method of forming electromagnetic-wave shield, method of manufacturing structure, and structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5153379A (en) | Shielded low-profile electronic component assembly | |
| US6326244B1 (en) | Method of making a cavity ball grid array apparatus | |
| US5414220A (en) | Flexible wiring cable | |
| US6777620B1 (en) | Circuit board | |
| WO2019111655A1 (ja) | 電子制御装置 | |
| CN206835541U (zh) | 板级屏蔽件、电子装置、***级封装模块和屏蔽模块 | |
| CN108987378A (zh) | 微电子装置 | |
| JPH07193187A (ja) | 同一平面ヒ−トシンクおよび電気コンタクトを有する電子デバイス | |
| US20060091517A1 (en) | Stacked semiconductor multi-chip package | |
| US5352925A (en) | Semiconductor device with electromagnetic shield | |
| JP6790902B2 (ja) | 電子装置 | |
| US6943436B2 (en) | EMI heatspreader/lid for integrated circuit packages | |
| US20050012192A1 (en) | Hybrid integrated circuit | |
| KR100788858B1 (ko) | 집적 회로 패키지의 구조물 및 어셈블리 방법 | |
| US20040012939A1 (en) | EMI shielding apparatus | |
| JP4454388B2 (ja) | 半導体モジュール | |
| JPH06252282A (ja) | パッケージのシールド構造 | |
| JP2586389B2 (ja) | Ｌｓｉケースのシールド構造 | |
| JP2001127211A (ja) | 電磁波ノイズの遮蔽部を備える半導体集積回路と該半導体集積回路の実装構造 | |
| JP2005050868A (ja) | 電子装置 | |
| JP2940478B2 (ja) | シールド付き表面実装部品 | |
| JPH10233593A (ja) | 電磁シールド付きｅｌ用ｓｍｄドライバモジュールとその製造方法 | |
| JP2002158317A (ja) | 低ノイズ放熱ｉｃパッケージ及び回路基板 | |
| US6414383B1 (en) | Very low magnetic field integrated circuit | |
| JPH03179796A (ja) | ハイブリッド集積回路 |