JP2001119082A

JP2001119082A - 磁気抵抗素子

Info

Publication number: JP2001119082A
Application number: JP29860099A
Authority: JP
Inventors: Takashi Ikeda; 貴司池田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1999-10-20
Filing date: 1999-10-20
Publication date: 2001-04-27

Abstract

(57)【要約】【課題】下部電極あるいは下部配線等のラフネスが非
常に小さいので磁性層の静磁結合力が小さく、所望の磁
界範囲内で良好な出力信号を得ることが可能な磁気抵抗
素子を提供する。【解決手段】基板１６上に、Ｃｕの組成が２０ａｔ.
％以上９０ａｔ.％以下のＡｌＣｕ合金の電気伝導体
（下部電極１４や下部配線等）を有し、その上に少なく
とも第１の強磁性層１１、非磁性層１２及び第２の強磁
性層１３が順次形成された多層膜を有する磁気抵抗素
子。ＡｌＣｕ合金のＣｕの組成は４０ａｔ.％以上６０
ａｔ.％以下がより好ましい。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、下部電極や下部配
線等の電気伝導体として表面のラフネスが小さいＡｌＣ
ｕ合金を用いることにより、磁気抵抗効果膜の磁化の反
平行状態が容易に実現され、良好な出力信号を得ること
が可能な磁気抵抗素子に関する。

【０００２】

【従来の技術】図１５に示すように、磁気抵抗効果膜１
０は、基本的に二つの強磁性層（第１の強磁性層１１、
第２の強磁性層１３）の間に非磁性層１２を有するサン
ドイッチ構造の多層膜からなる。この二つの強磁性層１
１、１３の保磁力は異なる。したがって、外部から適当
な大きさの磁界を印加することによって、二つの強磁性
層１１、１３の磁化方向は平行あるいは反平行となる。
そして、この磁化状態により素子の抵抗は変化し、磁化
方向が平行であるときは素子の抵抗値は小さく、反平行
であるときは素子の抵抗値は大きくなる。つまり、素子
に一定電流を流し、磁化を平行な状態から反平行な状態
にすると素子の電圧は大きくなり、逆に反平行から平行
にすると電圧は小さくなる。

【０００３】磁気抵抗効果膜１０としては、従来より種
々の膜構成が提案されているが、上述の中間層（非磁性
層１２）が絶縁体であり、電子がその中間層をトンネリ
ングする場合は、その磁気抵抗効果膜をスピントンネル
膜という。スピントンネル膜に一般に用いられる絶縁体
は、アルミナである。スピントンネル膜の膜厚は、エネ
ルギー障壁幅の関係から１ｎｍ〜３ｎｍ程度の膜厚が好
ましいことが、これまでの多くの研究で報告されてい
る。一方、中間層（非磁性層１２）が導体である場合
は、その磁気抵抗効果膜をスピン散乱膜という。スピン
散乱膜では、電流を膜面に対して平行でも垂直でもどち
らに流しても構わない。

【０００４】磁気抵抗効果膜１０はメモリ素子として用
いることが可能である。この場合、磁界の印加は、例え
ば、図１６に示すように直交する上部導線２１と下部導
線２２を配し、各配線２１、２２に電流Ｉｓ、Ｉｗを流
し磁界を発生させることにより行なう。磁気抵抗効果膜
１０の磁化反転は、上下両導線２１、２２に同時に電流
が流れたときのみ生じるので、平面に複数形成された磁
気抵抗効果膜１０のうち、一つの素子の磁化方向を選択
的に変化させることが可能である。上下両導線２１、２
２に電流Ｉｓ、Ｉｗを流すと、それぞれの電流Ｉｓ、Ｉ
ｗによって発生した磁界が磁気抵抗効果膜１０の膜面に
平行に印加されるが、上部導線２１から発生する磁界と
下部導線２２から発生する磁界は、互いに９０°異なる
方向で作用する。

【０００５】さらに、磁気抵抗効果膜１０の下部磁性層
（図１５では第１の強磁性層１１）を電極あるいは配線
として用いない場合は、下部磁性層の下に電極あるいは
配線を設ける必要がある。

【０００６】

【発明が解決しようとする課題】スピン散乱膜の場合、
磁気抵抗変化は中間層（非磁性層１２）と磁性層（第１
の強磁性層１１、第２の強磁性層１３）の界面や磁性層
内部で生じ、中間層内部では生じない。したがって、中
間層の膜厚が薄い程、抵抗変化に関与する電子の割合が
高くなるので、磁気抵抗変化率は大きくなる。しかし、
中間層の膜厚が薄くなるに従い、二つの磁性層間に働く
静磁結合力が大きくなり、磁化が反平行にならなくなっ
てしまう。この原因の一つとして、オレンジピール効果
が挙げられる。つまり、磁性層と非磁性層との界面が湾
曲していると、磁化の反平行状態は実現困難となるので
ある。これは中間層の膜厚が１ｎｍ〜３ｎｍと薄いスピ
ントンネル膜においても同様である。

【０００７】このような点から、磁気抵抗変化率が大き
く、かつ所望の磁界範囲内で磁化の反平行状態を得るに
は、磁性層と中間層の界面が平坦であることが望まれ
る。したがって、表面のラフネス（表面粗さＲａ）の小
さい基板を使用することが必要である。近年、一般的に
使用されているシリコンウエハーやガラス基板はかなり
平坦で、ラフネスは１ｎｍよりも小さい。特にシリコン
ウエハーでは、０.１ｎｍ程度のラフネスが実現されて
いる。

【０００８】磁気抵抗効果膜を用いたメモリ素子では、
基板から中間層の間には、少なくとも磁界を印加するた
めの導線、絶縁層そして磁性層が形成される。さらに、
磁性層を電極あるいは配線として用いない場合には、基
板と下部磁性層との間にさらに金属層が形成される。一
般に、導線や電極には電気抵抗率の小さいＡｌが用いら
れ、磁性層にはＮｉ、Ｆｅ、Ｃｏやこれらの合金が用い
られる。スパッタ法で成膜すると、その薄膜のラフネス
が小さくなることが一般的に知られている。この点か
ら、導線、電極あるいは磁性層を成膜する方法として
は、スパッタ法が好ましいとされている。また、スパッ
タガス圧を高くして成膜すると、その膜は柱状構造とな
り、これが表面のラフネスを大きくする原因となる。し
たがって、スパッタガス圧は、放電が不安定とならない
範囲内で低くすることが好ましい。

【０００９】本発明者は、上記の各点を考慮して、ガス
圧を０.３Ｐａ程度とし、マグネトロンスパッタ法で、
シリコンウエハーやガラス基板上に、Ａｌ層、ＮｉＦｅ
層を順次積層形成し、そのラフネスを調べた。Ａｌ層表
面のラフネスは大きく、５０ｎｍ厚のＡｌ層のラフネス
は３.５ｎｍ程度であることが分かった。また、Ａｌ層
上部に形成した２５ｎｍ厚のＮｉＦｅ層の表面は、Ａｌ
層表面のラフネスとほぼ同じ値を示した。また、同様に
してＡｌ層、ＳｉＮ層（５０ｎｍ厚）、ＮｉＦｅ層を順
次積層形成し、そのラフネスを調べた。この多層膜表面
のラフネスも、Ａｌ層表面のラフネスと大きな差は無か
った。つまり、ＳｉＮ層やＮｉＦｅ層は多層膜表面のラ
フネスを著しく大きくする原因とはならないが、Ａｌ膜
の表面のラフネスは大きく、磁気抵抗素子の下部電極や
下部配線としては好ましくないことが分かったのであ
る。

【００１０】本発明は、このような課題を解決する為に
なされたものであり、磁性層よりも基板側に設けられて
いる電気伝導体（下部電極や下部配線等）の表面のラフ
ネスが非常に小さいので磁性層の静磁結合力が小さく、
所望の磁界範囲内で良好な出力信号を得ることが可能な
磁気抵抗素子を提供することを目的とする。

【００１１】

【課題を解決するための手段】本発明者は、表面のラフ
ネスが小さい電気伝導膜を実現するために鋭意検討した
結果、ＡｌとＣｕの特定組成の合金が非常に適している
ことを見出し、本発明を完成するに至った。

【００１２】すなわち本発明は、基板上に、Ｃｕの組成
が２０ａｔ.％以上９０ａｔ.％以下であるＡｌＣｕ合金
の電気伝導体を有し、その上に少なくとも第１の強磁性
層、非磁性層及び第２の強磁性層が順次形成された多層
膜を有する磁気抵抗素子である。

【００１３】

【発明の実施の形態】図１は、本発明の磁気抵抗素子の
一実施形態として、スピントンネル膜の膜構成を示す断
面図である。図中、１６は基板、１４は下部電極、１１
は第１の強磁性層、１２は非磁性層（中間層）、１３は
第２の強磁性層、１５は上部電極である。下部電極１４
及び上部電極１５は、電気抵抗率が小さいことが必要で
あり、従来技術ではＡｌが多く用いられている。ところ
が、先に説明した様にＡｌ層表面のラフネスが大きいの
で、磁化の反平行状態を実現することが従来技術では困
難である。ラフネスと二つの磁性層１１、１３の磁気的
結合の関係は、ネールによって提案されたトポグラフィ
ーモデルによって理解される。このモデルによれば、強
磁性層１１、１３と非磁性層１２の界面の凹凸が低いほ
ど強磁性層１１、１３の静磁的結合力が小さくなるの
で、磁化の反平行状態は実現し易くなる。したがって、
導線や電極には、その表面のラフネスが小さい材料が用
いられることが好ましいのである。

【００１４】図２は、ＡｌＣｕ合金層のＣｕ組成に対す
るラフネスの変化を示すグラフである。ここでは、表面
のラフネスが０.１６ｎｍ程度のシリコンウエハー上に
成膜した５０ｎｍ厚のＡｌＣｕ合金層の表面のラフネス
を測定した。また、このラフネス（表面粗さＲａ）は、
ＪＩＳＢ０６０１の中心線平均粗さ（Ｒａ）であり、
カットオフ値は標準値を採用した。

【００１５】図２に示す結果から分かるように、Ｃｕ組
成が２０ａｔ.％以上９０ａｔ.％以下の範囲では、ラフ
ネスは１ｎｍ以下の小さい値であり、さらに４０ａｔ.
％以上６０ａｔ.％以下の範囲では、ラフネスは０.２ｎ
ｍ程度の非常に小さな値となっている。

【００１６】本発明の重要な技術的意義は、ＡｌＣｕ合
金を用いた方が、Ａｌを用いた場合と比較して、表面の
ラフネスが小さい膜を得ることができ、これが磁気抵抗
素子の下部電極や下部配線等に非常に有用であるという
点に有る。しかも、ラフネスの具体的な数値は、材料以
外の諸条件にも影響されるので、本発明においては、そ
の具体的範囲に関し特に制限は無い。ただし、磁気抵抗
素子の要求性能を考慮すると、一般的にはＡｌＣｕ合金
膜の表面のラフネスは、１.０ｎｍ以下が好ましく、０.
３ｎｍ以下がより好ましい。

【００１７】また、図１では、下部電極１４にＡｌＣｕ
合金を用いたものを好適な形態として示したが。本発明
はこれに限定されない。例えば、下部配線、その他、第
１の強磁性層１１と基板１６の間に位置する各種の電気
伝導体に対して、ＡｌＣｕ合金を用いることは可能であ
る。

【００１８】第１の強磁性層１１及び第２の強磁性層１
３には、従来より磁気抵抗素子の多層膜中の強磁性層と
して知られる各種の材料が使用可能である。特に、Ｎｉ
Ｆｅ、Ｆｅ、Ｃｏ、ＣｏＦｅ等が好適に用いられ、第１
の強磁性層１１と第２の強磁性層１３が異なる磁界で磁
化反転するように適宜選定すればよい。例えば、第１の
強磁性層１１を比較的保磁力の小さなＮｉＦｅ層とし、
第２の強磁性層１３を比較的保磁力の大きなＣｏ層とす
る。

【００１９】スピントンネル膜の非磁性層１２にも、従
来よりスピントンネル膜の中間層として知られる各種の
絶縁体が使用可能である。通常はアルミナが用いられ
る。その作製方法としては、（１）Ａｌ層を形成し、こ
れを自然酸化させる方法、（２）Ａｌ層を形成し、これ
をプラズマ等でエネルギーを与え酸化させる方法、
（３）Ａｌターゲットを反応性スパッタリングする方
法、（４）アルミナターゲットを用いて直接成膜する方
法等が挙げられる。

【００２０】また図１では、スピントンネル膜を用いた
ものを好適な形態として示したが。本発明はこれに限定
されない。例えば、非磁性層１２として導体を用い、ス
ピン散乱膜を構成してもよい。スピン散乱膜の非磁性層
１２にも、従来よりスピン散乱膜の中間層として知られ
る導体が使用可能である。通常はＣｕが好ましい。

【００２１】

【実施例】以下、本発明を、実施例により更に詳細に説
明する。

【００２２】＜実施例１〜４＞成膜チャンバー内を１×
１０^-5Ｐａ以下まで真空にした後、ＤＣマグネトロンス
パッタ法によってＡｌターゲットとＣｕターゲットをコ
スパッタし、シリコンウエハー上に下部電極１４として
５０ｎｍ厚のＡｌＣｕ合金膜を成膜した。

【００２３】その後、第１の強磁性層１１として２５ｎ
ｍ厚のＮｉ₈₀Ｆｅ₂₀層、非磁性層１２として２ｎｍ厚の
アルミナ層、第２の強磁性層１３として２５ｎｍ厚のＣ
ｏ層を、真空を破ることなく連続して成膜した。ここ
で、強磁性層１１、１３はＤＣマグネトロンスパッタ法
で各ターゲットをスパッタし、アルミナ層（非磁性層１
２）はＲＦマグネトロンスパッタ法でアルミナターゲッ
トをスパッタして成膜した。各層のスパッタガス圧は、
何れも０.３Ｐａ程度とした。

【００２４】上記のようにして得られたスピントンネル
膜（磁気抵抗効果膜）の表面に、図３に示すように第１
のレジスト１７を形成した。次に、これをイオンミリン
グ装置によってＣｏ層（第２の強磁性層１３）、アルミ
ナ層（非磁性層１２）及びＮｉＦｅ層（第１の強磁性層
１１）を、図４に示すように部分的に除去した。

【００２５】次いで、第１のレジスト１７を除去し、さ
らに第２のレジスト１８を図５に示すように形成し、Ｒ
Ｆマグネトロンスパッタ法によって、絶縁層１９として
の窒化シリコン膜を成膜した。ここで、図５（ａ）は断
面図、図５（ｂ）は平面図である［後の図６（ａ）
（ｂ）及び図７（ａ）（ｂ）についても同様］。

【００２６】その後、第２のレジスト１８を除去し、図
６に示すように第３のレジスト２０を形成した。次い
で、ＤＣマグネトロンスパッタ法によって、５０ｎｍ厚
のＡｌ膜を成膜し、第３のレジスト２０を除去すること
で、上部電極１５及び電極パットを形成し、図７に示す
ようなスピントンネル素子とした。

【００２７】ここでは、下部電極１４であるＡｌＣｕ合
金膜のＣｕ組成が、それぞれ２０ａｔ.％（実施例
１）、４０ａｔ.％（実施例２）、６０ａｔ.％（実施例
３）、９０ａｔ.％（実施例４）である４種類のスピン
トンネル素子を作製した。これら実施例１〜４のスピン
トンネル素子の磁気抵抗曲線の測定結果を、図８〜図１
１に示す。この測定は、探針プローブを各電極パットに
接触させ、直流四端子法で行った。

【００２８】＜比較例１＞下部電極１４をＣｕ単独で形
成したこと以外は、実施例１〜４と同様にしてスピント
ンネル素子を作製した。磁気抵抗曲線の測定結果を、図
１２に示す。

【００２９】＜比較例２＞下部電極１４をＡｌ単独で形
成したこと以外は、実施例１〜４と同様にしてスピント
ンネル素子を作製した。磁気抵抗曲線の測定結果を、図
１３に示す。

【００３０】＜比較例３＞下部電極１４であるＡｌＣｕ
合金膜のＣｕ組成を１０ａｔ.％にしたこと以外は、実
施例１〜４と同様にしてスピントンネル素子を作製し
た。磁気抵抗曲線の測定結果を、図１４に示す。

【００３１】＜評価結果＞実施例１〜４では、Ｃｕ組成
が２０ａｔ.％以上９０ａｔ.％以下のＡｌＣｕ合金膜を
下部電極１４に用いているので、図８〜図１１に示すよ
うに磁気抵抗効果膜の磁気抵抗変化率が大きく、かつ抵
抗が高くなる磁界範囲が広い。特に、実施例３及び４で
は、Ｃｕ組成が４０ａｔ.％及び６０ａｔ.％なので、図
９及び図１０に示すように、抵抗が高くなる磁界範囲は
特に広くなっている。

【００３２】比較例１〜３では、Ｃｕ膜、Ａｌ膜、ある
いはＡｌ₉₀Ｃｕ₁₀膜を下部電極１４に用いているので、
図１２〜図１４に示すように、各実施例と比較して、磁
気抵抗変化率が低く、抵抗が高くなる磁界範囲も狭い。

【００３３】

【発明の効果】以上説明したように、本発明によれば、
磁性層の静磁結合力が小さく、所望の磁界範囲内で良好
な出力信号を得ることが可能な磁気抵抗素子を提供でき
る。

【図面の簡単な説明】

【図１】本発明の磁気抵抗素子の一実施形態として、ス
ピントンネル膜の膜構成を示す断面図である。

【図２】ＡｌＣｕ合金のＣｕ組成に対するラフネスの変
化を示すを示すグラフである。

【図３】第１のレジスト形成後のスピントンネル膜断面
図である。

【図４】Ｃｏ層、アルミナ層及びＮｉＦｅ層を除去した
後のスピントンネル膜断面図である。

【図５】第２のレジスト形成後のスピントンネル膜を示
す図であり、（ａ）は断面図、（ｂ）は平面図である。

【図６】第３のレジスト形成後のスピントンネル膜を示
す図であり、（ａ）は断面図、（ｂ）は平面図である。

【図７】加工後のスピントンネル素子を示す図であり、
（ａ）は断面図、（ｂ）は平面図である。

【図８】Ａｌ₈₀Ｃｕ₂₀下部電極を用いた実施例１のスピ
ントンネル素子の磁気抵抗曲線を示すグラフである。

【図９】Ａｌ₆₀Ｃｕ₄₀下部電極を用いた実施例２のスピ
ントンネル素子の磁気抵抗曲線を示すグラフである。

【図１０】Ａｌ₄₀Ｃｕ₆₀下部電極を用いた実施例３のス
ピントンネル素子の磁気抵抗曲線を示すグラフである。

【図１１】Ａｌ₁₀Ｃｕ₉₀下部電極を用いた実施例４のス
ピントンネル素子の磁気抵抗曲線を示すグラフである。

【図１２】Ｃｕ下部電極を用いた参考例１のスピントン
ネル素子の磁気抵抗曲線を示すグラフである。

【図１３】Ａｌ下部電極を用いた比較例２のスピントン
ネル素子の磁気抵抗曲線を示すグラフである。

【図１４】Ａｌ₉₀Ｃｕ₁₀下部電極を用いた比較例１のス
ピントンネル素子の磁気抵抗曲線を示すグラフである。

【図１５】磁気抵抗効果膜の基本的膜構成の断面図であ
る。

【図１６】磁気抵抗効果膜と導線の配置図である。

【符号の説明】

１０磁気抵抗効果膜１１第１の強磁性層１２非磁性層１３第２の強磁性層１４下部電極１５上部電極１６基板１７第１のレジスト１８第２のレジスト１９絶縁層２０第３のレジスト

Claims

【特許請求の範囲】

【請求項１】基板上に、Ｃｕの組成が２０ａｔ.％以
上９０ａｔ.％以下であるＡｌＣｕ合金の電気伝導体を
有し、その上に少なくとも第１の強磁性層、非磁性層及
び第２の強磁性層が順次形成された多層膜を有する磁気
抵抗素子。
【請求項２】前記合金のＣｕの組成が４０ａｔ.％以
上６０ａｔ.％以下である請求項１記載の磁気抵抗素
子。