JP2001117654A - 基準電圧発生回路 - Google Patents
基準電圧発生回路Info
- Publication number
- JP2001117654A JP2001117654A JP29968799A JP29968799A JP2001117654A JP 2001117654 A JP2001117654 A JP 2001117654A JP 29968799 A JP29968799 A JP 29968799A JP 29968799 A JP29968799 A JP 29968799A JP 2001117654 A JP2001117654 A JP 2001117654A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- drain
- collector
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【課題】 動作温度や回路電源電圧の変動に対して安定
な基準電圧を得る。 【解決手段】 バンドギャップ回路２０における、抵抗
Ｒ２とダイオードＱ６との直列接続回路に供給する電流
にトランジスタＱ３やトランジスタＱ５のリーク電流が
含まれないように、リーク電流除去回路２１を設ける。
な基準電圧を得る。 【解決手段】 バンドギャップ回路２０における、抵抗
Ｒ２とダイオードＱ６との直列接続回路に供給する電流
にトランジスタＱ３やトランジスタＱ５のリーク電流が
含まれないように、リーク電流除去回路２１を設ける。
Description
【０００１】
【発明の属する技術分野】本発明は半導体集積回路（以
下ＩＣ）に用いられる基準電圧発生回路に関し、特にリ
ーク電流に原因する出力電圧の変動を少なくした基準電
圧発生回路に関する。
下ＩＣ）に用いられる基準電圧発生回路に関し、特にリ
ーク電流に原因する出力電圧の変動を少なくした基準電
圧発生回路に関する。
【０００２】
【従来の技術】近年ＩＣにおいては低消費電力化が求め
られ、それに用いる基準電圧発生回路も小電流で動作す
るものが求められる。そのような従来例を図面を参照し
て説明する。図３はその回路図である。この基準電圧発
生回路は回路電源Ｖｃｃの電圧変動や動作温度の変動に
対して安定化された電圧Ｖｂを出力するバンドギャップ
回路１とその電圧が入力され、出力端子Ｏｕｔと接地ラ
インとの間に設けた分割抵抗Ｒ３、Ｒ４により定まる帰
還比率で負帰還がなされて所定の増幅率で増幅された出
力電圧を得るアンプ２とでなる。
られ、それに用いる基準電圧発生回路も小電流で動作す
るものが求められる。そのような従来例を図面を参照し
て説明する。図３はその回路図である。この基準電圧発
生回路は回路電源Ｖｃｃの電圧変動や動作温度の変動に
対して安定化された電圧Ｖｂを出力するバンドギャップ
回路１とその電圧が入力され、出力端子Ｏｕｔと接地ラ
インとの間に設けた分割抵抗Ｒ３、Ｒ４により定まる帰
還比率で負帰還がなされて所定の増幅率で増幅された出
力電圧を得るアンプ２とでなる。
【０００３】３は回路電源Ｖｃｃが投入された際にスム
ースにバンドギャップ回路１の動作が立ち上がるように
する起動回路である。起動回路３はソースが回路電源Ｖ
ｃｃに接続され、ドレインがバンドギャップ回路１の所
定の点（後述する）に接続され、ゲートが抵抗Ｒ１０と
コンデンサＣとの並列接続回路を介して接地ラインに接
続されたＰチャンネルＭＯＳ形トランジスタＱ１０と、
そのコンデンサＣに回路電源Ｖｃｃから所定の電流を供
給する定電流源４とでなる。この起動回路３は回路電源
Ｖｃｃが投入された直後においてはトランジスタＱ１０
のゲートの電圧は接地ラインの電圧であるからソースの
電圧（回路電源Ｖｃｃの電圧）に比較して充分低い。従
ってトランジスタＱ１０はＯＮしていてバンドギャップ
回路１の所定の点に回路電源Ｖｃｃを接続している。そ
の後、定電流源４によりコンデンサＣへの充電が進むと
電圧は次第に上昇し、回路電源Ｖｃｃの電圧に近づくと
トランジスタＱ１０はＯＦＦして、以後バンドギャップ
回路１の動作には関係なくなる。
ースにバンドギャップ回路１の動作が立ち上がるように
する起動回路である。起動回路３はソースが回路電源Ｖ
ｃｃに接続され、ドレインがバンドギャップ回路１の所
定の点（後述する）に接続され、ゲートが抵抗Ｒ１０と
コンデンサＣとの並列接続回路を介して接地ラインに接
続されたＰチャンネルＭＯＳ形トランジスタＱ１０と、
そのコンデンサＣに回路電源Ｖｃｃから所定の電流を供
給する定電流源４とでなる。この起動回路３は回路電源
Ｖｃｃが投入された直後においてはトランジスタＱ１０
のゲートの電圧は接地ラインの電圧であるからソースの
電圧（回路電源Ｖｃｃの電圧）に比較して充分低い。従
ってトランジスタＱ１０はＯＮしていてバンドギャップ
回路１の所定の点に回路電源Ｖｃｃを接続している。そ
の後、定電流源４によりコンデンサＣへの充電が進むと
電圧は次第に上昇し、回路電源Ｖｃｃの電圧に近づくと
トランジスタＱ１０はＯＦＦして、以後バンドギャップ
回路１の動作には関係なくなる。
【０００４】次にバンドギャップ回路１について説明す
る。このバンドギャップ回路１はＰチャンネルＭＯＳ型
の各トランジスタＱ１、Ｑ２、Ｑ５と、ＮチャンネルＭ
ＯＳ型の各トランジスタＱ３、Ｑ４と抵抗Ｒ１とで構成
される定電流回路部分と、その出力電流が与えられ、抵
抗Ｒ２とＰＮ接合で成るダイオードＱ６との直列接続回
路でなる負荷部分とでなる。トランジスタＱ１、Ｑ２の
ゲートは互いに接続されると共に、それぞれのソースは
回路電源Ｖｃｃに接続されている。そして、トランジス
タＱ１のドレインはそのゲートに接続されている。即
ち、トランジスタＱ１、Ｑ２はトランジスタＱ１を入力
側として第１のミラー回路を構成している。そして、ト
ランジスタＱ３はそのドレインがトランジスタＱ１のド
レインに接続され、ソースが抵抗Ｒ１を介して接地ライ
ンに接続されている。そして、トランジスタＱ４はその
ドレインがトランジスタＱ２のドレインに接続され、ソ
ースが接地ラインに接続され、ゲートがドレインに接続
されると共に、トランジスタＱ３のゲートに接続されて
いる。そして、起動回路３のトランジスタＱ１０のドレ
インがトランジスタＱ４のドレインに接続されている。
る。このバンドギャップ回路１はＰチャンネルＭＯＳ型
の各トランジスタＱ１、Ｑ２、Ｑ５と、ＮチャンネルＭ
ＯＳ型の各トランジスタＱ３、Ｑ４と抵抗Ｒ１とで構成
される定電流回路部分と、その出力電流が与えられ、抵
抗Ｒ２とＰＮ接合で成るダイオードＱ６との直列接続回
路でなる負荷部分とでなる。トランジスタＱ１、Ｑ２の
ゲートは互いに接続されると共に、それぞれのソースは
回路電源Ｖｃｃに接続されている。そして、トランジス
タＱ１のドレインはそのゲートに接続されている。即
ち、トランジスタＱ１、Ｑ２はトランジスタＱ１を入力
側として第１のミラー回路を構成している。そして、ト
ランジスタＱ３はそのドレインがトランジスタＱ１のド
レインに接続され、ソースが抵抗Ｒ１を介して接地ライ
ンに接続されている。そして、トランジスタＱ４はその
ドレインがトランジスタＱ２のドレインに接続され、ソ
ースが接地ラインに接続され、ゲートがドレインに接続
されると共に、トランジスタＱ３のゲートに接続されて
いる。そして、起動回路３のトランジスタＱ１０のドレ
インがトランジスタＱ４のドレインに接続されている。
【０００５】以上説明した部分において、回路電源Ｖｃ
ｃが投入されると、トランジスタＱ１０がＯＮ状態であ
るから、トランジスタＱ３及びＱ４のゲートの電圧は高
くそれらは電流が流れることが可能な状態となる。そこ
で、トランジスタＱ１→トランジスタＱ３→抵抗Ｒ１に
電流が流れる。そうするとトランジスタＱ１にミラー接
続されたトランジスタＱ２も同じゲート電圧が印加され
ているが、ドレインの電圧がまだ高いので電流はほとん
ど流れず、トランジスタＱ４に流れる電流は当初におい
てはほとんどトランジスタＱ１０から供給される。コン
デンサＣが充電されてトランジスタＱ１０のゲート電圧
が上昇してきて供給する電流が減ると、トランジスタＱ
２を流れる電流が増加し、トランジスタＱ１０がＯＦＦ
状態になるとトランジスタＱ４を流れる電流はすべてト
ランジスタＱ２を流れて来た電流となり、各電流パスを
流れる電流は所定の電流値でバランスがとれ、安定状態
となる。ここで、安定期におけるトランジスタＱ１を流
れる電流（トランジスタＱ３を流れる電流）Ｉは抵抗Ｒ
１で決定されるが、トランジスタＱ３が非飽和動作とな
るような小さい電流値に設定する。
ｃが投入されると、トランジスタＱ１０がＯＮ状態であ
るから、トランジスタＱ３及びＱ４のゲートの電圧は高
くそれらは電流が流れることが可能な状態となる。そこ
で、トランジスタＱ１→トランジスタＱ３→抵抗Ｒ１に
電流が流れる。そうするとトランジスタＱ１にミラー接
続されたトランジスタＱ２も同じゲート電圧が印加され
ているが、ドレインの電圧がまだ高いので電流はほとん
ど流れず、トランジスタＱ４に流れる電流は当初におい
てはほとんどトランジスタＱ１０から供給される。コン
デンサＣが充電されてトランジスタＱ１０のゲート電圧
が上昇してきて供給する電流が減ると、トランジスタＱ
２を流れる電流が増加し、トランジスタＱ１０がＯＦＦ
状態になるとトランジスタＱ４を流れる電流はすべてト
ランジスタＱ２を流れて来た電流となり、各電流パスを
流れる電流は所定の電流値でバランスがとれ、安定状態
となる。ここで、安定期におけるトランジスタＱ１を流
れる電流（トランジスタＱ３を流れる電流）Ｉは抵抗Ｒ
１で決定されるが、トランジスタＱ３が非飽和動作とな
るような小さい電流値に設定する。
【０００６】上記のような回路では詳細な説明は省くが
回路電源Ｖｃｃの電圧を変化させても電流Ｉはほとんど
変化しない定電流回路となっている。そして、電流Ｉは
動作温度の変化に対しては正の温度係数を持っている。
回路電源Ｖｃｃの電圧を変化させても電流Ｉはほとんど
変化しない定電流回路となっている。そして、電流Ｉは
動作温度の変化に対しては正の温度係数を持っている。
【０００７】そこで、図３のようにトランジスタＱ１と
第２のミラー回路を構成するトランジスタＱ５のドレイ
ンと接地ライン間に抵抗Ｒ２とダイオードＱ６の直列接
続でなる負荷を接続すれば、ミラー比（この場合は１／
１）に応じた電流が流れて、トランジスタＱ５のドレイ
ンをバンドギャップ回路１の出力端子として電圧Ｖｂが
出力される。即ち、Ｖｂ＝Ｉ・Ｒ２＋Ｖｆ……（１）で
ある。（但し、Ｖｆはダイオードの電圧降下分であ
る。）よって、Δ（Ｖｂ）／ΔＴ＝Ｒ２・ΔＩ／ΔＴ＋
Ｉ・Δ（Ｒ２）／ΔＴ＋Δ（Ｖｆ）／ΔＴ……（２）こ
こでＴは動作温度である。ところで、Δ（Ｖｆ）／ΔＴ
はよく知られているように負の値であり、かなり広いＴ
の範囲で一定値として扱える。Ｒ２・ΔＩ／ΔＴは上述
のように正であり、Ｉ・Δ（Ｒ２）／ΔＴは両者に比較
して無視できるとすれば、Ｒ２を選ぶことにより、Δ
（Ｖｂ）／ΔＴ＝Ｒ２・ΔＩ／ΔＴ＋Δ（Ｖｆ）／ΔＴ
＝０とすることが出来る。このようにＲ２を選ぶので、
それによりバンドギャップ回路１の出力電圧Ｖｂは決ま
ってしまう。望みの電圧を得るためにはアンプ２を必要
とするものである。そして、アンプ２の出力端子をこの
基準電圧発生回路の出力端子Ｏｕｔとして回路電源Ｖｃ
ｃの電圧や動作温度の変動に対して安定な電圧を発生さ
せるものである。
第２のミラー回路を構成するトランジスタＱ５のドレイ
ンと接地ライン間に抵抗Ｒ２とダイオードＱ６の直列接
続でなる負荷を接続すれば、ミラー比（この場合は１／
１）に応じた電流が流れて、トランジスタＱ５のドレイ
ンをバンドギャップ回路１の出力端子として電圧Ｖｂが
出力される。即ち、Ｖｂ＝Ｉ・Ｒ２＋Ｖｆ……（１）で
ある。（但し、Ｖｆはダイオードの電圧降下分であ
る。）よって、Δ（Ｖｂ）／ΔＴ＝Ｒ２・ΔＩ／ΔＴ＋
Ｉ・Δ（Ｒ２）／ΔＴ＋Δ（Ｖｆ）／ΔＴ……（２）こ
こでＴは動作温度である。ところで、Δ（Ｖｆ）／ΔＴ
はよく知られているように負の値であり、かなり広いＴ
の範囲で一定値として扱える。Ｒ２・ΔＩ／ΔＴは上述
のように正であり、Ｉ・Δ（Ｒ２）／ΔＴは両者に比較
して無視できるとすれば、Ｒ２を選ぶことにより、Δ
（Ｖｂ）／ΔＴ＝Ｒ２・ΔＩ／ΔＴ＋Δ（Ｖｆ）／ΔＴ
＝０とすることが出来る。このようにＲ２を選ぶので、
それによりバンドギャップ回路１の出力電圧Ｖｂは決ま
ってしまう。望みの電圧を得るためにはアンプ２を必要
とするものである。そして、アンプ２の出力端子をこの
基準電圧発生回路の出力端子Ｏｕｔとして回路電源Ｖｃ
ｃの電圧や動作温度の変動に対して安定な電圧を発生さ
せるものである。
【０００８】
【発明が解決しようとする課題】ところが、ＩＣとして
実際に構成された上記の回路では、トランジスタＱ３に
はそのゲートの電圧で制御されてドレインからソースに
流れている本来電流に加えてドレインから接地ラインに
抜けるリーク電流Ｉ１が存在する。即ち、トランジスタ
Ｑ１の電流Ｉは本来流れるべき電流よりＩ１だけ大きい
ものとなっている。さらに、トランジスタＱ５では、そ
のゲート電圧により制御されて流れる電流Ｉに加えてソ
ースからドレインに抜けるリーク電流Ｉ２が存在する。
このリーク電流Ｉ２も抵抗Ｒ２とダイオードＱ６に流れ
るので、抵抗Ｒ２とダイオードＱ６に流れる電流は本来
の電流にＩ１＋Ｉ２を加えたものとなっている。これら
のリーク電流Ｉ１やＩ２が小さくて本来電流に対して無
視できるような場合は良いが本来の電流を小さく設定す
ると無視できなくなる。これらリーク電流は動作温度に
正の関係で依存すると共にその部分に印加される電圧が
増加すれば大きくなる。従って基準電圧発生回路の出力
が動作温度や回路電源電圧の変化により変動する誤差を
含むこととなる。そこで、この発明はこのようなリーク
電流の影響を排除して安定化した基準電圧発生回路を提
供する。
実際に構成された上記の回路では、トランジスタＱ３に
はそのゲートの電圧で制御されてドレインからソースに
流れている本来電流に加えてドレインから接地ラインに
抜けるリーク電流Ｉ１が存在する。即ち、トランジスタ
Ｑ１の電流Ｉは本来流れるべき電流よりＩ１だけ大きい
ものとなっている。さらに、トランジスタＱ５では、そ
のゲート電圧により制御されて流れる電流Ｉに加えてソ
ースからドレインに抜けるリーク電流Ｉ２が存在する。
このリーク電流Ｉ２も抵抗Ｒ２とダイオードＱ６に流れ
るので、抵抗Ｒ２とダイオードＱ６に流れる電流は本来
の電流にＩ１＋Ｉ２を加えたものとなっている。これら
のリーク電流Ｉ１やＩ２が小さくて本来電流に対して無
視できるような場合は良いが本来の電流を小さく設定す
ると無視できなくなる。これらリーク電流は動作温度に
正の関係で依存すると共にその部分に印加される電圧が
増加すれば大きくなる。従って基準電圧発生回路の出力
が動作温度や回路電源電圧の変化により変動する誤差を
含むこととなる。そこで、この発明はこのようなリーク
電流の影響を排除して安定化した基準電圧発生回路を提
供する。
【０００９】
【課題を解決するための手段】上記の課題を解決するた
めに、この発明は一導電型でなり、回路電源の一端にソ
ース（エミッタ）が接続され、ゲート（ベース）がドレ
イン（コレクタ）に接続された、第１及び第２のミラー
回路に共通の入力側トランジスタと、第１のミラー回路
の出力側トランジスタと、前記第１及び第２のミラー回
路に共通の入力側トランジスタのドレイン（コレクタ）
にドレイン（コレクタ）が接続され、ソース（エミッ
タ）が第１の抵抗を介して回路電源の他端に接続され
た、他導電型でなるトランジスタと、前記第１のミラー
回路の出力側トランジスタのドレイン（コレクタ）にド
レイン（コレクタ）が接続され、ソース（エミッタ）が
回路電源の他端に接続され、ゲート（ベース）がドレイ
ン（コレクタ）に接続されると共に前記定電流用トラン
ジスタのゲート（ベース）に接続された、他導電型でな
る負荷用トランジスタと、第２のミラー回路の出力側ト
ランジスタと、前記第２のミラー回路の出力側トランジ
スタのドレイン（コレクタ）と回路電源の他端との間に
接続されたダイオードと第２の抵抗との直列接続回路と
を具備する基準電圧発生回路において、前記第２のミラ
ー回路の出力側トランジスタと設計を同じくして、ソー
ス（エミッタ）が回路電源の一端側に接続すると共にゲ
ート（ベース）がソース（エミッタ）に接続された、リ
ーク電流モニタ用トランジスタと、前記定電流用トラン
ジスタと設計を同じくして、ソース（エミッタ）が回路
電源の他端側に接続され、ドレイン（コレクタ）が前記
リーク電流モニタ用トランジスタのドレイン（コレク
タ）に接続され、ゲート（ベース）がドレイン（コレク
タ）に接続された、第３のミラー回路の入力側トランジ
スタと、前記定電流用トランジスタと設計を同じくし
て、ドレインが前記ダイオードと第２の抵抗との直列接
続回路へ注入する電流を分流除去する位置に接続された
第３のミラー回路の出力側トランジスタとを具備するこ
とを特徴とする基準電圧発生回路を提供する。上記の回
路構成によれば、ゲート（ベース）をソース（エミッ
タ）に接続してＯＦＦ状態にあるリーク電流モニタ用ト
ランジスタには、第２のミラー回路の出力側トランジス
タに生じるリーク電流に近いリーク電流が発生し、その
電流は第３のミラー回路の出力側トランジスタに写され
る。さらに、第３のミラー回路の出力側トランジスタに
は定電流用トランジスタのドレイン（コレクタ）から回
路電源の他端側に抜けるリーク電流に近いリーク電流が
発生し、結局、第３のミラー回路の出力側トランジスタ
は両リーク電流を合わせた電流を第２のミラー回路の出
力側トランジスタが供給しようとする電流から減じてダ
イオードと第２の抵抗との直列接続回路へ注入させる。
めに、この発明は一導電型でなり、回路電源の一端にソ
ース（エミッタ）が接続され、ゲート（ベース）がドレ
イン（コレクタ）に接続された、第１及び第２のミラー
回路に共通の入力側トランジスタと、第１のミラー回路
の出力側トランジスタと、前記第１及び第２のミラー回
路に共通の入力側トランジスタのドレイン（コレクタ）
にドレイン（コレクタ）が接続され、ソース（エミッ
タ）が第１の抵抗を介して回路電源の他端に接続され
た、他導電型でなるトランジスタと、前記第１のミラー
回路の出力側トランジスタのドレイン（コレクタ）にド
レイン（コレクタ）が接続され、ソース（エミッタ）が
回路電源の他端に接続され、ゲート（ベース）がドレイ
ン（コレクタ）に接続されると共に前記定電流用トラン
ジスタのゲート（ベース）に接続された、他導電型でな
る負荷用トランジスタと、第２のミラー回路の出力側ト
ランジスタと、前記第２のミラー回路の出力側トランジ
スタのドレイン（コレクタ）と回路電源の他端との間に
接続されたダイオードと第２の抵抗との直列接続回路と
を具備する基準電圧発生回路において、前記第２のミラ
ー回路の出力側トランジスタと設計を同じくして、ソー
ス（エミッタ）が回路電源の一端側に接続すると共にゲ
ート（ベース）がソース（エミッタ）に接続された、リ
ーク電流モニタ用トランジスタと、前記定電流用トラン
ジスタと設計を同じくして、ソース（エミッタ）が回路
電源の他端側に接続され、ドレイン（コレクタ）が前記
リーク電流モニタ用トランジスタのドレイン（コレク
タ）に接続され、ゲート（ベース）がドレイン（コレク
タ）に接続された、第３のミラー回路の入力側トランジ
スタと、前記定電流用トランジスタと設計を同じくし
て、ドレインが前記ダイオードと第２の抵抗との直列接
続回路へ注入する電流を分流除去する位置に接続された
第３のミラー回路の出力側トランジスタとを具備するこ
とを特徴とする基準電圧発生回路を提供する。上記の回
路構成によれば、ゲート（ベース）をソース（エミッ
タ）に接続してＯＦＦ状態にあるリーク電流モニタ用ト
ランジスタには、第２のミラー回路の出力側トランジス
タに生じるリーク電流に近いリーク電流が発生し、その
電流は第３のミラー回路の出力側トランジスタに写され
る。さらに、第３のミラー回路の出力側トランジスタに
は定電流用トランジスタのドレイン（コレクタ）から回
路電源の他端側に抜けるリーク電流に近いリーク電流が
発生し、結局、第３のミラー回路の出力側トランジスタ
は両リーク電流を合わせた電流を第２のミラー回路の出
力側トランジスタが供給しようとする電流から減じてダ
イオードと第２の抵抗との直列接続回路へ注入させる。
【００１０】
【発明の実施の形態】この発明の一実施例を図面を参照
して説明する。図１はその回路図である。ＩＣ構成され
たこの基準電圧発生回路は、図３に示す従来回路に比較
してバンドギャップ回路２０が異なる。さらに、細かく
言えば、図３におけるバンドギャップ回路１にリーク電
流除去回路２１を付加したものである。
して説明する。図１はその回路図である。ＩＣ構成され
たこの基準電圧発生回路は、図３に示す従来回路に比較
してバンドギャップ回路２０が異なる。さらに、細かく
言えば、図３におけるバンドギャップ回路１にリーク電
流除去回路２１を付加したものである。
【００１１】アンプ２と起動回路３部分は図３に示すも
のと同じなので同じ符号を付して説明を略す。
のと同じなので同じ符号を付して説明を略す。
【００１２】次にバンドギャップ回路２０については図
３と同じ部分も再度説明する。このバンドギャップ回路
２０では、ＰチャンネルＭＯＳ型のトランジスタＱ１、
Ｑ２のゲートは互いに接続されると共に、それぞれのソ
ースは正の電圧が与えられる回路電源Ｖｃｃ（回路電源
の一端）に接続されている。そして、トランジスタＱ１
のドレインはそのゲートに接続されている。即ち、トラ
ンジスタＱ１、Ｑ２はトランジスタＱ１を入力側として
第１のミラー回路１１を構成している。
３と同じ部分も再度説明する。このバンドギャップ回路
２０では、ＰチャンネルＭＯＳ型のトランジスタＱ１、
Ｑ２のゲートは互いに接続されると共に、それぞれのソ
ースは正の電圧が与えられる回路電源Ｖｃｃ（回路電源
の一端）に接続されている。そして、トランジスタＱ１
のドレインはそのゲートに接続されている。即ち、トラ
ンジスタＱ１、Ｑ２はトランジスタＱ１を入力側として
第１のミラー回路１１を構成している。
【００１３】ＮチャンネルＭＯＳ型のトランジスタＱ３
はそのドレインがトランジスタＱ１のドレインに接続さ
れ、ソースが抵抗Ｒ１を介して接地ライン（回路電源の
他端）に接続されている定電流用トランジスタである。
そして、ＮチャンネルＭＯＳ型のトランジスタＱ４はそ
のドレインがトランジスタＱ２のドレインに接続され、
ソースは接地ラインに接続され、ゲートはドレインに接
続されると共に、トランジスタＱ３のゲートに接続され
ていて、トランジスタＱ２の負荷用トランジスタとなっ
ている。そして、起動回路３のトランジスタＱ１０のド
レインはトランジスタＱ４のドレインに接続されてい
る。
はそのドレインがトランジスタＱ１のドレインに接続さ
れ、ソースが抵抗Ｒ１を介して接地ライン（回路電源の
他端）に接続されている定電流用トランジスタである。
そして、ＮチャンネルＭＯＳ型のトランジスタＱ４はそ
のドレインがトランジスタＱ２のドレインに接続され、
ソースは接地ラインに接続され、ゲートはドレインに接
続されると共に、トランジスタＱ３のゲートに接続され
ていて、トランジスタＱ２の負荷用トランジスタとなっ
ている。そして、起動回路３のトランジスタＱ１０のド
レインはトランジスタＱ４のドレインに接続されてい
る。
【００１４】そして、トランジスタＱ１と第２のミラー
回路１２を構成するＰチャンネルＭＯＳ型トランジスタ
Ｑ５が出力側トランジスタとして、トランジスタＱ１と
設計をおなじくして設けられ、そのドレインと接地ライ
ン間に抵抗Ｒ２とダイオードＱ６との直列接続でなる負
荷が接続されている。
回路１２を構成するＰチャンネルＭＯＳ型トランジスタ
Ｑ５が出力側トランジスタとして、トランジスタＱ１と
設計をおなじくして設けられ、そのドレインと接地ライ
ン間に抵抗Ｒ２とダイオードＱ６との直列接続でなる負
荷が接続されている。
【００１５】以上説明した部分は、図３に示す従来回路
と同じであり、動作も大体において、同様である。即
ち、トランジスタＱ１を流れる電流Ｉを決定する抵抗Ｒ
１は、トランジスタＱ３が非飽和動作となるような小さ
い電流値になるように設定する点、そして、トランジス
タＱ３にはそのゲートの電圧で制御されてドレインから
ソースに流れて、抵抗Ｒ１を通過する本来電流に加えて
ドレインから接地ラインに抜けるリーク電流Ｉ１が存在
する点、トランジスタＱ５では、そのゲート電圧により
制御されて流れる電流Ｉに加えてソースからドレインに
抜けるリーク電流Ｉ２が存在する点、抵抗Ｒ１と抵抗Ｒ
２との関係がバンドギャップ回路２０の出力電圧Ｖｂの
温度係数を無くすように選ばれる点については図３に示
す従来回路と同様である。しかしながら、このバンドギ
ャップ回路２０は、トランジスタＱ５が供給する電流か
らこれらのリーク電流Ｉ１，Ｉ２分を抵抗Ｒ２とダイオ
ードＱ６の直列接続回路に流さないように引抜くリーク
電流除去回路２１を備える点が異なる。
と同じであり、動作も大体において、同様である。即
ち、トランジスタＱ１を流れる電流Ｉを決定する抵抗Ｒ
１は、トランジスタＱ３が非飽和動作となるような小さ
い電流値になるように設定する点、そして、トランジス
タＱ３にはそのゲートの電圧で制御されてドレインから
ソースに流れて、抵抗Ｒ１を通過する本来電流に加えて
ドレインから接地ラインに抜けるリーク電流Ｉ１が存在
する点、トランジスタＱ５では、そのゲート電圧により
制御されて流れる電流Ｉに加えてソースからドレインに
抜けるリーク電流Ｉ２が存在する点、抵抗Ｒ１と抵抗Ｒ
２との関係がバンドギャップ回路２０の出力電圧Ｖｂの
温度係数を無くすように選ばれる点については図３に示
す従来回路と同様である。しかしながら、このバンドギ
ャップ回路２０は、トランジスタＱ５が供給する電流か
らこれらのリーク電流Ｉ１，Ｉ２分を抵抗Ｒ２とダイオ
ードＱ６の直列接続回路に流さないように引抜くリーク
電流除去回路２１を備える点が異なる。
【００１６】リーク電流除去回路２１は、リーク電流モ
ニタ用トランジスタＱ２１と第３のミラー回路２３を構
成する入力側トランジスタＱ２２と出力側トランジスタ
Ｑ２３とで構成されている。トランジスタＱ２１はトラ
ンジスタＱ５と設計を同じとし、ソースが回路電源Ｖｃ
ｃに接続され、ゲートはソースに接続されて常時ＯＦＦ
状態とされている。トランジスタＱ２２はトランジスタ
Ｑ３と同じ設計とされ、ソースが接地ラインに接続さ
れ、ゲートがドレインに接続され、ドレインはトランジ
スタＱ２１のドレインに接続されている。トランジスタ
Ｑ２３はトランジスタＱ３と同じ設計とされ、ソースが
接地ラインに接続され、ゲートがＱ２２のゲートに接続
され、ドレインはトランジスタＱ５のドレインに接続さ
れている。
ニタ用トランジスタＱ２１と第３のミラー回路２３を構
成する入力側トランジスタＱ２２と出力側トランジスタ
Ｑ２３とで構成されている。トランジスタＱ２１はトラ
ンジスタＱ５と設計を同じとし、ソースが回路電源Ｖｃ
ｃに接続され、ゲートはソースに接続されて常時ＯＦＦ
状態とされている。トランジスタＱ２２はトランジスタ
Ｑ３と同じ設計とされ、ソースが接地ラインに接続さ
れ、ゲートがドレインに接続され、ドレインはトランジ
スタＱ２１のドレインに接続されている。トランジスタ
Ｑ２３はトランジスタＱ３と同じ設計とされ、ソースが
接地ラインに接続され、ゲートがＱ２２のゲートに接続
され、ドレインはトランジスタＱ５のドレインに接続さ
れている。
【００１７】リーク電流モニタ用トランジスタＱ２１は
ＯＦＦしているので、リーク電流のみが流れる。その電
流の大きさはトランジスタＱ５におけるソースからドレ
インに抜けるリーク電流Ｉ２に近似する。そして、その
電流はトランジスタＱ２３にゲートにより制御された電
流として鏡写される。そして、トランジスタＱ２３には
トランジスタＱ３のドレインから接地ラインに抜けるリ
ーク電流Ｉ１に近似するリーク電流がドレインから接地
ラインに抜けて生じている。従って、このリーク電流除
去回路２１は、トランジスタＱ５のドレインからリーク
電流Ｉ１とリーク電流Ｉ２とを合わせた電流に近似する
電流を引抜くことになる。
ＯＦＦしているので、リーク電流のみが流れる。その電
流の大きさはトランジスタＱ５におけるソースからドレ
インに抜けるリーク電流Ｉ２に近似する。そして、その
電流はトランジスタＱ２３にゲートにより制御された電
流として鏡写される。そして、トランジスタＱ２３には
トランジスタＱ３のドレインから接地ラインに抜けるリ
ーク電流Ｉ１に近似するリーク電流がドレインから接地
ラインに抜けて生じている。従って、このリーク電流除
去回路２１は、トランジスタＱ５のドレインからリーク
電流Ｉ１とリーク電流Ｉ２とを合わせた電流に近似する
電流を引抜くことになる。
【００１８】以上のように構成したこの実施例の基準電
圧発生回路によれば、抵抗Ｒ２とダイオードＱ６との直
列接続回路に供給する電流をトランジスタＱ３やトラン
ジスタＱ５に生ずるリーク電流分を除いたものとしたの
で、バンドギャップ回路２０の出力電圧Ｖｂが回路電源
Ｖｃｃの電圧変動や、動作温度の変動に対してより安定
し、結果それをアンプ２で増幅して作るこの基準電圧発
生回路の出力電圧も安定なものとなる。
圧発生回路によれば、抵抗Ｒ２とダイオードＱ６との直
列接続回路に供給する電流をトランジスタＱ３やトラン
ジスタＱ５に生ずるリーク電流分を除いたものとしたの
で、バンドギャップ回路２０の出力電圧Ｖｂが回路電源
Ｖｃｃの電圧変動や、動作温度の変動に対してより安定
し、結果それをアンプ２で増幅して作るこの基準電圧発
生回路の出力電圧も安定なものとなる。
【００１９】図２はこの発明の他の実施例を示す回路図
である。この図においては、起動回路とアンプについて
は図示を略して、バンドギャップ回路３０のみ示してい
る。この回路では図１に示す第１の実施例における各ト
ランジスタＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ２１，Ｑ
２２，Ｑ２３をそれぞれ２個のトランジスタを直列接続
して構成したものである。このようにすることにより、
回路電源Ｖｃｃの変動に対するバンドギャップ回路の出
力電圧Ｖｂの変動をより小さくすることができる。尚、
この回路では、リーク電流相当分の電流を引抜く点をト
ランジスタＱ５ｂのドレインからとしないで、トランジ
スタＱ５ａのドレインからとしているが、効果はどちら
からでも大差は無い。
である。この図においては、起動回路とアンプについて
は図示を略して、バンドギャップ回路３０のみ示してい
る。この回路では図１に示す第１の実施例における各ト
ランジスタＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ２１，Ｑ
２２，Ｑ２３をそれぞれ２個のトランジスタを直列接続
して構成したものである。このようにすることにより、
回路電源Ｖｃｃの変動に対するバンドギャップ回路の出
力電圧Ｖｂの変動をより小さくすることができる。尚、
この回路では、リーク電流相当分の電流を引抜く点をト
ランジスタＱ５ｂのドレインからとしないで、トランジ
スタＱ５ａのドレインからとしているが、効果はどちら
からでも大差は無い。
【００２０】上記第１、第２の実施例では回路電源を正
の電圧とし、正の基準電圧を得るものとし、各トランジ
スタはＭＯＳ型を用いているが、ソースをエミッタに、
ドレインをコレクタに、ゲートをベースに、Ｐチャンネ
ルＭＯＳ型をＰＮＰ型に、ＮチャンネルＭＯＳ型をＮＰ
Ｎ型に読み替えれば、バイポーラトランジスタを用いる
ものでも同様に実施出来る。
の電圧とし、正の基準電圧を得るものとし、各トランジ
スタはＭＯＳ型を用いているが、ソースをエミッタに、
ドレインをコレクタに、ゲートをベースに、Ｐチャンネ
ルＭＯＳ型をＰＮＰ型に、ＮチャンネルＭＯＳ型をＮＰ
Ｎ型に読み替えれば、バイポーラトランジスタを用いる
ものでも同様に実施出来る。
【００２１】さらに、回路電源Ｖｃｃを負の電圧が与え
られるものとし、各トランジスタの導電型を逆（この場
合ダイオードＱ６の向きも逆）にすれば、バンドギャッ
プ回路は負に安定化された出力電圧Ｖｂを出力し、安定
な基準電圧を得ることが出来る。そして、用いるトラン
ジスタが、ＭＯＳ型でも、バイポーラ型でも同様に実施
できる。
られるものとし、各トランジスタの導電型を逆（この場
合ダイオードＱ６の向きも逆）にすれば、バンドギャッ
プ回路は負に安定化された出力電圧Ｖｂを出力し、安定
な基準電圧を得ることが出来る。そして、用いるトラン
ジスタが、ＭＯＳ型でも、バイポーラ型でも同様に実施
できる。
【００２２】
【発明の効果】以上の説明のようにこの発明の基準電圧
発生回路によれば、その中に含むバンドギャップ回路の
出力電圧を作る電流の中に制御されていないリーク電流
が混じるのを少なくするので、より安定な基準電圧をう
ることができる。
発生回路によれば、その中に含むバンドギャップ回路の
出力電圧を作る電流の中に制御されていないリーク電流
が混じるのを少なくするので、より安定な基準電圧をう
ることができる。
【図１】 この発明の一実施例の基準電圧発生回路の回
路図。
路図。
【図２】 この発明の他の実施例におけるバンドギャッ
プ回路部分の回路図
プ回路部分の回路図
【図３】 従来の基準電圧発生回路の回路図。
１１ 第１のミラー回路 １２ 第２のミラー回路 ２３ 第３のミラー回路 Ｑ１，Ｑ１ａ，Ｑ１ｂ ＰチャンネルＭＯＳ型トランジ
スタ（第１及び第２のミラー回路に共通の入力側トラン
ジスタ） Ｑ２，Ｑ２ａ，Ｑ２ｂ ＰチャンネルＭＯＳ型トランジ
スタ（第１のミラー回路の出力側トランジスタ） Ｑ３，Ｑ３ａ，Ｑ３ｂ ＮチャンネルＭＯＳ型トランジ
スタ（定電流用トランジスタ） Ｑ４，Ｑ４ａ，Ｑ４ｂ ＮチャンネルＭＯＳ型トランジ
スタ（負荷用トランジスタ） Ｑ５，Ｑ５ａ，Ｑ５ｂ ＰチャンネルＭＯＳ型トランジ
スタ（第２のミラー回路の出力側トランジスタ） Ｑ６ ダイオード Ｑ２１，Ｑ２１ａ，Ｑ２１ｂ ＰチャンネルＭＯＳ型ト
ランジスタ（リーク電流モニタ用トランジスタ） Ｑ２２，Ｑ２２ａ，Ｑ２２ｂ ＮチャンネルＭＯＳ型ト
ランジスタ（第３のミラー回路の入力側トランジスタ） Ｑ２３，Ｑ２３ａ，Ｑ２３ｂ ＮチャンネルＭＯＳ型ト
ランジスタ（第３のミラー回路の出力側トランジスタ） Ｒ１ 第１の抵抗 Ｒ２ 第２の抵抗 Ｖｃｃ 回路電源
スタ（第１及び第２のミラー回路に共通の入力側トラン
ジスタ） Ｑ２，Ｑ２ａ，Ｑ２ｂ ＰチャンネルＭＯＳ型トランジ
スタ（第１のミラー回路の出力側トランジスタ） Ｑ３，Ｑ３ａ，Ｑ３ｂ ＮチャンネルＭＯＳ型トランジ
スタ（定電流用トランジスタ） Ｑ４，Ｑ４ａ，Ｑ４ｂ ＮチャンネルＭＯＳ型トランジ
スタ（負荷用トランジスタ） Ｑ５，Ｑ５ａ，Ｑ５ｂ ＰチャンネルＭＯＳ型トランジ
スタ（第２のミラー回路の出力側トランジスタ） Ｑ６ ダイオード Ｑ２１，Ｑ２１ａ，Ｑ２１ｂ ＰチャンネルＭＯＳ型ト
ランジスタ（リーク電流モニタ用トランジスタ） Ｑ２２，Ｑ２２ａ，Ｑ２２ｂ ＮチャンネルＭＯＳ型ト
ランジスタ（第３のミラー回路の入力側トランジスタ） Ｑ２３，Ｑ２３ａ，Ｑ２３ｂ ＮチャンネルＭＯＳ型ト
ランジスタ（第３のミラー回路の出力側トランジスタ） Ｒ１ 第１の抵抗 Ｒ２ 第２の抵抗 Ｖｃｃ 回路電源
Claims (9)
- 【請求項１】一導電型でなり、回路電源の一端にソース
が接続され、ゲートがドレインに接続された、第１及び
第２のミラー回路に共通の入力側トランジスタと、 前記第１のミラー回路の出力側トランジスタと、 前記第１及び第２のミラー回路に共通の入力側トランジ
スタのドレインにドレインが接続され、ソースが第１の
抵抗を介して回路電源の他端に接続された、他導電型で
なる、定電流用トランジスタと、 前記第１のミラー回路の出力側トランジスタのドレイン
にドレインが接続され、ソースが回路電源の他端に接続
され、ゲートがドレインに接続されると共に前記定電流
用トランジスタのゲートに接続された、他導電型でな
る、負荷用トランジスタと、 前記第２のミラー回路の出力側トランジスタと、 前記第２のミラー回路の出力側トランジスタのドレイン
と回路電源の他端との間に接続されたダイオードと第２
の抵抗との直列接続回路とを具備する基準電圧発生回路
において、 前記第２のミラー回路の出力側トランジスタと設計を同
じくして、ソースが回路電源の一端側に接続されると共
にゲートがソースに接続された、リーク電流モニタ用ト
ランジスタと、 前記定電流用トランジスタと設計を同じくして、ソース
が回路電源の他端側に接続され、ドレインが前記リーク
電流モニタ用トランジスタのドレインに接続され、ゲー
トがドレインに接続された、第３のミラー回路の入力側
トランジスタと、 前記定電流用トランジスタと設計を同じくして、ドレイ
ンが前記ダイオードと第２の抵抗との直列接続回路へ注
入する電流を分流除去する位置に接続した、第３のミラ
ー回路の出力側トランジスタとを具備することを特徴と
する基準電圧発生回路。 - 【請求項２】Ｐチャンネル型でなり、正電圧の回路電源
にソースが接続され、ゲートがドレインに接続された、
第１及び第２のミラー回路に共通の入力側トランジスタ
と、 前記第１のミラー回路の出力側トランジスタと、 前記第１及び第２のミラー回路に共通の入力側トランジ
スタのドレインにドレインが接続され、ソースが第１の
抵抗を介して接地ラインに接続され、Ｎチャンネル型で
なる、定電流用トランジスタと、 前記第１のミラー回路の出力側トランジスタのドレイン
にドレインが接続され、ソースが接地ラインに接続さ
れ、ゲートがドレインに接続されると共に前記定電流用
トランジスタのゲートに接続された、Ｎチャンネル型で
なる、負荷用トランジスタと、 第２のミラー回路の出力側トランジスタと、 前記第２のミラー回路の出力側トランジスタのドレイン
と接地ラインとの間に接続されたダイオードと第２の抵
抗との直列接続回路とを具備する基準電圧発生回路にお
いて、 前記第２のミラー回路の出力側トランジスタと設計を同
じくして、ソースが回路電源に接続されると共にゲート
がソースに接続された、リーク電流モニタ用トランジス
タと、 前記定電流用トランジスタと設計を同じくして、ソース
が接地ラインに接続され、ドレインが前記リーク電流モ
ニタ用トランジスタのドレインに接続され、ゲートがド
レインに接続された、第３のミラー回路の入力側トラン
ジスタと、 前記定電流用トランジスタと設計を同じくして、ドレイ
ンが前記ダイオードと第２の抵抗との直列接続回路へ注
入する電流を分流除去する位置に接続された、第３のミ
ラー回路の出力側トランジスタとを具備することを特徴
とする基準電圧発生回路。 - 【請求項３】Ｎチャンネル型でなり、負電圧の回路電源
にソースが接続され、ゲートがドレインに接続された、
第１及び第２のミラー回路に共通の入力側トランジスタ
と、第１のミラー回路の出力側トランジスタと、 前記第１及び第２のミラー回路に共通の入力側トランジ
スタのドレインにドレインが接続され、ソースが第１の
抵抗を介して接地ラインに接続され、Ｐチャンネル型で
なる、定電流用トランジスタと、 前記第１のミラー回路の出力側トランジスタのドレイン
にドレインが接続され、ソースが接地ラインに接続さ
れ、ゲートがドレインに接続されると共に前記定電流用
トランジスタのゲートに接続され、Ｐチャンネル型でな
る負荷用トランジスタと、 第２のミラー回路の出力側トランジスタと、 前記第２のミラー回路の出力側トランジスタのドレイン
と接地ラインとの間に接続されたダイオードと第２の抵
抗との直列接続回路とを具備した負の基準電圧発生回路
において、 前記第２のミラー回路の出力側トランジスタと設計を同
じくして、ソースが回路電源に接続されると共にゲート
がソースに接続された、リーク電流モニタ用トランジス
タと、 前記定電流用トランジスタと設計を同じくして、ソース
が接地ラインに接続され、ドレインが前記リーク電流モ
ニタ用トランジスタのドレインに接続され、ゲートがド
レインに接続された、第３のミラー回路の入力側トラン
ジスタと前記定電流用トランジスタと設計を同じくし
て、ドレインが前記ダイオードと第２の抵抗との直列接
続回路へ注入する電流を分流除去する位置に接続した、
第３のミラー回路の出力側トランジスタとを具備するこ
とを特徴とする基準電圧発生回路。 - 【請求項４】前記第２のミラー回路の出力側トランジス
タのドレインが動作温度に対して安定化された電圧を出
力するように前記第１及び第２の抵抗の関係を選んでい
る請求項１、２又は３に記載の基準電圧発生回路。 - 【請求項５】一導電型でなり、回路電源の一端にエミッ
タが接続され、ベースがコレクタに接続された、第１及
び第２のミラー回路に共通の入力側トランジスタと、第
１のミラー回路の出力側トランジスタと、 前記第１及び第２のミラー回路に共通の入力側トランジ
スタのコレクタにコレクタが接続され、エミッタが第１
の抵抗を介して回路電源の他端に接続された、他導電型
でなる、定電流用トランジスタと、 前記第１のミラー回路の出力側トランジスタのコレクタ
にコレクタが接続され、エミッタが回路電源の他端に接
続され、ベースがコレクタに接続されると共に前記定電
流用トランジスタのベースに接続された、他導電型でな
る、負荷用トランジスタと、 第２のミラー回路の出力側トランジスタと、 前記第２のミラー回路の出力側トランジスタのコレクタ
と回路電源の他端との間に接続されたダイオードと第２
の抵抗との直列接続回路とを具備する基準電圧発生回路
において、 前記第２のミラー回路の出力側トランジスタと設計を同
じくして、エミッタが回路電源の一端側に接続されると
共にベースがエミタに接続された、リーク電流モニタ用
トランジスタと、 前記定電流用トランジスタと設計を同じくして、エミッ
タが回路電源の他端側に接続され、コレクタが前記リー
ク電流モニタ用トランジスタのコレクタに接続され、ベ
ースがコレクタに接続された、第３のミラー回路の入力
側トランジスタと、 前記定電流用トランジスタと設計を同じくして、コレク
タが前記ダイオードと第２の抵抗との直列接続回路へ注
入する電流を分流除去する位置に接続された、第３のミ
ラー回路の出力側トランジスタとを具備することを特徴
とする基準電圧発生回路。 - 【請求項６】ＰＮＰ型でなり、正電圧の回路電源にエミ
ッタが接続され、ベースがコレクタに接続された、第１
及び第２のミラー回路に共通の入力側トランジスタと、 前記第１のミラー回路の出力側トランジスタと、 前記第１及び第２のミラー回路に共通の入力側トランジ
スタのコレクタにコレクタが接続され、エミッタが第１
の抵抗を介して接地ラインに接続された、ＮＰＮ型でな
る、定電流用トランジスタと、 前記第１のミラー回路の出力側トランジスタのコレクタ
にコレクタが接続され、エミッタが接地ラインに接続さ
れ、ベースがコレクタに接続されると共に前記定電流用
トランジスタのベースに接続された、ＮＰＮ型でなる負
荷用トランジスタと、 第２のミラー回路の出力側トランジスタと、 前記第２のミラー回路の出力側トランジスタのコレクタ
と接地ラインとの間に接続されたダイオードと第２の抵
抗との直列接続回路とを具備する基準電圧発生回路にお
いて、 前記第２のミラー回路の出力側トランジスタと設計を同
じくして、エミッタが回路電源に接続されると共にベー
スがエミッタに接続された、リーク電流モニタ用トラン
ジスタと、 前記定電流用トランジスタと設計を同じくして、エミッ
タが接地ラインに接続され、コレクタが前記リーク電流
モニタ用トランジスタのコレクタに接続され、ベースが
コレクタに接続された、第３のミラー回路の入力側トラ
ンジスタと、 前記定電流用トランジスタと設計を同じくして、コレク
タが前記ダイオードと第２の抵抗との直列接続回路へ注
入する電流を分流除去する位置に接続された第３のミラ
ー回路の出力側トランジスタとを具備することを特徴と
する基準電圧発生回路。 - 【請求項７】ＮＰＮ型でなり、負電圧の回路電源にエミ
ッタが接続され、ベースがコレクタに接続された、第１
及び第２のミラー回路に共通の入力側トランジスタと、 第１のミラー回路の出力側トランジスタと、 前記第１及び第２のミラー回路に共通の入力側トランジ
スタのコレクタにコレクタが接続され、エミッタが第１
の抵抗を介して接地ラインに接続された、ＰＮＰ型でな
る、定電流用トランジスタと、 前記第１のミラー回路の出力側トランジスタのコレクタ
にコレクタが接続され、エミッタが接地ラインに接続さ
れ、ベースがコレクタに接続されると共に前記定電流用
トランジスタのベースに接続され、ＰＮＰ型でなる負荷
用トランジスタと、 第２のミラー回路の出力側トランジスタと、 前記第２のミラー回路の出力側トランジスタのコレクタ
と接地ラインとの間に接続されたダイオードと第２の抵
抗との直列接続回路とを具備した負の基準電圧発生回路
において、 前記第２のミラー回路の出力側トランジスタと設計を同
じくして、エミッタが回路電源に接続されると共にベー
スがエミッタに接続されたリーク電流モニタ用トランジ
スタと、 前記定電流用トランジスタと設計を同じくして、エミッ
タが接地ラインに接続され、コレクタが前記リーク電流
モニタ用トランジスタのコレクタに接続され、ベースを
コレクタに接続した、第３のミラー回路の入力側トラン
ジスタと 前記定電流用トランジスタと設計を同じくして、コレク
タが前記ダイオードと第２の抵抗との直列接続回路へ注
入する電流を分流除去する位置に接続された第３のミラ
ー回路の出力側トランジスタとを具備することを特徴と
する基準電圧発生回路。 - 【請求項８】前記第２のミラー回路の出力側トランジス
タのドレインが動作温度と回路電源の電圧とに対して安
定化された電圧を出力するように前記第１及び第２の抵
抗の関係を選んでいる請求項５，６又は７に記載の基準
電圧発生回路。 - 【請求項９】前記各トランジスタの一部若しくは全部に
ついて、複数のトランジスタを直列に接続したものとし
ていることを特徴とする請求項１、２、３、４、５、
６、７又は８に記載の基準電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29968799A JP2001117654A (ja) | 1999-10-21 | 1999-10-21 | 基準電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29968799A JP2001117654A (ja) | 1999-10-21 | 1999-10-21 | 基準電圧発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001117654A true JP2001117654A (ja) | 2001-04-27 |
Family
ID=17875759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29968799A Withdrawn JP2001117654A (ja) | 1999-10-21 | 1999-10-21 | 基準電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001117654A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6831505B2 (en) | 2002-06-07 | 2004-12-14 | Nec Corporation | Reference voltage circuit |
| JP2009053971A (ja) * | 2007-08-28 | 2009-03-12 | Nec Electronics Corp | 基準電圧発生回路及びタイマ回路 |
| JP2011205104A (ja) * | 2002-10-21 | 2011-10-13 | Panasonic Corp | 半導体集積回路装置 |
| CN103092239A (zh) * | 2011-10-31 | 2013-05-08 | 精工电子有限公司 | 恒流电路及基准电压电路 |
| JP2015118529A (ja) * | 2013-12-18 | 2015-06-25 | セイコーインスツル株式会社 | ボルテージレギュレータ |
| CN105404351A (zh) * | 2015-12-14 | 2016-03-16 | 上海华虹宏力半导体制造有限公司 | 电流偏置电路 |
| CN105867500A (zh) * | 2016-04-27 | 2016-08-17 | 上海华虹宏力半导体制造有限公司 | 带隙基准源电路 |
| JP2019186943A (ja) * | 2018-04-16 | 2019-10-24 | アナログ・ディヴァイシス・グローバル・アンリミテッド・カンパニー | 低自己消費電流パワーオンリセット回路 |
| JP7103742B1 (ja) * | 2021-09-22 | 2022-07-20 | ウィンボンド エレクトロニクス コーポレーション | 電圧生成回路 |
-
1999
- 1999-10-21 JP JP29968799A patent/JP2001117654A/ja not_active Withdrawn
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6831505B2 (en) | 2002-06-07 | 2004-12-14 | Nec Corporation | Reference voltage circuit |
| JP2011205104A (ja) * | 2002-10-21 | 2011-10-13 | Panasonic Corp | 半導体集積回路装置 |
| JP2009053971A (ja) * | 2007-08-28 | 2009-03-12 | Nec Electronics Corp | 基準電圧発生回路及びタイマ回路 |
| CN103092239A (zh) * | 2011-10-31 | 2013-05-08 | 精工电子有限公司 | 恒流电路及基准电压电路 |
| JP2013097551A (ja) * | 2011-10-31 | 2013-05-20 | Seiko Instruments Inc | 定電流回路及び基準電圧回路 |
| JP2015118529A (ja) * | 2013-12-18 | 2015-06-25 | セイコーインスツル株式会社 | ボルテージレギュレータ |
| CN105404351A (zh) * | 2015-12-14 | 2016-03-16 | 上海华虹宏力半导体制造有限公司 | 电流偏置电路 |
| CN105867500A (zh) * | 2016-04-27 | 2016-08-17 | 上海华虹宏力半导体制造有限公司 | 带隙基准源电路 |
| JP2019186943A (ja) * | 2018-04-16 | 2019-10-24 | アナログ・ディヴァイシス・グローバル・アンリミテッド・カンパニー | 低自己消費電流パワーオンリセット回路 |
| CN110391805A (zh) * | 2018-04-16 | 2019-10-29 | 亚德诺半导体无限责任公司 | 复位电路上的低静态电流功率 |
| CN110391805B (zh) * | 2018-04-16 | 2023-08-25 | 亚德诺半导体国际无限责任公司 | 复位电路上的低静态电流功率 |
| JP7103742B1 (ja) * | 2021-09-22 | 2022-07-20 | ウィンボンド エレクトロニクス コーポレーション | 電圧生成回路 |
| TWI792988B (zh) * | 2021-09-22 | 2023-02-11 | 華邦電子股份有限公司 | 電壓生成電路及半導體裝置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8704588B2 (en) | Circuit for generating a reference voltage | |
| US7259543B2 (en) | Sub-1V bandgap reference circuit | |
| US7755344B2 (en) | Ultra low-voltage sub-bandgap voltage reference generator | |
| US5955873A (en) | Band-gap reference voltage generator | |
| CN100476682C (zh) | 一种超低电压参考源 | |
| US4906863A (en) | Wide range power supply BiCMOS band-gap reference voltage circuit | |
| KR20100077272A (ko) | 기준전압 발생회로 | |
| US8269548B2 (en) | Zero-temperature-coefficient voltage or current generator | |
| KR20100077271A (ko) | 기준전압 발생회로 | |
| JP3287001B2 (ja) | 定電圧発生回路 | |
| KR20040111176A (ko) | 정전압 발생기 및 이를 사용한 전자 기기 | |
| JP2002304224A (ja) | 電圧発生回路および電圧発生方法 | |
| CN110989760B (zh) | 基于带隙基准电压的检测电路及带隙基准电压电路 | |
| JP2001117654A (ja) | 基準電圧発生回路 | |
| US6392470B1 (en) | Bandgap reference voltage startup circuit | |
| JP3556482B2 (ja) | 定電圧発生回路 | |
| JP2003263232A (ja) | バンドギャップリファレンス回路 | |
| US5929674A (en) | Power on reset circuit with auto turn off | |
| US5789906A (en) | Reference voltage generating circuit and method | |
| KR19990007418A (ko) | 정전류 회로 | |
| US20120153997A1 (en) | Circuit for Generating a Reference Voltage Under a Low Power Supply Voltage | |
| JP4676177B2 (ja) | バンドギャップ型基準電圧発生回路 | |
| JPH05204480A (ja) | 定電圧回路 | |
| TW202007071A (zh) | 半導體電路及半導體系統 | |
| JP2709033B2 (ja) | 定電圧発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050118 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050511 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060911 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070704 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070725 |