JP2001112239A - チャージポンプ回路 - Google Patents
チャージポンプ回路Info
- Publication number
- JP2001112239A JP2001112239A JP28711699A JP28711699A JP2001112239A JP 2001112239 A JP2001112239 A JP 2001112239A JP 28711699 A JP28711699 A JP 28711699A JP 28711699 A JP28711699 A JP 28711699A JP 2001112239 A JP2001112239 A JP 2001112239A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- charge pump
- output voltage
- pump circuit
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】チャージポンプ回路に与えるクロック周波数が
一定である場合において、昇圧電圧を適正に制御するこ
と、また効率を向上させる。 【解決手段】直列接続されたダイオードＤ１〜Ｄ５と、
このダイオードの各接続点に一端が接続されたコンデン
サＣ１〜Ｃ４と、このコンデンサＣ１〜Ｃ４の他端に供
給される互いに逆相の第１及び第２のクロックＣＫ１、
ＣＫ２と、最終段のダイオードＤ５から得られる昇圧電
圧ＶHを検知する電圧検知回路１１と、この検知された
出力電圧に応じて前記第１、第２のクロックＣＫ１、Ｃ
Ｋ２のコンデンサＣ１、Ｃ２への供給を開始又は停止さ
せるクロック制御回路１２とを備える。
一定である場合において、昇圧電圧を適正に制御するこ
と、また効率を向上させる。 【解決手段】直列接続されたダイオードＤ１〜Ｄ５と、
このダイオードの各接続点に一端が接続されたコンデン
サＣ１〜Ｃ４と、このコンデンサＣ１〜Ｃ４の他端に供
給される互いに逆相の第１及び第２のクロックＣＫ１、
ＣＫ２と、最終段のダイオードＤ５から得られる昇圧電
圧ＶHを検知する電圧検知回路１１と、この検知された
出力電圧に応じて前記第１、第２のクロックＣＫ１、Ｃ
Ｋ２のコンデンサＣ１、Ｃ２への供給を開始又は停止さ
せるクロック制御回路１２とを備える。
Description
【０００１】
【発明の属する技術分野】本発明は、電源回路等に用い
られるチャージポンプ回路に関し、特にクロックの周波
数が一定の場合に出力電圧を効率的に制御することを可
能としたチャージポンプ回路に関する。
られるチャージポンプ回路に関し、特にクロックの周波
数が一定の場合に出力電圧を効率的に制御することを可
能としたチャージポンプ回路に関する。
【０００２】
【従来の技術】近年の携帯用電子機器では、電源電圧と
して乾電池を用い、その電圧を昇圧して、高電圧が必要
な電子回路に供給している。例えば、デジタルビデオカ
メラに内蔵される液晶表示装置の駆動回路には約２０Ｖ
の電圧が必要である。また、ラジオに用いられるバラク
タダイオードに与える電圧として約１２Ｖの電圧が必要
である。
して乾電池を用い、その電圧を昇圧して、高電圧が必要
な電子回路に供給している。例えば、デジタルビデオカ
メラに内蔵される液晶表示装置の駆動回路には約２０Ｖ
の電圧が必要である。また、ラジオに用いられるバラク
タダイオードに与える電圧として約１２Ｖの電圧が必要
である。
【０００３】従来、高電圧を得る方法として２つある。
１つは、インダクタンス素子とスイッチング素子を用い
たスイッチングレギュレータである。もう１つは、チャ
ージポンプ回路である。従来、チャージポンプ回路は、
主としてＤＲＡＭの基板バイアス発生回路やフラッシュ
メモリの書込電圧、消去電圧を発生する回路に用いられ
ているのに対して、スイッチングレギュレータは、上記
のような小型の携帯用電子機器に広く用いられている。
１つは、インダクタンス素子とスイッチング素子を用い
たスイッチングレギュレータである。もう１つは、チャ
ージポンプ回路である。従来、チャージポンプ回路は、
主としてＤＲＡＭの基板バイアス発生回路やフラッシュ
メモリの書込電圧、消去電圧を発生する回路に用いられ
ているのに対して、スイッチングレギュレータは、上記
のような小型の携帯用電子機器に広く用いられている。
【０００４】しかし、スイッチングレギュレータは、瞬
間的に大電流を流すために、高調波ノイズが発生すると
いう欠点があった。そのため、液晶表示装置の表示ノイ
ズが発生し、ラジオでは音声ノイズが発生していた。そ
こで、この高調波ノイズを除去するために、コンデンサ
と抵抗から成るノイズ除去用フィルタを必要としてい
た。ところが、近年の電子機器の小型化に伴い、そのよ
うな電子部品を内蔵することが困難となった。
間的に大電流を流すために、高調波ノイズが発生すると
いう欠点があった。そのため、液晶表示装置の表示ノイ
ズが発生し、ラジオでは音声ノイズが発生していた。そ
こで、この高調波ノイズを除去するために、コンデンサ
と抵抗から成るノイズ除去用フィルタを必要としてい
た。ところが、近年の電子機器の小型化に伴い、そのよ
うな電子部品を内蔵することが困難となった。
【０００５】そこで、スイッチングレギュレータの代替
として、チャージポンプ回路を用いて、昇圧を行うこと
を検討した。
として、チャージポンプ回路を用いて、昇圧を行うこと
を検討した。
【０００６】図５に、チャージポンプ回路の原理図を示
す。この回路は、基本となる２段チャージポンプであ
り、２つのダイオードＤ１、Ｄ２が直列接続され、その
接続点にコンデンサＣ１が接続されている。コンデンサ
Ｃ１にはクロックＣＬＫが印加され、ダイオードＤ１か
ら昇圧電圧ＶN2が出力される。Ｃ２は、負荷容量であ
る。クロックＣＬＫがＬレベル（０Ｖ）のとき、接続点
の電圧ＶN1は、ＶDD−ＶDである。その後、クロックＣ
ＬＫがＨレベル（ＶDD）になると、電圧ＶN1は、容量結
合により、次式で表される値に上昇する。
す。この回路は、基本となる２段チャージポンプであ
り、２つのダイオードＤ１、Ｄ２が直列接続され、その
接続点にコンデンサＣ１が接続されている。コンデンサ
Ｃ１にはクロックＣＬＫが印加され、ダイオードＤ１か
ら昇圧電圧ＶN2が出力される。Ｃ２は、負荷容量であ
る。クロックＣＬＫがＬレベル（０Ｖ）のとき、接続点
の電圧ＶN1は、ＶDD−ＶDである。その後、クロックＣ
ＬＫがＨレベル（ＶDD）になると、電圧ＶN1は、容量結
合により、次式で表される値に上昇する。
【０００７】 ＶN1＝（ＶDD−ＶD）＋ＶDD・Ｃ1／Ｃ1＋ＣN1 ・・・・・（１） ここで、Ｃ1は、コンデンサＣ１の容量値、ＣN1は、接
続点の浮遊容量値である。いま、ＣN1≪Ｃ1とすると、
ＶN1＝２ＶDD−ＶDと近似される。
続点の浮遊容量値である。いま、ＣN1≪Ｃ1とすると、
ＶN1＝２ＶDD−ＶDと近似される。
【０００８】したがって、昇圧電圧ＶN2は、次式で表さ
れる。
れる。
【０００９】 ＶN2＝２（ＶDD−ＶD） ・・・・・（２） 但し、ＶDはダイオードのしきい値電圧である。
【００１０】図６に５段接続のチャージポンプ回路を示
す。この回路の出力昇圧電圧ＶHは次式で表される。
す。この回路の出力昇圧電圧ＶHは次式で表される。
【００１１】 ＶH＝５（ＶDD−ＶD） ・・・・・（３） 但し、これは出力電流が流れていない場合である。この
ときのクロックＣＫ１、ＣＫ２および各段の電圧波形
（ＶN1〜ＶN4）の概要を図６に示す。チャージポンプに
よって、各段の電圧波形（ＶN1〜ＶN4）が昇圧される様
子がわかる。
ときのクロックＣＫ１、ＣＫ２および各段の電圧波形
（ＶN1〜ＶN4）の概要を図６に示す。チャージポンプに
よって、各段の電圧波形（ＶN1〜ＶN4）が昇圧される様
子がわかる。
【００１２】一般化すると、ｎ段チャージポンプ回路の
昇圧電圧は次式で表される。
昇圧電圧は次式で表される。
【００１３】 ＶH＝ｎ（ＶDD−ＶD） ・・・・・（４） このように、ｎ段で昇圧電圧を得るため、チャージポン
プ回路はノイズが小さい。
プ回路はノイズが小さい。
【００１４】
【発明が解決しようとする課題】しかしながら、上記の
チャージポンプ回路は、クロック周波数を可変制御し
て、昇圧電圧を一定に制御するものである。このため、
クロック周波数を変化させるときに、複数周波数のノイ
ズが発生するという問題があった。そこで、クロック周
波数を一定にして、かつ一定の出力電圧を得るためにレ
ギュレータを用いて余分な電圧分を降圧することが考え
られるが、そうすると、回路の効率が落ちてしまう。
チャージポンプ回路は、クロック周波数を可変制御し
て、昇圧電圧を一定に制御するものである。このため、
クロック周波数を変化させるときに、複数周波数のノイ
ズが発生するという問題があった。そこで、クロック周
波数を一定にして、かつ一定の出力電圧を得るためにレ
ギュレータを用いて余分な電圧分を降圧することが考え
られるが、そうすると、回路の効率が落ちてしまう。
【００１５】また近年、携帯用電子機器に用いられる集
積回路（Integrated Circ uit）の電源電圧範囲は、例
えば４Ｖから５．５Ｖというように広範な範囲で動作す
ることがユーザーから要求されている。これは、例え
ば、ラジオの電源電圧として乾電池２本を用いることが
推奨の使用条件である場合において、乾電池１本であっ
ても、なんとか音声が聞こえるようにしたいという要望
があるためである。このように、電源電圧範囲が広い場
合に、昇圧された一定の出力電圧を得ようとすると、回
路の効率の問題は深刻となる。例えば、４Ｖにおいて、
出力電圧を設定すると、電源電圧が高くなるほど余分な
電圧上昇が発生し、回路の効率が低下するためである。
積回路（Integrated Circ uit）の電源電圧範囲は、例
えば４Ｖから５．５Ｖというように広範な範囲で動作す
ることがユーザーから要求されている。これは、例え
ば、ラジオの電源電圧として乾電池２本を用いることが
推奨の使用条件である場合において、乾電池１本であっ
ても、なんとか音声が聞こえるようにしたいという要望
があるためである。このように、電源電圧範囲が広い場
合に、昇圧された一定の出力電圧を得ようとすると、回
路の効率の問題は深刻となる。例えば、４Ｖにおいて、
出力電圧を設定すると、電源電圧が高くなるほど余分な
電圧上昇が発生し、回路の効率が低下するためである。
【００１６】したがって、本発明は、チャージポンプ回
路のノイズを除去するために、クロック周波数を一定に
した場合に、出力電圧を制御し、かつ回路の効率を高め
ることを目的としている。また、本発明は、広い電源電
圧範囲に対応可能なチャージポンプ回路を提供すること
を目的としている。
路のノイズを除去するために、クロック周波数を一定に
した場合に、出力電圧を制御し、かつ回路の効率を高め
ることを目的としている。また、本発明は、広い電源電
圧範囲に対応可能なチャージポンプ回路を提供すること
を目的としている。
【００１７】
【課題を解決するための手段】本発明は、複数のダイオ
ード素子とコンデンサとを含み、昇圧された出力電圧を
得るチャージポンプ回路において、前記出力電圧に応じ
て前記複数のコンデンサのうち一部のコンデンサへのク
ロックの供給を開始又は停止するクロック制御手段を備
えることを特徴としている。
ード素子とコンデンサとを含み、昇圧された出力電圧を
得るチャージポンプ回路において、前記出力電圧に応じ
て前記複数のコンデンサのうち一部のコンデンサへのク
ロックの供給を開始又は停止するクロック制御手段を備
えることを特徴としている。
【００１８】かかる手段によれば、クロック周波数が一
定である場合において、昇圧を行うコンデンサの数を可
変とすることにより、昇圧電圧を適正に制御することが
できる。また、このように、昇圧を行うコンデンサの数
を可変とすることにより、電源電圧が変動した場合に、
回路の効率＝（出力電力／入力電力）×１００％を向上
することができる。
定である場合において、昇圧を行うコンデンサの数を可
変とすることにより、昇圧電圧を適正に制御することが
できる。また、このように、昇圧を行うコンデンサの数
を可変とすることにより、電源電圧が変動した場合に、
回路の効率＝（出力電力／入力電力）×１００％を向上
することができる。
【００１９】
【発明の実施の形態】本発明の第１の実施の形態につい
て図面を参照しながら説明する。図１は、第１の実施の
形態に係るチャージポンプ回路を示す回路図である。図
において、ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５が
直列に接続され、各接続点に、コンデンサＣ１、Ｃ２、
Ｃ３、Ｃ４の一端が接続されている。初段のダイオード
Ｄ１のカソードには電源電圧ＶDDが印加されている。さ
らに、ダイオードＤ２、Ｄ３の接続点Ｎ２にはカソード
に電源電圧ＶDDが印加さたダイオードＤ６が接続され、
ダイオードＤ３、Ｄ４の接続点Ｎ３にはカソードに電源
電圧ＶDDが印加されたダイオードＤ７が接続されてい
る。
て図面を参照しながら説明する。図１は、第１の実施の
形態に係るチャージポンプ回路を示す回路図である。図
において、ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５が
直列に接続され、各接続点に、コンデンサＣ１、Ｃ２、
Ｃ３、Ｃ４の一端が接続されている。初段のダイオード
Ｄ１のカソードには電源電圧ＶDDが印加されている。さ
らに、ダイオードＤ２、Ｄ３の接続点Ｎ２にはカソード
に電源電圧ＶDDが印加さたダイオードＤ６が接続され、
ダイオードＤ３、Ｄ４の接続点Ｎ３にはカソードに電源
電圧ＶDDが印加されたダイオードＤ７が接続されてい
る。
【００２０】そして、各コンデンサＣ１〜Ｃ４の他端に
は、互いに逆相の第１、第２クロックＣＫ１、ＣＫ２が
供給される。昇圧電圧ＶHは、最終段のダイオードＤ５
から出力される。１１は、昇圧電圧ＶHを検知する電圧
検知回路である。電圧検知回路１１としては、例えば、
基準電圧Ｖrefが一方の入力に印加され、他方の入力に
昇圧電圧ＶHが印加されたオペアンプを用いることがで
きる。
は、互いに逆相の第１、第２クロックＣＫ１、ＣＫ２が
供給される。昇圧電圧ＶHは、最終段のダイオードＤ５
から出力される。１１は、昇圧電圧ＶHを検知する電圧
検知回路である。電圧検知回路１１としては、例えば、
基準電圧Ｖrefが一方の入力に印加され、他方の入力に
昇圧電圧ＶHが印加されたオペアンプを用いることがで
きる。
【００２１】１２は、この電圧検知回路１１によって検
知された出力電圧ＶHに応じて第１、第２のクロックＣ
Ｋ１、ＣＫ２のコンデンサＣ１、Ｃ２への供給を開始又
は停止させるクロック制御回路である。クロック制御回
路１２は、クロックＣＫ１，ＣＫ２がそれぞれ入力され
た２つのアンド回路１２１、１２２と、これらのアンド
回路に制御信号を供給する制御信号発生回路１２３とで
構成される。このような構成によれば、昇圧電圧ＶHに
応じてチャージポンプ回路の段数を可変にすることがで
き、上記の式（４）におけるｎの値を変えることによ
り、出力電圧ＶHを所望の値に制御することができる。
知された出力電圧ＶHに応じて第１、第２のクロックＣ
Ｋ１、ＣＫ２のコンデンサＣ１、Ｃ２への供給を開始又
は停止させるクロック制御回路である。クロック制御回
路１２は、クロックＣＫ１，ＣＫ２がそれぞれ入力され
た２つのアンド回路１２１、１２２と、これらのアンド
回路に制御信号を供給する制御信号発生回路１２３とで
構成される。このような構成によれば、昇圧電圧ＶHに
応じてチャージポンプ回路の段数を可変にすることがで
き、上記の式（４）におけるｎの値を変えることによ
り、出力電圧ＶHを所望の値に制御することができる。
【００２２】上記のチャージポンプ回路の動作を概説す
ると、電圧検知回路１１によって検知された昇圧電圧Ｖ
Hが所望の電圧（基準電圧Ｖref）より小さいときには、
クロック制御回路１２３は、アンド回路１２２へＨレベ
ルの信号を出力し、コンデンサ２へ第２のクロックＣＫ
２の供給を開始する。これにより、上記のチャージポン
プ回路は、４段チャージポンプ回路として動作する。こ
の状態で、昇圧電圧Ｖ Hが所望の電圧（基準電圧Ｖref）
より小さいときには、さらに、クロック制御回路１２３
は、アンド回路１２１へＨレベルの信号を出力し、コン
デンサ１へ第１のクロックＣＫ１の供給を開始する。こ
れにより、上記のチャージポンプ回路は、５段チャージ
ポンプ回路として動作する。
ると、電圧検知回路１１によって検知された昇圧電圧Ｖ
Hが所望の電圧（基準電圧Ｖref）より小さいときには、
クロック制御回路１２３は、アンド回路１２２へＨレベ
ルの信号を出力し、コンデンサ２へ第２のクロックＣＫ
２の供給を開始する。これにより、上記のチャージポン
プ回路は、４段チャージポンプ回路として動作する。こ
の状態で、昇圧電圧Ｖ Hが所望の電圧（基準電圧Ｖref）
より小さいときには、さらに、クロック制御回路１２３
は、アンド回路１２１へＨレベルの信号を出力し、コン
デンサ１へ第１のクロックＣＫ１の供給を開始する。こ
れにより、上記のチャージポンプ回路は、５段チャージ
ポンプ回路として動作する。
【００２３】一方、電圧検知回路１１によって検知され
た昇圧電圧ＶHが所望の電圧（基準電圧Ｖref）よりも大
きいときには、クロック制御回路１２は第１、第２のク
ロックＣＫ１、ＣＫ２の供給をこの順に停止することに
より、段数を可変にしている。このように、図１に示し
たチャージポンプ回路は、その段数を３，４，５段に可
変にすることができるが、これに限定されるこなく、必
要な応じて出力電圧ＶHを得るために、他の段数に可変
することができるように構成することができる。
た昇圧電圧ＶHが所望の電圧（基準電圧Ｖref）よりも大
きいときには、クロック制御回路１２は第１、第２のク
ロックＣＫ１、ＣＫ２の供給をこの順に停止することに
より、段数を可変にしている。このように、図１に示し
たチャージポンプ回路は、その段数を３，４，５段に可
変にすることができるが、これに限定されるこなく、必
要な応じて出力電圧ＶHを得るために、他の段数に可変
することができるように構成することができる。
【００２４】１３は、昇圧電圧ＶHを所望の電圧、例え
ば１０Ｖに降圧するレギュレータである。レギュレータ
１３としては、最も簡単な構成として、ツエナーダイオ
ードを用いることができる。レギュレータ１３によって
降圧された電圧は、負荷１４に供給される。
ば１０Ｖに降圧するレギュレータである。レギュレータ
１３としては、最も簡単な構成として、ツエナーダイオ
ードを用いることができる。レギュレータ１３によって
降圧された電圧は、負荷１４に供給される。
【００２５】次に、この負荷１４が、電流負荷である場
合について、上記チャージポンプ回路の動作とその効率
を詳しく説明する。図２は、電流出力型のチャージポン
プ回路を示す回路図である。これは、図１に示したチャ
ージポンプ回路の５段がすべて動作している場合に対応
している。図において、各ダイオードには、電流Ｉ1〜
Ｉ4が流れ、コンデンサＣ１〜Ｃ４にクロックＣＫ１、
ＣＫ２を供給するクロックドライバー１５から電流Ｉｄ
ｒが流れる。ここで、クロックドライバー１５はインバ
ータ２段から構成されているが、インバータは、Ｐチャ
ネルＭＯＳトランジスタとＮチャネルＭＯＮトランジス
タから構成されるＣＭＯＳインバータである。
合について、上記チャージポンプ回路の動作とその効率
を詳しく説明する。図２は、電流出力型のチャージポン
プ回路を示す回路図である。これは、図１に示したチャ
ージポンプ回路の５段がすべて動作している場合に対応
している。図において、各ダイオードには、電流Ｉ1〜
Ｉ4が流れ、コンデンサＣ１〜Ｃ４にクロックＣＫ１、
ＣＫ２を供給するクロックドライバー１５から電流Ｉｄ
ｒが流れる。ここで、クロックドライバー１５はインバ
ータ２段から構成されているが、インバータは、Ｐチャ
ネルＭＯＳトランジスタとＮチャネルＭＯＮトランジス
タから構成されるＣＭＯＳインバータである。
【００２６】この電流Ｉｄｒを流すためのＭＯＳトラン
ジスタのソースドレイン電圧を考慮すると、クロックＣ
Ｋ１、ＣＫ２の振幅ＶSWは次式で表される。
ジスタのソースドレイン電圧を考慮すると、クロックＣ
Ｋ１、ＣＫ２の振幅ＶSWは次式で表される。
【００２７】 ＶSW＝ＶDD−ＶDSH−ＶDSL ・・・・・（５） ここで、ＶDSHは、ＰチャネルＭＯＳトランジスタから
Ｉｄｒを流すための、ソースドレイン電圧、ＶDSLは、
ＮチャネルＭＯＳトランジスタからＩｄｒを流すため
の、ソースドレイン電圧である。このときのクロックＣ
Ｋ１および各段の電圧波形（ＶN1〜ＶN4、ＶH）の概要
を図３に示す。同図で示されれたように、ＶHは、
（５）式より、次のようになる。
Ｉｄｒを流すための、ソースドレイン電圧、ＶDSLは、
ＮチャネルＭＯＳトランジスタからＩｄｒを流すため
の、ソースドレイン電圧である。このときのクロックＣ
Ｋ１および各段の電圧波形（ＶN1〜ＶN4、ＶH）の概要
を図３に示す。同図で示されれたように、ＶHは、
（５）式より、次のようになる。
【００２８】 ＶH＝５（ＶSW−ＶDI） ・・・・・（６） ここで、ＶDIはダイオードのアノード・カソード間電圧
である。
である。
【００２９】さて、図２に示すように、出力電流をＩ
OUTとすると、Ｉ1〜Ｉ5およびＩｄｒを時間平均する
と、ＩOUTであることから、ｎ段のチャージポンプ回路
の効率を一般に、次のように定義する。
OUTとすると、Ｉ1〜Ｉ5およびＩｄｒを時間平均する
と、ＩOUTであることから、ｎ段のチャージポンプ回路
の効率を一般に、次のように定義する。
【００３０】 η＝［出力電力／入力電力］×１００％ ＝［ＶH・ＩOUT／（ｎ・ＶDD・ＩOUT）］×１００％ ・・・（７） したがって、 η＝［ＶH／（ｎ・ＶDD）］×１００％ ・・・・・（８） となる。ところで、（６）式より、ＶH＝ｎ・（ＶSW−
ＶDI）であるから、 η＝［（ＶSW−ＶDI）／ＶDD］×１００％ ・・・・・（９） と表される。例えば、ＶDD＝５Ｖにおいて、ＶSW＝４．
５Ｖ、ＶDI＝１Ｖの場合、η＝［４．５−１／５］×１
００％＝７０％である。
ＶDI）であるから、 η＝［（ＶSW−ＶDI）／ＶDD］×１００％ ・・・・・（９） と表される。例えば、ＶDD＝５Ｖにおいて、ＶSW＝４．
５Ｖ、ＶDI＝１Ｖの場合、η＝［４．５−１／５］×１
００％＝７０％である。
【００３１】次に、上記の分析に基づき、電源電圧の変
動を考慮した場合のチャージポンプ回路の効率について
説明する。いま、レギュレータを用いて出力電圧ＶOUT
を１０Ｖに制限する。そして、電源電圧範囲をＶDD＝４
Ｖ〜５．５Ｖとし、ＶSW＝Ｖ DD−０．８Ｖ、ＶDI＝１Ｖ
として設計したとする。クロック周波数によるＶHの制
御ができない（つまり、クロック周波数が一定）場合、
各電源電圧における昇圧電圧ＶHと効率ηは、以下のよ
うになる。ただし、ここで、レギュレータを用いている
ことから、η＝［ＶOUT／（ｎ・ＶDD）］×１００％で
ある。
動を考慮した場合のチャージポンプ回路の効率について
説明する。いま、レギュレータを用いて出力電圧ＶOUT
を１０Ｖに制限する。そして、電源電圧範囲をＶDD＝４
Ｖ〜５．５Ｖとし、ＶSW＝Ｖ DD−０．８Ｖ、ＶDI＝１Ｖ
として設計したとする。クロック周波数によるＶHの制
御ができない（つまり、クロック周波数が一定）場合、
各電源電圧における昇圧電圧ＶHと効率ηは、以下のよ
うになる。ただし、ここで、レギュレータを用いている
ことから、η＝［ＶOUT／（ｎ・ＶDD）］×１００％で
ある。
【００３２】 １） ）ＶDD＝４Ｖ ＶH＝１１Ｖ η＝５０％ ｎ＝５ ２）ＶDD＝５Ｖ ＶH＝１６Ｖ η＝４０％ ｎ＝５ ３）ＶDD＝５．５Ｖ ＶH＝１８．５Ｖ η＝３０％ ｎ＝５ このように、クロック周波数が一定の場合、チャージポ
ンプ段数ｎ＝５固定の場合、最低電源電圧４Ｖで最適設
計（ｎ＝５）した場合、電源電圧が上がると昇圧電圧Ｖ
Hが上がり過ぎる結果、効率ηは極端に悪化してしま
う。
ンプ段数ｎ＝５固定の場合、最低電源電圧４Ｖで最適設
計（ｎ＝５）した場合、電源電圧が上がると昇圧電圧Ｖ
Hが上がり過ぎる結果、効率ηは極端に悪化してしま
う。
【００３３】そこで、本実施の形態の如く、チャージポ
ンプ回路の段数を可変制御すると、以下のように改善す
る。 １）ＶDD＝４Ｖ ＶH＝１１Ｖ η＝５０％ ｎ＝５ ２）ＶDD＝５Ｖ ＶH＝１２．８Ｖ η＝５０％ ｎ＝４ ３）ＶDD＝５．５Ｖ ＶH＝１１．１Ｖ η＝６０％ ｎ＝３ すなわち、本実施の形態によれば、最低電源電圧４Ｖで
最適設計（ｎ＝５）しているが、電源電圧５Ｖでは段数
を４段に（ｎ＝４）、電源電圧が５．５Ｖでは、段数を
３段に（ｎ＝３）減少させ、昇圧電圧ＶHが過度に上昇
するのを防止している。この結果、回路の効率ηが向上
していることがわかる。
ンプ回路の段数を可変制御すると、以下のように改善す
る。 １）ＶDD＝４Ｖ ＶH＝１１Ｖ η＝５０％ ｎ＝５ ２）ＶDD＝５Ｖ ＶH＝１２．８Ｖ η＝５０％ ｎ＝４ ３）ＶDD＝５．５Ｖ ＶH＝１１．１Ｖ η＝６０％ ｎ＝３ すなわち、本実施の形態によれば、最低電源電圧４Ｖで
最適設計（ｎ＝５）しているが、電源電圧５Ｖでは段数
を４段に（ｎ＝４）、電源電圧が５．５Ｖでは、段数を
３段に（ｎ＝３）減少させ、昇圧電圧ＶHが過度に上昇
するのを防止している。この結果、回路の効率ηが向上
していることがわかる。
【００３４】次に、本発明の第２の実施の形態について
図面を参照しながら説明する。図４は、第２の実施の形
態に係るチャージポンプ回路を示す回路図である。この
チャージポンプ回路は、図１に示したチャージポンプ回
路のダイオードＤ１〜Ｄ７の代わりに、ＭＯＳトランジ
スタＭ１〜Ｍ７を用いている。ＭＯＳトランジスタＭ
２、Ｍ３、Ｍ４、Ｍ５については、ゲート及びソースを
共通接続して、ダイオードと等価としている。ここで、
ゲート制御回路１６は、昇圧電圧ＶHに応じて、ＭＯＳ
トランジスタＭ１、Ｍ６、Ｍ７のオンオフを制御してい
る。すなわち、ゲート制御回路１６は、クロック制御回
路１２と連動して動作しており、クロックが供給されて
いないコンデンサの接続点へ不要な電流が流れることを
防止している。なお、この点以外の本回路の動作につい
ては、第１の実施の形態に係るチャージポンプ回路の動
作と同様のため、説明を省略する。
図面を参照しながら説明する。図４は、第２の実施の形
態に係るチャージポンプ回路を示す回路図である。この
チャージポンプ回路は、図１に示したチャージポンプ回
路のダイオードＤ１〜Ｄ７の代わりに、ＭＯＳトランジ
スタＭ１〜Ｍ７を用いている。ＭＯＳトランジスタＭ
２、Ｍ３、Ｍ４、Ｍ５については、ゲート及びソースを
共通接続して、ダイオードと等価としている。ここで、
ゲート制御回路１６は、昇圧電圧ＶHに応じて、ＭＯＳ
トランジスタＭ１、Ｍ６、Ｍ７のオンオフを制御してい
る。すなわち、ゲート制御回路１６は、クロック制御回
路１２と連動して動作しており、クロックが供給されて
いないコンデンサの接続点へ不要な電流が流れることを
防止している。なお、この点以外の本回路の動作につい
ては、第１の実施の形態に係るチャージポンプ回路の動
作と同様のため、説明を省略する。
【００３５】
【発明の効果】以上説明したように、クロック周波数が
一定である場合において、昇圧を行うチャージポンプ回
路の段数を可変とすることにより、昇圧電圧を適正に制
御することができる。
一定である場合において、昇圧を行うチャージポンプ回
路の段数を可変とすることにより、昇圧電圧を適正に制
御することができる。
【００３６】また、このように、昇圧を行うコンデンサ
の数を可変とすることにより、電源電圧が変動した場合
に、回路の効率＝（出力電力／入力電力）×１００％を
向上することができる。
の数を可変とすることにより、電源電圧が変動した場合
に、回路の効率＝（出力電力／入力電力）×１００％を
向上することができる。
【図１】本発明の第１の実施の形態に係るチャージポン
プ回路を示す回路図である。
プ回路を示す回路図である。
【図２】電流出力型のチャージポンプ回路を示す回路図
である。
である。
【図３】図２に示すチャージポンプ回路の各段の電圧波
形の概要を示す図である。
形の概要を示す図である。
【図４】本発明の第２の実施の形態に係るチャージポン
プ回路を示す回路図である。
プ回路を示す回路図である。
【図５】従来例に係る２段チャージポンプ回路を示す回
路図である。
路図である。
【図６】従来例に係る５段のチャージポンプ回路を示す
回路図である。
回路図である。
【図７】図６に示すチャージポンプ回路の各段の電圧波
形の概要を示す図である。
形の概要を示す図である。
１１ 電圧検知回路 １２ クロック制御回路 １２３ 制御信号発生回路 １３ レギュレータ １４ 負荷 Ｄ１〜Ｄ７ ダイオード Ｃ１〜Ｃ４ コンデンサ ＣＫ１、ＣＫ２ クロック
Claims (8)
- 【請求項１】 複数のダイオード素子とコンデンサとを
含み、昇圧された出力電圧を得るチャージポンプ回路に
おいて、前記出力電圧に応じて前記複数のコンデンサの
うち一部のコンデンサへのクロックの供給を開始又は停
止するクロック制御手段を備えることを特徴としてい
る。 - 【請求項２】 直列接続された複数段のダイオード素子
と、このダイオード素子の各接続点に一端が接続された
コンデンサと、このコンデンサの他端に供給される互い
に逆相の第１及び第２のクロックと、最終段の前記ダイ
オード素子から得られる昇圧された出力電圧を検知する
電圧検知手段と、この検知された出力電圧に応じて前記
第１、第２のクロックの前記コンデンサへの供給を開始
又は停止させるクロック制御手段とを備えることを特徴
とするチャージポンプ回路。 - 【請求項３】 直列接続された複数段のダイオード素子
と、このダイオード素子の各接続点に一端が接続された
コンデンサと、このコンデンサの他端に供給される互い
に逆相の第１及び第２のクロックと、最終段の前記ダイ
オード素子から得られる昇圧された出力電圧を検知する
電圧検知手段と、この検知された出力電圧に応じて前記
第１、第２のクロックの前記コンデンサへの供給を開始
又は停止させるクロック制御手段とを備え、前記電圧検
知手段によって検知された出力電圧が所望の電圧よりも
小さいときには、前記クロック制御手段は前記第１また
は第２のクロックの供給を開始し、前記電圧検知手段に
よって検知された出力電圧が所望の電圧よりも大きいと
きには、前記クロック制御手段は前記第１または第２の
クロックの供給を停止することを特徴とするチャージポ
ンプ回路。 - 【請求項４】 直列接続された複数段のダイオード素子
と、このダイオード素子の各接続点に一端が接続された
コンデンサと、このコンデンサの他端に供給される互い
に逆相の第１及び第２のクロックと、最終段の前記ダイ
オード素子から得られる昇圧された出力電圧を検知する
電圧検知手段と、を備え、第１段のダイオードに接続さ
れるコンデンサの他端に第１のクロックが供給され、第
２段のダイオードに接続されるコンデンサの他端に第２
のクロックが供給されており、さらに前記検知された出
力電圧に応じて前記第１又は／及び第２のクロックの供
給を開始又は停止させるクロック制御手段とを備え、前
記電圧検知手段によって検知された出力電圧が所望の電
圧よりも小さいときには、前記クロック制御手段は前記
第２のクロック、第１のクロックの順に供給を開始し、
前記電圧検知手段によって検知された出力電圧が所望の
電圧よりも大きいときには、前記クロック制御手段は前
記第１、第２のクロックの順に供給を停止することを特
徴とするチャージポンプ回路。 - 【請求項５】 前記出力電圧を所望の電圧に降圧するレ
ギュレータを備えることを特徴とする請求項１、請求項
２、請求項３または請求項４に記載のチャージポンプ回
路。 - 【請求項６】 前記ダイオード素子は、ゲート及びソー
スを共通接続したＭＯＳトランジスタから成ることを特
徴とする請求項１、請求項２、請求項３または請求項４
に記載のチャージポンプ回路。 - 【請求項７】 前記ダイオード素子の接続点と電源の間
に接続されたスイッチ手段と、前記電圧検知手段によっ
て検知された出力電圧に応じて、このスイッチ手段をオ
ンオフするスイッチ制御手段とを備えることを特徴とす
る請求項２、請求項３または請求項４に記載のチャージ
ポンプ回路。 - 【請求項８】 前記スイッチ手段は、ＭＯＳトランジス
タから成り、前記スイッチ制御手段の出力信号がこのＭ
ＯＳトランジスタのゲートに印加されることを特徴とす
る請求項７に記載のチャージポンプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28711699A JP2001112239A (ja) | 1999-10-07 | 1999-10-07 | チャージポンプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28711699A JP2001112239A (ja) | 1999-10-07 | 1999-10-07 | チャージポンプ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001112239A true JP2001112239A (ja) | 2001-04-20 |
Family
ID=17713280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28711699A Pending JP2001112239A (ja) | 1999-10-07 | 1999-10-07 | チャージポンプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001112239A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7276960B2 (en) * | 2005-07-18 | 2007-10-02 | Dialog Semiconductor Gmbh | Voltage regulated charge pump with regulated charge current into the flying capacitor |
| JP2008294649A (ja) * | 2007-05-23 | 2008-12-04 | New Japan Radio Co Ltd | スイッチ半導体集積回路 |
| US9608566B2 (en) | 2015-03-30 | 2017-03-28 | Rohm Co., Ltd. | Charge pump circuit |
-
1999
- 1999-10-07 JP JP28711699A patent/JP2001112239A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7276960B2 (en) * | 2005-07-18 | 2007-10-02 | Dialog Semiconductor Gmbh | Voltage regulated charge pump with regulated charge current into the flying capacitor |
| JP2008294649A (ja) * | 2007-05-23 | 2008-12-04 | New Japan Radio Co Ltd | スイッチ半導体集積回路 |
| US9608566B2 (en) | 2015-03-30 | 2017-03-28 | Rohm Co., Ltd. | Charge pump circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9013229B2 (en) | Charge pump circuit | |
| US7405549B2 (en) | Soft start circuit, power supply unit and electric equipment | |
| JP4425727B2 (ja) | 電源回路 | |
| JP4557577B2 (ja) | チャージポンプ回路 | |
| JP4964576B2 (ja) | 電圧昇圧装置、電圧昇降圧装置及び液晶表示装置 | |
| JP4895694B2 (ja) | 電源回路 | |
| US6249446B1 (en) | Cascadable, high efficiency charge pump circuit and related methods | |
| JP2011083050A (ja) | チャージポンプ回路、チャージポンプ回路の制御方法 | |
| JP2011193579A (ja) | 半導体装置 | |
| JP2010022119A (ja) | 内部電圧発生回路 | |
| JP2008243281A (ja) | 電源電圧発生回路 | |
| KR100377698B1 (ko) | 차지펌프 회로 | |
| KR20070032927A (ko) | 차지 펌프식 승압 회로를 갖는 반도체 장치 | |
| US7227764B2 (en) | Voltage-regulating device for charge pump | |
| JP2001218451A (ja) | 電圧変換回路及び電圧変換回路の制御回路 | |
| JP5284756B2 (ja) | 電源回路及び電源安定化方法 | |
| JPH07271322A (ja) | 電圧変換回路 | |
| JP3475173B2 (ja) | チャージポンプ回路 | |
| US20050180227A1 (en) | Booster circuit | |
| JP2005020971A (ja) | 電源回路 | |
| JP2001112239A (ja) | チャージポンプ回路 | |
| KR20050018356A (ko) | 승압 전압 제어장치 및 방법 | |
| JPH09163719A (ja) | 降圧回路 | |
| JP3165543B2 (ja) | 昇圧回路 | |
| JP2005044203A (ja) | 電源回路 |