JP2001112239A - チャージポンプ回路 - Google Patents
チャージポンプ回路Info
- Publication number
- JP2001112239A JP2001112239A JP28711699A JP28711699A JP2001112239A JP 2001112239 A JP2001112239 A JP 2001112239A JP 28711699 A JP28711699 A JP 28711699A JP 28711699 A JP28711699 A JP 28711699A JP 2001112239 A JP2001112239 A JP 2001112239A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- charge pump
- output voltage
- pump circuit
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】チャージポンプ回路に与えるクロック周波数が
一定である場合において、昇圧電圧を適正に制御するこ
と、また効率を向上させる。 【解決手段】直列接続されたダイオードD1〜D5と、
このダイオードの各接続点に一端が接続されたコンデン
サC1〜C4と、このコンデンサC1〜C4の他端に供
給される互いに逆相の第1及び第2のクロックCK1、
CK2と、最終段のダイオードD5から得られる昇圧電
圧VHを検知する電圧検知回路11と、この検知された
出力電圧に応じて前記第1、第2のクロックCK1、C
K2のコンデンサC1、C2への供給を開始又は停止さ
せるクロック制御回路12とを備える。
一定である場合において、昇圧電圧を適正に制御するこ
と、また効率を向上させる。 【解決手段】直列接続されたダイオードD1〜D5と、
このダイオードの各接続点に一端が接続されたコンデン
サC1〜C4と、このコンデンサC1〜C4の他端に供
給される互いに逆相の第1及び第2のクロックCK1、
CK2と、最終段のダイオードD5から得られる昇圧電
圧VHを検知する電圧検知回路11と、この検知された
出力電圧に応じて前記第1、第2のクロックCK1、C
K2のコンデンサC1、C2への供給を開始又は停止さ
せるクロック制御回路12とを備える。
Description
【0001】
【発明の属する技術分野】本発明は、電源回路等に用い
られるチャージポンプ回路に関し、特にクロックの周波
数が一定の場合に出力電圧を効率的に制御することを可
能としたチャージポンプ回路に関する。
られるチャージポンプ回路に関し、特にクロックの周波
数が一定の場合に出力電圧を効率的に制御することを可
能としたチャージポンプ回路に関する。
【0002】
【従来の技術】近年の携帯用電子機器では、電源電圧と
して乾電池を用い、その電圧を昇圧して、高電圧が必要
な電子回路に供給している。例えば、デジタルビデオカ
メラに内蔵される液晶表示装置の駆動回路には約20V
の電圧が必要である。また、ラジオに用いられるバラク
タダイオードに与える電圧として約12Vの電圧が必要
である。
して乾電池を用い、その電圧を昇圧して、高電圧が必要
な電子回路に供給している。例えば、デジタルビデオカ
メラに内蔵される液晶表示装置の駆動回路には約20V
の電圧が必要である。また、ラジオに用いられるバラク
タダイオードに与える電圧として約12Vの電圧が必要
である。
【0003】従来、高電圧を得る方法として2つある。
1つは、インダクタンス素子とスイッチング素子を用い
たスイッチングレギュレータである。もう1つは、チャ
ージポンプ回路である。従来、チャージポンプ回路は、
主としてDRAMの基板バイアス発生回路やフラッシュ
メモリの書込電圧、消去電圧を発生する回路に用いられ
ているのに対して、スイッチングレギュレータは、上記
のような小型の携帯用電子機器に広く用いられている。
1つは、インダクタンス素子とスイッチング素子を用い
たスイッチングレギュレータである。もう1つは、チャ
ージポンプ回路である。従来、チャージポンプ回路は、
主としてDRAMの基板バイアス発生回路やフラッシュ
メモリの書込電圧、消去電圧を発生する回路に用いられ
ているのに対して、スイッチングレギュレータは、上記
のような小型の携帯用電子機器に広く用いられている。
【0004】しかし、スイッチングレギュレータは、瞬
間的に大電流を流すために、高調波ノイズが発生すると
いう欠点があった。そのため、液晶表示装置の表示ノイ
ズが発生し、ラジオでは音声ノイズが発生していた。そ
こで、この高調波ノイズを除去するために、コンデンサ
と抵抗から成るノイズ除去用フィルタを必要としてい
た。ところが、近年の電子機器の小型化に伴い、そのよ
うな電子部品を内蔵することが困難となった。
間的に大電流を流すために、高調波ノイズが発生すると
いう欠点があった。そのため、液晶表示装置の表示ノイ
ズが発生し、ラジオでは音声ノイズが発生していた。そ
こで、この高調波ノイズを除去するために、コンデンサ
と抵抗から成るノイズ除去用フィルタを必要としてい
た。ところが、近年の電子機器の小型化に伴い、そのよ
うな電子部品を内蔵することが困難となった。
【0005】そこで、スイッチングレギュレータの代替
として、チャージポンプ回路を用いて、昇圧を行うこと
を検討した。
として、チャージポンプ回路を用いて、昇圧を行うこと
を検討した。
【0006】図5に、チャージポンプ回路の原理図を示
す。この回路は、基本となる2段チャージポンプであ
り、2つのダイオードD1、D2が直列接続され、その
接続点にコンデンサC1が接続されている。コンデンサ
C1にはクロックCLKが印加され、ダイオードD1か
ら昇圧電圧VN2が出力される。C2は、負荷容量であ
る。クロックCLKがLレベル(0V)のとき、接続点
の電圧VN1は、VDD−VDである。その後、クロックC
LKがHレベル(VDD)になると、電圧VN1は、容量結
合により、次式で表される値に上昇する。
す。この回路は、基本となる2段チャージポンプであ
り、2つのダイオードD1、D2が直列接続され、その
接続点にコンデンサC1が接続されている。コンデンサ
C1にはクロックCLKが印加され、ダイオードD1か
ら昇圧電圧VN2が出力される。C2は、負荷容量であ
る。クロックCLKがLレベル(0V)のとき、接続点
の電圧VN1は、VDD−VDである。その後、クロックC
LKがHレベル(VDD)になると、電圧VN1は、容量結
合により、次式で表される値に上昇する。
【0007】 VN1=(VDD−VD)+VDD・C1/C1+CN1 ・・・・・(1) ここで、C1は、コンデンサC1の容量値、CN1は、接
続点の浮遊容量値である。いま、CN1≪C1とすると、
VN1=2VDD−VDと近似される。
続点の浮遊容量値である。いま、CN1≪C1とすると、
VN1=2VDD−VDと近似される。
【0008】したがって、昇圧電圧VN2は、次式で表さ
れる。
れる。
【0009】 VN2=2(VDD−VD) ・・・・・(2) 但し、VDはダイオードのしきい値電圧である。
【0010】図6に5段接続のチャージポンプ回路を示
す。この回路の出力昇圧電圧VHは次式で表される。
す。この回路の出力昇圧電圧VHは次式で表される。
【0011】 VH=5(VDD−VD) ・・・・・(3) 但し、これは出力電流が流れていない場合である。この
ときのクロックCK1、CK2および各段の電圧波形
(VN1〜VN4)の概要を図6に示す。チャージポンプに
よって、各段の電圧波形(VN1〜VN4)が昇圧される様
子がわかる。
ときのクロックCK1、CK2および各段の電圧波形
(VN1〜VN4)の概要を図6に示す。チャージポンプに
よって、各段の電圧波形(VN1〜VN4)が昇圧される様
子がわかる。
【0012】一般化すると、n段チャージポンプ回路の
昇圧電圧は次式で表される。
昇圧電圧は次式で表される。
【0013】 VH=n(VDD−VD) ・・・・・(4) このように、n段で昇圧電圧を得るため、チャージポン
プ回路はノイズが小さい。
プ回路はノイズが小さい。
【0014】
【発明が解決しようとする課題】しかしながら、上記の
チャージポンプ回路は、クロック周波数を可変制御し
て、昇圧電圧を一定に制御するものである。このため、
クロック周波数を変化させるときに、複数周波数のノイ
ズが発生するという問題があった。そこで、クロック周
波数を一定にして、かつ一定の出力電圧を得るためにレ
ギュレータを用いて余分な電圧分を降圧することが考え
られるが、そうすると、回路の効率が落ちてしまう。
チャージポンプ回路は、クロック周波数を可変制御し
て、昇圧電圧を一定に制御するものである。このため、
クロック周波数を変化させるときに、複数周波数のノイ
ズが発生するという問題があった。そこで、クロック周
波数を一定にして、かつ一定の出力電圧を得るためにレ
ギュレータを用いて余分な電圧分を降圧することが考え
られるが、そうすると、回路の効率が落ちてしまう。
【0015】また近年、携帯用電子機器に用いられる集
積回路(Integrated Circ uit)の電源電圧範囲は、例
えば4Vから5.5Vというように広範な範囲で動作す
ることがユーザーから要求されている。これは、例え
ば、ラジオの電源電圧として乾電池2本を用いることが
推奨の使用条件である場合において、乾電池1本であっ
ても、なんとか音声が聞こえるようにしたいという要望
があるためである。このように、電源電圧範囲が広い場
合に、昇圧された一定の出力電圧を得ようとすると、回
路の効率の問題は深刻となる。例えば、4Vにおいて、
出力電圧を設定すると、電源電圧が高くなるほど余分な
電圧上昇が発生し、回路の効率が低下するためである。
積回路(Integrated Circ uit)の電源電圧範囲は、例
えば4Vから5.5Vというように広範な範囲で動作す
ることがユーザーから要求されている。これは、例え
ば、ラジオの電源電圧として乾電池2本を用いることが
推奨の使用条件である場合において、乾電池1本であっ
ても、なんとか音声が聞こえるようにしたいという要望
があるためである。このように、電源電圧範囲が広い場
合に、昇圧された一定の出力電圧を得ようとすると、回
路の効率の問題は深刻となる。例えば、4Vにおいて、
出力電圧を設定すると、電源電圧が高くなるほど余分な
電圧上昇が発生し、回路の効率が低下するためである。
【0016】したがって、本発明は、チャージポンプ回
路のノイズを除去するために、クロック周波数を一定に
した場合に、出力電圧を制御し、かつ回路の効率を高め
ることを目的としている。また、本発明は、広い電源電
圧範囲に対応可能なチャージポンプ回路を提供すること
を目的としている。
路のノイズを除去するために、クロック周波数を一定に
した場合に、出力電圧を制御し、かつ回路の効率を高め
ることを目的としている。また、本発明は、広い電源電
圧範囲に対応可能なチャージポンプ回路を提供すること
を目的としている。
【0017】
【課題を解決するための手段】本発明は、複数のダイオ
ード素子とコンデンサとを含み、昇圧された出力電圧を
得るチャージポンプ回路において、前記出力電圧に応じ
て前記複数のコンデンサのうち一部のコンデンサへのク
ロックの供給を開始又は停止するクロック制御手段を備
えることを特徴としている。
ード素子とコンデンサとを含み、昇圧された出力電圧を
得るチャージポンプ回路において、前記出力電圧に応じ
て前記複数のコンデンサのうち一部のコンデンサへのク
ロックの供給を開始又は停止するクロック制御手段を備
えることを特徴としている。
【0018】かかる手段によれば、クロック周波数が一
定である場合において、昇圧を行うコンデンサの数を可
変とすることにより、昇圧電圧を適正に制御することが
できる。また、このように、昇圧を行うコンデンサの数
を可変とすることにより、電源電圧が変動した場合に、
回路の効率=(出力電力/入力電力)×100%を向上
することができる。
定である場合において、昇圧を行うコンデンサの数を可
変とすることにより、昇圧電圧を適正に制御することが
できる。また、このように、昇圧を行うコンデンサの数
を可変とすることにより、電源電圧が変動した場合に、
回路の効率=(出力電力/入力電力)×100%を向上
することができる。
【0019】
【発明の実施の形態】本発明の第1の実施の形態につい
て図面を参照しながら説明する。図1は、第1の実施の
形態に係るチャージポンプ回路を示す回路図である。図
において、ダイオードD1、D2、D3、D4、D5が
直列に接続され、各接続点に、コンデンサC1、C2、
C3、C4の一端が接続されている。初段のダイオード
D1のカソードには電源電圧VDDが印加されている。さ
らに、ダイオードD2、D3の接続点N2にはカソード
に電源電圧VDDが印加さたダイオードD6が接続され、
ダイオードD3、D4の接続点N3にはカソードに電源
電圧VDDが印加されたダイオードD7が接続されてい
る。
て図面を参照しながら説明する。図1は、第1の実施の
形態に係るチャージポンプ回路を示す回路図である。図
において、ダイオードD1、D2、D3、D4、D5が
直列に接続され、各接続点に、コンデンサC1、C2、
C3、C4の一端が接続されている。初段のダイオード
D1のカソードには電源電圧VDDが印加されている。さ
らに、ダイオードD2、D3の接続点N2にはカソード
に電源電圧VDDが印加さたダイオードD6が接続され、
ダイオードD3、D4の接続点N3にはカソードに電源
電圧VDDが印加されたダイオードD7が接続されてい
る。
【0020】そして、各コンデンサC1〜C4の他端に
は、互いに逆相の第1、第2クロックCK1、CK2が
供給される。昇圧電圧VHは、最終段のダイオードD5
から出力される。11は、昇圧電圧VHを検知する電圧
検知回路である。電圧検知回路11としては、例えば、
基準電圧Vrefが一方の入力に印加され、他方の入力に
昇圧電圧VHが印加されたオペアンプを用いることがで
きる。
は、互いに逆相の第1、第2クロックCK1、CK2が
供給される。昇圧電圧VHは、最終段のダイオードD5
から出力される。11は、昇圧電圧VHを検知する電圧
検知回路である。電圧検知回路11としては、例えば、
基準電圧Vrefが一方の入力に印加され、他方の入力に
昇圧電圧VHが印加されたオペアンプを用いることがで
きる。
【0021】12は、この電圧検知回路11によって検
知された出力電圧VHに応じて第1、第2のクロックC
K1、CK2のコンデンサC1、C2への供給を開始又
は停止させるクロック制御回路である。クロック制御回
路12は、クロックCK1,CK2がそれぞれ入力され
た2つのアンド回路121、122と、これらのアンド
回路に制御信号を供給する制御信号発生回路123とで
構成される。このような構成によれば、昇圧電圧VHに
応じてチャージポンプ回路の段数を可変にすることがで
き、上記の式(4)におけるnの値を変えることによ
り、出力電圧VHを所望の値に制御することができる。
知された出力電圧VHに応じて第1、第2のクロックC
K1、CK2のコンデンサC1、C2への供給を開始又
は停止させるクロック制御回路である。クロック制御回
路12は、クロックCK1,CK2がそれぞれ入力され
た2つのアンド回路121、122と、これらのアンド
回路に制御信号を供給する制御信号発生回路123とで
構成される。このような構成によれば、昇圧電圧VHに
応じてチャージポンプ回路の段数を可変にすることがで
き、上記の式(4)におけるnの値を変えることによ
り、出力電圧VHを所望の値に制御することができる。
【0022】上記のチャージポンプ回路の動作を概説す
ると、電圧検知回路11によって検知された昇圧電圧V
Hが所望の電圧(基準電圧Vref)より小さいときには、
クロック制御回路123は、アンド回路122へHレベ
ルの信号を出力し、コンデンサ2へ第2のクロックCK
2の供給を開始する。これにより、上記のチャージポン
プ回路は、4段チャージポンプ回路として動作する。こ
の状態で、昇圧電圧V Hが所望の電圧(基準電圧Vref)
より小さいときには、さらに、クロック制御回路123
は、アンド回路121へHレベルの信号を出力し、コン
デンサ1へ第1のクロックCK1の供給を開始する。こ
れにより、上記のチャージポンプ回路は、5段チャージ
ポンプ回路として動作する。
ると、電圧検知回路11によって検知された昇圧電圧V
Hが所望の電圧(基準電圧Vref)より小さいときには、
クロック制御回路123は、アンド回路122へHレベ
ルの信号を出力し、コンデンサ2へ第2のクロックCK
2の供給を開始する。これにより、上記のチャージポン
プ回路は、4段チャージポンプ回路として動作する。こ
の状態で、昇圧電圧V Hが所望の電圧(基準電圧Vref)
より小さいときには、さらに、クロック制御回路123
は、アンド回路121へHレベルの信号を出力し、コン
デンサ1へ第1のクロックCK1の供給を開始する。こ
れにより、上記のチャージポンプ回路は、5段チャージ
ポンプ回路として動作する。
【0023】一方、電圧検知回路11によって検知され
た昇圧電圧VHが所望の電圧(基準電圧Vref)よりも大
きいときには、クロック制御回路12は第1、第2のク
ロックCK1、CK2の供給をこの順に停止することに
より、段数を可変にしている。このように、図1に示し
たチャージポンプ回路は、その段数を3,4,5段に可
変にすることができるが、これに限定されるこなく、必
要な応じて出力電圧VHを得るために、他の段数に可変
することができるように構成することができる。
た昇圧電圧VHが所望の電圧(基準電圧Vref)よりも大
きいときには、クロック制御回路12は第1、第2のク
ロックCK1、CK2の供給をこの順に停止することに
より、段数を可変にしている。このように、図1に示し
たチャージポンプ回路は、その段数を3,4,5段に可
変にすることができるが、これに限定されるこなく、必
要な応じて出力電圧VHを得るために、他の段数に可変
することができるように構成することができる。
【0024】13は、昇圧電圧VHを所望の電圧、例え
ば10Vに降圧するレギュレータである。レギュレータ
13としては、最も簡単な構成として、ツエナーダイオ
ードを用いることができる。レギュレータ13によって
降圧された電圧は、負荷14に供給される。
ば10Vに降圧するレギュレータである。レギュレータ
13としては、最も簡単な構成として、ツエナーダイオ
ードを用いることができる。レギュレータ13によって
降圧された電圧は、負荷14に供給される。
【0025】次に、この負荷14が、電流負荷である場
合について、上記チャージポンプ回路の動作とその効率
を詳しく説明する。図2は、電流出力型のチャージポン
プ回路を示す回路図である。これは、図1に示したチャ
ージポンプ回路の5段がすべて動作している場合に対応
している。図において、各ダイオードには、電流I1〜
I4が流れ、コンデンサC1〜C4にクロックCK1、
CK2を供給するクロックドライバー15から電流Id
rが流れる。ここで、クロックドライバー15はインバ
ータ2段から構成されているが、インバータは、Pチャ
ネルMOSトランジスタとNチャネルMONトランジス
タから構成されるCMOSインバータである。
合について、上記チャージポンプ回路の動作とその効率
を詳しく説明する。図2は、電流出力型のチャージポン
プ回路を示す回路図である。これは、図1に示したチャ
ージポンプ回路の5段がすべて動作している場合に対応
している。図において、各ダイオードには、電流I1〜
I4が流れ、コンデンサC1〜C4にクロックCK1、
CK2を供給するクロックドライバー15から電流Id
rが流れる。ここで、クロックドライバー15はインバ
ータ2段から構成されているが、インバータは、Pチャ
ネルMOSトランジスタとNチャネルMONトランジス
タから構成されるCMOSインバータである。
【0026】この電流Idrを流すためのMOSトラン
ジスタのソースドレイン電圧を考慮すると、クロックC
K1、CK2の振幅VSWは次式で表される。
ジスタのソースドレイン電圧を考慮すると、クロックC
K1、CK2の振幅VSWは次式で表される。
【0027】 VSW=VDD−VDSH−VDSL ・・・・・(5) ここで、VDSHは、PチャネルMOSトランジスタから
Idrを流すための、ソースドレイン電圧、VDSLは、
NチャネルMOSトランジスタからIdrを流すため
の、ソースドレイン電圧である。このときのクロックC
K1および各段の電圧波形(VN1〜VN4、VH)の概要
を図3に示す。同図で示されれたように、VHは、
(5)式より、次のようになる。
Idrを流すための、ソースドレイン電圧、VDSLは、
NチャネルMOSトランジスタからIdrを流すため
の、ソースドレイン電圧である。このときのクロックC
K1および各段の電圧波形(VN1〜VN4、VH)の概要
を図3に示す。同図で示されれたように、VHは、
(5)式より、次のようになる。
【0028】 VH=5(VSW−VDI) ・・・・・(6) ここで、VDIはダイオードのアノード・カソード間電圧
である。
である。
【0029】さて、図2に示すように、出力電流をI
OUTとすると、I1〜I5およびIdrを時間平均する
と、IOUTであることから、n段のチャージポンプ回路
の効率を一般に、次のように定義する。
OUTとすると、I1〜I5およびIdrを時間平均する
と、IOUTであることから、n段のチャージポンプ回路
の効率を一般に、次のように定義する。
【0030】 η=[出力電力/入力電力]×100% =[VH・IOUT/(n・VDD・IOUT)]×100% ・・・(7) したがって、 η=[VH/(n・VDD)]×100% ・・・・・(8) となる。ところで、(6)式より、VH=n・(VSW−
VDI)であるから、 η=[(VSW−VDI)/VDD]×100% ・・・・・(9) と表される。例えば、VDD=5Vにおいて、VSW=4.
5V、VDI=1Vの場合、η=[4.5−1/5]×1
00%=70%である。
VDI)であるから、 η=[(VSW−VDI)/VDD]×100% ・・・・・(9) と表される。例えば、VDD=5Vにおいて、VSW=4.
5V、VDI=1Vの場合、η=[4.5−1/5]×1
00%=70%である。
【0031】次に、上記の分析に基づき、電源電圧の変
動を考慮した場合のチャージポンプ回路の効率について
説明する。いま、レギュレータを用いて出力電圧VOUT
を10Vに制限する。そして、電源電圧範囲をVDD=4
V〜5.5Vとし、VSW=V DD−0.8V、VDI=1V
として設計したとする。クロック周波数によるVHの制
御ができない(つまり、クロック周波数が一定)場合、
各電源電圧における昇圧電圧VHと効率ηは、以下のよ
うになる。ただし、ここで、レギュレータを用いている
ことから、η=[VOUT/(n・VDD)]×100%で
ある。
動を考慮した場合のチャージポンプ回路の効率について
説明する。いま、レギュレータを用いて出力電圧VOUT
を10Vに制限する。そして、電源電圧範囲をVDD=4
V〜5.5Vとし、VSW=V DD−0.8V、VDI=1V
として設計したとする。クロック周波数によるVHの制
御ができない(つまり、クロック周波数が一定)場合、
各電源電圧における昇圧電圧VHと効率ηは、以下のよ
うになる。ただし、ここで、レギュレータを用いている
ことから、η=[VOUT/(n・VDD)]×100%で
ある。
【0032】 1) )VDD=4V VH=11V η=50% n=5 2)VDD=5V VH=16V η=40% n=5 3)VDD=5.5V VH=18.5V η=30% n=5 このように、クロック周波数が一定の場合、チャージポ
ンプ段数n=5固定の場合、最低電源電圧4Vで最適設
計(n=5)した場合、電源電圧が上がると昇圧電圧V
Hが上がり過ぎる結果、効率ηは極端に悪化してしま
う。
ンプ段数n=5固定の場合、最低電源電圧4Vで最適設
計(n=5)した場合、電源電圧が上がると昇圧電圧V
Hが上がり過ぎる結果、効率ηは極端に悪化してしま
う。
【0033】そこで、本実施の形態の如く、チャージポ
ンプ回路の段数を可変制御すると、以下のように改善す
る。 1)VDD=4V VH=11V η=50% n=5 2)VDD=5V VH=12.8V η=50% n=4 3)VDD=5.5V VH=11.1V η=60% n=3 すなわち、本実施の形態によれば、最低電源電圧4Vで
最適設計(n=5)しているが、電源電圧5Vでは段数
を4段に(n=4)、電源電圧が5.5Vでは、段数を
3段に(n=3)減少させ、昇圧電圧VHが過度に上昇
するのを防止している。この結果、回路の効率ηが向上
していることがわかる。
ンプ回路の段数を可変制御すると、以下のように改善す
る。 1)VDD=4V VH=11V η=50% n=5 2)VDD=5V VH=12.8V η=50% n=4 3)VDD=5.5V VH=11.1V η=60% n=3 すなわち、本実施の形態によれば、最低電源電圧4Vで
最適設計(n=5)しているが、電源電圧5Vでは段数
を4段に(n=4)、電源電圧が5.5Vでは、段数を
3段に(n=3)減少させ、昇圧電圧VHが過度に上昇
するのを防止している。この結果、回路の効率ηが向上
していることがわかる。
【0034】次に、本発明の第2の実施の形態について
図面を参照しながら説明する。図4は、第2の実施の形
態に係るチャージポンプ回路を示す回路図である。この
チャージポンプ回路は、図1に示したチャージポンプ回
路のダイオードD1〜D7の代わりに、MOSトランジ
スタM1〜M7を用いている。MOSトランジスタM
2、M3、M4、M5については、ゲート及びソースを
共通接続して、ダイオードと等価としている。ここで、
ゲート制御回路16は、昇圧電圧VHに応じて、MOS
トランジスタM1、M6、M7のオンオフを制御してい
る。すなわち、ゲート制御回路16は、クロック制御回
路12と連動して動作しており、クロックが供給されて
いないコンデンサの接続点へ不要な電流が流れることを
防止している。なお、この点以外の本回路の動作につい
ては、第1の実施の形態に係るチャージポンプ回路の動
作と同様のため、説明を省略する。
図面を参照しながら説明する。図4は、第2の実施の形
態に係るチャージポンプ回路を示す回路図である。この
チャージポンプ回路は、図1に示したチャージポンプ回
路のダイオードD1〜D7の代わりに、MOSトランジ
スタM1〜M7を用いている。MOSトランジスタM
2、M3、M4、M5については、ゲート及びソースを
共通接続して、ダイオードと等価としている。ここで、
ゲート制御回路16は、昇圧電圧VHに応じて、MOS
トランジスタM1、M6、M7のオンオフを制御してい
る。すなわち、ゲート制御回路16は、クロック制御回
路12と連動して動作しており、クロックが供給されて
いないコンデンサの接続点へ不要な電流が流れることを
防止している。なお、この点以外の本回路の動作につい
ては、第1の実施の形態に係るチャージポンプ回路の動
作と同様のため、説明を省略する。
【0035】
【発明の効果】以上説明したように、クロック周波数が
一定である場合において、昇圧を行うチャージポンプ回
路の段数を可変とすることにより、昇圧電圧を適正に制
御することができる。
一定である場合において、昇圧を行うチャージポンプ回
路の段数を可変とすることにより、昇圧電圧を適正に制
御することができる。
【0036】また、このように、昇圧を行うコンデンサ
の数を可変とすることにより、電源電圧が変動した場合
に、回路の効率=(出力電力/入力電力)×100%を
向上することができる。
の数を可変とすることにより、電源電圧が変動した場合
に、回路の効率=(出力電力/入力電力)×100%を
向上することができる。
【図1】本発明の第1の実施の形態に係るチャージポン
プ回路を示す回路図である。
プ回路を示す回路図である。
【図2】電流出力型のチャージポンプ回路を示す回路図
である。
である。
【図3】図2に示すチャージポンプ回路の各段の電圧波
形の概要を示す図である。
形の概要を示す図である。
【図4】本発明の第2の実施の形態に係るチャージポン
プ回路を示す回路図である。
プ回路を示す回路図である。
【図5】従来例に係る2段チャージポンプ回路を示す回
路図である。
路図である。
【図6】従来例に係る5段のチャージポンプ回路を示す
回路図である。
回路図である。
【図7】図6に示すチャージポンプ回路の各段の電圧波
形の概要を示す図である。
形の概要を示す図である。
11 電圧検知回路 12 クロック制御回路 123 制御信号発生回路 13 レギュレータ 14 負荷 D1〜D7 ダイオード C1〜C4 コンデンサ CK1、CK2 クロック
Claims (8)
- 【請求項1】 複数のダイオード素子とコンデンサとを
含み、昇圧された出力電圧を得るチャージポンプ回路に
おいて、前記出力電圧に応じて前記複数のコンデンサの
うち一部のコンデンサへのクロックの供給を開始又は停
止するクロック制御手段を備えることを特徴としてい
る。 - 【請求項2】 直列接続された複数段のダイオード素子
と、このダイオード素子の各接続点に一端が接続された
コンデンサと、このコンデンサの他端に供給される互い
に逆相の第1及び第2のクロックと、最終段の前記ダイ
オード素子から得られる昇圧された出力電圧を検知する
電圧検知手段と、この検知された出力電圧に応じて前記
第1、第2のクロックの前記コンデンサへの供給を開始
又は停止させるクロック制御手段とを備えることを特徴
とするチャージポンプ回路。 - 【請求項3】 直列接続された複数段のダイオード素子
と、このダイオード素子の各接続点に一端が接続された
コンデンサと、このコンデンサの他端に供給される互い
に逆相の第1及び第2のクロックと、最終段の前記ダイ
オード素子から得られる昇圧された出力電圧を検知する
電圧検知手段と、この検知された出力電圧に応じて前記
第1、第2のクロックの前記コンデンサへの供給を開始
又は停止させるクロック制御手段とを備え、前記電圧検
知手段によって検知された出力電圧が所望の電圧よりも
小さいときには、前記クロック制御手段は前記第1また
は第2のクロックの供給を開始し、前記電圧検知手段に
よって検知された出力電圧が所望の電圧よりも大きいと
きには、前記クロック制御手段は前記第1または第2の
クロックの供給を停止することを特徴とするチャージポ
ンプ回路。 - 【請求項4】 直列接続された複数段のダイオード素子
と、このダイオード素子の各接続点に一端が接続された
コンデンサと、このコンデンサの他端に供給される互い
に逆相の第1及び第2のクロックと、最終段の前記ダイ
オード素子から得られる昇圧された出力電圧を検知する
電圧検知手段と、を備え、第1段のダイオードに接続さ
れるコンデンサの他端に第1のクロックが供給され、第
2段のダイオードに接続されるコンデンサの他端に第2
のクロックが供給されており、さらに前記検知された出
力電圧に応じて前記第1又は/及び第2のクロックの供
給を開始又は停止させるクロック制御手段とを備え、前
記電圧検知手段によって検知された出力電圧が所望の電
圧よりも小さいときには、前記クロック制御手段は前記
第2のクロック、第1のクロックの順に供給を開始し、
前記電圧検知手段によって検知された出力電圧が所望の
電圧よりも大きいときには、前記クロック制御手段は前
記第1、第2のクロックの順に供給を停止することを特
徴とするチャージポンプ回路。 - 【請求項5】 前記出力電圧を所望の電圧に降圧するレ
ギュレータを備えることを特徴とする請求項1、請求項
2、請求項3または請求項4に記載のチャージポンプ回
路。 - 【請求項6】 前記ダイオード素子は、ゲート及びソー
スを共通接続したMOSトランジスタから成ることを特
徴とする請求項1、請求項2、請求項3または請求項4
に記載のチャージポンプ回路。 - 【請求項7】 前記ダイオード素子の接続点と電源の間
に接続されたスイッチ手段と、前記電圧検知手段によっ
て検知された出力電圧に応じて、このスイッチ手段をオ
ンオフするスイッチ制御手段とを備えることを特徴とす
る請求項2、請求項3または請求項4に記載のチャージ
ポンプ回路。 - 【請求項8】 前記スイッチ手段は、MOSトランジス
タから成り、前記スイッチ制御手段の出力信号がこのM
OSトランジスタのゲートに印加されることを特徴とす
る請求項7に記載のチャージポンプ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28711699A JP2001112239A (ja) | 1999-10-07 | 1999-10-07 | チャージポンプ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28711699A JP2001112239A (ja) | 1999-10-07 | 1999-10-07 | チャージポンプ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001112239A true JP2001112239A (ja) | 2001-04-20 |
Family
ID=17713280
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28711699A Pending JP2001112239A (ja) | 1999-10-07 | 1999-10-07 | チャージポンプ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001112239A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7276960B2 (en) * | 2005-07-18 | 2007-10-02 | Dialog Semiconductor Gmbh | Voltage regulated charge pump with regulated charge current into the flying capacitor |
JP2008294649A (ja) * | 2007-05-23 | 2008-12-04 | New Japan Radio Co Ltd | スイッチ半導体集積回路 |
US9608566B2 (en) | 2015-03-30 | 2017-03-28 | Rohm Co., Ltd. | Charge pump circuit |
-
1999
- 1999-10-07 JP JP28711699A patent/JP2001112239A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7276960B2 (en) * | 2005-07-18 | 2007-10-02 | Dialog Semiconductor Gmbh | Voltage regulated charge pump with regulated charge current into the flying capacitor |
JP2008294649A (ja) * | 2007-05-23 | 2008-12-04 | New Japan Radio Co Ltd | スイッチ半導体集積回路 |
US9608566B2 (en) | 2015-03-30 | 2017-03-28 | Rohm Co., Ltd. | Charge pump circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9013229B2 (en) | Charge pump circuit | |
US7405549B2 (en) | Soft start circuit, power supply unit and electric equipment | |
JP4425727B2 (ja) | 電源回路 | |
JP4557577B2 (ja) | チャージポンプ回路 | |
JP4964576B2 (ja) | 電圧昇圧装置、電圧昇降圧装置及び液晶表示装置 | |
JP4895694B2 (ja) | 電源回路 | |
US6249446B1 (en) | Cascadable, high efficiency charge pump circuit and related methods | |
JP2011083050A (ja) | チャージポンプ回路、チャージポンプ回路の制御方法 | |
JP2011193579A (ja) | 半導体装置 | |
JP2010022119A (ja) | 内部電圧発生回路 | |
JP2008243281A (ja) | 電源電圧発生回路 | |
KR100377698B1 (ko) | 차지펌프 회로 | |
KR20070032927A (ko) | 차지 펌프식 승압 회로를 갖는 반도체 장치 | |
US7227764B2 (en) | Voltage-regulating device for charge pump | |
JP2001218451A (ja) | 電圧変換回路及び電圧変換回路の制御回路 | |
JP5284756B2 (ja) | 電源回路及び電源安定化方法 | |
JPH07271322A (ja) | 電圧変換回路 | |
JP3475173B2 (ja) | チャージポンプ回路 | |
US20050180227A1 (en) | Booster circuit | |
JP2005020971A (ja) | 電源回路 | |
JP2001112239A (ja) | チャージポンプ回路 | |
KR20050018356A (ko) | 승압 전압 제어장치 및 방법 | |
JPH09163719A (ja) | 降圧回路 | |
JP3165543B2 (ja) | 昇圧回路 | |
JP2005044203A (ja) | 電源回路 |