JP2001111341A - 電圧制御発振装置 - Google Patents
電圧制御発振装置Info
- Publication number
- JP2001111341A JP2001111341A JP28418899A JP28418899A JP2001111341A JP 2001111341 A JP2001111341 A JP 2001111341A JP 28418899 A JP28418899 A JP 28418899A JP 28418899 A JP28418899 A JP 28418899A JP 2001111341 A JP2001111341 A JP 2001111341A
- Authority
- JP
- Japan
- Prior art keywords
- drain
- mos transistor
- source
- voltage
- tank circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】
【課題】 良好な位相雑音特性を得る。
【解決手段】 高い周波数で発振する場合、タンク回路
３に並列接続するＭＯＳＦＥＴを１１と１３にする。低
い周波数で発振する場合、制御素子１５と１７をオンさ
せ、タンク回路３に並列接続するＭＯＳＦＥＴを、１
１、１３、１９、２１とする。
３に並列接続するＭＯＳＦＥＴを１１と１３にする。低
い周波数で発振する場合、制御素子１５と１７をオンさ
せ、タンク回路３に並列接続するＭＯＳＦＥＴを、１
１、１３、１９、２１とする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路チ
ップ内に集積されたタンク回路を具備する電圧制御発振
装置に関する。
ップ内に集積されたタンク回路を具備する電圧制御発振
装置に関する。
【０００２】
【従来の技術】図６に、従来の電圧制御発振装置の構成
を示す。コイル１０５、１０７と電圧制御可変容量素子
１０９で、タンク回路１０３を構成する。コイル１０５
と１０７の共通接続端と電圧源Ｖｄｄの間に電流源１０
１が配置されている。互いのゲートとドレインが交差接
続されたソース接地のＮチャンネルＭＯＳＦＥＴ１１１
と１１３は、タンク回路１０３に並列に接続された増幅
器を構成する。発振出力は、ＮチャンネルＭＯＳトラン
ジスタ１１１と１１３のドレインに接続された出力端子
１１５と１１７から出力される。出力端子１１７から出
力される発振出力は、出力端子１１５から出力される発
振出力に対し反転の関係にある。
を示す。コイル１０５、１０７と電圧制御可変容量素子
１０９で、タンク回路１０３を構成する。コイル１０５
と１０７の共通接続端と電圧源Ｖｄｄの間に電流源１０
１が配置されている。互いのゲートとドレインが交差接
続されたソース接地のＮチャンネルＭＯＳＦＥＴ１１１
と１１３は、タンク回路１０３に並列に接続された増幅
器を構成する。発振出力は、ＮチャンネルＭＯＳトラン
ジスタ１１１と１１３のドレインに接続された出力端子
１１５と１１７から出力される。出力端子１１７から出
力される発振出力は、出力端子１１５から出力される発
振出力に対し反転の関係にある。
【０００３】この電圧制御発振装置の発振周波数Ｆｃ
は、下記（数１）の式（１）で決定される。
は、下記（数１）の式（１）で決定される。
【数１】 式（１）において、Ｌはコイル１０５および１０７のイ
ンダクタンスの合計である。そして、Ｃは電圧制御可変
容量素子１０９の容量および、ＭＯＳＦＥＴ１１１およ
び１１３のドレインの寄生容量の総和である。
ンダクタンスの合計である。そして、Ｃは電圧制御可変
容量素子１０９の容量および、ＭＯＳＦＥＴ１１１およ
び１１３のドレインの寄生容量の総和である。
【０００４】そして発振周波数Ｆｃにおいて、Ｆｏｆｆ
ｓｅｔだけ発振周波数から離れた周波数における位相雑
音Ｌ（Ｆｏｆｆｓｅｔ）は、下記（数２）の式（２）で
表される。
ｓｅｔだけ発振周波数から離れた周波数における位相雑
音Ｌ（Ｆｏｆｆｓｅｔ）は、下記（数２）の式（２）で
表される。
【数２】 式（２）において、ｋはボルツマン係数、Ｔは絶対温
度、Ｒｅｆｆはタンク回路（１０５、１０７、１０９）
の寄生抵抗、Ａはタンク回路１０３の負コンダクタンス
に並列接続された増幅器（１１１、１１３）のコンダク
タンスとその負コンダクタンスの比に関係する値、Ｐｒ
ｍｓはこの電圧制御発振装置の発振強度である。
度、Ｒｅｆｆはタンク回路（１０５、１０７、１０９）
の寄生抵抗、Ａはタンク回路１０３の負コンダクタンス
に並列接続された増幅器（１１１、１１３）のコンダク
タンスとその負コンダクタンスの比に関係する値、Ｐｒ
ｍｓはこの電圧制御発振装置の発振強度である。
【０００５】前記位相雑音を決定する大きな要因の一つ
である信号強度について考えてみる。タンク回路１０３
の負コンダクタンスＧｎｅｇは、下記（数３）の式
（３）で表せる。
である信号強度について考えてみる。タンク回路１０３
の負コンダクタンスＧｎｅｇは、下記（数３）の式
（３）で表せる。
【数３】 例えば発振周波数Ｆｃの可変範囲を３０％と考えると、
電圧制御可変容量素子１０９の必要な可変容量範囲は発
振周波数Ｆｃの可変範囲の二乗、タンク回路１０３の必
要な負コンダクタンスはさらに二乗となり最大で１．３
の四乗となる。つまり上記（数２）の式（２）中のコン
ダクタンス比Ａは、最低容量つまり最も高い周波数を発
振させたときと、最高容量つまり最も低い周波数を発振
させたときとで、３倍程度異なることになる。
電圧制御可変容量素子１０９の必要な可変容量範囲は発
振周波数Ｆｃの可変範囲の二乗、タンク回路１０３の必
要な負コンダクタンスはさらに二乗となり最大で１．３
の四乗となる。つまり上記（数２）の式（２）中のコン
ダクタンス比Ａは、最低容量つまり最も高い周波数を発
振させたときと、最高容量つまり最も低い周波数を発振
させたときとで、３倍程度異なることになる。
【０００６】
【発明が解決しようとする課題】従来の電圧制御発振装
置では、位相雑音Ｌ（Ｆｏｆｆｓｅｔ）における値Ａ
は、発振周波数Ｆｃにしたがって可変であり、最も低い
周波数で発振したとき（Ｃが最も大きいとき）大きな値
となってしまい、位相雑音特性を劣化させるという問題
があった。
置では、位相雑音Ｌ（Ｆｏｆｆｓｅｔ）における値Ａ
は、発振周波数Ｆｃにしたがって可変であり、最も低い
周波数で発振したとき（Ｃが最も大きいとき）大きな値
となってしまい、位相雑音特性を劣化させるという問題
があった。
【０００７】そこで本発明は、良好な位相雑音特性を有
する電圧制御発振装置を提供することを目的とする。
する電圧制御発振装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明の電圧制御発振装
置は、第１の電圧源に一端が接続される電流源と、前記
電流源の他端に接続される可変容量素子と少なくとも２
個のコイルからなるタンク回路と、ドレインが前記タン
ク回路の第１の入出力端に接続され、ソースが第２の電
圧源に接続される第１のＭＯＳトランジスタと、ドレイ
ンが前記タンク回路の第２の入出力端と前記第１のＭＯ
Ｓトランジスタのゲートに接続され、ゲートが前記第１
のＭＯＳトランジスタのドレインに接続され、ソースが
前記第２の電圧源に接続される第２のＭＯＳトランジス
タと、一端が前記第１のＭＯＳトランジスタのドレイン
に接続される第１の制御素子と、ドレインが前記第１の
制御素子の他端に接続され、ゲートが前記第２のＭＯＳ
トランジスタのドレインに接続され、ソースが前記第２
の電圧源に接続される第３のＭＯＳトランジスタと、一
端が前記第２のＭＯＳトランジスタのドレインに接続さ
れる第２の制御素子と、ドレインが前記第２の制御素子
の他端に接続され、ゲートが前記第１のＭＯＳトランジ
スタのドレインに接続され、ソースが前記第２の電圧源
に接続される第４のＭＯＳトランジスタと、前記第１の
ＭＯＳトランジスタのドレインに接続される第１の出力
端子と、前記第２のＭＯＳトランジスタのドレインに接
続される第２の出力端子とを具備することを特徴とす
る。
置は、第１の電圧源に一端が接続される電流源と、前記
電流源の他端に接続される可変容量素子と少なくとも２
個のコイルからなるタンク回路と、ドレインが前記タン
ク回路の第１の入出力端に接続され、ソースが第２の電
圧源に接続される第１のＭＯＳトランジスタと、ドレイ
ンが前記タンク回路の第２の入出力端と前記第１のＭＯ
Ｓトランジスタのゲートに接続され、ゲートが前記第１
のＭＯＳトランジスタのドレインに接続され、ソースが
前記第２の電圧源に接続される第２のＭＯＳトランジス
タと、一端が前記第１のＭＯＳトランジスタのドレイン
に接続される第１の制御素子と、ドレインが前記第１の
制御素子の他端に接続され、ゲートが前記第２のＭＯＳ
トランジスタのドレインに接続され、ソースが前記第２
の電圧源に接続される第３のＭＯＳトランジスタと、一
端が前記第２のＭＯＳトランジスタのドレインに接続さ
れる第２の制御素子と、ドレインが前記第２の制御素子
の他端に接続され、ゲートが前記第１のＭＯＳトランジ
スタのドレインに接続され、ソースが前記第２の電圧源
に接続される第４のＭＯＳトランジスタと、前記第１の
ＭＯＳトランジスタのドレインに接続される第１の出力
端子と、前記第２のＭＯＳトランジスタのドレインに接
続される第２の出力端子とを具備することを特徴とす
る。
【０００９】
【発明の実施の形態】図１に、本発明の電圧制御発振装
置の実施の形態の構成を示す。コイル５、７と電圧制御
可変容量素子９で、タンク回路３を構成する。コイル５
と７の共通接続端と電圧源Ｖｄｄの間に電流源１が配置
されている。
置の実施の形態の構成を示す。コイル５、７と電圧制御
可変容量素子９で、タンク回路３を構成する。コイル５
と７の共通接続端と電圧源Ｖｄｄの間に電流源１が配置
されている。
【００１０】制御素子１５、１７がオフのとき、Ｎチャ
ンネルＭＯＳＦＥＴ１１、１３がタンク回路３に並列接
続された増幅器を構成する。制御端子１５、１７がオン
のとき、ＮチャンネルＭＯＳＦＥＴ１１、１３、１９、
２１がタンク回路３に並列接続された増幅器を構成す
る。
ンネルＭＯＳＦＥＴ１１、１３がタンク回路３に並列接
続された増幅器を構成する。制御端子１５、１７がオン
のとき、ＮチャンネルＭＯＳＦＥＴ１１、１３、１９、
２１がタンク回路３に並列接続された増幅器を構成す
る。
【００１１】ＭＯＳＦＥＴ１１のドレインは、コイル５
の他端、ＭＯＳＦＥＴ１３、２１のゲート、制御素子１
５の一端、出力端子２３に接続されている。ＭＯＳＦＥ
Ｔ１３のドレインは、コイル７の他端、ＭＯＳＦＥＴ１
１、１９のゲート、制御素子１７の一端、出力端子２５
に接続されている。
の他端、ＭＯＳＦＥＴ１３、２１のゲート、制御素子１
５の一端、出力端子２３に接続されている。ＭＯＳＦＥ
Ｔ１３のドレインは、コイル７の他端、ＭＯＳＦＥＴ１
１、１９のゲート、制御素子１７の一端、出力端子２５
に接続されている。
【００１２】ＭＯＳＦＥＴ１９のドレインは、制御素子
１５の他端に接続されている。ＭＯＳＦＥＴ２１のドレ
インは、制御素子１７の他端に接続されている。
１５の他端に接続されている。ＭＯＳＦＥＴ２１のドレ
インは、制御素子１７の他端に接続されている。
【００１３】ＭＯＳＦＥＴ１１、１３、１９、２１のソ
ースは、グランドに接続されている。
ースは、グランドに接続されている。
【００１４】発振出力は、出力端子２３と２５から出力
される。出力端子２５から出力される発振出力は、出力
端子２３から出力される発振出力に対し反転の関係にあ
る。
される。出力端子２５から出力される発振出力は、出力
端子２３から出力される発振出力に対し反転の関係にあ
る。
【００１５】図１の電圧制御発振装置は、半導体集積回
路で構成させる。
路で構成させる。
【００１６】図１の電圧制御発振装置の発振周波数Ｆｃ
は、上記（数１）の式（１）で決定される。式（１）に
おいて、Ｌはコイル５、７のインダクタンスの合計であ
る。Ｃは、制御素子１５と１７がオフのとき、電圧制御
可変容量素子９の容量および、ＭＯＳＦＥＴ１１および
１３のドレインの寄生容量の総和である。制御素子１５
と１７がオンのとき、Ｃは、電圧制御可変容量素子９の
容量およびＭＯＳＦＥＴ１１、１３、１９、２１のドレ
インの寄生容量の総和である。
は、上記（数１）の式（１）で決定される。式（１）に
おいて、Ｌはコイル５、７のインダクタンスの合計であ
る。Ｃは、制御素子１５と１７がオフのとき、電圧制御
可変容量素子９の容量および、ＭＯＳＦＥＴ１１および
１３のドレインの寄生容量の総和である。制御素子１５
と１７がオンのとき、Ｃは、電圧制御可変容量素子９の
容量およびＭＯＳＦＥＴ１１、１３、１９、２１のドレ
インの寄生容量の総和である。
【００１７】そして発振周波数Ｆｃにおいて、Ｆｏｆｆ
ｓｅｔだけ発振周波数Ｆｃから離れた周波数における位
相雑音Ｌ（Ｆｏｆｆｓｅｔ）は、上記（数２）の式
（２）で表される。式（２）において、ｋはボルツマン
係数、Ｔは絶対温度、Ｒｅｆｆはタンク回路３の寄生抵
抗、Ａはタンク回路３の負コンダクタンスに並列接続さ
れる増幅器（制御素子１５と１７がオンのとき１１、１
３、１９、２１、制御素子１５と１７がオフのとき１
１、１３）のコンダクタンスとその負コンダクタンスの
比に関係する値、Ｐｒｍｓはこの電圧制御発振装置の発
振強度である。
ｓｅｔだけ発振周波数Ｆｃから離れた周波数における位
相雑音Ｌ（Ｆｏｆｆｓｅｔ）は、上記（数２）の式
（２）で表される。式（２）において、ｋはボルツマン
係数、Ｔは絶対温度、Ｒｅｆｆはタンク回路３の寄生抵
抗、Ａはタンク回路３の負コンダクタンスに並列接続さ
れる増幅器（制御素子１５と１７がオンのとき１１、１
３、１９、２１、制御素子１５と１７がオフのとき１
１、１３）のコンダクタンスとその負コンダクタンスの
比に関係する値、Ｐｒｍｓはこの電圧制御発振装置の発
振強度である。
【００１８】タンク回路３の負コンダクタンスＧｎｅｇ
は、上記（数３）の式（３）で表される。
は、上記（数３）の式（３）で表される。
【００１９】式（２）から判るように、位相雑音を減少
させるには、タンク回路３の寄生抵抗Ｒｅｆｆを低下さ
せることと電圧制御発振装置の発振強度Ｐｒｍｓを大き
くすることが重要である。しかしながらタンク回路３の
寄生抵抗Ｒｅｆｆは、製造プロセスに起因するものであ
り、プロセスが決定してしまうと変えることは困難であ
る。
させるには、タンク回路３の寄生抵抗Ｒｅｆｆを低下さ
せることと電圧制御発振装置の発振強度Ｐｒｍｓを大き
くすることが重要である。しかしながらタンク回路３の
寄生抵抗Ｒｅｆｆは、製造プロセスに起因するものであ
り、プロセスが決定してしまうと変えることは困難であ
る。
【００２０】一方通常電圧制御発振装置の発振強度Ｐｒ
ｍｓは非常に大きな値として設定されるが、低い周波数
の信号を発振させようとすると、タンク回路３内の可変
容量素子９の容量を大きくし、多くの電荷の充放電を行
わねばならず、結果として大きな信号強度を得ることが
できない。
ｍｓは非常に大きな値として設定されるが、低い周波数
の信号を発振させようとすると、タンク回路３内の可変
容量素子９の容量を大きくし、多くの電荷の充放電を行
わねばならず、結果として大きな信号強度を得ることが
できない。
【００２１】そこで図１においては、低い発振周波数に
おいて制御素子１５と１７をオンさせることにより、タ
ンク回路３に対して並列接続されるＭＯＳＦＥＴの数を
増加させる。これによりコンダクタンス比Ａを増加させ
ることなく、十分な発振強度を得て、良好な位相雑音特
性を得ることが実現できた。図１においては、発振周波
数に関わらず値Ａをある程度一定にしている。
おいて制御素子１５と１７をオンさせることにより、タ
ンク回路３に対して並列接続されるＭＯＳＦＥＴの数を
増加させる。これによりコンダクタンス比Ａを増加させ
ることなく、十分な発振強度を得て、良好な位相雑音特
性を得ることが実現できた。図１においては、発振周波
数に関わらず値Ａをある程度一定にしている。
【００２２】図２に、図１の電圧制御発振装置の具体的
回路構成例を示す。電流源１は、ＰチャンネルＭＯＳＦ
ＥＴ５１、５３および抵抗５５からなる。ＭＯＳＦＥＴ
５１のゲートは、ＭＯＳＦＥＴ５３のゲートとドレイン
に接続され、ソースは電圧源Ｖｄｄに接続され、ドレイ
ンはコイル５と７の共通接続端に接続されている。ＭＯ
ＳＦＥＴ５３のソースは電圧源Ｖｄｄに接続され、ドレ
インは抵抗５５の一端に接続されている。抵抗５５の他
端は、グランドに接続されている。
回路構成例を示す。電流源１は、ＰチャンネルＭＯＳＦ
ＥＴ５１、５３および抵抗５５からなる。ＭＯＳＦＥＴ
５１のゲートは、ＭＯＳＦＥＴ５３のゲートとドレイン
に接続され、ソースは電圧源Ｖｄｄに接続され、ドレイ
ンはコイル５と７の共通接続端に接続されている。ＭＯ
ＳＦＥＴ５３のソースは電圧源Ｖｄｄに接続され、ドレ
インは抵抗５５の一端に接続されている。抵抗５５の他
端は、グランドに接続されている。
【００２３】電圧制御可変容量素子９は、接合ダイオー
ド９ａと接合ダイオード９ｂからなる。接合ダイオード
９ａのアノードは、コイル５の他端に接続され、カソー
ドは接合ダイオード９ｂのカソードに接続されている。
接合ダイオード９ｂのアノードは、コイル７の他端に接
続されている。接合ダイオード９ａ、９ｂのカソードに
は、入力端子５７を介して制御電圧が供給される。
ド９ａと接合ダイオード９ｂからなる。接合ダイオード
９ａのアノードは、コイル５の他端に接続され、カソー
ドは接合ダイオード９ｂのカソードに接続されている。
接合ダイオード９ｂのアノードは、コイル７の他端に接
続されている。接合ダイオード９ａ、９ｂのカソードに
は、入力端子５７を介して制御電圧が供給される。
【００２４】制御素子１５は、ＮチャンネルＭＯＳＦＥ
Ｔ１５からなる。ＭＯＳＦＥＴ１５のドレインは、ＭＯ
ＳＦＥＴ１１のドレインに接続され、ソースはＭＯＳＦ
ＥＴ１９のドレインに接続され、ゲートは入力端子５９
に接続されている。制御素子１７は、ＮチャンネルＭＯ
ＳＦＥＴ１７からなる。ＭＯＳＦＥＴ１７のドレイン
は、ＭＯＳＦＥＴ１３のドレインに接続され、ソースは
ＭＯＳＦＥＴ２１のドレインに接続され、ゲートは入力
端子６１に接続されている。ＭＯＳＦＥＴ１５と１７を
同時にオンさせるときは、入力端子５９と６１に共通の
電圧が供給される。
Ｔ１５からなる。ＭＯＳＦＥＴ１５のドレインは、ＭＯ
ＳＦＥＴ１１のドレインに接続され、ソースはＭＯＳＦ
ＥＴ１９のドレインに接続され、ゲートは入力端子５９
に接続されている。制御素子１７は、ＮチャンネルＭＯ
ＳＦＥＴ１７からなる。ＭＯＳＦＥＴ１７のドレイン
は、ＭＯＳＦＥＴ１３のドレインに接続され、ソースは
ＭＯＳＦＥＴ２１のドレインに接続され、ゲートは入力
端子６１に接続されている。ＭＯＳＦＥＴ１５と１７を
同時にオンさせるときは、入力端子５９と６１に共通の
電圧が供給される。
【００２５】図３に、ＭＯＳＦＥＴ１５と１７をカット
オフしたとき、入力端子５７に入力される制御電圧に対
する発振周波数の関係、およびＭＯＳＦＥＴ１５と１７
をオンしたとき、入力端子５７に入力される制御電圧に
対する発振周波数の関係を示した。図３のａ点において
入力端子５９と６１に供給する電圧を高電圧状態にし
て、ＭＯＳＦＥＴ１５と１７をオンさせることで発振可
能な周波数は、ＭＯＳＦＥＴ１５と１７をオフさせたま
まで発振可能な周波数に比べて非常に広範囲であること
が確認できる。
オフしたとき、入力端子５７に入力される制御電圧に対
する発振周波数の関係、およびＭＯＳＦＥＴ１５と１７
をオンしたとき、入力端子５７に入力される制御電圧に
対する発振周波数の関係を示した。図３のａ点において
入力端子５９と６１に供給する電圧を高電圧状態にし
て、ＭＯＳＦＥＴ１５と１７をオンさせることで発振可
能な周波数は、ＭＯＳＦＥＴ１５と１７をオフさせたま
まで発振可能な周波数に比べて非常に広範囲であること
が確認できる。
【００２６】図４に、図１の本発明の電圧制御発振装置
における位相雑音の発振周波数依存性と図６の従来の電
圧制御発振装置における位相雑音の発振周波数依存性を
比較して示した。
における位相雑音の発振周波数依存性と図６の従来の電
圧制御発振装置における位相雑音の発振周波数依存性を
比較して示した。
【００２７】図５に、図１の変形例を示した。つまりＮ
チャンネルＭＯＳＦＥＴ１１、１３、１９、２１の代わ
りに、ＰチャンネルＭＯＳＦＥＴ３１、３３、３５、３
７を使用している。
チャンネルＭＯＳＦＥＴ１１、１３、１９、２１の代わ
りに、ＰチャンネルＭＯＳＦＥＴ３１、３３、３５、３
７を使用している。
【００２８】
【発明の効果】以上本発明の電圧制御発振装置によれ
ば、広い周波数範囲で良好な位相雑音特性を有する。
ば、広い周波数範囲で良好な位相雑音特性を有する。
【図１】本発明の電圧制御発振装置の実施の形態を示す
図である。
図である。
【図２】図１の電圧制御発振装置の具体的回路構成を示
す図である。
す図である。
【図３】図２において、ＭＯＳＦＥＴ１５と１７をカッ
トオフしたとき、入力端子５７に入力される制御電圧に
対する発振周波数の関係、およびＭＯＳＦＥＴ１５と１
７をオンしたとき、入力端子５７に入力される制御電圧
に対する発振周波数の関係を示す図である。
トオフしたとき、入力端子５７に入力される制御電圧に
対する発振周波数の関係、およびＭＯＳＦＥＴ１５と１
７をオンしたとき、入力端子５７に入力される制御電圧
に対する発振周波数の関係を示す図である。
【図４】図１の本発明の電圧制御発振装置における位相
雑音の発振周波数依存性と図６の従来の電圧制御発振装
置における位相雑音の発振周波数依存性を比較した図で
ある。
雑音の発振周波数依存性と図６の従来の電圧制御発振装
置における位相雑音の発振周波数依存性を比較した図で
ある。
【図５】図１の変形例を示す図である。
【図６】従来の電圧制御発振装置の構成を示す図であ
る。
る。
１・・電流源、３・・タンク回路、５、７・・コイル、
９・・電圧制御可変容量素子、１１、１３、１９、２１
・・ＮチャンネルＭＯＳＦＥＴ、１５、１７・・制御素
子、２３、２５・・発振出力端子。
９・・電圧制御可変容量素子、１１、１３、１９、２１
・・ＮチャンネルＭＯＳＦＥＴ、１５、１７・・制御素
子、２３、２５・・発振出力端子。
Claims (3)
- 【請求項１】 第１の電圧源に一端が接続される電流源
と、 前記電流源の他端に接続される可変容量素子と少なくと
も２個のコイルからなるタンク回路と、 ドレインが前記タンク回路の第１の入出力端に接続さ
れ、ソースが第２の電圧源に接続される第１のＭＯＳト
ランジスタと、 ドレインが前記タンク回路の第２の入出力端と前記第１
のＭＯＳトランジスタのゲートに接続され、ゲートが前
記第１のＭＯＳトランジスタのドレインに接続され、ソ
ースが前記第２の電圧源に接続される第２のＭＯＳトラ
ンジスタと、 一端が前記第１のＭＯＳトランジスタのドレインに接続
される第１の制御素子と、 ドレインが前記第１の制御素子の他端に接続され、ゲー
トが前記第２のＭＯＳトランジスタのドレインに接続さ
れ、ソースが前記第２の電圧源に接続される第３のＭＯ
Ｓトランジスタと、 一端が前記第２のＭＯＳトランジスタのドレインに接続
される第２の制御素子と、 ドレインが前記第２の制御素子の他端に接続され、ゲー
トが前記第１のＭＯＳトランジスタのドレインに接続さ
れ、ソースが前記第２の電圧源に接続される第４のＭＯ
Ｓトランジスタと、 前記第１のＭＯＳトランジスタのドレインに接続される
第１の出力端子と、 前記第２のＭＯＳトランジスタのドレインに接続される
第２の出力端子とを具備することを特徴とする電圧制御
発振装置。 - 【請求項２】 高い周波数で発振する場合、前記第１と
第２の制御素子をオフさせ、低い周波数で発振する場
合、前記第１と第２の制御素子をオンさせることを特徴
とする請求項１に記載の電圧制御発振装置。 - 【請求項３】 前記電流源と、前記タンク回路と、前記
第１乃至第４のＭＯＳトランジスタと、前記第１および
第２の制御素子とを半導体集積回路で構成させることを
特徴とする請求項１に記載の電圧制御発振装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28418899A JP3923690B2 (ja) | 1999-10-05 | 1999-10-05 | 電圧制御発振装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28418899A JP3923690B2 (ja) | 1999-10-05 | 1999-10-05 | 電圧制御発振装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001111341A true JP2001111341A (ja) | 2001-04-20 |
| JP3923690B2 JP3923690B2 (ja) | 2007-06-06 |
Family
ID=17675325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28418899A Expired - Fee Related JP3923690B2 (ja) | 1999-10-05 | 1999-10-05 | 電圧制御発振装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3923690B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003010881A1 (fr) * | 2001-07-25 | 2003-02-06 | Niigata Seimitsu Co., Ltd. | Oscillateur |
| US6954111B2 (en) | 2002-02-01 | 2005-10-11 | Nec Electronics Corporation | Voltage controlled oscillator having switches to adjust effective inductor lengths |
| WO2006129405A1 (ja) * | 2005-05-31 | 2006-12-07 | Kabushiki Kaisha Toyota Jidoshokki | 電圧制御発振器 |
| US7199675B2 (en) | 2003-08-11 | 2007-04-03 | Information And Communication University Research And Industrial Cooperation Group | Source-injection parallel coupled LC-quadrature voltage controlled oscillator |
| JP2008252774A (ja) * | 2007-03-30 | 2008-10-16 | Nec Electronics Corp | 電圧制御発振器、及び電圧制御発振方法 |
| JP2009284329A (ja) * | 2008-05-23 | 2009-12-03 | Toshiba Corp | 半導体集積回路装置 |
| JP2012170124A (ja) * | 2005-11-09 | 2012-09-06 | Renesas Electronics Corp | 電圧制御発振器およびそれを用いた情報機器 |
| JP2012531110A (ja) * | 2009-06-17 | 2012-12-06 | クゥアルコム・インコーポレイテッド | 設定可能ワイドチューニングレンジ発振器コア |
| KR101481911B1 (ko) * | 2013-08-28 | 2015-01-15 | 충북대학교 산학협력단 | Ｒｆ 부성저항 탱크를 결합한 트랜스포머 피드백 고주파 신호 발생기 |
| JP2015097341A (ja) * | 2013-11-15 | 2015-05-21 | 三菱電機株式会社 | 高周波回路及び高周波発振器 |
| WO2015138105A1 (en) * | 2014-03-11 | 2015-09-17 | Qualcomm Incorporated | LOW NOISE AND LOW POWER VOLTAGE-CONTROLLED OSCILLATOR (VCO) USING TRANSCONDUCTANCE (gm) DEGENERATION |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7202762B2 (en) * | 2004-06-09 | 2007-04-10 | Raytheon Company | Q enhancement circuit and method |
-
1999
- 1999-10-05 JP JP28418899A patent/JP3923690B2/ja not_active Expired - Fee Related
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003010881A1 (fr) * | 2001-07-25 | 2003-02-06 | Niigata Seimitsu Co., Ltd. | Oscillateur |
| US7378709B2 (en) | 2001-07-25 | 2008-05-27 | Niigata Seimitsu Co., Ltd. | Oscillator with a guard ring formed around an N well and constituent components integrally formed on the N well, on a semiconductor substrate |
| US6954111B2 (en) | 2002-02-01 | 2005-10-11 | Nec Electronics Corporation | Voltage controlled oscillator having switches to adjust effective inductor lengths |
| US7199675B2 (en) | 2003-08-11 | 2007-04-03 | Information And Communication University Research And Industrial Cooperation Group | Source-injection parallel coupled LC-quadrature voltage controlled oscillator |
| WO2006129405A1 (ja) * | 2005-05-31 | 2006-12-07 | Kabushiki Kaisha Toyota Jidoshokki | 電圧制御発振器 |
| JP2012170124A (ja) * | 2005-11-09 | 2012-09-06 | Renesas Electronics Corp | 電圧制御発振器およびそれを用いた情報機器 |
| JP2008252774A (ja) * | 2007-03-30 | 2008-10-16 | Nec Electronics Corp | 電圧制御発振器、及び電圧制御発振方法 |
| JP2009284329A (ja) * | 2008-05-23 | 2009-12-03 | Toshiba Corp | 半導体集積回路装置 |
| JP2012531110A (ja) * | 2009-06-17 | 2012-12-06 | クゥアルコム・インコーポレイテッド | 設定可能ワイドチューニングレンジ発振器コア |
| JP2014143721A (ja) * | 2009-06-17 | 2014-08-07 | Qualcomm Incorporated | 設定可能ワイドチューニングレンジ発振器コア |
| KR101481911B1 (ko) * | 2013-08-28 | 2015-01-15 | 충북대학교 산학협력단 | Ｒｆ 부성저항 탱크를 결합한 트랜스포머 피드백 고주파 신호 발생기 |
| JP2015097341A (ja) * | 2013-11-15 | 2015-05-21 | 三菱電機株式会社 | 高周波回路及び高周波発振器 |
| WO2015138105A1 (en) * | 2014-03-11 | 2015-09-17 | Qualcomm Incorporated | LOW NOISE AND LOW POWER VOLTAGE-CONTROLLED OSCILLATOR (VCO) USING TRANSCONDUCTANCE (gm) DEGENERATION |
| CN106105024A (zh) * | 2014-03-11 | 2016-11-09 | 高通股份有限公司 | 使用跨导（gm）负反馈的低噪声和低功率压控振荡器（VCO） |
| US9634607B2 (en) | 2014-03-11 | 2017-04-25 | Qualcomm Incorporated | Low noise and low power voltage-controlled oscillator (VCO) using transconductance (gm) degeneration |
| US10050586B2 (en) | 2014-03-11 | 2018-08-14 | Qualcomm Incorporated | Low noise and low power voltage-controlled oscillator (VCO) using transconductance (gm) degeneration |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3923690B2 (ja) | 2007-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9917587B2 (en) | Fast voltage level shifter circuit | |
| JP5061857B2 (ja) | 圧電発振器 | |
| JP2004515937A (ja) | カスコード・ブートストラップ・アナログ電力増幅回路 | |
| JPH10313570A (ja) | Ｉｇｂｔ駆動回路 | |
| US5057722A (en) | Delay circuit having stable delay time | |
| JP2001111341A (ja) | 電圧制御発振装置 | |
| US6498533B1 (en) | Bootstrapped dual-gate class E amplifier circuit | |
| JPH06177733A (ja) | パワーｍｏｓｆｅｔの駆動回路 | |
| US7218174B2 (en) | Delay circuit and method therefor | |
| JPH07162237A (ja) | 発振回路 | |
| JP4643838B2 (ja) | 電圧制御発振器用集積回路 | |
| JP2001159923A (ja) | 基準電圧回路 | |
| US20050083135A1 (en) | Integrated circuit | |
| US6515537B2 (en) | Integrated circuit current source with switched capacitor feedback | |
| JP2000004149A (ja) | Ｓｐｄｔスイッチ半導体集積回路 | |
| TWI816218B (zh) | 閘極驅動設備及控制方法 | |
| US20030006843A1 (en) | Voltage amplifying circuit | |
| JP3922950B2 (ja) | 周波数変換回路 | |
| JP3617889B2 (ja) | パワーオンリセット回路 | |
| JP3079518B2 (ja) | 入出力回路 | |
| US20100102850A1 (en) | Semiconductor device | |
| US7119618B2 (en) | Method of forming a wide bandwidth differential amplifier and structure therefor | |
| JP2005026782A (ja) | 電圧制御発振器 | |
| JPH10322193A (ja) | 論理ゲート回路 | |
| JPH05300000A (ja) | Ｅｃｌレベル出力回路およびｅｃｌ／ｄｃｆｌレベル変換入力回路ならびに半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040825 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040902 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060316 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060926 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061124 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070222 |
|
| LAPS | Cancellation because of no payment of annual fees |