JP2001109538A - パワーマネジメントシステム - Google Patents
パワーマネジメントシステムInfo
- Publication number
- JP2001109538A JP2001109538A JP28787199A JP28787199A JP2001109538A JP 2001109538 A JP2001109538 A JP 2001109538A JP 28787199 A JP28787199 A JP 28787199A JP 28787199 A JP28787199 A JP 28787199A JP 2001109538 A JP2001109538 A JP 2001109538A
- Authority
- JP
- Japan
- Prior art keywords
- idle
- cpu
- instruction
- memory
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】
【課題】 マルチタスク環境下においても、ＣＰＵのア
イドル／ビジー状態を的確に判断することを可能にす
る。 【解決手段】 アドレス解析回路（４）は、ステータス
信号とアドレス情報に基づいて、ＣＰＵ（１）からメモ
リー（２）への命令読み出し用アクセスがアイドルタス
ク固有のメモリーアドレスに対してなされているか否か
を判断することにより、ＣＰＵが実行している命令がア
イドルタスクかどうかを判断する。カウンタ比較回路
（７）はアイドルタスクの実行頻度が所定値以上の場合
にはアイドル信号を出力し、クロックダウン指示回路
（９）はＣＰＵの動作クロックを低下させ、ＣＰＵの消
費電力を節減する。
イドル／ビジー状態を的確に判断することを可能にす
る。 【解決手段】 アドレス解析回路（４）は、ステータス
信号とアドレス情報に基づいて、ＣＰＵ（１）からメモ
リー（２）への命令読み出し用アクセスがアイドルタス
ク固有のメモリーアドレスに対してなされているか否か
を判断することにより、ＣＰＵが実行している命令がア
イドルタスクかどうかを判断する。カウンタ比較回路
（７）はアイドルタスクの実行頻度が所定値以上の場合
にはアイドル信号を出力し、クロックダウン指示回路
（９）はＣＰＵの動作クロックを低下させ、ＣＰＵの消
費電力を節減する。
Description
【０００１】
【発明の属する技術分野】本発明は、コンピュータの中
央演算処理装置（ＣＰＵ）の消費電力を節減するための
パワーマネジメントシステムに係り、特に、マルチタス
ク・オペレーティングシステム（ＯＳ）環境下における
パワーマネジメントシステムに関する。
央演算処理装置（ＣＰＵ）の消費電力を節減するための
パワーマネジメントシステムに係り、特に、マルチタス
ク・オペレーティングシステム（ＯＳ）環境下における
パワーマネジメントシステムに関する。
【０００２】
【従来の技術】特開平４−３１１２３０号公報には従来
のパワーマネジメントシステムの一例が記載されてい
る。この従来のシステムはハードウエアからなるＣＰＵ
アイドル検出装置を備え、このＣＰＵアイドル検出装置
は、ＣＰＵがメモリから読み出した命令がアイドル用命
令か動作用命令かを判断する手段と、アイドル用命令の
発生頻度を計測する手段とから構成されている。同公報
には、メモリから読み出した命令がアイドル用命令であ
るか動作用命令であるかの判断は次のように行われるこ
とが記載してある。即ち、アプリケーションは、例え
ば、キー入力検出を行う時は、ＢＩＯＳ（基本入出力サ
ブシステム）に対して「ＩＮＴ１６」の命令を出す。ア
プリケーションは、直接ハードウエアを操作できないの
で、ＢＩＯＳにキー入力の有無を通知してもらい、キー
入力があった時はそのキーで入力されたデータを、ま
た、キー入力が無いときはキー入力がないことを、ＢＩ
ＯＳから知らせてもらう。このような場合、「ＩＮＴ１
６」がアイドル用命令になる。一方、入出力装置のう
ち、例えば、フロッピー（登録商標）ディスクへのアク
セス時は、ＣＰＵは読み取り動作を行うために仕事を行
う。このように、ＣＰＵが仕事を行う必要のある命令が
動作用命令となる。この従来のパワーマネジメントシス
テムは次のように動作する。即ち、アイドル用命令の発
生頻度が高い場合にはシステムがアイドル状態であると
判断し、ＣＰＵ動作クロックを下げることで消費電力を
低減させる。また、動作用命令が実行されるとシステム
はアイドル状態ではなくなったと判断し、ＣＰＵ動作ク
ロックを回復させる。
のパワーマネジメントシステムの一例が記載されてい
る。この従来のシステムはハードウエアからなるＣＰＵ
アイドル検出装置を備え、このＣＰＵアイドル検出装置
は、ＣＰＵがメモリから読み出した命令がアイドル用命
令か動作用命令かを判断する手段と、アイドル用命令の
発生頻度を計測する手段とから構成されている。同公報
には、メモリから読み出した命令がアイドル用命令であ
るか動作用命令であるかの判断は次のように行われるこ
とが記載してある。即ち、アプリケーションは、例え
ば、キー入力検出を行う時は、ＢＩＯＳ（基本入出力サ
ブシステム）に対して「ＩＮＴ１６」の命令を出す。ア
プリケーションは、直接ハードウエアを操作できないの
で、ＢＩＯＳにキー入力の有無を通知してもらい、キー
入力があった時はそのキーで入力されたデータを、ま
た、キー入力が無いときはキー入力がないことを、ＢＩ
ＯＳから知らせてもらう。このような場合、「ＩＮＴ１
６」がアイドル用命令になる。一方、入出力装置のう
ち、例えば、フロッピー（登録商標）ディスクへのアク
セス時は、ＣＰＵは読み取り動作を行うために仕事を行
う。このように、ＣＰＵが仕事を行う必要のある命令が
動作用命令となる。この従来のパワーマネジメントシス
テムは次のように動作する。即ち、アイドル用命令の発
生頻度が高い場合にはシステムがアイドル状態であると
判断し、ＣＰＵ動作クロックを下げることで消費電力を
低減させる。また、動作用命令が実行されるとシステム
はアイドル状態ではなくなったと判断し、ＣＰＵ動作ク
ロックを回復させる。
【０００３】特開平７−２９５６９４号公報には、演算
処理装置の省電力方法の他の従来例が記載されている。
この方法では、アイドルタスクのＮＯＰ命令を省電力命
令に置き換えることにより省電力を実現している。特開
平８−７６８７４号公報には、中央処理装置のクロック
制御装置および方法の他の例が記載されている。この方
法では、必要とする中央処理装置の性能情報をタスク毎
に設定しておき、この情報に基づいて中央処理装置の最
適クロック周波数を決定することにより省電力を実現し
ている。
処理装置の省電力方法の他の従来例が記載されている。
この方法では、アイドルタスクのＮＯＰ命令を省電力命
令に置き換えることにより省電力を実現している。特開
平８−７６８７４号公報には、中央処理装置のクロック
制御装置および方法の他の例が記載されている。この方
法では、必要とする中央処理装置の性能情報をタスク毎
に設定しておき、この情報に基づいて中央処理装置の最
適クロック周波数を決定することにより省電力を実現し
ている。
【０００４】
【発明が解決しようとする課題】特開平４−３１１２３
０号の方式の問題点は、マルチタスクＯＳに対応してい
ないということである。その理由は、この方式では、プ
ログラムがアイドル状態にある時に発生する命令をハー
ドウエアからなるＣＰＵアイドル検出装置により検出し
ているが、マルチタスクＯＳでは、あるプログラムがア
イドル状態になっていても、他のプログラムが動作して
いる場合があり、正しい判断ができないからである。さ
らに、マルチタスクＯＳ環境下では、アイドル状態時に
は、大抵の場合、ジャンプ命令又はループ命令が実行さ
れているが、これらの命令はアイドル時以外でも頻繁に
利用されるので、それらを検出してもアイドルの判断に
は使用することができない。
０号の方式の問題点は、マルチタスクＯＳに対応してい
ないということである。その理由は、この方式では、プ
ログラムがアイドル状態にある時に発生する命令をハー
ドウエアからなるＣＰＵアイドル検出装置により検出し
ているが、マルチタスクＯＳでは、あるプログラムがア
イドル状態になっていても、他のプログラムが動作して
いる場合があり、正しい判断ができないからである。さ
らに、マルチタスクＯＳ環境下では、アイドル状態時に
は、大抵の場合、ジャンプ命令又はループ命令が実行さ
れているが、これらの命令はアイドル時以外でも頻繁に
利用されるので、それらを検出してもアイドルの判断に
は使用することができない。
【０００５】特開平７−２９５６９４号の省電力方法の
問題点は、プログラムの書き換えが必要であるというこ
とである。他社製のＯＳを使用する場合には、一般的に
はプログラムコードを書き換えて使用することは認めら
れないので、この方法を実現することは不可能ないし困
難である。特開平８−７６８７４号のクロック制御方法
の問題点は、必要とする中央処理装置の性能情報をタス
ク毎に設定しておく必要があるということである。即
ち、タスク毎に必要性能を評価しなければならないの
で、大規模システムには採用可能であるが、どのような
アプリケーションが動作せられるのか予想することがで
きないパーソナルコンピュータやハンドヘルドコンピュ
ータのようなパーソナルユースのコンピュータには採用
することができない。
問題点は、プログラムの書き換えが必要であるというこ
とである。他社製のＯＳを使用する場合には、一般的に
はプログラムコードを書き換えて使用することは認めら
れないので、この方法を実現することは不可能ないし困
難である。特開平８−７６８７４号のクロック制御方法
の問題点は、必要とする中央処理装置の性能情報をタス
ク毎に設定しておく必要があるということである。即
ち、タスク毎に必要性能を評価しなければならないの
で、大規模システムには採用可能であるが、どのような
アプリケーションが動作せられるのか予想することがで
きないパーソナルコンピュータやハンドヘルドコンピュ
ータのようなパーソナルユースのコンピュータには採用
することができない。
【０００６】そこで、本発明の目的は、マルチタスクＯ
Ｓ環境下でも使用することができ、ＣＰＵのアイドル状
態を的確に判断することが可能で、アプリケーションプ
ログラムに特別な作り込みを必要としないパワーマネジ
メントシステムを提供することにある。
Ｓ環境下でも使用することができ、ＣＰＵのアイドル状
態を的確に判断することが可能で、アプリケーションプ
ログラムに特別な作り込みを必要としないパワーマネジ
メントシステムを提供することにある。
【０００７】
【課題を解決するための手段】本発明は、マルチタスク
・オペレーティングシステム環境下においてＣＰＵの消
費電力を節減するためのパワーマネジメントシステムを
提供するもので、このパワーマネジメントシステムは、
ＣＰＵからメモリーへの命令読み出し用アクセスがアイ
ドルタスク固有のメモリーアドレスに対してなされてい
るか否かを判断するための解析手段（アドレス解析回
路）と、前記アイドルタスク固有のアドレスに対する所
定時間内におけるアクセスの回数を計測するカウンタ手
段（カウンタ）と、前記カウンタ手段のカウントに基づ
いてＣＰＵがビジー状態にあるかアイドル状態にあるか
を判断する手段（比較回路）と、前記判断手段の判断に
基づいてＣＰＵのクロックを増減する手段（クロックア
ップ・ダウン指示回路）、とを備えていることを特徴と
する。
・オペレーティングシステム環境下においてＣＰＵの消
費電力を節減するためのパワーマネジメントシステムを
提供するもので、このパワーマネジメントシステムは、
ＣＰＵからメモリーへの命令読み出し用アクセスがアイ
ドルタスク固有のメモリーアドレスに対してなされてい
るか否かを判断するための解析手段（アドレス解析回
路）と、前記アイドルタスク固有のアドレスに対する所
定時間内におけるアクセスの回数を計測するカウンタ手
段（カウンタ）と、前記カウンタ手段のカウントに基づ
いてＣＰＵがビジー状態にあるかアイドル状態にあるか
を判断する手段（比較回路）と、前記判断手段の判断に
基づいてＣＰＵのクロックを増減する手段（クロックア
ップ・ダウン指示回路）、とを備えていることを特徴と
する。
【０００８】好ましい実施態様においては、解析手段
は、メモリーへのアクセスが命令読み出し用アクセスで
あるか否かをステータス信号に基づいて判断する。
は、メモリーへのアクセスが命令読み出し用アクセスで
あるか否かをステータス信号に基づいて判断する。
【０００９】
【発明の実施の形態】図１を参照するに、本発明のパワ
ーマネジメントシステムは、ＣＰＵ１のアイドル状態を
検出するアイドル状態検出装置３と、クロックアップ指
示回路８とクロックダウン指示回路９を有する。アイド
ル状態検出装置３は、アドレス解析回路４とカウンタ５
とタイマ６とカウンタ比較回路７を有する。
ーマネジメントシステムは、ＣＰＵ１のアイドル状態を
検出するアイドル状態検出装置３と、クロックアップ指
示回路８とクロックダウン指示回路９を有する。アイド
ル状態検出装置３は、アドレス解析回路４とカウンタ５
とタイマ６とカウンタ比較回路７を有する。
【００１０】最初に各構成要素の機能を説明するに、ア
イドル状態検出装置３は、ＣＰＵ１からメモリー２への
メモリーアクセスが命令の読み出しか否かを判断するこ
とを可能にするステータス信号を入手すると共に、ＣＰ
Ｕ１がアクセスしているメモリーのアドレスを表すアド
レス情報をデータバスから入手する。アイドル状態検出
装置３内では、アドレス解析回路４は、ＣＰＵ１からメ
モリー２へのアクセスがアイドルタスク固有のメモリー
アドレスに対してなされているか否かを判断し、これに
該当する場合にはカウントアップ信号をカウンタ５に出
力する。アイドルタスク固有のメモリーアドレスは予め
ＩＣＥなどにより調査しておき、初期値としてＲＯＭな
どに格納しておくことができる。
イドル状態検出装置３は、ＣＰＵ１からメモリー２への
メモリーアクセスが命令の読み出しか否かを判断するこ
とを可能にするステータス信号を入手すると共に、ＣＰ
Ｕ１がアクセスしているメモリーのアドレスを表すアド
レス情報をデータバスから入手する。アイドル状態検出
装置３内では、アドレス解析回路４は、ＣＰＵ１からメ
モリー２へのアクセスがアイドルタスク固有のメモリー
アドレスに対してなされているか否かを判断し、これに
該当する場合にはカウントアップ信号をカウンタ５に出
力する。アイドルタスク固有のメモリーアドレスは予め
ＩＣＥなどにより調査しておき、初期値としてＲＯＭな
どに格納しておくことができる。
【００１１】カウンタ５は、カウントアップ信号に応じ
てカウントを増進させ、カウンタリセット信号に応じて
カウントをゼロにする。また、カウンタ比較回路７から
の要求に応じてカウンタ値を通知する。タイマ６は、定
められた一定時間毎にタイムアウト信号を出力する。カ
ウンタ比較回路７は、タイムアウト信号を受信する毎に
カウンタ値を判断基準値Ｎと比較し、カウンタ値の方が
大きければビジー信号を送出し、大きくなければアイド
ル信号を送出する。また、カウンタリセット信号をカウ
ンタに送出する。クロックアップ指示回路８は、ビジー
信号に応じてＣＰＵ１にクロックアップ（高速モード）
信号を送出する。クロックダウン指示回路９は、アイド
ル信号に応じてＣＰＵ１にクロックダウン（省電力モー
ド）信号を送出する。
てカウントを増進させ、カウンタリセット信号に応じて
カウントをゼロにする。また、カウンタ比較回路７から
の要求に応じてカウンタ値を通知する。タイマ６は、定
められた一定時間毎にタイムアウト信号を出力する。カ
ウンタ比較回路７は、タイムアウト信号を受信する毎に
カウンタ値を判断基準値Ｎと比較し、カウンタ値の方が
大きければビジー信号を送出し、大きくなければアイド
ル信号を送出する。また、カウンタリセット信号をカウ
ンタに送出する。クロックアップ指示回路８は、ビジー
信号に応じてＣＰＵ１にクロックアップ（高速モード）
信号を送出する。クロックダウン指示回路９は、アイド
ル信号に応じてＣＰＵ１にクロックダウン（省電力モー
ド）信号を送出する。
【００１２】次に、マルチタスクＯＳ環境下におけるＣ
ＰＵアイドル状態の検出原理について説明する。マルチ
タスクＯＳは複数存在するアプリケーションプログラム
やデバイスドライバを管理しているが、アプリケーショ
ンプログラムやデバイスドライバが一切動作していない
ときは、ＯＳは優先順位の最も低いアイドルタスクを動
作させ、何らかのタスクが起動するまで動作させ続け
る。アイドルタスクではアイドルの処理が無限ループで
繰り返されるが、この繰り返し処理命令を格納したメモ
リー上のアドレスは通常固定（固有のアドレス）であ
る。従って、ＣＰＵからこれらのアイドルタスク固有の
メモリーアドレスへのメモリーアクセスの頻度が高いと
きには、アイドルタスクの動作頻度が高く、ひいてはＣ
ＰＵはアイドル状態であると判断することができる。
ＰＵアイドル状態の検出原理について説明する。マルチ
タスクＯＳは複数存在するアプリケーションプログラム
やデバイスドライバを管理しているが、アプリケーショ
ンプログラムやデバイスドライバが一切動作していない
ときは、ＯＳは優先順位の最も低いアイドルタスクを動
作させ、何らかのタスクが起動するまで動作させ続け
る。アイドルタスクではアイドルの処理が無限ループで
繰り返されるが、この繰り返し処理命令を格納したメモ
リー上のアドレスは通常固定（固有のアドレス）であ
る。従って、ＣＰＵからこれらのアイドルタスク固有の
メモリーアドレスへのメモリーアクセスの頻度が高いと
きには、アイドルタスクの動作頻度が高く、ひいてはＣ
ＰＵはアイドル状態であると判断することができる。
【００１３】次に、図２および図３のフローチャートを
併せて参照しながら、このパワーマネジメントシステム
の動作を説明する。先ず、アドレス解析回路４は、ＣＰ
Ｕ１からのステータス信号に基づいて、メモリー２への
アクセスが命令読み出しのためのアクセスであるか否か
を判断すると共に、データバスのアドレス情報に基づい
て、命令読み出しのためにアクセス中のメモリーアドレ
スがアイドルタスク固有のものであるかを判断し、アイ
ドルタスク固有のアドレスであればカウンタ５にカウン
トアップ信号を送出する（図２（ａ））。カウンタ５は
アドレス解析回路４からのカウントアップ信号に応じて
カウンタ値を増進する（図２（ｂ））。タイマ６は、予
め定められた一定時間毎にタイムアウト信号をカウンタ
比較回路７に送出する。
併せて参照しながら、このパワーマネジメントシステム
の動作を説明する。先ず、アドレス解析回路４は、ＣＰ
Ｕ１からのステータス信号に基づいて、メモリー２への
アクセスが命令読み出しのためのアクセスであるか否か
を判断すると共に、データバスのアドレス情報に基づい
て、命令読み出しのためにアクセス中のメモリーアドレ
スがアイドルタスク固有のものであるかを判断し、アイ
ドルタスク固有のアドレスであればカウンタ５にカウン
トアップ信号を送出する（図２（ａ））。カウンタ５は
アドレス解析回路４からのカウントアップ信号に応じて
カウンタ値を増進する（図２（ｂ））。タイマ６は、予
め定められた一定時間毎にタイムアウト信号をカウンタ
比較回路７に送出する。
【００１４】カウンタ比較回路７は、タイムアウト信号
受信毎に、カウンタ５のカウンタ値を読み、この値を判
断準値Ｎと比較し、カウンタの方が大きければ、アイド
ル信号を送出し、小さければビジー信号を送出する（図
３（ａ））。その後、カウンタリセット信号をカウンタ
に送出する。
受信毎に、カウンタ５のカウンタ値を読み、この値を判
断準値Ｎと比較し、カウンタの方が大きければ、アイド
ル信号を送出し、小さければビジー信号を送出する（図
３（ａ））。その後、カウンタリセット信号をカウンタ
に送出する。
【００１５】カウンタ５は、カウンタリセット信号を受
けると、カウンタをゼロにリセットする（図２
（ｃ））。タイマを用いたこのリセット処理により、正
しいアイドル状態の検出を行うことができる。即ち、カ
ウンタ５をいつまでも動作させていると何時かはカウン
タ値が「Ｎ」となり、誤ったアイドル状態の検出を行っ
てしまうが、タイマ６で計測する一定時間内のみのアイ
ドル状態をカウントすることにより、このような問題を
避けることができる。
けると、カウンタをゼロにリセットする（図２
（ｃ））。タイマを用いたこのリセット処理により、正
しいアイドル状態の検出を行うことができる。即ち、カ
ウンタ５をいつまでも動作させていると何時かはカウン
タ値が「Ｎ」となり、誤ったアイドル状態の検出を行っ
てしまうが、タイマ６で計測する一定時間内のみのアイ
ドル状態をカウントすることにより、このような問題を
避けることができる。
【００１６】クロックアップ指示回路８は、カウンタ比
較回路７からビジー信号を受け取ると、ＣＰＵのモード
を判断し、省電力モードで動作中であればクロックアッ
プ信号をＣＰＵ１に送出し、ＣＰＵを高速モードに遷移
させる（図３（ｂ））。他方、クロックダウン指示回路
９は、カウンタ比較回路７からのアイドル信号を受ける
と、ＣＰＵのモードを判断し、高速モードで動作中であ
れば、クロックダウン信号をＣＰＵ１に送出し、ＣＰＵ
を省電力モードに遷移させる（図３（ｃ））。このよう
にして、メモリーへの命令読み出しのためのアクセスが
アイドルタスク固有のメモリーアドレスに対してなされ
ているか否かに基づいてアイドル状態が判断され、アイ
ドル状態時にはＣＰＵの動作クロックを低下させ、消費
電力を節減する。或いは、更に、表示装置等の周辺デバ
イスへの電源供給を停止させることもできる。
較回路７からビジー信号を受け取ると、ＣＰＵのモード
を判断し、省電力モードで動作中であればクロックアッ
プ信号をＣＰＵ１に送出し、ＣＰＵを高速モードに遷移
させる（図３（ｂ））。他方、クロックダウン指示回路
９は、カウンタ比較回路７からのアイドル信号を受ける
と、ＣＰＵのモードを判断し、高速モードで動作中であ
れば、クロックダウン信号をＣＰＵ１に送出し、ＣＰＵ
を省電力モードに遷移させる（図３（ｃ））。このよう
にして、メモリーへの命令読み出しのためのアクセスが
アイドルタスク固有のメモリーアドレスに対してなされ
ているか否かに基づいてアイドル状態が判断され、アイ
ドル状態時にはＣＰＵの動作クロックを低下させ、消費
電力を節減する。或いは、更に、表示装置等の周辺デバ
イスへの電源供給を停止させることもできる。
【００１７】
【発明の効果】本発明の第１の効果は、マルチタスクＯ
Ｓ環境下において、アイドル状態を的確に判断できると
いうことである。その理由は、アイドル状態の判断は、
アイドルタスク固有のメモリーアドレスへのアクセスの
頻度に基づいてなされるからである。本発明の第２の効
果は、マルチタスクＯＳでも利用できることである。そ
の理由は、マルチタスクＯＳのアイドル処理を検出する
からである。本発明の第３の効果は、ＯＳやアプリケー
ションプログラムに特別な作り込みを必要としないとい
うことである。その理由は、パワー制御をハードウエア
だけで行っているからである。
Ｓ環境下において、アイドル状態を的確に判断できると
いうことである。その理由は、アイドル状態の判断は、
アイドルタスク固有のメモリーアドレスへのアクセスの
頻度に基づいてなされるからである。本発明の第２の効
果は、マルチタスクＯＳでも利用できることである。そ
の理由は、マルチタスクＯＳのアイドル処理を検出する
からである。本発明の第３の効果は、ＯＳやアプリケー
ションプログラムに特別な作り込みを必要としないとい
うことである。その理由は、パワー制御をハードウエア
だけで行っているからである。
【図１】本発明のパワーマネジメントシステムのブロッ
ク図である。
ク図である。
【図２】図１に示したパワーマネジメントシステムの動
作を示すフローチャートである。
作を示すフローチャートである。
【図３】図１に示したパワーマネジメントシステムの動
作を示すフローチャートである。
作を示すフローチャートである。
１： 中央演算処理装置（ＣＰＵ） ２： メモリー ４： 解析手段（アドレス解析回路） ５： カウンタ ７： アイドル状態判断手段（比較回路） ８／９： クロック制御手段
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B011 EA01 EA02 KK03 LL13 LL15 5B033 AA05 BC01 5B079 BA01 BB10 BC01 BC07 5B098 FF03 GA04
Claims (2)
- 【請求項１】 マルチタスク・オペレーティングシステ
ム環境下においてコンピュータの中央演算処理装置の消
費電力を節減するためのパワーマネジメントシステムで
あって：中央演算処理装置からメモリーへの命令読み出
し用アクセスがアイドルタスク固有のメモリーアドレス
に対してなされているか否かを判断するための解析手段
と、 前記アイドルタスク固有のアドレスに対する所定時間内
におけるアクセスの回数を計測するカウンタ手段と、 前記カウンタ手段のカウントに基づいて中央演算処理装
置がビジー状態にあるかアイドル状態にあるかを判断す
る手段と、 前記判断手段の判断に基づいて中央演算処理装置の動作
クロックを制御する手段、とを備えていることを特徴と
するパワーマネジメントシステム。 - 【請求項２】 前記解析手段は、メモリーへのアクセス
が命令読み出し用アクセスであるか否かをステータス信
号に基づいて判断することを特徴とする請求項１に基づ
くパワーマネジメントシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28787199A JP2001109538A (ja) | 1999-10-08 | 1999-10-08 | パワーマネジメントシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28787199A JP2001109538A (ja) | 1999-10-08 | 1999-10-08 | パワーマネジメントシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001109538A true JP2001109538A (ja) | 2001-04-20 |
Family
ID=17722832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28787199A Pending JP2001109538A (ja) | 1999-10-08 | 1999-10-08 | パワーマネジメントシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001109538A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7386853B2 (en) | 2001-07-12 | 2008-06-10 | Denso Corporation | Multitasking operating system capable of reducing power consumption and vehicle electronic control unit using same |
| JP2008544736A (ja) * | 2005-06-16 | 2008-12-04 | インテル コーポレイション | アイドル同期による計算システム電力の低減 |
| JP2014505294A (ja) * | 2011-01-10 | 2014-02-27 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 並行ソフトウェア環境のためのアクティビティ記録システム |
| JP2014112376A (ja) * | 2004-01-30 | 2014-06-19 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US9471458B2 (en) | 2012-01-05 | 2016-10-18 | International Business Machines Corporation | Synchronization activity recording system for a concurrent software environment |
-
1999
- 1999-10-08 JP JP28787199A patent/JP2001109538A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7386853B2 (en) | 2001-07-12 | 2008-06-10 | Denso Corporation | Multitasking operating system capable of reducing power consumption and vehicle electronic control unit using same |
| JP2014112376A (ja) * | 2004-01-30 | 2014-06-19 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2008544736A (ja) * | 2005-06-16 | 2008-12-04 | インテル コーポレイション | アイドル同期による計算システム電力の低減 |
| JP4660591B2 (ja) * | 2005-06-16 | 2011-03-30 | インテル コーポレイション | アイドル同期による計算システム電力の低減 |
| JP2014505294A (ja) * | 2011-01-10 | 2014-02-27 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 並行ソフトウェア環境のためのアクティビティ記録システム |
| US9600348B2 (en) | 2011-01-10 | 2017-03-21 | International Business Machines Corporation | Recording activity of software threads in a concurrent software environment |
| US9471458B2 (en) | 2012-01-05 | 2016-10-18 | International Business Machines Corporation | Synchronization activity recording system for a concurrent software environment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6016548A (en) | Apparatus for controlling duty ratio of power saving of CPU | |
| US5355501A (en) | Idle detection system | |
| US7036030B1 (en) | Computer system and method of using temperature measurement readings to detect user activity and to adjust processor performance | |
| US7185211B2 (en) | Power management in computing applications | |
| CN101105711B (zh) | 用于在主处理器与副处理器间分配处理功能的***和方法 | |
| JP3406594B2 (ja) | コンピュータ電力管理システム | |
| US6795927B1 (en) | Power state resynchronization | |
| US5737615A (en) | Microprocessor power control in a multiprocessor computer system | |
| US6854064B2 (en) | ACPI complaint computer system and overtemperature protection method therefor | |
| US8234482B2 (en) | Universal embedded controller for freeing CPU from operations of peripheral subsystem units with table of functions including an instruction specifying battery controller select protocol | |
| US6802015B2 (en) | Method for accelerating the speed of a CPU using a system command having an operation not associated with changing the speed of the CPU | |
| US6343363B1 (en) | Method of invoking a low power mode in a computer system using a halt instruction | |
| KR100480415B1 (ko) | 씨디-롬(cd-rom) 드라이브의 동작상태 체크방법 | |
| US20070143514A1 (en) | Mechanism for processor power state aware distribution of lowest priority interrupts | |
| Chen et al. | Fine-grained power management using process-level profiling | |
| US5539901A (en) | Method and apparatus for system management mode support for in-circuit emulators | |
| EP2972826B1 (en) | Multi-core binary translation task processing | |
| US20070113114A1 (en) | Method and device for adjusting power-saving strategy | |
| US20020099893A1 (en) | System and method for the handling of system management interrupts in a multiprocessor computer system | |
| US5708816A (en) | Method and apparatus for interrupt management for low power PDA | |
| US20030135534A1 (en) | Method and apparatus for generating SMI from ACPI ASL control code to execute complex tasks | |
| JPH03123919A (ja) | コンピュータシステム | |
| JP2001109538A (ja) | パワーマネジメントシステム | |
| US6321289B1 (en) | Apparatus for automatically notifying operating system level applications of the occurrence of system management events | |
| US6463492B1 (en) | Technique to automatically notify an operating system level application of a system management event |