JP2001109392A - 素子の製造方法 - Google Patents
素子の製造方法Info
- Publication number
- JP2001109392A JP2001109392A JP28435999A JP28435999A JP2001109392A JP 2001109392 A JP2001109392 A JP 2001109392A JP 28435999 A JP28435999 A JP 28435999A JP 28435999 A JP28435999 A JP 28435999A JP 2001109392 A JP2001109392 A JP 2001109392A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- display
- liquid crystal
- film thickness
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 本発明は少なくとも二つ以上の複数個の個片
の素子をつなぎ合わせて一つの素子を形成する素子の製
造方法に関するものであり、特に液晶ディスプレイやプ
ラズマディスプレイなどの表示素子においてムラのない
良好な表示品位を得ることを目的とする。 【解決手段】 少なくとも二つ以上の複数個の個片の素
子をつなぎ合わせて一つの素子を形成する素子におい
て、それぞれの個片の素子を形成する場合に素子の形成
方向が同一方向であることを特徴とすることにより大型
化した場合でもムラのない素子、歩留りの良い素子を作
製することができる。
の素子をつなぎ合わせて一つの素子を形成する素子の製
造方法に関するものであり、特に液晶ディスプレイやプ
ラズマディスプレイなどの表示素子においてムラのない
良好な表示品位を得ることを目的とする。 【解決手段】 少なくとも二つ以上の複数個の個片の素
子をつなぎ合わせて一つの素子を形成する素子におい
て、それぞれの個片の素子を形成する場合に素子の形成
方向が同一方向であることを特徴とすることにより大型
化した場合でもムラのない素子、歩留りの良い素子を作
製することができる。
Description
【0001】
【発明の属する技術分野】本発明は少なくとも二つ以上
の複数個の個片の素子をつなぎ合わせて一つの素子を形
成する素子の製造方法に関するものであり、特に液晶デ
ィスプレイやプラズマディスプレイなどの表示素子の製
造方法に関するものである。
の複数個の個片の素子をつなぎ合わせて一つの素子を形
成する素子の製造方法に関するものであり、特に液晶デ
ィスプレイやプラズマディスプレイなどの表示素子の製
造方法に関するものである。
【0002】
【従来の技術】従来、液晶パネルは図9に示すように一
つの基板で一つの素子(図9a))あるいは複数の素子
(図9b))を形成することが行われていた。しかしこ
の方法では基板(マザ−ガラス)の大きさ以上の素子を
製造することは不可能であった。
つの基板で一つの素子(図9a))あるいは複数の素子
(図9b))を形成することが行われていた。しかしこ
の方法では基板(マザ−ガラス)の大きさ以上の素子を
製造することは不可能であった。
【0003】そこで図10のようにマザ−ガラスの大き
さ以上の素子を製造するために2枚の基板を貼り合わせ
る方法が考案されている(フラットパネルディスプレイ
1997 p46参照)。
さ以上の素子を製造するために2枚の基板を貼り合わせ
る方法が考案されている(フラットパネルディスプレイ
1997 p46参照)。
【0004】また、製造方法としては図11に示すよう
に成膜工程、フォトリソグラフィ工程を繰り返すことに
よりアレイ基板を製造し、前記アレイ基板と対向基板を
貼り合わせ、その間に液晶を封入するというものであ
り、2枚の基板を貼り合わせる場合には図11のように
して作製した液晶パネルを2枚貼り合わせるというもの
であった。
に成膜工程、フォトリソグラフィ工程を繰り返すことに
よりアレイ基板を製造し、前記アレイ基板と対向基板を
貼り合わせ、その間に液晶を封入するというものであ
り、2枚の基板を貼り合わせる場合には図11のように
して作製した液晶パネルを2枚貼り合わせるというもの
であった。
【0005】
【発明が解決しようとする課題】しかし従来の2枚の基
板を貼り合わせる方法では貼り合わせる前の個片の素子
の膜厚分布を考慮せずに貼り合わせていたので、貼り合
わせて一つの素子にした場合にムラが生じるといった問
題点があった。
板を貼り合わせる方法では貼り合わせる前の個片の素子
の膜厚分布を考慮せずに貼り合わせていたので、貼り合
わせて一つの素子にした場合にムラが生じるといった問
題点があった。
【0006】すなわち図2に示すように基板1のBの部
分の膜厚がAの部分の膜厚よりも厚く、AB間で膜厚の
傾斜がついている場合、基板2の方向を考慮せずにパタ
−ンを形成すると、B'の部分の膜厚がA'の部分の膜厚
よりも厚く、A'B'間で膜厚の傾斜がつくことになる。
分の膜厚がAの部分の膜厚よりも厚く、AB間で膜厚の
傾斜がついている場合、基板2の方向を考慮せずにパタ
−ンを形成すると、B'の部分の膜厚がA'の部分の膜厚
よりも厚く、A'B'間で膜厚の傾斜がつくことになる。
【0007】これらの基板を貼り合わせると、図2c)
に示すように基板の貼り合わせ部、(表示部のほぼ中
央)で膜厚の厚いBの部分と膜厚の薄いA'の部分が隣
り合わせになってしまい、表示ムラが生じることにな
る。
に示すように基板の貼り合わせ部、(表示部のほぼ中
央)で膜厚の厚いBの部分と膜厚の薄いA'の部分が隣
り合わせになってしまい、表示ムラが生じることにな
る。
【0008】また、周辺駆動回路が形成された表示装置
において、他の駆動基板との対向面に接合領域を有し、
他の基板と組み合わされることにより1つの拡大された
表示部を形成する方法(特開平10−161572号公
報)も考案されているが、これは本発明のように個片の
素子の形成方法を規定するものではない。
において、他の駆動基板との対向面に接合領域を有し、
他の基板と組み合わされることにより1つの拡大された
表示部を形成する方法(特開平10−161572号公
報)も考案されているが、これは本発明のように個片の
素子の形成方法を規定するものではない。
【0009】本発明は前記従来課題を考慮してなされた
ものであって、複数の素子を貼り合わせて一つの素子を
形成した場合でも表示ムラがなく良好な表示品位の素子
を得ることができる。
ものであって、複数の素子を貼り合わせて一つの素子を
形成した場合でも表示ムラがなく良好な表示品位の素子
を得ることができる。
【0010】
【課題を解決するための手段】前記の目的を達成するた
めに請求項1の発明は、少なくとも二つ以上の複数個の
個片の素子をつなぎ合わせて一つの素子を形成する素子
において、それぞれの個片の素子を形成する場合に素子
の形成方向が同一方向であることを特徴としている。
めに請求項1の発明は、少なくとも二つ以上の複数個の
個片の素子をつなぎ合わせて一つの素子を形成する素子
において、それぞれの個片の素子を形成する場合に素子
の形成方向が同一方向であることを特徴としている。
【0011】前記構成にすることにより、つなぎ合わせ
た部分の膜厚差が少なくなるので、表示ムラをなくすこ
とができる。
た部分の膜厚差が少なくなるので、表示ムラをなくすこ
とができる。
【0012】また請求項2記載の発明は少なくとも二つ
以上の複数個の個片の素子をつなぎ合わせて一つの素子
を形成する素子において、それぞれの個片の素子をつな
ぎ合わせる場合のつなぎ目付近の膜厚分布が最小となる
ようにすることを特徴としている。
以上の複数個の個片の素子をつなぎ合わせて一つの素子
を形成する素子において、それぞれの個片の素子をつな
ぎ合わせる場合のつなぎ目付近の膜厚分布が最小となる
ようにすることを特徴としている。
【0013】前記構成にすることにより、つなぎ合わせ
た部分の膜厚差が少なくなるので、表示ムラをなくすこ
とができる。
た部分の膜厚差が少なくなるので、表示ムラをなくすこ
とができる。
【0014】また請求項3の発明は少なくとも二つ以上
の複数個の個片の素子をつなぎ合わせて一つの素子を形
成する素子において、それぞれの個片の素子を形成する
場合につなぎ合わせて一つの素子にした場合と同じ方向
になるように個片の素子を形成することを特徴としてい
る。
の複数個の個片の素子をつなぎ合わせて一つの素子を形
成する素子において、それぞれの個片の素子を形成する
場合につなぎ合わせて一つの素子にした場合と同じ方向
になるように個片の素子を形成することを特徴としてい
る。
【0015】前記構成にすることにより、つなぎ合わせ
た部分の膜厚差が少なくなるので、表示ムラをなくすこ
とができる。
た部分の膜厚差が少なくなるので、表示ムラをなくすこ
とができる。
【0016】また請求項4の発明は請求項1、2、3の
発明において、素子を表示素子であることを特徴として
いる。
発明において、素子を表示素子であることを特徴として
いる。
【0017】また請求項5の発明は請求項1、2、3の
発明において、素子を液晶表示素子であることを特徴と
している。
発明において、素子を液晶表示素子であることを特徴と
している。
【0018】また請求項6の発明は請求項1、2、3の
発明において、素子をプラズマ表示素子であることを特
徴としている。
発明において、素子をプラズマ表示素子であることを特
徴としている。
【0019】表示素子の場合は特につなぎ合わせ部のム
ラが目立ちやすいためにこのように規制している。
ラが目立ちやすいためにこのように規制している。
【0020】
【発明の実施の形態】(実施の形態1)図1は本発明に
よる液晶パネルの製造方法を示す上面図である。
よる液晶パネルの製造方法を示す上面図である。
【0021】以下図1に示す液晶パネルの実施例を説明
する。
する。
【0022】a)は成膜時の状態、b)はフォトリソグ
ラフィ工程で表示部13及び実装部14などを形成した
時の状態、c)は貼り合せた時の状態を示している。
ラフィ工程で表示部13及び実装部14などを形成した
時の状態、c)は貼り合せた時の状態を示している。
【0023】素子1(1)と素子2(2)を貼り合わせ
て一つの基板(素子3(3))を形成する。
て一つの基板(素子3(3))を形成する。
【0024】ガラス基板1上にAlなどの金属あるいは
SiNxなどの絶縁膜をスピンナ−により成膜する(図
1のa))。その後、洗浄し、感光性のレジストを金属
(あるいは絶縁膜)の上にスピンナ−により塗布し、プ
リベ−ク(80〜110℃で乾燥)する。次に露光工程
として、マスクを用いてUV光を照射することにより感
光性レジストを感光させる。現像工程では前記基板を現
像液で現像した後、流水洗浄を行い、ポストベ−ク(1
20〜200℃の熱処理)を行うことでマスクパタ−ン
をレジストに転写する。次にエッチングを行い、レジス
トで被覆されていない部分を除去した後、レジストを除
去する。
SiNxなどの絶縁膜をスピンナ−により成膜する(図
1のa))。その後、洗浄し、感光性のレジストを金属
(あるいは絶縁膜)の上にスピンナ−により塗布し、プ
リベ−ク(80〜110℃で乾燥)する。次に露光工程
として、マスクを用いてUV光を照射することにより感
光性レジストを感光させる。現像工程では前記基板を現
像液で現像した後、流水洗浄を行い、ポストベ−ク(1
20〜200℃の熱処理)を行うことでマスクパタ−ン
をレジストに転写する。次にエッチングを行い、レジス
トで被覆されていない部分を除去した後、レジストを除
去する。
【0025】この洗浄、成膜(図1のa))、フォトリ
ソグラフィ工程(図1のb))を繰り返すことによりア
レイ基板を作製する。
ソグラフィ工程(図1のb))を繰り返すことによりア
レイ基板を作製する。
【0026】このアレイ基板と対向の基板を上下で貼り
合わせ、その間に液晶を封入することにより個片の素子
を形成する。それらの素子1と素子2を貼り合わせて1
枚の素子3を形成する。
合わせ、その間に液晶を封入することにより個片の素子
を形成する。それらの素子1と素子2を貼り合わせて1
枚の素子3を形成する。
【0027】すなわち図11に示す製造方法で作製した
液晶パネルを2枚作製し、それらを貼り合わせるのであ
る。
液晶パネルを2枚作製し、それらを貼り合わせるのであ
る。
【0028】この場合に素子1と素子2の成膜工程(図
1のa))とフォトリソグラフィ工程(図1のb))で
つなぎ目付近の膜厚差が小さくなるように素子を形成す
る。具体的には図1に示すように成膜時及びフォリソ時
の基板方向を揃えることによりつなぎ目付近の膜厚差を
小さくすることができる。
1のa))とフォトリソグラフィ工程(図1のb))で
つなぎ目付近の膜厚差が小さくなるように素子を形成す
る。具体的には図1に示すように成膜時及びフォリソ時
の基板方向を揃えることによりつなぎ目付近の膜厚差を
小さくすることができる。
【0029】例えば基板1のBの部分の膜厚がAの部分
の膜厚よりも厚く、AB間で膜厚の傾斜がついている場
合、同じ方向で成膜、フォトリソグラフを行うことによ
り、B'の部分の膜厚がA'の部分の膜厚よりも厚く、
A'B'間で膜厚の傾斜がつくことになる。
の膜厚よりも厚く、AB間で膜厚の傾斜がついている場
合、同じ方向で成膜、フォトリソグラフを行うことによ
り、B'の部分の膜厚がA'の部分の膜厚よりも厚く、
A'B'間で膜厚の傾斜がつくことになる。
【0030】これらの基板を貼り合わせると、図1に示
すように基板の貼り合わせ部、(表示部のほぼ中央)で
膜厚の厚いBの部分と膜厚の厚いB'の部分が隣り合わ
せになり、表示ムラは目立たなくなる(AB間、A'B'
間は徐々に膜厚が変わっているので目立たない)。
すように基板の貼り合わせ部、(表示部のほぼ中央)で
膜厚の厚いBの部分と膜厚の厚いB'の部分が隣り合わ
せになり、表示ムラは目立たなくなる(AB間、A'B'
間は徐々に膜厚が変わっているので目立たない)。
【0031】比較例として図2に示すように基板1のB
の部分の膜厚がAの部分の膜厚よりも厚く、AB間で膜
厚の傾斜がついている場合、第2の基板の方向などを考
慮せずに成膜、フォトリソグラフを行うと、フォトリソ
グラフィ工程時に図2b)のようになる場合がある。
の部分の膜厚がAの部分の膜厚よりも厚く、AB間で膜
厚の傾斜がついている場合、第2の基板の方向などを考
慮せずに成膜、フォトリソグラフを行うと、フォトリソ
グラフィ工程時に図2b)のようになる場合がある。
【0032】これらの基板を貼り合わせると、図2c)
に示すように基板の貼り合わせ部、(表示部のほぼ中
央)で膜厚の厚いBの部分と膜厚の薄いA'の部分が隣
り合わせになってしまい、表示ムラが生じてしまった。
に示すように基板の貼り合わせ部、(表示部のほぼ中
央)で膜厚の厚いBの部分と膜厚の薄いA'の部分が隣
り合わせになってしまい、表示ムラが生じてしまった。
【0033】(実施の形態2)図3は本発明による液晶
パネルの製造方法を示す上面図である。
パネルの製造方法を示す上面図である。
【0034】以下図3に示す液晶パネルの実施例を説明
する。
する。
【0035】a)は成膜時の状態、b)はフォトリソグ
ラフィ工程で表示部13及び実装部14などを形成した
時の状態、c)は貼り合せた時の状態を示している。
ラフィ工程で表示部13及び実装部14などを形成した
時の状態、c)は貼り合せた時の状態を示している。
【0036】素子1〜4と素子5〜8を貼り合わせて一
つの基板(素子9)を形成する。
つの基板(素子9)を形成する。
【0037】ガラス基板1上にAlなどの金属あるいは
SiNxなどの絶縁膜をスピンナ−により成膜する(図
3のa))。その後、洗浄し、感光性のレジストを金属
(あるいは絶縁膜)の上にスピンナ−により塗布し、プ
リベ−ク(80〜110℃で乾燥)する。次に露光工程
として、マスクを用いてUV光を照射することにより感
光性レジストを感光させる。現像工程では前記基板を現
像液で現像した後、流水洗浄を行い、ポストベ−ク(1
20〜200℃の熱処理)を行うことでマスクパタ−ン
をレジストに転写する。次にエッチングを行い、レジス
トで被覆されていない部分を除去した後、レジストを除
去する。
SiNxなどの絶縁膜をスピンナ−により成膜する(図
3のa))。その後、洗浄し、感光性のレジストを金属
(あるいは絶縁膜)の上にスピンナ−により塗布し、プ
リベ−ク(80〜110℃で乾燥)する。次に露光工程
として、マスクを用いてUV光を照射することにより感
光性レジストを感光させる。現像工程では前記基板を現
像液で現像した後、流水洗浄を行い、ポストベ−ク(1
20〜200℃の熱処理)を行うことでマスクパタ−ン
をレジストに転写する。次にエッチングを行い、レジス
トで被覆されていない部分を除去した後、レジストを除
去する。
【0038】この洗浄、成膜(図3のa))、フォトリ
ソグラフィ工程(図3のb))を繰り返すことによりア
レイ基板を作製する。
ソグラフィ工程(図3のb))を繰り返すことによりア
レイ基板を作製する。
【0039】このアレイ基板と対向の基板を上下で貼り
合わせ、その間に液晶を封入することにより個片の素子
を形成する。それらの素子1〜4と素子5〜8を貼り合
わせて1枚の素子9を形成する。
合わせ、その間に液晶を封入することにより個片の素子
を形成する。それらの素子1〜4と素子5〜8を貼り合
わせて1枚の素子9を形成する。
【0040】すなわち図11に示す製造方法で作製した
液晶パネルを2枚作製し、それらを貼り合わせるのであ
る。
液晶パネルを2枚作製し、それらを貼り合わせるのであ
る。
【0041】この場合に素子1〜4と素子5〜8の成膜
工程(図3のa))とフォトリソグラフィ工程(図3の
b))でつなぎ目付近の膜厚差が小さくなるように素子
を形成する。具体的には図3に示すように成膜時及びフ
ォリソグラフィ時の基板方向を特定することによりつな
ぎ目付近の膜厚差を最小にすることができる。
工程(図3のa))とフォトリソグラフィ工程(図3の
b))でつなぎ目付近の膜厚差が小さくなるように素子
を形成する。具体的には図3に示すように成膜時及びフ
ォリソグラフィ時の基板方向を特定することによりつな
ぎ目付近の膜厚差を最小にすることができる。
【0042】例えば基板1のB、Dの部分の膜厚がA、
Cの部分の膜厚よりも厚く、膜厚の傾斜がついている場
合、方向を特定して成膜、フォトリソグラフを行うこと
により、基板2を形成した場合も、B'D'の部分の膜厚
がA'C'の部分の膜厚よりも厚くなる。
Cの部分の膜厚よりも厚く、膜厚の傾斜がついている場
合、方向を特定して成膜、フォトリソグラフを行うこと
により、基板2を形成した場合も、B'D'の部分の膜厚
がA'C'の部分の膜厚よりも厚くなる。
【0043】これらの基板を貼り合わせると、図3c)
に示すように基板の貼り合わせ部、(表示部のほぼ中
央)で膜厚の厚いB、Dの部分と膜厚の厚いB'、D'の
部分が隣り合わせになり、表示ムラは目立たなくなる
(ここでA'とC'は表示の周辺部なので入れ替わって
も、中央部ほどの表示ムラは見えない)。
に示すように基板の貼り合わせ部、(表示部のほぼ中
央)で膜厚の厚いB、Dの部分と膜厚の厚いB'、D'の
部分が隣り合わせになり、表示ムラは目立たなくなる
(ここでA'とC'は表示の周辺部なので入れ替わって
も、中央部ほどの表示ムラは見えない)。
【0044】比較例として図4に示すように基板1の
B、Dの部分の膜厚がA、Cの部分の膜厚よりも厚く、
膜厚の傾斜がついている場合、基板2の基板の方向など
を考慮せずに成膜、フォトリソグラフを行うと、フォト
リソグラフィ工程時にb)のようになる場合がある。
B、Dの部分の膜厚がA、Cの部分の膜厚よりも厚く、
膜厚の傾斜がついている場合、基板2の基板の方向など
を考慮せずに成膜、フォトリソグラフを行うと、フォト
リソグラフィ工程時にb)のようになる場合がある。
【0045】これらの基板を貼り合わせると、図4c)
に示すように基板の貼り合わせ部、(表示部のほぼ中
央)で膜厚の厚いB、Dの部分と膜厚の薄いC'、A'の
部分が隣り合わせになってしまい、表示ムラが生じてし
まった。
に示すように基板の貼り合わせ部、(表示部のほぼ中
央)で膜厚の厚いB、Dの部分と膜厚の薄いC'、A'の
部分が隣り合わせになってしまい、表示ムラが生じてし
まった。
【0046】なお図1では2分割を図3では8分割の場
合を示したが、分割数はこれに限らず、何分割でも可能
であるのは言うまでもない。
合を示したが、分割数はこれに限らず、何分割でも可能
であるのは言うまでもない。
【0047】(実施の形態3)図5は本発明による液晶
パネルの製造方法を示す上面図である。
パネルの製造方法を示す上面図である。
【0048】以下図5に示す液晶パネルの実施例を説明
する。
する。
【0049】a)は成膜時の状態、b)はフォトリソグ
ラフィ工程で表示部13及び実装部14などを形成した
時の状態、c)は貼り合せた時の状態を示している。
ラフィ工程で表示部13及び実装部14などを形成した
時の状態、c)は貼り合せた時の状態を示している。
【0050】素子1あるいは3と素子2あるいは4を貼
り合わせて一つの基板(素子5)を形成する。
り合わせて一つの基板(素子5)を形成する。
【0051】ガラス基板1上にAlなどの金属あるいは
SiNxなどの絶縁膜をスピンナ−により成膜する(図
5のa))。その後、洗浄し、感光性のレジストを金属
(あるいは絶縁膜)の上にスピンナ−により塗布し、プ
リベ−ク(80〜110℃で乾燥)する。次に露光工程
として、マスクを用いてUV光を照射することにより感
光性レジストを感光させる。現像工程では前記基板を現
像液で現像した後、流水洗浄を行い、ポストベ−ク(1
20〜200℃の熱処理)を行うことでマスクパタ−ン
をレジストに転写する。次にエッチングを行い、レジス
トで被覆されていない部分を除去した後、レジストを除
去する。
SiNxなどの絶縁膜をスピンナ−により成膜する(図
5のa))。その後、洗浄し、感光性のレジストを金属
(あるいは絶縁膜)の上にスピンナ−により塗布し、プ
リベ−ク(80〜110℃で乾燥)する。次に露光工程
として、マスクを用いてUV光を照射することにより感
光性レジストを感光させる。現像工程では前記基板を現
像液で現像した後、流水洗浄を行い、ポストベ−ク(1
20〜200℃の熱処理)を行うことでマスクパタ−ン
をレジストに転写する。次にエッチングを行い、レジス
トで被覆されていない部分を除去した後、レジストを除
去する。
【0052】この洗浄、成膜(図5のa))、フォトリ
ソグラフィ工程(図5のb))を繰り返すことによりア
レイ基板を作製する。
ソグラフィ工程(図5のb))を繰り返すことによりア
レイ基板を作製する。
【0053】このアレイ基板と対向の基板を上下で貼り
合わせ、その間に液晶を封入することにより個片の素子
を形成する。それらの素子1と素子4を貼り合わせて1
枚の素子5を形成する。
合わせ、その間に液晶を封入することにより個片の素子
を形成する。それらの素子1と素子4を貼り合わせて1
枚の素子5を形成する。
【0054】このように素子を分割して製造することに
より、歩留りを向上させることができる。例えば図5に
おいて第2の素子及び第3の素子が不良であった場合、
1枚の基板で作製していたならば基板1、2とも不良に
なってしまうが、図5のように素子を分割して製造した
場合、素子1と素子4を組み合わせることができるの
で、良品の素子5を作製できる。
より、歩留りを向上させることができる。例えば図5に
おいて第2の素子及び第3の素子が不良であった場合、
1枚の基板で作製していたならば基板1、2とも不良に
なってしまうが、図5のように素子を分割して製造した
場合、素子1と素子4を組み合わせることができるの
で、良品の素子5を作製できる。
【0055】図5に示すようにつなぎ合わせて一つの素
子になった場合(素子5)と同じ方向で素子1、2ある
いは素子3、4などを形成する。このように形成するこ
とにより、つなぎ目付近の膜厚差を小さくすることがで
きる。
子になった場合(素子5)と同じ方向で素子1、2ある
いは素子3、4などを形成する。このように形成するこ
とにより、つなぎ目付近の膜厚差を小さくすることがで
きる。
【0056】例えば基板1のD、Gの部分の膜厚が他の
部分の膜厚よりも厚い場合(基板2ではD'、G'が厚く
なる)、図5のように成膜、フォトリソグラフを行うこ
とにより、素子5を形成した場合でも膜厚の厚いD、
G'が隣り合わせになり、表示ムラは目立たなくなる。
部分の膜厚よりも厚い場合(基板2ではD'、G'が厚く
なる)、図5のように成膜、フォトリソグラフを行うこ
とにより、素子5を形成した場合でも膜厚の厚いD、
G'が隣り合わせになり、表示ムラは目立たなくなる。
【0057】比較例として図6に示すように形成した場
合は膜厚の厚いDの部分と薄いH'の部分が隣り合わせ
になってしまい、表示ムラが生じてしまった。
合は膜厚の厚いDの部分と薄いH'の部分が隣り合わせ
になってしまい、表示ムラが生じてしまった。
【0058】図5では2分割の場合を示したが、図7の
ように4分割あるいはそれ以上の分割を行っても良いの
は言うまでもない。
ように4分割あるいはそれ以上の分割を行っても良いの
は言うまでもない。
【0059】図8(比較例)のように形成するよりも図
7のように形成した方がつなぎ目付近の膜厚差を小さく
することができる。
7のように形成した方がつなぎ目付近の膜厚差を小さく
することができる。
【0060】なお本実施の形態では液晶パネルを用いた
が、プラズマディスプレイやEL(Electroluminescenc
e)、FED(Field Emission Display)、プラズマア
ドレス液晶ディスプレイなど表示装置は言うに及ばず、
基板の大型化、歩留りの向上など素子の製造方法として
有効である。
が、プラズマディスプレイやEL(Electroluminescenc
e)、FED(Field Emission Display)、プラズマア
ドレス液晶ディスプレイなど表示装置は言うに及ばず、
基板の大型化、歩留りの向上など素子の製造方法として
有効である。
【0061】また本実施例では液晶パネルを例にとった
ので基板としてガラス基板を用いたが、シリコン基板や
フィルムやプラスチックなどどのような基板でも良い。
ので基板としてガラス基板を用いたが、シリコン基板や
フィルムやプラスチックなどどのような基板でも良い。
【0062】また成膜に用いる膜材料もどのようなもの
を用いても良く、また本実施例ではスピンコ−ト法やフ
ォトリソグラフィ法を用いたが、これに限らず、印刷法
やインクジェット法などどのような形成方法でも良い。
本実施例では液晶パネル製造工程のアレイ工程での成
膜、フォトリソグラフィ工程について述べたが、配向膜
形成などのパネル工程でも有効であるのは勿論である。
を用いても良く、また本実施例ではスピンコ−ト法やフ
ォトリソグラフィ法を用いたが、これに限らず、印刷法
やインクジェット法などどのような形成方法でも良い。
本実施例では液晶パネル製造工程のアレイ工程での成
膜、フォトリソグラフィ工程について述べたが、配向膜
形成などのパネル工程でも有効であるのは勿論である。
【0063】
【発明の効果】以上のように本発明によれば、少なくと
も二つ以上の複数個の個片の素子をつなぎ合わせて一つ
の素子を形成する素子において、それぞれの個片の素子
を形成する場合に素子の形成方向が同一方向であること
を特徴とすることにより大型化した場合でもムラのない
素子、歩留りの良い素子を作製することができる。
も二つ以上の複数個の個片の素子をつなぎ合わせて一つ
の素子を形成する素子において、それぞれの個片の素子
を形成する場合に素子の形成方向が同一方向であること
を特徴とすることにより大型化した場合でもムラのない
素子、歩留りの良い素子を作製することができる。
【図1】本実施の形態1における液晶パネルの製造方法
を模式的に示す上面図
を模式的に示す上面図
【図2】従来の液晶パネルの製造方法を模式的に示す上
面図
面図
【図3】本実施の形態2における液晶パネルの製造方法
を模式的に示す上面図
を模式的に示す上面図
【図4】従来の液晶パネルの製造方法を模式的に示す上
面図
面図
【図5】本実施の形態3における液晶パネルの製造方法
を模式的に示す上面図
を模式的に示す上面図
【図6】従来の液晶パネルの製造方法を模式的に示す上
面図
面図
【図7】本実施の形態3における液晶パネルの製造方法
を模式的に示す上面図
を模式的に示す上面図
【図8】従来の液晶パネルの製造方法を模式的に示す上
面図
面図
【図9】従来の液晶パネルの構造を模式的に示す上面図
【図10】従来の液晶パネルの製造方法を模式的に示す
上面図
上面図
【図11】従来の液晶パネルの製造方法を示すフローチ
ャ−ト
ャ−ト
1 素子1 2 素子2 3 素子3 4 素子4 5 素子5 6 素子6 7 素子7 8 素子8 9 素子9 13 表示部 14 実装部(配線部、回路部)
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小川 一文 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 木村 雅典 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 2H089 KA10 KA11 QA12 QA14 5C094 AA14 AA42 BA27 BA31 BA33 BA43 DA01 EB02 5G435 AA17 BB05 BB06 BB12 EE33 KK05
Claims (6)
- 【請求項1】 少なくとも二つ以上の複数個の個片の素
子をつなぎ合わせて一つの素子を形成する素子におい
て、それぞれの個片の素子を形成する場合に素子の形成
方向が同一方向であることを特徴とする素子の製造方
法。 - 【請求項2】 少なくとも二つ以上の複数個の個片の素
子をつなぎ合わせて一つの素子を形成する素子におい
て、それぞれの個片の素子をつなぎ合わせる場合のつな
ぎ目付近の膜厚分布が最小となるようにすることを特徴
とする素子の製造方法。 - 【請求項3】 少なくとも二つ以上の複数個の個片の素
子をつなぎ合わせて一つの素子を形成する素子におい
て、それぞれの個片の素子を形成する場合につなぎ合わ
せて一つの素子にした場合と同じ方向になるように個片
の素子を形成することを特徴とする素子の製造方法。 - 【請求項4】 素子が表示素子であることを特徴とする
請求項1、2、3のいずれかに記載の素子の製造方法。 - 【請求項5】 素子が液晶表示素子であることを特徴と
する請求項1、2、3のいずれかに記載の素子の製造方
法。 - 【請求項6】 素子がプラズマ表示素子であることを特
徴とする請求項1、2、3のいずれかに記載の素子の製
造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28435999A JP2001109392A (ja) | 1999-10-05 | 1999-10-05 | 素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28435999A JP2001109392A (ja) | 1999-10-05 | 1999-10-05 | 素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001109392A true JP2001109392A (ja) | 2001-04-20 |
Family
ID=17677581
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28435999A Pending JP2001109392A (ja) | 1999-10-05 | 1999-10-05 | 素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001109392A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013501960A (ja) * | 2009-08-14 | 2013-01-17 | トビス カンパニー リミテッド | マルチディスプレイ装置の製造方法 |
WO2014002694A1 (ja) * | 2012-06-27 | 2014-01-03 | シャープ株式会社 | マルチディスプレイ装置 |
CN104919512A (zh) * | 2012-11-12 | 2015-09-16 | 夏普株式会社 | 显示装置 |
-
1999
- 1999-10-05 JP JP28435999A patent/JP2001109392A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013501960A (ja) * | 2009-08-14 | 2013-01-17 | トビス カンパニー リミテッド | マルチディスプレイ装置の製造方法 |
WO2014002694A1 (ja) * | 2012-06-27 | 2014-01-03 | シャープ株式会社 | マルチディスプレイ装置 |
JP2014010169A (ja) * | 2012-06-27 | 2014-01-20 | Sharp Corp | マルチディスプレイ装置及びマルチディスプレイ装置の製造方法 |
CN104508543A (zh) * | 2012-06-27 | 2015-04-08 | 夏普株式会社 | 多屏显示器装置 |
US20150370112A1 (en) * | 2012-06-27 | 2015-12-24 | Sharp Kabushiki Kaisha | Multi-display apparatus |
CN104919512A (zh) * | 2012-11-12 | 2015-09-16 | 夏普株式会社 | 显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7515241B2 (en) | Bonding structure for flat panel display and method having outer and inner walls of a predetermined interval having sealant and bonded to upper and lower substrates for unimpeded cell gap between the substrates and the inner separation wall | |
JP3579492B2 (ja) | 表示装置の作製方法 | |
JPH06118441A (ja) | 表示セル | |
JPH08250745A (ja) | 表示装置 | |
KR101799937B1 (ko) | 경량 박형의 액정표시장치의 제조 방법 | |
US9147802B2 (en) | Liquid crystal display panel and manufacturing method thereof | |
KR101002936B1 (ko) | 캐리어 기판, 이를 이용한 플라스틱 기판의 적층 방법 및유연한 디스플레이 장치의 제조 방법 | |
JP2001109392A (ja) | 素子の製造方法 | |
JP3445402B2 (ja) | 薄膜トランジスタとその製造方法およびアクティブマトリックス基板とその製造方法 | |
JP2002124554A (ja) | 薄膜トランジスタアレイの製造方法 | |
JPH08271869A (ja) | 液晶表示パネルの製造方法 | |
JP2000284260A (ja) | 液晶装置の製造方法 | |
JP2002108246A (ja) | 樹脂基板を有する電子装置の製造方法および樹脂基板を有する液晶表示装置の製造方法 | |
JP2001215481A (ja) | 液晶アレイ装置、その製造方法、およびそれを用いた液晶表示パネル | |
JPH04309927A (ja) | アクティブマトリクス基板の製造方法とこれを用いた液晶表示素子 | |
JP4387258B2 (ja) | 半導体集積回路およびその製造方法 | |
JP2006106188A (ja) | 液晶表示素子及びその製造方法 | |
JP2002358024A (ja) | 表示装置の製造方法及び液晶表示装置 | |
JPH01211727A (ja) | 表示デバイス | |
JPH04316022A (ja) | 液晶表示素子の製造方法 | |
JPH1115008A (ja) | 表示パネルのめっき方法 | |
JPH0720450A (ja) | 液晶表示装置及びその製造方法 | |
JPH11271805A (ja) | 液晶表示装置 | |
JP2002116713A (ja) | 表示素子及びその製造方法 | |
JPH0273233A (ja) | 画像表示装置 |