JP2001102733A - 電子部品の実装方法 - Google Patents
電子部品の実装方法Info
- Publication number
- JP2001102733A JP2001102733A JP27506199A JP27506199A JP2001102733A JP 2001102733 A JP2001102733 A JP 2001102733A JP 27506199 A JP27506199 A JP 27506199A JP 27506199 A JP27506199 A JP 27506199A JP 2001102733 A JP2001102733 A JP 2001102733A
- Authority
- JP
- Japan
- Prior art keywords
- plating layer
- layer
- melting point
- brazing material
- tin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
- H01L2224/81815—Reflow soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01012—Magnesium [Mg]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/36—Material effects
- H01L2924/365—Metallurgical effects
- H01L2924/3651—Formation of intermetallics
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】配線基板の配線導体層を被覆する金めっき層と
半田等に含まれる錫とが脆弱な層状の金属間化合物を形
成して接合の信頼性が低い。 【解決手段】配線基板１の配線導体層３にニッケル、
銅、もしくはこれらを主成分とする合金の少なくとも１
種から成る１次めっき層６、パラジウムもしくはその合
金から成る置換型の２次めっき層７、及び金もしくはそ
の合金から成る３次めっき層８を順次被着させておき、
加熱処理によって前記２次めっき層７及び３次めっき層
８を低融点ロウ材５中に移動拡散させるとともに、１次
めっき層６の表面にニッケル−錫または銅−錫の反応層
９を形成させて配線導体層３に低融点ロウ材５を接合さ
せるとともに低融点ロウ材５と電子部品４の電極４ａと
を反応接合させる。
半田等に含まれる錫とが脆弱な層状の金属間化合物を形
成して接合の信頼性が低い。 【解決手段】配線基板１の配線導体層３にニッケル、
銅、もしくはこれらを主成分とする合金の少なくとも１
種から成る１次めっき層６、パラジウムもしくはその合
金から成る置換型の２次めっき層７、及び金もしくはそ
の合金から成る３次めっき層８を順次被着させておき、
加熱処理によって前記２次めっき層７及び３次めっき層
８を低融点ロウ材５中に移動拡散させるとともに、１次
めっき層６の表面にニッケル−錫または銅−錫の反応層
９を形成させて配線導体層３に低融点ロウ材５を接合さ
せるとともに低融点ロウ材５と電子部品４の電極４ａと
を反応接合させる。
Description
【０００１】
【発明の属する技術分野】本発明は、配線基板の配線導
体層に半導体素子や容量素子、抵抗器等の電子部品の電
極を低融点ロウ材を介して接合する電子部品の実装方法
に関するものである。
体層に半導体素子や容量素子、抵抗器等の電子部品の電
極を低融点ロウ材を介して接合する電子部品の実装方法
に関するものである。
【０００２】
【従来の技術】従来、半導体素子や容量素子、抵抗器等
の電子部品が搭載される配線基板は、一般に、酸化アル
ミニウム質焼結体やガラスセラミックス焼結体等から成
る絶縁基体の内部及び表面にタングステン、モリブデ
ン、銅等の金属材料から成る配線導体層を形成した構造
を有しており、絶縁基体上に半導体素子や容量素子、抵
抗器等の電子部品を載置するとともに該電子部品の下面
に導出されている電極を配線導体層に錫−鉛半田等の少
なくとも錫を含有する低融点ロウ材を介し電気的に接続
することによって電子部品は配線基板に実装される。
の電子部品が搭載される配線基板は、一般に、酸化アル
ミニウム質焼結体やガラスセラミックス焼結体等から成
る絶縁基体の内部及び表面にタングステン、モリブデ
ン、銅等の金属材料から成る配線導体層を形成した構造
を有しており、絶縁基体上に半導体素子や容量素子、抵
抗器等の電子部品を載置するとともに該電子部品の下面
に導出されている電極を配線導体層に錫−鉛半田等の少
なくとも錫を含有する低融点ロウ材を介し電気的に接続
することによって電子部品は配線基板に実装される。
【０００３】なお、前記配線基板の配線導体層は酸化腐
蝕を防止するとともに低融点ロウ材との濡れ性を良好と
するためにその表面にニッケル、銅、もしくはこれらを
主成分とする合金の少なくとも１種から成る下地めっき
層と金めっき層とが順次被着されている。
蝕を防止するとともに低融点ロウ材との濡れ性を良好と
するためにその表面にニッケル、銅、もしくはこれらを
主成分とする合金の少なくとも１種から成る下地めっき
層と金めっき層とが順次被着されている。
【０００４】また、前記下地めっき層及び金めっき層
は、配線基板の小型化に伴なう配線導体層の高密度化に
よってめっき電力供給用の引き出し線の形成が困難なこ
とから無電解めっき法が多用されつつあり、この場合、
下地めっき層を形成するニッケルおよび銅が無電解金め
っきに対して触媒不活性であることからまず下地めっき
層上に触媒活性が不要で薄付けめっきに用いられる置換
型の無電解めっき法により金めっき層を薄く（０．０１
〜０．８μｍ程度）被着させて触媒活性を付与してお
き、その後、厚付けめっきが可能な還元型の無電解めっ
き法により金めっき層を所定厚みに被着させている。
は、配線基板の小型化に伴なう配線導体層の高密度化に
よってめっき電力供給用の引き出し線の形成が困難なこ
とから無電解めっき法が多用されつつあり、この場合、
下地めっき層を形成するニッケルおよび銅が無電解金め
っきに対して触媒不活性であることからまず下地めっき
層上に触媒活性が不要で薄付けめっきに用いられる置換
型の無電解めっき法により金めっき層を薄く（０．０１
〜０．８μｍ程度）被着させて触媒活性を付与してお
き、その後、厚付けめっきが可能な還元型の無電解めっ
き法により金めっき層を所定厚みに被着させている。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の電子部品の実装方法では、配線導体層（実質的には
ニッケルまたは銅めっき層）の酸化を有効に防ぎ、低融
点ロウ材の濡れ性を確保するためには、通常、金めっき
層は全体の厚みが約１μｍ以上の厚いものとなってお
り、金の量が多いことから、低融点ロウ材を介して配線
導体層に電子部品の電極を接合させた場合、金めっき層
と低融点ロウ材との接合部にほぼ全域にわたって脆い金
−錫金属間化合物が層状に形成されてしまい、その結
果、電子部品や該電子部品と配線基板との接合部に外力
が印加され、これが前記金−錫金属間化合物の層に作用
すると金−錫金属間化合物の層に機械的破壊が生じ、電
子部品の配線基板上への実装が信頼性の低いものとなる
欠点を有していた。
来の電子部品の実装方法では、配線導体層（実質的には
ニッケルまたは銅めっき層）の酸化を有効に防ぎ、低融
点ロウ材の濡れ性を確保するためには、通常、金めっき
層は全体の厚みが約１μｍ以上の厚いものとなってお
り、金の量が多いことから、低融点ロウ材を介して配線
導体層に電子部品の電極を接合させた場合、金めっき層
と低融点ロウ材との接合部にほぼ全域にわたって脆い金
−錫金属間化合物が層状に形成されてしまい、その結
果、電子部品や該電子部品と配線基板との接合部に外力
が印加され、これが前記金−錫金属間化合物の層に作用
すると金−錫金属間化合物の層に機械的破壊が生じ、電
子部品の配線基板上への実装が信頼性の低いものとなる
欠点を有していた。
【０００６】また、上記従来の実装方法では、配線基板
の配線導体層にめっき層を被着形成させる際、まず下地
めっき層に置換型の無電解めっき法により金めっき層を
形成する必要があり、この置換型の無電解金めっきの際
に下地めっき層のニッケルまたは銅の表面部分が酸化腐
蝕されてしまい低融点ロウ材の濡れ性が劣化してしまう
という問題もあった。
の配線導体層にめっき層を被着形成させる際、まず下地
めっき層に置換型の無電解めっき法により金めっき層を
形成する必要があり、この置換型の無電解金めっきの際
に下地めっき層のニッケルまたは銅の表面部分が酸化腐
蝕されてしまい低融点ロウ材の濡れ性が劣化してしまう
という問題もあった。
【０００７】本発明は、上記課題に鑑み案出されたもの
でその目的は、低融点ロウ材の濡れ性が良好で、電子部
品の電極を配線導体層に低融点ロウ材を介して容易、か
つ確実、強固に接合することができる信頼性の高い電子
部品の実装方法を提供することにある。
でその目的は、低融点ロウ材の濡れ性が良好で、電子部
品の電極を配線導体層に低融点ロウ材を介して容易、か
つ確実、強固に接合することができる信頼性の高い電子
部品の実装方法を提供することにある。
【０００８】
【課題を解決するための手段】本発明の電子部品の実装
方法は、 （１）絶縁基体の上面に配線導体層を有する配線基板を
準備するとともに、前記配線導体層の少なくとも一部に
ニッケル、銅、もしくはこれらを主成分とする合金の少
なくとも１種から成る１次めっき層、パラジウムもしく
はその合金から成る還元型の２次めっき層、及び金もし
くはその合金から成る３次めっき層を順次被着させる工
程と、 （２）前記配線基板上に下面に電極を有する電子部品を
搭載するとともに各めっき層が被着されている配線導体
層と電子部品の電極とを間に少なくとも錫を含有する低
融点ロウ材を挟んで対向させる工程と、 （３）前記低融点ロウ材を加熱処理し、前記２次めっき
層及び３次めっき層を低融点ロウ材中に移動拡散させる
とともに、１次めっき層の表面にニッケル−錫または銅
−錫の反応層を形成させ、該反応層で配線導体層に低融
点ロウ材を接合させるとともに低融点ロウ材と電子部品
の電極とを反応接合させる工程とから成ることを特徴と
するものである。
方法は、 （１）絶縁基体の上面に配線導体層を有する配線基板を
準備するとともに、前記配線導体層の少なくとも一部に
ニッケル、銅、もしくはこれらを主成分とする合金の少
なくとも１種から成る１次めっき層、パラジウムもしく
はその合金から成る還元型の２次めっき層、及び金もし
くはその合金から成る３次めっき層を順次被着させる工
程と、 （２）前記配線基板上に下面に電極を有する電子部品を
搭載するとともに各めっき層が被着されている配線導体
層と電子部品の電極とを間に少なくとも錫を含有する低
融点ロウ材を挟んで対向させる工程と、 （３）前記低融点ロウ材を加熱処理し、前記２次めっき
層及び３次めっき層を低融点ロウ材中に移動拡散させる
とともに、１次めっき層の表面にニッケル−錫または銅
−錫の反応層を形成させ、該反応層で配線導体層に低融
点ロウ材を接合させるとともに低融点ロウ材と電子部品
の電極とを反応接合させる工程とから成ることを特徴と
するものである。
【０００９】また本発明の電子部品の実装方法は、前記
パラジウムめっき層の厚さが０．００５μｍ〜２μｍ、
前記金めっき層の厚さが０．０５μｍ〜０．７μｍであ
ることを特徴とするものである。
パラジウムめっき層の厚さが０．００５μｍ〜２μｍ、
前記金めっき層の厚さが０．０５μｍ〜０．７μｍであ
ることを特徴とするものである。
【００１０】更に本発明の電子部品の実装方法は、前記
反応層の厚みが０．５μｍ乃至５μｍであることを特徴
とするものである。
反応層の厚みが０．５μｍ乃至５μｍであることを特徴
とするものである。
【００１１】本発明の電子部品の実装方法によれば、電
子部品が実装される配線基板の配線導体層の表面にニッ
ケル、銅もしくはこれらを主成分とする合金から成る１
次めっき層、パラジウムもしくはその合金から成る２次
めっき層、及び金もしくはその合金から成る３次めっき
層を順次被着させたことから、低融点ロウ材の濡れ性を
良好とし、かつ脆弱な金−錫金属間化合物が層状に形成
されるのを有効に防止するとともに１次めっき層の表面
にニッケル−錫または銅−錫の反応層を形成して低融点
ロウ材の配線導体層への接合を極めて強固なものとし、
これによって電子部品の配線基板への実装を高信頼性と
なすことが可能となる。
子部品が実装される配線基板の配線導体層の表面にニッ
ケル、銅もしくはこれらを主成分とする合金から成る１
次めっき層、パラジウムもしくはその合金から成る２次
めっき層、及び金もしくはその合金から成る３次めっき
層を順次被着させたことから、低融点ロウ材の濡れ性を
良好とし、かつ脆弱な金−錫金属間化合物が層状に形成
されるのを有効に防止するとともに１次めっき層の表面
にニッケル−錫または銅−錫の反応層を形成して低融点
ロウ材の配線導体層への接合を極めて強固なものとし、
これによって電子部品の配線基板への実装を高信頼性と
なすことが可能となる。
【００１２】また本発明の電子部品の実装方法によれ
ば、１次めっき層と３次めっき層との間にパラジウムを
主成分とする２次めっき層を介在させ、このパラジウム
が無電解めっき法において優れた触媒活性を有すること
から、１次めっき層上に還元型の無電解めっき法により
２次めっき層を被着させることができ、置換型の無電解
めっき法によって２次めっき層を被着させるとき１次め
っき層の表面が酸化腐蝕されることがないため、この配
線導体層上に３次めっき層形成後、電子部品の電極を接
合させる際、低融点ロウ材の濡れ性を良好なものとなす
ことができる。
ば、１次めっき層と３次めっき層との間にパラジウムを
主成分とする２次めっき層を介在させ、このパラジウム
が無電解めっき法において優れた触媒活性を有すること
から、１次めっき層上に還元型の無電解めっき法により
２次めっき層を被着させることができ、置換型の無電解
めっき法によって２次めっき層を被着させるとき１次め
っき層の表面が酸化腐蝕されることがないため、この配
線導体層上に３次めっき層形成後、電子部品の電極を接
合させる際、低融点ロウ材の濡れ性を良好なものとなす
ことができる。
【００１３】
【発明の実施の形態】次に、本発明を添付図面に基づき
詳細に説明する。図１は、本発明の実装方法によって半
導体素子を配線基板上に実装した状態を示し、１は絶縁
基体２と配線導体層３とから成る配線基板、４は半導体
素子である。
詳細に説明する。図１は、本発明の実装方法によって半
導体素子を配線基板上に実装した状態を示し、１は絶縁
基体２と配線導体層３とから成る配線基板、４は半導体
素子である。
【００１４】前記配線導体３のうち絶縁基体２上面に露
出した部分に錫−鉛半田や錫−銀系半田等の少なくとも
錫を含有する低融点ロウ材５を介して半導体素子４の電
極４ａを接合させることにより半導体素子４が配線基板
１上に実装される。
出した部分に錫−鉛半田や錫−銀系半田等の少なくとも
錫を含有する低融点ロウ材５を介して半導体素子４の電
極４ａを接合させることにより半導体素子４が配線基板
１上に実装される。
【００１５】また前記配線導体層３の表面のうち、少な
くとも半導体素子４の電極４ａが低融点ロウ材５を介し
て接合される部分にはニッケル、銅、もしくはこれらを
主成分とする金属の少なくとも１種から成る１次めっき
層が被着されており、配線導体層３と低融点ロウ材５と
の界面にニッケル−錫または銅−錫の反応層が形成さ
れ、この反応層で配線導体層３に低融点ロウ材５が強固
に接合されているとともに、低融点ロウ材５と半導体素
子４の電極４ａとが反応接合され、これにより配線基板
１の配線導体層３に半導体素子４の電極４ａが接合さ
れ、半導体素子４が配線基板１に実装される。
くとも半導体素子４の電極４ａが低融点ロウ材５を介し
て接合される部分にはニッケル、銅、もしくはこれらを
主成分とする金属の少なくとも１種から成る１次めっき
層が被着されており、配線導体層３と低融点ロウ材５と
の界面にニッケル−錫または銅−錫の反応層が形成さ
れ、この反応層で配線導体層３に低融点ロウ材５が強固
に接合されているとともに、低融点ロウ材５と半導体素
子４の電極４ａとが反応接合され、これにより配線基板
１の配線導体層３に半導体素子４の電極４ａが接合さ
れ、半導体素子４が配線基板１に実装される。
【００１６】次に、上述の半導体素子の実装方法につい
て図２（ａ）乃至（ｃ）に基づいて説明する。なお、図
中、図１と同一箇所には同一符号が付してある。図２
（ａ）乃至（ｃ）は本発明による半導体素子等の電子部
品の実装方法を説明するための各工程毎の要部断面図で
あり、まず、絶縁基体２の内部および上下面に配線導体
層３が形成された配線基板１を準備するとともに、図２
（ａ）に示す如く、前記配線基板１上に下面に電極４ａ
を有する半導体素子４を、配線導体層３と半導体素子４
の電極４ａとが間に少なくとも錫を含有する低融点ロウ
材５（具体的には錫−鉛半田や錫−銀系半田等）を挟ん
で対向するように搭載させる。
て図２（ａ）乃至（ｃ）に基づいて説明する。なお、図
中、図１と同一箇所には同一符号が付してある。図２
（ａ）乃至（ｃ）は本発明による半導体素子等の電子部
品の実装方法を説明するための各工程毎の要部断面図で
あり、まず、絶縁基体２の内部および上下面に配線導体
層３が形成された配線基板１を準備するとともに、図２
（ａ）に示す如く、前記配線基板１上に下面に電極４ａ
を有する半導体素子４を、配線導体層３と半導体素子４
の電極４ａとが間に少なくとも錫を含有する低融点ロウ
材５（具体的には錫−鉛半田や錫−銀系半田等）を挟ん
で対向するように搭載させる。
【００１７】また前記配線導体層３のうち少なくとも半
導体素子４の電極４ａが低融点ロウ材５を介して接合さ
れる所定の部分にニッケル、銅、もしくはこれらを主成
分とする合金の少なくとも１種から成る１次めっき層
６、パラジウムもしくはその合金から成る還元型の２次
めっき層７、及び金もしくはその合金から成る３次めっ
き層８を順次被着させる。
導体素子４の電極４ａが低融点ロウ材５を介して接合さ
れる所定の部分にニッケル、銅、もしくはこれらを主成
分とする合金の少なくとも１種から成る１次めっき層
６、パラジウムもしくはその合金から成る還元型の２次
めっき層７、及び金もしくはその合金から成る３次めっ
き層８を順次被着させる。
【００１８】前記配線基板１の絶縁基体２は、酸化アル
ミニウム質焼結体、窒化アルミニウム質焼結体、ムライ
ト質焼結体、炭化珪素質焼結体、ガラスセラミックス焼
結体、エポキシ樹脂、ポリイミド樹脂、ガラスエポキシ
樹脂等の電気絶縁材料から成り、その内部および表面に
配線導体層３が形成され、該配線導体層３のうち絶縁基
体２の上面に露出した所定の部分に半導体素子等の電子
部品４の電極４ａが低融点ロウ材５を介して接合され
る。
ミニウム質焼結体、窒化アルミニウム質焼結体、ムライ
ト質焼結体、炭化珪素質焼結体、ガラスセラミックス焼
結体、エポキシ樹脂、ポリイミド樹脂、ガラスエポキシ
樹脂等の電気絶縁材料から成り、その内部および表面に
配線導体層３が形成され、該配線導体層３のうち絶縁基
体２の上面に露出した所定の部分に半導体素子等の電子
部品４の電極４ａが低融点ロウ材５を介して接合され
る。
【００１９】前記絶縁基体２は、例えば、酸化アルミニ
ウム質焼結体から成る場合には、酸化アルミニウム、酸
化珪素、酸化カルシウム、酸化マグネシウム等の原料粉
末に適当な有機バインダー、溶剤を添加混合して泥漿状
のセラミックスラリーとなすとともに該セラミックスラ
リーを従来周知のドクターブレード法やカレンダーロー
ル法等のシート成形技術を採用しシート状となすことに
よってセラミックグリーンシート（セラミック生シー
ト）を得、しかる後、前記セラミックグリーンシートを
切断加工や打ち抜き加工により適当な形状とするととも
にこれを複数枚積層し、最後に前記積層されたセラミッ
クグリーンシートを還元雰囲気中、約１６００℃の温度
で焼成することによって製作される。
ウム質焼結体から成る場合には、酸化アルミニウム、酸
化珪素、酸化カルシウム、酸化マグネシウム等の原料粉
末に適当な有機バインダー、溶剤を添加混合して泥漿状
のセラミックスラリーとなすとともに該セラミックスラ
リーを従来周知のドクターブレード法やカレンダーロー
ル法等のシート成形技術を採用しシート状となすことに
よってセラミックグリーンシート（セラミック生シー
ト）を得、しかる後、前記セラミックグリーンシートを
切断加工や打ち抜き加工により適当な形状とするととも
にこれを複数枚積層し、最後に前記積層されたセラミッ
クグリーンシートを還元雰囲気中、約１６００℃の温度
で焼成することによって製作される。
【００２０】また前記配線導体層３は、半導体素子４の
電極４ａを接合させるともにこれを外部電気回路に接続
する作用をなし、タングステン、モリブデン、マンガ
ン、銅、銀、またはこれらを主成分とする合金等の金属
材料から成り、例えばタングステン等の高融点金属粉末
から成る場合であれば、高融点金属の粉末に適当な有機
バインダーや溶剤を添加混合して得た金属ペーストを絶
縁基体２となるセラミックグリーンシートに予め従来周
知のスクリーン印刷法により所定パターンに印刷塗布し
ておくことによって絶縁基体２の内部および上下面に被
着形成される。
電極４ａを接合させるともにこれを外部電気回路に接続
する作用をなし、タングステン、モリブデン、マンガ
ン、銅、銀、またはこれらを主成分とする合金等の金属
材料から成り、例えばタングステン等の高融点金属粉末
から成る場合であれば、高融点金属の粉末に適当な有機
バインダーや溶剤を添加混合して得た金属ペーストを絶
縁基体２となるセラミックグリーンシートに予め従来周
知のスクリーン印刷法により所定パターンに印刷塗布し
ておくことによって絶縁基体２の内部および上下面に被
着形成される。
【００２１】前記配線導体層３の表面に被着形成される
１次めっき層６は、配線導体層３の表面を被覆し２次め
っき層７および３次めっき層８を配線導体層３に被着さ
せるための下地層として作用するとともに、後の工程で
低融点ロウ材５を加熱接合させるとき、低融点ロウ材５
の錫とニッケル−錫または銅−錫の反応層を形成して、
この反応層で低融点ロウ材５を配線導体層３に強固に接
合させる作用をなす。
１次めっき層６は、配線導体層３の表面を被覆し２次め
っき層７および３次めっき層８を配線導体層３に被着さ
せるための下地層として作用するとともに、後の工程で
低融点ロウ材５を加熱接合させるとき、低融点ロウ材５
の錫とニッケル−錫または銅−錫の反応層を形成して、
この反応層で低融点ロウ材５を配線導体層３に強固に接
合させる作用をなす。
【００２２】また、前記１次めっき層６のニッケル合金
としては、ニッケルと、ホウ素、リン、コバルト、銅、
パラジウム、タングステン、モリブデンのいずれか１種
または２種との合金を用いることができ、銅合金として
は、銅と、リン、ホウ素、亜鉛、ニッケル、錫のいずれ
か１種または２種との合金を用いることができる。
としては、ニッケルと、ホウ素、リン、コバルト、銅、
パラジウム、タングステン、モリブデンのいずれか１種
または２種との合金を用いることができ、銅合金として
は、銅と、リン、ホウ素、亜鉛、ニッケル、錫のいずれ
か１種または２種との合金を用いることができる。
【００２３】この場合、ニッケルまたは銅の含有率を９
０重量％以上としておくと、めっき層のつき回り性が良
好で、かつ緻密なめっき層を容易に得ることができる。
従って、前記ニッケルまたは銅を主成分とする合金は、
ニッケルまたは銅を９０重量％以上含有させることが好
ましい。
０重量％以上としておくと、めっき層のつき回り性が良
好で、かつ緻密なめっき層を容易に得ることができる。
従って、前記ニッケルまたは銅を主成分とする合金は、
ニッケルまたは銅を９０重量％以上含有させることが好
ましい。
【００２４】前記１次めっき層６は、例えば、硫酸ニッ
ケル等のニッケル化合物とジメチルアミンボラン等の還
元剤とを主成分とする無電解ニッケルめっき液、または
硫酸銅等の銅化合物と、ホルムアルデヒド等の還元剤と
を主成分とする無電解銅めっき液を用いた無電解めっき
法により、配線導体層３の表面に所定厚みに被着され
る。
ケル等のニッケル化合物とジメチルアミンボラン等の還
元剤とを主成分とする無電解ニッケルめっき液、または
硫酸銅等の銅化合物と、ホルムアルデヒド等の還元剤と
を主成分とする無電解銅めっき液を用いた無電解めっき
法により、配線導体層３の表面に所定厚みに被着され
る。
【００２５】また、前記１次めっき層６は、その厚さが
１μｍ未満の薄いものになると配線導体層３を完全に被
覆することができず配線導体層３に低融点ロウ材５を強
固に接合させるのが困難となる傾向にあり、また８μｍ
を超えると内部応力が大きくなって配線導体層３に１次
めっき層６を強固に被着させることが困難となってしま
う。従って、前記１次めっき層６は、その厚さを１μｍ
〜８μｍの範囲としておくことが好ましい。
１μｍ未満の薄いものになると配線導体層３を完全に被
覆することができず配線導体層３に低融点ロウ材５を強
固に接合させるのが困難となる傾向にあり、また８μｍ
を超えると内部応力が大きくなって配線導体層３に１次
めっき層６を強固に被着させることが困難となってしま
う。従って、前記１次めっき層６は、その厚さを１μｍ
〜８μｍの範囲としておくことが好ましい。
【００２６】さらに前記１次めっき層６上には、パラジ
ウムまたはその合金から成る還元型の２次めっき層７が
所定厚みに被着されており、該２次めっき層７は１次め
っき層６の酸化を防いで３次めっき層８の厚みを薄く
し、３次めっき層８の金と低融点ロウ材５の錫とで脆弱
な層状の金ー錫の金属間化合物が形成されるのを有効に
防止するとともに還元型の無電解めっき法により３次め
っき層８を被着させることを可能とする作用をなす。
ウムまたはその合金から成る還元型の２次めっき層７が
所定厚みに被着されており、該２次めっき層７は１次め
っき層６の酸化を防いで３次めっき層８の厚みを薄く
し、３次めっき層８の金と低融点ロウ材５の錫とで脆弱
な層状の金ー錫の金属間化合物が形成されるのを有効に
防止するとともに還元型の無電解めっき法により３次め
っき層８を被着させることを可能とする作用をなす。
【００２７】前記２次めっき層７のパラジウム合金は、
パラジウムとリン、ホウ素、金、ニッケルのいずれか１
種または２種とから成り、良好な触媒活性を得て２次め
っき層７及び３次めっき層８をつき回り性よく、かつ緻
密に形成させるとともに、１次めっき層６の酸化を有効
に防ぐためには、パラジウム含有率を９７重量％以上と
しておくことが好ましい。
パラジウムとリン、ホウ素、金、ニッケルのいずれか１
種または２種とから成り、良好な触媒活性を得て２次め
っき層７及び３次めっき層８をつき回り性よく、かつ緻
密に形成させるとともに、１次めっき層６の酸化を有効
に防ぐためには、パラジウム含有率を９７重量％以上と
しておくことが好ましい。
【００２８】前記２次めっき層７は、例えば、塩化パラ
ジウム等のパラジウム化合物とホスフィン酸ナトリウム
等の還元剤とを主成分とする無電解パラジウムめっき液
を用いた還元型の無電解めっき法により、１次めっき層
６上に被着される。
ジウム等のパラジウム化合物とホスフィン酸ナトリウム
等の還元剤とを主成分とする無電解パラジウムめっき液
を用いた還元型の無電解めっき法により、１次めっき層
６上に被着される。
【００２９】この場合、パラジウムが自己触媒作用を有
し無電解めっきに対する触媒作用に優れる金属であるこ
とから、２次めっき層７は還元型の無電解めっき法によ
って容易に密着性良く、かつ緻密に１次めっき層６上に
析出被着される。
し無電解めっきに対する触媒作用に優れる金属であるこ
とから、２次めっき層７は還元型の無電解めっき法によ
って容易に密着性良く、かつ緻密に１次めっき層６上に
析出被着される。
【００３０】なお、前記２次めっき層７は、その厚みが
０．００５μｍ未満の薄いものとなると１次めっき層６
を２次めっき層７で完全に被覆することができず１次め
っき層６の酸化を有効に防ぐことが困難となって配線導
体層３に対する低融点ロウ材５の接合強度が低いものと
なる危険性があり、また２μｍを超えると、後の工程
で、この２次めっき層７を低融点ロウ材中に移動拡散さ
せることが困難となって配線導体層３に対する低融点ロ
ウ材５の接合強度が低いものとなる危険性がある。従っ
て、前記２次めっき層７はその厚さを０．００５μｍ〜
２μｍの範囲としておくことが好ましい。
０．００５μｍ未満の薄いものとなると１次めっき層６
を２次めっき層７で完全に被覆することができず１次め
っき層６の酸化を有効に防ぐことが困難となって配線導
体層３に対する低融点ロウ材５の接合強度が低いものと
なる危険性があり、また２μｍを超えると、後の工程
で、この２次めっき層７を低融点ロウ材中に移動拡散さ
せることが困難となって配線導体層３に対する低融点ロ
ウ材５の接合強度が低いものとなる危険性がある。従っ
て、前記２次めっき層７はその厚さを０．００５μｍ〜
２μｍの範囲としておくことが好ましい。
【００３１】さらに前記２次めっき層７の表面には金ま
たはその合金から成る３次めっき層８が所定厚みに被着
されており、該３次めっき層８は１次めっき層６及び２
次めっき層７が酸化腐蝕するのを防止するとともに低融
点ロウ材５の濡れ性を良好なものとする作用をなす。
たはその合金から成る３次めっき層８が所定厚みに被着
されており、該３次めっき層８は１次めっき層６及び２
次めっき層７が酸化腐蝕するのを防止するとともに低融
点ロウ材５の濡れ性を良好なものとする作用をなす。
【００３２】また前記３次めっき層８の金合金は、金
と、銅、コバルト、インジウム、パラジウムのいずれか
１種または２種とから成り、接続される電子部品に応じ
て組成を変更することができ、通常、１次めっき層６及
び２次めっき層７の酸化を防ぎ、配線導体層３の低融点
ロウ材の濡れ性を良好とするためには金含有率を９９重
量％以上としておくことが好ましい。
と、銅、コバルト、インジウム、パラジウムのいずれか
１種または２種とから成り、接続される電子部品に応じ
て組成を変更することができ、通常、１次めっき層６及
び２次めっき層７の酸化を防ぎ、配線導体層３の低融点
ロウ材の濡れ性を良好とするためには金含有率を９９重
量％以上としておくことが好ましい。
【００３３】前記３次めっき層８は、例えば、シアン化
金カリウム等の金化合物と水素化ホウ素ナトリウム等の
還元剤とを主成分とする還元型の無電解金めっき液を用
いる還元型の無電解めっき法により２次めっき層７の表
面に形成される。
金カリウム等の金化合物と水素化ホウ素ナトリウム等の
還元剤とを主成分とする還元型の無電解金めっき液を用
いる還元型の無電解めっき法により２次めっき層７の表
面に形成される。
【００３４】前記３次めっき層８は、その厚みが０．０
５μｍ未満の薄いものとなると、１次めっき層６および
２次めっき層７の酸化を防ぐことが困難となるととも
に、低融点ロウ材５の濡れ性を良好なものとすることが
困難となる危険性があり、また０．７μｍ超えて厚くす
ると、低融点ロウ材５の錫と脆弱な層状の金−錫金属間
化合物を形成し、接合部の信頼性を低いものとしてしま
う危険性がある。従って、前記３次めっき層８は、その
厚さを０．０５μｍ〜０．７μｍの範囲としておくこと
が好ましい。
５μｍ未満の薄いものとなると、１次めっき層６および
２次めっき層７の酸化を防ぐことが困難となるととも
に、低融点ロウ材５の濡れ性を良好なものとすることが
困難となる危険性があり、また０．７μｍ超えて厚くす
ると、低融点ロウ材５の錫と脆弱な層状の金−錫金属間
化合物を形成し、接合部の信頼性を低いものとしてしま
う危険性がある。従って、前記３次めっき層８は、その
厚さを０．０５μｍ〜０．７μｍの範囲としておくこと
が好ましい。
【００３５】そして次に、図２（ｂ）に示す如く、前記
低融点ロウ材５を加熱し、溶融させて、前記２次めっき
層７及び３次めっき層８を前記低融点ロウ材５中に移動
拡散させるとともに、図２（ｃ）に示す如く、前記２次
めっき層及び３次めっき層が移動拡散した低融点ロウ材
５と、１次めっき層との接触部分にニッケル−錫または
銅−錫の反応層９を形成させ、この反応層９で低融点ロ
ウ材５と配線導体層３とを接合させるとともに、低融点
ロウ材５と半導体素子４の電極４ａとを反応接合させ
る。
低融点ロウ材５を加熱し、溶融させて、前記２次めっき
層７及び３次めっき層８を前記低融点ロウ材５中に移動
拡散させるとともに、図２（ｃ）に示す如く、前記２次
めっき層及び３次めっき層が移動拡散した低融点ロウ材
５と、１次めっき層との接触部分にニッケル−錫または
銅−錫の反応層９を形成させ、この反応層９で低融点ロ
ウ材５と配線導体層３とを接合させるとともに、低融点
ロウ材５と半導体素子４の電極４ａとを反応接合させ
る。
【００３６】この場合、前記反応層９の厚さが０．５μ
ｍ未満と薄いと、低融点ロウ材５と配線導体層３との接
合強度が低下する傾向にあり、また５μｍを超えて厚く
すると、この反応層９が低融点ロウ材５に比べて硬く変
形し難いことから、半導体素子４を実装した後、半導体
素子４と配線基板１との間に生じる熱応力等が印加され
ると、反応層９と低融点ロウ材５との界面部分に破断が
生じ易くなる傾向がある。従って、前記反応層９は、そ
の厚さが０．５μｍ〜５μｍの範囲となるように形成す
ることが好ましい。
ｍ未満と薄いと、低融点ロウ材５と配線導体層３との接
合強度が低下する傾向にあり、また５μｍを超えて厚く
すると、この反応層９が低融点ロウ材５に比べて硬く変
形し難いことから、半導体素子４を実装した後、半導体
素子４と配線基板１との間に生じる熱応力等が印加され
ると、反応層９と低融点ロウ材５との界面部分に破断が
生じ易くなる傾向がある。従って、前記反応層９は、そ
の厚さが０．５μｍ〜５μｍの範囲となるように形成す
ることが好ましい。
【００３７】なお、前記２次めっき層７及び３次めっき
層８の移動拡散と、ニッケル−錫または銅−錫反応層の
形成は、例えば、絶縁基体２上に半導体素子４を位置決
めして載せるとともに、半導体素子４の電極４ａと配線
導体層３の各めっき層を形成した所定領域とを、間に錫
−鉛半田を介して対向させ、リフロー炉を使用し、ピー
ク温度約２２５℃、２００℃以上約６０秒の条件で加熱
することにより行うことができる。
層８の移動拡散と、ニッケル−錫または銅−錫反応層の
形成は、例えば、絶縁基体２上に半導体素子４を位置決
めして載せるとともに、半導体素子４の電極４ａと配線
導体層３の各めっき層を形成した所定領域とを、間に錫
−鉛半田を介して対向させ、リフロー炉を使用し、ピー
ク温度約２２５℃、２００℃以上約６０秒の条件で加熱
することにより行うことができる。
【００３８】また、２次めっき層７および３次めっき層
８を特に上記のような厚み範囲とすることにより、極め
て容易、かつ確実に低融点ロウ材５中に移動拡散させる
ことができ、配線導体層３と低融点ロウ材５との間に金
−錫、パラジウム−錫といった脆い金属間化合物が、接
合部の横断面の全面にわたって層状に形成されることを
防ぐとともにニッケル−錫または銅−錫反応層９を形成
させることがより一層容易、かつ確実なものとなる。
８を特に上記のような厚み範囲とすることにより、極め
て容易、かつ確実に低融点ロウ材５中に移動拡散させる
ことができ、配線導体層３と低融点ロウ材５との間に金
−錫、パラジウム−錫といった脆い金属間化合物が、接
合部の横断面の全面にわたって層状に形成されることを
防ぐとともにニッケル−錫または銅−錫反応層９を形成
させることがより一層容易、かつ確実なものとなる。
【００３９】またこの場合、２次めっき層が還元型であ
ることから１次めっき層が酸化腐蝕されることはなく、
配線導体層３の各めっき層を被着させた部分に低融点ロ
ウ材５が容易に濡れ広がるとともに前記反応層９で強固
に接合され、また低融点ロウ材５が半導体素子４の電極
４ａに反応接合され、配線導体層３と半導体素子４の電
極４ａとを低融点ロウ材５を介して確実に電気的に接続
させることができるとともに、接合部の長期信頼性を優
れたものとすることができる。
ることから１次めっき層が酸化腐蝕されることはなく、
配線導体層３の各めっき層を被着させた部分に低融点ロ
ウ材５が容易に濡れ広がるとともに前記反応層９で強固
に接合され、また低融点ロウ材５が半導体素子４の電極
４ａに反応接合され、配線導体層３と半導体素子４の電
極４ａとを低融点ロウ材５を介して確実に電気的に接続
させることができるとともに、接合部の長期信頼性を優
れたものとすることができる。
【００４０】なお、本発明は上述の実施例に限定される
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更は可能であり、例えば、上述の実施例では本
発明の実装方法を、半導体素子を配線基板に実装する方
法に適用したが、抵抗器、容量素子等を配線基板に実装
して混成集積回路を製作する場合に適用してもよい。
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更は可能であり、例えば、上述の実施例では本
発明の実装方法を、半導体素子を配線基板に実装する方
法に適用したが、抵抗器、容量素子等を配線基板に実装
して混成集積回路を製作する場合に適用してもよい。
【００４１】
【発明の効果】本発明の電子部品の実装方法によれば、
電子部品が実装される配線基板の配線導体層の表面にニ
ッケル、銅もしくはこれらを主成分とする合金から成る
１次めっき層、パラジウムもしくはその合金から成る２
次めっき層、及び金もしくはその合金から成る３次めっ
き層を順次被着させたことから、低融点ロウ材の濡れ性
を良好とし、かつ脆弱な金−錫金属間化合物が層状に形
成されるのを有効に防止するとともに１次めっき層の表
面にニッケル−錫または銅−錫の反応層を形成して低融
点ロウ材の配線導体層への接合を極めて強固なものと
し、これによって電子部品の配線基板への実装を高信頼
性となすことが可能となる。
電子部品が実装される配線基板の配線導体層の表面にニ
ッケル、銅もしくはこれらを主成分とする合金から成る
１次めっき層、パラジウムもしくはその合金から成る２
次めっき層、及び金もしくはその合金から成る３次めっ
き層を順次被着させたことから、低融点ロウ材の濡れ性
を良好とし、かつ脆弱な金−錫金属間化合物が層状に形
成されるのを有効に防止するとともに１次めっき層の表
面にニッケル−錫または銅−錫の反応層を形成して低融
点ロウ材の配線導体層への接合を極めて強固なものと
し、これによって電子部品の配線基板への実装を高信頼
性となすことが可能となる。
【００４２】また本発明の電子部品の実装方法によれ
ば、１次めっき層と３次めっき層との間にパラジウムを
主成分とする２次めっき層を介在させ、このパラジウム
が無電解めっき法において優れた触媒活性を有すること
から、１次めっき層上に還元型の無電解めっき法により
２次めっき層を被着させることができ、置換型の無電解
めっき法によって２次めっき層を被着させるとき１次め
っき層の表面が酸化腐蝕されることがないため、この配
線導体層上に３次めっき層形成後、電子部品の電極を接
合させる際、低融点ロウ材の濡れ性を良好なものとなす
ことができる。
ば、１次めっき層と３次めっき層との間にパラジウムを
主成分とする２次めっき層を介在させ、このパラジウム
が無電解めっき法において優れた触媒活性を有すること
から、１次めっき層上に還元型の無電解めっき法により
２次めっき層を被着させることができ、置換型の無電解
めっき法によって２次めっき層を被着させるとき１次め
っき層の表面が酸化腐蝕されることがないため、この配
線導体層上に３次めっき層形成後、電子部品の電極を接
合させる際、低融点ロウ材の濡れ性を良好なものとなす
ことができる。
【図１】本発明の実装方法の一実施例を示す断面図であ
る。
る。
【図２】（ａ）乃至（ｃ）は本発明の実装方法を示す工
程毎の要部拡大断面図である。
程毎の要部拡大断面図である。
１・・・・配線基板 ２・・・・絶縁基体 ３・・・・配線導体層 ４・・・・半導体素子 ４ａ・・・半導体素子の電極 ５・・・・低融点ロウ材 ６・・・・１次めっき層 ７・・・・２次めっき層 ８・・・・３次めっき層 ９・・・・反応層
Claims (3)
- 【請求項１】（１）絶縁基体の上面に配線導体層を有す
る配線基板を準備するとともに、前記配線導体層の少な
くとも一部にニッケル、銅、もしくはこれらを主成分と
する合金の少なくとも１種から成る１次めっき層、パラ
ジウムもしくはその合金から成る還元型の２次めっき
層、及び金もしくはその合金から成る３次めっき層を順
次被着させる工程と、 （２）前記配線基板上に下面に電極を有する電子部品を
搭載するとともに各めっき層が被着されている配線導体
層と電子部品の電極とを間に少なくとも錫を含有する低
融点ロウ材を挟んで対向させる工程と、 （３）前記低融点ロウ材を加熱処理し、前記２次めっき
層及び３次めっき層を低融点ロウ材中に移動拡散させる
とともに、１次めっき層の表面にニッケル−錫または銅
−錫の反応層を形成させ、該反応層で配線導体層に低融
点ロウ材を接合させるとともに低融点ロウ材と電子部品
の電極とを反応接合させる工程とから成ることを特徴と
する電子部品の実装方法。 - 【請求項２】前記２次めっき層の厚みが０．００５μｍ
乃至２μｍ、前記３次めっき層の厚みが０．０５μｍ乃
至０．７μｍであることを特徴とする請求項１に記載の
電子部品の実装方法。 - 【請求項３】前記銅−錫の反応層の厚みが０．５μｍ乃
至５μｍであることを特徴とする請求項１に記載の電子
部品の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27506199A JP2001102733A (ja) | 1999-09-28 | 1999-09-28 | 電子部品の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27506199A JP2001102733A (ja) | 1999-09-28 | 1999-09-28 | 電子部品の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001102733A true JP2001102733A (ja) | 2001-04-13 |
Family
ID=17550307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27506199A Pending JP2001102733A (ja) | 1999-09-28 | 1999-09-28 | 電子部品の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001102733A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353375A (ja) * | 2001-05-25 | 2002-12-06 | Kyocera Corp | 配線基板 |
| JP2007103447A (ja) * | 2005-09-30 | 2007-04-19 | Matsushita Electric Ind Co Ltd | チップコイル |
| WO2008075537A1 (ja) * | 2006-12-18 | 2008-06-26 | Panasonic Corporation | 電極構造体およびバンプ形成方法 |
| US11049831B2 (en) | 2017-03-03 | 2021-06-29 | Murata Manufacturing Co., Ltd. | Circuit substrate |
-
1999
- 1999-09-28 JP JP27506199A patent/JP2001102733A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353375A (ja) * | 2001-05-25 | 2002-12-06 | Kyocera Corp | 配線基板 |
| JP4683768B2 (ja) * | 2001-05-25 | 2011-05-18 | 京セラ株式会社 | 配線基板 |
| JP2007103447A (ja) * | 2005-09-30 | 2007-04-19 | Matsushita Electric Ind Co Ltd | チップコイル |
| WO2008075537A1 (ja) * | 2006-12-18 | 2008-06-26 | Panasonic Corporation | 電極構造体およびバンプ形成方法 |
| JPWO2008075537A1 (ja) * | 2006-12-18 | 2010-04-08 | パナソニック株式会社 | 電極構造体およびバンプ形成方法 |
| JP5147723B2 (ja) * | 2006-12-18 | 2013-02-20 | パナソニック株式会社 | 電極構造体 |
| US8887383B2 (en) | 2006-12-18 | 2014-11-18 | Panasonic Corporation | Electrode structure and method for forming bump |
| US11049831B2 (en) | 2017-03-03 | 2021-06-29 | Murata Manufacturing Co., Ltd. | Circuit substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5977180B2 (ja) | 配線基板 | |
| JP2002111188A (ja) | 配線基板 | |
| JP2001102733A (ja) | 電子部品の実装方法 | |
| JP2002057444A (ja) | 配線基板 | |
| JP6154110B2 (ja) | 実装基板 | |
| JP3495773B2 (ja) | 回路基板 | |
| JP4683768B2 (ja) | 配線基板 | |
| JP3898482B2 (ja) | 配線基板 | |
| JP4174407B2 (ja) | 電子部品収納用パッケージ | |
| JP3740407B2 (ja) | 配線基板 | |
| JP3692272B2 (ja) | 配線基板 | |
| JP3771854B2 (ja) | 配線基板 | |
| JP2001085807A (ja) | 配線基板 | |
| JP2002076595A (ja) | 配線基板 | |
| JP2003008190A (ja) | 配線基板 | |
| JP2004119440A (ja) | 配線基板 | |
| JP2001148568A (ja) | セラミック回路基板の製造方法 | |
| JP4109391B2 (ja) | 配線基板 | |
| JP2003008189A (ja) | 配線基板 | |
| JPH07212010A (ja) | 混成集積回路基板及びその製造方法 | |
| JP2004119439A (ja) | 配線基板 | |
| JP2001339141A (ja) | 配線基板 | |
| JP2003249744A (ja) | 配線基板 | |
| JPH04349690A (ja) | 回路基板 | |
| JPH08125080A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060912 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090303 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090309 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090422 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090602 |