JP2001102489A - 光半導体装置 - Google Patents
光半導体装置Info
- Publication number
- JP2001102489A JP2001102489A JP27958599A JP27958599A JP2001102489A JP 2001102489 A JP2001102489 A JP 2001102489A JP 27958599 A JP27958599 A JP 27958599A JP 27958599 A JP27958599 A JP 27958599A JP 2001102489 A JP2001102489 A JP 2001102489A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- sub
- electrode
- optical semiconductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 高速で半導体から成るサブ基板上に配設した
光半導体素子を駆動する場合において、サブ基板の影響
を無くし、特性が良好な光半導体装置を提供すること。 【解決手段】 誘電体から成るベース基板８及び半導体
から成るサブ基板１の各々の一主面上に、マイクロ波伝
送用の線状電極（４１，４２，８１，８２）を形成し、
サブ基板１に形成された線状電極の一部に光半導体素子
２を接続配置するとともに、ベース基板８とサブ基板１
とを、双方に形成された線状電極どうしが接続されるよ
うに接合させたことを特徴とする光半導体装置Ｍとし
た。
光半導体素子を駆動する場合において、サブ基板の影響
を無くし、特性が良好な光半導体装置を提供すること。 【解決手段】 誘電体から成るベース基板８及び半導体
から成るサブ基板１の各々の一主面上に、マイクロ波伝
送用の線状電極（４１，４２，８１，８２）を形成し、
サブ基板１に形成された線状電極の一部に光半導体素子
２を接続配置するとともに、ベース基板８とサブ基板１
とを、双方に形成された線状電極どうしが接続されるよ
うに接合させたことを特徴とする光半導体装置Ｍとし
た。
Description
【０００１】
【発明の属する技術分野】本発明は、２．５ＧＨｚ以上
の広帯域の光ファイバ通信システムに用いられ、例えば
高速ロジック（論理ゲート）で駆動させる光半導体素子
を半導体から成る基板上に配設して成る光半導体装置に
関する。
の広帯域の光ファイバ通信システムに用いられ、例えば
高速ロジック（論理ゲート）で駆動させる光半導体素子
を半導体から成る基板上に配設して成る光半導体装置に
関する。
【０００２】
【従来の技術】近年、ＣＡＴＶや公衆通信の分野におい
て、光ファイバ通信の実用化が始まっている。従来よ
り、高速で高信頼性の光半導体モジュールが同軸型ある
いはバタフライ型と呼ばれるパッケージ形状で実現され
ており、これらは主に幹線系と呼ばれる領域で既に実用
化されている。
て、光ファイバ通信の実用化が始まっている。従来よ
り、高速で高信頼性の光半導体モジュールが同軸型ある
いはバタフライ型と呼ばれるパッケージ形状で実現され
ており、これらは主に幹線系と呼ばれる領域で既に実用
化されている。
【０００３】これに対し最近では、Ｓｉ（シリコン）サ
ブ基板（パッケージ内に載置されるサブマウント、Ｓｉ
プラットホームとも称される）上で、光半導体素子と光
ファイバとを機械的精度のみで高精度に位置決め実装す
る技術を用いた光モジュールが盛んに開発されている。
これらは主にアクセス系と呼ばれる領域での実用化が目
標とされており、小型化，低背化，低コスト化等が要求
されている。またその一方で、近年のデータ伝送トラフ
ィックの爆発的な増大に伴ってアクセス系においても広
帯域化が重要な課題となっている。
ブ基板（パッケージ内に載置されるサブマウント、Ｓｉ
プラットホームとも称される）上で、光半導体素子と光
ファイバとを機械的精度のみで高精度に位置決め実装す
る技術を用いた光モジュールが盛んに開発されている。
これらは主にアクセス系と呼ばれる領域での実用化が目
標とされており、小型化，低背化，低コスト化等が要求
されている。またその一方で、近年のデータ伝送トラフ
ィックの爆発的な増大に伴ってアクセス系においても広
帯域化が重要な課題となっている。
【０００４】以下に、従来の代表的な光半導体装置例に
ついて説明する。
ついて説明する。
【０００５】〔従来例１〕例えば、図５（ａ）に示すよ
うに、半導体レーザ素子２の活性層がそれを配設するＳ
ｉサブ基板１側に位置し、半導体レーザ素子２はその活
性層側の入力電極４１における所定位置にアライメント
され、例えばＡｕ−Ｓｎ合金等の半田で接合されてい
る。また、半導体レーザ素子２の活性層に対し反対側に
位置する面の電極と電極４２とはワイヤ６を介して電気
的に接続される。また、不図示の光ファイバはＶ溝１０
上に実装されることにより、先に実装された半導体レー
ザ素子２との間で機械的に光学的なアライメントが行わ
れる。
うに、半導体レーザ素子２の活性層がそれを配設するＳ
ｉサブ基板１側に位置し、半導体レーザ素子２はその活
性層側の入力電極４１における所定位置にアライメント
され、例えばＡｕ−Ｓｎ合金等の半田で接合されてい
る。また、半導体レーザ素子２の活性層に対し反対側に
位置する面の電極と電極４２とはワイヤ６を介して電気
的に接続される。また、不図示の光ファイバはＶ溝１０
上に実装されることにより、先に実装された半導体レー
ザ素子２との間で機械的に光学的なアライメントが行わ
れる。
【０００６】また、図５（ｃ）に示すように、Ｓｉサブ
基板１は多層アルミナベース基板８の凹部８ａに載置さ
れ、多層アルミナベース基板８上の入力電極８１と電極
８２のそれぞれに、Ｓｉサブ基板１の入力電極４１，電
極４２のそれぞれが接続される。なお、図中１１は光フ
ァイバのストッパー溝であり、８３は接地電極である。
基板１は多層アルミナベース基板８の凹部８ａに載置さ
れ、多層アルミナベース基板８上の入力電極８１と電極
８２のそれぞれに、Ｓｉサブ基板１の入力電極４１，電
極４２のそれぞれが接続される。なお、図中１１は光フ
ァイバのストッパー溝であり、８３は接地電極である。
【０００７】〔従来例２〕また、上記のようなＳｉサブ
基板の下面に接地電極、上面に線状の電極が形成されて
成る、いわゆるマイクロストリップ線路を構成し、この
マイクロストリップ線路の一部に薄膜抵抗が用いられる
ことで、負荷（光半導体素子）とのインピーダンス整合
が行われる方法が提案されている（例えば、米国特許4,
937,660 号を参照）。
基板の下面に接地電極、上面に線状の電極が形成されて
成る、いわゆるマイクロストリップ線路を構成し、この
マイクロストリップ線路の一部に薄膜抵抗が用いられる
ことで、負荷（光半導体素子）とのインピーダンス整合
が行われる方法が提案されている（例えば、米国特許4,
937,660 号を参照）。
【０００８】この方法によれば、インピーダンス整合が
負荷の直近のＳｉサブ基板上でなされ、上記従来例１に
比べ高周波での損失が小さくできる利点を有する。
負荷の直近のＳｉサブ基板上でなされ、上記従来例１に
比べ高周波での損失が小さくできる利点を有する。
【０００９】なお、一般に、半導体レーザ素子等の光半
導体素子のインピーダンスは典型的には５Ω前後と、信
号源から負荷までの伝送線で用いられる５０Ωあるいは
２５Ωに比べて低い。そのため、信号源と負荷との間
で、マイクロストリップ線路やリアクタンス素子等の回
路部品の適当な組み合わせにより、インピーダンス整合
が行われるのは一般的な技術であって、上述の従来例の
他にも例えば特開平10-75003号公報にも記載がある。
導体素子のインピーダンスは典型的には５Ω前後と、信
号源から負荷までの伝送線で用いられる５０Ωあるいは
２５Ωに比べて低い。そのため、信号源と負荷との間
で、マイクロストリップ線路やリアクタンス素子等の回
路部品の適当な組み合わせにより、インピーダンス整合
が行われるのは一般的な技術であって、上述の従来例の
他にも例えば特開平10-75003号公報にも記載がある。
【００１０】
【発明が解決しようとする課題】しかしながら、上記従
来例１では、サブ基板上の配線に接地電極がないため、
信号源側のインピーダンスにほとんど整合しない。その
ため、マイクロ波を伝送させるような高周波において反
射が大きくなり、高い周波数ほど信号が伝送されなくな
ったり、多重反射により特定の周波数が伝送されなくな
るなどの現象が生じマイクロ波信号の帯域幅が制限され
る。すなわち、帯域幅の制限が信号パルスの立ち上が
り、立ち下がりの急峻性やオーバシュート、アンダーシ
ュートの特性に影響を与え、信号パルスの速度が大幅に
制限される。
来例１では、サブ基板上の配線に接地電極がないため、
信号源側のインピーダンスにほとんど整合しない。その
ため、マイクロ波を伝送させるような高周波において反
射が大きくなり、高い周波数ほど信号が伝送されなくな
ったり、多重反射により特定の周波数が伝送されなくな
るなどの現象が生じマイクロ波信号の帯域幅が制限され
る。すなわち、帯域幅の制限が信号パルスの立ち上が
り、立ち下がりの急峻性やオーバシュート、アンダーシ
ュートの特性に影響を与え、信号パルスの速度が大幅に
制限される。
【００１１】また、Ｓｉが有する大きな誘電正接のた
め、高周波における誘電体損失が大きいといったことも
帯域幅の制限の大きな要因となる。ここで、図３（ｂ）
に上記従来例１における電磁界の強い領域Ｌが等電界強
度分布で図示されているように、入力電極周囲の広い範
囲に渡って高い誘電正接の影響を受けることになる。
め、高周波における誘電体損失が大きいといったことも
帯域幅の制限の大きな要因となる。ここで、図３（ｂ）
に上記従来例１における電磁界の強い領域Ｌが等電界強
度分布で図示されているように、入力電極周囲の広い範
囲に渡って高い誘電正接の影響を受けることになる。
【００１２】さらに、光半導体素子の配設部分を含めて
ベース基板，サブ基板上を樹脂で覆うことにより封止す
るが、これにより、外来のノイズが入り込むことにより
ノイズ電流が増大する。
ベース基板，サブ基板上を樹脂で覆うことにより封止す
るが、これにより、外来のノイズが入り込むことにより
ノイズ電流が増大する。
【００１３】従来例２では従来例１と同様に、Ｓｉの高
い誘電正接のため、高周波で誘電体損失が増大するとい
う問題がある。すなわち、Ｓｉサブ基板上面の線状の電
極とＳｉサブ基板下面の接地電極との間に、ほとんどの
電磁界が閉じこめられてマイクロ波が伝搬するため、Ｓ
ｉの誘電正接の影響を強く受ける。
い誘電正接のため、高周波で誘電体損失が増大するとい
う問題がある。すなわち、Ｓｉサブ基板上面の線状の電
極とＳｉサブ基板下面の接地電極との間に、ほとんどの
電磁界が閉じこめられてマイクロ波が伝搬するため、Ｓ
ｉの誘電正接の影響を強く受ける。
【００１４】また、Ｓｉ基板の下面から上面にスルーホ
ールを形成する必要があるが、スルーホールにより基板
の機械的な強度が弱くなり、特に、Ｓｉ基板の場合には
スルーホールを起点にクラックが入りやすく壊れやす
い。また、上下両主面にパターン形成プロセスを行う必
要があり、そのプロセスが複雑化するといった問題もあ
る。
ールを形成する必要があるが、スルーホールにより基板
の機械的な強度が弱くなり、特に、Ｓｉ基板の場合には
スルーホールを起点にクラックが入りやすく壊れやす
い。また、上下両主面にパターン形成プロセスを行う必
要があり、そのプロセスが複雑化するといった問題もあ
る。
【００１５】そこで本発明は、上述した従来の諸問題に
鑑み提案されたものであり、高速で半導体から成るサブ
基板上に配設した光半導体素子を駆動する場合におい
て、サブ基板の影響を無くし、特性が良好な光半導体装
置を提供することを目的とする。
鑑み提案されたものであり、高速で半導体から成るサブ
基板上に配設した光半導体素子を駆動する場合におい
て、サブ基板の影響を無くし、特性が良好な光半導体装
置を提供することを目的とする。
【００１６】
【課題を解決するための手段】上記目的を達成する本発
明の光半導体装置は、誘電体から成るベース基板及び半
導体から成るサブ基板の各々の一主面上に、マイクロ波
伝送用の線状電極を形成し、サブ基板に形成された線状
電極の一部に光半導体素子を接続配置するとともに、ベ
ース基板とサブ基板とを、双方に形成された線状電極ど
うしが接続されるように接合させたことを特徴とする。
明の光半導体装置は、誘電体から成るベース基板及び半
導体から成るサブ基板の各々の一主面上に、マイクロ波
伝送用の線状電極を形成し、サブ基板に形成された線状
電極の一部に光半導体素子を接続配置するとともに、ベ
ース基板とサブ基板とを、双方に形成された線状電極ど
うしが接続されるように接合させたことを特徴とする。
【００１７】また、サブ基板及びベース基板に形成され
た線状電極は、マイクロ波の進行方向に特性インピーダ
ンスが一様となるように段状に形成されていることを特
徴とする。また、サブ基板の導電率が０．１Ｓ／cm以上
であることを特徴とする。
た線状電極は、マイクロ波の進行方向に特性インピーダ
ンスが一様となるように段状に形成されていることを特
徴とする。また、サブ基板の導電率が０．１Ｓ／cm以上
であることを特徴とする。
【００１８】
【発明の実施の形態】以下、本発明に係る光半導体装置
の実施形態について、図面に基づき詳細に説明する。図
１は本発明の光半導体装置の一例を模式的に示したもの
であり、（ａ）は分解斜視図、（ｂ）は完成品の斜視図
である。また、図２は、光半導体装置Ｍの模式的な一部
断面図である。また、図３は光半導体素子２に接続させ
るマイクロ波伝送用の線状電極の幅を説明するための図
２における端面図であり、（ａ）はＡ−Ａ’線端面図、
（ｂ）はＢ−Ｂ’線端面図、（ｃ）はＣ−Ｃ’線端面図
である。
の実施形態について、図面に基づき詳細に説明する。図
１は本発明の光半導体装置の一例を模式的に示したもの
であり、（ａ）は分解斜視図、（ｂ）は完成品の斜視図
である。また、図２は、光半導体装置Ｍの模式的な一部
断面図である。また、図３は光半導体素子２に接続させ
るマイクロ波伝送用の線状電極の幅を説明するための図
２における端面図であり、（ａ）はＡ−Ａ’線端面図、
（ｂ）はＢ−Ｂ’線端面図、（ｃ）はＣ−Ｃ’線端面図
である。
【００１９】図１（ａ），（ｂ）、図２において、１は
Ｓｉ単結晶等の半導体（抵抗率が１０ｋΩ・cm以下とす
る）で異方性エッチングが可能な材料から成るサブ基
板、２は光ファイバや光導波路体のような光導波体に光
を入射させる光半導体素子である発光素子（半導体レー
ザ）、１０は例えば光ファイバ３等の光導波体を載置す
るためのＶ溝、４１，４２は、それぞれマイクロ波信号
入力用の線状電極である入力電極，終端電極（なお、４
１，４２の一方を入力電極とすると、他方が終端電極と
なる）、５（図２に図示）は酸化シリコン等から成る誘
電体層、６はボンディングワイヤ（リード線）、７１，
７２を含む７はパッケージリード、８はアルミナ等のセ
ラミックなどから成り誘電体（抵抗率が１０ｋΩ・cmよ
り大とする）であるベース基板、８１は入力側電極、８
２は出力側電極、８３は斜線で図示したベース基板８の
裏面側に形成した接地電極、８４は出力側電極８２と接
地電極８３とを接続するスルーホールに形成された導
体、９は気密封止樹脂、１１は光導波体のストッパー用
のダイシング溝である。
Ｓｉ単結晶等の半導体（抵抗率が１０ｋΩ・cm以下とす
る）で異方性エッチングが可能な材料から成るサブ基
板、２は光ファイバや光導波路体のような光導波体に光
を入射させる光半導体素子である発光素子（半導体レー
ザ）、１０は例えば光ファイバ３等の光導波体を載置す
るためのＶ溝、４１，４２は、それぞれマイクロ波信号
入力用の線状電極である入力電極，終端電極（なお、４
１，４２の一方を入力電極とすると、他方が終端電極と
なる）、５（図２に図示）は酸化シリコン等から成る誘
電体層、６はボンディングワイヤ（リード線）、７１，
７２を含む７はパッケージリード、８はアルミナ等のセ
ラミックなどから成り誘電体（抵抗率が１０ｋΩ・cmよ
り大とする）であるベース基板、８１は入力側電極、８
２は出力側電極、８３は斜線で図示したベース基板８の
裏面側に形成した接地電極、８４は出力側電極８２と接
地電極８３とを接続するスルーホールに形成された導
体、９は気密封止樹脂、１１は光導波体のストッパー用
のダイシング溝である。
【００２０】このように光半導体装置Ｍは、誘電体から
成り凹部７４を形成したベース基板８及び半導体から成
るサブ基板１の各々の一主面上に、マイクロ波伝送用の
線状電極４１，４２，８１，８２を形成しており、サブ
基板１に形成された線状電極４１の一部に光半導体素子
（半導体レーザ２）を接続配置し、ベース基板８とサブ
基板１とを、双方に形成された線状電極どうしが接続さ
れるように、また凹部７４内に半導体レーザ２が収容さ
れるように接合させている。そして、図２に示すよう
に、ベース基板８上にサブ基板１を完全に覆うようにエ
ポキシ系樹脂等の封止樹脂で気密に封止している。
成り凹部７４を形成したベース基板８及び半導体から成
るサブ基板１の各々の一主面上に、マイクロ波伝送用の
線状電極４１，４２，８１，８２を形成しており、サブ
基板１に形成された線状電極４１の一部に光半導体素子
（半導体レーザ２）を接続配置し、ベース基板８とサブ
基板１とを、双方に形成された線状電極どうしが接続さ
れるように、また凹部７４内に半導体レーザ２が収容さ
れるように接合させている。そして、図２に示すよう
に、ベース基板８上にサブ基板１を完全に覆うようにエ
ポキシ系樹脂等の封止樹脂で気密に封止している。
【００２１】ここで特に、サブ基板１及びベース基板８
に形成された線状電極は、後記するようにマイクロ波の
進行方向に特性インピーダンスが一様となるように段状
に形成されている。また、サブ基板１の導電率は０．１
Ｓ／cm以上になるようにしている。
に形成された線状電極は、後記するようにマイクロ波の
進行方向に特性インピーダンスが一様となるように段状
に形成されている。また、サブ基板１の導電率は０．１
Ｓ／cm以上になるようにしている。
【００２２】なお、本実施形態では簡単のためサブ基板
１上に発光素子を配設した最も簡単な例について示した
が、発光素子の発光制御を行うためのモニター用受光素
子を発光素子の近傍に設けるようにしてもよく、また、
光導波体を複数配設するようにしたり、受信用の受光素
子，光導波体をサブ基板１の表裏主面のいずれかの主面
上に配設するようにしてもよい。また、サブ基板１側の
半導体レーザ２が配設される箇所を凹形状に形成して、
サブ基板１とベース基板８とを接合するようにしてもよ
い。
１上に発光素子を配設した最も簡単な例について示した
が、発光素子の発光制御を行うためのモニター用受光素
子を発光素子の近傍に設けるようにしてもよく、また、
光導波体を複数配設するようにしたり、受信用の受光素
子，光導波体をサブ基板１の表裏主面のいずれかの主面
上に配設するようにしてもよい。また、サブ基板１側の
半導体レーザ２が配設される箇所を凹形状に形成して、
サブ基板１とベース基板８とを接合するようにしてもよ
い。
【００２３】半導体レーザ２はサブ基板１の表層に実装
された光導波体に光結合させるために、その活性層側電
極をサブ基板１側に配置し、入力電極４１上の所定の位
置にアライメントされ、Ａｕ−Ｓｎ合金等の半田で接合
される。また、活性層の背面側の電極と終端電極４２と
はワイヤ６で電気的に接続される。また、入力電極４１
と終端電極８１は誘電体層５（例えば１μｍ厚程度の熱
酸化膜）を介してサブ基板１と絶縁される。光導波体は
Ｖ溝１０上に実装されることにより、先に、実装された
半導体レーザ２との間で機械的に光学的なアライメント
が高精度に行われる。
された光導波体に光結合させるために、その活性層側電
極をサブ基板１側に配置し、入力電極４１上の所定の位
置にアライメントされ、Ａｕ−Ｓｎ合金等の半田で接合
される。また、活性層の背面側の電極と終端電極４２と
はワイヤ６で電気的に接続される。また、入力電極４１
と終端電極８１は誘電体層５（例えば１μｍ厚程度の熱
酸化膜）を介してサブ基板１と絶縁される。光導波体は
Ｖ溝１０上に実装されることにより、先に、実装された
半導体レーザ２との間で機械的に光学的なアライメント
が高精度に行われる。
【００２４】サブ基板１は電極形成面を下にしてベース
基板８に載置する。このとき、入力電極４１と８１、終
端電極４２と８２のそれぞれ一部が電気的に接続される
ように、例えばＳｎ−Ｐｂ合金等から成る薄い半田層
（図示省略）を介して接続される。この半田層の厚みは
電極４１と８１、電極４２と８２の交差部の電極幅また
はこれらの電極と接地電極８３との間隔よりも例えば１
／１０以下とすることにより、接続部に段差を生じさせ
ないようにする。
基板８に載置する。このとき、入力電極４１と８１、終
端電極４２と８２のそれぞれ一部が電気的に接続される
ように、例えばＳｎ−Ｐｂ合金等から成る薄い半田層
（図示省略）を介して接続される。この半田層の厚みは
電極４１と８１、電極４２と８２の交差部の電極幅また
はこれらの電極と接地電極８３との間隔よりも例えば１
／１０以下とすることにより、接続部に段差を生じさせ
ないようにする。
【００２５】入力電極４１，８１、終端電極４２，８
２、接地電極８３及びベース基板８、空気層１２はマイ
クロストリップ線路を構成する。マイクロストリップ線
路は入力電極４１，８１、終端電極４２，８２は接地電
極８３と平行なほぼ同一平面内に配置され、周囲の誘電
体の比誘電率と形状に合わせて、電極幅を調整し外部電
気系の特性インピーダンスが２５Ωまたは５０Ωに整合
するように制御される。このとき、接地電極８３はベー
ス電極８の背面（サブ基板１が載置される面の反対面）
に形成するか、またはベース電極８の内部に形成しても
良い。
２、接地電極８３及びベース基板８、空気層１２はマイ
クロストリップ線路を構成する。マイクロストリップ線
路は入力電極４１，８１、終端電極４２，８２は接地電
極８３と平行なほぼ同一平面内に配置され、周囲の誘電
体の比誘電率と形状に合わせて、電極幅を調整し外部電
気系の特性インピーダンスが２５Ωまたは５０Ωに整合
するように制御される。このとき、接地電極８３はベー
ス電極８の背面（サブ基板１が載置される面の反対面）
に形成するか、またはベース電極８の内部に形成しても
良い。
【００２６】また、マイクロストリップ線路の一部には
負荷とのインピーダンス整合を行うために、小型のチッ
プ抵抗等の回路部品１３が用いられる。これにより、終
端電極４２、１３、接地電極８３が接続される。
負荷とのインピーダンス整合を行うために、小型のチッ
プ抵抗等の回路部品１３が用いられる。これにより、終
端電極４２、１３、接地電極８３が接続される。
【００２７】これにより、マイクロ波信号は電極４１，
４２と接地電極８３との間にほぼ完全に電磁界が閉じこ
められ、ベース基板８の誘電体中及び空気層１２中に分
布させることができる。そのため、Ｓｉの高い誘電正接
の影響を受けなくなり、従来構成よりも大幅に誘電体損
失を減らす効果がある。
４２と接地電極８３との間にほぼ完全に電磁界が閉じこ
められ、ベース基板８の誘電体中及び空気層１２中に分
布させることができる。そのため、Ｓｉの高い誘電正接
の影響を受けなくなり、従来構成よりも大幅に誘電体損
失を減らす効果がある。
【００２８】また、図３に示すように線状電極の幅Ｗ１
〜Ｗ３を例えばＷ２＜Ｗ１＜Ｗ３となるようにすること
により、マイクロ波の進行方向に終端部までマイクロス
トリップ線路の特性インピーダンスを一様にすることが
でき、帯域幅を例えば４０ＧＨｚ程度以上まで拡大する
効果がある。
〜Ｗ３を例えばＷ２＜Ｗ１＜Ｗ３となるようにすること
により、マイクロ波の進行方向に終端部までマイクロス
トリップ線路の特性インピーダンスを一様にすることが
でき、帯域幅を例えば４０ＧＨｚ程度以上まで拡大する
効果がある。
【００２９】また、図６に示す従来構成において、ベー
ス基板及びサブ基板上を樹脂で封止した場合、サブ基板
の導電率と伝送損失及びノイズ電流の関係は、図５に破
線で示すごとくとなるが、本発明によればサブ基板１の
導電率は、その下部に形成されたマイクロストリップ線
路の伝送損失に影響を与えないようにするため、０．１
〜１．０Ｓ／cm（抵抗率１〜１０Ω・cm）のＳｉ基板と
すると、ノイズ電流を極端に低く（一桁以上）抑えるこ
とができ、伝送損失を従来より低く（２ｄＢ／cm以下）
することができることが判明した。なお、この場合の高
周波は４．５ＧＨｚ，伝送距離は１．５ｍｍ〜３ｍｍと
した。
ス基板及びサブ基板上を樹脂で封止した場合、サブ基板
の導電率と伝送損失及びノイズ電流の関係は、図５に破
線で示すごとくとなるが、本発明によればサブ基板１の
導電率は、その下部に形成されたマイクロストリップ線
路の伝送損失に影響を与えないようにするため、０．１
〜１．０Ｓ／cm（抵抗率１〜１０Ω・cm）のＳｉ基板と
すると、ノイズ電流を極端に低く（一桁以上）抑えるこ
とができ、伝送損失を従来より低く（２ｄＢ／cm以下）
することができることが判明した。なお、この場合の高
周波は４．５ＧＨｚ，伝送距離は１．５ｍｍ〜３ｍｍと
した。
【００３０】これにより、外部より進入する電磁波を減
衰させて、通信の妨害となる雑音がマイクロストリップ
線路に重畳されることを抑制する効果がある。
衰させて、通信の妨害となる雑音がマイクロストリップ
線路に重畳されることを抑制する効果がある。
【００３１】
【実施例】次に、さらに具体的な実施例について説明す
る。
る。
【００３２】まず、図１におけるＳｉサブ基板１には厚
さ０．３５ｍｍ、抵抗率１０Ω・cmの基板を用いた。こ
のＳｉサブ基板１の外形は１．６ｍｍ×４．０ｍｍと
し、光ファイバ３が実装されるＶ溝１０の長さは３ｍｍ
とした。また、ベース基板８にはKYOCERA A473アルミナ
製（比誘電率ε＝９．８）で、外形１０ｍｍ×６ｍｍ、
厚さ０．５ｍｍ、２．５４ｍｍピッチの８ピンリード付
きのものを使用した。
さ０．３５ｍｍ、抵抗率１０Ω・cmの基板を用いた。こ
のＳｉサブ基板１の外形は１．６ｍｍ×４．０ｍｍと
し、光ファイバ３が実装されるＶ溝１０の長さは３ｍｍ
とした。また、ベース基板８にはKYOCERA A473アルミナ
製（比誘電率ε＝９．８）で、外形１０ｍｍ×６ｍｍ、
厚さ０．５ｍｍ、２．５４ｍｍピッチの８ピンリード付
きのものを使用した。
【００３３】マイクロストリップ線路は、Ｓｉサブ基板
１上で半導体レーザ２の実装部から基板の外周に向かっ
て０．６５ｍｍの長さで配線し、そこからさらにベース
基板８上に２．１５ｍｍの長さで配線した。また、マイ
クロストリップ線路はサブ基板１上に厚さ１μｍのシリ
カから成る誘電体層５と、さらにその上に厚さ４μｍ、
幅ｗ１＝２５０μｍ、ｗ２＝２３５μｍ、ｗ３＝２５５
μｍのＣｒ／Ａｕ（ただし、下層／上層）電極層４１，
４２とベース基板８上に厚さ３μｍ、幅２５０μｍのＭ
ｏ／Ａｕ電極層８１，８２で構成した。パッケージリー
ド７１とマイクロストリップ線路との接続は２００μｍ
φのベース基板８に形成されたスルーホール電極を介し
て接続した。
１上で半導体レーザ２の実装部から基板の外周に向かっ
て０．６５ｍｍの長さで配線し、そこからさらにベース
基板８上に２．１５ｍｍの長さで配線した。また、マイ
クロストリップ線路はサブ基板１上に厚さ１μｍのシリ
カから成る誘電体層５と、さらにその上に厚さ４μｍ、
幅ｗ１＝２５０μｍ、ｗ２＝２３５μｍ、ｗ３＝２５５
μｍのＣｒ／Ａｕ（ただし、下層／上層）電極層４１，
４２とベース基板８上に厚さ３μｍ、幅２５０μｍのＭ
ｏ／Ａｕ電極層８１，８２で構成した。パッケージリー
ド７１とマイクロストリップ線路との接続は２００μｍ
φのベース基板８に形成されたスルーホール電極を介し
て接続した。
【００３４】これにより、入力側パッケージリードから
終端電極４２の端部までの伝送線の帯域幅を４０ＧＨｚ
とすることができた。
終端電極４２の端部までの伝送線の帯域幅を４０ＧＨｚ
とすることができた。
【００３５】
【発明の効果】以上詳述したように、本発明の光半導体
装置によれば、以下のような効果を期待することができ
る。
装置によれば、以下のような効果を期待することができ
る。
【００３６】・半導体から成るサブ基板上でマイクロ波
を伝送する際、サブ基板による誘電体損失を極力抑制す
ることができ、高周波での伝送損失を飛躍的に抑制でき
るので、帯域幅を増大した広帯域な光半導体装置を提供
できる。また、これによりサブ基板上の配線長を長くと
ることができる。
を伝送する際、サブ基板による誘電体損失を極力抑制す
ることができ、高周波での伝送損失を飛躍的に抑制でき
るので、帯域幅を増大した広帯域な光半導体装置を提供
できる。また、これによりサブ基板上の配線長を長くと
ることができる。
【００３７】・複数の素子に配線を行う場合、配線間の
容量を小さくでき、ベース基板への接地も容易に行え
る。
容量を小さくでき、ベース基板への接地も容易に行え
る。
【００３８】・サブ基板上の伝送線と誘電体から成るベ
ース基板上の伝送線との電磁界フィールドの整合性が良
好であり、これも帯域幅の拡大に寄与できる。
ース基板上の伝送線との電磁界フィールドの整合性が良
好であり、これも帯域幅の拡大に寄与できる。
【００３９】・サブ基板およびセラミック技術により精
密に形成されたベース基板による精密な光学的接続と、
多層セラミック等から成るベース基板による良好な電気
的接続を組み合わせることができ、これによりひとつの
ベース基板上で光接続および高周波特性に優れた光半導
体装置を提供できる。
密に形成されたベース基板による精密な光学的接続と、
多層セラミック等から成るベース基板による良好な電気
的接続を組み合わせることができ、これによりひとつの
ベース基板上で光接続および高周波特性に優れた光半導
体装置を提供できる。
【００４０】・接地電極をベース基板上に共通にするこ
とにより、サブ基板に接地電極が不要となり、サブ基板
の形成プロセスが単純化されるとともに、ベース基板へ
の組立実装が簡便化できる。
とにより、サブ基板に接地電極が不要となり、サブ基板
の形成プロセスが単純化されるとともに、ベース基板へ
の組立実装が簡便化できる。
【図１】本発明に係る光半導体装置の一例を模式的に説
明する図であり、（ａ）は組立の様子を示す分解斜視
図、（ｂ）は完成品の斜視図である。
明する図であり、（ａ）は組立の様子を示す分解斜視
図、（ｂ）は完成品の斜視図である。
【図２】本発明に係る光半導体装置の一例を模式的に説
明する一部断面図である。
明する一部断面図である。
【図３】図２における端面図であり、（ａ）はＡ−Ａ’
線端面図、（ｂ）はＢ−Ｂ’線端面図、（ｃ）はＣ−
Ｃ’線端面図である。
線端面図、（ｂ）はＢ−Ｂ’線端面図、（ｃ）はＣ−
Ｃ’線端面図である。
【図４】本発明に係る光半導体装置の電極幅を説明する
ための模式図である。
ための模式図である。
【図５】本発明と従来の基板の導電率と伝送損失及びノ
イズ電流の関係を示す線図である。
イズ電流の関係を示す線図である。
【図６】従来の光半導体装置を模式的に説明する図であ
り、（ａ）はサブ基板の斜視図、（ｂ）は（ａ）におけ
るＤ−Ｄ線断面図、（ｃ）は光半導体装置の斜視図であ
る。
り、（ａ）はサブ基板の斜視図、（ｂ）は（ａ）におけ
るＤ−Ｄ線断面図、（ｃ）は光半導体装置の斜視図であ
る。
１：サブ基板 ２：半導体レーザ（光半導体素子，発光素子） ３：光ファイバ ５：誘電体層 ６：ワイヤ ７：パッケージリード ８：ベース基板 ９：封止樹脂 １０：Ｖ溝 １１：ダイシング溝 １２：空気層 １３：終端抵抗 ４１：サブ基板の入力電極（線状電極） ４２：サブ基板の終端電極（線状電極） ７１：パッケージリードの入力電極 ８１：ベース基板の入力電極（線状電極） ８２：ベース基板の終端電極（線状電極） ８３：接地電極 Ｍ：光半導体装置
───────────────────────────────────────────────────── フロントページの続き (72)発明者 米田 竜司 京都府相楽郡精華町光台３丁目５番地 京 セラ株式会社中央研究所内 (72)発明者 久芳 豊 京都府相楽郡精華町光台３丁目５番地 京 セラ株式会社中央研究所内 Ｆターム(参考） 5F073 BA01 EA14 FA07 FA13 FA15 FA18 FA29
Claims (3)
- 【請求項１】 誘電体から成るベース基板及び半導体か
ら成るサブ基板の各々の一主面上にマイクロ波伝送用の
線状電極を形成し、前記サブ基板に形成された線状電極
の一部に光半導体素子を接続配置するとともに、前記ベ
ース基板と前記サブ基板とを、双方に形成された線状電
極どうしが接続されるように接合させたことを特徴とす
る光半導体装置。 - 【請求項２】 前記サブ基板及びベース基板に形成され
た線状電極は、マイクロ波の進行方向に特性インピーダ
ンスが一様となるように段状に形成されていることを特
徴とする請求項１に記載の光半導体装置。 - 【請求項３】 前記サブ基板の導電率が０．１Ｓ／cm以
上であることを特徴とする請求項１に記載の光半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27958599A JP4231166B2 (ja) | 1999-09-30 | 1999-09-30 | 光半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27958599A JP4231166B2 (ja) | 1999-09-30 | 1999-09-30 | 光半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001102489A true JP2001102489A (ja) | 2001-04-13 |
| JP4231166B2 JP4231166B2 (ja) | 2009-02-25 |
Family
ID=17613045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27958599A Expired - Fee Related JP4231166B2 (ja) | 1999-09-30 | 1999-09-30 | 光半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4231166B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004024368A1 (de) * | 2004-05-17 | 2005-12-15 | Rohde & Schwarz Gmbh & Co. Kg | Beleuchtbares GaAs-Schaltbauteil mit transparentem Gehäuse und Mikrowellenschaltung hiermit |
| WO2009096568A1 (ja) * | 2008-01-30 | 2009-08-06 | Kyocera Corporation | 高周波用配線基板、電子部品収納用パッケージ、電子装置および通信機器 |
-
1999
- 1999-09-30 JP JP27958599A patent/JP4231166B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004024368A1 (de) * | 2004-05-17 | 2005-12-15 | Rohde & Schwarz Gmbh & Co. Kg | Beleuchtbares GaAs-Schaltbauteil mit transparentem Gehäuse und Mikrowellenschaltung hiermit |
| US8796801B2 (en) | 2004-05-17 | 2014-08-05 | Rohde & Schwarz Gmbh & Co. Kg | Illuminable GaAs switching component with transparent housing and associated microwave circuit |
| WO2009096568A1 (ja) * | 2008-01-30 | 2009-08-06 | Kyocera Corporation | 高周波用配線基板、電子部品収納用パッケージ、電子装置および通信機器 |
| JP5309039B2 (ja) * | 2008-01-30 | 2013-10-09 | 京セラ株式会社 | 高周波用配線基板、電子部品収納用パッケージ、電子装置および通信機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4231166B2 (ja) | 2009-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3803596B2 (ja) | パッケージ型半導体装置 | |
| JP2002223023A (ja) | 光送受信モジュール | |
| JP5654288B2 (ja) | 光モジュール及び高周波モジュール | |
| JP2010191346A (ja) | 光モジュール | |
| JP2003279771A (ja) | 光導波装置、光電融合基板、高速光シリアルバス、及びこれらの製造方法 | |
| US20040081385A1 (en) | Silicon-based high speed optical wiring board | |
| JP2000012948A (ja) | 高周波レ―ザモジュ―ル、光電子素子および高周波レ―ザモジュ―ルの製造方法 | |
| US20060082422A1 (en) | Connection structure of high frequency lines and optical transmission module using the connection structure | |
| US20040213525A1 (en) | Ceramic optical sub-assembly for opto-electronic module utilizing LTCC (low-temperature co-fired ceramic) technology | |
| JP2004093606A (ja) | 光モジュール及び光伝送装置 | |
| JP3823102B2 (ja) | 光伝送モジュール | |
| JP3570887B2 (ja) | 高周波用配線基板 | |
| JP4041226B2 (ja) | 光半導体装置 | |
| JP4231166B2 (ja) | 光半導体装置 | |
| JP3438443B2 (ja) | 光デバイス | |
| JP2005259762A (ja) | 半導体レーザモジュール及び光伝送器 | |
| JPS62124780A (ja) | 光半導体モジユ−ル | |
| JP3769388B2 (ja) | 光半導体装置 | |
| JP2000164970A (ja) | 光素子モジュール | |
| JP2004200279A (ja) | 光電子装置 | |
| JP2002050821A (ja) | 光実装基板及びそれを用いた光モジュール | |
| JP2004235379A (ja) | 光パッケージ及びそれを用いた光モジュール | |
| US11398866B2 (en) | Optical semiconductor device, optical transmission module, and optical transceiver | |
| JP6262551B2 (ja) | 光モジュール | |
| JP2003198029A (ja) | 光電子回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060912 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071225 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080804 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081111 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081205 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131212 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |